KR19980055923A - 반도체 소자의 베리어 금속층 형성방법 - Google Patents
반도체 소자의 베리어 금속층 형성방법 Download PDFInfo
- Publication number
- KR19980055923A KR19980055923A KR1019960075160A KR19960075160A KR19980055923A KR 19980055923 A KR19980055923 A KR 19980055923A KR 1019960075160 A KR1019960075160 A KR 1019960075160A KR 19960075160 A KR19960075160 A KR 19960075160A KR 19980055923 A KR19980055923 A KR 19980055923A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal layer
- barrier metal
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 베리어 금속층 형성방법에 관한 것으로, 소정의 공정을 거친 실리콘 기판 상에 접합영역이 노출되도록 콘택홀을 형성한 후 그 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하고, 티타늄 나이트라이드층 상에 NF3가스 분위기 하에서 금속 열처리 공정을 수행하여 TiNF 층을 형성하여 접합 스파이킹을 억제하며 또한 TiNF층의 표면에 원자의 유동성을 양호하게 함으로써 후속 공정의 스텝 커버리지가 양호한 금속층을 형성할 수 있는 효과가 있다.
Description
본 발명은 베리어 금속층 형성방법에 관한 것으로 특히, 베리어 금속층 형성 후에 NF3가스 분위기 하에서 급속 열처리 공정을 수행하여 표면에 TiNF막을 형성함으로써 베리어 금속특성을 향상시키고 베리어 금속층 표면의 원자 유동성이 증가된 반도체 소자의 베리어 금속층 형성방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화에 따라 제조공정에서 금속층은 이중 또는 다중구조로 형성되며, 상기 금속층이 실리콘 기판 상에 증착되는 경우 금속층과 실리콘 기판에 형성된 접합영역 사이에서 발생되는 접합스파이킹(Junction Spiking)을 방지하기 위해 상기 금속층을 증착하기 전에 실리콘기판 상에 확산방지용 베리어 금속(Barrier Metal)층을 증착한다. 베리어 금속층으로는 티타늄(Ti) 및 티타늄 나이트라이드(TiN)가 적층된 형태로 이용되고 있으며 이에 대한 형성방법으로 도 1A 내지 도 1C에 도시하였다. 도 1A 내지 도 1C는 종래 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도로서, 도 1A는 접합영역(2)이 형성된 실리콘 기판(1)의 전체 상부면에 절연막(3)을 형성한 후 접합영역(2)이 노출되도록 절연막(3)을 식각하여 콘택홀(10)을 형성한 상태를 도시한다. 도 1B는 실리콘 기판(1)의 전체 상부면에 티타늄층(4) 및 티타늄 나이트라이드층(5)을 순차적으로 형성한 상태를 도시한다. 도 1C는 티타늄 나이트라이드층(5)상에 알루미늄(A1)으로 이루는 금속층(6)을 형성한 상태를 도시한다. 이때, 화살표 A로 도시한 바와 같이 알루미늄은 티타늄 나이트라이드층(5) 상에서 스텝 커버리지(Step Coverage) 악화로 인하여 단락되는 현상이 발생되며, 또한 티타늄층(4)이 티타늄 실리사이드층으로 변하면서 접합영역(2) 내의 실리콘 원자(Si)를 소모하여 화살표 B로 도시된 바와 같이 스텝 커버리지가 나쁜 티타늄층(4) 부분에 접합 스파이킹이 발생되는 문제가 있다.
따라서 본 발명은 소정의 제조공정을 거친 실리콘 기판 상에 베리어 금속층으로 티타늄 및 티타늄 나이트라이드층을 순차적으로 형성하고, 급속 열처리 공정으로 티타늄 나이트라이드층 상에 TiNF층을 형성하여 이 TiNF층의 표면에서 원자의 유동성을 양호하게 할 수 있는 반도체 소자의 베리어 금속층 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명의 베리어 금속층 형성방법은 소정의 공정을 거친 실리콘 기판의 전체 상부면에 절연막을 형성한 후 접합영역이 노출되도록 절연막을 식각하여 콘택홀을 형성하는 단계와, 실리콘 기판의 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하는 단계와, 급속 열처리 공정으로 티타늄 나이트라이드층 상에 TiNF층을 형성하는 단계로 이루어진다.
도 1A 내지 1C는 종래 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.
도 2A 내지 2D는 본 발명에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 및 11 : 실리콘기판2 및 12 : 접합영역
3 및 13 : 절연막4 및 14 : 티타늄층(Ti)
5 및 15 : 티타늄 나이트라이드층(TiN)
7 및 17 : 금속층10 및 20 : 비아홀
16 : TiNF층
이하, 본 발명에 따른 반도체 소자의 베리어 금속층 형성방법을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 2A 내지 2D는 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도로서, 도 2A는 접합영역(12)이 형성된 실리콘 기판(11) 상에 절연막(13)을 형성한 후 접합영역(12)이 노출되도록 절연막(13)을 식각하여 콘택홀(20)을 형성한 상태를 도시한다.
도 2B는 실리콘 기판(11)의 전체 상부면에 티타늄층(14) 및 티타늄 나이트라이드층(15)을 순차적으로 형성한 상태를 도시한다.
도 2C는 티타늄 나이트라이드층(15)상에 TINF층(16)을 형성한 상태를 도시한다. TiNF층(16)은 NF3가스를 이용한 급속 열처리(RTP) 공정으로 형성되며, 이때의 온도 조건은 600 내지 850℃이다.
도 2D는 후속 공정으로 TiNF층(16) 상에 알루미늄(Al)으로 이루는 금속층(17)을 형성한 상태를 도시한다. 이때, TiNF층(16)의 표면은 원자의 유동성 증가로 인하여 스텝 커버리지가 양호한 금속층(16)을 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면 소정의 제조공정을 거친 실리콘 기판 상에 베리어 금속층으로 티타늄 및 티타늄 나이트라이드층을 순차적으로 형성하고, 이 티타늄 나이트라이드층 상에 급속 열처리 공정으로 TiNF층을 형성하여 접합 스파이킹을 억제하며 또한 TiNF층의 표면에 원자의 유동성을 양호하게 함으로써 후속 공정의 스텝 커버리지가 양호한 금속층을 형성할 수 있는 효과가 있다.
Claims (2)
- 반도체 소자의 베리어 금속층 형성방법에 있어서,소정의 공정을 거친 실리콘 기판의 전체 상부면에 절연막을 형성한 후 접합영역이 노출되도록 절연막을 식각하여 콘택홀을 형성하는 단계와,상기 실리콘 기판의 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하는 단계와,상기 티타늄 나이트라이드층 상에 급속 열처리 공정을 수행하여 소정층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제1항에 있어서,상기 급속 열처리 공정은 600 내지 850℃의 온도 및 NF3가스 분위기 조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075160A KR19980055923A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 베리어 금속층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075160A KR19980055923A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 베리어 금속층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980055923A true KR19980055923A (ko) | 1998-09-25 |
Family
ID=66396383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075160A KR19980055923A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 베리어 금속층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980055923A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055786A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
-
1996
- 1996-12-28 KR KR1019960075160A patent/KR19980055923A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055786A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR19980055923A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100187687B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| KR100217916B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100607656B1 (ko) | 반도체장치의 텅스텐플러그 형성방법 | |
| KR100196502B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR100695483B1 (ko) | 반도체소자의 메탈콘택 형성 방법 | |
| KR19990059072A (ko) | 반도체 소자의 장벽 금속층 형성 방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100359777B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100709461B1 (ko) | 텅스텐 게이트 형성 방법 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 | |
| KR19980033883A (ko) | 반도체 디바이스의 금속배선 형성방법 | |
| KR970008347A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR20000041873A (ko) | 금속배선 형성방법 | |
| KR19980037184A (ko) | 반도체 소자의 금속층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |