KR19980055923A - Barrier metal layer formation method of semiconductor device - Google Patents

Abstract

본 발명은 반도체 소자의 베리어 금속층 형성방법에 관한 것으로, 소정의 공정을 거친 실리콘 기판 상에 접합영역이 노출되도록 콘택홀을 형성한 후 그 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하고, 티타늄 나이트라이드층 상에 NF₃가스 분위기 하에서 금속 열처리 공정을 수행하여 TiNF 층을 형성하여 접합 스파이킹을 억제하며 또한 TiNF층의 표면에 원자의 유동성을 양호하게 함으로써 후속 공정의 스텝 커버리지가 양호한 금속층을 형성할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a barrier metal layer of a semiconductor device, and after forming contact holes to expose a junction region on a silicon substrate that has been subjected to a predetermined process, sequentially forming a titanium layer and a titanium nitride layer on the entire upper surface thereof. In addition, by performing a metal heat treatment process on the titanium nitride layer in an NF ₃ gas atmosphere to form a TiNF layer to suppress junction spikes and to improve the flowability of atoms on the surface of the TiNF layer, the step coverage of subsequent processes is good. There is an effect that can form a metal layer.

Description

반도체 소자의 베리어 금속층 형성방법Barrier metal layer formation method of semiconductor device

본 발명은 베리어 금속층 형성방법에 관한 것으로 특히, 베리어 금속층 형성 후에 NF₃가스 분위기 하에서 급속 열처리 공정을 수행하여 표면에 TiNF막을 형성함으로써 베리어 금속특성을 향상시키고 베리어 금속층 표면의 원자 유동성이 증가된 반도체 소자의 베리어 금속층 형성방법에 관한 것이다.The present invention relates to a method for forming a barrier metal layer, in particular, by forming a TiNF film on a surface by performing a rapid heat treatment process under an NF ₃ gas atmosphere after forming the barrier metal layer, thereby improving a barrier metal property and increasing the atomic fluidity of the surface of the barrier metal layer. It relates to a method for forming a barrier metal layer.

일반적으로 반도체 소자의 고집적화에 따라 제조공정에서 금속층은 이중 또는 다중구조로 형성되며, 상기 금속층이 실리콘 기판 상에 증착되는 경우 금속층과 실리콘 기판에 형성된 접합영역 사이에서 발생되는 접합스파이킹(Junction Spiking)을 방지하기 위해 상기 금속층을 증착하기 전에 실리콘기판 상에 확산방지용 베리어 금속(Barrier Metal)층을 증착한다. 베리어 금속층으로는 티타늄(Ti) 및 티타늄 나이트라이드(TiN)가 적층된 형태로 이용되고 있으며 이에 대한 형성방법으로 도 1A 내지 도 1C에 도시하였다. 도 1A 내지 도 1C는 종래 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도로서, 도 1A는 접합영역(2)이 형성된 실리콘 기판(1)의 전체 상부면에 절연막(3)을 형성한 후 접합영역(2)이 노출되도록 절연막(3)을 식각하여 콘택홀(10)을 형성한 상태를 도시한다. 도 1B는 실리콘 기판(1)의 전체 상부면에 티타늄층(4) 및 티타늄 나이트라이드층(5)을 순차적으로 형성한 상태를 도시한다. 도 1C는 티타늄 나이트라이드층(5)상에 알루미늄(A1)으로 이루는 금속층(6)을 형성한 상태를 도시한다. 이때, 화살표 A로 도시한 바와 같이 알루미늄은 티타늄 나이트라이드층(5) 상에서 스텝 커버리지(Step Coverage) 악화로 인하여 단락되는 현상이 발생되며, 또한 티타늄층(4)이 티타늄 실리사이드층으로 변하면서 접합영역(2) 내의 실리콘 원자(Si)를 소모하여 화살표 B로 도시된 바와 같이 스텝 커버리지가 나쁜 티타늄층(4) 부분에 접합 스파이킹이 발생되는 문제가 있다.In general, according to high integration of semiconductor devices, a metal layer is formed in a double or multiple structures in a manufacturing process. When the metal layer is deposited on a silicon substrate, junction spiking occurs between the metal layer and a junction region formed on the silicon substrate. In order to prevent the deposition of the barrier metal layer (Barrier Metal) layer on the silicon substrate before depositing the metal layer. As the barrier metal layer, titanium (Ti) and titanium nitride (TiN) are used in a stacked form, which is illustrated in FIGS. 1A to 1C. 1A to 1C are cross-sectional views of a device for explaining a method of forming a barrier metal layer of a conventional semiconductor device, and FIG. 1A shows an insulating film 3 formed on the entire upper surface of a silicon substrate 1 on which a junction region 2 is formed. After that, the contact hole 10 is formed by etching the insulating layer 3 to expose the junction region 2. FIG. 1B shows a state in which the titanium layer 4 and the titanium nitride layer 5 are sequentially formed on the entire upper surface of the silicon substrate 1. FIG. 1C shows a state in which a metal layer 6 made of aluminum (A1) is formed on the titanium nitride layer 5. In this case, as shown by arrow A, aluminum is short-circuited due to deterioration of step coverage on the titanium nitride layer 5, and the titanium layer 4 is changed to a titanium silicide layer, thereby forming a junction region. There is a problem that junction spiking occurs in the portion of the titanium layer 4 having poor step coverage as shown by arrow B by consuming silicon atoms Si in (2).

따라서 본 발명은 소정의 제조공정을 거친 실리콘 기판 상에 베리어 금속층으로 티타늄 및 티타늄 나이트라이드층을 순차적으로 형성하고, 급속 열처리 공정으로 티타늄 나이트라이드층 상에 TiNF층을 형성하여 이 TiNF층의 표면에서 원자의 유동성을 양호하게 할 수 있는 반도체 소자의 베리어 금속층 형성방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention sequentially forms a titanium and titanium nitride layer with a barrier metal layer on a silicon substrate that has undergone a predetermined manufacturing process, and forms a TiNF layer on the titanium nitride layer by a rapid heat treatment process to form a TiNF layer on the surface of the TiNF layer. It is an object of the present invention to provide a method for forming a barrier metal layer of a semiconductor device capable of improving the fluidity of atoms.

상술한 목적을 실현하기 위한 본 발명의 베리어 금속층 형성방법은 소정의 공정을 거친 실리콘 기판의 전체 상부면에 절연막을 형성한 후 접합영역이 노출되도록 절연막을 식각하여 콘택홀을 형성하는 단계와, 실리콘 기판의 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하는 단계와, 급속 열처리 공정으로 티타늄 나이트라이드층 상에 TiNF층을 형성하는 단계로 이루어진다.The barrier metal layer forming method of the present invention for realizing the above object comprises the steps of forming a contact hole by forming an insulating film on the entire upper surface of the silicon substrate subjected to a predetermined process and then etching the insulating film to expose the junction region; Sequentially forming a titanium layer and a titanium nitride layer on the entire upper surface of the substrate, and forming a TiNF layer on the titanium nitride layer by a rapid heat treatment process.

도 1A 내지 1C는 종래 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method of forming a barrier metal layer of a conventional semiconductor device.

도 2A 내지 2D는 본 발명에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.2A to 2D are cross-sectional views of a device for explaining a method of forming a barrier metal layer of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 및 11 : 실리콘기판2 및 12 : 접합영역1 and 11: silicon substrate 2 and 12: bonding area

3 및 13 : 절연막4 및 14 : 티타늄층(Ti)3 and 13: insulating film 4 and 14: titanium layer (Ti)

5 및 15 : 티타늄 나이트라이드층(TiN)5 and 15: titanium nitride layer (TiN)

7 및 17 : 금속층10 및 20 : 비아홀7 and 17: metal layer 10 and 20: via hole

16 : TiNF층16: TiNF layer

이하, 본 발명에 따른 반도체 소자의 베리어 금속층 형성방법을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a barrier metal layer of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2A 내지 2D는 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도로서, 도 2A는 접합영역(12)이 형성된 실리콘 기판(11) 상에 절연막(13)을 형성한 후 접합영역(12)이 노출되도록 절연막(13)을 식각하여 콘택홀(20)을 형성한 상태를 도시한다.2A to 2D are cross-sectional views of devices for explaining a barrier metal layer forming method. FIG. 2A is a view showing the junction region 12 after the insulating layer 13 is formed on the silicon substrate 11 on which the junction region 12 is formed. A state in which the contact hole 20 is formed by etching the insulating film 13 as illustrated.

도 2B는 실리콘 기판(11)의 전체 상부면에 티타늄층(14) 및 티타늄 나이트라이드층(15)을 순차적으로 형성한 상태를 도시한다.FIG. 2B shows a state in which the titanium layer 14 and the titanium nitride layer 15 are sequentially formed on the entire upper surface of the silicon substrate 11.

도 2C는 티타늄 나이트라이드층(15)상에 TINF층(16)을 형성한 상태를 도시한다. TiNF층(16)은 NF₃가스를 이용한 급속 열처리(RTP) 공정으로 형성되며, 이때의 온도 조건은 600 내지 850℃이다.2C shows a state in which the TINF layer 16 is formed on the titanium nitride layer 15. The TiNF layer 16 is formed by a rapid heat treatment (RTP) process using NF ₃ gas, and the temperature condition is 600 to 850 ° C.

도 2D는 후속 공정으로 TiNF층(16) 상에 알루미늄(Al)으로 이루는 금속층(17)을 형성한 상태를 도시한다. 이때, TiNF층(16)의 표면은 원자의 유동성 증가로 인하여 스텝 커버리지가 양호한 금속층(16)을 형성할 수 있다.2D shows a state in which a metal layer 17 made of aluminum (Al) is formed on the TiNF layer 16 in a subsequent process. At this time, the surface of the TiNF layer 16 may form a metal layer 16 having good step coverage due to an increase in the fluidity of atoms.

상술한 바와 같이 본 발명에 의하면 소정의 제조공정을 거친 실리콘 기판 상에 베리어 금속층으로 티타늄 및 티타늄 나이트라이드층을 순차적으로 형성하고, 이 티타늄 나이트라이드층 상에 급속 열처리 공정으로 TiNF층을 형성하여 접합 스파이킹을 억제하며 또한 TiNF층의 표면에 원자의 유동성을 양호하게 함으로써 후속 공정의 스텝 커버리지가 양호한 금속층을 형성할 수 있는 효과가 있다.As described above, according to the present invention, titanium and titanium nitride layers are sequentially formed as a barrier metal layer on a silicon substrate which has been subjected to a predetermined manufacturing process, and a TiNF layer is formed by rapid heat treatment on the titanium nitride layer. By suppressing spiking and improving the fluidity of atoms on the surface of the TiNF layer, there is an effect that a metal layer having a good step coverage of a subsequent step can be formed.

Claims (2)

반도체 소자의 베리어 금속층 형성방법에 있어서,In the method of forming a barrier metal layer of a semiconductor device, 소정의 공정을 거친 실리콘 기판의 전체 상부면에 절연막을 형성한 후 접합영역이 노출되도록 절연막을 식각하여 콘택홀을 형성하는 단계와,Forming a contact hole by forming an insulating film on the entire upper surface of the silicon substrate after a predetermined process and then etching the insulating film to expose the junction region; 상기 실리콘 기판의 전체 상부면에 티타늄층 및 티타늄 나이트라이드층을 순차적으로 형성하는 단계와,Sequentially forming a titanium layer and a titanium nitride layer on the entire upper surface of the silicon substrate; 상기 티타늄 나이트라이드층 상에 급속 열처리 공정을 수행하여 소정층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.And forming a predetermined layer by performing a rapid heat treatment on the titanium nitride layer. 제1항에 있어서,The method of claim 1, 상기 급속 열처리 공정은 600 내지 850℃의 온도 및 NF₃가스 분위기 조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.The rapid heat treatment process is a method of forming a barrier metal layer of a semiconductor device, characterized in that carried out at a temperature of 600 to 850 ℃ and NF ₃ gas atmosphere conditions.