KR100709461B1 - 텅스텐 게이트 형성 방법 - Google Patents
텅스텐 게이트 형성 방법 Download PDFInfo
- Publication number
- KR100709461B1 KR100709461B1 KR1020010038022A KR20010038022A KR100709461B1 KR 100709461 B1 KR100709461 B1 KR 100709461B1 KR 1020010038022 A KR1020010038022 A KR 1020010038022A KR 20010038022 A KR20010038022 A KR 20010038022A KR 100709461 B1 KR100709461 B1 KR 100709461B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- gate
- tungsten
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 16
- 239000010937 tungsten Substances 0.000 title claims abstract description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910007991 Si-N Inorganic materials 0.000 abstract description 9
- 229910006294 Si—N Inorganic materials 0.000 abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000007788 roughening Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 Tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 텅스텐 게이트의 배리어 층을 형성하는 방법에 관한 것으로 후속 열공정에서 W-Si-N층을 형성하지 않고 W6층을 스퍼터링으로 증착하고 N2 분위기에서 어닐링을 수행함으로써 W6층을 W-Si-N층으로 전환시켜 인의 재분포를 방지하고 W-Si-N과 폴리실리콘막의 경계면이 거칠게 되는 것을 방지한다.
Description
도 1a 내지 도 1e는 본 발명에 따른 텅스텐 게이트 전극 형성 방법에 의해 제조된 반도체 소자를 설명하기 위한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체 기판 20 : 게이트산화막
30 : 폴리실리콘막 40 : W6층
50 : 텅스텐막
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 특히 텅스텐 게이트의 배리어 층을 형성하는 방법에 관한 것이다.
종래의 폴리실리콘 게이트의 RC 지연의 문제점을 해결하기 위해 W6/폴리실리콘의 폴리사이드 게이트를 이용하는데, W6를 이용한 게이트는 소자의 동작 속도는 증가하지만 하부의 폴리실리콘층과의 반응을 방지하기 위한 배리어층을 반드시 필요로 한다. 이러한 베리어층은 통상적으로 텅스텐 질화막이 사용되는데, 후속 열공 정에서 하부층인 폴리실리콘층과 반응하여 W-Si-N막이 형성되게 되고, 이 경우 폴리실리콘막 내부의 실리콘이 이동하면서 인(phosphorus)의 재분포가 발생하며, 폴리실리콘막의 표면이 거칠게 되어 게이트 식각 프로파일이 나빠진다는 문제점이 있었다.
본 발명은 이러한 문제를 해결하기 위해, 후속 열공정에서 W-Si-N층을 형성하지 않고 W6층을 스퍼터링으로 증착하고 N2 분위기에서 어닐링을 수행함으로써 W6
층을 W-Si-N층으로 전환시켜 인의 재분포를 방지하고 W-Si-N과 폴리실리콘막의 경계면이 거칠게 되는 것을 방지하는 텅스텐 게이트 형성 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 따른 텅스텐 게이트 형성 방법은 반도체 기판 상에 게이트산화막 및 폴리실리콘막의 적층 구조를 형성하는 단계와, W6층을 형성하는 단계와, 어닐링을 수행하는 단계와, 텅스텐층을 형성하는 단계 및 식각 공정에 의해 게이트 전극을 형성하는 단계를 포함하는 것을 특징한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 따른 텅스텐 게이트 전극 형성 방법에 의해 제조된 반도체 소자를 설명하기 위한 단면도들이다. 도 1a 내지 도 1d를 참조하면, 반도체 기판(10) 상에 게이트산화막(20) 및 폴리실리콘막(30)의 적층 구조를 형성한다(도 1a 참조). 폴리실리콘막(30)은 SiH4 및 SiH2Cl2 가스를 이용하여 500 내지 700℃의 온도 및 760Torr 이하의 압력에서 증착하는 것이 바람직하다. 그 다음에는 W6층(40)을 형성하는데 Ar 스퍼터링을 이용하여 300℃의 온도 및 10Torr 이하의 압력에서 증착하는 것이 바람직하다(도 1b 참조). 다음에는 어닐링 공정을 수행하여 W6층(40)을 W-Si-N층(45)으로 전환시킨다(도 1c 참조). 여기서 어닐링은 500 내지 900℃의 온도 및 N2 분위기에서 수행되는 RTP 공정이거나 동일한 온도 및 압력에서 퍼니스에서 수행되는 것이 바람직하다. 그 다음에 텅스텐막(50)을 형성하는데 Ar 스퍼터링을 이용하여 300℃의 온도 및 10Torr 이하의 압력에서 증착하는 것이 바람직하다(도 1d 참조). 게이트 마스크를 이용하여 식각 공정을 수행하여 게이트 전극을 형성한다(도 1e 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 텅스텐 게이트 형성 방법은 하부의 폴리실리콘막으로부터 실리콘 및 인이 이동하는 것을 방지하며 W-Si-N과 폴리실리콘막의 경계면이 거칠게 되는 것을 방지하는 효과가 있다.
Claims (6)
- 반도체 기판 상에 게이트산화막 및 폴리실리콘막의 적층 구조를 형성하는 단계;W6층을 형성하는 단계;어닐링을 수행하는 단계;텅스텐층을 형성하는 단계; 및식각 공정에 의해 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 폴리실리콘막은 SiH4 및 SiH2Cl2 가스를 이용하여 500 내지 700℃의 온도 및 760Torr 이하의 압력에서 형성되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 W6층을 형성하는 단계는 Ar 스퍼터링을 이용하여 300℃의 온도 및 10Torr 이하의 압력에서 수행되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 어닐링은 500 내지 900℃의 온도 및 N2 분위기에서 수행되는 RTP 공정인 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 어닐링을 수행하는 단계는 500 내지 900℃의 온도 및 N2 분위기에서 퍼니스를 이용하여 수행되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 텅스텐층을 형성하는 단계는 Ar 스퍼터링을 이용하여 300℃의 온도 및 10Torr 이하의 압력에서 수행되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038022A KR100709461B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038022A KR100709461B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002423A KR20030002423A (ko) | 2003-01-09 |
| KR100709461B1 true KR100709461B1 (ko) | 2007-04-18 |
Family
ID=27712157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038022A KR100709461B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100709461B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
| KR100197660B1 (ko) * | 1996-05-22 | 1999-06-15 | 김영환 | 텅스텐 실리사이드를 갖는 반도체 소자 제조방법 |
| KR20010004047A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체 소자의 게이트 형성방법 |
-
2001
- 2001-06-29 KR KR1020010038022A patent/KR100709461B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100197660B1 (ko) * | 1996-05-22 | 1999-06-15 | 김영환 | 텅스텐 실리사이드를 갖는 반도체 소자 제조방법 |
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
| KR20010004047A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체 소자의 게이트 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002423A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970052233A (ko) | 메탈 콘택 형성방법 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2000195856A (ja) | 半導体素子のゲ―ト酸化膜形成方法 | |
| US10854511B2 (en) | Methods of lowering wordline resistance | |
| KR100709461B1 (ko) | 텅스텐 게이트 형성 방법 | |
| KR20040074502A (ko) | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 | |
| KR100596775B1 (ko) | 반도체 소자의 제조방법 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| KR100382543B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100329752B1 (ko) | 계면 치밀화를 위한 실리콘질화막 형성방법 및 그를 이용한 메모리소자 제조방법 | |
| KR100443243B1 (ko) | 반도체 소자의 금속 배선층 형성방법 | |
| KR100380980B1 (ko) | 텅스텐 게이트 형성 방법 | |
| KR100585011B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| JP2001168101A (ja) | 窒化アルミニウム障壁を形成する方法 | |
| US20030003732A1 (en) | Method of post treatment for a metal line of semiconductor device | |
| KR100504550B1 (ko) | 반도체 소자의 제조방법 | |
| KR100647357B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100745905B1 (ko) | 텅스텐 비트 라인 형성 방법 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR20040037836A (ko) | 반도체 소자의 비트라인 형성방법 | |
| JP2003174031A (ja) | 半導体素子の配線形成方法 | |
| KR20040059918A (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |