KR20000041873A - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR20000041873A
KR20000041873A KR1019980057886A KR19980057886A KR20000041873A KR 20000041873 A KR20000041873 A KR 20000041873A KR 1019980057886 A KR1019980057886 A KR 1019980057886A KR 19980057886 A KR19980057886 A KR 19980057886A KR 20000041873 A KR20000041873 A KR 20000041873A
Authority
KR
South Korea
Prior art keywords
film
cobalt
contact hole
semiconductor substrate
layers
Prior art date
Application number
KR1019980057886A
Other languages
English (en)
Inventor
김영수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980057886A priority Critical patent/KR20000041873A/ko
Publication of KR20000041873A publication Critical patent/KR20000041873A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76858After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

콘택저항값을 낮추고, 플로린가스의 침투로 인하여 접촉력이 약화되는 문제를 없애서 배선의 신뢰성을 높이기에 알맞은 금속배선 형성방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 금속배선 형성방법은 반도체기판의 일영역이 드러나도록 콘택홀을 갖는 절연막을 증착하는 공정과, 상기 콘택홀 및 상기 절연막상에 얇은 두께의 베리어막과 코발트막을 차례로 증착하는 공정과, 급속열공정으로 상기 반도체기판과 상기 베리어막이 접하는 콘택홀 하부에 코발트실리사이드막을 성장시키는 공정과, 상기 콘택홀 내 및 상기 코발트막 상에 금속배선층을 형성하는 공정을 포함하여 제조됨을 특징으로 한다.

Description

금속배선 형성방법
본 발명은 반도체 소자의 배선에 대한 것으로, 특히 저항을 낯추고 배선의 신뢰성을 높이기에 알맞은 금속배선 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 금속배선 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 금속배선 형성방법을 나타낸 공정단면도이다.
종래 금속배선 형성방법은 도 1a에 도시한 바와 같이 반도체기판(1)상에 산화막(2)을 증착한다. 이후에 산화막(2)상에 감광막(도면에는 도시되지 않았다)을 도포한 후 차후에 콘택홀을 형성할 부분을 노광 및 현상공정하여 선택적으로 감광막을 패터닝한다. 이후에 패터닝된 감광막을 마스크로 산화막(2)을 이방성식각해서 콘택홀을 형성한다.
그리고 도 1b에 도시한 바와 같이 베리어막으로써 상기 콘택홀 및 산화막(2)상에 티타늄(Ti)막(3)과 티타늄나이트라이드(TiN)막(4)을 차례로 증착한다.
다음에 급속열공정(Rapid Thermal Process)을 이용하여 티타늄막(3)과 반도체기판(1)의 사이에 티타늄실리사이드(TiSi2)막(5)을 형성한다. 이에 따라서 티타늄실리사이드막(5)은 밀도가 높아진다.
다음에 도 1c에 도시한 바와 같이 상기 콘택홀내 및 상기 티타늄나이트라이드막(4)상에 화학기상증착법으로 텅스텐을 증착한다. 텅스텐 증착가스로 WF6를 사용한다.
이후에 텅스텐을 에치백이나 화학적 기계적 연마법을 이용하여 금속배선층(6)을 형성한다.
상기와 같이 종래 금속배선 형성방법은 다음과 같은 문제가 있다.
첫째, 열처리하여 티타늄실리사이드막을 형성할 때 열처리 온도가 높을수록 티타늄나이트라이드막 덩어리(agglomeration)가 발생하여 콘택부분에서 정션누설전류가 발생하고, 또한 콘택저항이 높아지는 문제가 있다.
둘째, 텅스텐을 증착할 때 사용되는 플로린(Fluorin)이 티타늄나이트라이드막으로 침투하여 콘택홀의 바닥부분에서 축적되어 정션 누설전류가 발생되고, 또한 콘택저항이 높아지는 문제가 있다.
셋째, 소자를 고집적화 시킬 때 WF6가스와 Ti가 반응하여 TiF3화합물이 생성되는데, 이화합물에 의해서 티타늄막과 산화막의 접촉력이 약화되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 콘택저항값을 낮추고, 플로린가스의 침투로 인하여 접촉력이 약화되는 문제를 없애서 배선의 신뢰성을 높이기에 알맞은 금속배선 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1c는 종래 금속배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2c는 본 발명 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
11: 반도체기판 12: 산화막
13: 티타늄 나이트라이드막 14: 코발트막
15: 코발트실리사이드막 16: 금속배선층
상기와 같은 목적을 달성하기 위한 본 발명 금속배선 형성방법은 반도체기판의 일영역이 드러나도록 콘택홀을 갖는 절연막을 증착하는 공정과, 상기 콘택홀 및 상기 절연막상에 얇은 두께의 베리어막과 코발트막을 차례로 증착하는 공정과, 급속열공정으로 상기 반도체기판과 상기 베리어막이 접하는 콘택홀 하부에 코발트실리사이드막을 성장시키는 공정과, 상기 콘택홀 내 및 상기 코발트막 상에 금속배선층을 형성하는 공정을 포함하여 제조됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 금속배선 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명 금속배선 형성방법을 나타낸 공정단면도이다.
본 발명 금속배선 형성방법은 도 2a에 도시한 바와 같이 반도체기판(11)상에 산화막(12)을 증착한다. 이후에 산화막(12)상에 감광막(도면에는 도시되지 않았다)을 도포한 후 차후에 콘택홀을 형성할 부분을 노광 및 현상공정하여 선택적으로 감광막을 패터닝한다. 이후에 패터닝된 감광막을 마스크로 산화막(12)을 이방성식각해서 콘택홀을 형성한다.
그리고 도 2b에 도시한 바와 같이 베리어막으로써 상기 콘택홀 및 산화막(12)상에 50∼200Å정도의 두께를 갖도록 티타늄나이트라이드(TiN)막(13)을 증착하고, 티타늄나이트라이드(TiN)막(13)상에 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)방식을 이용해서 100∼200Å범위의 두께를 갖도록 코발트(Co)막(14)을 증착한다.
이후에 700∼850℃범위의 온도에서 급속열공정(Rapid Thermal Process)하여 반도체기판(11)과 접한 티타늄나이트라이드(TiN)막(13)의 사이에 균일하게 코발트실리사이드(CoSi2)막(15)을 성장시키고, 또한 밀집된(Dense) 티타늄 나이트라이드막(13)이 형성되도록 한다.
상기에서 베리어막을 사용되는 얇은 두께의 티타늄 나이트라이드막(13)을 증착하는 이유는 코발트막(14)과 반도체기판(11)의 실리콘이온(Si)이 직접만나면 열처리공정시 코발트막의 3배정도의 두께를 갖는 코발트실리사이드막(15)이 형성되는데 이와 같은 후속열처리공정시에 반도체기판(11)의 실리콘이온과 코발트막의 사이에 티타늄 나이트라이드막을 형성하여서 매우 얇고 균일한 두께의 코발트 실리사이드(CoSi2)막을 형성시키기 위해서이다. 이에 따라서 콘택홀 하단에 형성되는 정션 특성을 악화시킬 수 있는 소지를 미리 방지함과 동시에 코발트 원자가 반도체기판(11)쪽으로 확산되는 것을 제어하기 위함이다.
다음에 도 2c에 도시한 바와 같이 상기 콘택홀을 포함한 코발트(Co)막(14)상에 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)방식이나 PVD와 CVD방법을 함께 이용하는 방식을 통하여 코발트를 증착하므로써 금속배선층(16)을 형성한다.
상기에서 코발트로 금속배선층(16)을 형성하면 코발트가 800℃이상의 고온에서 산화막과 어떤 반응도 하지 않으므로 배선의 신뢰성이 좋다.
상기와 같은 본 발명 금속배선 형성방법은 다음과 같은 효과가 있다.
첫째, 콘택홀 하부에 CoSi2막을 형성하여 콘택저항값을 낮출 수 있다.
둘째, 코발트막과 반도체기판 사이에 베리어막으로써 얇은 두께의 티타늄나이트라이드막을 형성하므로 금속배선 콘택의 신뢰성을 증대시킬 수 있다.

Claims (7)

  1. 반도체기판의 일영역이 드러나도록 콘택홀을 갖는 절연막을 증착하는 공정과,
    상기 콘택홀 및 상기 절연막상에 얇은 두께의 베리어막과 코발트막을 차례로 증착하는 공정과,
    급속열공정으로 상기 반도체기판과 상기 베리어막이 접하는 콘택홀 하부에 코발트실리사이드막을 성장시키는 공정과,
    상기 콘택홀 내 및 상기 코발트막 상에 금속배선층을 형성하는 공정을 포함하여 제조됨을 특징으로 하는 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 베리어막으로 50∼200Å정도의 두께로 증착함을 특징으로 하는 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 베리어막은 티타늄나이트라이드막을 사용하는 것을 특징으로 하는 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 코발트막은 100∼200Å정도의 두께로 증착함을 특징으로 하는 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 급속열처리공정은 700∼850℃정도에서 실시함을 특징으로 하는 금속배선 형성방법.
  6. 제 1 항에 있어서, 상기 코발트막은 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)방식을 이용하여 증착함을 특징으로 하는 금속배선 형성방법.
  7. 제 1 항에 있어서, 상기 금속배선층은 코발트막을 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)방식이나, PVD와 CVD를 함께 혼합한 방식을 통하여 형성함을 특징으로 하는 금속배선 형성방법.
KR1019980057886A 1998-12-23 1998-12-23 금속배선 형성방법 KR20000041873A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057886A KR20000041873A (ko) 1998-12-23 1998-12-23 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057886A KR20000041873A (ko) 1998-12-23 1998-12-23 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20000041873A true KR20000041873A (ko) 2000-07-15

Family

ID=19565115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057886A KR20000041873A (ko) 1998-12-23 1998-12-23 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20000041873A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105477A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Cobalt based interconnects and methods of fabrication thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105477A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
GB2522825A (en) * 2012-12-28 2015-08-05 Intel Corp Cobalt based interconnects and methods of fabrication thereof
GB2522825B (en) * 2012-12-28 2018-12-12 Intel Corp Cobalt based interconnects and methods of fabrication thereof

Similar Documents

Publication Publication Date Title
JPS63205951A (ja) 安定な低抵抗コンタクト
JP3221381B2 (ja) 半導体装置の製造方法
KR20010023696A (ko) Cvd 장벽층을 갖는 보더리스 비아들
JPH11150087A (ja) 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
KR20000041873A (ko) 금속배선 형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
US5211987A (en) Method and apparatus for forming refractory metal films
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR940008374B1 (ko) 반도체 소자의 금속배선 방법
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR100241505B1 (ko) 반도체 소자의 확산 방지막 형성방법
KR950005258B1 (ko) 블랭킷 cvd 텅스텐 형성방법
KR100400769B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR20040059918A (ko) 반도체 소자의 배선 형성방법
KR0163544B1 (ko) 알루미늄 배선막의 형성방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application