KR102634686B1 - 표시 패널의 테스트 회로, 방법 및 표시 패널 - Google Patents

표시 패널의 테스트 회로, 방법 및 표시 패널 Download PDF

Info

Publication number
KR102634686B1
KR102634686B1 KR1020227011776A KR20227011776A KR102634686B1 KR 102634686 B1 KR102634686 B1 KR 102634686B1 KR 1020227011776 A KR1020227011776 A KR 1020227011776A KR 20227011776 A KR20227011776 A KR 20227011776A KR 102634686 B1 KR102634686 B1 KR 102634686B1
Authority
KR
South Korea
Prior art keywords
test
panel
signal
circuit
array
Prior art date
Application number
KR1020227011776A
Other languages
English (en)
Other versions
KR20220051407A (ko
Inventor
궈샤오 바이
Original Assignee
윤구(구안) 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤구(구안) 테크놀로지 컴퍼니 리미티드 filed Critical 윤구(구안) 테크놀로지 컴퍼니 리미티드
Publication of KR20220051407A publication Critical patent/KR20220051407A/ko
Application granted granted Critical
Publication of KR102634686B1 publication Critical patent/KR102634686B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본원은 표시 패널의 테스트 회로, 방법 및 표시 패널을 제공하고, 표시 기술 분야에 관한 것이다. 상기 표시 패널의 테스트 회로는, 수신된 복수의 패널 테스트 제어 신호(D_SW1, D_SW2, D_SW3)에 기반하여, 패널 테스트 스위치 유닛(K1, K2,......)의 도통 또는 차단을 제어하여 복수의 패널 테스트 신호(D_R, D_B, D_G)를 전송하는 데 사용되는 패널 테스트 서브 회로(P1)와; 수신된 복수의 어레이 테스트 제어 신호(AT_D1, AT_D2, AT_D3, AT_D4)에 기반하여, 어레이 테스트 스위치 유닛(T1, T2,......)의 도통 또는 차단을 제어함으로써, 전송되는 복수의 패널 테스트 신호(D_R, D_B, D_G)에 기반하여, 테스트단(Pad1, Pad2,......)을 통해 단락 판단 신호(D1, D2,......)를 출력하는 데 사용되고, 단락 판단 신호(D1, D2,......)는 표시 패널 내에 단락이 발생된 데이터선이 존재하는지 여부를 판단하는 데 사용되는 어레이 테스트 서브 회로(P2)를 포함하고, 여기서, 하나의 테스트 서브 주기(t1, t2, t3, t4)에서, 적어도 한 세트의 어레이 테스트 스위치 유닛(T1, T2,......)이 도통되고, 적어도 한 세트의 어레이 테스트 스위치(T1, T2,......)가 도통된 경우, 표시 패널의 상이한 종류의 서브 픽셀에 대응되는 패널 테스트 신호(D_R, D_B, D_G)는 교대로 유효 레벨로 변경되어, 표시 패널의 수율 손실을 방지할 수 있다.

Description

표시 패널의 테스트 회로, 방법 및 표시 패널
본원은 2020년 1월 20일에 제출한 "표시 패널의 테스트 회로, 방법 및 표시 패널"이라는 발명의 명칭의 중국 특허 출원 202010067307.9의 우선권을 주장하고, 해당 출원의 전체 내용을 참조로 여기에 원용한다.
본원은 표시 기술 분야에 속하고, 특히 표시 패널의 테스트 회로, 방법 및 표시 패널에 관한 것이다.
표시 기술의 급속한 발전에 따라 표시 패널의 적용이 점점 넓어지고 있다. 그 중, 표시 패널의 안정성에 대한 요구도 점점 높아지고 있다.
도 1은 표시 패널의 개략도이다. 도 1에 도시된 바와 같이, 표시 패널은 표시 영역 및 비표시 영역을 포함한다. 비표시 영역에는 복수의 배선이 집중적으로 배치되고, 배선은 데이터선을 포함한다. 배선이 밀집되어 있는 영역에 있어서, 인접하는 데이터선 사이에 단락이 발생할 가능성이 높다. 데이터선 사이에 단락이 발생될 경우, 표시 패널의 표시 효과에 악영향을 미치므로, 표시 패널의 수율 손실이 발생한다.
본원의 실시예는 표시 패널의 테스트 회로, 방법 및 표시 패널을 제공하는 바, 표시 패널의 수율 손실을 방지할 수 있다.
제1 양태에서, 본원의 실시예는 표시 패널의 테스트 회로를 제공하는 바, 상기 테스트 회로는,
패널 테스트 스위치 유닛을 포함하는 패널 테스트 서브 회로로서, 패널 테스트 스위치 유닛은 표시 패널의 데이터선에 연결되도록 구성되고, 패널 테스트 서브 회로는, 수신된 복수의 복수의 패널 테스트 제어 신호에 기반하여, 패널 테스트 스위치 유닛의 도통 또는 차단을 제어하여, 복수의 패널 테스트 신호를 전송하는 데 사용되는 패널 테스트 서브 회로와;
어레이 테스트 스위치 유닛 및 테스트단을 포함하는 어레이 테스트 서브 회로로서, 어레이 테스트 스위치 유닛은 패널 테스트 서브 회로, 데이터선에 연결되도록 구성되고, 어레이 테스트 서브 회로는 수신된 복수의 어레이 테스트 제어 신호에 기반하여, 어레이 테스트 스위치 유닛의 도통 또는 차단을 제어함으로써, 패널 테스트 서브 회로에 의해 전송되는 복수의 패널 테스트 신호에 기반하여, 테스트단을 통해 단락 판단 신호를 출력하는 데 사용되고, 단락 판단 신호는, 표시 패널 내에 단락이 발생된 데이터선이 존재하는지 여부를 판단하는 데 사용되는 어레이 테스트 서브 회로;를 포함하고,
여기서, 하나의 테스트 서브 주기에서, 적어도 한 세트의 어레이 테스트 스위치 유닛이 도통되고, 적어도 한 세트의 어레이 테스트 스위치가 도통된 경우, 표시 패널의 상이한 종류의 서브 픽셀에 대응되는 패널 테스트 신호는 교대로 유효 레벨로 변경된다.
본원의 실시예는 제1 양태의 기술적 해결 수단의 표시 패널의 테스트 회로를 포함하는 표시 패널을 제공한다.
본원의 실시예는 표시 패널의 테스트 회로, 방법 및 표시 패널을 제공하는 바, 복수의 패널 테스트 제어 신호, 복수의 패널 테스트 신호 및 복수의 어레이 테스트 제어 신호에 의해, 패널 테스트 서브 회로의 패널 테스트 스위치 유닛의 도통 및 차단을 제어하고, 또한 어레이 테스트 서브 회로의 어레이 테스트 스위치 유닛의 도통 및 차단을 제어하는 것을 통해, 패널 테스트 신호를 어레이 테스트 서브 회로의 테스트단으로 전송한다. 적어도 한 세트의 어레이 테스트 스위치가 도통된 경우, 복수의 패널 테스트 신호는 교대로 유효 레벨로 변경됨으로써, 각 데이터선에 대해 단락 테스트를 수행한다. 테스트단에 의해 출력되는 단락 판단 신호에 기반하여, 표시 패널의 데이터선에 단락이 발생하였는지 여부의 테스트를 구현할 수 있어, 관련 조치를 적시에 사용하여, 표시 패널의 수율 손실을 방지할 수 있다.
본원을 보다 잘 이해하기 위해, 이하에서는 도면과 함께 본원의 구체적인 실시형태를 설명한다. 여기서, 동일한 또는 유사한 부호는 동일한 또는 유사한 특징을 나타낸다.
도 1은 표시 패널의 개략도이다.
도 2는 본원의 일 실시예에 의해 제공되는 표시 패널의 테스트 회로의 구조 개략도이다.
도 3은 본원의 다른 일 실시예에 의해 제공되는 표시 패널의 테스트 회로의 구조 개략도이다.
도 4는 본원의 일 실시예에 의해 제공되는 도 2에 도시된 표시 패널의 테스트 회로에 대응되는 신호 타이밍도이다.
도 5는 본원의 일 실시예에 의해 제공되는 도 2에 도시된 표시 패널의 테스트 회로에 대응되는 다른 신호 타이밍도이다.
도 6은 본원의 일 실시예에 의해 제공되는 도 3에 도시된 표시 패널의 테스트 회로에 대응되는 신호 타이밍도이다.
도 7은 본원의 일 실시예에 의해 제공되는 표시 패널의 테스트 방법의 흐름도이다.
본원의 실시예는 표시 패널의 테스트 회로, 방법 및 표시 패널을 제공하는 바, 표시 패널의 데이터선에 대해 단락 테스트를 수행하는 장면에 적용할 수 있다. 예를 들어, 디멀티플렉서 즉 demux 방식을 사용하는 패널 테스트 서브 회로인 AT 테스트 서브 회로를 포함하는 표시 패널에 적용할 수 있다. 본원의 실시예의 테스트 회로, 방법 및 표시 패널은, 표시 패널의 데이터선에 대해 단락 테스트를 수행할 수 있고, 표시 패널에 단락이 발생된 데이터선이 있는지 여부를 판정할 수 있어, 데이터선의 단락 고장을 미리 발견하고, 관련 조치를 적시에 사용하여, 표시 패널의 수율 손실을 방지할 수 있다.
도 2는 본원의 일 실시예에 의해 제공되는 표시 패널의 테스트 회로의 구조 개략도이다. 도 3은 본원의 다른 일 실시예에 의해 제공되는 표시 패널의 테스트 회로의 구조 개략도이다. 도 2 및 도 3에 도시된 바와 같이, 상기 표시 패널의 테스트 회로는, 패널 테스트 서브 회로(P1) 즉 CT 테스트 서브 회로(P1) 및 어레이 테스트 서브 회로(P2) 즉 AT 테스트 서브 회로(P2)를 포함할 수 있다.
패널 테스트 서브 회로(P1)는 복수의 패널 테스트 스위치 유닛을 포함한다. 패널 테스트 스위치 유닛은 표시 패널의 데이터선에 연결되도록 구성된다. 패널 테스트 스위치 유닛은 구체적으로 스위치 디바이스, 예를 들어 박막 트랜지스터(Thin Film Transistor, TFT) 등일 수 있으며, 이에 한정되지 않는다. 패널 테스트 서브 회로(P1)는, 수신된 복수의 패널 테스트 제어 신호에 기반하여, 패널 테스트 스위치 유닛의 도통 또는 차단을 제어하여, 복수의 패널 테스트 신호를 전송하는 데 사용된다.
패널 테스트 제어 신호는 패널 테스트 제어 신호단에 의해 생성되고, 패널 테스트 제어 신호선에 의해 전송될 수 있다. 패널 테스트 신호는 패널 테스트 신호단에 의해 생성되고, 패널 테스트 신호선에 의해 전송될 수 있다. 패널 테스트 제어 신호의 개수는 복수일 수 있다. 이에 대응하여, 패널 테스트 제어 신호단의 개수도 복수일 수 있고, 패널 테스트 신호 제어선의 개수도 복수일 수 있다. 패널 테스트 신호의 개수는 복수일 수 있다. 이에 대응하여, 패널 테스트 신호단의 개수도 복수일 수 있고, 패널 테스트 신호선의 개수도 복수일 수 있다. 여기서 패널 테스트 제어 신호 및 패널 테스트 신호의 개수는 제한되지 않는다.
어레이 테스트 서브 회로(P2)는 복수의 어레이 테스트 스위치 유닛 및 복수의 테스트단을 포함할 수 있다. 어레이 테스트 스위치 유닛은, 패널 테스트 서브 회로(P1) 및 데이터선에 연결되도록 구성된다. 어레이 테스트 스위치 유닛은 구체적으로 스위치 디바이스, 예를 들어 TFT 등일 수 있으며, 이에 한정되지 않는다. 어레이 테스트 서브 회로(P2)는, 수신된 복수의 어레이 테스트 제어 신호에 기반하여, 어레이 테스트 스위치 유닛의 도통 또는 차단을 제어함으로써, 패널 테스트 서브 회로(P1)에 의해 전송되는 복수의 패널 테스트 신호에 기반하여, 테스트단을 통해 단락 판단 신호를 출력하는 데 사용된다. 상기 단락 판단 신호는, 표시 패널 내에 단락이 발생된 데이터선이 존재하는지 여부를 판단하는 데 사용된다.
어레이 테스트 제어 신호는 어레이 테스트 제어 신호단에 의해 생성되고, 어레이 테스트 제어 신호선에 의해 전송될 수 있다. 데이터선의 개수가 많고 배열이 밀집되며, 제품의 설계에서 각 데이터선이 하나의 테스트단과 대응되는 것을 충족할 수 없기에, demux 방식의 어레이 테스트 서브 회로(P2)를 도입한다. 본원의 실시예의 어레이 테스트 서브 회로(P2)는 demux 방식을 사용하는 어레이 테스트 서브 회로이다. 어레이 테스트 서브 회로(P2)의 하나의 테스트단은 2개 이상의 데이터선에 대응될 수 있다. 예를 들어, 도 2에 도시된 테스트 회로의 어레이 테스트 서브 회로(P2)에는 테스트단(Pad1, Pad2 및 Pad3)이 도시되어 있다. 테스트단은 Pad1, Pad2 및 Pad3에 제한되지 않고, 더욱 많은 테스트단을 더 포함할 수 있는바, 도 2에 일일이 나타내지 않는다. 여기서, 각 테스트단은 4개의 데이터선에 대응된다. 또한 예를 들어, 도 3에 도시된 테스트 회로의 어레이 테스트 서브 회로(P2)에는 테스트단(Pad1, Pad2 및 Pad3)이 도시되어 있다. 테스트단은 Pad1, Pad2 및 Pad3에 제한되지 않고, 더욱 많은 테스트단을 더 포함할 수 있는바, 도 3에 일일이 나타내지 않는다. 여기서, 각 테스트단은 2개의 데이터선에 대응된다.
하나의 테스트 서브 주기에서, 적어도 한 세트의 어레이 테스트 스위치 유닛이 도통된다. 적어도 한 세트의 어레이 테스트 스위치가 도통되는 경우, 표시 패널의 상이한 종류의 서브 픽셀에 대응되는 패널 테스트 신호는 교대로 유효 레벨로 변경된다.
하나의 어레이 테스트 제어 신호는, 한 세트의 어레이 테스트 스위치 유닛의 도통 및 차단을 제어할 수 있다. 복수의 어레이 테스트 제어 신호에 의해, 복수 세트의 어레이 테스트 스위치 유닛의 도통 및 차단을 제어할 수 있다. 어레이 테스트 제어 신호가 유효 레벨인 경우, 상기 어레이 테스트 제어 신호에 의해 제어되는 한 세트의 어레이 테스트 스위치 유닛은 도통된다. 어레이 테스트 제어 신호가 무효 레벨인 경우, 상기 어레이 테스트 제어 신호에 의해 제어되는 한 세트의 어레이 테스트 스위치 유닛은 차단된다.
표시 패널은 복수 종류의 서브 픽셀을 포함할 수 있고, 각 종류의 서브 픽셀은 모두 하나의 패널 테스트 신호에 대응될 수 있으며, 즉 하나의 패널 테스트 신호를 이용하여 한 종류의 서브 픽셀을 검출할 수 있다. 예를 들어, 서브 픽셀은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀 이 3종류의 서브 픽셀을 포함할 수 있으며, 적색 서브 픽셀은 하나의 패널 테스트 신호에 대응되고, 녹색 서브 픽셀은 다른 하나의 패널 테스트 신호에 대응되며, 청색 서브 픽셀은 또 다른 패널 테스트 신호에 대응된다.
적어도 한 세트의 어레이 테스트 스위치가 도통되는 경우, 표시 패널의 상이한 종류의 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경된다. 동일한 시점에서, 상이한 패널 테스트 신호에서 많아서 하나의 패널 테스트 신호가 유효 레벨이다.
상기 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 패널 테스트 신호는, 도통된 패널 테스트 스위치 유닛 및 도통된 어레이 테스트 스위치 유닛에 의해, 테스트단에 전송되어 출력되고, 테스트단에 의해 출력되는 단락 판단 신호는 패널 테스트 신호이다. 상기 표시 패널의 데이터선에 단락이 발생된 경우, 패널 테스트 신호는 도통된 패널 테스트 스위치 유닛 및 도통된 어레이 테스트 스위치 유닛을 통과하는 과정에서 단락된 데이터선의 영향을 받아, 테스트단에 전송되고 또한 테스트단을 통해 출력되는 단락 판단 신호는, 패널 테스트 신호와 상이하다. 따라서, 단락 판단 신호에 기반하여, 표시 패널 내에 단락이 발생된 데이터선이 존재하는지 여부를 판단할 수 있다.
본원의 실시예에서, 복수의 패널 테스트 제어 신호, 복수의 패널 테스트 신호 및 복수의 어레이 테스트 제어 신호에 기반하여, 패널 테스트 서브 회로(P1)의 패널 테스트 스위치 유닛의 도통 및 차단을 제어하고 또한 어레이 테스트 서브 회로(P2)의 어레이 테스트 스위치 유닛의 도통 및 차단을 제어하는 것을 통해, 패널 테스트 신호를 어레이 테스트 서브 회로(P2)의 테스트단에 전송한다. 적어도 한 세트의 어레이 테스트 스위치가 도통되는 경우, 복수의 패널 테스트 신호는 교대로 유효 레벨로 변경되어, 각 데이터선에 대한 단락 테스트를 수행한다. 테스트단에 의해 출력되는 단락 판단 신호를 통해, 표시 패널의 데이터선에 단락이 발생되었는지 여부의 테스트를 구현할 수 있어, 관련 조치를 적시에 사용하여, 표시 패널의 수율 손실을 방지할 수 있다.
구체적으로, 상기 실시예에서, 패널 테스트 스위치 유닛의 제어단은, 패널 테스트 제어 신호를 전송하는 데 사용되는 패널 테스트 제어 신호선에 연결되도록 구성된다. 패널 테스트 스위치 유닛의 제1단 및 제2단 중 하나는, 패널 테스트 신호를 전송하는 데 사용되는 패널 테스트 신호선에 연결되도록 구성된다. 패널 테스트 스위치 유닛의 제1단 및 제2단 중 다른 하나는 데이터선에 연결되도록 구성된다.
어레이 테스트 스위치 유닛의 제어단은, 어레이 테스트 제어 신호를 제공하는 데 사용되는 어레이 테스트 제어 신호선에 연결되도록 구성된다. 어레이 테스트 스위치 유닛의 제1단 및 제2단 중 하나는 데이터선에 연결되도록 구성된다. 어레이 테스트 스위치 유닛의 제1단 및 제2단 중 다른 하나는 테스트단에 연결되도록 구성된다.
설명을 용이하게 하기 위해, 이하에서는 도 2 및 도 3에 도시된 테스트 회로를 예로서 패널 테스트 제어 신호, 패널 테스트 신호 및 어레이 테스트 제어 신호의 타이밍을 각각 설명한다. 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함한다. 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀은 구체적으로 각각 적색 서브 픽셀, 청색 서브 픽셀 및 녹색 서브 픽셀일 수 있다. 도 2 및 도 3에 도시된 서브 픽셀은 적색 서브 픽셀(R), 청색 서브 픽셀(B) 및 녹색 서브 픽셀(G)을 포함한다.
도 2에 도시된 바와 같이, 패널 테스트 제어 신호선은 3개인 바, 각각 D_SW1, D_SW2 및 D_SW3이다. 패널 테스트 신호선은 3개인 바, 각각 D_R, D_B 및 D_G이다. 어레이 테스트 제어 신호선은 4개인 바, 각각 AT_D1, AT_D2, AT_D3 및 AT_D4이다. 패널 테스트 스위치 유닛은 구체적으로 TFT K1 내지 K20을 포함한다. 어레이 테스트 스위치 유닛은 TFT T1 내지 T12를 포함한다.
여기서, 신호선과 상기 신호선에 의해 생성되는 신호를 동일한 부호로 나타내는 바, 예를 들어 패널 테스트 제어 신호선(D_SW1)에 의해 생성되는 패널 테스트 제어 신호도 D_SW1로 나타낸다.
일부 실시예에서, 하나의 테스트 서브 주기에서, 한 세트의 어레이 테스트 스위치 유닛이 도통된다. 하나의 테스트 주기에서, 복수 세트의 어레이 테스트 스위치 유닛은 순차적으로 도통된다. 하나의 테스트 주기는 2개 이상의 테스트 서브 주기를 포함한다. 한 세트의 어레이 테스트 스위치 유닛이 도통되는 경우, 제1 서브 픽셀에 대응되는 패널 테스트 신호, 제2 서브 픽셀에 대응되는 패널 테스트 신호 및 제3 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경된다.
유효 레벨은 하이레벨(high level)이고, 이에 대응하여, 무효 레벨은 로우레벨(low level)이다. 또는, 유효 레벨이 로우레벨이고, 이에 대응하여, 무효 레벨이 하이레벨이다. 유효 레벨은 구체적으로 동작 장면 및 동작 수요에 따라 설정할 수 있는 바, 여기에서는 한정하지 않는다.
도 2에 도시된 바와 같이, 패널 테스트 스위치 유닛(K1, K4, K6, K9, K11, K14, K16 및 K19)의 제어단은 패널 테스트 제어 신호선(D_SW1)에 연결된다. 패널 테스트 스위치 유닛(K2, K5, K7, K10, K12, K15, K17 및 K20)의 제어단은 패널 테스트 제어 신호선(D_SW2)에 연결된다. 패널 테스트 스위치 유닛(K3, K8, K13 및 K18)의 제어단은 패널 테스트 제어 신호선(D_SW3)에 연결된다.
도 4는 본원의 일 실시예에 의해 제공되는 도 2에 도시된 표시 패널의 테스트 회로에 대응되는 신호 타이밍도이다. 도 4에 도시된 바와 같이, 하나의 테스트 주기는, 4개의 테스트 서브 주기를 포함하고, 4개의 테스트 서브 주기는 각각 t1, t2, t3 및 t4이다. 패널 테스트 제어 신호의 유효 레벨은 하이레벨이고, 패널 테스트 신호의 유효 레벨은 로우레벨이며, 어레이 테스트 제어 신호의 유효 레벨은 로우레벨이다.
하나의 테스트 주기에서, 패널 테스트 제어 신호(D_SW1)는 지속적으로 무효 레벨이고, 패널 테스트 제어 신호(D_SW2 및 D_SW3)는 지속적으로 유효 레벨이다. 이에 대응하여, 하나의 테스트 주기에서, 패널 테스트 스위치 유닛(K1, K4, K6, K9, K11, K14, K16 및 K19)은 차단되고, 패널 테스트 스위치 유닛(K2, K3, K5, K7, K8, K10, K12, K13, K15, K17, K18 및 K20)은 도통된다.
테스트 서브 주기(t1)에서, 어레이 테스트 제어 신호(AT_D1)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D2, AT_D3 및 AT_D4)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T1, T5 및 T9)은 도통되고, 기타 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
테스트 서브 주기(t2)에서, 어레이 테스트 제어 신호(AT_D2)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D1, AT_D3 및 AT_D4)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T2, T6 및 T10)은 도통되고, 기타 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
테스트 서브 주기(t3)에서, 어레이 테스트 제어 신호(AT_D3)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D1, AT_D2 및 AT_D4)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T3, T7 및 T11)은 도통되고, 기타 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
테스트 서브 주기(t4)에서, 어레이 테스트 제어 신호(AT_D4)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D1, AT_D2 및 AT_D3)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T4, T8 및 T12)은 도통되고, 기타 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
일부 예에서, 테스트 회로는 신호 분석 모듈(본 명세서의 도면에 도시되지 않음)을 더 포함할 수 있고, 상기 신호 분석 모듈은 각 테스트단에 연결될 수 있다. 상기 신호 분석 모듈은, 단락 판단 신호의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 데이터선이 존재하는 것으로 판정하는 데 사용될 수 있다. 여기서, 현재의 신호 표준 진폭값 범위는, 현재의 패널 테스트 제어 신호, 패널 테스트 신호 및 어레이 테스트 제어 신호에 기반하여 결정된다.
예를 들어, 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)는 도 4에 도시된 바와 같다. 도 4에 도시된 단락 판단 신호(D1, D2 및 D3)의 진폭값의 정상 변동 범위가 바로 현재의 신호 표준 진폭값 범위이다. 정상 변동 범위는 동작 장면 및 동작 수요에 따라 설정할 수 있는 바, 여기에서는 한정하지 않는다. 표시 패널의 데이터선에 단락이 발생되는 경우, 대응되는 단락 판단 신호(D1, D2 또는 D3)의 진폭값이 패널 테스트 신호의 유효 레벨의 정상 변동 범위 내에 있어야 하는 시점에서, 단락 판단 신호(D1, D2 또는 D3)는, 단락된 데이터선이, 인접하는 전송 신호가 무효 레벨인 데이터선의 무효 레벨의 영향을 받기에, 출력되는 단락 판단 신호(D1, D2 또는 D3)의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하게 된다. 도 4의 단락 판단 신호가 전압 신호인 경우, 패널 테스트 신호의 유효 레벨은 -5V이다. 도 4의 t11 시간대에 대응되는 단락 판단 신호(D1)의 전압이 0V까지 상승하면, 표시 패널에 단락이 발생된 데이터선이 존재하는 것으로 판단할 수 있다.
다른 예에서, 표시 패널의 테스트 회로의 신호 분석 모듈은, 인접하는 3개의 테스트단에 의해 출력되는 단락 판단 신호의 진폭값의 합계가 제1 미리 설정된 신호 표준 진폭값 범위를 초과하는 경우, 단락이 발생된 데이터선이 존재하는 것으로 판정하는 데 사용된다. 여기서, 제1 미리 설정된 신호 표준 진폭값 범위는, 패널 테스트 신호의 유효 레벨에 기반하여 결정할 수 있다. 제1 미리 설정된 신호 표준 진폭값 범위는 구체적으로 패널 테스트 신호의 유효 레벨의 정상 변동 범위일 수 있다.
예를 들어, 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)는 도 4에 도시된 바와 같다. 각 시점의 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계는 모두 패널 테스트 신호의 정상 변동 범위 내에 있다. 도 4의 단락 판단 신호가 전압 신호이고 패널 테스트 신호의 유효 레벨이 -5V이면 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계는 모두 -5V의 정상 변동 범위 내에 있다. 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계가 -5V 정상 변동 범위를 초과하는 경우, 표시 패널에 단락이 발생된 데이터선이 존재하는 것으로 판정할 수 있다.
다른 일부 실시예에서, 하나의 테스트 서브 주기에서, 적어도 두 세트의 어레이 테스트 스위치 유닛이 순차적으로 도통된다. 한 세트의 어레이 테스트 스위치 유닛이 도통되는 경우, 제1 서브 픽셀에 대응되는 패널 테스트 신호, 제2 서브 픽셀에 대응되는 패널 테스트 신호 또는 제3 서브 픽셀에 대응되는 패널 테스트 신호가, 유효 레벨로 변경된다. 또한 하나의 테스트 주기에서, 제1 서브 픽셀에 대응되는 패널 테스트 신호, 제2 서브 픽셀에 대응되는 패널 테스트 신호 및 제3 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경된다.
도 5는 본원의 일 실시예에 의해 제공되는 도 2에 도시된 표시 패널의 테스트 회로에 대응되는 다른 신호 타이밍도이다. 도 5에 도시된 바와 같이, 하나의 테스트 주기는 3개의 테스트 서브 주기를 포함하고, 3개의 테스트 서브 주기는 각각 t1, t2 및 t3이다. 패널 테스트 제어 신호의 유효 레벨은 하이레벨이고, 패널 테스트 신호의 유효 레벨은 하이레벨이며, 어레이 테스트 제어 신호의 유효 레벨은 로우레벨이다. 단락 판단 신호는 전류 신호 또는 전압 신호일 수 있으며, 이에 한정되지 않는다.
하나의 테스트 주기에서, 패널 테스트 제어 신호(D_SW1)는 지속적으로 무효 레벨이고, 패널 테스트 제어 신호(D_SW2 및 D_SW3)는 지속적으로 유효 레벨이다. 이에 대응하여, 이러한 하나의 테스트 주기에서, 패널 테스트 스위치 유닛(K1, K4, K6, K9, K11, K14, K16 및 K19)은 차단되고, 패널 테스트 스위치 유닛(K2, K3, K5, K7, K8, K10, K12, K13, K15, K17, K18 및 K20)은 도통된다.
각 테스트 서브 주기에서, 어레이 테스트 제어 신호(AT_D1, AT_D2, AT_D3 및 AT_D4)는 순차적으로 교대로 유효 레벨로 변경된다. 동일한 시점에서, 어레이 테스트 제어 신호(AT_D1, AT_D2, AT_D3 및 AT_D4)에서 많아서 하나의 신호가 유효 레벨로 변경된다. 각 어레이 테스트 제어 신호가 유효 레벨로 변경되는 경우, 대응되는 하나의 패널 테스트 신호가 유효 레벨로 변경된다. 동일한 시점에서, 패널 테스트 신호(D_R, D_B 및 D_G)에서 많아서 하나의 신호가 유효 레벨로 변경된다.
각 테스트 서브 주기에서, 어레이 테스트 제어 신호(AT_D1)가 유효 레벨로 변경되고, 이에 대응하여, 패널 테스트 신호(D_R)가 유효 레벨로 변경된다. 어레이 테스트 제어 신호(AT_D2)가 유효 레벨로 변경되고, 이에 대응하여, 패널 테스트 신호(D_G)가 유효 레벨로 변경된다. 어레이 테스트 제어 신호(AT_D3)가 유효 레벨로 변경되고, 이에 대응하여, 패널 테스트 신호(D_B)가 유효 레벨로 변경된다. 어레이 테스트 제어 신호(AT_D4)가 유효 레벨로 변경되고, 이에 대응하여, 패널 테스트 신호(D_R)가 유효 레벨로 변경된다.
각 테스트단은 데이터선 신호에 연결되고, 데이터선 신호의 진폭값은 일정하다. 도 5의 데이터선 신호는 Vdata이다. 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 패널 테스트 신호(D_R, D_B 및 D_G)의 유효 레벨과 데이터선 신호(Vdata)의 진폭값의 차이값이 일정한 값이므로, 각 테스트단에 의해 출력되는 단락 판단 신호는 모두 제2 미리 설정된 신호 표준 진폭값 범위 내에 있다. 제2 미리 설정된 신호 표준 진폭값 범위는, 패널 테스트 신호의 유효 레벨 및 데이터선 신호의 진폭값에 기반하여 결정될 수 있다.
표시 패널의 테스트 회로의 신호 분석 모듈은, 생성된 목표 단락 판단 신호에 대응되는 데이터선을, 단락이 발생된 데이터선으로 판정하는 데 사용될 수 있다. 여기서, 목표 단락 판단 신호는, 진폭값이 제2 미리 설정된 신호 표준 진폭값 범위를 초과하는 단락 판단 신호이다.
다시 말해서, 제2 미리 설정된 신호 표준 진폭값 범위를 초과하는 진폭값을 가지는 단락 판단 신호가 나타나면, 상기 단락 판단 신호 및 테스트 회로의 구성에 기반하여, 단락이 발생된 데이터선까지 소급할 수 있어, 단락이 발생된 데이터선을 정확하게 위치 결정하고, 후속 관련 조치를 용이하게 할 수 있다.
예를 들어, 표 1은 패널 테스트 제어 신호, 패널 테스트 신호, 어레이 테스트 제어 신호 및 단락 판단 신호의 테스트 데이터를 나타낸다. 패널 테스트 제어 신호의 유효 레벨은 하이레벨이고, 패널 테스트 신호의 유효 레벨은 하이레벨이며, 어레이 테스트 제어 신호의 유효 레벨은 로우레벨이다. 표 1의 단락 판단 신호는 전류 신호이다. 여기서, "고"는 하이레벨을 가리키고, "저"는 로우레벨을 가리킨다. 1~12는 1번째 데이터선으로부터 12번째 데이터선을 가리키고, 13~24는 13번째 데이터선으로부터 24번째 데이터선을 가리키며, 이와 같이 유추할 수 있다. 1~12에 대응되는 일 행의 데이터는, 테스트단에 의해 출력되는 단락 판단 신호의 전류값이고, 이와 같이 유추할 수 있다.
Figure 112022037819927-pct00001
표 1에서 알 수 있다시피, 제2 미리 설정된 신호 표준 진폭값의 범위는 [0.032,0.038]이다. 여기서, 표 1의 10번째 데이터선에 대응되는 단락 판단 신호의 전류값이 제2 미리 설정된 신호 표준 진폭값의 범위를 초과하고, 17번째 데이터선에 대응되는 단락 판단 신호의 전류값이 제2 미리 설정된 신호 표준 진폭값의 범위를 초과한다. 10번째 데이터선과 17번째 데이터선이 단락되었다고 판정할 수 있다.
도 3에 도시된 바와 같이, 패널 테스트 제어 신호선은 3개인 바, 각각 D_SW1, D_SW2 및 D_SW3이다.패널 테스트 신호선은 3개인 바, 각각 D_R, D_B 및 D_G이다. 어레이 테스트 제어 신호선은 2개인 바, 각각 AT_D1 및 AT_D2이다. 패널 테스트 스위치 유닛은 구체적으로 K1 내지 K10을 포함한다. 어레이 테스트 스위치 유닛은 T1 내지 T6을 포함한다.
여기서, 신호선과 상기 신호선에 의해 생성되는 신호를 동일한 부호로 나타내는 바, 예를 들어 패널 테스트 제어 신호선(D_SW1)에 의해 생성되는 패널 테스트 제어 신호도 D_SW1로 나타낸다.
도 2에 도시된 바와 같이, 패널 테스트 스위치 유닛(K1, K4, K6 및 K9)의 제어단은 패널 테스트 제어 신호선(D_SW1)에 연결된다.패널 테스트 스위치 유닛(K2, K5, K7 및 K10)의 제어단은, 패널 테스트 제어 신호선(D_SW2)에 연결된다. 패널 테스트 스위치 유닛(K3 및 K8)의 제어단은 패널 테스트 제어 신호선(D_SW3)에 연결된다.
도 6은 본원의 일 실시예에 의해 제공되는 도 3에 도시된 표시 패널의 테스트 회로에 대응되는 신호 타이밍도이다. 도 6에 도시된 바와 같이, 하나의 테스트 주기는 2개의 테스트 서브 주기를 포함하고, 2개의 테스트 서브 주기는 각각 t1 및 t2이다. 패널 테스트 제어 신호의 유효 레벨은 하이레벨이고, 패널 테스트 신호의 유효 레벨은 로우레벨이며, 어레이 테스트 제어 신호의 유효 레벨은 로우레벨이다.
하나의 테스트 주기에서, 패널 테스트 제어 신호(D_SW1)는 지속적으로 무효 레벨이고, 패널 테스트 제어 신호(D_SW2 및 D_SW3)는 지속적으로 유효 레벨이다. 이에 대응하여, 이러한 하나의 테스트 주기에서, 패널 테스트 스위치 유닛(K1, K4, K6 및 K9)은 차단되고, 패널 테스트 스위치 유닛(K2, K3, K5, K7, K8 및 K10)은 도통된다.
테스트 서브 주기(t1)에서, 어레이 테스트 제어 신호(AT_D1)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D2)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T1, T3 및 T5)은 도통되고, 기타 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
테스트 서브 주기(t2)에서, 어레이 테스트 제어 신호(AT_D2)는 유효 레벨이고, 어레이 테스트 제어 신호(AT_D1)는 무효 레벨이다. 이에 대응하여, 어레이 테스트 스위치 유닛(T2, T4 및 T6)은 도통되고, 다른 어레이 테스트 스위치 유닛은 차단된다. 패널 테스트 신호(D_R, D_B 및 D_G)는 교대로 유효 레벨로 변경된다.
일부 예에서, 테스트 회로는 신호 분석 모듈(본 명세서의 도면에 도시되지 않음)을 더 포함할 수 있고, 상기 신호 분석 모듈은 각 테스트단에 연결될 수 있다. 상기 신호 분석 모듈은, 단락 판단 신호의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 데이터선이 존재하는 것으로 판정하는 데 사용될 수 있다. 여기서, 현재의 신호 표준 진폭값 범위는, 현재의 패널 테스트 제어 신호, 패널 테스트 신호 및 어레이 테스트 제어 신호에 기반하여 결정된다.
예를 들어, 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)는 도 6에 도시된 바와 같다. 도 6에 도시된 단락 판단 신호(D1, D2 및 D3)의 진폭값의 정상 변동 범위가 바로 현재의 신호 표준 진폭값 범위이다. 정상 변동 범위는 동작 장면 및 동작 수요에 따라 설정할 수 있는바, 여기에서는 한정하지 않는다. 표시 패널의 데이터선에 단락이 발생되면, 대응되는 단락 판단 신호(D1, D2 또는 D3)의 진폭값이 패널 테스트 신호의 유효 레벨의 정상 변동 범위 내에 있어야 하는 시점에서, 단락 판단 신호(D1, D2 또는 D3)는, 단락된 데이터선이, 인접하는 전송 신호가 무효 레벨인 데이터선의 무효 레벨의 영향을 받기에, 출력되는 단락 판단 신호(D1, D2 또는 D3)의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하게 된다. 도 6의 단락 판단 신호가 전압 신호인 경우, 패널 테스트 신호의 유효 레벨은 -5V이고, 도 6의 t11 시간대에 대응되는 단락 판단 신호(D1)의 전압이 0V까지 상승하면, 표시 패널에 단락이 발생된 데이터선이 존재하는 것으로 판단할 수 있다.
다른 일부 예에서, 표시 패널의 테스트 회로의 신호 분석 모듈은, 인접하는 3개의 테스트단에 의해 출력되는 단락 판단 신호의 진폭값의 합계가 제1 미리 설정된 신호 표준 진폭값의 범위를 초과하는 경우, 단락이 발생된 데이터선이 존재하는 것으로 판정하는 데 사용된다. 여기서, 제1 미리 설정된 신호 표준 진폭값의 범위는, 패널 테스트 신호의 유효 레벨에 기반하여 결정할 수 있다. 제1 미리 설정된 신호 표준 진폭값의 범위는 구체적으로 패널 테스트 신호의 유효 레벨의 정상 변동 범위일 수 있다.
예를 들어,표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)는 도 6에 도시된 바와 같다. 각 시점의 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계는 모두 패널 테스트 신호의 정상 변동 범위 내에 있다. 도 6의 단락 판단 신호가 전압 신호이고, 패널 테스트 신호의 유효 레벨이 -5V이면 표시 패널의 데이터선에 단락이 발생되지 않은 경우, 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계는 모두 -5V 정상 변동 범위 내에 있다. 테스트단(Pad1, Pad2 및 Pad3)에 의해 출력되는 단락 판단 신호(D1, D2 및 D3)의 진폭값의 합계가 -5V 정상 변동 범위를 초과하는 경우, 표시 패널에 단락이 발생된 데이터선이 존재하는 것으로 판정할 수 있다.
본원의 실시예는 또한 상기 실시예의 표시 패널의 테스트 회로에 적용할 수 있는 표시 패널의 테스트 방법을 제공한다. 도 7은 본원의 일 실시예에 의해 제공되는 표시 패널의 테스트 방법의 흐름도이다. 도 7에 도시된 바와 같이, 상기 테스트 방법은 단계(S701) 내지 단계(S703)를 포함할 수 있다.
단계(S701)에서, 하나의 테스트 서브 주기에서, 복수의 어레이 테스트 제어 신호를 수신하고 이용하여, 어레이 테스트 서브 회로의 적어도 한 세트의 어레이 테스트 스위치가 도통되도록 제어한다.
단계(S702)에서, 복수의 패널 테스트 제어 신호를 수신하고 이용하여, 패널 테스트 서브 회로의 일부 패널 테스트 스위치 유닛이 도통되도록 제어하며, 복수의 패널 테스트 신호의 일부 패널 테스트 신호를 어레이 테스트 서브 회로의 테스트단으로 전송한다.
단계(S703)에서, 테스트단에 의해 출력되는 단락 판단 신호에 기반하여, 단락이 발생된 상기 데이터선이 존재하는지 여부를 판정한다.
본원의 실시예에서, 복수의 패널 테스트 제어 신호, 복수의 패널 테스트 신호 및 복수의 어레이 테스트 제어 신호에 의해, 패널 테스트 서브 회로의 패널 테스트 스위치 유닛의 도통 및 차단을 제어하고, 또한 어레이 테스트 서브 회로의 어레이 테스트 스위치 유닛의 도통 및 차단을 제어하는 것을 통해, 패널 테스트 신호를 어레이 테스트 서브 회로의 테스트단으로 전송한다. 적어도 한 세트의 어레이 테스트 스위치가 도통되는 경우, 복수의 패널 테스트 신호는 교대로 유효 레벨로 변경됨으로써, 각 데이터선에 대해 단락 테스트를 수행한다. 테스트단에 의해 출력되는 단락 판단 신호를 통해, 표시 패널의 데이터선에 단락이 발생되었는지 여부의 테스트를 구현할 수 있어, 관련 조치를 적시에 사용하여, 표시 패널의 수율 손실을 방지할 수 있다.
일부 예에서, 상기 단계(S703)는 구체적으로, 단락 판단 신호의 진폭값이 현재의 신호 표준 진폭값의 범위를 초과하는 경우, 단락이 발생된 데이터선이 존재하는 것으로 판정하도록 구현할 수 있다. 여기서, 현재의 신호 표준 진폭값의 범위는, 현재의 패널 테스트 제어 신호, 패널 테스트 신호 및 어레이 테스트 제어 신호에 기반하여 결정된다.
다른 일부 예에서, 상기 단계(S703)는 구체적으로, 인접하는 3개의 테스트단에 의해 출력되는 단락 판단 신호의 진폭값의 합계가 제1 미리 설정된 신호 표준 진폭값의 범위를 초과하는 경우, 단락된 데이터선이 존재하는 것으로 판정하도록 구현할 수 있다. 여기서, 제1 미리 설정된 신호 표준 진폭값의 범위는, 패널 테스트 신호의 유효 레벨에 기반하여 결정된다.
일부 예에서, 테스트 회로의 테스트단은 데이터선 신호에 연결될 수 있고, 상기 데이터선 신호의 진폭값은 일정하다. 생성된 목표 단락 판단 신호에 대응되는 데이터선을 단락이 발생된 데이터선으로 판정함으로써, 단락이 발생된 데이터선을 정확하게 위치 결정할 수 있다. 여기서, 목표 단락 판단 신호는, 진폭값이 제2 미리 설정된 신호 표준 진폭값 범위를 초과하는 단락 판단 신호이다.
본원의 실시예는 또한 상기 실시예의 표시 패널의 테스트 회로를 포함하는 표시 패널을 제공한다. 구체적으로, 상기 테스트 회로는 표시 패널의 비표시 영역에 배치될 수 있다. 상기 표시 패널은 휴대 전화, 태블릿, 퍼스널 디지털 어시스턴트, IPAD 등 장치의 디스플레이 등일 수 있으며, 이에 한정되지 않는다.
본 명세서에서의 각 실시예는 모두 점진적인 방식을 사용하여 설명되고, 각 실시예간의 동일 또는 유사한 부분은 서로 참조할 수 있으며, 각 실시예에서 중점적으로 설명하는 것은 모두 다른 실시예와 상이한 점인 것은 명백한 것이다. 테스트 방법의 실시예, 표시 패널의 실시예에 대해, 관련 부분은 테스트 회로의 실시예의 설명 부분을 참조할 수 있다.
당업자라면 이해할 수 있는 바와 같이, 상기 실시예는 모두 한정적인 것이 아니라, 예시적인 것이다. 상이한 실시예에 나타나는 상이한 기술적 특징을 조합하여, 유익한 효과를 얻을 수 있다.

Claims (16)

  1. 표시 패널의 테스트 회로에 있어서,
    패널 테스트 스위치 유닛을 포함하는 패널 테스트 서브 회로로서, 상기 패널 테스트 스위치 유닛은 상기 표시 패널의 데이터선에 연결되도록 구성되고, 상기 패널 테스트 서브 회로는, 수신된 복수의 패널 테스트 제어 신호에 기반하여, 상기 패널 테스트 스위치 유닛의 도통 또는 차단을 제어하여 복수의 패널 테스트 신호를 전송하는 데 사용되는 패널 테스트 서브 회로와;
    어레이 테스트 스위치 유닛 및 테스트단을 포함하는 어레이 테스트 서브 회로로서, 상기 어레이 테스트 스위치 유닛은 상기 패널 테스트 서브 회로 및 상기 데이터선에 연결되도록 구성되고, 상기 어레이 테스트 서브 회로는 수신된 복수의 어레이 테스트 제어 신호에 기반하여 상기 어레이 테스트 스위치 유닛의 도통 또는 차단을 제어함으로써, 상기 패널 테스트 서브 회로에 의해 전송되는 상기 복수의 패널 테스트 신호에 기반하여, 상기 테스트단을 통해 단락 판단 신호를 출력하는 데 사용되고, 상기 단락 판단 신호는 상기 표시 패널 내에 단락이 발생된 상기 데이터선이 존재하는지 여부를 판단하는 데 사용되는 어레이 테스트 서브 회로;를 포함하고,
    여기서, 하나의 테스트 서브 주기에서, 적어도 한 세트의 어레이 테스트 스위치 유닛이 도통되고, 적어도 한 세트의 어레이 테스트 스위치가 도통된 경우, 상기 표시 패널의 상이한 종류의 서브 픽셀에 대응되는 상기 패널 테스트 신호는 교대로 유효 레벨로 변경되는, 테스트 회로.
  2. 제1항에 있어서,
    상기 패널 테스트 스위치 유닛의 제어단은, 상기 패널 테스트 제어 신호를 전송하는 데 사용되는 패널 테스트 제어 신호선에 연결되도록 구성되고, 상기 패널 테스트 스위치 유닛의 제1단 및 제2단 중 하나는, 상기 패널 테스트 신호를 전송하는 데 사용되는 패널 테스트 신호선에 연결되도록 구성되며, 상기 패널 테스트 스위치 유닛의 제1단 및 제2단 중 다른 하나는, 상기 데이터선에 연결되도록 구성되고,
    상기 어레이 테스트 스위치 유닛의 제어단은, 상기 어레이 테스트 제어 신호를 제공하는 데 사용되는 어레이 테스트 제어 신호선에 연결되도록 구성되고, 상기 어레이 테스트 스위치 유닛의 제1단 및 제2단 중 하나는, 상기 데이터선에 연결되도록 구성되며, 상기 어레이 테스트 스위치 유닛의 제1단 및 제2단 중 다른 하나는, 상기 테스트단에 연결되도록 구성되고,
    하나의 상기 테스트단은 2개 이상의 상기 데이터선에 대응되는
    테스트 회로.
  3. 제1항에 있어서,
    상기 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함하고,
    하나의 상기 테스트 서브 주기에서, 한 세트의 어레이 테스트 스위치 유닛이 도통되며,
    하나의 테스트 주기에서, 복수 세트의 어레이 테스트 스위치 유닛이 순차적으로 도통되고, 하나의 상기 테스트 주기는 2개 이상의 상기 테스트 서브 주기를 포함하며,
    상기 한 세트의 어레이 테스트 스위치 유닛이 도통된 경우, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호, 및 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호는 교대로 유효 레벨로 변경되는, 테스트 회로.
  4. 제3항에 있어서,
    신호 분석 모듈을 더 포함하고,
    상기 신호 분석 모듈은, 상기 단락 판단 신호의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 상기 데이터선이 존재하는 것으로 판정하는 데 사용되며,상기 현재의 신호 표준 진폭값 범위는, 현재의 상기 패널 테스트 제어 신호, 상기 패널 테스트 신호 및 상기 어레이 테스트 제어 신호에 기반하여 결정되거나,
    또는,
    상기 신호 분석 모듈은, 인접하는 3개의 상기 테스트단에 의해 출력되는 상기 단락 판단 신호의 진폭값의 합계가 제1 미리 설정된 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 상기 데이터선이 존재하는 것으로 판정하는 데 사용되며, 상기 제1 미리 설정된 신호 표준 진폭값 범위는, 상기 패널 테스트 신호의 유효 레벨에 기반하여 결정되는,
    테스트 회로.
  5. 제1항에 있어서,
    상기 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함하고,
    하나의 상기 테스트 서브 주기에서, 적어도 두 세트의 어레이 테스트 스위치 유닛이 순차적으로 도통되며,
    한 세트의 어레이 테스트 스위치 유닛이 도통된 경우, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호, 또는 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호가 유효 레벨로 변경되며,
    또한, 하나의 테스트 주기에서, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호 및 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경되고,
    상기 테스트단은 데이터선 신호에 연결되고, 상기 데이터선 신호의 진폭값은 일정하며,
    상기 테스트 회로는 신호 분석 모듈을 더 포함하고,
    상기 신호 분석 모듈은, 생성된 목표 단락 판단 신호에 대응되는 상기 데이터선을, 단락이 발생된 상기 데이터선으로 판정하는 데 사용되며, 상기 목표 단락 판단 신호는, 진폭값이 제2 미리 설정된 신호 표준 진폭값 범위을 초과하는 상기 단락 판단 신호인,
    테스트 회로.
  6. 제1항 내지 제5항 중 어느 한 항의 표시 패널의 테스트 회로에 적용되는 표시 패널의 테스트 방법에 있어서,
    하나의 테스트 서브 주기에서, 복수의 상기 어레이 테스트 제어 신호를 수신하고 이용하여, 상기 어레이 테스트 서브 회로의 적어도 한 세트의 상기 어레이 테스트 스위치가 도통되도록 제어하는 단계와;
    복수의 상기 패널 테스트 제어 신호를 수신하고 이용하여, 패널 테스트 서브 회로의 일부 상기 패널 테스트 스위치 유닛이 도통되도록 제어하며, 복수의 상기 패널 테스트 신호의 일부 상기 패널 테스트 신호를 상기 어레이 테스트 서브 회로의 테스트단으로 전송하는 단계와;
    테스트단에 의해 출력되는 단락 판단 신호에 기반하여, 단락이 발생된 상기 데이터선이 존재하는지 여부를 판정하는 단계;를 포함하는, 테스트 방법.
  7. 제6항에 있어서,
    상기 표시 패널의 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함하고,
    하나의 상기 테스트 서브 주기에서, 한 세트의 어레이 테스트 스위치 유닛이 도통되며,
    하나의 테스트 주기에서, 복수 세트의 어레이 테스트 스위치 유닛이 순차적으로 도통되고, 하나의 상기 테스트 주기는 2개 이상의 상기 테스트 서브 주기를 포함하며,
    상기 한 세트의 어레이 테스트 스위치 유닛이 도통된 경우, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호, 및 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경되는, 테스트 방법.
  8. 제7항에 있어서,
    테스트단에 의해 출력되는 단락 판단 신호에 기반하여, 단락이 발생된 상기 데이터선이 존재하는지 여부를 판정하는 단계는,
    상기 단락 판단 신호의 진폭값이 현재의 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 상기 데이터선이 존재하는 것으로 판정하는 단계를 포함하고,
    여기서, 상기 현재의 신호 표준 진폭값 범위는, 현재의 상기 패널 테스트 제어 신호, 상기 패널 테스트 신호 및 상기 어레이 테스트 제어 신호에 기반하여 결정되거나,
    또는,
    인접하는 3개의 상기 테스트단에 의해 출력되는 상기 단락 판단 신호의 진폭값의 합계가 제1 미리 설정된 신호 표준 진폭값 범위를 초과하면, 단락이 발생된 상기 데이터선이 존재하는 것으로 판정하는 단계를 포함하고,
    여기서, 상기 제1 미리 설정된 신호 표준 진폭값 범위는, 상기 패널 테스트 신호의 유효 레벨에 기반하여 결정되는
    테스트 방법.
  9. 제6항에 있어서,
    상기 표시 패널의 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함하고,
    하나의 상기 테스트 서브 주기에서, 적어도 두 세트의 어레이 테스트 스위치 유닛이 순차적으로 도통되며,
    한 세트의 어레이 테스트 스위치 유닛이 도통된 경우, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호, 또는 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호가 유효 레벨로 변경되며,
    또한, 하나의 상기 테스트 주기에서, 상기 제1 서브 픽셀에 대응되는 패널 테스트 신호, 상기 제2 서브 픽셀에 대응되는 패널 테스트 신호 및 상기 제3 서브 픽셀에 대응되는 패널 테스트 신호는, 교대로 유효 레벨로 변경되고,
    상기 테스트단은 데이터선 신호에 연결되고, 상기 데이터선 신호의 진폭값은 일정하며,
    상기 테스트 방법은,
    생성된 목표 단락 판단 신호에 대응되는 상기 데이터선을, 단락이 발생된 상기 데이터선으로 판정하는 단계를 더 포함하며, 상기 목표 단락 판단 신호는, 진폭값이 제2 미리 설정된 신호 표준 진폭값 범위을 초과하는 상기 단락 판단 신호인 테스트 방법.
  10. 표시 패널에 있어서,
    제1항 내지 제5항 중 어느 한 항의 표시 패널의 테스트 회로를 포함하는 표시 패널.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020227011776A 2020-01-20 2020-11-03 표시 패널의 테스트 회로, 방법 및 표시 패널 KR102634686B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010067307.9 2020-01-20
CN202010067307.9A CN111128063B (zh) 2020-01-20 2020-01-20 显示面板的测试电路、方法及显示面板
PCT/CN2020/126236 WO2021147451A1 (zh) 2020-01-20 2020-11-03 显示面板的测试电路、方法及显示面板

Publications (2)

Publication Number Publication Date
KR20220051407A KR20220051407A (ko) 2022-04-26
KR102634686B1 true KR102634686B1 (ko) 2024-02-08

Family

ID=70492290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227011776A KR102634686B1 (ko) 2020-01-20 2020-11-03 표시 패널의 테스트 회로, 방법 및 표시 패널

Country Status (6)

Country Link
US (1) US11893914B2 (ko)
EP (1) EP4095839A4 (ko)
JP (1) JP7458478B2 (ko)
KR (1) KR102634686B1 (ko)
CN (1) CN111128063B (ko)
WO (1) WO2021147451A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128063B (zh) 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
CN111710272B (zh) * 2020-06-29 2023-01-20 昆山国显光电有限公司 显示面板的检测电路、方法及显示面板
CN113870745A (zh) * 2020-06-30 2021-12-31 硅工厂股份有限公司 用于驱动显示面板的装置
WO2022006769A1 (zh) * 2020-07-08 2022-01-13 京东方科技集团股份有限公司 显示基板及其制造方法以及显示面板
CN112017543B (zh) * 2020-08-28 2022-11-15 昆山国显光电有限公司 显示面板及其短路测试方法和显示装置
CN113889012A (zh) * 2021-11-17 2022-01-04 维信诺科技股份有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012220851A (ja) 2011-04-12 2012-11-12 Panasonic Corp アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057775A (en) * 1990-05-04 1991-10-15 Genrad, Inc. Method of testing control matrices for flat-panel displays
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
KR0182184B1 (en) * 1996-04-24 1999-04-15 Samsung Electronics Co Ltd Disconnection/short test apparatus and its method of signal line using metrix
US6265889B1 (en) * 1997-09-30 2001-07-24 Kabushiki Kaisha Toshiba Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
JP4357413B2 (ja) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
US7317325B2 (en) * 2004-12-09 2008-01-08 Applied Materials, Inc. Line short localization in LCD pixel arrays
JP2007333823A (ja) * 2006-06-13 2007-12-27 Sony Corp 液晶表示装置および液晶表示装置の検査方法
CN101903933B (zh) * 2008-01-07 2013-03-27 松下电器产业株式会社 显示装置、电子装置及驱动方法
KR20090090677A (ko) * 2008-02-21 2009-08-26 엘지디스플레이 주식회사 액정표시장치
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
JP5148751B2 (ja) * 2009-10-22 2013-02-20 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
CN102109688B (zh) * 2009-12-29 2014-02-05 上海天马微电子有限公司 液晶显示面板、阵列基板及驱动线线缺陷检测方法
KR101113476B1 (ko) * 2010-03-10 2012-03-02 삼성모바일디스플레이주식회사 액정표시장치
KR101113340B1 (ko) * 2010-05-13 2012-02-29 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 검사방법
KR101943069B1 (ko) * 2011-12-01 2019-04-18 삼성디스플레이 주식회사 배선 및 역다중화부의 불량 검출 방법, 불량 검출 장치 및 불량 검출 장치를 포함하는 표시 패널
JP6022164B2 (ja) * 2012-01-24 2016-11-09 株式会社ジャパンディスプレイ 液晶表示装置
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
CN103513454B (zh) * 2013-08-29 2015-06-10 京东方科技集团股份有限公司 阵列基板及其检测方法和制备方法
KR102098743B1 (ko) * 2013-10-02 2020-04-09 삼성디스플레이 주식회사 유기 발광 표시 패널
CN103698915B (zh) * 2013-12-20 2017-04-05 合肥京东方光电科技有限公司 一种阵列基板
KR102174368B1 (ko) * 2014-02-25 2020-11-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 테스트 방법
TWI552126B (zh) * 2014-10-08 2016-10-01 友達光電股份有限公司 亮點偵測方法及顯示面板
KR102270083B1 (ko) * 2014-10-13 2021-06-29 삼성디스플레이 주식회사 유기 발광 표시 패널 및 테스트 방법
KR102270632B1 (ko) * 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
CN104991358B (zh) * 2015-07-21 2018-07-13 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、控制方法、显示装置
CN104992651B (zh) * 2015-07-24 2018-09-07 上海和辉光电有限公司 一种amoled面板测试电路
CN105575301B (zh) 2015-12-18 2019-05-24 上海天马微电子有限公司 阵列基板的信号线检测方法
TWI562108B (en) * 2016-03-02 2016-12-11 Au Optronics Corp Display panel and method for verifying driving lines thereon
CN105676497A (zh) * 2016-04-21 2016-06-15 深圳市华星光电技术有限公司 一种面板检测电路及液晶显示面板
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR20180030286A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
CN206097859U (zh) * 2016-10-12 2017-04-12 上海天马微电子有限公司 一种显示面板和显示装置
CN106933426B (zh) * 2017-05-09 2019-11-29 京东方科技集团股份有限公司 一种触控显示面板、其测试方法及显示装置
CN107342033B (zh) * 2017-08-23 2021-01-12 京东方科技集团股份有限公司 一种显示器画面检测的方法和设备
CN109427278B (zh) * 2017-08-31 2020-07-03 昆山国显光电有限公司 显示面板及显示装置
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
CN109584760A (zh) * 2017-09-29 2019-04-05 上海和辉光电有限公司 Amoled面板测试电路及测试方法
KR102527995B1 (ko) * 2018-01-05 2023-05-04 삼성디스플레이 주식회사 단락 검사 회로 및 이를 포함하는 표시 장치
JP6991873B2 (ja) * 2018-01-31 2022-01-13 株式会社ジャパンディスプレイ 表示装置及び検査方法
KR102607389B1 (ko) * 2018-03-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 신호 라인 검사 방법
KR102542604B1 (ko) * 2018-04-03 2023-06-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 검사 방법
KR102470210B1 (ko) * 2018-07-27 2022-11-24 삼성디스플레이 주식회사 검사 시스템 및 이를 이용한 표시 셀의 검사 방법
KR102554579B1 (ko) * 2018-09-06 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN109188812B (zh) * 2018-10-09 2021-03-30 京东方科技集团股份有限公司 一种阵列基板、其测试方法、显示面板及显示装置
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
CN109377924A (zh) * 2018-11-08 2019-02-22 武汉华星光电半导体显示技术有限公司 一种检测电路及显示装置
CN109727563B (zh) * 2019-01-30 2021-06-25 武汉华星光电半导体显示技术有限公司 下窄边框显示面板
KR20200120781A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US11043165B2 (en) * 2019-04-29 2021-06-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active-matrix organic light emitting diode (AMOLED) panel cell testing circuit and method for repairing data lines via same
CN110608871B (zh) * 2019-09-20 2021-05-25 京东方科技集团股份有限公司 像素检测电路、显示装置及检测方法
CN111128063B (zh) * 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012220851A (ja) 2011-04-12 2012-11-12 Panasonic Corp アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法
US20120326744A1 (en) 2011-04-12 2012-12-27 Panasonic Corporation Active-matrix substrate, active-matrix testing method, display panel, and display panel manufacturing method

Also Published As

Publication number Publication date
CN111128063B (zh) 2021-03-23
EP4095839A4 (en) 2023-07-19
KR20220051407A (ko) 2022-04-26
CN111128063A (zh) 2020-05-08
EP4095839A1 (en) 2022-11-30
US20220157213A1 (en) 2022-05-19
JP7458478B2 (ja) 2024-03-29
JP2022551323A (ja) 2022-12-08
WO2021147451A1 (zh) 2021-07-29
US11893914B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
KR102634686B1 (ko) 표시 패널의 테스트 회로, 방법 및 표시 패널
US10529271B2 (en) Display panel, electronic device and test method
US10620738B2 (en) Touch display panel, driving method and touch display device
CN107402674B (zh) 压力触控检测电路、方法和显示面板
CN110716665B (zh) 一种触控显示面板和显示装置
CN101893973A (zh) 一种触控式平板显示器
CN104992651A (zh) 一种amoled面板测试电路
CN112017543A (zh) 显示面板及其短路测试方法和显示装置
CN110688030A (zh) 一种触控显示面板和显示装置
CN112835475B (zh) 一种检测方法、显示面板、驱动芯片及显示装置
CN104464587A (zh) 一种阵列基板及其检测电路
CN107167975A (zh) 一种阵列基板、其检测方法、显示面板及显示装置
CN209216456U (zh) 显示面板
US10755629B2 (en) Display screen, pixel driving method and display device
CN106292025B (zh) 触控显示装置
CN101424722B (zh) 主板发光二极管测试***及方法
KR20170010828A (ko) 데이터 전송의 제어 시스템, 방법, 칩 어레이 및 디스플레이
CN202771345U (zh) Pxi背板和便携式pxi机箱
US11158227B2 (en) Display device and wire component
TWI701583B (zh) 整合型觸控面板與測試方法
CN102932990B (zh) 带点矫正的led驱动电路
US10175793B2 (en) Touch display panel, driving circuit and driving method of touch display panel
CN114582259A (zh) 阵列测试子电路、测试电路、测试方法及显示面板
KR102065667B1 (ko) 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
US12026332B2 (en) Detection method, display panel, driver chip and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right