KR20190005146A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20190005146A
KR20190005146A KR1020187019989A KR20187019989A KR20190005146A KR 20190005146 A KR20190005146 A KR 20190005146A KR 1020187019989 A KR1020187019989 A KR 1020187019989A KR 20187019989 A KR20187019989 A KR 20187019989A KR 20190005146 A KR20190005146 A KR 20190005146A
Authority
KR
South Korea
Prior art keywords
region
gas
silicon nitride
etching
silicon
Prior art date
Application number
KR1020187019989A
Other languages
English (en)
Other versions
KR102364188B1 (ko
Inventor
히카루 와타나베
료스케 에비하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190005146A publication Critical patent/KR20190005146A/ko
Application granted granted Critical
Publication of KR102364188B1 publication Critical patent/KR102364188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 질화 실리콘 영역을 고선택비로 에칭하는 방법을 제공하는 것을 목적으로 한다. 이 에칭 방법에서는, 질화 실리콘 영역과 질화 실리콘 영역과 상이한 조성을 가지는 실리콘 함유 영역을 구비하는 피처리체를 처리 용기 내에 수용하고, 질화 실리콘 영역을 선택적으로 에칭한다. 제 1 공정에서는, 처리 용기 내에서 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써, 질화 실리콘 영역 및 실리콘 함유 영역 상에 하이드로 플루오르카본을 포함하는 퇴적물을 형성하고, 제 2 공정에서는, 퇴적물에 포함되는 하이드로 플루오르카본의 라디칼에 의해 질화 실리콘 영역을 에칭한다. 제 1 공정 및 제 2 공정은 교호로 반복된다.

Description

에칭 방법
본 발명의 실시 형태는 에칭 방법에 관한 것이다.
종래부터, 질화 실리콘의 에칭 방법이 연구되고 있다. 특허 문헌 1은 기판 상의 질화물층을 이방성(異方性) 에칭하는 방법으로서, 수소 리치의 하이드로 플루오르카본, 옥시던트 및 카본 소스를 포함하는 가스로 에칭하는 방법을 개시하고 있다.
특허 문헌 2는, 플루오르카본에 유래하는 불소 라디칼을 이용하여, 홀의 깊은 위치에 있어서의 질화 실리콘을 에칭하는 방법을 개시하고 있다. 특허 문헌 3은 CH2F2, CH3F 또는 CHF3를 이용하여, 질화 실리콘을 에칭하는 방법을 개시하고 있다.
일본특허공개공보 평11-260798호 일본특허공개공보 2002-319574호 일본특허공개공보 평10-303187호
그러나, 종래의 에칭 방법에 있어서는, 질화 실리콘의 선택 에칭성이 충분하지 않다고 하는 과제가 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로, 질화 실리콘을 높은 선택성으로 에칭할 수 있는 에칭 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위하여, 제 1 에칭 방법은, 질화 실리콘 영역과, 상기 질화 실리콘 영역과 상이한 조성을 가지는 실리콘 함유 영역을 구비하는 피처리체를 처리 용기 내에 수용하고, 상기 질화 실리콘 영역을 선택적으로 에칭하는 방법으로서, 상기 처리 용기 내에서 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써, 상기 질화 실리콘 영역 및 상기 실리콘 함유 영역 상에 하이드로 플루오르카본을 포함하는 퇴적물을 형성하는 제 1 공정과, 상기 퇴적물에 포함되는 하이드로 플루오르카본의 라디칼에 의해 상기 질화 실리콘 영역을 에칭하는 제 2 공정을 구비하고, 상기 제 1 공정 및 상기 제 2 공정을 교호로 반복한다.
제 1 공정에서 형성된 하이드로 플루오르카본 유래의 퇴적물의 양은, 질화 실리콘 영역 상에서는, 이와는 상이한 조성의 실리콘 함유 영역 상보다 적다. 제 2 공정에서 상기 퇴적물에 라디칼을 가하면, 질화 실리콘 영역이 에칭된다. 따라서, 제 1 공정 및 제 2 공정을 교호로 반복함으로써, 질화 실리콘 영역은 실리콘 함유 영역에 대하여 높은 선택성으로 에칭된다.
제 2 에칭 방법에 있어서는, 상기 실리콘 함유 영역은 SiC, SiOC, SiON, SiCN SiOCN 및 SiO2로 이루어지는 군으로부터 선택되는 적어도 1 종의 실리콘 화합물을 포함한다. 이들 실리콘 함유물은, 질화 실리콘에 비해 하이드로 플루오르카본 유래의 퇴적물의 양이 많아져, 질화 실리콘의 선택 에칭성을 충분히 확보할 수 있다.
제 3 에칭 방법에 있어서는, 상기 하이드로 플루오르카본 가스는 CH3F, CH2F2, CHF3로부터 이루어지는 군으로부터 선택되는 적어도 1 종의 가스를 포함한다. 이들 하이드로 플루오르카본 가스는, 질화 실리콘 영역의 표면 상에서는 다른 재료에 비해 퇴적량이 적기 때문에, 질화 실리콘 영역이 충분히 에칭될 수 있다.
제 4 에칭 방법은, 상기 질화 실리콘 영역의 에칭량이 상기 실리콘 함유 영역의 에칭량의 5 배 이상이 되도록, 상기 제 1 공정의 기간과 상기 제 2 공정의 기간과의 비율을 설정한다. 이 경우, 충분히 높은 선택비로 질화 실리콘을 에칭할 수 있으므로, 종래에는 형성할 수 없었던 깊은 홀 또는 깊은 홈 구조 등도 용이하게 형성할 수 있다.
제 5 에칭 방법에 있어서는, 상기 제 2 공정은, 희가스의 플라즈마에 상기 퇴적물을 노출시킴으로써, 상기 퇴적물에 포함되는 하이드로 플루오르카본의 라디칼을 발생시킨다. 희가스의 플라즈마가 퇴적물에 노출되면, 희가스 원자의 이온이 퇴적물에 충돌하고, 퇴적물로부터 하이드로 플루오르카본의 라디칼이 발생하며, 퇴적 시의 질화 실리콘의 표면 상태와 발생한 라디칼에 의존하여 질화 실리콘 영역이 에칭된다.
제 6 에칭 방법에 있어서는, 상기 처리 가스는 실질적으로 산소를 포함하지 않는다. 이 경우, 산소를 포함한 경우와 비교하여 표면 산화되지 않으므로, 재료 차에 의한 상기 퇴적막의 차가 발생하기 쉬워진다. 또한, 실질적으로 산소를 포함하지 않는다는 것은, 의도적으로 처리 가스 내에 산소를 도입하지 않는다고 하는 의미이며, 처리 가스 내의 산소 가스 농도가 2.0 × 10- 10 mol/cm3 이하(진공도 0.025 T(3.3 Pa), 20 %가 산소인 공기를 감압한 경우의 산소 가스 농도를 계산)의 경우를 의미하는 것으로 한다.
이상 설명한 바와 같이, 본 발명의 에칭 방법에 의하면, 질화 실리콘 영역을 높은 선택성으로 에칭할 수 있다.
도 1은 일실시 형태에 따른 에칭 처리 대상의 설명도이다.
도 2는 일실시 형태에 따른 플라즈마 처리 장치를 나타내는 도이다.
도 3은 스퍼터 시간(초)과 에칭량(nm)의 관계를 나타내는 그래프이다.
도 4는 스퍼터 시간(초)과 에칭량(nm)의 관계를 나타내는 그래프이다.
도 5는 스퍼터 시간(초)과 에칭량(nm)의 관계를 나타내는 그래프이다.
도 6은 스퍼터 시간(초)과 에칭량(nm)의 관계를 나타내는 그래프이다.
도 7은 처리 대상의 종단면 구성을 나타내는 도이다.
도 8은 에칭 처리 개시 후의 처리 대상의 종단면 구성을 설명하기 위한 도이다.
도 9는 각종 조건에 의한 퇴적량(nm)의 변화를 설명하기 위한 그래프이다.
도 10은 각종 조건에 의한 퇴적 두께의 비율(btm / top)의 변화를 설명하기 위한 그래프이다.
도 11은 각종 조건에 의한 퇴적량(nm)의 변화를 설명하기 위한 그래프이다.
도 12는 각종 조건에 의한 퇴적 두께의 비율(btm / top)의 변화를 설명하기 위한 그래프이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 에칭 처리 대상의 설명도이다.
도 1의 (a)는 기판(SB) 상에 3 개의 층이 형성되어 있는 상태를 나타내고 있다. 즉, 피처리체는 기판(SB) 상에 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3)을 구비하고 있으며, 이들은 서로 조성이 상이한 실리콘 함유 영역이다. 기판(SB)의 재료는 특별히 한정되는 것은 아니지만, 본 예에서는 Si이라고 한다. 또한, 제 1 영역(R1)은 질화 실리콘 영역(SiNx)(x는 적당한 수), 제 2 영역(R2)은 SiCN 영역, 제 3 영역(R3)은 SiC 영역이라고 한다.
도 1의 (b)는 에칭의 제 1 공정을 설명하는 도이며, 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3) 상에 퇴적물(DP)이 퇴적되어 있는 상태를 나타내고 있다. 퇴적물(DP)은 하이드로 플루오르카본 가스(CH3F, CH2F2 또는 CHF3)를 포함하는 처리 가스의 플라즈마에 이들 영역이 노출됨으로써, 각 영역의 표면 상에 형성된다. 또한 이 도면은, 제 1 ~ 제 3 영역 상의 퇴적물을 설명하기 위한 도면이기 때문에, 이 구조에서 플라즈마 처리를 실행했을 경우, 기판(SB) 상에 형성되는 퇴적물에 대해서는 기재를 생략하고 있다. 퇴적물(DP)을 형성하기 위해서는, 먼저 피처리체를 처리 용기 내에 수용하고, 이어서 처리 용기 내에서 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써, 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3)의 표면을 당해 플라즈마에 노출시킨다. 이 퇴적 공정에 있어서, 질화 실리콘으로 이루어지는 제 1 영역(R1) 상에는 다른 영역에 비해 퇴적물의 두께가 얇아진다. 또한, SiCN로 이루어지는 제 2 영역(R2) 상의 퇴적물(DP)의 두께는 SiC로 이루어지는 제 3 영역(R3) 상의 퇴적물(DP)의 두께보다 얇아진다.
이어서, 희가스에 의한 스퍼터가 행해진다.
도 1의 (c)는 에칭의 제 2 공정을 설명하는 도이며, 희가스(적합하게는 Ar이지만, He, Ne, Kr, Xe, Rn도 채용 가능)에 의한 표면의 스퍼터에 의해, 퇴적물(DP)의 일부 및 제 1 영역(R1)의 표층 영역이 제거된 상태를 나타내고 있다. 제 2 공정에서는, 희가스의 플라즈마에 퇴적물(DP)을 노출시킴으로써, 퇴적물(DP)에 포함되는 하이드로 플루오르카본의 라디칼을 발생시킨다. 희가스의 플라즈마가 퇴적물(DP)에 노출되면, 희가스 원자의 이온이 퇴적물(DP)에 충돌하여, 퇴적물(DP)로부터 하이드로 플루오르카본의 라디칼이 발생하고, 퇴적 시의 제 1 영역(R1)(질화 실리콘)의 표면 상태와 발생한 라디칼에 의존하여 제 1 영역(R1)이 에칭된다. 또한, 희가스의 플라즈마는 퇴적물(DP)의 표면을 스퍼터하므로, 퇴적물(DP)의 두께는 감소한다.
이후, 상기 제 1 공정 및 상기 제 2 공정을 교호로 반복함으로써, 제 1 영역(R1)이 선택적으로 에칭되어 간다.
이상과 같이, 본 실시 형태의 에칭 방법은, 질화 실리콘 영역(제 1 영역(R1))과, 질화 실리콘 영역과 상이한 조성을 가지는 실리콘 함유 영역(제 2 영역(R2), 제 3 영역(R3))을 구비하는 피처리체를 처리 용기 내에 수용하고, 제 1 영역(R1)을 선택적으로 에칭하는 방법으로서, 처리 용기 내에서 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써, 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3) 상에 하이드로 플루오르카본을 포함하는 퇴적물(DP)을 형성하는 제 1 공정과, 퇴적물(DP)에 포함되는 하이드로 플루오르카본의 라디칼에 의해 제 1 영역(R1)을 에칭하는 제 2 공정을 구비하고, 제 1 공정 및 상기 제 2 공정을 교호로 반복한다.
제 1 공정에서 형성된 하이드로 플루오르카본 유래의 퇴적물(DP)의 양은, 제 1 영역(질화 실리콘 영역) 상에서는, 이와는 상이한 조성의 실리콘 함유 영역 상보다 적다. 제 2 공정에서 퇴적물(DP)에 라디칼을 가하면, 제 1 영역(R1)이 에칭된다. 따라서, 제 1 공정 및 제 2 공정을 교호로 반복함으로써, 질화 실리콘 영역은 다른 실리콘 함유 영역에 대하여 높은 선택성으로 에칭되게 된다.
또한 상기 에칭 방법에 있어서는, 제 2 영역(R2) 또는 제 3 영역(R3)을 구성하는 실리콘 함유 영역은, SiC, SiOC, SiON, SiCN, SiOCN 및 SiO2로 이루어지는 군으로부터 선택되는 적어도 1 종의 실리콘 화합물을 포함할 수 있다. 후술한 바와 같이, 이들 실리콘 함유물은, 질화 실리콘에 비해 하이드로 플루오르카본 유래의 퇴적물(DP)의 양이 많아지므로, 질화 실리콘의 선택 에칭성을 충분히 확보할 수 있다.
또한, 하이드로 플루오르카본 가스는 CH3F, CH2F2, CHF3로 이루어지는 군으로부터 선택되는 적어도 1 종의 가스를 포함한다. 이들 하이드로 플루오르카본 가스는, 질화 실리콘 영역의 표면 상에서는 다른 재료에 비해 퇴적량이 적기 때문에, 질화 실리콘 영역이 충분히 에칭될 수 있다.
처리 용기 내의 압력을 30 mT(4.0 Pa), 플라즈마 처리 장치의 상부 전극에 250 W를 인가하고, 상부 직류 전압을 0 V, 기판 온도를 60℃로 하고, 처리 가스로서 Ar가스(1000 sccm)와 하이드로 플루오르카본 가스(CH3F(25 sccm))를 채용한 경우, 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3) 상의 퇴적물(DP)의 퇴적량의 비율은 1 : 3 : 5가 되었다. 동일한 조건에서, 하이드로 플루오르카본 가스로서 CHF3를 채용한 경우, 제 1 영역(R1)의 퇴적량과 제 3 영역(R3) 상의 퇴적량은 예를 들면 60℃에서는 각각 1 : 4가 되었다. 또한, CHF3를 채용한 경우에, 형성된 퇴적물과 그 직하(直下)의 재료는, 제 2 공정에 있어서의 Ar 스퍼터에 의해, 상이한 에칭 속도로 스퍼터 시간의 경과와 함께 깎여 간다. 이 경우, SiO2가 가장 쉽게 깎이고, 이어서 SiNx, SiC의 순으로 깎인다.
이어서, 처리 용기를 가지는 플라즈마 처리 장치에 대하여 설명한다.
도 2는 일실시 형태에 따른 플라즈마 처리 장치를 나타내는 도이다. 도 2에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 예를 들면 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는 예를 들면 절연 재료로 구성되어 있다. 지지부(14)는 처리 용기(12) 내에 있어서 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되어 있다.
배치대(PD)는 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는 예를 들면 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 간에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는 직류 전원(22)이 스위치(23)를 개재하여 전기적으로 접속되어 있다. 이 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제 2 플레이트(18b)의 주연부 상에는 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은, 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐 냉매가 공급된다. 냉매 유로(24)로 공급된 냉매는 배관(26b)을 거쳐 칠러 유닛으로 되돌려진다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척(ESC)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상방에 있어서 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 이들 상부 전극(30)과 하부 전극(LE)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 일실시 형태에서는, 상부 전극(30)은 배치대(PD)의 상면, 즉 웨이퍼 배치면으로부터의 연직 방향에 있어서의 거리가 가변이도록 구성될 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 당해 전극판(34)에는 복수의 가스 토출홀(34a)이 마련되어 있다. 이 전극판(34)은 일실시 형태에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 하이드로 플루오르카본 가스의 소스, 희가스의 소스와 같은 복수의 가스 소스를 포함하고 있다. 가스 소스군은 필요에 따라 산소(O2) 가스를 설정할 수도 있다. 하이드로 플루오르카본 가스는 예를 들면 CH3F, CH2F2 및 CHF3 중 적어도 일종을 포함하는 가스이다. 또한, 희가스는 Ar 가스, He 가스와 같은 다양한 희가스 중 적어도 일종을 포함하는 가스이다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속되어 있다.
또한 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측, 또한 지지부(14)와 처리 용기(12)의 측벽과의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방, 또한 처리 용기(12)에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있으며, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있고, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력을 발생시키는 전원이며, 27 ~ 100 MHz의 주파수, 일례에 있어서는 40 MHz의 고주파 전력을 발생시킨다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생시키는 전원이며, 400 kHz ~ 40 MHz의 범위 내의 주파수, 일례에 있어서는 13 MHz의 고주파 바이어스 전력을 발생시킨다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 직류 전원(70)을 더 구비하고 있다. 직류 전원(70)은 상부 전극(30)에 접속되어 있다. 직류 전원(70)은 음의 직류 전압을 발생시키고, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다. 직류 전원(70)에 음의 직류 전압이 부여되면, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 2차 전자 및 / 또는 실리콘이 방출된다.
또한 일실시 형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행 시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
상술한 제 1 공정은, 예를 들면 기판으로서 Si 웨이퍼(W)를 이용하고, 가스 소스군(40)으로부터 유량 제어기군(44), 밸브군(42), 가스 공급관(38)을 거쳐 상술한 하이드로 플루오르카본 가스를 처리 용기(12) 내로 공급하고, 제 1 고주파 전원(62)으로부터의 고주파 전력을 하부 전극(LE)으로 공급한다. 또한, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력을 하부 전극(LE)으로 공급한다.
또한 제 1 공정에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 예를 들면, 처리 용기(12) 내의 공간의 압력은 20 mTorr(2.666 Pa) ~ 50 mTorr(6.666 Pa)의 범위 내의 압력으로 설정된다. 또한 제 1 공정에서는, 상부 전극(30)과 배치대(PD)의 상면 간의 거리가 20 mm ~ 50 mm의 범위 내의 거리로 설정된다. 이에 의해, 처리 용기(12) 내에서 처리 가스의 플라즈마가 생성되고, 배치대(PD) 상에 배치된 웨이퍼(W)가 당해 플라즈마에 노출된다. 또한 제 1 공정에서는, 상부 전극(30)에 직류 전원(70)으로부터의 음의 직류 전압이 인가되어도 된다. 또한, 제 1 공정의 실행 시의 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
제 1 공정에서는, 초기적으로는 제 1 영역(R1) ~ 제 3 영역(R3)에, 하이드로 플루오르카본에 유래하는 원자 및 / 또는 분자의 활성종, 예를 들면 불소 및 / 또는 하이드로 플루오르카본의 활성종이 충돌한다. 이에 의해, 제 1 공정에서는 제 1 영역(R1) 상에 퇴적물(DP)이 퇴적된다. 이 퇴적물(DP)의 막 두께는 제 1 공정의 실행 시간의 경과에 따라 증가한다. 제 1 공정에서 제 1 영역(R1)의 표층 상태는 다소 변질된 것이 된다.
또한, 제 1 공정의 처리 가스는 실질적으로 산소를 포함하지 않는다. 이 경우, 산소를 포함한 경우와 비교하여, 표면 산화되지 않으므로, 재료 차에 의한 상기 퇴적막의 차가 발생하기 쉬워진다. 또한, 실질적으로 산소를 포함하지 않는다는 것은, 의도적으로 처리 가스 내에 산소를 도입하지 않는다고 하는 의미이며, 처리 가스 내의 산소 가스 농도가 2.0 × 10- 10 mol/cm3 이하(진공도 0.025 T(3.3 Pa), 20 %가 산소인 공기를 감압한 경우의 산소 가스 농도를 계산)의 경우를 의미하는 것으로 한다.
제 2 공정에서는, 희가스로서 Ar를 이용하고, 그에 따른 플라즈마를 발생시켜, 퇴적물(DP)의 스퍼터를 행한다. 퇴적물(DP)에 포함되는 하이드로 플루오르카본의 라디칼에 의해 제 1 영역(R1)이 에칭된다. 제 2 공정에서는, 제 1 공정의 처리 후의 웨이퍼(W)가 희가스의 플라즈마에 노출된다. 이 제 2 공정의 처리 시간과 제 1 공정의 처리 시간은 임의로 설정될 수 있다. 일실시 형태에 있어서는, 제 1 공정의 처리 시간과 제 2 공정의 처리 시간의 합계에 있어서 제 1 공정의 처리 시간이 차지하는 비율은 5 % ~ 30 %의 범위 내의 비율로 설정될 수 있다.
플라즈마 처리 장치(10)를 이용하여 제 2 공정을 실시하는 경우에는, 가스 소스군(40)으로부터 희가스가 공급된다. 또한 제 2 공정에서는, SiNx 상에 상기 퇴적물이 남아 있는 상태라면 희가스와 더불어 산소 가스(O2 가스)를 공급하는 것도 가능하다. 또한 제 2 공정에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)으로 공급된다. 또한 공정(ST2)에서는, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)으로 공급될 수 있다. 예를 들면, 처리 용기(12) 내의 공간의 압력은 20 mTorr(2.666 Pa) ~ 50 mTorr(6.666 Pa)의 범위 내의 압력으로 설정된다. 또한 공정(ST2)에서는, 상부 전극(30)과 배치대(PD)의 상면 간의 거리가 20 mm ~ 50 mm의 범위 내의 거리로 설정된다. 이에 의해, 처리 용기(12) 내에서 희가스의 플라즈마가 생성되고, 배치대(PD) 상에 배치된 웨이퍼(W)가 당해 플라즈마에 노출된다. 또한 제 2 공정에서는, 상부 전극(30)에 직류 전원(70)으로부터의 음의 직류 전압이 인가되어도 된다. 또한, 제 2 공정의 실행 시의 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
제 2 공정에서는 희가스 원자의 활성종, 예를 들면 희가스 원자의 이온이 퇴적물(DP)에 충돌한다. 퇴적물(DP) 중의 하이드로 플루오르카본 라디칼이 제 1 영역(R1)의 에칭을 진행시킨다. 또한, 이 제 2 공정에 의해 제 1 영역(R1) 상의 퇴적물(DP)의 막 두께가 감소한다. 또한 제 2 공정에서는, 제 2 영역(R2), 제 3 영역(R3) 상의 퇴적물(DP)의 막 두께도 감소한다.
상기의 에칭 방법에서는, 제 2 공정의 실행 후, 다시 제 1 공정이 실행된다. 앞의 제 2 공정의 실행에 의해 퇴적물(DP)의 막 두께가 감소되어 있으므로, 다시 제 1 공정을 실행하여 상술한 처리 가스의 플라즈마에 웨이퍼(W)를 노출시키면, 제 1 영역(R1)을 더 에칭할 수 있다. 이 후, 제 2 공정을 더 실행함으로써, 퇴적물(DP) 중의 하이드로 플루오르카본 라디칼에 의해 제 1 영역(R1)을 에칭할 수 있다.
상기 에칭 방법에서는, 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은, 예를 들면 제 1 공정 및 제 2 공정을 포함하는 사이클의 반복 횟수가 정해진 횟수에 달했을 때 충족된 것으로 판정된다. 정지 조건이 충족되지 않은 경우에는, 제 1 공정 및 제 2 공정을 포함하는 사이클이 다시 실행된다. 한편, 정지 조건이 충족되는 경우에는 에칭이 종료된다.
이상 설명한 에칭 방법에서는, 제 1 공정 및 제 2 공정을 교호로 복수회 실행함으로써, 제 1 영역(R1)을 계속적으로 에칭할 수 있다. 또한 상기의 에칭 방법에서는, 제 1 영역(R1)을 제 2 영역(R2) 및 제 3 영역(R3)에 대하여 선택적으로 에칭할 수 있다.
또한 에칭 방법은, 제 1 영역(R1)(질화 실리콘 영역)의 에칭량(EA1)만이 증대되고, 제 2 영역(R2), 제 3 영역(R3)(실리콘 함유 영역)의 에칭량(EA2)이 실질적으로 0이 된다. 제 1 공정의 기간(T1)(초)과 제 2 공정의 기간(T2)(초)과의 비율(R = T2 / T1)을 3 ≤ R ≤ 20으로 설정할 수 있다.
이 경우, 충분히 높은 선택비로 질화 실리콘을 에칭할 수 있으므로, 종래에는 형성할 수 없었던 깊은 홀 또는 깊은 홈 구조 등도 용이하게 형성할 수 있다.
도 3은 스퍼터 시간(제 2 공정의 기간(T2))(초)과 각 영역의 에칭량(nm)의 관계를 나타내는 그래프이다.
기본 조건으로서, 제 1 공정에 있어서의 기판 온도(TEMP)를 0℃로 하고, 처리 용기 내의 압력은 30 mT, 상부 전극에 100 W, 하부 전극에 0 W의 고주파 전력을 부여하고, 처리 가스는 CH3F와 Ar를 50 : 1000의 비율로 혼합했다. 또한, 제 2 공정에 있어서의 기판 온도(TEMP)를 0℃로 하고, 처리 용기 내의 압력은 30 mT, 상부 전극에 100 W, 하부 전극에 50 W의 고주파 전력을 부여하고, 처리 가스는 CH3F와 Ar를 0 : 1000의 비율로 설정했다. 이 경향은, 기판 온도를 0℃ 이상 60℃ 이하로 시험한 경우에서도 관측되었다.
제 1 기간(T1) = 5 초로 하고, 제 2 기간(T2)은 5 초, 15 초, 30 초, 45 초, 60 초로서 실험을 행했다. 스퍼터 시간인 제 2 기간(T2)이 30 초 이상이 되면, 제 1 영역(질화 실리콘)의 에칭량이 다른 재료(SiON, SiCN, SiOC, SiC, SiO2)와 비교하여 비약적으로 증가한다. 또한, SiOCN가 SiON와 SiCN의 중간 상태라고 생각하면, SiOCN에 대해서도 에칭량이 비약적으로 증가한다.
기판 온도(0℃)에서 R = T2 / T1 = 6 이상 12 이하인 경우, 제 1 영역(질화 실리콘)의 에칭량을 다른 재료에 대하여 증대시킬 수 있다.
도 4는 스퍼터 시간(제 2 공정의 기간(T2))(초)과 각 영역의 에칭량(nm)의 관계를 나타내는 그래프이다.
이 그래프는 상기 기본 조건에 있어서의 기판 온도를 20℃로 변경한 것이다.
제 1 기간(T1) = 5 초로 하고, 제 2 기간(T2)은 5 초, 15 초, 30 초, 45 초, 60 초로서 실험을 행했다. 스퍼터 시간인 제 2 기간(T2)이 30 초 이상이 되면, 제 1 영역(질화 실리콘)의 에칭량이 다른 재료(SiON, SiCN, SiOC, SiC, SiO2)와 비교하여 비약적으로 증가한다.
기판 온도(20℃)에서 R = T2 / T1 = 6 이상 9 이하인 경우, 제 1 영역(질화 실리콘)의 에칭량을 다른 재료에 대하여 증대시킬 수 있다. 한편, R = T2 / T1 = 9 이상의 경우, SiON, SiO2에 대하여 제 1 영역의 에칭량을 5 배 이상으로 할 수 있다.
도 5는 스퍼터 시간(제 2 공정의 기간(T2))(초)과 각 영역의 에칭량(nm)의 관계를 나타내는 그래프이다.
이 그래프는 상기 기본 조건에 있어서의 기판 온도를 60℃로 변경한 것이다.
제 1 기간(T1) = 5 초로 하고, 제 2 기간(T2)은 5 초, 15 초, 20 초, 25 초, 30 초, 45 초, 60 초, 75 초, 90 초로서 실험을 행했다. 스퍼터 시간인 제 2 기간(T2)이 30 초 이상이 되면, 제 1 영역(질화 실리콘)의 에칭량이 다른 재료(SiON, SiCN, SiOC, SiC, SiO2)와 비교하여 비약적으로 증가한다.
기판 온도(60℃)에서 R = T2 / T1 = 5 이상 6 이하인 경우, 제 1 영역(질화 실리콘)의 에칭량을 다른 재료에 대하여 증대시킬 수 있다.
도 6은 스퍼터 시간(제 2 공정의 기간(T2))(초)과 각 영역의 에칭량(nm)의 관계를 나타내는 그래프이다.
이 그래프는 상기 기본 조건에 있어서의 기판 온도를 100℃로 변경한 것이다.
제 1 기간(T1) = 5 초로 하고, 제 2 기간(T2)은 5 초, 15 초, 30 초, 45 초, 60 초로서 실험을 행했다. 스퍼터 시간인 제 2 기간(T2)이 30 초 이상이 되면, 제 1 영역(질화 실리콘)의 에칭량이 다른 재료(SiON, SiCN, SiOC, SiC, SiO2)보다 증가한다.
기판 온도(100℃)에서 R = T2 / T1 = 6 이상인 경우, 제 1 영역(질화 실리콘)의 에칭량을 다른 재료에 대하여 증대시킬 수 있다.
이상과 같이, 제 1 공정 및 제 2 공정은 피처리체가 되는 기판 온도(TEMP)가, 0℃ 이상 100℃ 이하에서 에칭의 선택비가 향상된다고 하는 효과가 있고, 또한 0℃ 이상 60℃ 이하에서 그 효과가 현저하며, 0℃ 이상 20℃ 이하에서 그 효과가 두드러지게 현저해진다.
도 7은 처리 대상의 종단면 구성을 나타내는 도이다.
기판(SB) 상에 제 1 영역(R1)이 배치되고, 그 양측에 제 2 영역(R2)이 배치되어 있다. 이들 영역은 핀 구조를 가지고 있어도 되고, 세로 방향으로 긴 구조는, 트랜지스터 또는 커패시터 등의 각종의 전자 회로 소자로서 이용되고 있다. 이 구조에 상술한 에칭을 실시했다.
도 8은 에칭 처리 개시 후의 처리 대상의 종단면 구성을 설명하기 위한 도이다.
이 에칭에서는 중앙에 깊은 오목부가 형성되어 있고, 저면은 제 1 영역(R1)의 표면이 되며, 양 사이드에 제 2 영역(R2)이 잔류하고 있다. 오목부의 측면 및 저면, 또한 오목부의 개구 단면(端面) 상에는 퇴적물(DP)이 형성되어 있다.
제 2 영역(R2)의 최상부면 상의 퇴적물(DP)의 두께의 최대치를 ts, 오목부의 측면으로부터 내측을 향해 돌출된 퇴적물(DP)의 돌출량의 최대치를 tl, 오목부의 저부에 위치하는 제 1 영역(R1)의 표면 상에 퇴적된 퇴적물(DP)의 두께의 최대치를 tb라 한다.
도 9는 각종 조건에 의한 퇴적량(nm)의 변화를 설명하기 위한 그래프이다.
기본 조건으로서, 제 1 공정에 있어서의 기판 온도(TEMP)를 60℃로 하고, 처리 가스는 CH3F로 하고, 처리 용기 내의 압력(Press)은 30 mT, 상부 전극의 고주파(HF)는 500 W, 하부 전극에 0 W의 고주파 전력을 부여하고, 직류 전원(70)의 직류 전압(DCS)을 0 V로 하고, CH3F와 Ar를 50 : 1000의 비율로 혼합했다. 각종 파라미터를 변화시키면, 고주파(HF)의 전력이 높을수록 퇴적량이 증가하는 경향이 있다.
도 10은 도 9의 조건의 경우의 퇴적물의 두께 비율(btm / top)을 나타내는 그래프이다. 상술한 퇴적 공정에 있어서는, 조건을 변경한 경우에 있어서도 두께 비율(btm / top)은 0.25 이상 0.75 이하의 범위에 존재할 수 있다.
도 11은 각종 조건에 의한 퇴적량(nm)의 변화를 설명하기 위한 그래프이다.
기본 조건으로서, 제 1 공정에 있어서의 기판 온도(TEMP)를 60℃로 하고, 처리 가스는 CHF3로 하고, 처리 용기 내의 압력(Press)은 30 mT, 상부 전극의 고주파(HF)는 500 W, 하부 전극에 0 W의 고주파 전력을 부여하고, 직류 전원(70)의 직류 전압(DCS)을 0 V로 하고, CHF3와 Ar를 50 : 1000의 비율로 혼합했다. 각종 파라미터를 변화시키면, 고주파(HF)의 전력이 높을수록, 퇴적량이 증가하는 경향이 있다.
도 12는 도 11의 조건의 경우의 퇴적물의 두께 비율(btm / top)을 나타내는 그래프이다. 상술한 퇴적 공정에 있어서는, 조건을 변경한 경우에 있어서도, 두께 비율(btm / top)은 0.45 이상 1.75 이하의 범위에 존재할 수 있다.
또한 상술한 에칭 방법에 있어서는, 제 1 공정에서는 처리 가스는 산소를 포함하고 있지 않다. 단순하게 CH3F와 Ar와 O2를 30 : 50 : 0 ~ 60(sccm)의 비율로 혼합하여, 온도 60℃에서 60 초간, 질화 실리콘을 에칭한 경우, SiC에 대해서는 최대 12.6 배(O2 유량 15 sccm)의 선택 에칭 레이트가 얻어지고, SiOC에 대해서는 최대 7.5 배(O2 유량 15 sccm)의 선택 에칭 레이트가 얻어졌는데, 상술한 제 1 공정과 제 2 공정을 이용한 경우, 이들 에칭 비율은 최대 무한대가 되어, 매우 뛰어난 선택 에칭이 가능하게 되어 있는 것을 알 수 있다.
이상, 다양한 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고, 다양한 변형 태양을 구성 가능하다. 예를 들면, 상술한 설명에서는, 용량 결합형의 플라즈마 처리 장치(10)를 상기 에칭 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치로서 예시했지만, 임의의 플라즈마원을 이용한 플라즈마 처리 장치를 이용 가능하다. 예를 들면, 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파를 플라즈마원으로서 이용하는 플라즈마 처리 장치와 같은 다양한 플라즈마 처리 장치를 이용하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 배치대
ESC : 정전 척
LE : 하부 전극
30 : 상부 전극
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
70 : 직류 전원
W : 웨이퍼
DP : 퇴적물
R1 : 제 1 영역
R2 : 제 2 영역

Claims (6)

  1. 질화 실리콘 영역과, 상기 질화 실리콘 영역과 상이한 조성을 가지는 실리콘 함유 영역을 구비하는 피처리체를 처리 용기 내에 수용하고, 상기 질화 실리콘 영역을 선택적으로 에칭하는 방법으로서,
    상기 처리 용기 내에서 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써, 상기 질화 실리콘 영역 및 상기 실리콘 함유 영역 상에 하이드로 플루오르카본을 포함하는 퇴적물을 형성하는 제 1 공정과,
    상기 퇴적물에 포함되는 하이드로 플루오르카본의 라디칼에 의해 상기 질화 실리콘 영역을 에칭하는 제 2 공정
    을 구비하고,
    상기 제 1 공정 및 상기 제 2 공정을 교호로 반복하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 함유 영역은 SiC, SiOC, SiON, SiCN, SiOCN 및 SiO2로 이루어지는 군으로부터 선택되는 적어도 1 종의 실리콘 화합물을 포함하는,
    에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하이드로 플루오르카본 가스는 CH3F, CH2F2, CHF3로 이루어지는 군으로부터 선택되는 적어도 1 종의 가스를 포함하는,
    에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 질화 실리콘 영역의 에칭량이 상기 실리콘 함유 영역의 에칭량의 5 배 이상이 되도록, 상기 제 1 공정의 기간과 상기 제 2 공정의 기간과의 비율을 설정하는, 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 공정은, 희가스의 플라즈마에 상기 퇴적물을 노출시킴으로써, 상기 퇴적물에 포함되는 하이드로 플루오르카본의 라디칼을 발생시키는,
    에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 처리 가스는 실질적으로 산소 포함하지 않는,
    에칭 방법.
KR1020187019989A 2016-05-10 2017-05-02 에칭 방법 KR102364188B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-094659 2016-05-10
JP2016094659A JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法
PCT/JP2017/017273 WO2017195709A1 (ja) 2016-05-10 2017-05-02 エッチング方法

Publications (2)

Publication Number Publication Date
KR20190005146A true KR20190005146A (ko) 2019-01-15
KR102364188B1 KR102364188B1 (ko) 2022-02-17

Family

ID=60267242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019989A KR102364188B1 (ko) 2016-05-10 2017-05-02 에칭 방법

Country Status (6)

Country Link
US (1) US11107692B2 (ko)
JP (1) JP6670672B2 (ko)
KR (1) KR102364188B1 (ko)
CN (1) CN109075068B (ko)
TW (1) TWI707396B (ko)
WO (1) WO2017195709A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020100708A1 (de) 2019-01-15 2021-07-08 Tyco Electronics Amp Korea Co., Ltd. Verbinderanordnung und haushaltsgerät mit der verbinderanordnung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303187A (ja) 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
JPH11260798A (ja) 1998-01-28 1999-09-24 Internatl Business Mach Corp <Ibm> 異方性エッチング方法
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
US20130105916A1 (en) * 2011-10-26 2013-05-02 Zeon Corporation High selectivity nitride etch process
KR20160028370A (ko) * 2014-08-28 2016-03-11 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR101814406B1 (ko) * 2013-10-30 2018-01-04 제온 코포레이션 고순도 불소화 탄화수소, 플라즈마 에칭용 가스로서의 사용, 및, 플라즈마 에칭 방법
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
CN104332392B (zh) * 2014-09-04 2017-04-05 北方广微科技有限公司 一种各向异性干法刻蚀vo2的方法
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303187A (ja) 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
JPH11260798A (ja) 1998-01-28 1999-09-24 Internatl Business Mach Corp <Ibm> 異方性エッチング方法
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
US20130105916A1 (en) * 2011-10-26 2013-05-02 Zeon Corporation High selectivity nitride etch process
KR20160028370A (ko) * 2014-08-28 2016-03-11 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020100708A1 (de) 2019-01-15 2021-07-08 Tyco Electronics Amp Korea Co., Ltd. Verbinderanordnung und haushaltsgerät mit der verbinderanordnung

Also Published As

Publication number Publication date
KR102364188B1 (ko) 2022-02-17
TW201740454A (zh) 2017-11-16
WO2017195709A1 (ja) 2017-11-16
US20200211854A1 (en) 2020-07-02
US11107692B2 (en) 2021-08-31
JP2017204531A (ja) 2017-11-16
CN109075068B (zh) 2023-06-09
CN109075068A (zh) 2018-12-21
JP6670672B2 (ja) 2020-03-25
TWI707396B (zh) 2020-10-11

Similar Documents

Publication Publication Date Title
KR102356211B1 (ko) 에칭 방법
EP2991103A1 (en) Etching method
JP6328524B2 (ja) エッチング方法
KR102390726B1 (ko) 유기막을 에칭하는 방법
US11462412B2 (en) Etching method
US20220051904A1 (en) Etching method
KR20170000340A (ko) 에칭 방법
KR20160119709A (ko) 에칭 방법
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
JP2016136606A (ja) エッチング方法
US10553409B2 (en) Method of cleaning plasma processing apparatus
KR20190008226A (ko) 에칭 방법
KR102362446B1 (ko) 에칭 방법
KR20190079565A (ko) 에칭 방법
CN109075068B (zh) 蚀刻方法
KR20230127373A (ko) 피처리체를 처리하는 방법
KR20190098922A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant