KR102433326B1 - 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기 - Google Patents

논리 회로, 처리 유닛, 전자 부품, 및 전자 기기 Download PDF

Info

Publication number
KR102433326B1
KR102433326B1 KR1020217041346A KR20217041346A KR102433326B1 KR 102433326 B1 KR102433326 B1 KR 102433326B1 KR 1020217041346 A KR1020217041346 A KR 1020217041346A KR 20217041346 A KR20217041346 A KR 20217041346A KR 102433326 B1 KR102433326 B1 KR 102433326B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
layer
terminal
oxide
Prior art date
Application number
KR1020217041346A
Other languages
English (en)
Other versions
KR20210157472A (ko
Inventor
와타루 우에스기
히카루 다무라
아츠오 이소베
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020227027892A priority Critical patent/KR20220119177A/ko
Publication of KR20210157472A publication Critical patent/KR20210157472A/ko
Application granted granted Critical
Publication of KR102433326B1 publication Critical patent/KR102433326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Filters And Equalizers (AREA)

Abstract

논리 회로에 제공되는 유지 회로가 파워 게이팅을 가능하게 한다. 유지 회로는 제 1 단자, 노드, 용량 소자, 및 제 1 내지 제 3 트랜지스터를 포함한다. 제 1 트랜지스터는 제 1 단자와 논리 회로의 입력 단자 사이의 전기적 접속을 제어한다. 제 2 트랜지스터는 논리 회로의 출력 단자와 노드 사이의 전기적 접속을 제어한다. 제 3 트랜지스터는 노드와 논리 회로의 입력 단자 사이의 전기적 접속을 제어한다. 제 1 트랜지스터의 게이트는 제 2 트랜지스터의 게이트에 전기적으로 접속된다. 데이터 유지 기간에서 노드는 부유 상태가 된다. 노드의 전압은 용량 소자에 의하여 유지된다.

Description

논리 회로, 처리 유닛, 전자 부품, 및 전자 기기{LOGIC CIRCUIT, PROCESSING UNIT, ELECTRONIC COMPONENT, AND ELECTRONIC DEVICE}
본 명세서, 도면, 및 청구항(이하에서는 "본 명세서 등"이라고 함)에 개시(開示)되는 본 발명의 일 형태는 반도체 장치(예를 들어 순서 회로, 유지 회로, 저장 회로, 또는 논리 회로), 이의 구동 방법, 및 이의 제작 방법에 관한 것이다. 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 예를 들어 본 발명의 일 형태는 저장 장치, 처리 유닛, 촬상 장치, 표시 장치, 발광 장치, 전기 저장 장치, 이들의 구동 방법, 또는 이들의 제작 방법에 관한 것이다.
반도체 장치의 소비전력을 저감시키기 위하여, 동작할 필요가 없는 회로들은 파워 게이팅 또는 클록 게이팅에 의하여 정지된다. 플립플롭(FF)은 반도체 장치에 많이 포함되는 순서 회로(상태를 유지하는 저장 회로)이다. 따라서, FF의 소비전력 저감은 FF를 포함하는 반도체 장치의 소비전력 저감으로 이어진다. 일반적인 FF는 전원이 차단되면, 유지된 상태(데이터)가 손실된다.
반도체 영역이 산화물 반도체를 사용하여 형성된 트랜지스터(이하에서 이러한 트랜지스터를 OS 트랜지스터라고 할 수 있음)의 오프 전류가 매우 낮다는 것을 이용함으로써, 전원이 차단되더라도 데이터를 유지할 수 있는 유지 회로가 제안되고 있다. 예를 들어, 특허문헌 1 내지 3의 각각은, OS 트랜지스터를 포함하는 유지 회로를 포함하고 파워 게이팅이 가능한 FF를 개시한다. 비특허문헌 1은 예를 들어, OS 트랜지스터를 포함하는 유지 회로를 FF 및 SRAM의 각각에 사용함에 의한 프로세서의 파워 게이팅을 개시한다.
일본 공개 특허 출원 번호 제2012-257192호 일본 공개 특허 출원 번호 제2013-009297호 일본 공개 특허 출원 번호 제2013-175708호
본 발명의 일 형태의 한 목적은 신규 반도체 장치, 또는 그 반도체 장치의 신규 구동 방법을 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 예를 들어, 파워 게이팅을 수행하는 것, 전원 공급 없이 데이터 유지를 수행하는 것, 소비전력을 저감시키는 것, 사이즈를 축소시키는 것, 또는 설계를 용이하게 하는 것이다.
복수의 목적의 기재는 각 목적의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 목적 모두를 반드시 달성할 필요는 없다. 다른 목적은 본 명세서 등의 기재로부터 명백해질 것이고, 이러한 목적도 본 발명의 일 형태의 목적이 될 수 있다.
본 발명의 일 형태는 제 1 회로 및 제 2 회로를 포함하는 논리 회로이다. 제 1 회로는 제 1 내지 제 n 입력 단자(n은 2 이상의 정수(integer)) 및 제 1 출력 단자를 포함한다. 제 2 회로는 제 (n+1) 입력 단자, 제 1 노드, 제 1 용량 소자, 및 제 1 내지 제 3 트랜지스터를 포함한다. 제 1 회로는 제 1 내지 제 n 입력 단자 중 어느 하나를 선택하고, 선택한 입력 단자의 논리와 같은 논리의 데이터를 제 1 출력 단자로부터 출력하는 기능을 갖는다. 용량 소자는 제 1 노드에 전기적으로 접속된다. 제 1 트랜지스터는 제 (n+1) 입력 단자와 제 1 입력 단자 사이의 전기적 접속을 제어하는 기능을 갖는다. 제 2 트랜지스터는 제 1 출력 단자와 제 1 노드 사이의 전기적 접속을 제어하는 기능을 갖는다. 제 3 트랜지스터는 제 1 노드와 제 1 입력 단자 사이의 전기적 접속을 제어하는 기능을 갖는다. 제 1 트랜지스터의 게이트는 제 2 트랜지스터의 게이트에 전기적으로 접속된다. 제 2 트랜지스터 및 제 3 트랜지스터의 각각은 산화물 반도체층을 사용하여 형성된 반도체 영역을 포함한다.
상술한 형태에 있어서, 제 1 용량 소자 및 제 1 내지 제 3 트랜지스터는 제 1 회로가 형성되는 영역 위에 적층되어도 좋다. 상술한 형태에 있어서, 제 1 트랜지스터는 산화물 반도체층을 사용하여 형성된 반도체 영역을 포함하여도 좋다. 이 경우, 제 1 내지 제 3 트랜지스터의 산화물 반도체층의 각각은 c축 배향된 결정을 포함하는 것이 바람직하다.
상술한 형태의 논리 회로에서, 제 1 회로는 선택 회로 및 제 1 논리 회로를 포함하여도 좋다. 제 1 논리 회로는 제 (n+2) 입력 단자 및 제 1 출력 단자를 포함하여도 좋다. 제 1 논리 회로는 제 (n+2) 입력 단자의 논리와 같은 논리의 데이터를 제 1 출력 단자로부터 출력하는 기능을 가져도 좋다. 선택 회로는 제 2 출력 단자를 포함하여도 좋다. 선택 회로는 제 1 내지 제 n 입력 단자 중 어느 하나와 제 2 출력 단자를 전기적으로 접속시키는 기능을 가져도 좋다. 제 2 출력 단자는 제 (n+2) 입력 단자에 전기적으로 접속되어도 좋다.
본 발명의 일 형태는 신규 반도체 장치, 또는 그 반도체 장치의 신규 동작 방법을 제공할 수 있다. 또는 본 발명의 일 형태는 파워 게이팅이 가능하고, 전원 공급 없이 데이터 유지가 가능하고, 소비전력을 저감시킬 수 있고, 사이즈를 축소시킬 수 있고, 또는 설계를 용이하게 할 수 있다.
복수의 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태에서는 상술한 효과 모두를 얻을 필요는 없다. 본 발명의 일 형태에서는, 명세서 및 도면의 기재로부터 다른 목적, 효과, 및 신규 특징이 명백해질 것이다.
첨부 도면에 있어서,
도 1의 (A)는 논리 회로의 구조예를 도시한 블록도이고, 도 1의 (B)는 도 1의 (A)의 회로(10)의 구조예를 도시한 블록도.
도 2의 (A) 및 (B)는 논리 회로의 구조예를 각각 도시한 블록도.
도 3은 논리 회로의 구조예를 도시한 블록도.
도 4는 스캔 FF(SFF)의 구조예를 도시한 회로도.
도 5는 SFF의 구조예를 도시한 회로도.
도 6은 SFF의 동작예를 도시한 타이밍 차트.
도 7은 SFF의 동작예를 도시한 타이밍 차트.
도 8은 SFF의 구조예를 도시한 회로도.
도 9는 SFF의 구조예를 도시한 회로도.
도 10은 SFF의 구조예를 도시한 회로도.
도 11은 SFF의 구조예를 도시한 회로도.
도 12는 SFF의 구조예를 도시한 회로도.
도 13은 처리 유닛의 구조예를 도시한 블록도.
도 14는 프로세서 코어의 구조예를 도시한 블록도.
도 15는 SFF의 디바이스 구조를 도시한 도면.
도 16의 (A)는 전자 부품의 제작 방법의 예를 나타낸 흐름도이고, 도 16의 (B)는 전자 부품의 구조예를 도시한 개략 투시도.
도 17의 (A) 내지 (F)의 각각은 전자 기기의 예를 도시한 도면.
도 18의 (A)는 트랜지스터의 구조예를 도시한 평면도이고, 도 18의 (B) 내지 (D)는 도 18의 (A)의 트랜지스터의 단면도.
도 19의 (A)는 도 18의 (B)의 트랜지스터의 부분 확대도이고, 도 19의 (B)는 트랜지스터의 에너지 밴드도.
도 20의 (A) 내지 (C)는 트랜지스터의 구조예를 각각 도시한 단면도.
도 21의 (A) 및 (B)는 트랜지스터의 구조예를 각각 도시한 단면도.
도 22는 칩의 구조예를 도시한 단면도.
도 23은 칩의 구조예를 도시한 단면도.
본 명세서 등에 있어서, 반도체 장치란, 반도체 특성을 이용하는 장치를 말하고, 반도체 소자(예를 들어, 트랜지스터 또는 다이오드)를 포함하는 회로, 및 이 회로를 포함하는 장치 등을 의미한다. 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 어떤 장치도 의미한다. 예를 들어, 집적 회로, 및 집적 회로를 포함하는 칩은 모두 반도체 장치이다. 또한, 저장 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 이들 자체가 반도체 장치일 수 있거나, 또는 각각이 반도체 장치를 포함할 수 있다.
본 명세서 등에서 "X와 Y가 접속된다"라는 명시적인 기재는 X와 Y가 전기적으로 접속되는 것, X와 Y가 기능적으로 접속되는 것, 그리고 X와 Y가 직접 접속되는 것을 의미한다. 따라서, 소정의 접속 관계, 예를 들어, 도면 또는 문장에 나타낸 접속 관계에 한정되지 않으며, 도면 또는 문장에는 다른 접속 관계도 포함된다. X 및 Y는 각각 물체(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층)를 나타낸다.
트랜지스터는 3개의 단자(게이트, 소스, 및 드레인)를 갖는 소자이다. 게이트는 트랜지스터의 도통 상태를 제어하기 위한 제어 노드로서 기능한다. 트랜지스터의 형태 또는 단자에 인가되는 전위의 레벨에 따라, 2개의 입출력 노드 중 한쪽이 소스로서 기능하고 다른 쪽이 드레인으로서 기능한다. 따라서, 본 명세서 등에서 "소스" 및 "드레인"이라는 용어는 서로 바뀔 수 있다. 본 명세서 등에서, 게이트 외의 2개의 단자를 제 1 단자 및 제 2 단자라고 하는 경우가 있다.
노드는, 회로 구조 및 디바이스 구조 등에 따라, 단자, 배선, 전극, 도전층, 도전체, 또는 불순물 영역 등이라고 할 수 있다. 또한, 단자 또는 배선 등을 노드라고 할 수 있다.
또한 전압은 소정의 전위와 참조 전위(예를 들어 접지 전위(GND) 또는 소스 전위) 사이의 전위차를 말하는 경우가 많다. 전압을 전위라고 할 수 있다. 또한 전위는 상대적인 값을 갖는다. 따라서, 접지 전위는 반드시 0V를 의미할 필요는 없다.
본 명세서 등에서, "막" 및 "층"이라는 용어는 상황 또는 조건에 따라 서로 바뀔 수 있다. 예를 들어, "도전층"이라는 용어는 "도전막"이라는 용어로 바뀔 수 있는 경우가 있다. 예를 들어, "절연막"이라는 용어는 "절연층"이라는 용어로 바뀔 수 있는 경우가 있다.
본 명세서 등에서, "제 1", "제 2", 및 "제 3" 등의 서수사는 구성요소 간의 혼동을 피하기 위하여 사용되기 때문에, 구성요소의 수 또는 순서를 한정하지 않는다.
본 명세서 등에서, 클록 신호(CLK)를 "신호(CLK)" 또는 "CLK" 등으로 생략하는 경우가 있다. 다른 구성요소(예를 들어 신호, 전압, 전위, 회로, 소자, 전극, 및 배선)에 대해서도 마찬가지이다.
도면에서, 사이즈, 층 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 본 발명의 실시형태들은 그 스케일에 한정되지 않는다. 또한, 도면은 이상적인 예를 나타내는 개략도이고, 본 발명의 실시형태들은 도면에 나타낸 형상 또는 값에 한정되지 않는다. 예를 들어, 노이즈 또는 타이밍 차이로 인한 신호, 전압, 또는 전류의 편차가 포함될 수 있다.
본 명세서에서, "위" 및 "아래" 등의 배치를 설명하는 용어는 도면을 참조하여 구성요소들 사이의 위치 관계를 설명하기 위하여 편의상 사용되는 경우가 있다. 또한, 구성요소들 사이의 위치 관계는 각 구성요소를 설명하는 방향에 따라 적절히 변화된다. 따라서, 본 명세서에서 사용되는 용어에 한정은 없고, 상황에 따라 적절히 설명할 수 있다.
블록도에서의 회로 블록들의 위치 관계는 설명을 위하여 특정된다. 상이한 기능들이 상이한 회로 블록들에 의하여 실현되도록 블록도가 나타내더라도, 실제로는 하나의 블록이 상이한 기능들을 실현할 수도 있다. 회로 블록들의 기능은 설명을 위하여 특정된다. 하나의 회로 블록이 도시되더라도, 실제의 회로 블록에서는 하나의 블록에 의하여 수행되는 처리가 복수의 회로 블록에 의하여 수행되는 것처럼 블록들이 제공될 수 있다.
본 발명의 실시형태에 대하여 이하에서 설명한다. 또한 본 명세서에 기재되는 실시형태들 중 어느 것을 적절히 조합할 수 있다. 또한, 하나의 실시형태에 복수의 구조예(동작예 및 제작 방법예를 포함함)가 제시되는 경우에는, 이들 구조예 중 어느 것을 적절히 조합할 수 있다. 본 발명은 다양한 형태로 실시될 수 있고, 본 발명의 취지 및 그 범위에서 일탈하지 않고 본 발명의 형태 및 상세한 사항을 다양하게 수정할 수 있다는 것은 통상의 기술자에 의하여 용이하게 이해될 것이다. 그러므로, 본 발명은 이하의 실시형태의 설명에 한정하여 해석되지 말아야 한다.
(실시형태 1)
<논리 회로의 구조예>
도 1의 (A)는 논리 회로의 구조예를 도시한 것이다. 도 1의 (A)의 논리 회로(100)는 데이터(상태)를 유지할 수 있는 반도체 장치이다. 회로 구조 등에 따라, 논리 회로(100)는 순서 회로라고도 할 수 있다. 논리 회로(100)는 클록 게이팅 및 파워 게이팅이 가능한 반도체 장치이다. 논리 회로(100)는 회로(10) 및 회로(RC1)를 포함한다. 회로(RC1)는 데이터를 유지하는 기능을 갖는 유지 회로이다. 회로(RC1)는 회로(10)의 데이터(상태)를 판독하고 유지하는 기능을 갖는다. 또한, 회로(RC1)는 유지된 데이터를 회로(10)에 출력하는 기능을 갖는다.
<회로(10)>
회로(10)는 단자(D1 내지 Dn)(n은 2 이상의 정수), 단자(Q), 단자(QB), 및 단자(EN)를 포함한다. 단자(D1 내지 Dn)는 데이터 입력 단자이다. 단자(Q 및 QB)는 데이터 출력 단자이다. 제어 신호(E0)는 단자(EN)에 입력된다. 회로(10)는 논리 회로이다. 회로(10)는, 단자(EN)의 논리에 따라 단자(D1 내지 Dn) 중 어느 하나를 선택하는 기능, 및 선택된 단자에 입력된 데이터의 논리와 같은 논리의 데이터를 단자(Q)로부터 출력하는 계산 기능을 갖는다. 단자(QB)는 단자(Q)의 논리가 반전된 논리의 데이터를 출력한다. 도 1의 (A)의 예에서, 회로(10)는 단자(QB)를 포함하지 않아도 된다.
도 1의 (B)는 회로(10)의 구조예를 도시한 것이다. 도 1의 (B)의 회로(10)는 선택 회로(20) 및 회로(30)를 포함한다. 선택 회로(20)의 단자(T1)는 회로(30)의 단자(T2)에 전기적으로 접속된다. 단자(T1)는 선택 회로(20)의 출력 단자이고, 단자(T2)는 회로(30)의 입력 단자이다.
신호(E0)는 선택 회로(20)를 제어하기 위한 신호이다. 선택 회로(20)는 신호(E0)에 따라 단자(D1 내지 Dn) 중 어느 하나를 선택하고, 선택된 단자와 단자(T1)를 전기적으로 접속시키는 기능을 갖는다.
회로(30)는 논리 회로이다. 회로(30)는 단자(T2)에 입력된 데이터의 논리와 같은 논리의 데이터를 단자(Q)로부터 출력하는 계산 기능을 갖는다. 예를 들어, 회로(30)는 클록 신호(CLK) 등의 제어 신호에 의하여 내부 상태가 업데이트되는 순서 회로로 할 수 있다. 회로(30)는, 예를 들어 래치, 플립플롭, 시프트 레지스터, 카운터 회로, 또는 분주 회로로 할 수 있다.
<회로(RC1)>
회로(RC1)는 노드(FN), 단자(D0), 단자(T0), 스위치(SW1), 스위치(SW2), 스위치(SW3), 및 용량 소자(C1)를 포함한다. 단자(D0 및 T0)는 입력 단자이다.
노드(FN)는 전기적으로 부유 상태가 될 수 있고 회로(RC1)의 데이터(상태) 유지부로서 기능한다. 용량 소자(C1)의 한쪽 단자는 노드(FN)에 전기적으로 접속된다. 용량 소자(C1)의 다른 쪽 단자는 단자(T0)에 전기적으로 접속된다. 용량 소자(C1)는 노드(FN)의 전압을 유지하는 저장 용량 소자로서 기능할 수 있다. 단자(T0)에는 신호 또는 고정 전압이 입력될 수 있다. 예를 들어, 단자(T0)에는 회로(10)의 저전원 전압이 입력될 수 있다.
스위치(SW1)는 단자(D0)와 단자(D1) 사이의 전기적 접속을 제어하고, 스위치(SW2)는 단자(Q)와 노드(FN) 사이의 전기적 접속을 제어한다. 스위치(SW1 및 SW2)의 온/오프 상태는 신호(E2)에 의하여 제어된다. 스위치(SW3)는 노드(FN)와 단자(D1) 사이의 전기적 접속을 제어한다. 스위치(SW3)의 온/오프 상태는 신호(E3)에 의하여 제어된다.
(통상 동작)
회로(10)에 입력되는 데이터를 처리하기 위하여, 스위치(SW3)를 오프 상태로 한다. 스위치(SW1)는 필요에 따라 온 상태로 한다. 회로(10)에 의하여 처리되는 데이터가 단자(D1)의 데이터를 포함하지 않는 경우에는, 스위치(SW1)를 오프 상태로 하면 좋다. 회로(10)에 의하여 처리되는 데이터가 단자(D1)의 데이터를 포함하는 경우에는, 스위치(SW1)를 온 상태로 하면 좋다. 스위치(SW2)는 온 상태이어도 오프 상태이어도 좋다. 도 1의 (A)의 예에서는, 신호(E2)에 의하여 스위치(SW1)와 연동하여 스위치(SW2)도 온 상태가 된다. 스위치(SW1 및 SW2)에 각각 상이한 제어 신호를 사용하여 스위치(SW2)를 오프 상태로 하여도 좋다. 스위치(SW1 및 SW2)에 공통의 제어 신호를 사용하는 경우, 배선의 수 및 소자의 수가 삭감되어 소비전력 저감으로 이어진다.
(백업 동작)
회로(10)의 상태를 백업하기 위해서는, 필요에 따라 회로(10)로의 CLK 등의 신호 입력을 정지하여 단자(Q)의 논리(상태)가 변화되지 않도록 한다. 다음에, 스위치(SW2)를 온 상태로 하고 스위치(SW3)를 오프 상태로 한다. 노드(FN)는 단자(Q)에 전기적으로 접속되기 때문에, 노드(FN)의 논리는 단자(Q)의 논리와 같다. 단자(Q)의 논리가 "1"일 때 노드(FN)의 논리도 "1"이다. 단자(Q)의 논리가 "0"일 때 노드(FN)의 논리도 "0"이다. 스위치(SW2 및 SW3)를 오프 상태로 하여 노드(FN)를 전기적으로 부유 상태로 함으로써, 백업 동작이 완료되고 회로(RC1)는 데이터를 유지한다.
백업 동작이 완료되면, 회로(10)로의 전원 공급을 정지할 수 있다. 바꿔 말하면, 회로(RC1)를 제공하면, 회로(10)의 클록 게이팅 및 파워 게이팅을 수행할 수 있다.
(복원 동작)
회로(10)의 상태를 복원하기 위해서는, 회로(10)에 전원을 공급하고, 회로(10)를, 신호(E0)에 의하여 단자(D1)의 데이터가 단자(Q)로부터 출력되도록 한다. 단자(D1)는 노드(FN)에 전기적으로 접속되기 때문에, 단자(D1)의 논리 레벨은 노드(FN)의 논리 레벨과 같다. 따라서, 회로(10)는 노드(FN)에 유지된 데이터의 논리와 같은 논리의 데이터를 단자(Q)로부터 출력할 수 있다. 바꿔 말하면, 논리 회로(100)의 상태가 복원된다.
스위치(SW3)를 오프 상태로 한다. 필요에 따라 신호(CLK)의 공급을 재개하면, 논리 회로(100)는 통상 동작을 수행할 수 있다. 또한 신호(CLK)의 공급을 재개하기 전에 단자(Q)의 논리를 데이터 유지 기간의 노드(FN)의 논리와 같게 할 필요가 있는 경우에는, 회로(10)가 통상 동작을 수행하도록, 스위치(SW3)를 오프 상태로 하기 전에 신호(CLK) 등의 제어 신호를 공급하고, 단자(D1)의 데이터를 단자(Q)에 기록하면 좋다.
회로(RC1)는 회로(10)가 파워 게이팅되고 있는 동안 데이터가 유지될 수 있는 유지 특성을 가지면 좋다. 회로(RC1)에 데이터를 오랫동안 유지하기 위해서는, 전기적으로 부유 상태에 있는 노드(FN)의 전위 변화(특히, 전위 강하)를 가능한 한 저감시키는 것이 바람직하다. 이를 달성하기 위한 하나의 수단은, 스위치(SW2 및 SW3) 각각으로서 오프 상태의 드레인 전류(오프 전류)가 매우 낮은 트랜지스터를 사용하는 것이다.
트랜지스터의 오프 전류를 저감하기 위하여, 반도체 영역은 예를 들어 에너지 갭이 넓은 반도체를 포함한다. 반도체의 에너지 갭은 2.5eV 이상, 2.7eV 이상, 또는 3eV 이상인 것이 바람직하다. 이러한 반도체의 예는 산화물 반도체이다. 스위치(SW2 및 SW3)는 각각 예를 들어 반도체 영역이 산화물 반도체를 포함하는 트랜지스터(OS 트랜지스터)이다. 채널 폭으로 정규화된 OS 트랜지스터의 누설 전류는 예를 들어, 실온(약 25℃)에서 10V의 소스-드레인 전압으로 10×10-21A/μm(10zA/μm) 이하로 할 수 있다. 스위치(SW2 및 SW3)의 각각으로서 사용된 OS 트랜지스터의 누설 전류는 실온(약 25℃)에서 1×10-18A 이하, 1×10-21A 이하, 또는 1×10-24A 이하가 되는 것이 바람직하다. 또는, 누설 전류는 85℃에서 1×10-15A 이하, 1×10-18A 이하, 또는 1×10-21A 이하가 되는 것이 바람직하다.
산화물 반도체가 넓은 에너지 갭을 갖고 따라서 전자가 여기되기 어려우며 정공의 유효 질량은 크기 때문에, OS 트랜지스터에서는 실리콘 등을 포함하는 일반적인 트랜지스터보다 애벌란시 항복(Avalanche breakdown) 등이 일어나기 어렵다. 애벌란시 항복으로 인한 핫 캐리어 열화 등이 억제되므로, OS 트랜지스터는 높은 드레인 내전압을 갖고 높은 드레인 전압으로 구동될 수 있다. 따라서, 회로(RC1)에 OS 트랜지스터를 사용함으로써, 신호의 전위 레벨 및 입력 타이밍 등의 구동 조건을 위한 여유도(margin)를 넓게 할 수 있다. 회로(RC1)는 예를 들어, 데이터가 유지될 때 노드(FN)의 전압이 높아지도록 구동될 수 있다.
OS 트랜지스터에 포함되는 산화물 반도체는 In, Ga, Sn, 및 Zn에서 선택된 적어도 하나 이상의 원소를 포함하는 산화물인 것이 바람직하다. 이러한 산화물로서는, In-Sn-Ga-Zn 산화물, In-Ga-Zn 산화물, In-Sn-Zn 산화물, In-Al-Zn 산화물, Sn-Ga-Zn 산화물, Al-Ga-Zn 산화물, Sn-Al-Zn 산화물, In-Zn 산화물, Sn-Zn 산화물, Al-Zn 산화물, Zn-Mg 산화물, Sn-Mg 산화물, In-Mg 산화물, In-Ga 산화물, In 산화물, Sn 산화물, 또는 Zn 산화물 등을 사용할 수 있다. 또한, 상기 산화물은 산화물의 구성 원소 이외의 원소 또는 화합물, 예를 들어, SiO2를 포함하는 산화물 반도체를 포함할 수 있다.
또한, OS 트랜지스터는 게이트 절연층이 약 11nm의 등가 산화물 두께를 갖고 채널 길이가 50nm로 짧더라도 우수한 오프 전류 특성 및 서브스레숄드(subthreshold) 특성을 가질 수 있다. OS 트랜지스터의 게이트 절연층은 논리 회로에 일반적으로 사용되는 Si 트랜지스터보다 두꺼울 수 있으므로, 게이트 절연층을 통한 누설 전류를 저감시킬 수 있고 게이트 절연층의 두께의 편차로 인한 전기 특성의 편차를 억제할 수 있다. OS 트랜지스터의 자세한 사항은 실시형태 4에서 설명한다.
스위치(SW1), 및 회로(10)에 포함되는 트랜지스터에 특별히 한정은 없고, 표준 셀에 포함되는 일반적인 트랜지스터를 사용할 수 있다. 예를 들어, 반도체 영역이 제 14 족 원소(Si, Ge, 또는 C)를 포함하는 트랜지스터를 사용할 수 있다. 회로(10)의 트랜지스터의 대표적인 예는 반도체 영역이 실리콘을 포함하는 트랜지스터(Si 트랜지스터)이다. Si 트랜지스터의 이동도를 향상시키는 목적 또는 다른 목적을 위하여, Si을 포함하는 반도체 영역에 Ge가 첨가된 왜곡 트랜지스터(distortion transistor)를 사용하여도 좋다.
스위치(SW1)는 스위치(SW2 및 SW3)와 같은 OS 트랜지스터로 하여도 좋고, 또는 아날로그 스위치 등의 CMOS 회로로 하여도 좋다. OS 트랜지스터가 스위치(SW1)로서 사용되는 경우, 회로(RC1)의 추가로 인한 논리 회로(100)의 면적 오버헤드는 아래에서 설명하는 바와 같이 제로로 할 수 있다. 아날로그 스위치(n채널 트랜지스터가 p채널 트랜지스터와 병렬로 접속되는 스위치)를 스위치(SW1)로서 사용할 때, n채널 OS 트랜지스터를 p채널 Si 트랜지스터 위에 적층시킨다. 이 경우, 아날로그 스위치를 Si 트랜지스터만을 사용하여 형성하는 경우에 비하여, 논리 회로(100)의 면적 증가를 저감시킬 수 있다. 또한 아날로그 스위치는 트랜스퍼 게이트라고도 불린다.
회로(RC1)로 인하여 논리 회로(100)에서의 회로(10)의 회로 구조를 변경할 필요는 없다. 예를 들어 도 1의 (B)의 구조예의 경우에는, 선택 회로(20)로서 실렉터 또는 멀티플렉서 등의 일반적인 회로를 사용할 수 있다. 회로(30)로서는 래치 또는 플립플롭 등의 일반적인 순서 회로를 사용할 수 있다. 회로(10) 위에 회로(RC1)를 적층시킬 수 있기 때문에, 회로(10)의 설계 및 레이아웃을 변경하지 않아도 회로(RC1)를 제공할 수 있다.
상술한 바와 같이, 본 실시형태의 유지 회로에 의하여, 논리 회로의 회로 구조 및 레이아웃을 변경하지 않아도 논리 회로는 백업 기능을 가질 수 있다. 또한 상기 유지 회로에 의하여, 통상 동작에서의 성능의 실질적인 저하 없이 논리 회로는 백업 기능을 가질 수 있다. 또한, 논리 회로가 형성된 영역 위에 유지 회로를 적층시킬 수 있기 때문에, 유지 회로의 추가로 인한 면적 오버헤드를 제로로 할 수 있다.
<유지 회로의 변형예>
도 2의 (A)의 논리 회로(101)는 회로(RC1) 대신에 회로(RC2)를 포함한다. 회로(RC2)는 회로(RC1)에 인버터(42)를 추가하여 얻어진다. 인버터(42)의 입력 단자는 단자(QB)에 전기적으로 접속되고, 인버터(42)의 출력 단자는 스위치(SW2)에 전기적으로 접속된다. 단자(QB)를 논리적으로 반전하여 얻어진 데이터가 회로(RC2)에 유지된다. 따라서, 회로(RC2)는 단자(Q)의 논리와 같은 논리의 데이터를 유지할 수 있고, 유지된 데이터를 단자(D1)에 기록할 수 있다. 백업 동작에서만 인버터(42)에 전원이 공급되는 것이 바람직하다.
도 2의 (B)의 논리 회로(102)는 회로(RC1) 대신에 회로(RC3)를 포함한다. 회로(RC3)는 회로(RC1)에 인버터(43 및 44)를 추가하여 얻어진다. 인버터(43)의 입력 단자는 스위치(SW1 및 SW3)에 전기적으로 접속되고, 인버터(43)의 출력 단자는 단자(D1)에 전기적으로 접속된다. 인버터(44)의 입력 단자는 단자(D0)에 전기적으로 접속되고, 인버터(44)의 출력 단자는 스위치(SW1)에 전기적으로 접속된다. 스위치(SW2)는 단자(QB)와 노드(FN) 사이의 전기적 접속을 제어한다. 백업 동작을 통하여, 회로(RC3)는 단자(QB)의 논리와 같은 논리의 데이터를 유지한다. 복원 동작에 의하여 단자(D1)에 기록되는 데이터는 노드(FN)의 논리가 인버터(43)로 반전되어 얻어진다. 바꿔 말하면, 단자(Q)의 논리와 같은 논리의 데이터를 단자(D1)에 기록할 수 있다.
도 2의 (A) 및 (B)의 회로(10)는 단자(Q)를 포함하지 않아도 된다.
<논리 회로의 변형예>
도 3의 논리 회로(103)는 논리 회로(101)의 변형예이다. 도 3의 회로(10)는 1입력의 회로(15)이다. 회로(15)는 논리 회로이다. 회로(15)는 단자(D1)의 논리와 같은 논리의 데이터를 출력하는 계산 기능을 갖는다. 회로(15)에는 필요에 따라 CLK 등의 제어 신호가 입력되어도 좋다. 또한 회로(15)는 단자(QB)를 포함하여도 좋다. 회로(15)는 예를 들어 버퍼 회로이다.
회로(RC4)는 회로(RC1)의 변형예이다. 스위치(SW1 내지 SW3)는 상이한 신호(E1 내지 E3)에 의하여 제어된다. 결과적으로, 논리 회로(103)의 통상 동작 시에 스위치(SW1)만을 온 상태로 할 수 있고, 백업 동작 시에 SW1을 오프 상태로 할 수 있다.
(실시형태 2)
<스캔 플립플롭의 구조예>
논리 회로(100)의 구체적인 회로 구조 및 구동 방법의 예에 대하여 설명한다. 여기서, 논리 회로(100)는 스캔 플립플롭이다. 도 4의 스캔 플립플롭(SFF)(110)은 스캔 플립플롭(SFF)(11) 및 회로(RC11)를 포함한다. SFF(11)는 선택 회로(SEL)(21) 및 플립플롭(FF)(31)을 포함한다. 회로(RC11)는 데이터를 유지하는 기능을 갖는다. SFF(110)를 백업 기능을 갖는 스캔 FF라고 할 수 있다. SFF(110)는 파워 게이팅이 수행되는 파워 도메인에 제공될 수 있다.
<SFF(11)의 구조예>
도 5는 SFF(11)의 회로 구조예이다. 도 5의 SFF(11)는 SEL(21), FF(31), 및 단자(VH, VL, D, Q, QB, SD, SE, CK, 및 RT)를 포함한다.
단자(VH)는 고전원 전압(VDD)용의 전원 단자이고, 단자(VL)는 저전원 전압(VSS)용의 전원 단자이다. VDD 및 VSS는 SEL(21)의 인버터, 및 FF(31)의 인버터와 NAND 회로(이하에서는 NAND라고 함)에 공급된다. VDD는 파워 스위치를 통하여 단자(VH)에 입력된다.
단자(D 및 SD)는 데이터 입력 단자이다. 단자(D)는 논리 회로(예를 들어 조합 회로)의 출력 단자에 전기적으로 접속되고, 데이터(DIN)가 단자(D)에 입력된다. 단자(SD)에는 회로(RC11)를 통하여 복원 데이터 또는 스캔 테스트 데이터(SCNIN)가 입력된다(도 4 참조). 단자(Q)는 데이터 출력 단자이다. 단자(Q)는 다른 SFF(110)의 단자(SN_IN) 및 논리 회로의 데이터 입력 단자에 전기적으로 접속된다. 단자(QB)는 단자(Q)의 논리가 반전된 논리의 데이터를 출력한다. 단자(QB)는 다른 논리 회로의 데이터 입력 단자에 전기적으로 접속된다. 단자(QB)는 필요에 따라 제공된다.
단자(SE, CK, 및 RT)는 제어 신호용의 입력 단자이다. 단자(SE)에는 스캔 인에이블 신호(SEsig)가 입력된다. SE는 SEL(21)에 전기적으로 접속된다. 단자(CK)에는 클록 신호(CLK)가 입력된다. 단자(CK)는 회로(31a)에 전기적으로 접속된다. 단자(RT)에는 리셋 신호(RSTsig)가 입력된다. 단자(RT)는 FF(31)의 NAND에 전기적으로 접속된다.
(SEL(21))
SEL(21)는, 단자(SE)의 전압(논리)에 따라 단자(D 및 SD) 중 하나를 선택하고, 선택된 단자를 FF(31)의 입력 단자에 전기적으로 접속시키는 기능을 갖는다. 스캔 테스트가 수행될 때, 신호(SE)를 고레벨 전압("H")으로 하여 단자(SD)를 FF(31)의 입력 단자에 전기적으로 접속시킨다. SFF(11)가 플립플롭으로서 통상 동작하는 경우, 단자(SE)를 저레벨 전압("L")으로 하여 단자(D)를 FF(31)의 입력 단자에 전기적으로 접속시킨다.
(FF(31))
FF(31)는 2개의 래치(32M 및 33S) 및 회로(31a)를 포함한다. 래치(32M)는 마스터 래치이고 래치(32S)는 슬레이브 래치이다. 래치(32M)는 래치(32S)와 직렬로 전기적으로 접속된다. 회로(31a)는 클록 신호를 입력하기 위한 회로이며 단자(CK1 및 CKB1)를 포함한다. 단자(CK1)는 신호(CLK)의 비반전 클록 신호를 출력한다. 단자(CKB1)는 신호(CLK)의 반전 클록 신호를 출력한다. 단자(CK1 및 CKB1)는 FF(31)의 아날로그 스위치에 각각 전기적으로 접속된다.
<유지 회로의 구조예 1>
도 4의 회로(RC11)는 단자(SD_IN, RE, BK, 및 PL), 노드(FN11), 트랜지스터(M1 내지 M3), 및 용량 소자(C11)를 포함한다. 회로(RC1)의 스위치(SW1 내지 SW3)는 회로(RC11)에서 트랜지스터(M1 내지 M3)로 치환된다. 또한 이하의 설명에서, 단자(VH)를 VH라고 부르는 경우가 있다. 다른 단자에 대해서도 마찬가지이다. 또한 노드(FN11)를 FN11이라고 부르는 경우가 있다.
SN_IN은 스캔 테스트 데이터(SCNIN)용의 입력 단자이다. BK 및 RE는 제어 신호용의 입력 단자이다. BK에는 백업 동작을 제어하기 위한 신호(백업 신호(BKsig))가 입력된다. BK는 트랜지스터(M1 및 M2)의 게이트에 전기적으로 접속된다. RE에는 복원 동작을 제어하기 위한 신호(복원 신호(REsig))가 입력된다. RE는 트랜지스터(M3)의 게이트에 전기적으로 접속된다.
용량 소자(C11)의 2개의 단자 중 한쪽은 FN11에 전기적으로 접속된다. 용량 소자(C11)의 2개의 단자 중 다른 쪽은 PL에 전기적으로 접속된다. PL에는 VSS가 입력된다. 트랜지스터(M1 내지 M3)는 n채널 트랜지스터, 여기서는 OS 트랜지스터이다. 트랜지스터(M1)는 SD_IN과 SD를 전기적으로 접속시키기 위한 패스 트랜지스터이다. 트랜지스터(M2)는 Q와 FN11을 전기적으로 접속시키기 위한 패스 트랜지스터이다. 트랜지스터(M3)는 FN11과 SD를 전기적으로 접속시키기 위한 패스 트랜지스터이다.
트랜지스터(M2 및 M3)는 OS 트랜지스터이기 때문에, FN11이 데이터 "1"을 유지하더라도 FN11의 전압 저하를 저감시킬 수 있다. 따라서, 회로(RC11)는 SFF(11)의 백업 비휘발성 저장 회로로서 기능할 수 있다. 또한, SFF(110)를 포함하는 반도체 장치는 파워 게이팅이 가능하고, 반도체 장치의 소비전력을 저감시킬 수 있다.
또한 회로(RC11)의 데이터 유지 기간에, 트랜지스터(M2 및 M3)를 완전히 오프 상태로 하는 전압이 게이트들에 계속 공급되는 경우가 있다. 또는, 트랜지스터(M2 및 M3)가 백 게이트를 포함하는 경우에는, 트랜지스터(M2 및 M3)를 노멀리 오프로 하는 전압이 백 게이트들에 계속 공급되는 경우가 있다. 이러한 경우, 유지 기간에 회로(RC11)에 전압이 공급된다. 그러나, 회로(RC11)는 전류가 거의 흐르지 않기 때문에 전력을 거의 소비하지 않는다. 유지 기간에 소정의 전압이 회로(RC11)에 공급되더라도 회로(RC11)는 전력을 거의 소비하지 않기 때문에, 회로(RC11)는 비휘발성이라고 간주할 수 있다.
<스캔 플립플롭의 동작예>
도 6 및 도 7은 SFF(110)의 동작예를 각각 도시한 타이밍 차트이다. 도 6은 SFF(110)를 포함하는 반도체 장치가 액티브 모드에서 슬리프 모드로 이행될 때의 SFF(110)의 동작예를 도시한 것이다. 도 7은 상기 반도체 장치가 슬리프 모드에서 액티브 모드로 이행될 때의 SFF(110)의 동작예를 도시한 것이다. 도 6 및 도 7은 단자(VH, CK, Q, SE, SD, BK, 및 RE) 및 노드(FN11)의 전압(논리)의 변화를 도시한 것이다. 도 6 및 도 7에서 최대 전압은 VDD이고 최소 전압은 VSS이다. 또한 t1 내지 t10은 각각 시간을 가리킨다.
<액티브 모드(통상 동작 모드)>
액티브 모드에서 SFF(110)는 통상 동작을 수행한다. SFF(110)는 논리 회로로부터의 출력 데이터를 일시적으로 유지하는 플립플롭으로서 기능한다. 여기서, 논리 회로로부터 출력되는 데이터는 단자(D)에 입력된다. 통상 동작에서는 RE 및 BK가 "L"이고, 트랜지스터(M1 내지 M3)는 오프 상태이다. SE는 "L"이고, SEL(21)에 의하여 단자(D)는 FF(31)의 입력 단자에 접속된다. RT는 "H"이다. 신호(CLK)는 CK에 입력된다. CK가 "H"로 변화되는 것과 연동하여 Q의 전압(논리)이 변화된다.
<스캔 모드>
스캔 모드에서는, 복수의 SFF(110)가 직렬로 전기적으로 접속되어 스캔 체인을 형성한다. 회로(RC11)에서는, 트랜지스터(M1 및 M2)가 온 상태가 되고 트랜지스터(M3)가 오프 상태가 된다. SE가 "H"이기 때문에, SEL(21)에 의하여 SD는 FF(31)의 입력 단자에 전기적으로 접속된다. 바꿔 말하면, 스캔 모드에서는 SFF(11)의 Q로부터 출력되는 데이터가 다음 스테이지의 SFF(11)의 SD에 입력된다.
(스캔 테스트)
스캔 테스트를 수행하기 위해서는, 모드를 스캔 모드로 하고, 스캔 체인의 제 1 스테이지의 SFF(110)의 SD_IN에 스캔 테스트 데이터(SCNIN)를 입력한다. CLK의 입력에 의하여 스캔 체인의 시프트 동작을 수행하고, 스캔 체인의 SFF(110)에 스캔 테스트 데이터(SCNIN)를 기록한다. 다음에, SFF(110)는 통상 동작을 수행하여 SFF(110)의 논리 회로로부터 출력되는 데이터를 유지한다. 모드를 다시 스캔 모드로 하여 스캔 체인의 시프트 동작을 수행한다. 마지막 스테이지의 SFF(110)의 Q로부터 출력되는 데이터로부터, 논리 회로 및 SFF(110)에 고장이 난지 여부를 판정할 수 있다.
(백업 시퀀스)
액티브 모드에서 슬리프 모드로의 이행에 의하여 백업 시퀀스가 수행된다. 백업 시퀀스에서는, 클록 게이팅(클록 정지), 데이터 백업, 및 파워 게이팅(전원 오프)이 수행된다. 클록의 공급을 정지함으로써 모드를 슬리프 모드로 한다.
도 6의 예에서는, t1에서 SFF(11)의 클록 게이팅이 시작하고, 회로(RC11)에서 백업 동작이 시작한다. 구체적으로는, t1에서 CK를 "L"로 하고 BK를 "H"로 한다. BK가 "H"인 기간이 백업 동작 기간이다. BK를 "H"로 하면 트랜지스터(M2)는 FN11과 Q를 전기적으로 접속시킨다. 이로써, Q가 "0"일 때 FN11은 "L"을 유지하고, Q가 "1"일 때 FN11의 전압은 "H"로 상승된다. 바꿔 말하면, BK가 "H"인 기간에는 FN11의 논리를 Q의 논리와 같게 할 수 있다. FN11의 전압을 "1" 논리 레벨까지 상승할 수 있도록, BK가 "H"인 기간을 결정하면 좋다. t2에서, BK를 "L"로 하여 트랜지스터(M1 및 M2)를 오프 상태로 함으로써, FN11은 전기적으로 부유 상태가 되어 회로(RC11)는 데이터를 유지한다.
t3에서 전원을 차단하여 RT를 "L"로 한다. VH의 전압은 VDD로부터 VSS로 서서히 저하된다. t2에서 전원을 차단하여도 좋다. 또한, 필요에 따라 전원을 차단하여도 좋다. SFF(110)를 포함하는 반도체 장치의 파워 도메인 또는 슬리프 모드 시간 등에 따라, 슬리프 모드에서 액티브 모드로 복귀하는 데 요구된 전력이, 전원 오프에 의하여 저감될 수 있는 전력보다 높아질 가능성이 있다. 이 경우에는 파워 게이팅의 효과를 얻을 수 없기 때문에, 슬리프 모드에서는 전원을 차단하지 않고 클록 공급만을 정지하는 것이 바람직하다.
(복원 시퀀스)
모드가 슬리프 모드에서 액티브 모드로 이행되는 복원 시퀀스에서는, 전원이 온되고, 데이터가 복원되며, 클록이 공급된다. 모드는 클록 공급을 시작함으로써 액티브 모드로 이행된다.
t4에서 전원을 온한다. VH의 전압이 VSS로부터 VDD로 서서히 상승된다. VH가 VDD로 된 후에 복원 동작이 시작한다. t5에서 SE 및 RE를 "H"로 한다. 또한 RT를 "H"로 한다. RE가 "H"인 동안 복원 동작이 수행된다. 트랜지스터(M3)가 온 상태가 되어 FN11은 SD에 접속된다. FN11이 "L"일 때 SD는 "L"을 유지한다. FN11이 "H"일 때 SD의 전압은 "H"로 상승된다. t6에서 SE를 "H"로 한다. SE 및 SEL(21)에 의하여 SD는 FF(31)의 입력 단자에 전기적으로 접속된다. 바꿔 말하면, RE를 "H"로 하면, FN11에 유지된 데이터가 SD에 기록된다.
또한 t5에서 RE와 함께 SE도 "H"로 할 수 있다. 도 7에 도시된 바와 같이, FN11이 "H"인 경우, SD의 전압이 "1" 논리 레벨까지 상승된 후에 SE를 "H"로 하는 것이 바람직하다. 이 구동은 SFF(11)를 통하여 관통 전류가 흐르는 것을 방지한다.
용량 분배에 의하여 FN11의 데이터를 SD에 기록하기 위하여 FN11이 "H"인 동안 FN11이 SD에 접속되는 경우, SD의 기생 용량에 의하여 FN11의 전압이 저하된다. 따라서, C11의 용량은 SD의 기생 용량보다 충분히 클 필요가 있다. C11의 용량은, SD의 데이터가 입력되는 논리 회로의 특성 등을 고려하여 결정한다. 예를 들어, 이 논리 회로의 문턱 전압이 VDD/2인 경우, C11의 용량은 SD의 기생 용량 이상일 필요가 있다.
SD의 논리가 FN11의 논리와 같아진 후, 일정 기간(t7부터 t8까지) CK는 "H"이다. 도 7의 예에서는 1클록의 CLK가 CK에 입력된다. t7에서 CK를 "H"로 하면 래치(32M)의 데이터가 래치(32S)에 기록된다. t7에서 SD가 "0"일 때 Q는 "0"이 되고, SD가 "1"일 때 Q는 "1"이 된다. 바꿔 말하면, FN11의 데이터가 Q에 기록되고, SFF(110)는 CLK의 공급이 정지되기(즉, 모드가 슬리프 모드로 되기) 직전의 상태로 되돌아간다. t9에서 SE 및 RE를 "L"로 함으로써 복원 동작이 종료된다. SEL(21)에 의하여 D는 FF(31)의 입력 단자에 전기적으로 접속된다. 회로(RC11)에서는, 트랜지스터(M3)가 오프 상태가 되어 노드(FN11)가 부유 상태가 된다.
SE 및 RE를 "L"로 한 후, 일정 기간(예를 들어 1클록 기간) 경과 후에 t10에서 CLK의 입력을 재개하여 SFF(110)를 액티브 모드로 한다. SFF(110)는 통상 동작을 수행한다.
상술한 바와 같이, SFF(110)는 고속으로 백업 및 복원을 수행할 수 있고, 예를 들어, 몇 클록(2클록 내지 5클록) 이내로 백업 동작 및 복원 동작을 완료할 수 있다. 회로(RC11)의 기록 동작에서는 트랜지스터(M1 내지 M3)의 동작을 전환함으로써 FN11이 충전 또는 방전된다. 회로(RC11)의 판독 동작에서는 트랜지스터(M1 내지 M3)의 동작을 전환함으로써 SD가 충전 또는 방전된다. 이들 동작에 필요한 에너지는 DRAM 셀에 필요한 에너지만큼 낮다. 데이터 유지를 위하여 회로(RC1)에 전원을 공급할 필요가 없기 때문에, SFF(110)의 대기 전력을 저감시킬 수 있다. 마찬가지로, 통상 동작에서 회로(RC11)에 전원을 공급할 필요가 없기 때문에, 회로(RC11)는 SFF(110)의 다이내믹 전력의 실질적인 증가로 이어지지 않는다. 회로(RC11)는 트랜지스터(M1)의 기생 용량을 단자(Q)에 부가시킨다. 그러나, 이 기생 용량은 단자(Q)에 접속되는 논리 회로의 기생 용량보다 낮다. 결과적으로, SFF(110)의 통상 동작은 영향을 받지 않고, 회로(RC11)는 액티브 모드에서 SFF(110)의 실질적인 성능 저하로 이어지지 않는다.
스캔 FF를 예로 들어 유지 회로의 다른 회로 구조예에 대하여 이하에서 설명한다.
<유지 회로의 구조예 2>
도 8의 SFF(112)는 회로(RC12) 및 SFF(11)를 포함한다. 회로(RC12)는 회로(RC11)(도 4)의 변형예이고, 노드(FN11)와 단자(RE) 사이의 용량 결합을 위한 용량 소자(C12)를 포함한다. 이러한 회로 구조에 의하여, 복원 동작에서 RE의 전압을 VDD("H")로 하는 경우, 노드(FN11)의 전압을 상승시킬 수 있다. 따라서, 회로(RC12)는 회로(RC11)보다 길게 "H" 전압을 유지할 수 있다. 그러나, 이 경우, 노드(FN11)가 "L" 전압을 유지할 때도 노드(FN11)의 전압이 상승된다. 따라서, 이 경우, 노드(FN11)의 "L" 전압이 SD에 기록될 때, SD의 전압이 "0" 논리 레벨을 갖도록 용량 소자(C12)의 용량을 설정한다. 그 결과, 용량 소자(C12)의 용량은 C11의 용량보다 낮다.
<유지 회로의 구조예 3 및 4>
도 9의 SFF(113)는 회로(RC13) 및 SFF(11)를 포함한다. 도 10의 SFF(114)는 회로(RC14) 및 SFF(11)를 포함한다.
도 8의 회로(RC12)에서는, 노드(FN11)의 "H" 전압을 노드(SD)에 기록할 때, 용량 소자(C11)에 대한 용량 소자(C12)의 용량비에 따라 SD의 전압은 "1" 논리 레벨을 초과할 경우가 있다. 이러한 경우, 회로(RC13) 또는 회로(RC14)를 유지 회로로서 사용하면 좋다. 회로(RC13)는 회로(RC12)에 버퍼(45)(이하에서는 BUF(45)라고 함)를 추가하여 얻어진 회로이다. BUF(45)의 입력 단자는 트랜지스터(M3)의 드레인(소스)에 전기적으로 접속된다. BUF(45)의 출력 단자는 SD에 전기적으로 접속된다. BUF(45)의 트랜지스터는 VDD를 초과하는 게이트 전압을 견딜 수 있는 것이 바람직하다.
도 10의 회로(RC14)는 회로(RC13)의 변형예이다. 도 10에 도시된 바와 같이 용량 소자(C12)의 접속이 변경되었다. 용량 소자(C12)의 한쪽 단자는 트랜지스터(M3)의 드레인(소스)에 전기적으로 접속된다. 용량 소자(C12)의 다른 쪽 단자는 BUF(45)의 입력 단자에 전기적으로 접속된다. BUF(45)는 필요에 따라 회로(RC14)에 제공된다.
<유지 회로의 구조예 5 및 6>
도 11의 SFF(115)는 회로(RC15) 및 SFF(11)를 포함한다. 도 12의 SFF(116)는 회로(RC16) 및 SFF(11)를 포함한다. 회로(RC15) 및 회로(RC16)는 회로(RC11)의 변형예이고, 백 게이트를 갖는 트랜지스터(M1 내지 M3)를 포함한다.
회로(RC15)에서, 트랜지스터(M1 내지 M3)의 백 게이트는 단자(OBG)에 전기적으로 접속된다. OBG에는 신호 또는 고정 전위가 입력될 수 있다. 또는 OBG에는 용량 소자가 접속되어도 좋다. 이 용량 소자는 트랜지스터(M1 내지 M3)의 백 게이트의 전압이 유지될 수 있도록 충전되어도 좋다. 예를 들어, 트랜지스터(M1 내지 M3)의 문턱 전압을 트랜지스터(M1 내지 M3)의 백 게이트의 전압에 따라 조절할 수 있다.
회로(RC16)에서는, 트랜지스터(M1 내지 M3)의 게이트에 백 게이트가 전기적으로 접속된다. 이러한 디바이스 구조에 의하여 트랜지스터(M1 내지 M3)의 온 전류 특성을 향상시킬 수 있다.
트랜지스터(RC15)에서는, 트랜지스터(M1 내지 M3)가 백 게이트를 포함하지만, 트랜지스터(M1 내지 M3) 중 일부의 트랜지스터는 백 게이트를 포함하지 않아도 된다. 트랜지스터(M1)가 백 게이트를 포함하는 경우, 이 백 게이트는 단자(OBG)에 접속되어도 좋고, 트랜지스터(M1)의 게이트에 전기적으로 접속되어도 좋다. 트랜지스터(M2 및 M3)에 대해서도 마찬가지이다. 또한 회로(RC16)에 대해서도 마찬가지이다.
<처리 유닛의 구조예>
스캔 FF를 포함하는 반도체 장치의 예에 대하여 설명한다. 도 13의 반도체 장치는 처리 유닛(PU)(200) 및 전원 회로(210)를 포함한다. PU(200)는 명령을 실행하는 기능을 갖는다. PU(200)는 하나의 칩 위에 집적된 복수의 기능 회로를 포함한다. PU(200)는 프로세서 코어(201), 전원 관리 유닛(PMU)(202), 파워 스위치(PSW)(203), 및 클록 제어 회로(204)를 더 포함한다. 도 13은, PU(200)가 제공된 칩과 다른 칩 위에 전원 회로(210)가 제공되는 예를 도시한 것이다. 단자(220)는 전원 단자이고, 단자(220)에는 전원 전압(VDD)이 전원 회로(210)로부터 입력된다. 단자(221 및 222)는 신호 입력 단자이다. 단자(221)에는 마스터 클록 신호(MCLK)가 입력된다. 단자(222)에는 신호(INT)가 입력된다. 신호(INT)는 인터럽트 처리를 요구하기 위한 인터럽트 신호이다. 신호(INT)는 프로세서 코어(201) 및 PMU(202)에 입력된다.
<프로세서 코어>
프로세서 코어(201)는 명령을 실행할 수 있고, 연산 처리 회로 또는 프로세서(처리 유닛)라고도 불릴 수 있다. 프로세서 코어(201)는 논리 회로(240) 및 스캔 FF(SFF)(250) 등을 포함하고, 이들 회로를 사용하여 다양한 기능 회로가 형성된다. 예를 들어, 논리 회로(240)는 조합 회로로 할 수 있다. 예를 들어, SFF(250)는 레지스터에 포함된다. SFF(250)는 SFF(50) 및 회로(RC50)를 포함한다. SFF(50)는 스캔 FF로서 기능하면 좋고, 표준적인 회로 라이브러리에 준비되는 스캔 FF를 사용하여 형성할 수 있다. 회로(RC50)는 SFF(50)의 백업 유지 회로이고, 회로(RC11 내지 RC14) 중 어느 것을 회로(RC50)로서 사용할 수 있다. SFF(250)의 단자(Q)는 논리 회로(240)의 입력 단자에 전기적으로 접속되고, 스캔 체인을 형성하기 위하여 다른 SFF(250)의 단자(SD_IN)에도 전기적으로 접속된다. SFF(250)는 프로세서 코어(201)의 클록 게이팅 및 파워 게이팅이 가능하기 때문에, PU(200)의 소비전력을 저감시킬 수 있다.
도 14는 프로세서 코어(201)의 구조예를 도시한 것이다. 도 14의 프로세서 코어(201)는 제어 유닛(231), 프로그램 카운터(232), 파이프라인 레지스터(233), 파이프라인 레지스터(234), 레지스터 파일(235), 연산 논리 유닛(ALU)(236), 및 데이터 버스(237)를 포함한다. 데이터는 데이터 버스(237)를 통하여 프로세서 코어(201)와 PMU(202) 또는 캐시 등의 주변 회로 사이에서 전달된다.
제어 유닛(231)은 프로그램 카운터(232), 파이프라인 레지스터(233), 파이프라인 레지스터(234), 레지스터 파일(235), ALU(236), 및 데이터 버스(237)의 종합적인 동작을 제어함으로써, 입력된 애플리케이션 등의 프로그램에 포함되는 명령을 디코딩하여 실행하는 기능을 갖는다. ALU(236)는 사칙 연산 및 논리 연산 등의 각종 연산 처리를 수행하는 기능을 갖는다. 프로그램 카운터(232)는 다음에 실행되는 명령의 어드레스를 저장하는 기능을 갖는 레지스터이다.
파이프라인 레지스터(233)는 명령 데이터를 일시적으로 저장하는 기능을 갖는다. 레지스터 파일(235)은 범용 레지스터를 포함하는 복수의 레지스터를 포함하고, 메인 메모리로부터 판독되는 데이터, 또는 ALU(236)에서의 연산 처리의 결과로서 얻어진 데이터 등을 저장할 수 있다. 파이프라인 레지스터(234)는 ALU(236)에서 수행되는 연산 처리에 사용되는 데이터, 또는 ALU(236)에서의 연산 처리의 결과로서 얻어진 데이터 등을 일시적으로 저장하는 기능을 갖는다.
<전원 관리>
PMU(202)는 파워 게이팅 및 클록 게이팅 등을 제어하는 기능을 갖는다. 구체적으로, PMU(202)는 프로세서 코어(201), PSW(203), 및 클록 제어 회로(204)를 제어할 수 있다. PMU(202)는 BKsig, REsig, 및 SEsig 등의 제어 신호를 프로세서 코어(201)에 출력하는 기능을 갖는다.
PMU(202)는 회로(205)를 포함한다. 회로(205)는 시간을 측정할 수 있다. PMU(202)는 회로(205)에 의하여 얻어지는 시간에 관한 데이터에 기초하여 전원 관리를 수행할 수 있다. 예를 들어, 회로(205)가 타이머 회로일 때, PMU(202)는 타이머 인터럽트 요구 신호를 생성하여도 좋다. 회로(205)는 필요에 따라 제공된다.
PSW(203)는 PMU(202)의 제어 신호에 따라 PU(200)로의 VDD 공급을 제어할 수 있다. 도 13의 예에서, 프로세서 코어(201)는 복수의 파워 도메인을 포함하여도 좋다. 이 경우, 복수의 파워 도메인으로의 전원 공급은 PSW(203)에 의하여 독립적으로 제어되어도 좋다. 또한, 프로세서 코어(201)는 파워 게이팅되지 않는 파워 도메인을 포함하여도 좋다. 이 경우, PSW(203)를 통하지 않고 이 파워 도메인에 VDD가 공급되어도 좋다.
클록 제어 회로(204)는 신호(MCLK)로부터 게이티드 클록 신호(gated clock signal)를 생성하여 출력하는 기능을 갖는다. 클록 제어 회로(204)는 PMU(202)의 제어 신호에 따라 프로세서 코어(201)로의 클록 신호 공급을 정지할 수 있다. 전원 회로(210)는 PMU(202)의 제어 신호에 따라 VDD의 크기를 변경할 수 있어도 좋다.
프로세서 코어(201)로부터 PMU(202)에 신호(SLP)가 출력된다. 신호(SLP)는 프로세서 코어(201)를 슬리프 모드로 이행시키기 위한 트리거 신호이다. 프로세서 코어(201)에서는 SFF(250)의 백업 시퀀스가 신호(SLP)에 따라 실행된다. SFF(250)의 백업 시퀀스는 도 6의 SFF(110)의 백업 시퀀스와 같은 식으로 실행될 수 있다. PMU(202)에 신호(SLP)가 입력되면, PMU(202)는 액티브 모드에서 슬리프 모드로의 이행을 위한 제어 신호를 제어 대상의 기능 회로에 출력한다. PMU(202)는 클록 제어 회로(204)를 제어하여 프로세서 코어(201)로의 클록 신호 공급을 정지한다. 또한, PMU(202)는 PSW(203)를 제어하여 프로세서 코어(201)로의 전원 공급을 정지한다.
프로세서 코어(201)를 슬리프 모드에서 액티브 모드로 복원하기 위한 처리는 신호(INT)의 입력에 의하여 실행된다. 프로세서 코어(201)에서 SFF(250)의 복원 시퀀스는 신호(INT)에 따라 실행된다. SFF(250)의 복원 시퀀스는 도 7의 SFF(110)의 복원 시퀀스와 같은 식으로 수행될 수 있다. PMU(202)에 신호(INT)가 입력되면, PMU(202)는 슬리프 모드에서 액티브 모드로의 이행을 위한 제어 신호를 제어 대상의 기능 회로에 출력한다. PMU(202)는 PSW(203)를 제어하여 프로세서 코어(201)로의 전원 공급을 재개한다. 또한, PMU(202)는 클록 제어 회로(204)를 제어하여 프로세서 코어(201)로의 클록 신호 공급을 재개한다.
백업 시퀀스는 신호(INT) 또는 PMU(202)의 인터럽트 요구 신호를 트리거로서 사용하여 실행되어도 좋다. 또한 복원 시퀀스는 PMU(202)의 인터럽트 요구 신호를 트리거로서 사용하여 실행되어도 좋다.
<SFF(250)의 디바이스 구조>
도 15는 SFF(250)의 디바이스 구조를 도시한 것이다. 도 15에서, 회로(RC50)는 회로(RC11)(도 4)와 같은 회로 구조를 갖는다. 트랜지스터(M1 내지 M3)는 OS 트랜지스터이다. SFF(250)는, 회로(RC50)가 SFF(50) 위에 적층된 3D 디바이스 구조를 가질 수 있다. 제 1 배선층, 제 k 배선층, 제 (k+1) 배선층, 및 제 h 배선층은 각각 W1, W k , W k +1, 및 W h 로 나타낸다. 여기서, k는 1 이상의 정수이고 h는 (k+2) 이상의 정수이다. SFF(50)의 단자(D, SD, Q, SE, 및 CK)는 배선층(W k )에 제공되고, 회로(RC50)의 단자(SD_IN)는 배선층(W h )에 제공된다.
SFF(50)의 트랜지스터는 FET층(260)에 제공된다. FET층(260)의 트랜지스터는 표준적인 CMOS 프로세스에 의하여 형성하면 좋다. 배선층(W1 내지 W k )의 도전체는 FET층(260)의 트랜지스터들을 서로 전기적으로 접속시킨다. 배선층(W k +1 내지 W h )의 도전체는 SFF(50)와 회로(RC50)를 전기적으로 접속시킨다.
회로(RC50)에서의 소자의 수는 SFF(50)에서의 소자의 수보다 대폭으로 적기 때문에, 회로(RC50)를 적층시키기 위하여 SFF(50)의 회로 구조 및 레이아웃을 바꿀 필요는 없다. 바꿔 말하면, 회로(RC50)는 매우 넓은 유용성을 갖는 백업 회로이다. 또한 회로(RC50)는 SFF(50)가 형성된 영역에 제공할 수 있기 때문에, 회로(RC50)가 포함되더라도, SFF(250)의 면적 오버헤드는 제로이다.
<회로(RC50)를 포함하는 집적 회로>
도 13의 프로세서 코어(201)에서 회로(RC50)는 SFF(50)의 배치에 영향을 주지 않고, 스캔 테스트를 효율적으로 실시할 수 있도록 SFF(50)를 배치할 수 있다. 바꿔 말하면, 회로(RC50)를 백업 회로로서 사용하면, 백업 기능을 갖는 집적 회로를 쉽게 설계할 수 있고 테스트의 용이성도 확보할 수 있다.
프로세서 코어(201)에서는, SFF(50)에서와 같이, NAND 회로 등의 다른 표준 셀이 FET층(260) 및 배선층(W1 내지 W k )에 제공된다. 회로(RC50)와 단자(SD 및 Q)를 접속시키기 위한 도전체는 배선층(W1 내지 W k )에 형성되기 때문에, 이들 도전체 주위의 배선을 우회하여 다른 표준 셀의 배선을 레이아웃할 필요가 있다. 따라서, 프로세서 코어(201)의 면적이 증가되는 경우가 있다. SFF(250)는 프로세서 코어(201)에 많이 포함되는 표준 셀의 한 가지이지만, 회로(RC50)로 인한 SFF(250)의 면적 오버헤드는 제로이다. 따라서, 프로세서 코어(201)의 면적 증가는 다른 표준 셀들 간의 배선 레이아웃의 변경으로 인한 것이고, 프로세서 코어(201)의 면적 오버헤드는 수% 미만으로 할 수 있다. 이 사실은 회로(RC50)를 포함하는 프로세서 코어를 설계함으로써 확인된다. 시뮬레이션은 회로(RC50)를 포함하는 프로세서 코어의 소비전력이 저감될 수 있는 것을 가리킨다.
<프로세서 코어의 면적 및 전력>
회로(RC50)를 포함하는 스캔 FF를 포함하는 프로세서 코어를 설계한다. 이 프로세서 코어를 OS-FF 탑재 프로세서라고 부르고, 회로(RC50)를 포함하는 스캔 FF를 OS-FF라고 부른다. 비교를 위하여, 회로(RC50)를 포함하지 않은 스캔 FF를 포함하는 CPU 코어를 설계한다. 이 프로세서 코어를 Si-FF 탑재 프로세서라고 부른다.
설계한 프로세서 코어는 RISC 프로세서 코어이다. OS-FF 탑재 프로세서 및 Si-FF 탑재 프로세서는 회로(RC50) 유무 이외는 같은 회로 구조를 갖는다. 회로(RC50) 이외의 회로는 Si 트랜지스터를 사용하여 형성된다. 프로세서 코어는 Si 트랜지스터의 채널 길이가 60nm이고 OS 트랜지스터의 채널 길이가 60nm인 디자인 룰에 의하여 설계한다. Si-FF 탑재 프로세서의 면적은 275μm×272μm로 하고 OS-FF 탑재 프로세서의 면적은 275μm×272μm로 한다. 스캔 FF는 프로세서 코어의 논리 회로의 약 절반을 차지한다. OS-FF 탑재 프로세서의 각 스캔 FF가 회로(RC50)를 포함하더라도, 면적 오버헤드는 3%로 작다.
시뮬레이션은 전원 전압 1.2V일 때의 Si-FF 탑재 프로세서의 다이내믹 전력이 19μA/MHz이고, OS-FF 탑재 프로세서의 다이내믹 전력도 19μA/MHz이고, 회로(RC50)의 추가로 인하여 다이내믹 전력이 증가되지 않는 것을 가리킨다. 또한, 파워 게이팅을 수행할 때의 OS-FF 탑재 프로세서의 대기 전력은 0.03μA로 추정된다.
설계한 OS-FF의 성능을 시뮬레이션을 통하여 증명한다. OS 트랜지스터의 채널 길이가 65nm이고 OS 트랜지스터의 문턱 전압이 1.6V인 경우, 실온에서의 OS-FF의 유지 시간은 30일간을 넘는다. 바꿔 말하면, OS-FF 탑재 프로세서의 슬리프 기간에서, OS-FF는 비휘발성 저장 회로로서 충분한 유지 성능을 갖는다.
시뮬레이션에서는, 동작 주파수가 50MHz일 때의 OS-FF의 백업 시간 및 복원 시간은 각각 2클록이다. 파워 게이팅 동작으로 인한 OS-FF 탑재 프로세서의 오버헤드 시간은 충분히 짧으므로, OS-FF는 프로세서의 성능을 저하시키지 않는다.
파워 게이팅에 의하여 발생하는 OS-FF 탑재 프로세서의 전력 저감 효과를 시뮬레이션을 통하여 증명한다. 액티브 기간이 1ms이고 슬리프 기간이 1ms, 1s, 또는 100s인 동작 조건에서 소비전력을 어림잡았다. 전원 전압은 1.2V로 한다. 동작 조건 1(액티브 기간: 1ms, 슬리프 기간: 1ms)에서의 소비전력은 570μW이다. 동작 조건 2(액티브 기간: 1ms, 슬리프 기간: 1s)에서의 소비전력은 1.2μW이다. 동작 조건 3(액티브 기간: 1ms, 슬리프 기간: 100s)에서의 소비전력은 0.05μW이다. 슬리프 기간에서의 파워 게이팅은 OS-FF 탑재 프로세서의 소비전력을 효과적으로 저감시킬 수 있다.
본 실시형태의 스캔 FF가 유지 회로를 포함하면, 예를 들어 다음과 같은 이로운 효과를 얻을 수 있다. 유지 회로로 인한 스캔 FF의 면적 오버헤드를 제로로 할 수 있다. 유지 회로는 통상 동작 시의 소비전력을 거의 제로로 하고 통상 동작 성능은 거의 저하되지 않는다. 백업 동작 및 복원 동작을 저전력 및 고속으로 수행할 수 있다. 전원 공급 없이 데이터를 유지할 수 있다. 또한, 본 스캔 FF는 회로 라이브러리의 스캔 FF를 직접 사용하여 설계할 수 있기 때문에 스캔 FF를 쉽게 설계할 수 있다. 그 결과, 본 스캔 FF를 포함하는 집적 회로는 스캔 FF가 스캔 체인을 형성하더라도 테스트의 용이성을 저하되지 않는다.
이와 같이, 본 스캔 FF는 노멀리 오프 컴퓨팅에 매우 적합하다. 본 스캔 FF가 포함되더라도, 집적 회로의 다이내믹 전력은 거의 증가되지 않고, 집적 회로의 성능은 거의 저하되지 않게 할 수 있다. 따라서 본 스캔 FF를 포함하는 집적 회로는 성능을 유지하면서, 파워 게이팅에 의하여 소비전력을 효과적으로 저감시킬 수 있다.
여기서, 순서 회로가 스캔 FF이지만, 다른 순서 회로도 상술한 효과를 가질 수 있다.
(실시형태 3)
본 실시형태에서는 전자 부품 및 전자 부품을 포함하는 전자 기기 등을 반도체 장치의 예로서 설명한다.
<전자 부품의 제작 방법의 예>
도 16의 (A)는 전자 부품의 제작 방법의 예를 나타낸 흐름도이다. 전자 부품은 반도체 패키지 또는 IC 패키지이라고도 한다. 이 전자 부품은 단자의 추출 방향 및 단자의 형상에 따라 복수의 규격 및 이름을 갖는다. 전자 부품의 예에 대하여 본 실시형태에서 설명한다.
트랜지스터를 포함하는 반도체 장치는, 조립 공정(후공정)을 거쳐, 탈착 가능한 부품을 프린트 배선 기판과 통합시킴으로써 완성된다. 후공정은 도 16의 (A)의 공정을 거쳐 마칠 수 있다. 구체적으로는, 웨이퍼 처리에서 얻어지는 소자 기판을 완성(공정 S1)시킨 후, 기판의 이면을 연삭한다(공정 S2). 이 공정에서 기판을 얇게 하여, 웨이퍼 공정에서의 기판의 굽힘 등을 저감하고, 전자 부품의 크기를 축소한다.
기판의 이면을 연삭하여, 이 기판을 다이싱 공정에서 복수의 칩으로 분리한다. 다이 본딩 공정에서, 이 분리한 칩을 따로따로 픽업하여 리드 프레임에 탑재하고 접합한다(공정 S3). 다이 본딩 공정에서는, 제품에 따라 적절한 방법, 예를 들어 수지 또는 테이프에 의한 접합에 의하여 칩과 리드 프레임을 접합한다. 다이 본딩 공정에서, 칩을 인터포저 위에 탑재하여 접합하여도 좋다. 와이어 본딩 공정에서, 리드 프레임의 리드와 칩 위의 전극을 금속 세선(細線)(와이어)으로 전기적으로 접속시킨다(공정 S4). 금속 세선으로서는 은선 또는 금선을 사용할 수 있다. 와이어 본딩으로서는, 볼 본딩(ball bonding) 또는 웨지 본딩(wedge bonding)을 사용할 수 있다.
몰딩 공정은 와이어 본딩된 칩을 에폭시 수지 등으로 밀봉하기 위하여 수행된다(공정 S5). 몰딩 공정에 의하여 전자 부품은 수지로 채워져, 탑재된 회로부 또는 와이어에 대한 기계적 외력으로 인한 대미지를 저감시킬 수 있다. 또한, 수분 또는 먼지로 인한 특성 열화를 저감시킬 수 있다. 리드 프레임의 리드를 도금한다. 그 후, 리드를 절단하고 가공한다(공정 S6). 이 도금 처리에 의하여 리드의 녹을 방지하고, 나중의 공정에서 프린트 배선 기판에 칩을 탑재할 때의 납땜을 용이하게 한다. 프린팅(마킹)을 패키지 표면에 수행한다(공정 S7). 점검 공정(공정 S8)을 거쳐 전자 부품이 완성된다(공정 S9). 전자 부품이 본 실시형태에서 설명한 반도체 장치를 포함하면, 저전력이며 소형의 전자 부품을 제공할 수 있다.
도 16의 (B)는 완성된 전자 부품의 개략 투시도이다. 도 16의 (B)는 전자 부품의 예로서 QFP(quad flat package)의 개략 투시도를 도시한 것이다. 도 16의 (B)에 도시된 바와 같이, 전자 부품(7000)은 리드(7001) 및 회로부(7003)를 포함한다. 회로부(7003)에서는 예를 들어, 실시형태 2에서 설명한 스캔 FF(SFF) 및 다른 논리 회로가 형성된다. 전자 부품(7000)은 예를 들어, 프린트 배선 기판(7002)에 탑재된다. 복수의 전자 부품(7000)이 조합되어 사용되고 프린트 배선 기판(7002) 위에서 서로 전기적으로 접속되면, 전자 부품(7000)을 전자 기기에 탑재할 수 있다. 완성된 회로 기판(7004)은 전자 기기 등 내에 제공된다. 전자 부품(7000)은 예를 들어, 데이터를 저장하는 랜덤 액세스 메모리, 또는 CPU, MCU(microcontroller unit), FPGA, 또는 무선 IC 등의 각종 처리를 실행하는 처리 유닛으로서 사용될 수 있다. 전자 기기가 전자 부품(7000)을 포함하면, 전자 기기의 소비전력을 저감시킬 수 있다. 또는 전자 기기를 소형으로 할 수 있다.
전자 부품(7000)은 디지털 신호 처리, 소프트웨어 정의 무선 시스템, 항공 전자 공학 시스템(통신 시스템, 항법 시스템, 자동 유도 시스템, 및 비행 관리 시스템 등, 항공기에 사용되는 전자 기기), ASIC 프로토타이핑, 의료 화상 처리, 음성 인식, 암호화, 바이오 정보 과학, 기계 시스템의 에뮬레이터, 및 전파 천문학에서의 전파 망원경 등, 폭넓은 분야에서의 전자 기기의 전자 부품(IC칩)으로서 사용될 수 있다. 이러한 전자 기기의 예에는 표시 장치, 퍼스널 컴퓨터(PC), 및 기록 매체가 제공된 화상 재생 장치(DVD, Blu-ray, 플래시 메모리, 및 HDD 등의 기록 매체의 내용을 재생하는 장치, 및 표시 화상을 표시하는 디스플레이)가 포함된다. 본 발명의 일 형태의 전자 부품이 제공될 수 있는 전자 기기의 다른 예에는, 휴대 전화, 휴대 게임기를 포함하는 게임기, 휴대 정보 기기, 전자책 리더, 카메라(예를 들어, 비디오 카메라 및 디지털 스틸 카메라), 웨어러블 표시 장치(예를 들어, 헤드마운트 표시 장치, 고글형 표시 장치, 안경형 표시 장치, 완장형 표시 장치, 팔찌형 표시 장치, 및 목걸이형 표시 장치), 항법 시스템, 음향 재생 장치(예를 들어, 카 오디오 시스템 및 디지털 오디오 플레이어), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 및 자동 판매기가 포함된다. 도 17의 (A) 내지 (H)는 이러한 전자 기기의 구체적인 예를 도시한 것이다.
도 17의 (A)의 휴대 게임기(900)는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 및 스타일러스(908) 등을 포함한다.
도 17의 (B)의 휴대 정보 단말(910)은 하우징(911), 하우징(912), 표시부(913), 표시부(914), 연결 부위(915), 및 조작 키(916) 등을 포함한다. 표시부(913)는 하우징(911)에 제공되고 표시부(914)는 하우징(912)에 제공된다. 하우징(911) 및 하우징(912)은 연결 부위(915)에 의하여 서로 접속되고, 하우징(911)과 하우징(912) 사이의 각도는 연결 부위(915)에 의하여 변경될 수 있다. 표시부(913)에 표시되는 화상은 연결 부위(915)에서 하우징(911)과 하우징(912) 사이의 각도에 따라 전환될 수 있다. 터치 패널을 갖는 표시 장치는 표시부(913) 및/또는 표시부(914)로서 사용될 수 있다.
도 17의 (C)의 노트북(920)은 하우징(921), 표시부(922), 키보드(923), 및 포인팅 디바이스(924) 등을 포함한다.
도 17의 (D)의 전기 냉동 냉장고(930)는 하우징(931), 냉장고 도어(932), 및 냉동고 도어(933) 등을 포함한다.
도 17의 (E)의 비디오 카메라(940)는 하우징(941), 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 및 연결 부위(946) 등을 포함한다. 조작 키(944) 및 렌즈(945)는 하우징(941)에 제공되고, 표시부(943)는 하우징(942)에 제공된다. 하우징(941) 및 하우징(942)은 연결 부위(946)에 의하여 서로 연결되고, 하우징(941)과 하우징(942) 사이의 각도는 연결 부위(946)에 의하여 변경될 수 있다. 하우징(941)과 하우징(942) 사이의 각도에 따라, 예를 들어 표시부(943)에 표시되는 화상의 방향이 변경될 수 있고 화상의 표시 및 비표시가 전환될 수 있다.
도 17의 (F)의 자동차(950)는 차체(951), 차륜(952), 대시보드(953), 및 라이트(954) 등을 포함한다.
(실시형태 4)
본 실시형태에서는, 산화물 반도체 및 OS 트랜지스터 등에 대하여 설명한다.
<OS 트랜지스터의 구조예 1>
도 18의 (A) 내지 (D)는 OS 트랜지스터의 구조예를 도시한 것이다. 도 18의 (A)는 OS 트랜지스터의 구조예를 도시한 상면도이다. 도 18의 (B)는 도 18의 (A)의 선 y1-y2를 따라 취한 단면도이다. 도 18의 (C)는 도 18의 (A)의 선 x1-x2를 따라 취한 단면도이다. 도 18의 (D)는 도 18의 (A)의 선 x3-x4를 따라 취한 단면도이다. 선 y1-y2의 방향을 채널 길이 방향이라고 하고, 선 x1-x2의 방향을 채널 폭 방향이라고 하는 경우가 있다. 따라서, 도 18의 (B)에는 채널 길이 방향에서의 OS 트랜지스터의 단면도를 도시하고, 도 18의 (C) 및 (D)에는 각각 채널 폭 방향에서의 OS 트랜지스터의 단면 구조를 도시하였다. 또한, 디바이스 구조를 명확하게 하기 위하여, 도 18의 (A)에는 일부 구성요소를 도시하지 않았다.
OS 트랜지스터(501)는 절연 표면 위, 여기서는 절연층(511) 위에 형성된다. 절연층(511)은 기판(510)의 표면 위에 형성된다. OS 트랜지스터(501)는 절연층(514) 및 절연층(515)으로 덮인다. 또한, 절연층(514 및 515)은 OS 트랜지스터(501)의 구성요소로서 간주할 수 있다. OS 트랜지스터(501)는 절연층(512), 절연층(513), 산화물 반도체(OS)층(521 내지 523), 도전층(530), 도전층(541), 및 도전층(542)을 포함한다. 절연층(513)은 게이트 절연층으로서 기능하는 영역을 포함한다. 도전층(530)은 게이트 전극으로서 기능한다. 도전층(531)은 백 게이트 전극으로서 기능한다. 여기서, OS층(521 내지 523)을 통합적으로 OS층(520)이라고 부른다.
도 18의 (B) 및 (C)에 도시된 바와 같이, OS층(520)은 OS층(521), OS층(522), 및 OS층(523)이 이 순서대로 적층된 영역을 포함한다. 절연층(513)은 이 적층 영역을 덮는다. 도전층(531)은 절연층(513)을 개재(介在)하여 적층 영역과 중첩된다. 도전층(541) 및 도전층(542)은 OS층(521) 및 OS층(523)으로 형성된 적층 위에 제공되고, 이 적층의 상면 및 적층의 채널 길이 방향에 위치하는 측면과 접한다. 도 18의 (A) 내지 (D)의 예에서는, 도전층(541 및 542)은 절연층(512)과도 접한다. OS층(523)은 OS층(521 및 522) 및 도전층(541 및 542)을 덮도록 형성된다. OS층(523)의 하면은 OS층(522)의 상면과 접한다.
도전층(530)은 절연층(513)을 개재하여, OS층(520)에서 OS층들(521 내지 523)이 적층된 영역을 채널 폭 방향으로 둘러싸도록 형성된다(도 18의 (C) 참조). 따라서, 수직 방향의 게이트 전계 및 횡 방향의 게이트 전계가 이 적층 영역에 인가된다. OS 트랜지스터(501)에서, 게이트 전계란 도전층(530)(게이트 전극층)에 인가되는 전압에 의하여 생성되는 전계를 말한다. 따라서, OS층(521 내지 523)의 적층 영역 전체를 게이트 전계에 의하여 전기적으로 둘러쌀 수 있기 때문에, OS층(522) 전체(벌크)에 채널이 형성되는 경우가 있다. 따라서 OS 트랜지스터(501)는 높은 온 전류를 가질 수 있다.
본 명세서에서, 상술한 트랜지스터와 같이 게이트 전계에 의하여 반도체가 전기적으로 둘러싸이는 트랜지스터의 구조를 s-channel(surrounded channel) 구조라고 한다. OS 트랜지스터(501)는 s-channel 구조를 갖는다. 이 s-channel 구조에 의하여, 많은 양의 전류가 트랜지스터의 소스와 드레인 사이를 흐를 수 있어, 온 상태에서의 드레인 전류(온 전류)를 높일 수 있다.
OS 트랜지스터(501)의 s-channel 구조는 OS층(522)의 측면에도 게이트 전계가 인가되게 하여, 채널 형성 영역의 제어가 쉬워진다. 도전층(530)이 OS층(522) 아래에 도달하고 OS층(521)의 측면과 대향하는 구조에서는, 높은 제어성을 달성할 수 있어 바람직하다. 결과적으로 OS 트랜지스터(501)의 S값(subthreshold swing)을 작게 할 수 있어, 단채널 효과를 저감시킬 수 있다. 따라서, s-channel 구조는 소형화에 적합하다.
OS 트랜지스터(501)와 같이, OS 트랜지스터가 입체적인 구조를 갖는 경우, 채널 길이는 100nm 미만으로 할 수 있다. OS 트랜지스터를 소형화함으로써, 회로 면적을 작게 할 수 있다. OS 트랜지스터의 채널 길이는 65nm 미만이 바람직하고, 30nm 이하 또는 20nm 이하가 더 바람직하다. 채널 길이는 적어도 10nm이다.
트랜지스터의 게이트로서 기능하는 도전체, 트랜지스터의 소스로서 기능하는 도전체, 및 트랜지스터의 드레인으로서 기능하는 도전체를 각각 게이트 전극, 소스 전극, 및 드레인 전극이라고 한다. 트랜지스터의 소스로서 기능하는 영역 및 트랜지스터의 드레인으로서 기능하는 영역은 각각 소스 영역 및 드레인 영역이라고 한다. 본 명세서에서는, 게이트 전극을 게이트라고 할 수 있고, 드레인 전극 또는 드레인 영역을 드레인이라고 할 수 있고, 소스 전극 또는 소스 영역을 소스라고 할 수 있다.
채널 길이란, 예를 들어, 트랜지스터의 상면에서 반도체(또는 트랜지스터가 온일 때 전류가 반도체를 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역 또는 채널이 형성되는 영역의 소스와 드레인 사이의 거리를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 길이가 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 길이는 하나의 값에 고정되지 않는 경우가 있다. 따라서, 본 명세서에서 채널 길이는 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
채널 폭이란, 예를 들어, 반도체(또는 트랜지스터가 온일 때 전류가 반도체를 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역 또는 채널이 형성되는 영역에서 소스와 드레인이 서로 대향하는 부분의 길이를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 폭이 반드시 같은 값을 가질 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 폭은 하나의 값에 고정되지 않는 경우가 있다. 따라서, 본 명세서에서 채널 폭은 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
또한, 트랜지스터의 구조에 따라서는, 채널이 실제로 형성되는 영역에서의 채널 폭(이하, 실효적인 채널 폭이라고 함)은, 트랜지스터의 상면도에 나타내어지는 채널 폭(이하, 외견상 채널 폭이라고 함)과 상이한 경우가 있다. 예를 들어, 입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭이 트랜지스터의 상면도에 나타내어지는 외견상 채널 폭보다 크고, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 입체적인 구조를 갖는 소형화된 트랜지스터에서는, 반도체의 측면에 형성되는 채널 영역의 비율이 증가되는 경우가 있다. 이 경우, 채널이 실제로 형성될 때 얻어지는 실효적인 채널 폭은 상면도에 나타내어지는 외견상 채널 폭보다 크다.
입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭을 측정하기가 어려운 경우가 있다. 예를 들어, 설계값으로부터의 실효적인 채널 폭을 추산하기 위해서는, 반도체의 형상이 알려져 있다고 상정할 필요가 있다. 따라서, 반도체의 형상이 정확히 알려져 있지 않은 경우에는, 실효적인 채널 폭을 정확히 측정하기 어렵다.
따라서 본 명세서에서는, 트랜지스터의 상면도에 있어서, 반도체와 게이트 전극이 서로 중첩되는 영역에서 소스와 드레인이 서로 대향하는 부분의 길이인 외견상 채널 폭을 SCW(surrounded channel width)라고 하는 경우가 있다. 또한, 본 명세서에서 '채널 폭'이라는 용어는 SCW, 즉 외견상 채널 폭 또는 실효적인 채널 폭을 나타낼 수 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외견상 채널 폭, SCW 등의 값은 단면 TEM 이미지 등을 얻고 분석함으로써 결정할 수 있다.
트랜지스터의 전계 효과 이동도, 및 채널 폭당 전류값 등을 계산하기 위하여 SCW를 사용할 수 있다. 이러한 경우에는, 얻어지는 값은 시뮬레이션에 실효적인 채널 폭을 사용하여 얻어지는 값과 상이한 경우가 있다.
<기판>
기판(510)은 단순한 지지 기판에 한정되지 않고, 트랜지스터 등의 장치가 형성되는 기판이어도 좋다. 이 경우, OS 트랜지스터(501)의 도전층(530), 도전층(541), 및 도전층(542) 중 하나는 상기 장치와 전기적으로 접속되어도 좋다.
<하지 절연층>
절연층(511)은 기판(510)으로부터의 불순물 확산을 방지하는 기능을 갖는다. 절연층(512)은 OS층(520)에 산소를 공급하는 기능을 갖는 것이 바람직하다. 이 때문에, 절연층(512)은 산소를 포함하는 절연막인 것이 바람직하고, 산소 함유량이 화학량론적 조성보다 높은 산소를 포함하는 절연막인 것이 더 바람직하다. 예를 들어, TDS(thermal desorption spectroscopy)에서, 막의 표면 온도가 100℃ 이상 700℃ 이하 또는 100℃ 이상 500℃ 이하일 때 1.0×1018분자/cm3 이상의 산소 분자가 방출되는 막을 사용할 수 있다. 기판(510)이 상술한 바와 같이 디바이스가 형성된 기판인 경우, 절연층(511)은 평평한 표면을 갖도록 CMP(chemical mechanical polishing) 등의 평탄화 처리가 수행되는 것이 바람직하다.
절연층(511 및 512)은 산화 알루미늄, 산화질화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 질화 실리콘, 또는 질화산화 알루미늄 등의 절연 재료, 또는 이들 재료의 혼합 재료를 사용하여 형성될 수 있다.
<게이트 전극>
도전층(530)은 구리(Cu), 텅스텐(W), 몰리브데넘(Mo), 금(Au), 알루미늄(Al), 망가니즈(Mn), 타이타늄(Ti), 탄탈럼(Ta), 니켈(Ni), 크로뮴(Cr), 납(Pb), 주석(Sn), 철(Fe), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 스트론튬(Sr), 또는 백금(Pt) 등의 금속, 이들 금속 중 어느 것의 합금, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 화합물을 사용하여 형성되는 것이 바람직하다.
도전층(530)은 단층 구조 또는 2층 이상의 층상 구조를 가져도 좋다. 예를 들어, 이하의 구조 중 어느 것을 채용할 수 있다: 실리콘을 포함하는 알루미늄막의 단층 구조; 타이타늄막이 알루미늄막 위에 적층된 2층 구조; 타이타늄막이 질화 타이타늄막 위에 적층된 2층 구조; 텅스텐막이 질화 타이타늄막 위에 적층된 2층 구조; 텅스텐막이 질화 탄탈럼막 또는 질화 텅스텐막 위에 적층된 2층 구조; 타이타늄막, 알루미늄막, 및 타이타늄막이 이 순서대로 적층된 3층 구조; Cu-Mn 합금막의 단층 구조; Cu막이 Cu-Mn 합금막 위에 적층된 2층 구조; 및 Cu-Mn 합금막, Cu막, 및 Cu-Mn 합금막이 이 순서대로 적층된 3층 구조. Cu-Mn 합금막은 전기 저항이 낮고, 산소를 포함하는 절연막과의 계면에 산화 망가니즈를 형성하고, 산화 망가니즈는 Cu 확산을 방지할 수 있기 때문에 바람직하게 사용된다.
도전층(530)은 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성될 수도 있다. 상기 투광성 도전 재료 및 상기 금속 원소를 사용하여 형성된 층상 구조를 가질 수도 있다.
<게이트 절연층>
절연층(513)은 단층 구조 또는 층상 구조를 갖는 절연막을 사용하여 형성된다. 절연층(513)은 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 적어도 하나를 포함하는 절연막을 사용하여 형성될 수 있다. 절연층(513)은 상술한 재료 중 어느 것을 포함하는 적층이어도 좋다. 절연층(513)은 란타넘(La), 질소, 또는 지르코늄(Zr) 등을 불순물로서 포함하여도 좋다. 절연층(511)은 절연층(513)과 마찬가지로 형성될 수 있다. 절연층(511)은 예를 들어, 산소, 질소, 실리콘, 또는 하프늄 등을 포함한다. 구체적으로는, 절연층(511)은 산화 하프늄, 및 산화 실리콘 또는 산화질화 실리콘을 포함하는 것이 바람직하다.
산화 하프늄은 산화 실리콘 및 산화질화 실리콘보다 유전율이 높다. 따라서, 산화 하프늄을 사용한 절연층(513)은 산화 실리콘을 사용한 절연층(513)보다 두께를 크게 할 수 있기 때문에, 터널 전류로 인한 누설 전류를 저감시킬 수 있다. 즉, 오프 전류가 낮은 트랜지스터를 제공할 수 있다. 또한, 결정 구조를 갖는 산화 하프늄은 비정질 구조를 갖는 산화 하프늄보다 유전율이 높다. 따라서, 오프 전류가 낮은 트랜지스터를 제공하기 위하여 결정 구조를 갖는 산화 하프늄을 사용하는 것이 바람직하다. 결정 구조의 예에는 단사정 구조 및 입방정 구조가 포함된다. 또한, 본 발명의 일 형태는 상술한 예에 한정되지 않는다.
<소스 전극, 드레인 전극, 백 게이트 전극>
도전층(541 및 542)은 도전층(530)과 마찬가지로 형성할 수 있다. Cu-Mn 합금막은 전기 저항이 낮고, 산화물 반도체막과 접하여 형성될 때 산화물 반도체막과의 계면에 산화 망가니즈를 형성할 수 있고, 그리고 산화 망가니즈가 Cu의 확산을 방지할 수 있기 때문에 도전층(541 및 542)에 바람직하게 사용된다. 또한, 후술하는 도전층(531)(도 20의 (A) 참조)은 도전층(530)과 마찬가지로 형성할 수 있다.
<보호 절연막>
절연층(514)은 산소, 수소, 물, 알칼리 금속, 및 알칼리 토금속 등을 차단하는 기능을 갖는 것이 바람직하다. 절연층(514)은 OS층(520)으로부터의 산소의 외부 확산 및 외부로부터 OS층(520)으로의 수소 또는 물 등의 진입을 방지할 수 있다. 절연층(514)은 예를 들어, 질화물 절연막일 수 있다. 상기 질화물 절연막은 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 또는 질화산화 알루미늄 등을 사용하여 형성된다. 또한, 산소, 수소, 물, 알칼리 금속, 및 알칼리 토금속 등에 대한 차단 효과를 갖는 질화물 절연막 대신에, 산소, 수소, 및 물 등에 대한 차단 효과를 갖는 산화물 절연막을 제공하여도 좋다. 산소, 수소, 및 물 등에 대한 차단 효과를 갖는 산화물 절연막으로서는, 산화 알루미늄막, 산화질화 알루미늄막, 산화 갈륨막, 산화질화 갈륨막, 산화 이트륨막, 산화질화 이트륨막, 산화 하프늄막, 및 산화질화 하프늄막을 사용할 수 있다.
산화 알루미늄막은 수소 및 수분 등 불순물 및 산소의 양쪽의 투과를 방지하는 데에 매우 효과적이기 때문에, 절연층(514)으로서 바람직하게 사용된다. 이로써, 산화 알루미늄막은, 트랜지스터의 제작 공정 중 및 그 후에, 트랜지스터의 전기 특성의 변화를 일으키는 수소 및 수분 등 불순물의 OS층(520)으로의 진입 방지, OS층(520)의 주성분인 산소의 산화물 반도체로부터의 방출 방지, 및 절연층(512)으로부터의 산소의 필요 없는 방출 방지의 효과를 갖는 보호막으로서 적합하게 기능할 수 있다. 또한, 산화 알루미늄막에 포함되는 산소를 산화물 반도체로 확산시킬 수 있다.
<층간 절연막>
절연층(514) 위에 절연층(515)이 형성되는 것이 바람직하다. 절연층(515)은 단층 구조 또는 적층 구조의 절연막을 사용하여 형성할 수 있다. 이 절연층은 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 하나 이상을 포함하는 절연막을 사용하여 형성할 수 있다.
<산화물 반도체층>
OS층(521 내지 523)의 반도체 재료로서, 대표적으로는, In-Ga 산화물, In-Zn 산화물, 또는 In-M-Zn 산화물(M은 Ga, Y, Sn, Zr, La, Ce, 또는 Nd 등)을 사용한다. 원소 M은, 예를 들어, 산소와의 결합 에너지가 높은 원소이다. 원소 M은 산소와의 결합 에너지가 인듐보다 높은 원소이다. 또는, 원소 M은 산화물 반도체의 에너지 갭을 증대시킬 수 있는 원소이다. 또한, OS층(521 내지 523)은 인듐을 포함하는 산화물층에 한정되지 않는다. OS층(521 내지 523)은 예를 들어, Zn-Sn 산화물층, Ga-Sn 산화물층, 또는 Zn-Mg 산화물을 사용하여 형성할 수 있다. OS층(522)은 In-M-Zn 산화물을 사용하여 형성되는 것이 바람직하다. OS층(521 및 523)은 Ga 산화물을 사용하여 형성할 수 있다.
OS층(522)은 인듐을 포함하는 산화물 반도체에 한정되지 않는다. OS층(522)은 예를 들어 인듐을 포함하지 않고 아연, 갈륨, 및 주석 중 적어도 하나를 포함하는 산화물 반도체(예를 들어 아연 주석 산화물 또는 갈륨 주석 산화물)이어도 좋다.
OS층(522)에는 에너지 갭이 넓은 산화물을 사용할 수 있다. OS층(522)의 에너지 갭은 예를 들어 2.5eV 이상 4.2eV 이하, 바람직하게는 2.8eV 이상 3.8eV 이하, 더 바람직하게는 3eV 이상 3.5eV 이하이다.
OS층(522)은 후술하는 CAAC-OS막인 것이 바람직하다. 산화물 반도체가 Zn을 포함하면, 산화물 반도체는 결정화되기 쉬운 경우가 있다. 따라서, OS층(522)은 Zn을 포함하는 것이 바람직하다.
OS층(522)과 OS층(521) 사이의 계면에 계면 준위가 형성되면, 이 계면에 가까운 영역에 채널 영역도 형성되기 때문에, OS 트랜지스터(501)의 문턱 전압이 변화된다. OS층(521)은 OS층(522)에 포함되는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하다. 따라서, OS층(522)과 OS층(523) 사이의 계면에 계면 준위가 거의 형성되지 않아, 문턱 전압 등 OS 트랜지스터(501)의 전기 특성의 편차를 저감시킬 수 있다.
OS층(522)과 OS층(523) 사이의 계면에서 계면 산란이 일어나기 어렵고, 캐리어 이동이 저해되지 않기 때문에, OS층(523)은 OS층(522)에 포함되는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하다. 그러므로, OS 트랜지스터(501)의 전계 효과 이동도를 높일 수 있다.
OS층(521, 522, 및 523)은 적어도 인듐을 포함하는 것이 바람직하다. OS층(521)으로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 총 비율을 100atomic%로 상정할 때, In의 비율을 50atomic% 미만, M의 비율을 50atomic%보다 높게 하는 것이 바람직하고, In의 비율을 25atomic% 미만, M의 비율을 75atomic%보다 높게 하는 것이 더 바람직하다. OS층(522)으로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 총 비율을 100atomic%로 상정할 때, In의 비율을 25atomic%보다 높게, M의 비율을 75atomic% 미만으로 하는 것이 바람직하고, In의 비율을 34atomic%보다 높게, M의 비율을 66atomic% 미만으로 하는 것이 더 바람직하다. OS층(523)으로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 총 비율을 100atomic%로 상정할 때, In의 비율을 50atomic% 미만, M의 비율을 50atomic%보다 높게 하는 것이 바람직하고, In의 비율을 25atomic% 미만, M의 비율을 75atomic%보다 높게 하는 것이 더 바람직하다. 또한, OS층(523)은 OS층(521)과 같은 종류의 산화물이어도 좋다. 또는, OS층(521) 및/또는 OS층(523)은 인듐을 포함하지 않아도 되는 경우가 있다. 예를 들어, OS층(521) 및/또는 OS층(523)은 산화 갈륨을 사용하여 형성할 수 있다.
OS층(521 내지 523) 중에서 OS층(522)이 가장 높은 캐리어 이동도를 갖는 것이 바람직하다. 이로써, 절연층(511)으로부터 떨어져 있는 OS층(522)에 채널을 형성할 수 있다.
예를 들어, In-M-Zn 산화물 등 In을 포함하는 산화물에서는, In 함유량의 증가에 의하여 캐리어 이동도가 높아질 수 있다. In-M-Zn 산화물에서는, 주로 중금속의 s 궤도가 캐리어 이동에 기여하고, 산화물 반도체 내의 인듐 함유량이 증가되면, In 원자의 s 궤도의 중첩이 증가된다. 따라서, 인듐의 함유량이 높은 산화물은 인듐의 함유량이 낮은 산화물보다 이동도가 높다. 그러므로, 인듐의 함유량이 높은 산화물을 산화물 반도체막으로서 사용하여, 캐리어 이동도를 높일 수 있다.
산화물 반도체막을 스퍼터링에 의하여 퇴적시킬 때, 기판 표면(산화물 반도체막이 퇴적되는 표면)의 가열 또는 공간 가열 등에 의하여, 막의 조성이 소스인 타깃 등의 조성과 상이한 경우가 있다. 예를 들어, In-Ga-Zn 산화물의 타깃을 사용하는 경우, 산화 아연은 산화 인듐 또는 산화 갈륨 등보다 승화되기 쉽기 때문에, 소스 및 In-Ga-Zn 산화물이 상이한 조성을 갖기 쉽다. 구체적으로는, In-Ga-Zn 산화물에서 Zn의 함유량이 소스보다 낮다. 따라서, 소스는 조성의 변화를 미리 고려하여 선택하는 것이 바람직하다. 또한, 소스와 막의 조성의 차이는 온도에 더하여 압력 또는 퇴적에 사용되는 가스에 의해서도 영향을 받는다.
OS층(522)이, 스퍼터링에 의하여 형성된 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 퇴적시키기 위하여 사용되는 타깃의 금속 원소의 원자수비가 In:M:Zn=1:1:1, 3:1:2, 또는 4:2:4.1인 것이 바람직하다. 예를 들어, In:M:Zn=4:2:4.1의 타깃을 사용하여 퇴적된 반도체막에 포함되는 금속 원소의 원자수비는 약 In:M:Zn=4:2:3이다.
OS층(521 및 523) 각각이 스퍼터링에 의하여 형성된 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 퇴적시키기 위하여 사용되는 타깃의 금속 원소의 원자수비가 In:M:Zn=1:3:2 또는 1:3:4인 것이 바람직하다.
산화물 반도체막을 스퍼터링에 의하여 형성하는 경우, 플라스마를 발생시키기 위한 전원은 적절히 RF 전원, AC 전원, 또는 DC 전원 등으로 할 수 있다. 스퍼터링 가스로서, 희가스(대표적으로 아르곤), 산소 가스, 또는 희가스와 산소의 혼합 가스를 적절히 사용한다. 희가스와 산소의 혼합 가스를 사용하는 경우, 희가스에 대한 산소의 비율을 증가시키는 것이 바람직하다. 또한 타깃은 형성하는 산화물 반도체의 조성에 따라 적절히 선택하면 좋다.
고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막을 형성하기 위해서는, 체임버를 고진성으로 배기하는 것 외에 스퍼터링 가스를 고순도화할 필요가 있다. 스퍼터링 가스로서 사용되는 산소 가스 또는 아르곤 가스를 이슬점이 -40℃ 이하, 바람직하게는 80℃ 이하, 더 바람직하게는 -100℃ 이하가 되도록 고순도화함으로써, 산화물 반도체로의 수분 등의 침입을 가능한 한 방지할 수 있다.
<에너지 밴드 구조>
다음에, OS층(521), OS층(522), 및 OS층(523)이 적층되는 OS층(520)의 기능 및 효과에 대하여 도 19의 (B)의 에너지 밴드도를 사용하여 설명한다. 도 19의 (A)는 도 18의 (B)의 OS 트랜지스터(502)의 채널 영역의 부분 확대도이다. 도 19의 (B)는 도 19의 (A)에서 점선 z1-z2를 따른 부분(OS 트랜지스터(502)의 채널 형성 영역)의 에너지 밴드도를 나타낸 것이다. 아래에서 OS 트랜지스터(501)를 일례로서 설명하지만, 이것은 OS 트랜지스터(502 내지 506)에도 마찬가지로 적용된다.
도 19의 (B)에 있어서, Ec512, Ec521, Ec522, Ec523, 및 Ec513은 각각 절연층(512), OS층(521), OS층(522), OS층(523), 및 절연층(513)의 전도대 하단의 에너지를 나타낸다.
여기서, 진공 준위와 전도대 하단 사이의 에너지 차이(이 차이를 전자 친화력이라고도 함)는 진공 준위와 가전자대 상단 사이의 에너지 차이(이 차이를 이온화 전위라고도 함)에서 에너지 갭을 뺌으로써 얻어진 값에 상당한다. 에너지 갭은 분광 타원해석기(HORIBA JOBIN YVON S.A.S.제조 UT-300)를 사용하여 측정할 수 있다. 진공 준위와 가전자대 상단 사이의 에너지 차이는 UPS(ultraviolet photoelectron spectroscopy) 장치(ULVAC-PHI, Inc.제조 VersaProbe)를 사용하여 측정할 수 있다.
절연층(512 및 513)은 절연체이기 때문에, Ec512와 Ec513은 Ec521, Ec522, 및 Ec523보다 진공 준위에 가깝다(즉, 절연층(512 및 513)은 전자 친화력이 OS층(521, 522, 및 523)보다 낮다).
OS층(522)은 OS층(521 및 523)보다 전자 친화력이 높은 산화물층이다. 예를 들어, OS층(522)으로서 OS층(521 및 523)보다 0.07eV 이상 1.3eV 이하, 바람직하게는 0.1eV 이상 0.7eV 이하, 더 바람직하게는 0.15eV 이상 0.4eV 이하 높은 전자 친화력을 갖는 산화물을 사용한다. 또한, 전자 친화력은 진공 준위와 전도대 하단 사이의 에너지 갭이다.
OS 트랜지스터(501)의 게이트(도전층(530))에 전압을 인가하면, OS층(521 내지 523) 중 가장 큰 전자 친화력을 갖는 OS층(522)에 채널이 형성된다.
인듐 갈륨 산화물은 전자 친화력이 낮고 산소 차단성이 높다. 그러므로, OS층(523)은 인듐 갈륨 산화물을 포함하는 것이 바람직하다. 갈륨의 원자수비 [Ga/(In+Ga)]는 예를 들어, 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상이다.
Ec521은 Ec522보다 진공 준위에 가깝다. 구체적으로는, Ec521은 Ec522보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상, 및 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.
Ec523은 Ec522보다 진공 준위에 가깝다. 구체적으로는, Ec523은 Ec522보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상, 및 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.
OS층(521)과 OS층(522) 사이에는 OS층(521)과 OS층(522)의 혼합 영역이 있는 경우가 있다. 또한, OS층(522)과 OS층(523) 사이에 OS층(522)과 OS층(523)의 혼합 영역이 있는 경우가 있다. 혼합 영역은 계면 준위 밀도가 낮기 때문에, OS층(521 내지 523)의 적층체(OS층(520))는 각 계면과 계면 근방의 에너지가 연속적으로 변화되는(연속 접합) 밴드 구조를 갖는다.
이러한 에너지 밴드 구조를 갖는 OS층(520)에서 전자는 주로 OS층(522)을 통하여 이동한다. 그러므로, OS층(521)과 절연층(512) 사이의 계면 또는 OS층(523)과 절연층(513) 사이의 계면에 계면 준위가 존재하더라도, OS층(520) 내의 전자 이동이 억제되기 어렵고, OS 트랜지스터(501)의 온 전류를 증가시킬 수 있다.
도 19의 (B)에 도시된 바와 같이, OS층(521)과 절연층(512) 사이의 계면 근방 및 OS층(523)과 절연층(513) 사이의 계면 근방에는, 불순물 또는 결함으로 인한 트랩 준위(trap state) Et502가 형성될 수도 있지만, OS층(521 및 523)의 존재에 의하여 OS층(522)은 트랩 준위와 떨어지게 할 수 있다. 트랜지스터(501)에서는 채널 폭 방향으로, OS층(522)의 상면과 측면이 OS층(523)과 접하고, OS층(522)의 하면이 OS층(521)과 접한다(도 18의 (C) 참조). 이와 같이 OS층(522)을 OS층(521)과 OS층(523)으로 둘러쌈으로써, 트랩 준위 Et502의 영향을 더 저감시킬 수 있다.
그러나, Ec522와 Ec521 사이 또는 Ec522와 Ec523 사이의 에너지 차이가 작을 때, OS층(522) 내의 전자가 상기 에너지 차이를 넘어감으로써 트랩 준위에 도달할 가능성이 있다. 전자가 트랩 준위에 포획되기 때문에, 절연막과의 계면에 음의 고정 전하가 발생되어, 트랜지스터의 문턱 전압은 양의 방향으로 시프트된다. 따라서, Ec521과 Ec522 사이 및 Ec522와 Ec523 사이의 에너지 갭의 각각이 바람직하게는 0.1eV 이상, 더 바람직하게는 0.15eV 이상이면, OS 트랜지스터(501)의 문턱 전압의 변동을 저감시킬 수 있고 OS 트랜지스터(501)는 양호한 전기 특성을 가질 수 있다.
전자 이동을 억제하는 요인을 저감시킬수록, 트랜지스터의 온 전류를 증가시킬 수 있다. 예를 들어, 전자 이동을 억제하는 요인이 없는 경우에는, 전자는 효율적으로 이동한다고 생각된다. 전자 이동은 예를 들어, 채널 영역의 물리적인 요철이 큰 경우에는 억제된다. 전자 이동은 예를 들어, 채널 영역에서 결함 준위의 밀도가 높은 경우에도 억제된다.
OS 트랜지스터(501)의 온 전류를 증가시키기 위해서는, 예를 들어, OS층(522)의 상면 또는 하면(형성면; 여기서는 OS층(521))의 1μm×1μm의 측정 면적에서의 제곱 평균 제곱근(RMS: root mean square) 거칠기가 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 평균 면 거칠기(Ra)가 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 최대 차이(P-V)가 10nm 미만, 바람직하게는 9nm 미만, 더 바람직하게는 8nm 미만, 더욱 바람직하게는 7nm 미만이다.
예를 들어, OS층(522)이 산소 빈자리(VO)를 포함하는 경우, 산소 빈자리의 사이트(site)로의 수소 진입에 의하여 도너 준위가 형성되는 경우가 있다. 다음 설명에서는 수소가 산소 빈자리의 사이트에 들어간 상태를 VOH라고 표기하는 경우가 있다. VOH는 전자를 산란시키기 때문에 VOH는 트랜지스터의 온 전류를 저하시키는 요인이다. 또한, 산소 빈자리의 사이트는 수소의 진입보다 산소의 진입에 의하여 더 안정되게 된다. 따라서, OS층(522) 내의 산소 빈자리를 저감시킴으로써, 트랜지스터의 온 전류를 높일 수 있는 경우가 있다. 예를 들어, 이차 이온 질량 분석(SIMS: secondary ion mass spectrometry)에 의하여 측정되는, OS층(522)의 어떤 깊이 또는 OS층(522)의 어떤 영역에서 수소 농도를 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하로 한다.
OS층(522)의 산소 빈자리를 저감시키기 위하여, 예를 들어, 절연층(512) 내의 과잉 산소를 OS층(521)을 통하여 OS층(522)으로 이동시키는 방법이 있다. 이 경우, OS층(521)은 산소 투과성을 갖는 층(산소를 투과시키는 층)인 것이 바람직하다.
OS 트랜지스터(501)가 s-channel 구조를 갖는 경우에는, OS층(522) 전체에 채널이 형성될 수 있다. OS층(522)의 두께는 10nm 이상 100nm 이하, 또는 10nm 이상 30nm 이하이다.
트랜지스터의 온 전류를 증가시키기 위해서는, OS층(523)의 두께를 작게 하면 좋다. 예를 들어, OS층(523)은 두께가 10nm 미만, 바람직하게는 3nm 이하인 영역을 갖는다. 한편, OS층(523)은 인접한 절연체에 포함되는 산소 이외의 원소(수소 및 실리콘 등)가 OS층(522)에 들어가는 것을 차단하는 기능을 갖는다. 따라서, OS층(523)은 어느 정도의 두께를 갖는 것이 바람직하다. 예를 들어, OS층(523)은 0.3nm 이상, 바람직하게는 1nm 이상, 더 바람직하게는 2nm 이상의 두께의 영역을 가지면 좋다. OS층(523)은 절연층(512) 등으로부터 방출된 산소의 외부 확산을 억제하기 위하여 산소 차단성을 갖는 것이 바람직하다.
신뢰성을 향상시키기 위해서는, OS층(521)의 두께는 두껍고 OS층(523)의 두께는 얇은 것이 바람직하다. 예를 들어, OS층(521)은 10nm 이상, 바람직하게는 20nm 이상, 더 바람직하게는 40nm 이상, 더욱 바람직하게는 60nm 이상의 두께의 영역을 갖는다. OS층(521)의 두께를 두껍게 하면, 인접된 절연체와 OS층(521) 사이의 계면으로부터 채널이 형성되는 OS층(522)까지의 거리를 크게 할 수 있다. 반도체 장치의 생산성이 저하될 수 있기 때문에, OS층(521)은 예를 들어, 200nm 이하, 바람직하게는 120nm 이하, 더 바람직하게는 80nm 이하의 두께의 영역을 갖는다.
채널이 산화물 반도체에 형성되는 OS 트랜지스터가 안정된 전기 특성을 갖기 위해서는, 산화물 반도체 내의 불순물의 농도를 저감시킴으로써, 산화물 반도체를 진성 또는 실질적으로 진성으로 하는 것이 효과적이다. "실질적으로 진성"이라는 용어는, 1×1017/cm3 미만, 바람직하게는 1×1015/cm3 미만, 더 바람직하게는 1×1013/cm3 미만인 캐리어 밀도를 산화물 반도체가 갖는 상태를 말한다.
산화물 반도체에서 수소, 질소, 탄소, 실리콘, 및 주성분 이외의 금속 원소는 불순물이다. 예를 들어, 수소 및 질소는 도너 준위를 형성하여 캐리어 밀도를 증가시키고, 실리콘은 산화물 반도체에 불순물 준위를 형성한다. 이 불순물 준위는 트랩의 역할을 하며, 트랜지스터의 전기 특성의 열화를 일으킬 가능성이 있다. 그러므로, OS층(521, 522, 및 523) 내 및 이들 OS층 사이의 계면에서의 불순물의 농도를 저감시키는 것이 바람직하다.
산화물 반도체를 진성 또는 실질적으로 진성으로 하기 위하여, 예를 들어 SIMS에 의하여 측정되는, 산화물 반도체의 어떤 깊이 또는 산화물 반도체의 한 영역에서의 실리콘 농도는 1×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만이다. 산화물 반도체의 어떤 깊이 또는 산화물 반도체의 한 영역에서의 수소 농도는 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하이다. 산화물 반도체의 어떤 깊이 또는 산화물 반도체의 한 영역에서의 질소 농도는 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하이다.
또한, 산화물 반도체가 결정을 포함하는 경우, 실리콘 또는 탄소의 농도가 높으면 산화물 반도체의 결정성이 저하될 수 있다. 산화물 반도체의 결정성을 저하시키지 않기 위하여, 예를 들어, 산화물 반도체의 어떤 깊이 또는 산화물 반도체의 한 영역에서의 실리콘 농도는 1×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만이다. 또한, 산화물 반도체의 어떤 깊이 또는 산화물 반도체의 한 영역에서의 탄소 농도는 예를 들어, 1×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만이다.
상술한 고순도화된 산화물 반도체가 채널 형성 영역에 사용된 트랜지스터는 매우 낮은 오프 전류를 나타낸다. 예를 들어, 소스와 드레인 사이의 전압을 약 0.1V, 5V, 또는 10V로 하였을 때, 트랜지스터의 채널 폭으로 정규화된 오프 전류는 수yA/μm 내지 수zA/μm로 낮게 될 수 있다.
도 18의 (A) 내지 (D)는 OS층(520)이 3층 구조를 갖는 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, OS층(520)은 OS층(521 또는 523)이 없는 2층 구조를 가져도 좋다. 또는, OS층(520)은 OS층(521) 아래 또는 위, 또는 OS층(523) 아래 또는 위에 OS층(521 내지 523)으로서 설명한 산화물 반도체층들 중 어느 하나가 제공된 4층 구조를 가져도 좋다. 또는, OS층(520)은, OS층(520)의 임의의 층들 사이, OS층(520) 위, 및 OS층(520) 아래 중 2개 이상의 위치에 OS층(521 내지 523)으로서 설명한 산화물 반도체층들 중 어느 하나가 제공된 n층 구조(n은 5 이상의 정수)를 가져도 좋다.
<OS 트랜지스터의 구조예 2>
도 20의 (A)의 OS 트랜지스터(502)는 OS 트랜지스터(501)의 변형예이다. OS 트랜지스터(501)와 같이, OS 트랜지스터(502)도 s-channel 구조를 갖는다. OS 트랜지스터(502)는, 도전층(541 및 542)의 형상, 및 도전층(531)이 절연층(511) 위에 제공되는 점에서 OS 트랜지스터(501)와 상이하다.
도전층(531)은 백 게이트 전극으로서 기능한다. 도전층(531)에는 소정의 전위, 도전층(530)에 공급되는 것과 같은 전위 또는 신호, 또는 도전층(530)에 공급되는 것과 상이한 전위 또는 신호가 공급되어도 좋다. 도전층(541 및 542)은 소스 전극 및 드레인 전극으로서 기능한다.
OS 트랜지스터(502)의 도전층(541 및 542)은 OS층(521과 522)의 적층막을 형성하기 위하여 사용되는 하드 마스크로부터 형성된다. 그러므로, 도전층(541 및 542)은 OS층(521 및 522)의 측면과 접하는 영역을 갖지 않는다. 예를 들어, 다음 공정을 거쳐, OS층(521 및 522) 및 도전층(541 및 541)을 형성할 수 있다. OS층(521 및 522)을 포함하는 2층의 산화물 반도체막을 형성한다. 이 산화물 반도체막 위에 단층 또는 다층의 도전막을 형성한다. 이 도전층을 에칭하여 하드 마스크를 형성한다. 이 하드 마스크를 사용하여 2층의 산화물 반도체막을 에칭하여 OS층(521 및 522)을 형성한다. 그리고, 하드 마스크를 에칭하여 도전층(541 및 542)을 형성한다.
도전층(531)은 OS 트랜지스터(502)의 백 게이트 전극으로서 기능할 수 있다. 도전층(531)은 도 20의 (A) 내지 (C)의 OS 트랜지스터(501) 및 후술하는 OS 트랜지스터(503 내지 506)(도 18의 (A) 내지 (D), 도 19의 (A) 및 (B), 도 20의 (A) 내지 (C), 및 도 21의 (A) 및 (B))에 제공할 수 있다.
<OS 트랜지스터의 구조예 3 및 4>
도 20의 (B)의 OS 트랜지스터(503)는 OS 트랜지스터(501)의 변형예이고, 도 20의 (C)의 OS 트랜지스터(504)는 OS 트랜지스터(502)의 변형예이다. OS 트랜지스터(503) 및 OS 트랜지스터(504)에서는, 도전층(530)을 마스크로서 사용하여 OS층(523) 및 절연층(513)을 에칭한다. 따라서, OS층(523)의 단부 및 절연층(513)의 단부는 도전층(530)의 단부와 실질적으로 정렬된다.
<OS 트랜지스터의 구조예 5 및 6>
도 21의 (A)의 OS 트랜지스터(505)는 OS 트랜지스터(501)의 변형예이고, 도 21의 (B)의 OS 트랜지스터(506)는 OS 트랜지스터(502)의 변형예이다. OS 트랜지스터(505) 및 OS 트랜지스터(506)는 OS층(523)과 도전층(541) 사이의 층(551)을 포함하고 OS층(523)과 도전층(542) 사이의 층(552)을 포함한다.
층(551 및 552)은 예를 들어, 투명 도전체, 산화물 반도체, 질화물 반도체, 또는 산화질화물 반도체를 사용하여 형성할 수 있다. 층(551 및 552)은 n형 산화물 반도체층을 사용하여 형성하거나, 또는 도전층(541 및 542)보다 저항이 높은 도전층을 사용하여 형성할 수 있다. 층(551 및 552)은 예를 들어, 인듐, 주석, 및 산소를 포함하는 층, 인듐 및 아연을 포함하는 층, 인듐, 텅스텐, 및 아연을 포함하는 층, 주석 및 아연을 포함하는 층, 아연 및 갈륨을 포함하는 층, 아연 및 알루미늄을 포함하는 층, 아연 및 플루오린을 포함하는 층, 아연 및 붕소를 포함하는 층, 주석 및 안티모니를 포함하는 층, 주석 및 플루오린을 포함하는 층, 타이타늄 및 나이오븀을 포함하는 층 등을 사용하여 형성할 수 있다. 또는, 이들 층은 수소, 탄소, 질소, 실리콘, 저마늄, 및 아르곤 중 하나 이상을 포함하여도 좋다.
층(551 및 552)은 가시광을 투과시키는 성질을 가져도 좋다. 또는, 층(551 및 552)은 가시광, 자외광, 적외광, 또는 X선을 반사 또는 흡수함으로써 투과시키지 않는 성질을 가져도 좋다. 이러한 성질은 미광에 의한 트랜지스터의 전기 특성의 변화를 억제할 수 있는 경우가 있다.
층(551 및 552)은 OS층(522)과의 쇼트키 장벽(Schottky barrier)을 형성하지 않는 층을 사용하여 형성되는 것이 바람직한 경우가 있다. 이에 따라, OS 트랜지스터(505 및 506)의 온 상태 특성을 향상시킬 수 있다.
층(551 및 552)은 도전층(541 및 542)보다 저항이 높은 것이 바람직하다. 층(551 및 552)의 저항은 OS 트랜지스터(505 및 506)의 채널 저항보다 낮은 것이 바람직하다. 예를 들어, 층(551 및 552)은 저항률이 0.1Ωcm 이상 100Ωcm 이하, 0.5Ωcm 이상 50Ωcm 이하, 또는 1Ωcm 이상 10Ωcm 이하인 것이 바람직하다. 상술한 범위 내에 저항률을 갖는 층(551 및 552)은 채널과 드레인 사이의 경계 부분에서의 전계 집중을 저감시킬 수 있다. 따라서, 트랜지스터의 전기 특성의 변화를 억제할 수 있다. 또한, 드레인으로부터의 전계에 의하여 생성된 펀치스루(punch-through) 전류를 저감시킬 수 있다. 따라서, 채널 길이가 작은 트랜지스터는 양호한 포화 특성을 가질 수 있다. 또한, OS 트랜지스터(505 및 506) 각각의 소스 및 드레인이 동작 시에 교체되지 않는 회로 구조에서는, 상황에 따라 층(551 및 552) 중 하나만(예를 들어, 드레인 측의 층)을 제공하는 것이 바람직하다.
<칩의 디바이스 구조예 1>
도 22는 OS 트랜지스터 및 Si 트랜지스터를 사용하여 형성된 칩의 디바이스 구조예를 도시한 것이다. 도 22는 PU(200)(도 13)의 층 구조를 도시한 것이고, 도 14의 층 구조를 구체적으로 도시한 것이다. 또한 도 22의 PU(200)는 특정한 절단선을 따라 취한 것이 아니다.
칩은 단결정 실리콘 웨이퍼(270)를 사용하여 형성된다. FET층(260)은 회로(RC50)를 제외한 회로에 포함되는 Si 트랜지스터 및 용량 소자 등의 반도체 소자를 포함한다. 도 22는 p채널 Si 트랜지스터(271) 및 n채널 Si 트랜지스터(272)를 대표적으로 도시한 것이다. FET층(260) 위에 배선층들(W1 내지 W4)이 적층된다. 배선층(W4) 위에 FET층(261)이 적층된다.
FET층(261)에는 OS 트랜지스터가 형성되고, 트랜지스터(M1 내지 M3)가 형성된다. 트랜지스터(M3)를 대표적으로 도시하였다. 트랜지스터(M1 및 M2)도 같은 디바이스 구조를 갖는다. 여기서, 트랜지스터(M1 내지 M3)의 구조는 OS 트랜지스터(504)(도 20의 (C))의 구조와 같다. 트랜지스터(M3)가 백 게이트를 포함하기 위하여, 배선층(W4)에 도전층(280)이 형성된다.
FET층(261) 위에는 배선층(W5 및 W6)이 적층되고, 배선층(W6) 위에는 용량 소자(C11)가 적층되고, 용량 소자(C11) 위에는 배선층(W7 및 W8)이 적층된다. 용량 소자(C11)는 도전층(281 및 282) 및 절연층(284)을 포함한다. 여기서, 도전층(281)이 형성되는 층을 배선층으로서 사용한다. FET층(261) 위에 용량 소자(C11)를 적층시키면, 용량 소자(C11)의 용량을 쉽게 증가시킬 수 있다. 용량 소자(C11)의 용량에 따르지만, FET층(261)에 용량 소자(C11)를 제공할 수 있다. 이 경우, 트랜지스터(M3)의 소스 전극 및 드레인 전극과 같은 층에 있는 도전층, 및 트랜지스터(M3)의 게이트 전극과 같은 층에 있는 도전층이 2개의 전극을 형성하면 좋다. FET층(261)에 용량 소자(C11)를 제공하면, 공정 수를 저감시킬 수 있기 때문에, 제조 비용을 삭감할 수 있다.
<칩의 디바이스 구조예 2>
OS 트랜지스터가 형성된 다른 FET층을 FET층(261) 위에 적층시킬 수 있다. 도 23은 이러한 3D 디바이스 구조를 갖는 칩의 예를 도시한 것이다.
FIG 23의 칩에서, FET층(261)에 용량 소자(C11)가 형성된다. FET층(261) 위에는 배선층(W6 및 W7)이 적층된다. 배선층(W7) 위에는 FET층(262)이 적층된다. FET층(262)에는 OS 트랜지스터가 형성된다. 여기서는, 트랜지스터(M80)를 도시하였다. 트랜지스터(M80)가 백 게이트를 포함하기 위하여, 배선층(W7)에 도전층(283)이 형성된다.
FET층(262) 위에는 배선층(W8 및 W9)이 적층된다. 배선층(W9) 위에는 용량층(263)이 적층된다. 용량층(263) 위에는 배선층(W10 및 W11)이 적층된다. 용량층(263)에는 복수의 용량 소자(C80)가 제공된다. 예를 들어, 트랜지스터(M80) 및 용량 소자(C11)는 1T1C 메모리 셀을 형성할 수 있다. 이로써, FET층(261) 위에 메모리 셀 어레이를 적층시킬 수 있다.
또한, FET층(261)의 OS 트랜지스터 및 FET층(262)의 OS 트랜지스터는 상이한 전기 특성을 가질 수 있다. 예를 들어, 이들 OS 트랜지스터의 제 2 산화물 반도체층들을 서로 상이하게 할 수 있다. 제 2 산화물 반도체층이 스퍼터링에 의하여 퇴적되는 In-Ga-Zn 산화물인 경우에는, In:Ga:Zn의 원자수비가 상이한 타깃을 사용하면 좋다. 예를 들어, 원자수비가 In:Ga:Zn=1:1:1인 타깃을 트랜지스터(M3)에 사용하고, 원자수비가 In:Ga:Zn=4:2:4.1인 타깃을 트랜지스터(M80)에 사용한다. 트랜지스터(M80)의 산화물 반도체층에서 In의 함유량이 증가되기 때문에, 트랜지스터(M80)의 이동도를 증가시킬 수 있다. 한편, 트랜지스터(M3)의 산화물 반도체층에서는 In의 함유량이 저감되기 때문에 트랜지스터(M3)의 이동도는 트랜지스터(M80)의 이동도보다 낮아지지만, 트랜지스터(M3)의 오프 전류는 트랜지스터(M80)의 오프 전류보다 낮아진다.
도 22 또는 도 23의 칩에 사용되는 절연체로서는, 산화 알루미늄, 질화산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 등에서 선택되는 1종 이상의 재료를 포함하는 절연체를 사용할 수 있다. 또는, 절연체에는 폴리이미드 수지, 폴리아마이드 수지, 아크릴 수지, 실록산 수지, 에폭시 수지, 또는 페놀 수지 등의 수지를 사용할 수 있다. 본 명세서에서, 산화질화물은 질소보다 산소를 많이 포함하는 물질을 말하고, 질화산화물은 산소보다 질소를 많이 포함하는 물질을 말한다.
절연층(291 내지 295)은 수소 및 물 등에 대한 차단 효과를 갖는 절연체를 사용하여 형성되는 적어도 하나의 층을 포함하는 것이 바람직하다. 물 및 수소 등은 산화물 반도체에서 캐리어를 발생시키는 원인이 되기 때문에, 수소 및 물 등에 대한 차단층을 제공하면, 트랜지스터(M3)의 신뢰성을 향상시킬 수 있다. 수소 및 물 등에 대한 차단 효과를 갖는 절연체로서는, 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 또는 이트리아 안정화 지르코니아(YSZ)를 사용할 수 있다.
<산화물 반도체의 구조>
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, 미결정 산화물 반도체, 및 비정질 산화물 반도체가 포함된다. 다른 관점에서는, 산화물 반도체는 비정질 산화물 반도체와 결정성 산화물 반도체로 분류된다. 결정성 산화물 반도체의 예에는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 미결정 산화물 반도체가 포함된다.
본 명세서에서, "평행"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 -10° 이상 10° 이하임을 나타내기 때문에, 각도가 -5° 이상 5° 이하인 경우를 포함한다. "실질적으로 평행"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 -30° 이상 30° 이하임을 나타낸다. "수직"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 80° 이상 100° 이하임을 나타내기 때문에, 각도가 85° 이상 95° 이하인 경우를 포함한다. "실질적으로 수직"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 60° 이상 120° 이하임을 나타낸다. 본 명세서에서, 삼방정계 및 능면체정계(rhombohedral crystal system)는 육방정계에 포함된다.
<CAAC-OS>
CAAC-OS는 CANC(c-axis aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수 있다. CAAC-OS는 복수의 c축 배향된 결정부(펠릿이라고도 함)를 갖는 산화물 반도체 중 하나이다.
TEM(transmission electron microscope)을 사용하여 얻어지는, CAAC-OS의 명시야상과 회절 패턴의 복합 분석 이미지(고분해능 TEM 이미지라고도 함)에서는, 복수의 펠릿이 관찰될 수 있다. 그러나, 고분해능 TEM 이미지에서는, 펠릿들 사이의 경계, 즉 그레인 바운더리(grain boundary)가 명확하게 관찰되지 않는다. 따라서, CAAC-OS에서는, 그레인 바운더리로 인한 전자 이동도의 감소가 일어나기 어렵다.
out-of-plane법에 의한 CAAC-OS의 구조 분석에서는, 2θ가 31° 근방일 때의 피크에 더하여 2θ가 36° 근방일 때 다른 피크가 나타날 수 있다. 2θ가 36° 근방일 때의 피크는 c축 배향을 갖지 않는 결정이 CAAC-OS의 일부에 포함되는 것을 가리킨다. out-of-plane법에 의하여 분석된 CAAC-OS에서는 2θ가 31° 근방일 때 피크가 나타나고 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
한편, c축에 실질적으로 수직인 방향으로 샘플에 X선을 입사하는 in-plane법에 의한 CAAC-OS의 구조 분석에서, 2θ가 56° 부근일 때 피크가 나타난다. 이 피크는 InGaZnO4 결정의 (110)면에서 유래한다. CAAC-OS의 경우, 2θ를 56° 부근에 고정하고 샘플 표면의 법선 벡터를 축(φ축)으로서 사용하여 샘플을 회전시켜 분석(φ 스캔)을 행하면, 피크가 명확하게 관찰되지 않는다. 한편, InGaZnO4의 단결정 산화물 반도체의 경우, 2θ를 56° 부근에 고정하고 φ 스캔을 행하면, (110)면과 등가인 결정면에서 유래하는 6개의 피크가 관찰된다. 따라서, XRD를 사용한 구조 분석은, CAAC-OS에서 a축 및 b축의 방향이 불규칙하게 배향되는 것을 보여준다.
CAAC-OS는 결함 준위의 밀도가 낮은 산화물 반도체이다. 산화물 반도체의 결함은, 예를 들어, 불순물로 인한 결함 및 산소 빈자리이다. 따라서, CAAC-OS는 불순물 농도가 낮은 산화물 반도체, 또는 산소 빈자리의 수가 작은 산화물 반도체라고 간주할 수 있다. 산화물 반도체에 포함되는 불순물은 캐리어 트랩으로서 기능하거나 또는 캐리어 발생원으로서 기능할 수 있다. 또한, 산화물 반도체에서의 산소 빈자리는, 캐리어 트랩으로서 기능하거나, 또는 수소가 포획된 경우에는 캐리어 발생원으로서 기능한다.
또한, 불순물이란 수소, 탄소, 실리콘, 또는 전이 금속 원소 등, 산화물 반도체의 주성분 외의 원소를 의미한다. 예를 들어, 산화물 반도체에 포함되는 금속 원소보다 산소와의 결합력이 높은 원소(구체적으로는, 실리콘 등)는 산화물 반도체로부터 산소를 추출하여, 그 결과 산화물 반도체의 원자 배열을 무질서하게 하여 결정성을 낮춘다. 철 또는 니켈 등의 중금속, 아르곤, 또는 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 감소시킨다.
결함 준위의 밀도가 낮은(산소 빈자리의 수가 작은) 산화물 반도체는 캐리어 밀도가 낮을 수 있다. 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 한다. CAAC-OS는 불순물 농도가 낮고 결함 준위의 밀도가 낮다. 즉, CAAC-OS는 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체가 되기 쉽다. 따라서, CAAC-OS를 포함하는 트랜지스터는 좀처럼 음의 문턱 전압을 갖지 않는다(좀처럼 노멀리 온이 되지 않는다). 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체는 캐리어 트랩이 적다. 따라서, CAAC-OS를 포함하는 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높다. CAAC-OS는 결함 준위의 밀도가 낮기 때문에, 광 조사 등에 의하여 생성되는 캐리어가 결함 준위에 포획되기 어렵다. 따라서, CAAC-OS를 사용한 트랜지스터에서는, 가시광 또는 자외광의 조사에 의한 전기 특성의 변화가 작다.
산화물 반도체에서의 캐리어 트랩에 의하여 포획된 전하는 방출되는 데 오랜 시간이 걸린다. 포획된 전하는 고정 전하처럼 작용할 수 있다. 따라서, 불순물 농도가 높고 결함 준위의 밀도가 높은 산화물 반도체를 포함하는 트랜지스터는 불안정적인 전기 특성을 가질 수 있다.
<미결정 산화물 반도체>
미결정 산화물 반도체는 고분해능 TEM 이미지에서, 결정부가 관찰되는 영역 및 결정부가 명확히 관찰되지 않는 영역을 갖는다. 대부분의 경우, 미결정 산화물 반도체에서의 결정부는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하이다. 크기가 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정은 구체적으로 n나노결정이라고 한다. 나노결정을 포함하는 산화물 반도체는 nc-OS(nanocrystalline oxide semiconductor)라고 한다. nc-OS의 고분해능 TEM 이미지에서는, 예를 들어, 그레인 바운더리가 명확히 관찰되지 않는 경우가 있다. 또한, 나노결정의 기원은 CAAC-OS에서의 펠릿과 동일할 가능성이 있다. 따라서, 이하의 설명에서는 nc-OS의 결정부를 펠릿이라고 할 수 있다.
nc-OS에서는, 미세한 영역(예를 들어, 크기가 1nm 이상 10nm 이하의 영역, 특히 크기가 1nm 이상 3nm 이하의 영역)은 주기적인 원자 배열을 갖는다. nc-OS에서는 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 그러므로, 막 전체의 배향이 관찰되지 않는다. 따라서, 분석 방법에 따라서는 nc-OS를 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, nc-OS에 대하여, 펠릿의 크기보다 직경이 큰 X선빔을 사용한 XRD 장치로 out-of-plane법에 의한 구조 분석을 수행하면, 결정면을 나타내는 피크가 나타나지 않는다. 또한, nc-OS에 대하여, 펠릿의 크기보다 큰 프로브 직경(예를 들어, 50nm 이상)의 전자빔을 사용한 전자 회절(이 전자 회절을 제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로(halo) 패턴과 같은 회절 패턴이 관찰된다. 한편, 펠릿의 크기와 가깝거나 펠릿의 크기보다 작은 전자빔을 적용하면, nc-OS의 나노빔 전자 회절 패턴에 스폿이 나타난다. 또한, nc-OS의 나노빔 전자 회절 패턴에서는, 원(고리)형으로 휘도가 높은 영역이 나타나는 경우가 있다. 고리형 영역에 복수의 스폿이 나타나는 경우가 있다.
상술한 바와 같이, 펠릿들(나노결정들) 사이에는 결정 배향의 규칙성이 없기 때문에, nc-OS를 RANC(random aligned nanocrystals)를 포함하는 산화물 반도체 또는 NANC(non-aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수도 있다.
nc-OS는 비정질 산화물 반도체보다 규칙성이 높은 산화물 반도체이다. 따라서, nc-OS는 비정질 산화물 반도체보다 결함 준위의 밀도가 낮은 경향이 있다. 또한, nc-OS에서는 상이한 결정부들 사이에 결정 배향의 규칙성은 없다. 그러므로, nc-OS는 CAAC-OS보다 결함 준위의 밀도가 높다.
<비정질 산화물 반도체>
비정질 산화물 반도체는 무질서한 원자 배열을 갖고 결정부를 갖지 않는 산화물 반도체이다. 예를 들어, 비정질 산화물 반도체는 석영에서와 같이 특정한 상태를 갖지 않는다. 비정질 산화물 반도체의 고분해능 TEM 이미지에서는, 결정부를 볼 수 없다. 비정질 산화물 반도체에 대하여, XRD 장치로 out-of-plane법에 의한 구조 분석을 수행하는 경우, 결정면을 나타내는 피크가 나타나지 않는다. 비정질 산화물 반도체에 대하여 전자 회절을 수행하면, 헤일로 패턴만이 관찰된다. 또한, 비정질 산화물 반도체에 대하여 나노빔 전자 회절을 수행하면, 스폿이 관찰되지 않고 헤일로 패턴만이 나타난다.
비정질 구조에 대한 다양한 견해가 있다. 예를 들어, 원자 배열이 질서를 전혀 갖지 않는 구조를 완전한 비정질 구조(completely amorphous structure)라고 부른다. 한편, 장거리 질서를 갖지 않지만, 한 원자에서 최근접 원자 또는 제 2 근접 원자의 범위에서 질서를 갖는 구조를 비정질 구조라고도 부르는 경우가 있다. 따라서, 가장 엄격한 정의는, 조금이라도 질서가 원자 배열에 존재하기만 하면, 산화물 반도체를 비정질 산화물 반도체라고 부르는 것을 허락하지 않는다. 적어도 장거리 질서를 갖는 산화물 반도체를 비정질 산화물 반도체라고 부를 수 없다. 따라서, 결정부가 존재하기 때문에, 예를 들어, CAAC-OS 및 nc-OS를 비정질 산화물 반도체 또는 완전한 비정질 산화물 반도체라고 부를 수 없다.
<a-like OS>
또한, 산화물 반도체는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가질 수 있다. 이러한 구조를 갖는 산화물 반도체를 구체적으로 a-like OS(amorphous-like oxide semiconductor)라고 한다.
a-like OS의 고분해능 TEM 이미지에서는, 공동(void)이 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에서는, 결정부가 명확히 관찰되는 영역 및 결정부가 관찰되지 않는 영역이 있다. a-like OS는 공동을 포함하기 때문에 불안정적인 구조를 갖는다. a-like OS는 공동을 포함하기 때문에 nc-OS 및 CAAC-OS보다 밀도가 낮다. 구체적으로는, a-like OS의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 78.6% 이상 92.3% 미만이다. nc-OS 및 CAAC-OS 각각의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 92.3% 이상 100% 미만이다. 밀도가 단결정 산화물 반도체의 밀도의 78% 미만인 산화물 반도체는 퇴적되기 어렵다.
예를 들어, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357g/cm3이다. 따라서, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, a-like OS의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이다. 예를 들어, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, nc-OS 및 CAAC-OS 각각의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이다.
같은 조성을 갖는 단결정이 존재하지 않는 경우가 있다. 이 경우에는, 상이한 조성을 갖는 단결정을 임의의 비율로 조합함으로써, 원하는 조성을 갖는 단결정의 밀도에 상당하는 밀도를 계산할 수 있다. 원하는 조성을 갖는 단결정의 밀도는 조성이 상이한 단결정의 조합 비율에 대한 가중 평균을 사용하여 계산될 수 있다. 밀도 계산에는 가능한 한 적은 종류의 단결정을 조합하는 것이 바람직하다.
산화물 반도체는 다양한 구조 및 다양한 특성을 갖는다. OS 트랜지스터의 반도체 영역은 예를 들어, 비정질 산화물 반도체, a-like OS, 미결정 산화물 반도체, 및 CAAC-OS 중 2개 이상을 포함하는 적층막이어도 좋다.
10: 회로, 11: 스캔 플립플롭(SFF), 15: 회로, 20: 선택 회로, 21: 선택 회로(SEL), 30: 회로, 31: 플립플롭(FF), 31a: 회로, 32M: 래치, 32S: 래치, 42: 인버터, 43: 인버터, 44: 인버터, 45: 버퍼(BUF), 50: SFF, 100: 논리 회로, 101: 논리 회로, 102: 논리 회로, 103: 논리 회로, 110: SFF, 112: SFF, 113: SFF, 114: SFF, 115: SFF, 116: SFF, 200: PU, 201: 프로세서 코어, 202: 전원 관리 유닛(PMU), 203: 파워 스위치(PSW), 204: 클록 제어 회로, 205: 회로, 210: 전원 회로, 220: 단자, 221: 단자, 222: 단자, 231: 제어 유닛, 232: 프로그램 카운터, 233: 파이프라인 레지스터, 234: 파이프라인 레지스터, 235: 레지스터 파일, 236: 연산 논리 유닛(ALU), 237: 데이터 버스, 240: 논리 회로, 250: SFF, 260: FET층, 261: FET층, 262: FET층, 263: 용량층, 270: 단결정 실리콘 웨이퍼, 271: p채널 Si 트랜지스터, 272: n채널 Si 트랜지스터, 280: 도전층, 281: 도전층, 282: 도전층, 283: 도전층, 284: 절연층, 291: 절연층, 292: 절연층, 293: 절연층, 294: 절연층, 295: 절연층, 501: OS 트랜지스터, 502: OS 트랜지스터, 503: OS 트랜지스터, 504: OS 트랜지스터, 505: OS 트랜지스터, 506: OS트랜지스터, 510: 기판, 511: 절연층, 512: 절연층, 513: 절연층, 514: 절연층, 515: 절연층, 520: OS층, 521: OS층, 522: OS층, 523: OS층, 530: 도전층, 531: 도전층, 541: 도전층, 542: 도전층, 551: 층, 552: 층, 900: 휴대 게임기, 901: 하우징, 902: 하우징, 903: 표시부, 904: 표시부, 905: 마이크로폰, 906: 스피커, 907: 조작 키, 908: 스타일러스, 910: 휴대 정보 단말, 911: 하우징, 912: 하우징, 913: 표시부, 914: 표시부, 915: 연결 부위, 916: 조작 키, 920: 노트북, 921: 하우징, 922: 표시부, 923: 키보드, 924: 포인팅 디바이스, 930: 전기 냉동 냉장고, 931: 하우징, 932: 냉장고 도어, 933: 냉동고 도어, 940: 비디오 카메라, 941: 하우징, 942: 하우징, 943: 표시부, 944: 조작 키, 945: 렌즈, 946: 연결 부위, 950: 자동차, 951: 차체, 952: 차륜, 953: 대시보드, 954: 라이트, 7000: 전자 부품, 7001: 리드, 7002: 프린트 배선 기판, 7003: 회로부, 7004: 회로 기판, BK: 단자, C1: 용량 소자, C11: 용량 소자, C12: 용량 소자, C80: 용량 소자, CK: 단자, CK1: 단자, CKB1: 단자, D: 단자, D0: 단자, D1: 단자, D2: 단자, D3: 단자, Dn: 단자, EN: 단자, FN: 노드, FN11: 노드, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, M80: 트랜지스터, OBG: 단자, PL: 단자, Q: 단자, QB: 단자, RC1: 회로, RC2: 회로, RC3: 회로, RC4: 회로, RC11: 회로, RC12: 회로, RC13: 회로, RC14: 회로, RC15: 회로, RC16: 회로, RC50: 회로, RE: 단자, RT: 단자, SD: 단자, SD_IN: 단자, SE: 단자, SW1: 스위치, SW2: 스위치, SW3: 스위치, T0: 단자, T1: 단자, T2: 단자, VH: 단자, VL: 단자, W1: 배선층, W2: 배선층, W3: 배선층, W4: 배선층, W5: 배선층, W6: 배선층, W7: 배선층, W8: 배선층, W9: 배선층, W10: 배선층, 및 W11: 배선층.
본 출원은 2014년 10월 10일에 일본 특허청에 출원된 일련 번호 2014-209506의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (8)

  1. 반도체 장치로서,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 및 용량 소자를 포함하는 유지 회로;
    선택 회로; 및
    플립플롭을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 플립플롭의 출력 단자와 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 용량 소자의 한쪽 단자 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 선택 회로의 제 1 입력 단자와 전기적으로 접속되고,
    상기 선택 회로의 출력 단자는 상기 플립플롭의 입력 단자와 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 선택 회로의 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 유지 회로는 상기 플립플롭으로부터의 데이터를 유지하고 상기 데이터를 상기 선택 회로의 상기 제 1 입력 단자에 출력하고,
    상기 선택 회로는 스캔 테스트 데이터가 상기 선택 회로의 상기 제 1 입력 단자에 입력될 수 있도록 하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 스캔 테스트 데이터는 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 입력되고,
    논리 회로로부터의 출력 데이터는 상기 선택 회로의 제 2 입력 단자에 입력되는, 반도체 장치.
  3. 반도체 장치로서,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 및 용량 소자를 포함하는 유지 회로;
    선택 회로; 및
    플립플롭을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 플립플롭의 출력 단자와 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 용량 소자의 한쪽 단자 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 선택 회로의 제 1 입력 단자와 전기적으로 접속되고,
    상기 선택 회로의 출력 단자는 상기 플립플롭의 입력 단자와 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 선택 회로의 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 유지 회로는 상기 플립플롭으로부터의 데이터를 유지하고 상기 데이터를 상기 선택 회로의 상기 제 1 입력 단자에 출력하고,
    상기 유지 회로는 상기 플립플롭이 형성된 영역 위에 적층되어 있는, 반도체 장치.
  4. 제 3 항에 있어서,
    스캔 테스트 데이터는 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 입력되고,
    논리 회로로부터의 출력 데이터는 상기 선택 회로의 제 2 입력 단자에 입력되는, 반도체 장치.
  5. 제 1 항 또는 제 3 항에 있어서,
    제 1 신호는 상기 제 1 트랜지스터의 게이트에 입력되고,
    제 2 신호는 상기 제 2 트랜지스터의 게이트에 입력되고,
    상기 제 1 신호는 상기 제 3 트랜지스터의 게이트에 입력되는, 반도체 장치.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 백 게이트를 포함하고,
    상기 제 1 트랜지스터의 상기 백 게이트는 상기 제 2 트랜지스터의 상기 백 게이트와 전기적으로 접속되는, 반도체 장치.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 3 트랜지스터는 각각 백 게이트를 포함하고,
    상기 제 3 트랜지스터의 상기 백 게이트는 상기 제 1 트랜지스터의 상기 백 게이트와 전기적으로 접속되는, 반도체 장치.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 채널 형성 영역에 산화물 반도체층을 포함하는, 반도체 장치.
KR1020217041346A 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기 KR102433326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227027892A KR20220119177A (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-209506 2014-10-10
JP2014209506 2014-10-10
KR1020177008142A KR102341741B1 (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
PCT/IB2015/057512 WO2016055913A1 (en) 2014-10-10 2015-10-01 Logic circuit, processing unit, electronic component, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008142A Division KR102341741B1 (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027892A Division KR20220119177A (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20210157472A KR20210157472A (ko) 2021-12-28
KR102433326B1 true KR102433326B1 (ko) 2022-08-18

Family

ID=55652662

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177008142A KR102341741B1 (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
KR1020227027892A KR20220119177A (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
KR1020217041346A KR102433326B1 (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177008142A KR102341741B1 (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
KR1020227027892A KR20220119177A (ko) 2014-10-10 2015-10-01 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기

Country Status (7)

Country Link
US (7) US9385713B2 (ko)
JP (6) JP6651326B2 (ko)
KR (3) KR102341741B1 (ko)
CN (2) CN106797213B (ko)
DE (1) DE112015004644T5 (ko)
TW (4) TW202332208A (ko)
WO (1) WO2016055913A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016128853A1 (en) 2015-02-09 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
EP3361865B1 (en) 2015-10-12 2021-07-14 Pioneer Hi-Bred International, Inc. Biologicals and their use in plants
US10177142B2 (en) 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US9620200B1 (en) * 2016-03-26 2017-04-11 Arm Limited Retention voltages for integrated circuits
US10247777B1 (en) * 2016-11-10 2019-04-02 Teseda Corporation Detecting and locating shoot-through timing failures in a semiconductor integrated circuit
DE112018000380T5 (de) * 2017-01-13 2019-09-26 Semiconductor Energy Laboratory Co., Ltd. Speichervorrichtung, Halbleitervorrichtung, elektronisches Bauelement und elektronisches Gerät
US9947673B1 (en) 2017-04-04 2018-04-17 United Microelectronics Corp. Semiconductor memory device
US10032777B1 (en) 2017-06-05 2018-07-24 United Microelectronics Corp. Array of dynamic random access memory cells
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
JP2019046199A (ja) * 2017-09-01 2019-03-22 株式会社半導体エネルギー研究所 プロセッサ、および電子機器
TWI732090B (zh) 2018-01-16 2021-07-01 聯華電子股份有限公司 記憶體元件以及其操作方法
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
KR102434565B1 (ko) * 2018-01-19 2022-08-19 미쓰비시덴키 가부시키가이샤 박층 캐패시터 및 박층 캐패시터의 제조 방법
US10746792B1 (en) * 2018-11-30 2020-08-18 Amazon Technologies, Inc. Debug mechanisms for a processor circuit
CN114067863A (zh) * 2020-10-12 2022-02-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145134A (ja) 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法
US20140269013A1 (en) 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60214629A (ja) * 1984-04-10 1985-10-26 Mitsubishi Electric Corp アナログ信号選択回路
JP2689416B2 (ja) 1986-08-18 1997-12-10 日本電気株式会社 フリツプフロツプ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5039883A (en) 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
US5257223A (en) * 1991-11-13 1993-10-26 Hewlett-Packard Company Flip-flop circuit with controllable copying between slave and scan latches
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147530A (ja) * 1993-11-24 1995-06-06 Mitsubishi Electric Corp ラッチ回路及びマスタースレーブ型フリップフロップ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH09270677A (ja) * 1995-09-05 1997-10-14 Mitsubishi Electric Corp フリップフロップ回路及びスキャンパス並びに記憶回路
US6078194A (en) 1995-11-13 2000-06-20 Vitesse Semiconductor Corporation Logic gates for reducing power consumption of gallium arsenide integrated circuits
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3363691B2 (ja) * 1996-03-13 2003-01-08 シャープ株式会社 半導体論理集積回路
US6260165B1 (en) * 1996-10-18 2001-07-10 Texas Instruments Incorporated Accelerating scan test by re-using response data as stimulus data
US5980092A (en) 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
US6708303B1 (en) * 1998-03-06 2004-03-16 Texas Instruments Incorporated Method and apparatus for controlling a seperate scan output of a scan circuit
US6049883A (en) 1998-04-01 2000-04-11 Tjandrasuwita; Ignatius B. Data path clock skew management in a dynamic power management environment
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6204695B1 (en) 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6281710B1 (en) 1999-12-17 2001-08-28 Hewlett-Packard Company Selective latch for a domino logic gate
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3727838B2 (ja) 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
US6570801B2 (en) 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
JP2002148309A (ja) * 2000-11-13 2002-05-22 Hitachi Ltd 半導体集積回路
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10119051B4 (de) 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
JP2002340986A (ja) * 2001-05-22 2002-11-27 Hitachi Ltd 半導体集積回路、および半導体集積回路の故障検出方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
ATE421098T1 (de) 2002-06-21 2009-01-15 Koninkl Philips Electronics Nv Schaltung mit asynchron arbeitenden komponenten
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7539915B1 (en) * 2003-01-07 2009-05-26 Marvell Israel (Misl) Ltd. Integrated circuit testing using segmented scan chains
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7076748B2 (en) 2003-08-01 2006-07-11 Atrenta Inc. Identification and implementation of clock gating in the design of integrated circuits
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060095975A1 (en) 2004-09-03 2006-05-04 Takayoshi Yamada Semiconductor device
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7256622B2 (en) 2004-12-08 2007-08-14 Naveen Dronavalli AND, OR, NAND, and NOR logical gates
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7576582B2 (en) 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8045401B2 (en) * 2009-09-18 2011-10-25 Arm Limited Supporting scan functions within memories
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
EP2502272B1 (en) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
EP2510541A4 (en) 2009-12-11 2016-04-13 Semiconductor Energy Lab NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME
KR20220145923A (ko) 2009-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
CN102804603B (zh) 2010-01-20 2015-07-15 株式会社半导体能源研究所 信号处理电路及其驱动方法
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI590249B (zh) 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
US20120250457A1 (en) * 2011-03-28 2012-10-04 Pgs Americas, Inc. Systems and methods for wireless communication in a geophysical survey streamer
JP5879165B2 (ja) 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
KR101277683B1 (ko) 2011-07-15 2013-06-21 주식회사 동성기업 고기밀성능과 고단열성능을 가진 창문구조
US9159409B2 (en) * 2011-09-16 2015-10-13 Advanced Micro Devices, Inc. Method and apparatus for providing complimentary state retention
US8982607B2 (en) * 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP6105266B2 (ja) * 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
JP6088253B2 (ja) 2012-01-23 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP5917285B2 (ja) * 2012-05-11 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR102112364B1 (ko) * 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102010454B1 (ko) * 2012-12-26 2019-08-13 삼성전자주식회사 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치
US9190172B2 (en) 2013-01-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8792288B1 (en) * 2013-01-30 2014-07-29 Texas Instruments Incorporation Nonvolatile logic array with built-in test drivers
US8952723B2 (en) 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6316630B2 (ja) * 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
TWI640014B (zh) 2013-09-11 2018-11-01 半導體能源研究所股份有限公司 記憶體裝置、半導體裝置及電子裝置
GB2519353A (en) * 2013-10-18 2015-04-22 St Microelectronics Res & Dev Testing method, testing apparatus and circuit for use with scan chains
TWI646782B (zh) 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
WO2015193777A1 (en) 2014-06-20 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105445653B (zh) * 2014-09-29 2019-11-08 恩智浦美国有限公司 具有低功耗扫描触发器的集成电路
WO2016055903A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
WO2016128853A1 (en) * 2015-02-09 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145134A (ja) 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法
US20140269013A1 (en) 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Also Published As

Publication number Publication date
US11374023B2 (en) 2022-06-28
JP2016082593A (ja) 2016-05-16
CN112671388B (zh) 2024-07-05
JP2016192792A (ja) 2016-11-10
US20200168635A1 (en) 2020-05-28
DE112015004644T5 (de) 2017-07-06
US20170373092A1 (en) 2017-12-28
KR102341741B1 (ko) 2021-12-22
KR20170067731A (ko) 2017-06-16
US20170005658A1 (en) 2017-01-05
JP6998977B2 (ja) 2022-01-18
TWI703823B (zh) 2020-09-01
CN112671388A (zh) 2021-04-16
US20160105174A1 (en) 2016-04-14
US20220328530A1 (en) 2022-10-13
JP6982650B2 (ja) 2021-12-17
CN106797213A (zh) 2017-05-31
JP7325495B2 (ja) 2023-08-14
US20190221586A1 (en) 2019-07-18
TW202044768A (zh) 2020-12-01
US10453863B2 (en) 2019-10-22
US9385713B2 (en) 2016-07-05
TWI663835B (zh) 2019-06-21
US9704882B2 (en) 2017-07-11
JP2023157022A (ja) 2023-10-25
WO2016055913A1 (en) 2016-04-14
KR20210157472A (ko) 2021-12-28
JP2020127219A (ja) 2020-08-20
TW201630351A (zh) 2016-08-16
TW202332208A (zh) 2023-08-01
KR20220119177A (ko) 2022-08-26
US10153301B2 (en) 2018-12-11
JP2020061788A (ja) 2020-04-16
US20210074734A1 (en) 2021-03-11
JP2022031970A (ja) 2022-02-22
US10825836B2 (en) 2020-11-03
TWI782310B (zh) 2022-11-01
TW201941544A (zh) 2019-10-16
JP6651326B2 (ja) 2020-02-19
CN106797213B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
KR102433326B1 (ko) 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
KR102624463B1 (ko) 회로, 논리 회로, 프로세서, 전자 부품 및 전자 기기
KR102369840B1 (ko) 회로, 반도체 장치, 및 클럭 트리
JP2016110688A (ja) 半導体装置及びその駆動方法
JP2016105590A (ja) 論理回路、および論理回路を有する半導体装置
TWI646782B (zh) 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right