KR102010454B1

KR102010454B1 - 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치

Info

Publication number: KR102010454B1
Application number: KR1020120153248A
Authority: KR
Inventors: 김민수
Original assignee: 삼성전자주식회사
Priority date: 2012-12-26
Filing date: 2012-12-26
Publication date: 2019-08-13
Also published as: TWI610538B; TW201433088A; US20140176212A1; KR20140083464A; US8957717B2

Abstract

본 발명의 실시 예에 따른 스캔 플립-플롭은 스캔 인에이블 신호에 응답하여 데이터 신호 또는 스캔 입력 신호를 출력하는 선택기와 클락 신호와 저전압 제어 신호에 기초하여 상기 선택기의 출력 신호와 상기 데이터 신호 중에서 어느 하나를 래치하는 플립-플롭을 포함할 수 있다.

Description

스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치{SCAN FLIP-FLOP, METHOD THEREOF AND DEVICE INCLUDING THE SAME}

본 발명의 개념에 따른 실시 예는 스캔 플립-플롭에 관한 것으로, 특히 홀드 시간을 감소시켜 보다 안정적으로 동작할 수 있는 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치에 관한 것이다.

종래의 마스터-슬레이브(master-slave) 플립-플롭은 작은 면적과 높은 신뢰성으로 폭넓게 사용되고 있다. 상기 마스터-슬레이브 플립-플롭은 낮은 동작 전압에서도 좋은 동작 특성을 보이고 있다.

하지만, 상기 낮은 동작 전압에서 상기 마스터-슬레이브 플립-플롭의 홀드 마진(hold margin)이 상당히 증가하기 때문에, 상기 낮은 동작 전압에서 상기 마스터-슬레이브 플립-플롭의 동작을 보장하기 위해서, 상기 마스터-슬레이브 플립-플롭은 홀드 버퍼들(hold buffers)을 포함해야 한다.

높은 동작 전압에서 상기 마스터-슬레이브 플립-플롭의 동작은 상기 추가된 홀드 버퍼들에 의해서 제한을 받을 수 있다.

본 발명이 이루고자 하는 기술적인 과제는 홀드 시간을 감소시켜 보다 안정적으로 동작할 수 있는 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치를 제공하는 것이다.

본 발명의 실시 예에 따른 스캔 플립-플롭은 스캔 인에이블 신호에 응답하여 데이터 신호 또는 스캔 입력 신호를 출력하는 선택기와, 클락 신호와 저전압 제어 신호에 기초하여 상기 선택기의 출력 신호와 상기 데이터 신호 중에서 어느 하나를 래치하는 플립-플롭을 포함할 수 있다.

상기 저전압 제어 신호가 제1레벨일 때, 상기 플립-플롭은 상기 클락 신호에 따라 상기 데이터 신호를 래치할 수 있다.

상기 스캔 인에이블 신호가 제1레벨이고, 상기 저전압 제어 신호가 제2레벨일 때, 상기 선택기는 상기 데이터 신호를 출력하고, 상기 플립-플롭은 상기 선택기로부터 출력되는 상기 데이터 신호를 상기 클락 신호에 따라 래치할 수 있다.

상기 스캔 인에이블 신호가 제2레벨이고, 상기 저전압 제어 신호가 제2레벨일 때, 상기 선택기는 상기 스캔 입력 신호를 출력하고, 상기 플립-플롭은 상기 선택기로부터 출력되는 상기 스캔 입력 신호를 상기 클락 신호에 따라 래치할 수 있다.

상기 스캔 플립-플롭은 상기 선택기로 입력되는 상기 데이터 신호, 상기 선택기로 입력되는 상기 스캔 입력 신호, 및 상기 선택기의 출력 신호 중에서 적어도 어느 하나를 지연시키는 적어도 하나의 지연 회로를 더 포함할 수 있다.

상기 플립 플롭은 상기 저전압 제어 신호에 응답하여 상기 선택기의 출력 신호 또는 상기 데이터 신호를 출력하는 멀티플렉서와, 상기 클락 신호에 따라 상기 멀티플렉서의 출력 신호를 래치할 수 있다.

상기 플립-플롭은 에지-트리거 플립-플롭, 마스터-슬레이브 플립-플롭, 펄스-기반 플립-플롭, 세미-다이나믹 플립-플롭, 더블 에지 트리거 플립-플롭 또는 센스-앰플리파이어 플립-플롭으로 구현될 수 있다.

본 발명의 실시 예에 따른 데이터 처리 장치는 상기 스캔 플립-플롭과, 상기 스캔 플립-플롭을 제어하는 로직 회로를 포함할 수 있다.

상기 데이터 처리 장치는 시스템 온 칩(system on chip), 프로세서(processor), CPU(central processing unit), PC(personal computer), 데이터 서버, 스마트 폰 또는 태블릿 PC일 수 있다.

본 발명의 실시 예에 따른 스캔 플립-플롭의 동작 방법은 스캔 인에이블 신호에 응답하여 데이터 신호 또는 스캔 입력 신호를 제1출력 신호로서 출력하는 단계와, 클락 신호와 저전압 제어 신호에 기초하여 상기 제1출력 신호와 상기 데이터 신호 중에서 어느 하나를 래치하는 단계를 포함할 수 있다.

상기 래치하는 단계는 상기 저전압 제어 신호에 응답하여 상기 제1출력 신호 또는 상기 데이터 신호를 제2출력 신호로서 출력하는 단계와 상기 클락 신호에 따라 상기 제2출력 신호를 래치하는 단계를 포함할 수 있다.

본 발명의 실시 예에 따른 스캔 플립-플롭은 홀드 시간을 감소시켜 보다 안정적으로 동작할 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 스캔 플립-플롭의 개략적인 블락도이다.
도 2는 도 1에 도시된 플립-플롭의 일 실시 예를 나타내는 개략적인 블락도이다.
도 3은 본 발명의 다른 실시 예에 따른 스캔 플립-플롭의 개략적인 블락도이다.
도 4는 도 1 또는 도 3에 도시된 스캔 플립-플롭의 동작 방법을 설명하기 위한 플로우 차트이다.
도 5는 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 일 실시 예를 나타내는 블락도이다.
도 6은 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 다른 실시 예를 나타내는 블락도이다.
도 7은 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 또 다른 실시 예를 나타내는 블락도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어를 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 스캔 플립-플롭의 개략적인 블락도이다.

도 1을 참조하면, 스캔 플립-플롭(scan flip-flop; 10)은 선택기(selector; 20), 및 플립-플롭(flip-flop; 30)을 포함할 수 있다.

선택기(20)는, 스캔 인에이블 신호(scan enable signal; SE)에 응답하여, 데이터 신호(DIN) 또는 스캔 입력 신호(SIN)를 출력 신호(ZZ)로서 플립-플롭(30)으로 출력할 수 있다. 예컨대, 선택기(20)는 멀티플렉서(multiplexer)로 구현될 수 있다.

실시 예에 따라, 스캔 입력 신호(SIN)는 스캔 플립-플롭(10), 예컨대 플립-플롭(30)을 테스트하기 위한 신호일 수 있다.

실시 예에 따라, 데이터 신호(DIN)는 1-비트 또는 그 이상의 비트들을 포함하는 병렬 데이터 신호일 수 있다.

스캔 인에이블 신호(SE)의 레벨이 제1레벨, 예컨대 로우 레벨(low level) 또는 로직(logic) 0일 때, 선택기(20)는 제1입력 포트(0)를 통해 입력된 데이터 신호 (DIN)를 출력 신호(ZZ)로서 플립-플롭(30)으로 출력할 수 있다.

스캔 인에이블 신호(SE)의 레벨이 제2레벨, 예컨대 하이 레벨(high level) 또는 로직 1일 때, 선택기(20)는 제2입력 포트(1)를 통해 입력된 스캔 입력 신호 (SIN)를 출력 신호(ZZ)로서 플립-플롭(30)으로 출력할 수 있다.

선택기(20)로부터 출력된 출력 신호(ZZ), 예컨대 데이터 신호(DIN) 또는 스캔 입력 신호(SIN)는 선택기(20)를 통하여 플립-플롭(30)의 스캔 입력 단자(SI)로 전송되기 때문에 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력되는 데이터 신호(DIN)보다 지연될 수 있다.

플립-플롭(30)은, 클락 신호(CK) 및 저전압 제어 신호(low voltage signal; LV)에 기초하여, 스캔 입력 단자(SI)로 입력된 선택기(20)의 출력 신호(ZZ)와 데이터 입력 단자(DI)로 입력된 데이터 신호(DIN) 중에서 어느 하나를 래치할 수 있다.

또한, 플립-플롭(30)은, 클락 신호(CK)에 따라, 래치된 신호(DIN 또는 ZZ)를 출력 단자(OUT)를 통하여 출력 신호(Q)로서 출력할 수 있다.

데이터 신호(DIN)는 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력될 수도 있고, 선택기(20)를 통해 플립-플롭(30)의 스캔 입력 단자(SI)로 입력될 수도 있다.

플립-플롭(30)은 데이터 신호(DIN)를 수신하는 데이터 입력 단자(DI), 선택기(20)의 출력 신호(ZZ)를 수신하는 스캔 입력 단자(SI), 저전압 제어 신호(LV)를 수신하는 스캔 인에이블 단자(SEI), 클락 신호(CK)를 수신하는 제어 단자(CK_IN), 및 래치된 신호(DIN 또는 ZZ)를 출력 신호(Q)로서 출력하는 출력 단자(OUT)를 포함할 수 있다.

래치된 신호(DIN 또는 ZZ)가 플립-플롭(30)의 출력 단자(OUT)를 통하여 출력 신호(Q)로서 출력되는 실시 예가 도 1에 도시되어 있으나, 실시 예에 따라 출력 신호(Q)와 상보적인 출력 신호가 출력될 수도 있다.

또한, 실시 예에 따라 플립-플롭(30)은 상기 상보적인 출력 신호를 출력하기 위한 출력 단자를 더 포함할 수도 있다.

도 1에 도시된 바와 같이, 저전압 제어 신호(LV)는 플립-플롭(30)의 스캔 인에이블 단자(SEI)를 통하여 플립-플롭(30)으로 입력되고, 스캔 인에이블 신호(SE)는 선택기(20)로 입력될 수 있다.

저전압 제어 신호(LV)의 레벨이 제1레벨일 때, 플립-플롭(30)은, 클락 신호(CK)에 따라, 플립-플롭(30)의 데이터 입력 단자(DI)를 통해 입력된 데이터 신호(DIN)를 래치할 수 있다.

즉, 저전압 제어 신호(LV)가 제1레벨일 때, 플립-플롭(30)은 스캔 인에이블 신호(SE)의 레벨에 상관없이 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력되는 데이터 신호(DIN)를 래치할 수 있다.

스캔 인에이블 신호(SE)가 제1레벨이고, 저전압 제어 신호(LV)의 레벨이 제2레벨일 때, 플립-플롭(30)은, 클락 신호(CK)에 따라, 선택기(20)로부터 출력되는 데이터 신호(DIN)를 래치할 수 있다.

스캔 인에이블 신호(SE)가 제2레벨이고, 저전압 제어 신호(LV)가 제2레벨일 때, 플립-플롭(30)은, 클락 신호(CK)에 따라, 선택기(20)로부터 출력되는 스캔 입력 신호(SIN)를 래치할 수 있다.

저전압 제어 신호(LV)가 제1레벨일 때, 스캔 플립-플롭(10)은 스캔 인에이블 신호(SE)의 레벨에 상관없이 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력되는 데이터 신호(DIN)를 래치하는 정상 동작 모드(normal operation mode)를 수행할 수 있다.

상술한 바와 같이, 데이터 신호(DIN) 또는 스캔 입력 신호(SIN)가 선택기 (20)를 통하여 플립-플롭(30)의 스캔 입력 단자(SI)로 전송되므로, 본 발명의 실시 예에 따른 스캔 플립-플롭(10)의 셋업 시간(setup time)은 증가하고 홀드 시간 (hold time)은 감소할 수 있다.

따라서, 스캔 플립-플롭(10)은 홀드-시간 위배(hold-time violation) 문제를 쉽게 해소하고, 저전압(low voltage)에서도 안정적인 동작을 수행할 수 있다.

즉, 스캔 인에이블 신호(SE)가 제1레벨이고 저전압 제어 신호(LV)가 제2레벨일 때, 스캔 플립-플롭(10)은 저전압에서 선택기(20)를 통하여 플립-플립(20)의 스캔 입력 단자(SI)로 입력되는 데이터 신호(DIN)를 래치하는 저전압 동작 모드(low voltage operation mode)를 수행할 수 있다.

또한, 스캔 인에이블 신호(SE)가 제2레벨이고, 저전압 제어 신호(LV)가 제2레벨일 때, 스캔 플립-플롭(10)은 선택기(20)를 통하여 플립-플롭(30)의 스캔 입력 단자(SI)로 입력되는 스캔 입력 신호(SIN)를 래치하는 스캔 동작 모드(scan operation mode)를 수행할 수 있다.

스캔 인에이블 신호(SE)의 레벨과 저전압 제어 신호(LV)의 레벨은 정상 동작 모드, 저전압 동작 모드, 또는 스캔 동작 모드를 지시하는 모드 지시 신호에 따라 제어 신호 생성 회로(미도시)에 의해 결정될 수 있다.

스캔 플립-플롭(10)은 매우 작은 홀드 시간으로 스캔 동작을 수행하기 때문에 보다 안정적인 스캔 테스트를 보장할 수 있다. 스캔 플립-플롭(10)의 스캔 동작은 매우 느린 동작이므로 셋업(setup) 시간의 증가는 전혀 문제가 되지 않는다.

본 명세서에서는 스캔 플립-플롭(10)이 정상 동작 모드, 저전압 동작 모드, 및 스캔 동작 모드를 수행할 수 있다고 기재되어 있지만, 스캔 플립-플롭(10)에 고속 동작보다는 안정적인 동작이 요구될 때, 스캔 플립-플롭(10)은 고전압에서도 저전압 제어 신호(LV)에 따라 안정적으로 동작할 수도 있다.

즉, 스캔 플립-플롭(10)의 저전압 제어 신호(LV)는 스캔 플립-플롭(10) 또는 스캔 플립-플롭(10)을 포함하는 장치, 예컨대 데이터 처리 장치의 전압 상태에 따라 결정되는 것은 아니다.

도 2는 도 1에 도시된 플립-플롭의 일 실시 예를 나타내는 개략적인 블락도이다.

도 1 및 도 2를 참조하면, 플릅-플립(30)은 멀티플렉서(multiplexer; 33), 및 래치 회로(latch circuit; 35)를 포함할 수 있다.

실시 예에 따라, 플립-플롭(30)은 에지-트리거 플립-플롭(edge-triggered flip-flop), 마스터-슬레이브 플립-플롭(master-slave flip-flop), 펄스-기반 플립-플롭(pulse-base flip-flop), 세미-다이나믹 플립-플롭(semi-dynamic flip-flop), 더블 에지 트리거 플립-플롭(double edge trigger flip-flop) 또는 센스-앰플리파이어 플립-플롭(sense-amplifier flip-flop) 등으로 구현될 수 있다.

다른 실시 예에 따라, 플립-플롭(30)은 클락 신호(CK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에서 데이터를 래치하고, 클락 신호(CK)의 반 주기 동안, 예컨대 다음번 하강 에지 또는 상승 에지까지 상기 데이터를 유지하고, 상기 클락 신호의 나머지 반 주기 동안 프리차지(precharge) 등의 동작을 수행하는 플립-플롭으로 구현될 수도 있다.

멀티플렉서(33)는, 저전압 제어 신호(LV)에 응답하여, 제1입력 포트(0)를 통해 입력된 데이터 신호(DIN) 또는 제2입력 포트(1)를 통해 입력된 선택기(20)의 출력 신호(ZZ)를 출력할 수 있다.

저전압 제어 신호(LV)가 제1레벨일 때, 멀티플렉서(33)는 제1입력 포트(0)를 통해 입력된 데이터 신호(DIN)를 래치 회로(35)로 출력할 수 있다.

즉, 저전압 제어 신호(LV)가 제1레벨일 때, 멀티플렉서(33)는 스캔 인에이블 신호(SE)의 레벨에 상관없이 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력된 데이터 신호(DIN)를 래치 회로(35)로 출력할 수 있다.

저전압 제어 신호(LV)가 제2레벨일 때, 멀티플렉서(33)는 제2입력 포트(1)를 통해 입력된 선택기(20)의 출력 신호(ZZ)를 래치 회로(35)로 출력할 수 있다.

예컨대, 스캔 인에이블 신호(SE)가 제1레벨이고, 저전압 제어 신호가 제2레벨일 때, 멀티플렉서(33)는 선택기(20)로부터 출력된 데이터 신호(DIN)를 래치 회로(35)로 출력할 수 있다.

스캔 인에이블 신호(SE)가 제2레벨이고, 저전압 제어 신호가 제2레벨일 때, 멀티플렉서(33)는 선택기(20)로부터 출력된 스캔 입력 신호(DIN)를 래치 회로(35)로 출력할 수 있다.

래치 회로(35)는, 클락 신호(CK)에 따라, 멀티플렉서(33)의 출력 신호(DIN 또는 ZZ)를 래치할 수 있다.

래치 회로(35)는 멀티플렉서(33)의 출력 신호(DIN 또는 ZZ)를 수신하는 입력 단자(IN), 클락 신호(CK)를 수신하는 제어 단자(CK_IN), 및 래치된 신호(DIN 또는 ZZ)를 출력 신호(Q)로서 출력하는 출력 단자(OUT)를 포함할 수 있다.

래치된 신호(DIN 또는 ZZ)가 래치 회로(35)의 출력 단자(OUT)를 통하여 출력 신호(Q)로서 출력되는 실시 예가 도 2에 도시되어 있으나, 실시 예에 따라 출력 신호(Q)와 상보적인 출력 신호가 출력될 수도 있다.

이때, 래치 회로(35)는 상기 상보적인 출력 신호를 출력하기 위한 출력 단자를 더 포함할 수도 있다.

저전압 제어 신호(LV)가 제1레벨일 때, 래치 회로(35)는, 클락 신호(CK)에 따라, 플립-플롭(30)의 데이터 입력 단자(DI)로 직접 입력된 데이터 신호(DIN)를 래치할 수 있다.

스캔 인에이블 신호(SE)가 제1레벨이고, 저전압 제어 신호(LV)가 제2레벨일 때, 래치 회로(35)는, 클락 신호(CK)에 따라, 선택기(20)로부터 출력된 데이터 신호(DIN)를 래치할 수 있다.

스캔 인에이블 신호(SE)가 제2레벨이고, 저전압 제어 신호(LV)가 제2레벨일 때, 래치 회로(35)는, 클락 신호(CK)에 따라, 선택기(20)로부터 출력된 스캔 입력 신호(SIN)를 래치할 수 있다.

래치 회로(35)는, 클락 신호(CK)에 따라, 래치된 신호(DIN 또는 ZZ)를 출력 단자(OUT)를 통하여 출력 신호(Q)로서 출력할 수 있다.

도 3은 본 발명의 다른 실시 예에 따른 스캔 플립-플롭의 개략적인 블락도이다.

도 3을 참조하면, 스캔 플립-플롭(10')은 선택기(20), 플립-플롭(30), 및 적어도 하나의 지연 회로(delay circuit; 40a, 40b, 또는 40c)를 포함할 수 있다.

적어도 하나의 지연 회로(40a, 40b, 또는 40c)는 선택기(20)로 입력되는 데이터 신호(DIN), 선택기(20)로 입력되는 스캔 입력 신호(SIN), 및 선택기(20)의 출력 신호(ZZ) 중에서 적어도 어느 하나를 지연시킬 수 있다.

예컨대, 적어도 하나의 지연 회로(40a, 40b, 또는 40c)는 인버터 체인 (inverter chain) 또는 버퍼(buffer)와 같이 해당 입력 신호를 지연시킬 수 있는 소자로 구현될 수 있다.

도 3에 도시된 선택기(20)의 동작과 플립-플롭(30)의 동작은 도 1과 도 2에서 설명한 바와 실질적으로 동일하다.

적어도 하나의 지연 회로(40a, 40b, 또는 40c)가 선택기(20)로 입력되는 데이터 신호(DIN), 선택기(20)로 입력되는 스캔 입력 신호(SIN), 및 선택기(20)의 출력 신호(ZZ) 중에서 적어도 어느 하나를 지연시키기 때문에, 스캔 플립-플롭(10')의 홀드 시간은 더욱 감소할 수 있다.

즉, 본 발명의 실시 예에 따른 스캔 플립-플롭(10')은 더욱 감소된 홀드 시간에 의해서 보다 안정적으로 동작할 수 있다.

따라서, 스캔 플립-플롭(10')은 동작 특성, 예컨대 저전압 동작 모드 및/또는 스캔 동작 모드의 특성을 더욱 보장받을 수 있다.

도 4는 도 1 또는 도 3에 도시된 스캔 플립-플롭의 동작 방법을 설명하기 위한 플로우 차트이다.

도 1부터 도 4를 참조하면, 선택기(20)는, 스캔 인에이블 신호(SE)에 응답하여, 데이터 신호(DIN) 또는 스캔 입력 신호(SIN)를 제1출력 신호로서 출력할 수 있다(S110).

플립-플롭(30)은, 클락 신호(CK)과 저전압 제어 신호(LV)에 기초하여, 상기 제1출력 신호와 데이터 신호(DIN) 중에서 어느 하나를 래치할 수 있다.

보다 구체적으로, 멀티플렉서(33)는, 저전압 제어 신호(LV)에 응답하여, 상기 제1출력 신호 또는 데이터 신호(DIN)를 제2출력 신호로서 출력할 수 있다 (S120). 래치 회로(35)는, 클락 신호(CK)에 따라, 상기 제2출력 신호를 래치할 수 있다(S130).

도 5는 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 일 실시 예를 나타내는 블락도이다.

도 5를 참조하면, 데이터 처리 장치(50)는 복수의 스캔 플립-플롭들(10a, 10b, ..., 10c)을 포함할 수 있다. 복수의 스캔 플립-플롭들(10a, 10b, ..., 10c) 각각의 구조와 동작은 도 1의 스캔 플립-플롭(10)의 구조와 동작과 실질적으로 동일하다.

복수의 스캔 플립-플롭들(10a, 10b, ..., 10c) 각각은 도 3에 도시된 스캔 플립-플롭(10')으로 구현될 수 있다.

첫 번째 스캔 플립-플롭(10a)은 데이터 신호(DIN)를 수신하는 제1단자(D)와 스캔 입력 신호(SIN)를 수신하는 제2단자(SI)를 포함할 수 있다.

각 스캔 플립-플롭(10b, ..., 10c)은 출력 데이터(Q)를 수신하는 단자(D)와 반전 출력 데이터(QB)를 수신하는 단자(SI)를 포함할 수 있다.

도 5에서는 설명의 편의를 위해, 출력 신호(Q)가 단자(D)로 입력되고, 반전 출력 신호(QB)가 단자(SI)로 직접 입력되는 실시 예가 도시되어 있으나, 실시 예에 따라 출력 신호(Q)는 단자(SI)로 입력되고 반전 출력 신호(QB)는 단자(D)로 직접 입력될 수도 있다.

실시 예에 따라, 출력 신호(Q)는 제1로직 네트워크(미도시)에 의해 처리된 후 단자(D)와 단자(SI) 중에서 어느 하나로 입력되고, 반전 출력 신호(QB)는 제2로직 네크워크(미도시)에 의해 처리된 후 단자(D)와 단자(SI) 중에서 다른 하나로 입력될 수도 있다.

상기 제1로직 네트워크와 상기 제2로직 네트워크는 동일한 로직 네트워크일 수도 있고, 서로 다른 로직 네트워크일 수도 있다. 예컨대, 로직 네트워크는 조합 로직 회로(combinational logic circuit)를 의미할 수도 있다.

각 스캔 플립-플롭(10a, 10b, ..., 10c)은 출력 신호(Q)를 출력하는 출력 단자(OUT)와 반전 출력 신호(QB)를 출력하는 반전 출력 단자(OUTB)를 포함하는 실시 예가 도시되어 있으나, 실시 예에 따라 각 스캔 플립-플롭(10a, 10b, ..., 10c)은 신호(Q 또는 QB)를 출력하는 출력 단자(OUT)만을 포함할 수 있다. 따라서, 각 스캔 플립-플롭(10a, 10b, ..., 10c)의 출력 단자(OUT)로부터 출력된 신호(Q 또는 QB)는 단자(D) 또는 단자(SI)로 직접 입력될 수도 있다.

데이터 처리 장치(50)는 집적 회로(integrated circuit(IC)), 시스템 온 칩 (system on chip(SoC)), CPU(central processing unit) 또는 프로세서(processor)로 구현될 수 있다.

도 6은 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 다른 실시 예를 나타내는 블락도이다.

도 6을 참조하면, 데이터 처리 장치(100)는 복수의 스캔 플립-플롭들(10-1, 10-2, 10-3, 및 10-4)을 포함하는 IC 또는 SoC로 구현될 수 있다.

도 6에 도시된 각 스캔 플립-플롭(10-1, 10-2, 10-3, 및 10-4)은 도 1에 도시된 스캔 플립-플롭(10) 또는 도 3에 도시된 스캔 플립-플롭(10')으로 구현될 수 있다.

복수의 스캔 플립-플롭들(10-1, 10-2, 10-3, 및 10-4) 각각은 클락 신호(CK)에 따라 로직 회로(120)와 데이터 통신을 수행할 수 있다.

실시 예에 따라, 로직 회로(120)는 동기 회로(synchronous circuit) 또는 비동기 회로(asynchronous circuit)로 구현될 수 있다.

로직 회로(120)는 데이터 신호(DIN) 또는 스캔 입력 신호(SIN)를 처리하고, 처리 결과에 대응되는 출력 신호, 예컨대 출력 데이터(Data-Out)를 출력할 수 있다.

도 7은 도 1 또는 도 3에 도시된 스캔 플립-플롭을 포함하는 데이터 처리 장치의 또 다른 실시 예를 나타내는 블락도이다.

도 7을 참조하면, 데이터 처리 장치(200, 300, 또는 400)는 PC(personal computer), 데이터 서버, 또는 휴대용 전자 장치로 구현될 수 있다.

휴대용 전자 장치(300)는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트 폰 (smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.

데이터 처리 장치(200, 300, 또는 400)는 프로세서(100), 파워 소스(power source; 210), 저장 장치(storage device; 220), 메모리(230), 입출력 포트들(240), 확장 카드(expansion card; 250), 네트워크 장치(network device; 260), 및 디스플레이(display; 270)를 포함한다.

데이터 처리 장치(200, 300, 또는 400)는 카메라 모듈 (280)을 더 포함할 수 있다.

프로세서(100)는 IC 또는 SoC로 구현된 도 6에 도시된 데이터 처리 장치를 의미할 수 있다. 프로세서(100)는 멀티-코어 프로세서(multi core processor)일 수 있다.

프로세서(100)는 구성 요소들(elements; 210~280) 중에서 적어도 하나의 동작을 제어할 수 있다. 파워 소스(210)는 구성 요소들(100, 및 210~280) 중에서 적어도 하나로 동작 전압을 공급할 수 있다.

저장 장치(220)는 하드디스크 드라이브(hard disk drive) 또는 SSD(solid state drive)로 구현될 수 있다.

메모리(230)는 프로세서(100)의 동작을 제어할 수 있는 프로그램 코드를 저장할 수 있는 불휘발성 메모리(non-volatile memory)로 구현될 수도 있고, 데이터를 저장할 수 있는 휘발성 메모리(volatile memory)로 구현될 수도 있다.

예컨대, 상기 불휘발성 메모리는 플래시 메모리(flash memory), eMMC (embedded multimedia card), 및 UFS(univeral flash storage)일 수 있다.

예컨대, 상기 휘발성 메모리는 DRAM(dynamic random access memory)일 수 있다.

실시 예에 따라, 메모리(230)에 대한 데이터 액세스 동작(data access operation), 예컨대, 리드 동작(read operation), 라이트 동작(write operation, 또는 프로그램 동작(program operation)), 또는 이레이즈 동작(erase opearation)을 제어할 수 있는 메모리 컨트롤러(memory controller)는 프로세서(100)에 집적 (integrated) 또는 임베디드(embedded)될 수 있다.

다른 실시 예에 따라, 상기 메모리 컨트롤러는 프로세서(100)와 메모리(230) 사이에 구현될 수 있다.

입출력 포트들(240)은 데이터 처리 장치(200, 300, 또는 400)로 데이터를 전송하거나 또는 데이터 처리 장치(200, 300, 또는 400)로부터 출력된 데이터를 외부 장치로 전송할 수 있는 포트들을 의미한다.

예컨대, 입출력 포트들(240)은 컴퓨터 마우스(computer mouse), 터치 패드 (touch pad)와 같은 포인팅 장치 (pointing device)를 접속하기 위한 포트, 디스플레이(270) 또는 프린터와 같은 출력 장치를 접속하기 위한 포트, 키패드(keypad), 또는 키보드와 같은 입력 장치를 접속하기 위한 포트, 또는 USB 드라이브를 접속하기 위한 포트일 수 있다.

확장 카드(250)는 SD(secure digital) 카드 또는 MMC(multimedia card)로 구현될 수 있다. 실시 예에 따라, 확장 카드(250)는 SIM (Subscriber Identification Module) 카드 또는 USIM(Universal Subscriber Identity Module) 카드일 수 있다.

네트워크 장치(260)는 외부와 데이터 처리 장치(200, 300, 또는 400)의 통신을 위해서 데이터 처리 장치(200)를 유선 네트워크 또는 무선 네트워크에 접속시킬 수 있는 장치를 의미한다.

디스플레이(270)는 저장 장치(220), 메모리(230), 입출력 포트들(240), 확장 카드(250), 또는 네트워크 장치(260)로부터 출력된 데이터를 디스플레이할 수 있다.

카메라 모듈(280)은 광학 이미지를 전기적인 이미지로 변환할 수 있는 모듈을 의미한다. 따라서, 카메라 모듈(280)로부터 출력된 전기적인 이미지는 저장 장치(220), 메모리(230), 또는 확장 카드(250)에 저장될 수 있다. 또한, 카메라 모듈 (280)로부터 출력된 전기적인 이미지는 디스플레이(220)를 통하여 디스플레이될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10 및 10': 스캔 플립-플롭
20: 선택기
30: 플립-플롭
40a, 40b, 및 40c: 지연 회로
DIN: 데이터 신호
SIN: 스캔 입력 신호
SE: 스캔 인에이블 신호
LV: 저전압 제어 신호

Claims

스캔 인에이블 신호에 응답하여, 수신된 제1 데이터 신호에 기반하여 생성된 제2 데이터 신호를 출력하거나 스캔 입력 신호를 출력하는 선택기; 및
클락 신호와 저전압 제어 신호에 기초하여, 상기 제2 데이터 신호 또는 상기 스캔 입력 신호를 포함하는 상기 선택기의 출력 신호와 상기 제1 데이터 신호 중에서 어느 하나를 래치하는 플립-플롭을 포함하는 스캔 플립-플롭.
제1항에 있어서,
상기 저전압 제어 신호가 제1레벨일 때, 상기 플립-플롭은 상기 클락 신호에 따라 상기 제1 데이터 신호를 래치하는 스캔 플립-플롭.
제1항에 있어서,
상기 스캔 인에이블 신호가 제1레벨이고 상기 저전압 제어 신호가 제2레벨일 때, 상기 선택기는 상기 제2 데이터 신호를 출력하고 상기 플립-플롭은 상기 선택기로부터 출력된 상기 제2 데이터 신호를 상기 클락 신호에 따라 래치하는 스캔 플립-플롭.
제1항에 있어서,
상기 스캔 인에이블 신호가 제2레벨이고 상기 저전압 제어 신호가 제2레벨일 때, 상기 선택기는 상기 스캔 입력 신호를 출력하고 상기 플립-플롭은 상기 선택기로부터 출력된 상기 스캔 입력 신호를 상기 클락 신호에 따라 래치하는 스캔 플립-플롭.
제1항에 있어서,
상기 선택기로 입력되는 제1 데이터 신호, 상기 선택기로 입력되는 스캔 입력 신호, 및 상기 선택기의 출력 신호 중에서 적어도 어느 하나를 지연시키기 위한 적어도 하나의 지연 회로를 포함하고,
상기 제2 데이터 신호는,
상기 제1 데이터 신호보다 지연되는 것을 특징으로 하는 스캔 플립-플롭.
제1항에 있어서,
상기 플립-플롭은,
상기 저전압 제어 신호에 응답하여, 상기 선택기의 상기 출력 신호 또는 상기 제1 데이터 신호를 출력하는 멀티플렉서; 및
상기 클락 신호에 따라, 상기 멀티플렉서의 출력 신호를 래치하는 래치 회로를 포함하는 스캔 플립-플롭.
제1항에 있어서,
상기 플립-플롭은,
에지-트리거 플립-플롭(edge-triggered flip-flop), 마스터-슬레이브 플립-플롭(master-slave flip-flop), 펄스-기반 플립-플롭(pulse-base flip-flop), 세미-다이나믹 플립-플롭(semi-dynamic flip-flop), 더블 에지 트리거 플립-플롭(double edge trigger flip-flop) 또는 센스-앰플리파이어 플립-플롭(sense-amplifier flip-flop)으로 구현되는 스캔 플립-플롭.
제1항의 스캔 플립-플롭; 및
상기 스캔 플립-플롭을 제어하는 로직 회로를 포함하는 데이터 처리 장치.
스캔 인에이블 신호에 응답하여, 제1 데이터 신호에 기반하여 생성된 제2 데이터 신호 또는 스캔 입력 신호를 제1 출력 신호로서 출력하는 단계; 및
클락 신호와 저전압 제어 신호에 기초하여, 상기 제1 출력 신호와 상기 제1 데이터 신호 중에서 어느 하나를 래치하는 단계를 포함하는 스캔 플립-플롭의 동작 방법.
제9항에 있어서,
상기 래치하는 단계는,
상기 저전압 제어 신호에 응답하여, 상기 제1 출력 신호 또는 상기 제1 데이터 신호를 제2 출력 신호로서 출력하는 단계; 및
상기 클락 신호에 따라, 상기 제2 출력 신호를 래치하는 단계를 포함하는 스캔 플립-플롭의 동작 방법.