TWI590249B - 積體電路，其驅動方法，及半導體裝置 - Google Patents

積體電路，其驅動方法，及半導體裝置 Download PDF

Info

Publication number
TWI590249B
TWI590249B TW100143740A TW100143740A TWI590249B TW I590249 B TWI590249 B TW I590249B TW 100143740 A TW100143740 A TW 100143740A TW 100143740 A TW100143740 A TW 100143740A TW I590249 B TWI590249 B TW I590249B
Authority
TW
Taiwan
Prior art keywords
flip
flop
data
transistor
circuit
Prior art date
Application number
TW100143740A
Other languages
English (en)
Other versions
TW201234377A (en
Inventor
遠藤正己
王丸拓郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201234377A publication Critical patent/TW201234377A/zh
Application granted granted Critical
Publication of TWI590249B publication Critical patent/TWI590249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H03K21/403—Arrangements for storing the counting state in case of power supply interruption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Thin Film Transistor (AREA)

Description

積體電路，其驅動方法，及半導體裝置
本發明係關於一種半導體電路、具有多個半導體電路的積體電路、積體電路的驅動方法以及使用積體電路的半導體裝置。
近年來，資訊化社會進一步發展，對於個人電腦、行動電話等的高速化、大容量化、小型化、輕量化等的要求增高。在這種時代的趨勢中，要求大型積體電路(LSI：Large Scale Integration)或中央處理單元(CPU：Central Processing Unit)的高整合化、工作高速化、低耗電化。
LSI或CPU等的積體電路安裝在電路基板或印刷線路板上，而用作各種電子裝置的部件之一。
使用積體電路的電子裝置的工作時和待機時的耗電量都受到重視。尤其是在可攜式電子裝置中，將電池用作電源，因此電力量有限，而可以使用的時間受到限制。此外，在車載電子裝置中，如果待機時的耗電量大，則有可能導致電池的使用壽命的降低。另外，在電動汽車中，因車載電子裝置的洩漏電流而每一定充電量的行車距離變短。
為了減少積體電路的待機時的耗電量，有效的是在積體電路所具有的半導體電路不進行運算的狀態下關閉電源。例如，已知如下方法(參照專利文獻1)等，即：與積體電路在同一晶片上設置電源斷路器，並且利用電源斷路器選擇性地使積體電路轉變為停止狀態來抑制耗電量。
但是，在積體電路所包括的半導體電路為揮發性半導體電路的情況下，當關閉積體電路的電源時，在半導體電路內正在被處理的資料消失。作為解決這種課題的方法，如下技術已被公開，即：除了積體電路以外，另行還設置即使關閉電源也能夠保持資料的記憶體電路部，並在使記憶體電路部保持資料之後關閉電源(參照專利文獻2、3)。至於專利文獻2所示的積體電路，因為當積體電路停止時使非揮發性記憶體電路部保持資料，所以當停止時不需要對積體電路供應電力，從而可以降低耗電量。
[專利文獻1]　美國專利申請公開第2003/052730號說明書
[專利文獻2]　PCT國際公開第2009/107408號
[專利文獻3]　美國專利申請公開第2004/105302號說明書
為了根據上述方法保持積體電路的資料，將容納在順序邏輯電路(例如，正反器(FF)等)中的資料移動到非揮發性記憶體電路部，且使該積體電路保持資料。上述順序邏輯電路是為了將資料保持在積體電路內而設置的。
然而，在包括無數的FF的巨大積體電路等的情況下，需要對記憶體電路部寫入無數的FF所保持的大量的資料。因此，在除了積體電路以外另行還設置記憶體電路部的情況下，因為藉由有限個數的信號線移動大量的資料，所以從積體電路寫入到記憶體電路部的工作費時間，而不能迅速轉變為停止狀態。其結果，因為不能頻繁地停止積體電路，所以減少耗電量的效果變小。
另外，當恢復工作時從記憶體電路部讀出停止之前的資料且在積體電路的各FF中容納該資料的工作也費時間，因此從停止狀態高速恢復是困難的。
在上述技術背景下研究開發了本發明。因此，本發明的課題之一是提供一種能夠迅速轉變為停止狀態且從停止狀態恢復的積體電路。本發明的課題之一是提供一種能夠降低耗電量而不使工作速度降低的積體電路。或者，本發明的課題之一是提供一種該積體電路的驅動方法。
於是，本案發明人按積體電路所具備的每個FF保存資料。FF為保持1位元的資料的順序邏輯電路。因此，藉由按每個FF保存資料，即使在包括無數的FF的巨大積體電路等的情況下，多個FF的每一個也按每1位元移動資料，即可。這樣能夠僅費移動1位元的資料的時間移動無數的FF的資料，從而可以迅速轉變為停止狀態。
明確而言，將每個高速工作的FF(在本說明書中稱為揮發性FF)電連接到用來儲存揮發性FF的工作狀態且即使電力供應停止也能夠保持資料的FF(在本說明書中稱為非揮發性FF)。
在工作時使用高速工作的揮發性FF，而在待機時從揮發性FF將資料移動到非揮發性FF，然後停止電力供應而轉變為停止狀態。由於每個揮發性FF設置有非揮發性FF，所以所移動的資料小，從而可以在短時間內移動資料。
另外，因為在恢復時也藉由各FF移動1位元的資料來可以恢復揮發性FF的資料，所以可以迅速恢復運算。再者，因為藉由輸入時鐘來控制從非揮發性FF輸出資料，非揮發性FF與揮發性FF同步，所以可以確實地從非揮發性FF將資料移動到揮發性FF。
另外，因為可以迅速從工作狀態轉變為停止狀態且從停止狀態恢復為工作狀態，所以可以頻繁地轉變為停止狀態，從而可以降低耗電量。
換言之，本發明的一個實施例是一種積體電路，包括：第一正反器；以及具有非揮發性記憶體電路的第二正反器，其中，在供應電力的工作狀態下第一正反器保持資料，在電力供應停止的停止狀態下第二正反器保持資料，並且，在從工作狀態轉變為停止狀態時從第一正反器將資料移動到第二正反器，在從停止狀態恢復為工作狀態時從第二正反器將資料移動到第一正反器。
另外，本發明的一個實施例是一種積體電路，包括：第一正反器；以及具備非揮發性記憶體電路的第二正反器，其中，在停止對第一正反器及第二正反器供應電力的停止狀態之前將保持在第一正反器中的資料移動到第二正反器，在停止狀態下由第二正反器保持該資料，並且，在停止狀態之後由第二正反器恢復第一正反器的該資料。
另外，本發明的一個實施例是一種積體電路，包括：被輸入第二正反器的輸出資料且選擇性地輸出被輸入的資料中的任何一個的選擇電路，其中，將選擇電路的輸出資料輸入到第一正反器，將第一正反器的輸出資料輸入到第二正反器。
根據上述本發明的一個實施例，在該積體電路中，因為按每個第一正反器設置有在停止狀態下也保持資料的非揮發性第二正反器，所以在轉變為停止狀態時，不藉由有限個數的信號線移動大量的資料，而按每個第一正反器將資料移動到非揮發性第二正反器即可，從而資料的移動在短時間內完了，可以迅速轉變為停止狀態。
如果積體電路可以迅速轉變為停止狀態，則可以頻繁地轉變為停止狀態，因此可以降低耗電量。
另外，因為在通常工作時可以使用通用的第一正反器，所以對可以使用的材料等的限制少，而也可以選擇能夠使正反器高速工作的材料等，從而可以降低耗電量，而不使工作速度降低。
另外，本發明的一個實施例是一種積體電路，其中，第二正反器包括：具備在半導體層中具有氧化物半導體的電晶體及儲存電容器的記憶體電路；以及運算部，在記憶體電路中，對在半導體層中具有氧化物半導體的電晶體的第一電極輸入所述第一正反器的輸出資料，在半導體層中具有氧化物半導體的電晶體的第二電極與所述儲存電容器的第一電極電連接，儲存電容器的第二電極接地，儲存電容器的第一電極及在半導體層中具有氧化物半導體的電晶體的第二電極構成保持資料的節點，運算部具有邏輯電路，邏輯電路具有具備電連接到節點的閘極電極的電晶體，並根據由所述節點保持的資料進行工作。
根據上述本發明的一個實施例，第二正反器使用利用截止電流被降低了的氧化物半導體的電晶體及儲存電容器構成記憶體電路。因為具備藉由截止電流被降低了的電晶體在儲存電容器中保持資料的結構，所以可以實現即使停止電力供應也能夠保持資料的非揮發性正反器。藉由具有非揮發性正反器來可以在短時間內使半導體電路轉變為停止狀態，因此可以頻繁地轉變為停止狀態，從而降低耗電量。
另外，本發明的一個實施例是一種積體電路，其中在半導體層中具有氧化物半導體的電晶體層疊於第一正反器、第二正反器的運算部或第二正反器所具有的儲存電容器。因此，即使除了第一正反器以外還設置具有記憶體電路的第二正反器，也不增大電路面積，從而可以實現高整合化。
另外，本發明的一個實施例是使用該積體電路的半導體裝置。
另外，本發明的一個實施例是一種積體電路的驅動方法，其中，在第一期間第一正反器儲存第一資料，在第一期間之後的第二期間第一正反器輸出第一資料且將第一資料儲存在第二正反器中，在第二期間之後的第三期間停止對積體電路供應電力，在第三期間之後的第四期間恢復對積體電路供應電力且輸出儲存在第二正反器中的第一資料，在第四期間之後的第五期間第一正反器儲存第一資料，並且，在第五期間之後的第六期間第一正反器儲存第二資料。
另外，本發明的一個實施例是一種積體電路的驅動方法，該積體電路包括被輸入第二正反器的輸出資料且選擇性地輸出被輸入的資料中的任何一個的選擇電路，在所述方法中，在第一期間從選擇電路輸出第一資料且第一正反器儲存第一資料，在第一期間之後的第二期間第一正反器輸出第一資料且將第一資料儲存在第二正反器中，在第二期間之後的第三期間停止對積體電路供應電力，在第三期間之後的第四期間恢復對積體電路供應電力且對選擇電路輸出儲存在第二正反器中的第一資料，在第四期間之後的第五期間從選擇電路將第一資料輸出到第一正反器且第一正反器儲存第一資料，並且，在第五期間之後的第六期間從選擇電路輸出第二資料。
在本說明書中，邏輯電路是指AND電路或NOT電路等的進行邏輯運算的電路。將上述電路也稱為邏輯運算電路。另外，在本說明書中，有時將組合多個邏輯電路而成的電路也總稱為邏輯電路。
在本說明書中，正反器(FF)是指根據控制信號儲存或輸出1位元的輸入資料的順序邏輯電路。也可以組合多個邏輯電路來構成FF。
在本說明書中，半導體電路是指將多個邏輯電路、順序邏輯電路、記憶體電路等組合而成的電路。
注意，在本說明書中，“第一”、“第二”這些序數詞是為了方便起見而使用的，並不表示製程順序或疊層順序等的特定順序。此外，這些序數詞不表示用來特定發明的事項的固有名稱。
注意，一般來說，電壓是指某兩個點的電位之間的差(又稱作電位差)。但是，因為有時電壓值和電位值的兩者在電路圖等中都用伏特(V)來表示，所以難以區別電壓值和電位值。於是，在本說明書中，除了特別指定的情況以外，有時將某一點的電位與作為基準的電位(也稱為基準電位)之間的電位差用於該點的電壓。
根據本發明，可以提供能夠迅速轉變為停止狀態且從停止狀態恢復的積體電路。可以提供能夠降低耗電量而不使工作速度降低的積體電路。或者，可以提供該積體電路的驅動方法。
參照圖式詳細說明實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以在不脫離本發明的宗旨及其範圍的情況下變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意，在以下說明的發明結構中，在不同的圖式之間共同使用同一圖式標記來表示同一部分或具有同一功能的部分，而省略其重複說明。
實施例1
在本實施例中，對用於本發明的一個實施例的積體電路的半導體電路進行說明。本發明的一個實施例的積體電路具有多個本實施例所示的半導體電路。圖1示出本實施例的半導體電路。
圖1所示的半導體電路具有非揮發性FF101、揮發性FF103、選擇電路105、反相器電路107以及NAND電路109。對半導體電路輸入第一控制信號(OS-RD)、第二控制信號(OS-WE)、時鐘信號(CLK)、外部輸入資料(IN)，並且從半導體電路輸出外部輸出資料(OUT)。
非揮發性FF101具有輸入端子(D1)、輸出端子(Q1)及時鐘輸入端子(ck1)。非揮發性FF101的輸出端子(Q1)與選擇電路105的一方的輸入端子電連接，非揮發性FF101的輸入端子(D1)與揮發性FF103的輸出端子(Q2)電連接，對非揮發性FF101的時鐘輸入端子(ck1)輸入第二控制信號(OS-WE)。當對時鐘輸入端子(ck1)輸入H位準的信號時，非揮發性FF101儲存輸入在輸入端子(D1)中的資料，並且當對時鐘輸入端子(ck1)輸入L位準的信號時，非揮發性FF101從輸出端子(Q1)輸出所儲存的資料。非揮發性FF101是包括即使停止電力供應也能夠保持資料的記憶體電路的FF。
另外，FF的輸入端子是指被輸入儲存在FF中的資料的佈線，而FF的輸出端子是指從FF輸出資料的佈線。FF的時鐘輸入端子是指被輸入將FF的工作從資料的儲存轉換為輸出或從資料的輸出轉換為儲存的信號的佈線。
另外，非揮發性FF101也可以具有重設信號輸入端子。藉由對重設信號輸入端子輸入重設信號，可以以不與時鐘同步的任意時序對FF的內部狀態進行重設。
明確而言，用於非揮發性FF101的電路可以由圖2所示的電路構成。另外，在實施例2中詳細說明非揮發性FF的具體電路結構及工作。
揮發性FF103具有輸入端子(D2)、輸出端子(Q2)和時鐘輸入端子(ck2)。揮發性FF103的輸出端子(Q2)電連接到非揮發性FF101的輸入端子(D1)及半導體電路的輸出端子。揮發性FF103的輸入端子(D2)電連接到選擇電路105的輸出端子。對揮發性FF103的時鐘輸入端子(ck2)輸入NAND電路109的輸出信號。當對時鐘輸入端子(ck2)輸入L位準的信號時，揮發性FF103儲存輸入在輸入端子(D2)中的資料，並且當對時鐘輸入端子輸入H位準的信號時，揮發性FF103從輸出端子(Q2)輸出所儲存的資料。
揮發性FF103是當半導體電路進行通常工作時驅動的電路。因此，較佳地是，作為揮發性FF103使用能夠高速工作的FF。揮發性FF103例如可以由圖3所示的電路構成。
圖3所示的揮發性FF103具有第五反相器電路301、第一類比開關303、第二類比開關309、第一鎖存電路320及第二鎖存電路330。
第一鎖存電路320具有第一反相器電路305及第二反相器電路307。第一鎖存電路320的輸入端子與第一類比開關303電連接，並且第一鎖存電路320的輸出端子與第二類比開關309電連接。
輸入到第一鎖存電路320的資料被第一反相器電路305反相，而被輸出到第二類比開關309。同時，被第一反相器電路305反相的資料也輸入到第二反相器電路307，並被第二反相器電路307再次反相而成為與原來的資料相同的值。將被第二反相器電路307反相的資料再次輸入到第一反相器電路305而重複相同的工作。由此，第一鎖存電路320藉由回饋所輸入的資料，在被供應電力的期間保持所儲存的資料。另外，將如上所述使第一類比開關303處於導通狀態，使第二類比開關309處於截止狀態，且在第一鎖存電路320內保持資料的狀態稱為在揮發性FF中儲存資料的狀態。
第二鎖存電路330具有第三反相器電路311及第四反相器電路313。第二鎖存電路330的輸入端子與第二類比開關309電連接，並且第二鎖存電路330的輸出端子與輸出端子(Q2)電連接。第二鎖存電路330藉由與第一鎖存電路320相同的結構及工作保持資料。另外，當使第一類比開關303處於截止狀態，且使第二類比開關309處於導通狀態時，第一鎖存電路320、第二鎖存電路330、揮發性FF103的輸出端子處於導通狀態。如此，將揮發性FF103輸出資料的狀態稱為揮發性FF輸出資料的狀態。
揮發性FF103根據從時鐘輸入端子(ck2)輸入的信號儲存資料且輸出資料。當對時鐘輸入端子(ck2)輸入L位準的信號時，對第一類比開關303的控制端子輸入被第五反相器電路301反相的H位準的信號而成為導通狀態。另外，類比開關具有第一端子、第二端子及控制端子，並且當對控制端子輸入的信號為H位準的信號時，類比開關成為使電流從第一端子流到第二端子的導通狀態，並且當對控制端子輸入的信號為L位準的信號時，類比開關成為遮斷從第一端子流到第二端子的電流的截止狀態。第二類比開關309被輸入H位準的信號而成為截止狀態。因此，從輸入端子(D2)輸入的資料保持在第一鎖存電路320中。
接著，當對時鐘輸入端子(ck2)輸入H位準的信號時，第一類比開關303成為截止狀態且第二類比開關309成為導通狀態，因此將由第一鎖存電路320保持的資料輸入到第二鎖存電路330並保持該資料，並將其輸出到輸出端子(Q2)。
因為只有揮發性邏輯電路在揮發性FF103中保持資料，所以當電力供應停止時，資料消失。注意，用於本發明的揮發性FF不侷限於圖3所示的電路，只要用作FF，就可以為其他結構的電路。
另外，時鐘信號是以一定間隔重複H位準(也稱為H位準信號、高電源電位位準)和L位準(也稱為L位準信號、低電源電位位準)的信號。在正反器中，時鐘信號是從時鐘輸入端子輸入的信號，並用作將正反器的工作從資料的儲存轉換為資料的輸出的控制信號。
另外，揮發性FF103也可以與非揮發性FF101同樣具有重設信號輸入端子。
圖1所示的選擇電路105具有兩個輸入端子，對輸入端子的一方輸入非揮發性FF101的輸出資料，而對輸入端子的另一方輸入外部輸入資料(IN)。選擇電路105具有一個輸出端子，輸出端子與揮發性FF103的輸入端子(D2)電連接。選擇電路105是選擇輸入到揮發性FF103的資料的電路。選擇電路105從輸出端子輸出輸入到兩個輸入端子的資料中的任一方。由第一控制信號(OS-RD)控制選擇電路105輸出被輸入的兩個資料中的哪一方。當作為第一控制信號輸入H位準的信號時，選擇電路105輸出非揮發性FF101的輸出資料，而當輸入L位準的信號時，選擇電路105輸出外部輸入資料(IN)。
對反相器電路107的輸入端子輸入第二控制信號(OS-WE)。反相器電路107的輸出端子與NAND電路109的一方的輸入端子電連接。對NAND電路109的另一方的輸入端子輸入時鐘信號(CLK)。NAND電路109的輸出端子與揮發性FF103的時鐘輸入端子(ck2)電連接。因此，當第二控制信號(OS-WE)為L位準時，對揮發性FF103的時鐘輸入端子輸入時鐘信號(CLK)和反相的信號，而當第二控制信號(OS-WE)為H位準時，對揮發性FF103的時鐘輸入端子總是輸入H位準的信號，而與時鐘信號(CLK)的值無關。
接著，使用圖4A和圖4B的時序圖對本實施例的半導體電路的工作方法進行說明。注意，雖然在此為了簡化起見，採用L位準為=0V，但是不侷限於此。
在圖4A和圖4B的時序圖中，VDD表示半導體電路的電源。當打開半導體電路的電源時，電力供應到半導體電路內的邏輯電路，因此揮發性FF103能夠儲存且輸出資料，但是當切斷電源，停止對邏輯電路供應電力時，資料的儲存及輸出工作也停止，這之前儲存有的資料消失。但是，本實施例所示的非揮發性FF101是即使電力供應停止而邏輯電路停止工作也能夠保持資料的FF。
在圖4A和圖4B的時序圖中，FF(D2)示出儲存在揮發性FF103中的資料，而FF(Q2)示出揮發性FF013所輸出的資料。另外，OS-FF(D1)示出儲存在非揮發性FF101中的資料，而OS-FF(Q1)示出非揮發性FF101所輸出的資料。
圖4A的時序圖示出：打開電源啟動半導體電路的期間a；使揮發性FF103進行通常工作的期間b；當轉變為停止狀態時將揮發性FF103的資料移動到非揮發性FF101並保存該資料的期間c；以及切斷半導體電路的電源而轉變為停止狀態的期間d。
圖4B的時序圖示出：當半導體電路從停止狀態恢復時打開電源來啟動的期間a；將保存在非揮發性FF中的資料移動到揮發性FF來使揮發性FF恢復停止狀態之前的資料的期間b；以及揮發性FF再次進行通常工作的期間c。
在本實施例的半導體電路中，在通常工作時，對揮發性FF103輸入外部輸入資料(IN)，揮發性FF儲存外部輸入資料(IN)，並且輸出儲存在揮發性FF103中的作為外部輸出資料(OUT)的資料。
首先，示出到半導體電路啟動為止的起始工作。如圖4A的期間a所示，打開半導體電路的電源VDD。
此時，雖然也輸入時鐘信號(CLK)，但是到半導體電路完全啟動為止，即使輸入時鐘信號(CLK)，揮發性FF103也不儲存或輸出資料。此時，揮發性FF103的內部狀態不定(Z)。當揮發性FF具有重設信號輸入端子時，也可以以該時序輸入重設信號來規定揮發性FF的內部狀態。
在電源VDD完全啟動之後半導體電路開始工作。在第一期間(圖4A的期間b)，揮發性FF103根據時鐘信號(CLK)進行通常工作。此時，因為第一控制信號(OS-RD)保持L位準的信號，所以外部輸入資料(IN)從選擇電路105輸出到揮發性FF103的輸入端子(D2)。此時，當時鐘信號(CLK)成為H位準時，揮發性FF103儲存外部輸入資料(IN)，而當時鐘信號(CLK)成為L位準時，揮發性FF103輸出所儲存的資料。
此時，所輸出的資料作為半導體電路的外部輸出資料(OUT)被取出，並被輸出到非揮發性FF101的輸入端子(D1)。但是，因為第二控制信號(OS-WE)保持L位準，所以輸入到非揮發性FF的輸入端子(D1)的資料不儲存在非揮發性FF101中，而非揮發性FF101的內部狀態依然不定。
第一期間之後的第二期間(圖4A的期間c)是為了將半導體電路轉變為停止狀態而從揮發性FF103將資料移動到非揮發性FF101的期間。
在第二期間，首先作為第二控制信號(OS-WE)輸入H位準的信號。藉由作為第二控制信號(OS-WE)輸入H位準的信號，對非揮發性FF101的時鐘輸入端子(ck1)及揮發性FF103的時鐘輸入端子(ck2)輸入H位準的信號。
當對揮發性FF103的時鐘輸入端子(ck2)輸入H位準的信號時，揮發性FF103輸出所儲存的資料。
當對非揮發性FF101的時鐘輸入端子(ck1)輸入H位準的信號時，非揮發性FF101儲存輸入在輸入端子(D1)中的資料。此時，輸入在非揮發性FF101的輸入端子(D1)中的資料是揮發性FF103根據第二控制信號(OS-WE)輸出的資料。因此，非揮發性FF101儲存揮發性FF103即將時鐘輸入端子(ck1)被輸入H位準之前輸出的資料。
可以高速將資料從揮發性FF103移動到非揮發性FF101。這是因為保持在FF中的資料為1位元的資料而在非常短時間內資料移動完了的緣故。
接著，在第三期間(圖4A的期間d)切斷半導體電路的電源。在此，切斷半導體電路的電源是指：停止對半導體電路內的邏輯電路供應電力且停止對半導體電路輸入的所有信號、資料的供應。
此時，因為第二控制信號(OS-WE)從H位準轉變為L位準(0V)，所以非揮發性FF101的工作轉變為輸出所儲存的資料的工作。但是，同時切斷半導體電路的電源而也停止對非揮發性FF101內的邏輯電路供應電力。因此，如圖4A的期間d所示，非揮發性FF101的工作轉變，OS-FF(Q1)成為H位準，然後停止電力供應，而停止從非揮發性FF輸出資料。另外，實際上，在短時間內將非揮發性FF101的工作從儲存轉換為輸出且停止電力供應，因此從非揮發性FF101不輸出資料。但是，在圖4A的期間d，為了明確示出非揮發性FF101的工作轉變，在OS-FF(Q1)成為H位準之後停止電力供應。
在圖4A的期間d，停止對半導體電路所包括的邏輯電路供應電力，所以邏輯電路停止工作。由此，儲存在揮發性FF103內部的資料(FF(D2))消失。但是，因為即使停止電力供應，非揮發性FF101也能夠保持資料，所以儲存在非揮發性FF101中的資料(OS-FF(D1))繼續被保持。
此時由非揮發性FF101保持的資料是揮發性FF103即將轉變為停止狀態之前輸出的資料。
在上述過程中，在半導體電路中，當轉變為停止狀態時將揮發性FF所輸出的資料移動到非揮發性FF，在停止電力供應的期間也使非揮發性FF保持資料，因此可以在保持資料的狀態下轉變為停止狀態。另外，因為按每個FF移動資料，所以可以高速轉變為停止狀態。
在第三期間之後的第四期間(圖4B的期間a)，為了使半導體電路從停止狀態恢復，再打開半導體電路的電源恢復工作。此時，非揮發性FF101保持揮發性FF103即將轉變為停止狀態之前輸出的資料。
在半導體電路啟動而半導體電路內的邏輯電路開始工作時，儲存在非揮發性FF101中的資料被輸出到選擇電路105。
在第四期間之後的第五期間(圖4B的期間b)，選擇電路105將資料輸出到揮發性FF103，揮發性FF103儲存資料。在第五期間，首先作為第一控制信號(OS-RD)輸入H位準的信號。當作為第一控制信號(OS-RD)輸入H位準的信號時，選擇電路105輸出從非揮發性FF101輸入的資料。
接著，輸入時鐘信號(CLK)。將時鐘信號(CLK)輸入到NAND電路109的一方的輸入端子。此時，NAND電路109的另一方的輸入端子輸入有第二控制信號(OS-WE)被反相器電路107反相的信號，即H位準的信號。因此，從NAND電路109的輸出端子輸出使時鐘信號(CLK)反相的信號。將從NAND電路輸出的資料輸入到揮發性FF103的時鐘輸入端子(ck2)，並且揮發性FF103儲存且輸出資料。
當時鐘信號(CLK)成為H位準時，揮發性FF103儲存輸入在輸入端子(D2)中的資料。此時，輸入在揮發性FF103的輸入端子(D2)中的資料為非揮發性FF101藉由選擇電路105輸出的資料。
非揮發性FF101所輸出的資料是當轉變為停止狀態時從揮發性FF103移動的資料。換言之，在此，揮發性FF103儲存即將轉變為停止狀態之前保持的資料，恢復為停止狀態之前的狀態。
在第五期間之後的第六期間(圖4B的期間c)，藉由從選擇電路105將外部輸入資料(IN)輸入到揮發性FF103，來恢復半導體電路的通常工作。
在第六期間，首先作為第一控制信號(OS-RD)輸入L位準的信號。藉由作為第一控制信號(OS-RD)輸入L位準的信號，選擇電路105輸出外部輸入資料(IN)。
因此，揮發性FF103的輸入端子被輸入外部輸入資料(IN)，並根據輸入到時鐘輸入端子(ck2)的信號輸出外部輸出資料(OUT)。
如上所述，在本實施例的半導體電路中，當通常工作時，使用能夠高速工作的揮發性FF儲存且輸出資料，當轉變為停止狀態時，在將儲存在揮發性FF中的資料移動到非揮發性FF之後切斷電源，在停止電力供應的期間，使非揮發性FF保持資料。另外，當從停止狀態恢復時，藉由將保持在非揮發性FF中的資料移動到揮發性FF，來在將揮發性FF的狀態恢復為在轉變為停止狀態之前的狀態之後，進行通常工作。
本發明的積體電路是具備多個上述半導體電路的積體電路。例如，可以舉出：排列多個本實施例所示的半導體電路來保持資料的暫存器；以及作為基本要素將它們層疊而成的記憶體等。藉由使該多個半導體電路的每一個進行上述工作，當轉變為停止狀態時，按每個FF移動資料即可，這樣資料的移動會在短時間內完了，從而可以迅速轉變為停止狀態。
因此，藉由使用本實施例所示的半導體電路，可以提供能夠迅速轉變為停止狀態且從停止狀態恢復的積體電路。可以提供降低耗電量而不使工作速度降低的積體電路。另外，可以提供該積體電路的驅動方法。
本實施例可以與其他實施例組合。
實施例2
在本實施例中，示出實施例1所示的非揮發性FF的電路結構。圖2是非揮發性FF的電路結構的一個例子。
非揮發性FF具有記憶體電路及運算部。在圖2所示的非揮發性FF200中，作為記憶體電路具有在半導體層中具有氧化物半導體的電晶體219及儲存電容器221，並且作為運算部具有第一反相器電路203、第二反相器電路209、第一類比開關211、第二類比開關213、第一鎖存電路220及第二鎖存電路230。
電晶體219具備閘極電極、第一電極、第二電極，並是在半導體層中具有氧化物半導體的電晶體。因為電晶體219的通道形成區包括被高純度化的氧化物半導體，所以電晶體219具有截止電流顯著低的特性。
電晶體219的閘極電極與非揮發性FF200的時鐘輸入端子(ck1)電連接，並被輸入第二控制信號(OS-WE)。電晶體219的第一電極與第一類比開關211電連接，而電晶體219的第二電極與儲存電容器221的第一電極及第一反相器電路203的輸入端子電連接。
儲存電容器221具有第一電極、第二電極。儲存電容器221的第一電極電連接到電晶體219的第二電極及第一反相器電路203的輸入端子。儲存電容器221的第二電極接地。
在半導體層中具有氧化物半導體的電晶體219的第二電極及儲存電容器221的第一電極構成保持電荷的節點。
第一反相器電路203具有具備電連接到上述節點的閘極電極的電晶體。藉由由該電晶體的閘極電極、在半導體層中具有氧化物半導體的電晶體219的第二電極及儲存電容器221的第一電極形成節點，即使停止電力供應也可以在儲存電容器221中保存電荷。第一反相器電路203的輸出端子與第一鎖存電路220的輸入端子電連接。
另外，至於包括在第一反相器電路203中的電晶體，不需要作為半導體層使用氧化物半導體。在非揮發性FF200中，電晶體219以外的電晶體不關於到資料的保持，所以較佳地是，作為電晶體219以外的電晶體使用利用矽等形成的能夠高速工作的電晶體。
第一鎖存電路220具有第三反相器電路205及NAND電路215。第一鎖存電路220的輸入端子與第一反相器電路203的輸出端子電連接，而第一鎖存電路220的輸出端子與第二類比開關213電連接。第三反相器電路205是根據來自時鐘輸入端子(ck1)的信號工作的時鐘反相器電路。因此，因為第一鎖存電路以與時鐘信號同步的方式進行工作，所以可以更準確地輸入且輸出資料。另外，作為第三反相器電路205，也可以使用不具有與時鐘信號同步的功能的通常的反相器電路。
第二鎖存電路230具有第四反相器電路207及NAND電路217。第二鎖存電路230的輸入端子與第二類比開關213電連接，而第二鎖存電路230的輸出端子與第二反相器電路209的輸入端子電連接。NAND電路217是時鐘NAND電路。
另外，本實施例的非揮發性FF200具有復位輸入端子(reset)。NAND電路215的一方的輸入端子及NAND電路217的一方的輸入端子電連接到非揮發性FF200的復位輸入端子(reset)，並對第一鎖存電路220及第二鎖存電路230輸入重設信號(RESET)。當作為重設信號(RESET)輸入L位準的信號時，可以重寫保持在鎖存電路內的資料。因此，可以以任意的時序對非揮發性FF200的資料進行重設，而與時鐘的時序無關。
另外，除了進行重設時以外，作為重設信號(RESET)，輸入H位準的信號。在作為重設信號輸入H位準的信號之間，NAND電路215及NAND電路217分別進行使輸入到另一方的輸入端子的資料反相而將其輸出的工作。
輸入到第一鎖存電路220的資料被NAND電路215反相而輸出到第二類比開關213。同時，被NAND電路215反相的資料也輸入到第三反相器電路205，並被第三反相器電路205再次反相而成為與原來的資料相同的值。將被第三反相器電路205反相的資料再次輸入到NAND電路215而重複相同的工作。由此，第一鎖存電路220藉由回饋所輸入的資料來保持資料。第二鎖存電路也與第一鎖存電路220同樣保持資料。
第二反相器電路209的輸入端子與第二鎖存電路230的輸出端子電連接，並且第二反相器電路209的輸出端子與輸出端子(Q1)電連接，並輸出輸出資料(out)。
第一類比開關211及第二類比開關213分別具有第一端子、第二端子和控制端子。當對控制端子輸入的信號為H位準的信號時，第一類比開關211及第二類比開關213成為使電流從第一端子流到第二端子的導通狀態，並且當對控制端子輸入的信號為L位準的信號時，第一類比開關211及第二類比開關213成為遮斷從第一端子流到第二端子的電流的截止狀態。第一類比開關211的第一端子與輸入端子(D1)電連接，並被輸入輸入資料(in)，而第二端子與在半導體層中具有氧化物半導體的電晶體219的第一電極電連接。第一類比開關211的控制端子與時鐘輸入端子(CLK)電連接，並被輸入第二控制信號(OS-WE)。第二類比開關213的第一端子與第一鎖存電路220的輸出端子電連接，而第二類比開關213的第二端子與第二鎖存電路230的輸入端子電連接。第二類比開關213的控制端子與第五反相器電路201電連接。
第五反相器電路201與時鐘輸入端子(ck1)電連接，並被輸入第二控制信號(OS-WE)。第二控制信號(OS-WE)被第五反相器電路201反相，然後輸入到第二類比開關213及NAND電路217。
藉由第二控制信號(OS-WE)轉換第一類比開關211及第二類比開關213的導通和截止。明確而言，當第二控制信號(OS-WE)是H位準的信號時，第一類比開關211被輸入H位準的信號而成為導通狀態。此時，第二類比開關213被輸入被第五反相器電路201反相的L位準的信號而成為截止狀態。與第二控制信號為L位準的信號時相反，第一類比開關211成為截止狀態，而第二類比開關213成為導通狀態。因為對第一類比開關211及第二類比開關213總是輸入不同的信號，所以當一方處於導通狀態時，另一方一定成為截止狀態，而不發生兩者同時處於導通狀態的情況。
接著，對如下一系列的工作進行說明，該工作為：在非揮發性FF200中儲存資料(圖4A的期間c)，即使停止電力供應也保持資料(圖4A的期間d)，電源再次接通(圖4B的期間a)，輸出資料(圖4B的期間b)的工作。
首先，對在非揮發性FF200中儲存資料的方法進行說明。另外，在本實施例中，作為輸入資料(in)及輸出資料(out)，輸入並輸出實施例1所示的資料，而省略其詳細說明。
當在非揮發性FF200中儲存資料時，首先，作為第二控制信號(OS-WE)輸入H位準的信號(圖4A的期間c)。當作為第二控制信號(OS-WE)輸入H位準的信號時，對第二類比開關213輸入被第五反相器電路201反相的L位準的信號。當輸入L位準的信號時，第二類比開關213成為截止狀態，不對第二鎖存電路230輸入資料。另一方面，第一類比開關211被輸入H位準的信號而成為導通狀態。
另外，同時對電晶體219的閘極電極也輸入H位準的信號。電晶體219是作為半導體層使用氧化物半導體的電晶體，並是N通道型電晶體。因此，此時電晶體219成為導通狀態，經過第一類比開關211的輸入資料(in)藉由電晶體219輸入到儲存電容器221及第一反相器電路203。
當對儲存電容器221輸入輸入資料時，儲存電容器221保持輸入資料(in)。
當對第一反相器電路203輸入資料時，第一反相器電路203使所輸入的資料反相而將其輸出到第一鎖存電路220。
輸入到第一鎖存電路220的資料被NAND電路215反相而輸出到第二類比開關213。但是，此時，因為第二類比開關213處於截止狀態，所以資料不輸入到第二鎖存電路230。
同時，被NAND電路215反相的資料也輸入到第三反相器電路205，被第三反相器電路205再次反相，而成為與原來的資料相同的值。將被第三反相器電路205反相的資料再次輸入到NAND電路215而重複相同的工作。由此，第一鎖存電路220藉由回饋所輸入的資料來保持資料。
如上所述，將使第一類比開關211處於導通狀態，使第二類比開關213處於截止狀態，且在第一鎖存電路內保持資料的狀態稱為在非揮發性FF中儲存資料的狀態。
另外，與此相反，將如下狀態稱為非揮發性FF輸出資料的狀態，上述狀態是：使第一類比開關211處於截止狀態，使第二類比開關213處於導通狀態，第一鎖存電路220、第二鎖存電路230、第二反相器電路209及非揮發性FF200的輸出端子(Q1)處於導通狀態，而非揮發性FF200輸出信號的狀態。
接著，作為第二控制信號(OS-WE)輸入L位準的信號(圖4A的期間d)。當作為第二控制信號輸入L位準的信號時，第一類比開關211及電晶體219成為截止狀態。當電晶體219成為截止狀態時，由電晶體的第二電極和儲存電容器的第一電極構成的節點及作為第一反相器電路203的輸入端子的電晶體的閘極電極成為電絕緣的浮動狀態。
因為作為半導體層使用氧化物半導體的電晶體219的截止電流為由矽半導體等形成的電晶體的截止電流的十萬分之一以下，所以可以不考慮由於電晶體219的洩漏而導致的儲存在節點中的電荷的消失。也就是說，藉由利用作為半導體層使用氧化物半導體的電晶體219，儲存在儲存電容器221中的電荷不損失，從而可以實現即使沒有電力供應也能夠保持信號的非揮發性FF。
例如，當室溫下的電晶體219的截止電流為10zA(1zA(zeptoampere：仄普托安培)是1×10-21A)以下，並且儲存電容器221的電容值為10fF左右時，至少可以保持104秒以上的資料。另外，當然該保持時間根據電晶體的特性或電容值變動。
如此，因為在浮動狀態的節點中保持電荷，所以即使關上半導體電路的電源，非揮發性FF200也可以保持資料。因此，在此關上半導體電路的電源。
此時，第二類比開關213的控制端子輸入有H位準的信號，成為導通狀態而使第一鎖存電路220及第二鎖存電路230成為導通狀態。但是，因為停止對邏輯電路供應電力，所以第一鎖存電路220所保持的資料不輸入到第二鎖存電路230。另外，保持在第一鎖存電路220中的資料被第一鎖存電路220所具有的NAND電路215及第三反相器電路205的洩漏電流損傷，所以保持在第一鎖存電路220中的資料消失。
接著，對輸出儲存在非揮發性FF200中的資料的工作進行說明。
再次打開半導體電路的電源，恢復對非揮發性FF200內的邏輯電路供應的電力(圖4B的期間a)。
當對邏輯電路供應電力時，非揮發性FF200內的邏輯電路開始工作。此時，因為第二控制信號(OS-WE)依然為L位準，所以第一類比開關處於截止狀態，不被輸入輸入資料。
由此，將保持在儲存電容器221中的資料輸入到第一反相器電路203。因為儲存電容器221在電源不接通時也保持輸入資料(in)，所以此時輸入到第一反相器電路203的資料是與在轉變為停止狀態之前的輸入資料(in)同等的資料。
再者，被第一反相器電路203反相的資料輸入到第一鎖存電路220，被第一鎖存電路220的NAND電路215反相，而被輸出。
此時，因為第二類比開關213處於導通狀態，所以資料從第一鎖存電路220輸出到第二鎖存電路230。資料在被第二鎖存電路230反相之後，被第二反相器電路209反相，而從非揮發性FF200的輸出端子被輸出。
從非揮發性FF200輸出的輸出資料(out)是輸入到非揮發性FF的輸入資料被第一反相器電路203、第一鎖存電路220、第二鎖存電路230及第二反相器電路209反相一共4次的資料。因此，輸出資料(out)是與輸入到非揮發性FF200的輸入資料(in)同等的值。
上述方法是一種方法，其中在非揮發性FF中儲存資料，即使停止電力供應也保持輸入資料，且當電源再次接通時輸出與輸入資料同等的值的輸出資料。
另外，雖然在本實施例中作為非揮發性FF的儲存部採用將在半導體層中具有氧化物半導體的電晶體與儲存電容器組合的結構，但是本發明的非揮發性FF所具有的記憶體電路不侷限於此，只要用作如下非揮發性記憶體即可，該非揮發性記憶體是EPROM(Electrically Programmable Read Only Memory：電可程式唯讀記憶體)、EEPROM(Electrically Erasable and Programmable Read Only Memory：電可擦除可程式唯讀記憶體)、浮動閘極、鐵電隨機存取記憶體(FeRAM)、磁阻隨機存取記憶體(MRAM)、相變記憶體(PRAM)、阻變記憶體(ReRAM)、原子開關(Atom Switch)等。
藉由按每個揮發性FF製造即使停止電力供應也能夠保持資料的非揮發性FF，轉變為停止狀態時的資料的移動及從停止恢復時的資料的復原在短時間內完了，可以頻繁地轉變為停止狀態，因此可以提供耗電量降低的半導體電路。
藉由將本實施例所示的非揮發性FF用於實施例1所示的半導體電路，可以提供能夠迅速轉變為停止狀態的積體電路。或者，可以提供藉由在短時間內從停止狀態恢復來能夠降低耗電量而不使工作速度降低的半導體電路。另外，可以提供該積體電路的驅動方法。
本實施例可以與其他實施例組合。
實施例3
在本實施例中，參照圖5A至圖9C對根據本發明的一個實施例的積體電路的結構及製造方法進行說明。
圖5C是本實施例所示的半導體電路的電路結構。本實施例的半導體電路具有：作為半導體層使用氧化物半導體的電晶體562；將氧化物半導體以外的材料用於半導體層的電晶體560；以及儲存電容器564。本實施例所示的半導體電路是示出實施例1及實施例2所示的積體電路或半導體電路的一部分的電路。例如，可以將電晶體562、儲存電容器564及電晶體560分別用於圖2所示的非揮發性FF200所具有的電晶體219、儲存電容器221、第一反相器電路203所具有的電晶體。
在圖5C所示的半導體電路中，說明將作為半導體層使用氧化物半導體的電晶體562層疊在作為半導體層使用矽的電晶體560上的結構及其製造方法。藉由層疊電晶體，縮小電路的平面面積，從而可以實現高整合化。
<半導體裝置的剖面結構及平面結構>
圖5A至圖5C是半導體電路的結構的一個例子。圖5A示出半導體電路的剖面，圖5B示出半導體電路的上面。在此，圖5A相當於沿圖5B的A1-A2及B1-B2的剖面。圖5A及圖5B所示的半導體電路在下部具有使用第一半導體材料的電晶體560，並在上部具有使用第二半導體材料的電晶體562。在此，較佳地是，第一半導體材料與第二半導體材料不同。例如，作為第一半導體材料使用能夠進行高速工作的氧化物半導體以外的材料，來製造揮發性FF及非揮發性FF的運算部所具備的電晶體。另外，藉由作為第二半導體材料使用能夠在長時間保持電荷的氧化物半導體，可以製造非揮發性FF的記憶體電路所具有的電晶體。
作為第一半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，使用單晶半導體較佳。另外，也可以使用有機半導體材料等。在本實施例中，使用矽。
另外，雖然對上述電晶體都為N通道型電晶體的情況進行說明，但是當然也可以使用P通道型電晶體。另外，所公開的發明的技術本質在於為了保持資訊而將如氧化物半導體的能夠充分降低截止電流的半導體材料用於電晶體562，因此用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖5A至圖5C中的電晶體560包括：設置在包含半導體材料(例如，矽等)的基板500中的通道形成區516；夾著通道形成區516地設置的雜質區域520；接觸於雜質區域520的金屬化合物區域524；設置在通道形成區516上的閘極絕緣層508；以及設置在閘極絕緣層508上的閘極電極510。注意，雖然有時在圖中不具有源極電極或汲極電極，但是為了方便起見有時將這種結構也稱為電晶體。另外，在此情況下，為了對電晶體的連接關係進行說明，有時將源極區或汲極區稱為源極電極或汲極電極。換言之，在本說明書中，源極電極的記載會包括源極區。另外，汲極電極的記載會包括汲極區。
電極526連接到電晶體560的金屬化合物區域524的一部分。在此，電極526用作電晶體560的源極電極或汲極電極。另外，在基板500上以圍繞電晶體560的方式設置有元件分離絕緣層506，並且在電晶體560上設置有絕緣層528及絕緣層530。注意，為了實現高整合化，較佳地是，如圖5A所示採用電晶體560不具有側壁絕緣層的結構。另一方面，當重視電晶體560的特性時，也可以在閘極電極510的側面設置側壁絕緣層，並且以包括形成在與該側壁絕緣層重疊的區域中的雜質濃度不同的區域的方式設置雜質區域520。
圖5A至圖5C中的電晶體562包括：設置在絕緣層530上的源極電極或汲極電極542a和源極電極或汲極電極542b；與源極電極或汲極電極542a和源極電極或汲極電極542b電連接的氧化物半導體層544；覆蓋源極電極或汲極電極542a、源極電極或汲極電極542b和氧化物半導體層544的閘極絕緣層546；在閘極絕緣層546上以重疊於氧化物半導體層544的方式設置的閘極電極548a；設置在源極電極或汲極電極542a與氧化物半導體層544之間的與閘極電極548a的一部分重疊的區域中的絕緣層543a；以及設置在源極電極或汲極電極542b與氧化物半導體層544之間的與閘極電極548a的一部分重疊的區域中的絕緣層543b。另外，為了降低源極電極或汲極電極與閘極電極之間的電容，較佳地是，設置絕緣層543a及絕緣層543b，但是也可以採用不設置絕緣層543a及絕緣層543b的結構。
較佳地是，將氧化物半導體層544的氫濃度設定為5×1019atoms/cm3以下，較佳地設定為5×1018atoms/cm3以下，更佳地設定為5×1017atoms/cm3以下。另外，藉由二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectroscopy)來測量上述氧化物半導體層544中的氫濃度。如此，在氫濃度被充分降低，並藉由被供給足夠的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體層544中，容易降低載子濃度。例如，載子濃度低於1×1012/cm3，較佳地低於1×1011/cm3，更佳地低於1.45×1010/cm3。
注意，較佳地是，降低包含在氧化物半導體層中的Li、Na等的鹼金屬及Ca等的鹼土金屬等的雜質。具體地，包含在氧化物半導體層中的該雜質的濃度較佳地為2×1016/cm3以下，更佳地為1×1015/cm3以下。這些金屬元素具有低電負性，且易於與氧化物半導體層中的氧接合，因此在氧化物半導體層中有可能形成載子路徑(carrier path)，而氧化物半導體層被低電阻化(N型化)。
另外，雖然在圖5A至圖5C的電晶體562中，為了抑制起因於微型化而產生在元件之間的洩漏，使用被加工為島狀的氧化物半導體層544，但是也可以採用不被加工為島狀的結構。在不將氧化物半導體層544加工為島狀的情況下，可以防止由於加工時的蝕刻導致的氧化物半導體層544的污染。
圖5A至圖5C中的儲存電容器564包括源極電極或汲極電極542a、氧化物半導體層544、閘極絕緣層546和電極548b。換言之，源極電極或汲極電極542a用作儲存電容器564的一方的電極，而電極548b用作儲存電容器564的另一方的電極。
另外，在圖5A至圖5C的儲存電容器564中，藉由層疊氧化物半導體層544與閘極絕緣層546，可以充分確保源極電極或汲極電極542a與電極548b之間的絕緣性。當然，為了確保足夠的電容，也可以採用不具有氧化物半導體層544的儲存電容器564。此外，也可以採用具有與絕緣層543a同樣形成的絕緣層的儲存電容器564。再者，當不需要電容器時，也可以不設置儲存電容器564。
另外，在電晶體562和儲存電容器564中，較佳地是，將源極電極或汲極電極542a及源極電極或汲極電極542b的端部形成為錐形。這是因為藉由將源極電極或汲極電極542a及源極電極或汲極電極542b的端部形成為錐形，可以提高氧化物半導體層544的覆蓋性且防止斷開的緣故。在此，將錐形角例如設定為30°以上且60°以下。注意，錐形角是指當從垂直於剖面(與基板的表面正交的面)的方向觀察具有錐形形狀的層(例如，源極電極或汲極電極542a)時，該層的側面和底面所形成的傾斜角。
在本實施例中，以重疊於電晶體560的方式設置有電晶體562及儲存電容器564。藉由採用這種平面佈局，可以實現高整合化。例如，在本發明的一個實施例的半導體電路中，藉由將非揮發性FF的記憶體電路所具有的使用氧化物半導體的電晶體及儲存電容器重疊於揮發性FF或非揮發性FF的運算部所具有的電晶體，與將使用氧化物半導體的電晶體及儲存電容器配置在揮發性FF或非揮發性FF的運算部所具有的電晶體的旁邊的電路結構相比，可以縮小平面面積。因此，可以將本發明的一個實施例的積體電路高整合化。
在電晶體562及儲存電容器564上設置有絕緣層550，並且在絕緣層550上設置有絕緣層552。再者，在形成於閘極絕緣層546、絕緣層550、絕緣層552等中的開口中設置有電極554，並且在絕緣層552上形成有與電極554連接的佈線556。注意，所公開的發明不侷限於此。
<半導體裝置的製造方法>
接著，對上述半導體裝置的製造方法的一個例子進行說明。以下，首先參照圖6A至圖7D對下部電晶體560的製造方法進行說明，然後參照圖8A至圖9C對上部電晶體562及儲存電容器564的製造方法進行說明。
<下部電晶體的製造方法>
首先，準備包含半導體材料的基板500(參照圖6A)。作為包含半導體材料的基板500，可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。這裏，作為一個例子，示出使用單晶矽基板作為包含半導體材料的基板500時的情況。另外，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體層的基板。但是，在本說明書等中，“SOI基板”還指在絕緣表面上設置有包括矽以外的材料的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕緣基板上隔著絕緣層設置有半導體層的基板。
較佳的是，作為包含半導體材料的基板500，使用矽等的單晶半導體基板，因為這樣可以使半導體裝置的讀出工作高速化。
在基板500上形成成為用來形成元件分離絕緣層的掩模的保護層502(參照圖6A)。作為保護層502，例如可以使用以氧化矽、氮化矽、氧氮化矽等為材料的絕緣層。另外，在該製程的前後，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到基板500，以控制電晶體的臨界值電壓。在半導體為矽時，作為賦予n型導電性的雜質，例如可以使用磷、砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鎵等。
接著，將上述保護層502用作掩模進行蝕刻來去除不被保護層502覆蓋的區域(露出的區域)的基板500的一部分(參照圖6B)。較佳的是，該蝕刻使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，以覆蓋半導體區域504的方式形成絕緣層，並選擇性地去除與半導體區域504重疊的區域的絕緣層，從而形成元件分離絕緣層506。該絕緣層使用氧化矽、氮化矽、氧氮化矽等形成。作為去除絕緣層的方法，有CMP(化學機械拋光)等的拋光處理或蝕刻處理等，可以使用任一種方法。由此，形成與其他半導體區域分離的半導體區域504。另外，在形成半導體區域504之後或在形成元件分離絕緣層506之後，去除上述保護層502。
另外，作為元件分離絕緣層506的形成方法，除了選擇性地去除絕緣層的方法以外，也可以使用藉由導入氧來形成絕緣區域的方法等。
接著，在半導體區域504的表面上形成絕緣層，並在該絕緣層上形成包含導電材料的層。
絕緣層是在後面成為閘極絕緣層的層，例如可以藉由半導體區域504表面的熱處理(熱氧化處理或熱氮化處理等)形成。也可以使用高密度電漿處理代替熱處理。例如，可以使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等中的任何混合氣體進行高密度電漿處理。當然，也可以使用CVD法或濺射法等形成絕緣層。較佳的是，該絕緣層採用包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等的單層結構或疊層結構。另外，例如可以將絕緣層的厚度設定為1nm以上且100nm以下，較佳地設定為10nm以上且50nm以下。
可以使用鋁、銅、鈦、鉭、鎢等的金屬材料、包含上述金屬材料的合金材料、層疊上述金屬材料或合金材料而成的層形成包含導電材料的層。例如，藉由採用在銅-鎂-鋁合金層上層疊有包含銅的金屬層的結構，可以提高密接性。另外，也可以藉由使用如多晶矽等的半導體材料形成包含導電材料的層。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，在本實施例中，示出使用金屬材料形成包含導電材料的層時的一個例子。
然後，藉由對絕緣層及包含導電材料的層選擇性地進行蝕刻來形成閘極絕緣層508及閘極電極510。(參照圖6C)。
接著，對半導體區域504添加磷(P)或砷(As)等形成通道形成區516及雜質區域520(參照圖6D)。這裏，為了形成n型電晶體添加了磷或砷，但是當形成p型電晶體時，添加硼(B)或鋁(Al)等的雜質元素即可。這裏，雖然可以適當地設定所添加的雜質的濃度，但是當對半導體元件進行高度的微型化時，較佳地將該雜質濃度設定為高。
另外，也可以在閘極電極510的周圍形成側壁絕緣層形成以不同濃度添加有雜質元素的雜質區域。
接著，以覆蓋閘極電極510、雜質區域520等的方式形成金屬層522(參照圖7A)。該金屬層522可以使用真空蒸鍍法、濺射法或旋塗法等的各種成膜方法形成。較佳地是，使用如下金屬材料形成金屬層522，該金屬材料是：藉由與構成半導體區域504的半導體材料起反應來成為低電阻的金屬化合物的金屬材料。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層522與半導體材料起反應。由此，形成接觸於雜質區域520的金屬化合物區域524(參照圖7A)。另外，當使用多晶矽等作為閘極電極510時，在閘極電極510的與金屬層522接觸的部分中也形成金屬化合物區域。
作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高形成金屬化合物時的化學反應的控制性，較佳地是，使用可以在極短的時間內進行熱處理的方法。另外，上述金屬化合物區域藉由金屬材料與半導體材料的反應形成並具有足夠高的導電性。藉由形成該金屬化合物區域，可以充分降低電阻，並可以提高元件特性。另外，在形成金屬化合物區域524之後，去除金屬層522。
接著，在與金屬化合物區域524的一部分接觸的區域中形成電極526(參照圖7B)。例如，電極526可以藉由在形成包含導電材料的層之後對該層選擇性地進行蝕刻來形成。可以使用鋁、銅、鈦、鉭、鎢等的金屬材料、包含上述金屬材料的合金材料、層疊上述金屬材料或合金材料而成的層形成包含導電材料的層。例如，藉由採用在銅-鎂-鋁合金層上層疊有包含銅的金屬層的結構，可以提高密接性。另外，也可以藉由使用如多晶矽等的半導體材料形成包含導電材料的層。對該形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。
在此情況下，例如，可以在包括開口的區域中藉由PVD法形成薄的鈦膜，並藉由CVD法形成薄的氮化鈦膜，然後埋入開口地形成鎢膜。在此，藉由PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)並降低與下部電極等(在此，金屬化合物區域524)的接觸電阻的功能。另外，其後形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成使用鈦或氮化鈦等的障壁膜之後藉由鍍敷法形成銅膜。
接著，以覆蓋藉由上述製程形成的各結構的方式形成絕緣層528、絕緣層530(參照圖7C)。絕緣層528、絕緣層530可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成。尤其是較佳地是，將低介電常數(low-k)材料用於絕緣層528、絕緣層530，因為這樣可以充分降低起因於各種電極或佈線的重疊的電容。另外，也可以將使用上述材料的多孔絕緣層用於絕緣層528、絕緣層530。因為多孔絕緣層的介電常數比密度高的絕緣層的介電常數低，所以可以進一步降低起因於電極或佈線的電容。此外，也可以使用聚醯亞胺、丙烯酸樹脂等的有機絕緣材料形成絕緣層528、絕緣層530。雖然這裏採用絕緣層528、絕緣層530的疊層結構，但是所公開的發明的一個實施例不侷限於此。既可以採用單層結構，又可以採用三層以上的疊層結構。
作為形成電晶體562及儲存電容器564之前的處理，對絕緣層528、絕緣層530進行CMP處理，以使閘極電極510的頂面露出(參照圖7D)。作為使閘極電極510的頂面露出的處理，除了CMP處理以外還可以採用蝕刻處理等，但是為了提高電晶體562的特性，較佳地是，使絕緣層528、絕緣層530的表面盡可能地平坦。
藉由上述步驟形成使用含有半導體材料的基板500的電晶體560。這種電晶體560具有能夠進行高速工作的特徵。因此，藉由將這種電晶體用於揮發性FF的電晶體，可以以高速進行半導體電路的通常工作。
另外，也可以在上述各步驟前後還包括形成電極、佈線、半導體層、絕緣層等的步驟。例如，也可以作為佈線的結構採用由絕緣層及導電層的疊層結構構成的多層佈線結構，來實現高度整合化的半導體裝置。
<上部電晶體的製造方法>
下面，在閘極電極510、絕緣層528、絕緣層530等上形成導電層，並且對該導電層選擇性地進行蝕刻，來形成源極電極或汲極電極542a、源極電極或汲極電極542b(參照圖8A)。
導電層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成。此外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
導電層既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，有容易將該導電層加工成具有錐形形狀的源極電極或汲極電極542a及源極電極或汲極電極542b的優點。
此外，導電層也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以採用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。
較佳地是，以所形成的源極電極或汲極電極542a及源極電極或汲極電極542b的端部成為錐形的方式對導電層進行蝕刻。這裏，錐形角例如較佳地為30°以上且60°以下。藉由以源極電極或汲極電極542a、源極電極或汲極電極542b的端部成為錐形的方式進行蝕刻，可以提高在後面形成的閘極絕緣層546的覆蓋性，並防止斷開。
上部的電晶體的通道長度(L)取決於源極電極或汲極電極542a的下端部與源極電極或汲極電極542b的下端部之間的間隔。另外，在形成通道長度(L)短於25nm的電晶體的情況下，較佳地是，利用波長短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成掩模時的曝光。利用超紫外線的曝光的解析度高且景深大。因此，可以將後面形成的電晶體的通道長度(L)設定為10nm以上且1000nm(1μm)以下，而可以提高電路的工作速度。另外，也可以藉由微型化降低半導體裝置的耗電量。
另外，也可以在絕緣層528及絕緣層530上設置用作基底的絕緣層。該絕緣層可以利用PVD法或CVD法等形成。
接著，在源極電極或汲極電極542a上形成絕緣層543a，並且在源極電極或汲極電極542b上形成絕緣層543b(參照圖8B)。絕緣層543a及絕緣層543b可以藉由在形成覆蓋源極電極或汲極電極542a、源極電極或汲極電極542b的絕緣層之後，對該絕緣層選擇性地進行蝕刻來形成。此外，與在後面形成的閘極電極的一部分重疊地形成絕緣層543a及絕緣層543b。藉由設置這種絕緣層，可以降低閘極電極與源極電極或汲極電極之間的電容。
絕緣層543a或絕緣層543b可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成。尤其是藉由將低介電常數(low-k)材料用於絕緣層543a及絕緣層543b，可以充分降低閘極電極與源極電極或汲極電極之間的電容，所以是較佳的。另外，也可以將使用上述材料的多孔絕緣層用於絕緣層543a及絕緣層543b。因為多孔絕緣層的介電常數比密度高的絕緣層的介電常數低，所以可以進一步降低閘極電極與源極電極或汲極電極之間的電容。
注意，雖然從降低閘極電極與源極電極或汲極電極之間的電容的觀點而言，較佳地是，形成絕緣層543a及絕緣層543b，但是也可以不設置該絕緣層。
接下來，在覆蓋源極電極或汲極電極542a及源極電極或汲極電極542b的方式形成氧化物半導體層之後，對該氧化物半導體層選擇性地進行蝕刻來形成氧化物半導體層544(參照圖8C)。
用於氧化物半導體層的氧化物半導體可以使用如下氧化物來形成：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體層包含氧化矽。藉由使氧化物半導體層包含阻礙晶化的氧化矽(SiOx(X>0))，當在製造製程中形成氧化物半導體層之後進行加熱處理時，可以防止晶化。另外，較佳的是，氧化物半導體層是非晶狀態，但是氧化物半導體層的一部分也可以晶化。這裏，例如In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，並且，對其組成比沒有特別的限制。另外，也可以含有In、Ga和Zn以外的元素。
另外，氧化物半導體層544也可以使用以化學式InMO3(ZnO)m(m>0，並且m不是自然數)表示的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0且n為整數)表示的材料。
較佳的是，氧化物半導體為包含In的氧化物半導體，更佳地為包含In及Ga的氧化物半導體。在本實施例中，藉由濺射法使用In-Ga-Zn-O類金屬氧化物靶材來形成非晶結構的氧化物半導體層。
作為用來藉由濺射法形成氧化物半導體層544的靶材，例如，可以使用其原子數比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的In-Ga-Zn類氧化物或其組成在上述組成的近旁的氧化物。或者，較佳地是，使用其原子數比為In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的In-Sn-Zn類氧化物或其組成在上述組成的近旁的氧化物。
另外，例如In、Ga、Zn的原子數比為In:Ga:Zn=a:b:c(a+b+c=1)的氧化物的組成在原子數比為In:Ga:Zn=A:B:C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2≦r2的狀態，r例如可以為0.05。其他氧化物也是同樣的。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In:Zn=50:1至1:2(換算為莫耳數比則為In2O3:ZnO=25:1至1:4)，較佳地為In:Zn=20:1至1:1(換算為莫耳數比則為In2O3:ZnO=10:1至1:2)，更佳地為In:Zn=1.5:1至15:1(換算為莫耳數比則為In2O3:ZnO=3:4至15:2)。例如，作為用來形成In-Zn-O類氧化物半導體的靶材，當原子數比為In:Zn:O=X:Y:Z時，滿足Z>1.5X+Y。
金屬氧化物靶材中的金屬氧化物的相對密度為80%以上，較佳地為95%以上，更佳地為99.9%以上。藉由使用相對密度高的金屬氧化物靶材，可以形成其結構緻密的氧化物半導體層。另外，較佳地是，靶材的純度為99.99%以上，並且特別佳地使用降低了Na、Li等的鹼金屬及Ca等的鹼土金屬等的雜質的靶材。
較佳的是，作為形成氧化物半導體層時的氣圍，採用稀有氣體(典型為氬)氣圍、氧氣圍、或稀有氣體(典型為氬)和氧的混合氣圍。明確地說，例如，較佳地是，採用氫、水、羥基、氫化物等雜質被去除到1ppm以下的濃度(較佳地為10ppb以下的濃度)的高純度氣體氣圍。明確而言，較佳地使用露點為-60℃以下的高純度氣體。
當形成氧化物半導體層時，例如在保持為減壓狀態的處理室內固定被處理物，並且以使被處理物的溫度成為100℃以上且低於550℃，較佳地成為200℃以上且400℃以下的方式加熱被處理物。或者，也可以將形成氧化物半導體層時的被處理物的溫度設定為室溫(25℃±10℃)。然後，一邊去除處理室內的水分一邊將氫及水等被去除了的濺射氣體引入到該處理室內，並且使用上述靶材，從而形成氧化物半導體層。藉由一邊加熱被處理物一邊形成氧化物半導體層，可以降低包含在氧化物半導體層中的雜質。此外，可以減輕因濺射而造成的損傷。為了去除處理室內的水分，較佳地是，使用吸附真空泵。例如，可以使用低溫泵、離子泵、鈦昇華泵等。此外，也可以使用具備冷阱的渦輪泵。由於藉由使用低溫泵等排氣來可以從處理室去除氫及水等，所以可以降低氧化物半導體層中的雜質濃度。
另外，藉由將濺射裝置的處理室的洩漏率設定為1×10-10Pa‧m3/秒以下，可以減少當藉由濺射法形成膜時鹼金屬、氫化物等的雜質混入到氧化物半導體膜中。另外，藉由作為排氣系統使用吸附真空泵，可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等的雜質從排氣系統倒流。
作為氧化物半導體層的形成條件，例如可以採用如下條件：被處理物與靶材之間的距離為170mm；壓力為0.4Pa；直流(DC)功率為0.5kW；氣圍為氧(氧100%)氣圍、氬(氬100%)氣圍或氧和氬的混合氣圍。
另外，當利用脈衝直流(DC)電源時，可以減少塵屑(成膜時產生的粉狀物質等)並且膜厚分佈也變得均勻，所以是較佳的。將氧化物半導體層的厚度設定為1nm以上且50nm以下，較佳地設定為1nm以上且30nm以下，更佳地設定為1nm以上且10nm以下。藉由採用上述厚度的氧化物半導體層，可以抑制因微型化而導致的短通道效應。但是，由於氧化物半導體層的適當的厚度根據所採用的氧化物半導體材料及半導體裝置的用途等不同，所以也可以根據所使用的材料及用途等設定其厚度。
另外，較佳地是，在藉由濺射法形成氧化物半導體層之前進行引入氬氣體產生電漿的反濺射，來去除形成表面(例如，絕緣層530的表面)上的附著物。在通常的濺射中使離子碰撞到濺射靶材，而這裏的反濺射與其相反，反濺射是指藉由使離子碰撞到基板的處理表面來進行表面改性的方法。作為使離子碰撞到處理表面的方法，有藉由在氬氣圍下對處理表面一側輸入高頻電壓，而在被處理物附近產生電漿的方法等。另外，也可以採用氮、氦、氧等氣圍代替氬氣圍。
然後，較佳地是，對氧化物半導體層進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體層中的過剩的氫(包括水、羥基)，改善氧化物半導體層的結構，從而可以降低能隙中的缺陷能階。將第一熱處理的溫度例如設定為150℃以上且650℃以下，較佳地設定為200℃以上且500℃以下。
作為熱處理，例如，可以將被處理物引入到使用電阻發熱體等的電爐中，並在氮氣圍下以450℃進行1小時的加熱。在此期間，不使氧化物半導體層接觸大氣，以防止水及氫混入到氧化物半導體層中。
熱處理裝置不侷限於電爐，還可以使用利用來自被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Annealing，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Annealing，燈快速熱退火)裝置等RTA(Rapid Thermal Annealing，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行熱處理的裝置。作為氣體，使用即使進行熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為第一熱處理也可以進行GRTA處理，其中將被處理物放在被加熱的惰性氣體氣圍中，在加熱幾分鐘後，將被處理物從該惰性氣體氣圍中取出。藉由採用GRTA處理，可以在短時間內進行高溫熱處理。此外，即使溫度超過被處理物的耐熱溫度，也可以採用GRTA處理。另外，也可以在處理中將惰性氣體換為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氣圍下進行第一熱處理，可以降低因氧缺損而產生的能隙中的缺陷能階。
另外，較佳的是，作為惰性氣體氣圍，採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，將引入到熱處理裝置中的氮或如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
另外，因為上述熱處理(第一熱處理)具有去除氫及水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。該脫水化處理、脫氫化處理也可以在形成氧化物半導體層之後、在形成閘極絕緣層之後或在形成閘極電極之後等時機進行。此外，這種脫水化處理、脫氫化處理不侷限於一次，也可以進行多次。
氧化物半導體層的蝕刻可以在上述熱處理之前或在上述熱處理之後進行。此外，從元件的微型化的觀點來看，較佳地是，採用乾蝕刻，但是也可以採用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體及蝕刻液。另外，當元件中的洩漏等不成為問題時，也可以不將氧化物半導體層加工為島狀。
此外，無論基底構件的材料是氧化物、氮化物還是金屬等的材料，藉由分兩次形成氧化物半導體層，並分兩次進行加熱處理，可以形成具有與膜表面垂直地進行c軸取向的結晶區的氧化物半導體層。例如，可以形成3nm以上且15nm以下的第一氧化物半導體膜，並在氮；氧；稀有氣體；氧及稀有氣體的混合氣體；氮和稀有氣體的混合氣體；氮、氧及稀有氣體的混合氣體；或乾燥空氣的氣圍下以450℃以上且850℃以下，較佳地為550℃以上且750℃以下的溫度進行第一加熱處理，以形成在包括表面的區域中具有結晶區(包括板狀結晶)的第一氧化物半導體膜。並且，也可以形成其厚度比第一氧化物半導體膜厚的第二氧化物半導體膜，並以450℃以上且850℃以下，較佳地為600℃以上且700℃以下的溫度進行第二加熱處理，由此以第一氧化物半導體膜為結晶生長的種子而使其向上方進行結晶生長來使整個第二氧化物半導體膜晶化，從而形成具有較厚的結晶區的氧化物半導體層。
另外，在形成氧化物半導體層時，也可以藉由一邊將基板加熱到使氧化物半導體進行c軸取向的溫度一邊形成膜來形成具有與膜表面垂直地進行c軸取向的結晶區的氧化物半導體層。藉由使用該成膜方法，可以縮短製程。較佳的是，作為加熱基板的溫度，採用150℃以上且450℃以下的溫度。根據成膜裝置而其他成膜條件不同，所以適當地設定適合其他條件的溫度，即可。例如，將使用濺射裝置形成時的基板溫度設定為250℃以上來形成膜，即可。
接下來，形成與氧化物半導體層544接觸的閘極絕緣層546，然後在閘極絕緣層546上的與氧化物半導體層544重疊的區域中形成閘極電極548a，並且在與源極電極或汲極電極542a重疊的區域中形成電極548b(參照圖8D)。
閘極絕緣層546可以利用CVD法或濺射法等形成。此外，較佳的是，閘極絕緣層546含有氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0，y>0))等。閘極絕緣層546既可以採用單層結構又可以採用疊層結構。此外，雖然對閘極絕緣層546的厚度沒有特別的限制，但是當將半導體裝置微型化時，較佳地是，將閘極絕緣層546形成為較薄，以確保電晶體的工作。例如，當使用氧化矽時，可以將閘極絕緣層546的厚度形成為1nm以上且100nm以下，較佳地形成為10nm以上且50nm以下。
當如上所述那樣將閘極絕緣層形成為較薄時，有因隧道效應等而引起的閘極洩漏的問題。為了解決閘極洩漏的問題，較佳地是，作為閘極絕緣層546使用氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0，y>0))等高介電常數(high-k)材料。藉由將high-k材料用於閘極絕緣層546，不但可以確保電特性，而且還可以將閘極絕緣層546形成為較厚以抑制閘極洩漏。另外，還可以採用含有high-k材料的膜與含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁等中的任一種的膜的疊層結構。
較佳地是，在形成閘極絕緣層546之後，在惰性氣體氣圍下或在氧氣圍下進行第二熱處理。熱處理的溫度為200℃以上且450℃以下，較佳地為250℃以上且350℃以下。例如，在氮氣圍下以250℃進行1小時的熱處理即可。藉由進行第二熱處理，可以降低電晶體的電特性的偏差。此外，當閘極絕緣層546含有氧時，也可以向氧化物半導體層544供應氧而填補該氧化物半導體層544的氧缺陷。
另外，雖然在本實施例中在形成閘極絕緣層546後進行第二熱處理，但是進行第二熱處理的時機不侷限於此。例如，也可以在形成閘極電極後進行第二熱處理。此外，既可以在第一熱處理結束後接著進行第二熱處理，又可以在第一熱處理中兼併第二熱處理或在第二熱處理中兼併第一熱處理。
如上所述，藉由採用第一熱處理和第二熱處理中的至少一方，可以以使氧化物半導體層544儘量不含有其主要成分以外的雜質的方式實現高純度化。
閘極電極548a及電極548b可以在閘極絕緣層546上形成導電層後對該導電層選擇性地進行蝕刻來形成。成為閘極電極548a及電極548b的導電層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成。詳細內容與形成源極電極或汲極電極542a等的情況相同，可以參照有關內容。
接下來，在閘極絕緣層546、閘極電極548a及電極548b上形成絕緣層550及絕緣層552(參照圖9A)。絕緣層550及絕緣層552可以利用PVD法或CVD法等形成。此外，還可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等無機絕緣材料的材料形成絕緣層550及絕緣層552。
另外，較佳地是，將低介電常數的材料或低介電常數的結構(多孔結構等)用於絕緣層550及絕緣層552。藉由降低絕緣層550及絕緣層552的介電常數，可以降低產生在佈線或電極等之間的電容而實現工作的高速化。
另外，在本實施例中，雖然採用絕緣層550與絕緣層552的疊層結構，但是所公開的發明的一個實施例不侷限於此。既可以採用單層結構，又可以採用三層以上的疊層結構。另外，也可以不設置絕緣層。
另外，較佳地是，將上述絕緣層552的表面形成為較平坦。這是因為如下緣故：藉由將絕緣層552的表面形成為較平坦，當將半導體裝置微型化等時也可以順利地在絕緣層552上形成電極或佈線等。另外，可以利用CMP(化學機械拋光)等方法進行絕緣層552的平坦化。
接著，在閘極絕緣層546、絕緣層550、絕緣層552中形成到達源極電極或汲極電極542b的開口(參照圖9B)。藉由使用掩模等選擇性地進行蝕刻來形成該開口。
接下來，在上述開口中形成電極554，在絕緣層552上形成與電極554接觸的佈線556(參照圖9C)。
電極554例如可以在利用PVD法或CVD法等在包括開口的區域中形成導電層之後，利用蝕刻處理或CMP等方法去除上述導電層的一部分來形成。
更明確而言，例如可以採用如下方法：在包括開口的區域中藉由PVD法形成薄的鈦膜，並且藉由CVD法形成薄的氮化鈦膜，然後填充開口地形成鎢膜。在此，藉由PVD法形成的鈦膜具有將被形成面的氧化膜(自然氧化膜等)還原而降低與下部電極等(這裏，源極電極或汲極電極542b)之間的接觸電阻的功能。此外，後面形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。此外，也可以在形成使用鈦或氮化鈦等的障壁膜之後，藉由鍍敷法形成銅膜。
另外，當去除上述導電層的一部分形成電極554時，較佳地是，進行加工來使電極554的表面平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜，然後埋入開口地形成鎢膜時，可以藉由後面的CMP處理去除不需要的鎢、鈦、氮化鈦等並提高電極554的表面的平坦性。另外，藉由這種提高平坦性的處理，可以使包括電極554的表面的整個表面平坦化。如此，藉由使包括電極554的整個表面平坦化，可以在後面的製程中形成良好的電極、佈線、絕緣層、半導體層等。
佈線556藉由在利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成導電層之後對該導電層進行構圖來形成。此外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素或以上述元素為成分的合金等。作為導電層的材料，也可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或組合這些的多種的材料。詳細條件與源極電極或汲極電極542a等相同。
藉由上述步驟可以製造使用氧化物半導體層544的電晶體562及儲存電容器564(參照圖9C)。
在本實施例所示的電晶體562中，氧化物半導體層544的氫濃度為5×1019atoms/cm3以下，較佳地為5×1018atoms/cm3以下，更佳地為5×1017atoms/cm3以下。此外，氧化物半導體層544的載子密度比一般的矽晶片的載子密度(1×1014/cm3左右)小得多(例如，小於1×1012/cm3，更佳地為小於1.45×1010/cm3)。並且，室溫(25℃)下的電晶體562的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(zeptoampere：仄普托安培)為1×10-21A)以下，較佳地為10zA以下。
藉由使用這種電晶體，可以得到截止電流降低且即使不供應電源也能夠保持信號的半導體電路。
另外，藉由重疊地形成作為半導體層使用氧化物半導體的電晶體與使用氧化物半導體以外的材料的電晶體，可以抑制電路面積的增大而可以進一步實現高整合化。另外，在本實施例所示的半導體電路中，也可以使佈線共同化，從而可以實現整合度充分得到提高的半導體電路。
藉由將本實施例所示的電路結構用於實施例2所示的非揮發性FF，可以將作為半導體層使用氧化物半導體的電晶體及儲存電容器層疊於作為半導體層使用其他半導體材料的電晶體，因此可以使非揮發性FF高整合化。
同樣地，也可以層疊形成揮發性FF所具有的將其他半導體材料用於半導體層的電晶體與使用氧化物半導體材料的電晶體，或者層疊形成非揮發性FF與揮發性FF，因此可以製造即使按每個揮發性FF設置非揮發性FF也不增大電路面積的積體電路。
藉由如本實施例層疊形成實施例1或實施例2所示的半導體電路、非揮發性正反器或上述電路的一部分，可以按每個揮發性FF設置非揮發性FF，而不增大電路面積，從而可以以高整合度實現能夠迅速轉變為停止狀態的積體電路。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而實施。
實施例4
在本實施例中，使用圖10A至圖10F說明使用上述實施例所說明的積體電路的半導體裝置。在本實施例中，說明將上述積體電路應用於電腦、行動電話機(也稱為行動電話、行動電話裝置)、可攜式資訊終端(也包括可攜式遊戲機、聲音再現裝置等)、數位相機、數位攝像機等的影像拍攝裝置、電子紙、電視裝置(也稱為電視或電視接收機)等的半導體裝置的情況。
圖10A示出筆記本個人電腦，該筆記本個人電腦包括外殼701、外殼702、顯示部703、鍵盤704等。至少在外殼701和外殼702中的一方中設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，而且耗電量被充分降低了的筆記本個人電腦。
圖10B示出可攜式資訊終端(PDA)，其主體711包括顯示部713、外部介面715及操作按鈕714等。此外，它還包括用來操作可攜式資訊終端的觸摸筆712等。在主體711中設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，而且耗電量被充分降低了的可攜式資訊終端。
圖10C示出安裝有電子紙的電子書閱讀器720，該電子書閱讀器720包括兩個外殼，即外殼721和外殼723。外殼721設置有顯示部725，並且外殼723設置有顯示部727。外殼721和外殼723由軸部737彼此連接，並且可以以該軸部737為軸進行開閉動作。此外，外殼721包括電源開關731、操作鍵733及揚聲器735等。在外殼721和外殼723中的至少一方中設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，而且耗電量被充分降低了的電子書閱讀器。
圖10D示出行動電話機，該行動電話機包括兩個外殼，即外殼740和外殼741。再者，滑動外殼740和外殼741而可以從如圖10D所示那樣的展開狀態變成重疊狀態，因此可以實現適於攜帶的小型化。此外，外殼741包括顯示面板742、揚聲器743、麥克風744、操作鍵745、指向裝置746、照相用透鏡747以及外部連接端子748等。此外，外殼740包括對行動電話機進行充電的太陽能電池單元749和外部記憶體插槽750等。此外，天線被內置在外殼741中。在外殼740和外殼741中的至少一方中設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，能夠長期保持儲存內容，而且耗電量被充分降低了的行動電話機。
圖10E示出數位相機，該數位相機包括主體761、顯示部767、取景器部763、操作開關764、顯示部765以及電池766等。在主體761內設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，而且耗電量被充分降低了的數位相機。
圖10F示出電視裝置770，該電視裝置770包括外殼771、顯示部773以及支架775等。可以使用外殼771所具有的開關、遙控器780來進行電視裝置770的操作。外殼771及遙控器780設置有上述實施例所示的積體電路。因此，可以實現以高速寫入且讀出資訊，而且耗電量被充分降低了的電視裝置。
如上所述，本實施例所示的半導體裝置安裝有根據上述實施例的積體電路。因此，可以實現耗電量被降低了的半導體裝置。
101．．．非揮發性FF
103．．．揮發性FF
105．．．選擇電路
107．．．反相器電路
109．．．NAND電路
200．．．非揮發性FF
201．．．第五反相器電路
203．．．第一反相器電路
205．．．第三反相器電路
207．．．第四反相器電路
209．．．第二反相器電路
211．．．第一類比開關
213．．．第二類比開關
215．．．NAND電路
217．．．NAND電路
219．．．電晶體
220．．．第一鎖存電路
221．．．儲存電容器
230．．．第二鎖存電路
301．．．第五反相器電路
303．．．第一類比開關
305．．．第一反相器電路
307．．．第二反相器電路
309．．．第二類比開關
311．．．第三反相器電路
313．．．第四反相器電路
320．．．第一鎖存電路
330．．．第二鎖存電路
500．．．基板
502．．．保護層
504．．．半導體區域
506．．．元件分離絕緣層
508．．．閘極絕緣層
510．．．閘極電極
516．．．通道形成區
520．．．雜質區
522．．．金屬層
524．．．金屬化合物區
526．．．電極
528．．．絕緣層
530．．．絕緣層
542a．．．源極電極或汲極電極
542b．．．源極電極或汲極電極
543a．．．絕緣層
543b．．．絕緣層
544．．．氧化物半導體層
546．．．閘極絕緣層
548a．．．閘極電極
548b．．．電極
550．．．絕緣層
552．．．絕緣層
554．．．電極
556．．．佈線
560．．．電晶體
562．．．電晶體
564．．．儲存電容器
701．．．外殼
702．．．外殼
703．．．顯示部
704．．．鍵盤
711．．．主體
712．．．觸摸筆
713．．．顯示部
714．．．操作按鈕
715．．．外部介面
720．．．電子書閱讀器
721．．．外殼
723．．．外殼
725．．．顯示部
727．．．顯示部
731．．．電源開關
733．．．操作鍵
735．．．揚聲器
737．．．軸部
740．．．外殼
741．．．外殼
742．．．顯示面板
743．．．揚聲器
744．．．麥克風
745．．．操作鍵
746．．．指向裝置
747．．．照相用透鏡
748．．．外部連接端子
749．．．太陽能電池單元
750．．．外部記憶體插槽
761．．．主體
763．．．取景器部
764．．．操作開關
765．．．顯示部
766．．．電池
767．．．顯示部
770．．．電視裝置
771．．．外殼
773．．．顯示部
775．．．支架
780．．．遙控器
在圖式中：
圖1是示出本發明的一個實施例的半導體電路的圖；
圖2是本發明的一個實施例的非揮發性FF的電路圖；
圖3是本發明的一個實施例的揮發性FF的電路圖；
圖4A和圖4B是示出本發明的一個實施例的半導體電路的工作的時序圖；
圖5A至圖5C是本發明的一個實施例的半導體電路的剖面圖、俯視圖及電路圖；
圖6A至圖6D是示出本發明的一個實施例的半導體電路的製造方法的圖；
圖7A至圖7D是示出本發明的一個實施例的半導體電路的製造方法的圖；
圖8A至圖8D是示出本發明的一個實施例的半導體電路的製造方法的圖；
圖9A至圖9C是示出本發明的一個實施例的半導體電路的製造方法的圖；以及
圖10A至圖10F是示出本發明的一個實施例的半導體裝置的圖。
101．．．非揮發性FF
103．．．揮發性FF
105．．．選擇電路
107．．．反相器電路
109．．．NAND電路
OS-RD．．．第一控制信號
OS-WE．．．第二控制信號
CLK．．．時鐘信號
OUT．．．外部輸出資料
IN．．．外部輸入資料
ck1、ck2．．．時鐘輸入端子
D1、D2．．．輸入端子
Q1、Q2．．．輸入端子

Claims (16)

  1. 一種半導體裝置，包含：第一正反器；以及第二正反器，其包括第一電晶體，該第一電晶體在通道形成區中包括氧化物半導體，其中，在對該半導體裝置供應電力的工作狀態下，該第一正反器保持資料，其中，在停止對該半導體裝置供應電力的停止狀態下，該第二正反器保持資料，其中，在從該工作狀態轉變為該停止狀態時，從該第一正反器將該資料移動到該第二正反器，以及其中，在從該停止狀態轉變為該工作狀態時，從該第二正反器將該資料移動到該第一正反器。
  2. 根據申請專利範圍第1項之半導體裝置，還包含選擇電路，該選擇電路被輸入該第二正反器的輸出資料且選擇性地輸出被輸入的該資料中的任何一個，其中，將該選擇電路的輸出資料輸入到該第一正反器，並且將該第一正反器的輸出資料輸入到該第二正反器。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該第二正反器包括：包括該第一電晶體及儲存電容器的記憶體電路；以及運算部，其中，在該記憶體電路中： 將從該第一正反器輸出的資料輸入到該第一電晶體的第一電極；該第一電晶體的第二電極與該儲存電容器的第一電極電連接；該儲存電容器的第二電極接地；以及該儲存電容器的該第一電極及該第一電晶體的該第二電極形成節點，其中，該運算部包括邏輯電路，其中，該邏輯電路包括其閘極電極電連接到該節點的第二電晶體，以及其中，該運算部根據保持在該節點中的資料進行工作。
  4. 根據申請專利範圍第3項之半導體裝置，其中該第一電晶體層疊於該第一正反器、該第二正反器的該運算部或該第二正反器的該儲存電容器。
  5. 一種半導體裝置，包含：第一正反器；第二正反器，其包括第一電晶體，該第一電晶體在通道形成區中包括氧化物半導體，其中，在停止對該第一正反器及該第二正反器供應電力的停止狀態之前，將保持在該第一正反器中的資料移動到該第二正反器，其中，在該停止狀態中，在該第二正反器中保持該資料，以及 其中，在該停止狀態之後，由該第二正反器恢復該第一正反器中的該資料。
  6. 根據申請專利範圍第5項之半導體裝置，還包含選擇電路，該選擇電路被輸入該第二正反器的輸出資料且選擇性地輸出被輸入的該資料中的任何一個，其中，將該選擇電路的輸出資料輸入到該第一正反器，並且將該第一正反器的輸出資料輸入到該第二正反器。
  7. 根據申請專利範圍第5項之半導體裝置，其中，該第二正反器包括：包括該第一電晶體及儲存電容器的記憶體電路；以及運算部，其中，在該記憶體電路中：將從該第一正反器輸出的資料輸入到該第一電晶體的第一電極；該第一電晶體的第二電極與該儲存電容器的第一電極電連接；該儲存電容器的第二電極接地；以及該儲存電容器的該第一電極及該第一電晶體的該第二電極形成節點，其中，該運算部包括邏輯電路，其中，該邏輯電路包括其閘極電極電連接到該節點的第二電晶體，以及其中，該運算部根據保持在該節點中的資料進行工 作。
  8. 根據申請專利範圍第7項之半導體裝置，其中該第一電晶體層疊於該第一正反器、該第二正反器的該運算部或該第二正反器的該儲存電容器。
  9. 一種半導體裝置的驅動方法，該半導體裝置包括：第一正反器；和第二正反器，其包括第一電晶體，該第一電晶體在通道形成區中包括氧化物半導體，以及該方法包含：在第一期間中，在該第一正反器中儲存第一資料；在該第一期間之後的第二期間中，從該第一正反器輸出該第一資料且在該第二正反器中儲存該第一資料；在該第二期間之後的第三期間中，停止對該半導體裝置供應電力；在該第三期間之後的第四期間中，恢復對該半導體裝置供應電力且輸出儲存在該第二正反器中的該第一資料；以及在該第四期間之後的第五期間中，在該第一正反器中儲存該第一資料。
  10. 根據申請專利範圍第9項之方法，還包含：在該第五期間之後的第六期間中，在該第一正反器中儲存第二資料。
  11. 一種半導體裝置的驅動方法，該半導體裝置包 括：第一正反器；第二正反器，其包括第一電晶體，該第一電晶體在通道形成區中包括氧化物半導體；以及選擇電路，並且，該方法包含：在第一期間中，從該選擇電路輸出第一資料且在該第一正反器中儲存該第一資料；在該第一期間之後的第二期間中，從該第一正反器輸出該第一資料且在第二正反器中儲存該第一資料；在該第二期間之後的第三期間中，停止對該半導體裝置供應電力；在該第三期間之後的第四期間中，恢復對該半導體裝置供應電力且將儲存在該第二正反器中的該第一資料輸出到該選擇電路；以及在該第四期間之後的第五期間中，從該選擇電路將該第一資料輸出到該第一正反器且在該第一正反器中儲存該第一資料。
  12. 根據申請專利範圍第11項之方法，還包含：在該第五期間之後的第六期間中，從該選擇電路輸出第二資料。
  13. 一種半導體裝置，包含：第一正反器；以及第二正反器，其中，該第一正反器包含第一電晶體，其包括矽， 其中，該第二正反器包含第二電晶體，該第二電晶體在通道形成區中包括氧化物半導體，以及其中該第二電晶體的截止電流在室溫下為1 x 10-21安培或更低。
  14. 根據申請專利範圍第13項之半導體裝置，還包含與該第一正反器及該第二正反器電連接的選擇電路。
  15. 根據申請專利範圍第13項之半導體裝置，其中，該第二正反器包括：包括該第二電晶體及儲存電容器的記憶體電路；以及運算部，其中，該第二電晶體的第一電極與該儲存電容器的第一電極電連接，其中，該運算部包括第三電晶體，以及其中，該第三電晶體的閘極電極與該第二電晶體的該第一電極電連接。
  16. 根據申請專利範圍第15項之半導體裝置，其中該第二電晶體層疊於該第一正反器、該第二正反器的該運算部或該第二正反器的該儲存電容器。
TW100143740A 2010-12-03 2011-11-29 積體電路，其驅動方法，及半導體裝置 TWI590249B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270534 2010-12-03

Publications (2)

Publication Number Publication Date
TW201234377A TW201234377A (en) 2012-08-16
TWI590249B true TWI590249B (zh) 2017-07-01

Family

ID=46162113

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106112394A TWI632551B (zh) 2010-12-03 2011-11-29 積體電路，其驅動方法，及半導體裝置
TW100143740A TWI590249B (zh) 2010-12-03 2011-11-29 積體電路，其驅動方法，及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106112394A TWI632551B (zh) 2010-12-03 2011-11-29 積體電路，其驅動方法，及半導體裝置

Country Status (4)

Country Link
US (3) US8705267B2 (zh)
JP (2) JP5839558B2 (zh)
KR (2) KR101898726B1 (zh)
TW (2) TWI632551B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102700560B (zh) 2003-07-08 2016-01-13 全国钢车有限公司 用于安装在火车车厢转向架侧架导框中的轴承座及其转向架
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
US8681533B2 (en) * 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6108960B2 (ja) * 2012-06-01 2017-04-05 株式会社半導体エネルギー研究所 半導体装置、処理装置
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
SG11201504939RA (en) 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
KR102168987B1 (ko) * 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
US9577446B2 (en) 2012-12-13 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device storing data for the identifying power storage device
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
US9190172B2 (en) * 2013-01-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9786350B2 (en) 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
CN106797213B (zh) 2014-10-10 2021-02-02 株式会社半导体能源研究所 逻辑电路、处理单元、电子构件以及电子设备
US9438234B2 (en) * 2014-11-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device including logic circuit
KR102325388B1 (ko) * 2015-06-04 2021-11-11 삼성전자주식회사 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
KR102432447B1 (ko) * 2015-09-01 2022-08-16 삼성전자주식회사 반도체 회로
US10177142B2 (en) 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10334671A (ja) * 1997-05-27 1998-12-18 Sony Corp データ保護回路
FR2779887B1 (fr) * 1998-06-12 2000-08-04 Sgs Thomson Microelectronics Circuit elementaire de memorisation
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) * 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6104663A (en) * 1999-01-06 2000-08-15 Virage Logic Corp. Memory array with a simultaneous read or simultaneous write ports
JP3813758B2 (ja) * 1999-04-12 2006-08-23 エルピーダメモリ株式会社 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4974202B2 (ja) 2001-09-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体集積回路
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7031196B2 (en) * 2002-03-29 2006-04-18 Macronix International Co., Ltd. Nonvolatile semiconductor memory and operating method of the memory
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3910902B2 (ja) 2002-10-02 2007-04-25 松下電器産業株式会社 集積回路装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3737472B2 (ja) 2002-12-02 2006-01-18 ローム株式会社 データ保持装置およびデータ保持方法
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005661A (ja) * 2004-06-17 2006-01-05 Matsushita Electric Ind Co Ltd フリップフロップ回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100640594B1 (ko) * 2004-10-27 2006-11-01 삼성전자주식회사 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR100753081B1 (ko) * 2005-09-29 2007-08-31 주식회사 하이닉스반도체 내부 어드레스 생성장치를 구비하는 반도체메모리소자
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4297159B2 (ja) * 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090002044A1 (en) * 2007-06-29 2009-01-01 Seiko Epson Corporation Master-slave type flip-flop circuit
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102612749B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
WO2012157472A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2016029851A (ja) 2016-03-03
US8891286B2 (en) 2014-11-18
KR101898726B1 (ko) 2018-09-13
US9257971B2 (en) 2016-02-09
TW201738890A (zh) 2017-11-01
JP2012134961A (ja) 2012-07-12
KR20120061746A (ko) 2012-06-13
TW201234377A (en) 2012-08-16
US20120140550A1 (en) 2012-06-07
US20140226394A1 (en) 2014-08-14
US8705267B2 (en) 2014-04-22
JP6259801B2 (ja) 2018-01-10
US20150070064A1 (en) 2015-03-12
TWI632551B (zh) 2018-08-11
KR20180103786A (ko) 2018-09-19
KR101939028B1 (ko) 2019-01-15
JP5839558B2 (ja) 2016-01-06

Similar Documents

Publication Publication Date Title
TWI590249B (zh) 積體電路，其驅動方法，及半導體裝置
JP6374943B2 (ja) 記憶装置
JP6201007B2 (ja) 半導体装置
TWI567735B (zh) 記憶體電路，記憶體單元，及訊號處理電路
JP5701031B2 (ja) 半導体装置
TWI634641B (zh) 半導體裝置
TWI534955B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees