KR101414125B1 - 반도체장치의 제조 방법 및 에칭장치 - Google Patents

반도체장치의 제조 방법 및 에칭장치 Download PDF

Info

Publication number
KR101414125B1
KR101414125B1 KR1020070102417A KR20070102417A KR101414125B1 KR 101414125 B1 KR101414125 B1 KR 101414125B1 KR 1020070102417 A KR1020070102417 A KR 1020070102417A KR 20070102417 A KR20070102417 A KR 20070102417A KR 101414125 B1 KR101414125 B1 KR 101414125B1
Authority
KR
South Korea
Prior art keywords
layer
tube
insulating layer
opening
film
Prior art date
Application number
KR1020070102417A
Other languages
English (en)
Other versions
KR20080033105A (ko
Inventor
코이치로 타나카
마사푸미 모리수에
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080033105A publication Critical patent/KR20080033105A/ko
Application granted granted Critical
Publication of KR101414125B1 publication Critical patent/KR101414125B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

튜브를 절연층의 개구 형성 영역 위에 절연층에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)를 절연층에 토출한다. 토출된 처리제(에칭 가스 또는 에칭액)에 의해, 절연층을 선택적으로 제거하여, 절연층에 개구를 형성한다. 따라서, 제1 도전층 위에 개구를 가지는 절연층이 형성되고, 절연층 아래의 제1 도전층이 개구의 저면에 노출된다. 노출된 제1 도전층과 접하도록 개구에 제2 도전층을 형성하고, 제1 도전층과 제2 도전층을 절연층에 형성된 개구에서 전기적으로 접속한다.
튜브, 에칭, 개구, 절연층, 도전층

Description

반도체장치의 제조 방법 및 에칭장치{A METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, AND AN ETCHING APPARATUS}
본 발명은, 미소한 영역을 선택적으로 에칭 가공하기 위한 제조 기술에 관한 것이다. 특히 플랫 패널 디스플레이 등의 표시장치에 사용되는 미세한 개구를 형성하는 집적회로기판의 제조 기술에 관한 것이다.
박막 트랜지스터(이하, 「ＴＦＴ」라고도 한다) 및 그것을 사용한 전자회로는, 반도체, 절연막 및 도전막 등의 각종 박막을 기판 위에 적층하고, 적절히 포토리소그래피 기술에 의해 소정의 패턴을 형성해서 제조되고 있다. 포토리소그래피 기술이란, 포토마스크라 불리는 투명한 평판 위에 빛을 투과하지 않는 재료로 형성한 회로 등의 패턴을, 빛을 이용하여 목적으로 하는 기판 위에 전사하는 기술이며, 반도체 집적회로 등의 제조 공정에 널리 이용되고 있다.
종래의 포토리소그래피 기술을 사용한 제조 공정에서는, 포토레지스트라 불리는 감광성 유기수지재료를 사용해서 형성되는 마스크 패턴의 취급에만도, 노광, 현상, 소성, 박리 등의 다단계 공정이 필요해진다. 따라서, 포토리소그래피 공정의 회수가 증가하는 만큼, 제조 비용은 필연적으로 상승하게 된다. 이러한 문제점을 개선하기 위해서, 포토리소그래피 공정을 삭감해서 ＴＦＴ를 제조하는 것이 시도되었다(예를 들면 특허문헌 1 참조). 특허문헌 1에서는, 포토리소그래피 공정에 의해 형성된 레지스트 마스크를, 1회 사용한 후, 팽윤에 의해 체적팽창시켜서 다른 형상의 레지스트 마스크로 또다시 사용한다.
[특허문헌 1] 일본국 공개특허공보 특개 2000-133636호
이렇게 반도체 집적회로 등의 제조 공정에서는 포토리소그래피 공정이 필수적인 것으로 되어 있다. 포토리소그래피 공정은, 공정 수가 증가하여 번잡해질 뿐만 아니라, 거기에 부수되어 고가의 포토마스크가 필요해지고, 그것이 비용 상승의 요인이 되고 있다. 더욱이, 포토레지스트, 현상액 및 박리액 등의 유기용제를 대량으로 사용하기 때문에, 환경보전의 요청으로 인해 폐수처리에 방대한 비용이 들고 있다.
따라서 본 발명은 포토리소그래피 공정을 삭감해서 반도체 집적회로를 제조하는 기술을 제공하는 것을 목적으로 한다.
본 발명에서는, 튜브를 사용해서 선택적으로 박막에 개구를 형성한다. 본 발명에 있어서의 튜브란 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관(細管)을 말한다. 따라서, 튜브는, 선단에 오리피스가 형성된 중공관이기 때문에, 내부에 처리제 등의 재료를 통과시켜, 오리피스에서 튜브 외부로 유출할 수 있다. 튜브를 피가공막에 접해서 배치함으로써, 튜브 내부와 외부를 차단할 수 있다. 본 발명에 있어서는, 튜브 내부를 통해서 물질의 토출 또는 흡인을 행한다. 본 발명에서는, 튜브를 사용하여, 선택적으로 개구나 도전층을 형성할 수 있다.
본 발명에서는, 튜브를 절연층의 개구 형성 영역 위에 절연층에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)를 절연층에 토출(분출)한다. 토출(분출)된 처리제(에칭 가스 또는 에칭액)에 의해, 절연층을 선택적으로 제거하고, 절연층에 개구를 형성한다. 따라서, 도전층 위에 개구를 가지는 절연층이 형성되어, 절연층 아래의 도전층이 개구의 저면에 노출된다. 노출된 도전층과 접하도록 개구에 도전막을 형성하고, 도전층과 도전막을 절연층에 형성된 개구에서 전기적으로 접속한다.
또한 튜브를 절연층에 일부 매립하도록 배치하고, 물리적인 힘에 의해 절연층에 제1 개구를 형성하고, 그 후에 튜브에서 에칭 가스를 분출해서 다시 절연층을 선택적으로 제거하여, 제2 개구를 형성할 수도 있다. 즉 튜브의 물리적인 힘으로 제1 개구를 형성하고, 튜브에서 분출되는 에칭 가스의 화학적인 힘에 의해 제2 개구를 형성해도 된다. 우선 튜브에서 에칭 가스를 토출하여 제1 개구를 형성하고, 튜브를 절연층에 삽입해서 제2 개구를 형성해도 되고, 에칭 가스를 토출하면서 동 시에 튜브를 절연층에 삽입해서 개구를 형성해도 된다.
튜브에서 토출되는 처리제(에칭 가스 또는 에칭액)는, 튜브가 견딜 수 있는 것이면, 에칭하는 박막에 따라 적절히 선택할 수 있다. 예를 들면 다수의 층으로 적층하는 다층 배선 등을 제조할 경우, 다수의 층에 걸쳐 다른 박막에 연속적인 개구를 형성할 때에 본 발명을 사용할 수 있다.
또는, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실히 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 위해, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침(針) 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 도전층의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해서 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명에서는, 절연층의 개구 형성 영역에 튜브(세관)를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
본 발명의 표시장치의 제조 방법의 일례에서는, 제1 도전층을 형성하고, 제1 도전층 위에 절연층을 형성하고, 절연층에 세관을 접해서 배치하고, 세관으로부터 처리제를 절연층에 토출하여 절연층에 제1 도전층에 달하는 개구를 형성하고, 개구에 제1 도전층과 접하도록 제2 도전층을 형성한다.
본 발명의 표시장치의 제조 방법의 일례에서는, 제1 도전층을 형성하고, 제1 도전층 위에 절연층을 형성하고, 절연층에 세관을 접해서 배치하고, 세관으로부터 처리제를 절연층에 토출하여 절연층에 제1 도전층에 달하는 개구를 형성하고, 개구에 세관으로부터 도전성 재료를 포함한 조성물을 토출하여 제1 도전층과 접하도록 제2 도전층을 형성한다.
본 발명의 표시장치의 제조 방법의 일례에서는, 제1 도전층을 형성하고, 제1 도전층 위에 제1 절연층을 형성하고, 제1 절연층 위에 제2 절연층을 형성하고, 제2 절연층에 세관을 삽입해서 제1 개구를 형성하고, 세관으로부터 처리제를 토출하여 제1 절연층에 제1 도전층에 달하는 제2 개구를 형성하고, 제1 개구 및 제2 개구에 제1 도전층과 접하도록 제2 도전층을 형성한다.
본 발명의 표시장치의 제조 방법의 일례에서는, 제1 도전층을 형성하고, 제1 도전층 위에 제1 절연층을 형성하고, 제1 절연층 위에 제2 절연층을 형성하고, 제2 절연층에 세관을 삽입하여 제1 개구를 형성하고, 세관으로부터 처리제를 토출하여 제1 절연층에 제1 도전층에 달하는 제2 개구를 형성하고, 제1 개구 및 제2 개구에 세관으로부터 도전성 재료를 포함한 조성물을 토출하여 제1 도전층과 접하도록 제2 도전층을 형성한다.
본 발명의 표시장치의 제조 방법의 일례에서는, 게이트 전극층, 게이트 전극층에 인접하는 게이트 절연층, 게이트 절연층에 인접하는 반도체층, 반도체층에 인접하는 소스 전극층 및 드레인 전극층을 형성하고, 소스 전극층 및 드레인 전극층 위에 절연층을 형성하고, 절연층에 세관을 접해서 배치하고, 세관으로부터 처리제를 토출하여 절연층에 소스 전극층 또는 드레인 전극층에 달하는 개구를 형성하고, 개구에 소스 전극층 또는 드레인 전극층과 접하도록 화소전극층을 형성한다.
본 발명의 표시장치의 제조 방법의 일례에서는, 소스 영역 및 드레인 영역을 가지는 반도체층을 형성하고, 반도체층 위에 게이트 절연층을 형성하고, 반도체층 및 게이트 절연층 위에 게이트 전극층을 형성하고, 반도체층, 게이트 절연층, 및 게이트 전극층 위에 절연층을 형성하고, 절연층에 제1 세관에 의해 제1 개구를 형성하고, 제1 세관으로부터 처리제를 토출하여 절연층 및 게이트 절연층에 소스 영역에 달하는 제2 개구를 형성하고, 제1 개구 및 제2 개구에 소스 영역과 접하도록 소스 전극층을 형성하고, 절연층에 제2 세관에 의해 제3 개구를 형성하고, 제2 세관으로부터 처리제를 토출하여 절연층 및 게이트 절연층에 드레인 영역에 접하는 제4 개구를 형성하고, 제3 개구 및 제4 개구에 드레인 영역과 접하도록 드레인 전극층을 형성한다.
상기 구성에 있어서, 처리제를 세관에서 토출한 후, 세관으로부터 흡인하여 개구로부터 제거해도 된다. 처리제로서 에칭 가스, 또는 에칭액을 사용하면, 절연층을 선택적으로 제거해서 개구를 형성할 수 있다.
상기에서 형성하는 도전층 대신에 반도체층을 사용할 수도 있다. 반도체 재료를 사용하면 반도체층으로 할 수 있다. 표시장치를 구성하는 도전층이나 반도체층에 사용할 수 있다. 예를 들면 도전층은, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층, 및 화소전극층 등에 사용할 수 있다.
본 발명의 에칭장치의 일례는, 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관과, 기판을 얹어 놓는 스테이지와, 기판 위의 소정의 위치에 세관을 이동시켜 설치하는 위치 제어수단과, 세관에 처리제를 공급하는 재료 저장실과, 세관으로부터 처리제를 토출하는 토출 제어수단을 가진다.
본 발명의 에칭장치의 일례는, 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관과, 기판을 얹어 놓는 스테이지와, 기판 위의 소정의 위치에 세관을 이동시켜 상기 세관의 선단을 피가공면에 접촉시키는 위치 제어수단과, 세관에 처리제를 공급하는 재료 저장실과, 세관으로부터 처리제를 토출하는 토출 제어수단을 가진다.
본 발명의 에칭장치의 일례는, 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관과, 기판을 얹어 놓는 스테이지와, 기판 위의 소정의 위치에 세관을 이동 시켜 설치하는 위치 제어수단과, 세관에 처리제를 공급하는 재료 저장실과, 세관으로부터 처리제를 토출하는 토출 제어수단과, 토출한 처리제를 흡인하는 흡인 제어수단을 가진다.
본 발명의 에칭장치의 일례는, 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관과, 기판을 얹어 놓는 스테이지와, 기판 위의 소정의 위치에 세관을 이동시켜 상기 세관의 선단을 피가공면에 접촉시키는 위치 제어수단과, 세관에 처리제를 공급하는 재료 저장실과, 세관으로부터 처리제를 토출하는 토출 제어수단과, 토출한 처리제를 흡인하는 흡인 제어수단을 가진다.
상기 본 발명의 에칭장치를 사용하여, 본 발명의 표시장치 및 반도체장치를 제조할 수 있다.
본 발명은 표시 기능을 가지는 장치인 표시장치에도 사용할 수 있고, 본 발명을 사용하는 표시장치에는, 일렉트로루미네선스(이하 「ＥＬ」이라고도 한다)라 불리는 발광을 발현하는 유기물, 무기물, 혹은 유기물과 무기물의 혼합물을 포함한 층을, 전극 사이에 개재시킨 발광소자와 ＴＦＴ가 접속된 발광 표시장치나, 액정재료를 가지는 액정소자를 표시소자로 사용하는 액정표시장치 등이 있다. 본 발명에 있어서, 표시장치란, 표시소자(액정소자나 발광소자 등)를 가지는 장치를 말한다. 이때, 기판 위에 액정소자나 ＥＬ소자 등의 표시소자를 포함한 복수의 화소나 그 화소들을 구동시키는 주변구동회로가 형성된 표시 패널 본체로 해도 된다. 또한, 연성인쇄회로(ＦＰＣ)나 인쇄회로기판(ＰＷＢ)이 부착된 것(ＩＣ나 저항소자나 용량소자나 인덕터나 트랜지스터 등)도 포함해도 좋다. 또한, 편광판이나 위상차판 등의 광학시트를 포함해도 된다. 또한, 백라이트 유닛(도광판이나 프리즘시트나 확산시트나 반사시트나 광원(ＬＥＤ나 냉음극관 등)을 포함해도 된다)을 포함해도 된다.
이때, 표시소자나 표시장치는, 여러 가지 형태를 사용하거나, 여러 가지 소자를 가질 수 있다. 예를 들면 ＥＬ소자(유기ＥＬ소자, 무기ＥＬ소자 또는 유기물 및 무기물을 포함한 ＥＬ소자), 전자방출소자, 액정소자, 전자 잉크, 그레이팅 라이트 밸브(ＧＬＶ), 플라즈마 디스플레이(ＰＤＰ), 디지털 마이크로미러 디바이스(ＤＭＤ), 압전 세라믹 디스플레이, 카본 나노튜브 등, 전기자기적 작용에 의해 콘트라스트가 변화되는 표시 매체를 적용할 수 있다. 이때, ＥＬ소자를 사용한 표시장치에는 ＥＬ디스플레이, 전자방출소자를 사용한 표시장치에는 필드 이미션 디스플레이(ＦＥＤ)나 ＳＥＤ방식 평면형 디스플레이(ＳＥＤ:Ｓｕｒｆａｃｅ-ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ-ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ) 등, 액정소자를 사용한 표시장치에는 액정 디스플레이, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 전자 잉크를 사용한 표시장치에는 전자종이가 있다.
또한 본 발명을 사용해서 반도체소자(트랜지스터, 메모리 소자나 다이오드 등)를 포함한 회로를 가지는 장치나, 프로세서 회로를 가지는 칩 등의 반도체장치를 제조할 수 있다. 이때, 본 발명에 있어서, 반도체장치란, 반도체 특성을 이용함으로써 기능 할 수 있는 장치를 가리킨다.
본 발명에 의해, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
본 발명의 실시예에 대해서, 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않는 한 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명을 이하에 나타내는 실시예의 기재 내용에 한정해서 해석해서는 안 된다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통으로 사용하고, 그 반복된 설명은 생략한다.
(실시예 1)
본 실시예에서는, 확실히 더욱 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 콘택홀의 형성 방법에 대해서, 도 1을 사용하여 설명한다.
본 발명에서는, 튜브를 사용해서 선택적으로 박막에 개구를 형성한다. 본 발명에 있어서의 튜브란 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관이다. 따라서, 튜브는, 선단에 오리피스가 형성된 중공관이기 때문에, 내부에 처리제 등의 재료를 통과시키고, 오리피스에서 튜브 외부로 유출할 수 있다. 튜브를 피가공막에 접해서 배치함으로써, 박막에서 튜브 내부와 외부를 차단할 수 있다. 본 발명에서는 튜브 내부를 통해서 물질의 토출 또는 흡인을 행한다. 본 발명의 튜브를 사용하여, 선택적으로 개구나 도전층을 형성할 수 있다.
본 실시예에서는, 튜브를 절연층의 개구 형성 영역 위에 절연층에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)를 절연층에 토출(분출)한다. 토출(분출)된 처리제(에칭 가스 또는 에칭액)에 의해, 절연층을 선택적으로 제거하고, 절연층에 개구를 형성한다. 따라서, 제1 도전층 위에 개구를 가지는 절연층이 형성되고, 절연층 아래의 제1 도전층이 개구의 저면에 노출된다. 노출된 제1 도전층과 접하도록 개구에 제2 도전층을 형성하고, 제1 도전층과 제2 도전층을 절연층에 형성된 개구에서 전기적으로 접속한다.
도 1을 사용해서 구체적으로 설명한다. 본 실시예에서는, 도 1a에 나타낸 바와 같이, 절연 표면을 가지는 기판(500) 위에, 도전층(501)을 형성하고, 도전층(501) 위에 절연층(502)을 형성한다. 절연층(502)의 개구 형성 영역에 튜브(503)를 절연층(502)에 접해서 설치한다. 도 1에는, 튜브(503)를 지지하는 수단을 나타내지 않지만, 튜브(503)는 절연층(502)에 접촉해서 지지되어 있으면 된다. 예를 들면 튜브를 기판 위에 설치하고, 기판을 지지 수단(지지 기판)으로 사용하거나, 피처리막 위에 지지 수단으로서, 지지막을 형성하고, 지지막에 튜브를 삽입함으로써 튜브를 피처리막 위에 지지해도 된다.
지지 수단에 의해 지지된 튜브는, 이동 제어수단에 의해, 피처리막 위의 소정의 위치에 피처리막에 접해서 설치된다. 우선, 피처리막의 피가공면에 대응하는 위치에 튜브를 이동한다. 다음에 피처리막에 접하도록 튜브를 이동시키고, 지지 수단에 의해 지지한다. 튜브를 피처리막에 삽입할 경우, 튜브를 피처리막에 삽입한 상태에서 지지 수단에 의해 지지한다. 피처리막을 얹어 놓는 스테이지를 이동시켜, 튜브에 접하게 해도 된다.
도 40에 지지막(520a, 520b)을 사용해서 튜브(503)를 지지하는 예를 게시한다. 도 40은 도 1에 대응되고, 지지막(520a, 520b)을 형성하는 것 외에는 도 1과 같다. 도 40에 있어서, 절연층(502)에 접해서 배치되는 튜브(503)는 지지막(520a, 520b)에 의해 지지되어 있다. 지지막을 형성한 후, 튜브를 삽입해서 고정해도 되고, 튜브를 개구 형성 영역에 설치한 후, 튜브 주위를 지지하도록 지지막을 형성해도 된다.
에칭 가스(509)를 토출해서 절연층(502)에 개구(505)를 형성한 후(도 40b 참조), 지지막(520a, 520b)도 제거한다(도 40c 참조). 절연층(506a, 506b), 노출된 도전층(501) 위에 도전막(507)을 형성하고, 개구(505)에서 도전층(501)과 도전막(507)을 전기적으로 접속한다(도 40d 참조).
튜브(503)를 선택적으로 설치한 상태에서 튜브(503)를 통해서 에칭 가스(509)를 절연층(502)에 분출(토출)한다. 분출(토출)된 에칭 가스(509)에 의해, 절연층(502)을 선택적으로 제거하고, 절연층(502)에 개구(505)를 형성한다(도 1b 참조).
튜브(503)를 제거하고, 개구(505)를 가지는 절연층(506a, 506b)을 형성할 수 있다. 도전층(501)이 노출된 개구(505)에 도전막(507)을 형성하여, 도전층(501)과 도전막(507)을 전기적으로 접속할 수 있다(도 1c 참조).
개구의 형상은 튜브의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 도전층의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다.
또한 튜브의 윗면 형상을, 점형, 원형, 타원형, 사각형, 또는 선형(엄밀히는 가늘고 긴 직사각형 형상)으로 적절히 설정하면, 얻어지는 절연층의 개구의 윗면 형상도 마찬가지로 튜브 및 그 토출구 형상을 반영해서 형성할 수 있다.
또한 튜브는 복수 겹치는 구조로 해도 되고, 튜브가 2중 구조로 되어 있는 예를 도 41에 나타낸다. 본 발명에 있어서 튜브는 토출을 행할 뿐만 아니라, 흡인도 할 수 있다. 도 41은 도 1에 대응되고, 튜브(523)만이 다른 예이며, 기타는 도 1과 같다.
도 41a에 나타내는 튜브(523)는, 내측에 튜브(525a), 외측에 튜브(525b)를 가지고 있다. 튜브(525a)는 튜브(525b)보다 다소 짧고, 절연층(502)과의 사이에 공간을 가지고 배치된다. 도 41b에 나타낸 바와 같이, 튜브(523) 내측의 튜브(525a) 내를 통과하여 에칭 가스(526a)가 토출되어, 절연층(502)을 선택적으로 제거해 간다. 동시에, 외측의 튜브(525b)와 내측의 튜브(525a) 사이를 통과하여, 에칭 가스 및 절연층(502)의 에칭된 절연성 재료(526b)가 화살표 방향으로 흡인되어 개구에서 제거된다. 이렇게 튜브 내부를 구분하여 재료의 공급과 폐기(제거)를 동시에 행해도 된다. 에칭에 의한 잔류물이 개구에서 곧 제거되기 때문에, 절연층의 에칭 효율(에칭 시간, 에칭 속도)을 향상시킬 수 있다. 절연층(506a, 506b), 노출된 도전층(501) 위에 도전막(507)을 형성하고, 개구(505)에서 도전층(501)과 도전막(507)을 전기적으로 접속한다(도 41c 참조).
도 2에 나타낸 바와 같이, 튜브를 절연층 개구 형성 영역에 배치할 때에, 튜브의 선단을 절연층에 삽입해서 일부 절연층에 매립해도 된다. 절연 표면을 가지는 기판(510) 위에, 도전층(511)을 형성하고, 도전층(511) 위에 절연층(512)을 형성한다. 절연층(512)의 개구 형성 영역에 튜브(513)를 절연층(512)에 튜브(513)의 선단이 일부 매립되도록 설치한다(도 2a 참조). 도 2에는, 튜브(513)를 지지하는 수단을 나타내지 않지만, 튜브(513)는 절연층(512)에 접촉해서 지지되면 된다. 예를 들면 튜브를 기판 위에 설치해서, 기판을 지지 수단(지지 기판)으로 사용하거나, 피처리막 위에 지지 수단으로서, 지지막을 형성하고, 지지막에 튜브를 삽입함으로써 튜브를 피처리막 위에 지지해도 된다. 또 튜브(513)는 절연층(512)에 일부 매립되어 있기 때문에, 절연층(512)도 지지하는 역할을 한다.
튜브(513)를 선택적으로 설치한 상태에서 그 튜브(513)를 통해 에칭 가스(519)를 절연층(512)에 분출(토출)한다. 분출(토출)된 에칭 가스(519)에 의해, 절연층(512)을 선택적으로 제거하고, 절연층(512)에 개구(515)를 형성한다(도 2b 참조).
튜브(513)를 제거함으로써, 개구(515)를 가지는 절연층(516a, 516b)을 형성할 수 있다. 개구(515)는, 튜브의 형상을 반영하기 때문에, 측면에 단차를 가지는 형상이 된다. 도전층(511)이 노출된 개구(515)에 도전막(517)을 형성하고, 도전층(511)과 도전막(517)을 전기적으로 접속할 수 있다(도 2c 참조).
절연층을 선택적으로 제거하기 위해서, 튜브에서 토출되는 에칭 물질은, 에칭 가스로 해도 되고, 에칭액으로 해도 된다. 에칭은 에칭 가스, 에칭액, 에칭 조건을 적절히 설정함으로써, 이방적, 등방적으로 에칭할 수 있다. 액상의 에칭액을 사용하여, 등방적으로 에칭을 행하는 예를 도 3에 나타낸다.
도 3a 내지 3c에서 사용하는 튜브는, 선단이 가는 원추 형상의 예이며, 에칭액과 같은 액상재료를 충전하는 데에 적합하다. 절연 표면을 가지는 기판(530) 위에, 도전층(531)을 형성하고, 도전층(531) 위에 절연층(532)을 형성한다. 절연층(532)의 개구 형성 영역에 튜브(533)를 절연층(532)에 접해서 배치한다(도 3a 참조). 튜브(533) 내부에는 에칭액(539)이 충전되어 있다.
튜브(533)를 선택적으로 설치한 상태에서 그 튜브(533)를 통해 에칭액(539)을 절연층(532)에 토출한다. 토출된 에칭액(539)에 의해, 절연층(532)을 선택적으로 제거하여, 절연층(532)에 개구(535)를 형성한다(도 3b 참조).
다음으로 튜브(533)를 제거함으로써, 개구(535)를 가지는 절연층(536a, 536b)을 형성할 수 있다. 개구(535)는, 에칭액(539)에 의해 등방적으로 에칭되기 때문에, 도 3b에 나타낸 바와 같이 튜브(533)의 토출구보다 넓은 영역에 개구가 형성된다. 도전층(531)이 노출된 개구(535)에 도전막(537)을 형성하여, 도전층(531) 과 도전막(537)을 전기적으로 접속할 수 있다(도 3c 참조).
에칭액에 의해 절연층은 용해되지만, 에칭액과 절연층 형성 재료가 혼재한 용액을 튜브를 통해서 흡인해서, 제거해도 된다. 본 발명의 중공 구조를 가지고 선단에 개구가 형성되어 있는 세관인 튜브는 토출을 행할 뿐만 아니라, 흡인도 할 수 있다.
본 발명에 있어서, 에칭액과 같은 액상의 재료를 튜브를 통해서 피처리막을 가공할 경우, 액상의 재료(예를 들면 에칭액)에 대하여, 발액 처리를 피처리막에 하면 된다. 발액 처리는, 피처리막 위에 발액성을 가지는 물질을 포함한 막을 형성함으로써 행할 수 있다. 피처리막 표면에서 액상의 재료(에칭액 등)는 배지 않기 때문에, 액상의 재료(에칭액 등)가 피처리막과 튜브의 사이에서 유출되기 어렵게 할 수 있다. 따라서, 피처리막 표면의 요철 등에 의해 튜브를 밀착해서 배치할 수 없었던 경우에도, 에칭액 등이 튜브 밖으로 유출(토출)되어 피처리막의 처리 영역 이외의 영역을 가공하게 되는 불량을 방지할 수 있다. 제어성 좋게 피처리막에 원하는 형상으로 개구를 형성할 수 있다.
발액성을 가지는 물질로서, 불화탄소기(불화탄소쇄)를 포함한 물질, 혹은 실란커플링제를 포함한 물질을 사용할 수 있다. 실란커플링제는 단분자막을 형성할 수 있기 때문에, 분해, 개질을 효율적으로 행할 수 있고, 단시간에 습윤성을 변화시킬 수 있다. 또한 실란커플링제는, 불화탄소기(불화탄소쇄)를 가질 뿐만 아니라, 알킬기를 가지는 것도 기판에 배열시킴으로써 저습윤성을 나타내기 때문에, 사용할 수 있다. 또 실란커플링제는 포함되는 관능기가 불화탄소기인지 알킬기인지에 따 라, 그 습윤성을 낮추는 효과가 다르기 때문에, 필요한 습윤성이 얻어지도록 재료에 따라 적절히 설정할 수 있다.
발액성을 가지는 물질로서, 불화탄소기(불화탄소쇄)를 포함한 물질, 혹은 실란커플링제를 포함한 물질을 사용할 수 있다. 실란커플링제는, Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 나타낸다. 여기에서, R은 알킬기 등의 비교적 불활성 기를 포함한 것이다. 또한 X는 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 혹은 흡착수와의 축합에 의해 결합 가능한 가수분해기로 이루어진다.
발액성을 가지는 물질로서, 실란커플링제의 R에, 알킬기를 가지는 물질인 알콕시실란도 사용할 수 있고, 예를 들면 유기실란으로서 옥타데실트리메톡시실란 등을 사용할 수 있다. 알콕시실란으로는, 탄소수 2∼30의 알콕시실란이 바람직하다. 대표적으로는, 데실트리메톡시실란, 에틸트리에톡시실란, 프로필트리에톡시실란, 옥틸트리에톡시실란, 데실트리에톡시실란, 도데실트리에톡시실란, 옥타데실트리에톡시실란(ODS), 에이코실트리에톡시실란, 트리아콘틸트리에톡시실란을 들 수 있다. 이때, 장쇄 알킬기를 가지는 실란 화합물은, 특히 습윤성을 저하시킬 수 있어 바람직하다. 또한 데실트리클로로실란, 테트라데실트리클로로실란, 옥타데실트리클로로실란, 에이코실트리클로로실란, 도코실트리클로로실란 등도 사용할 수 있다.
또한 실란커플링제의 대표 예로서, R에 플루오르알킬기를 가지는 불소계 실란커플링제(플루오르알킬실란(FAS))를 사용함으로써, 보다 습윤성을 낮출 수 있다. FAS의 R은, (CF3)(CF2)x(CH2)y(x:0 이상 10 이하의 정수, y:0 이상 4 이하의 정수) 로 나타내는 구조를 가지고, 복수 개의 R 또는 X가 Si에 결합하고 있을 경우, R 또는 X는 각각 모두 같아도 되고, 달라도 된다. 대표적인 FAS로는, 헵타데카플루오르테트라하이드로데실트리에톡시실란, 헵타데카플루오르테트라하이드로데실트리클로로실란, 트리데카플루오르테트라하이드로옥틸트리클로로실란, 트리플루오르프로필트리메톡시실란, 트리데카플루오르옥틸트리메톡시실란 등의 플루오르알킬실란(이하, FAS라고도 한다)을 들 수 있다. 또한 트리데카플루오르옥틸트리클로로실란 등의 가수분해기가 할로겐인 커플링제도 사용할 수 있다. 물론 예시된 화합물에 한정되는 것은 아니다.
또한 발액성을 가지는 물질로서 티타네이트 커플링제, 알루미네이트 커플링제를 사용해도 된다. 예를 들면 이소프로필트리이소옥타노일 티타네이트, 이소프로필(디옥틸파이로포스페이트)티타네이트, 이소프로필트리스테아로일 티타네이트, 이소프로필트리스(디옥틸포스페이트)티타네이트, 이소프로필디메타크릴이소스테아로일티타네이트, 아세토알콕시알루미늄디이소프로필레이트 등을 들 수 있다.
상기한 바와 같은 발액성을 가지는 물질을 피형성 영역에 막으로서 형성하기 위해서는, 액상의 물질을 증발시켜, 피형성 영역에 형성하는 기상성막법 등을 사용할 수 있다. 또한 발액성을 가지는 물질은 스핀 코트법, 딥법, 액적토출법, 인쇄법(스크린인쇄나 오프셋 등)을 사용해서 형성할 수도 있고, 용매에 용해한 용액으로 해도 된다.
발액성을 가지는 물질을 포함한 용액의 용매로는, 물, 알코올, 케톤, 탄화수소계 용매(지방족 탄화수소, 방향족 탄화수소, 할로겐화 탄화수소 등), 및 에테르 계 화합물, 및 이것들의 혼합물을 사용할 수 있다. 예를 들면 메탄올, 에탄올, 프로판올, 아세톤, 부탄올, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디시클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스쿠알란, 사염화탄소, 클로로포름, 염화메틸렌, 트리클로로에탄, 디에틸에테르, 디옥산, 디메톡시에탄 또는 테트라히드로푸란 등을 사용한다. 상기 용액의 농도는 특별히 한정은 없지만, 0.001∼20wt%의 범위로 하면 된다.
또한 상기 발액성을 가지는 물질에, 피리딘, 트리에틸아민, 디메틸아닐린 등의 아민을 혼합해도 된다. 또한 포름산, 아세트산 등의 카르복시산을 촉매로서 첨가해도 된다.
상기한 바와 같이, 발액성을 가지는 물질을 액상의 상태로 피형성 영역에 부착시키는 스핀 코트법 등을 사용해서 단분자막을 형성할 때의 처리는, 처리 온도는 실온(약 25도) 내지 150도, 처리 시간은 수분 내지 12시간으로 하면 된다. 처리 조건은, 발액성을 가지는 물질의 성질, 용액의 농도, 처리 온도, 처리 시간에 따라 적절히 설정하면 된다. 또한 형성하는 박막을 상기 발액성을 가지는 물질을 포함한 용액을 제조할 때에 사용할 수 있는 용매로 세정하면, 미반응의 발액성을 가지는 물질을 제거할 수 있다. 이 경우, 초음파 세정기 등을 사용해도 된다.
본 발명에서 사용할 수 있는 발액성을 가지는 물질을 포함한 막은 막 두께 0.3nm 이상 10nm 이하로 하는 박막으로 해도 된다. 이때, 발액성을 가지는 물질을 액상의 상태로 피형성 영역에 부착시키는 스핀 코트법 등을 사용해서 형성하는 발액성을 가지는 물질의 박막은 상당히 얇고, 막 두께가 0.3nm 이상 10nm 이하의 범 위인 단분자막이 될 수 있다.
또한 습윤성을 낮추도록 제어하여, 저습윤성 영역을 형성하는 조성물의 일례로서, 불화탄소(탄화불소)기(불화탄소쇄)를 가지는 재료(불소계 수지)를 사용할 수 있다. 불소계 수지로서, 폴리테트라플루오르에틸렌(ＰＴＦＥ;4불화에틸렌 수지), 퍼플루오르알콕시알칸(ＰＦＡ;4불화에틸렌퍼플루오르알킬비닐에테르 공중합 수지), 퍼플루오르에틸렌프로펜 코폴리머(ＰＦＥＰ;4불화에틸렌-육불화프로필렌 공중합 수지), 에틸렌-테트라플루오르에틸렌 코폴리머(ＥＴＦＥ;4불화에틸렌-에틸렌 공중합 수지), 폴리비닐리덴플루올라이드(ＰＶＤＦ;불화비닐리덴 수지), 폴리클로로트리플루오르에틸렌(ＰＣＴＦＥ;3불화염화 에틸렌 수지), 에틸렌-클로로트리플루오르에틸렌 코폴리머(ＥＣＴＦＥ;3불화염화 에틸렌-에틸렌 공중합 수지), 폴리테트라플루오르에틸렌-퍼플루오르디옥솔 코폴리머(ＴＦＥ/ＰＤＤ), 폴리비닐 플루올라이드(ＰＶＦ;불화비닐수지) 등을 사용할 수 있다.
또한, 무기재료, 유기재료에 ＣＦ4 플라즈마 등에 의한 처리를 행하면, 습윤성을 낮출 수 있다. 예를 들면 유기재료로서 폴리비닐알코올(ＰＶＡ)과 같은 수용성 수지를, H2O 등의 용매에 혼합한 재료를 사용할 수 있다. 또한 ＰＶＡ와 다른 수용성 수지를 조합해서 사용해도 된다.
에칭 가스로는, Ｃｌ2, ＢＣｌ3, ＳｉＣｌ4 또는 ＣＣｌ4 등을 대표로 하는 염소계 가스, ＣＦ4, ＳＦ6 또는 ＮＦ3 등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다. 에칭액으로는, 불산, 수산화 테트라메틸 암모늄 수용액(ＴＭ ＡＨ) 등을 적절히 사용하면 된다.
본 발명의 튜브는, 내부에 공간을 가지고, 재료를 토출, 흡인할 수 있는 것이다. 토출은 피에조 소자와 같은 소자에 의해 행할 수 있고, 흡인은 펌프 등으로 행하면 된다. 따라서 튜브에 접속하여, 재료를 공급하는 공급 수단과 재료 저장실, 흡수한 재료를 폐기할 때까지 보관하는 저장고를 가져도 된다.
또한, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브 내부를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다.
개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
튜브에서 토출되는 에칭 가스는, 튜브를 견딜 수 있는 것이면 에칭하는 박막에 따라 적절히 선택할 수 있다. 예를 들면 다수의 층으로 적층하는 다층 배선 등을 제조할 경우, 다수의 층에 걸쳐 다른 박막에 연속적인 개구를 형성할 때에 본 발명을 사용할 수 있다.
또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 선단이 뾰족한 바늘과 같은 튜브를 사용하면, 막에 삽입할 때의 저항을 낮게 할 수 있다.
도전층(501, 511, 531), 도전막(507, 517, 537)은 증착법, 스퍼터링법, ＰＶ Ｄ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등을 사용해서 형성할 수 있다. 또한 구성물을 원하는 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판 인쇄나 그라비아(요판) 인쇄 등 원하는 패턴으로 형성되는 방법), 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
도전층(501, 511, 531), 도전막(507, 517, 537)으로서, Ａｇ, Ａｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, Ｔａ, Ｗ, Ｔｉ, Ｍｏ, Ａｌ, Ｃｕ, Ｃｒ, Ｃｏ로부터 선택된 어느 일종 또는 복수의 원소, 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료로 형성하면 된다. 또한 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, ＡｇＰｄＣｕ합금을 사용해도 된다. 또한 단층 구조로 해도 되고, 복수 층의 구조로 해도 되고, 예를 들면 질화 텅스텐(ＷＮ)막과 몰리브덴(Ｍｏ)막의 2층 구조로 해도 되고, 막 두께 50nm의 텅스텐 막, 막 두께 500nm의 알루미늄과 실리콘의 합금(Ａｌ-Ｓｉ)막, 막 두께 30nm의 질화 티타늄 막을 순차 적층한 3층 구조로 해도 된다. 또한 3층 구조로 할 경우, 제1 도전막인 텅스텐 대신에 질화 텅스텐을 사용해도 되고, 제2 도전막인 알루미늄과 실리콘의 합금(Ａｌ-Ｓｉ)막 대신에 알루미늄과 티타늄의 합금막(Ａｌ-Ｔｉ)을 사용해도 되고, 제3 도전막인 질화 티타늄 막 대신에 티타늄 막을 사용해도 된다.
도전층(501, 511, 531), 도전막(507, 517, 537)으로서 또한 인듐 주석 산화물(ＩＴＯ), 산화규소를 포함한 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ), 산화규소를 포함한 산화인듐 주석, 산화아연에 갈륨(Ｇａ)을 도프한 도전성 재료, 인듐 아연산화물(ＩＺＯ(ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ))을 사용해도 된다. 또한 도전층 대신에 반도체층을 형성하는 경우에는, 반도체 재료를 사용하면 되고, 예를 들면 실리콘(규소), 게르마늄, 실리콘 게르마늄, 갈륨 비소, 산화몰리브덴, 산화 주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기반도체 재료를 사용할 수 있다.
절연층(502, 512, 532)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등에 의해 형성할 수 있다. 또한 액적토출법이나, 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 스핀 코트법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다.
절연층(502, 512, 532)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소(ＣＮ), 폴리실라잔, 그 외의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 실록산을 포함한 재료를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐을 사용할 수 있다. 또한 옥사졸 수지를 사용할 수도 있다.
본 발명을 사용해서 반도체장치나 표시장치를 제조할 수 있는데, 도 42에 본 발명의 에칭장치의 예를 게시한다.
도 42에 나타낸 바와 같이, 에칭장치(330)는, 튜브(301), 위치 제어수단(302), 토출 제어수단(303), 토출재료 저장실(304), 흡인 제어수단(305), 흡인 재료 저장실(306), 코크(307), 코크(308)를 가지고 있다. 에칭장치(330)는, 성막 장치로서 기능할 수 있다. 튜브(301)는 위치 제어수단(302)에 의해 이동할 수 있고, 피처리막에 접하도록 배치된다. 토출재료 저장실(304)과 튜브(301)는 코크(307)를 통해 접속되어 있고, 재료 토출시에는 코크(307)가 개방되어, 토출 제어수단(303)에 의해 튜브(301)에서 재료가 토출된다. 한편, 흡인 재료 저장실(306)과 튜브(301)는 코크(308)를 통해 접속되어 있고, 재료 흡인시는 코크(308)가 개방되어, 흡인 제어수단(305)에 의해 튜브(301)에서 토출한 재료 등이 흡인되어, 흡인 재료 저장실(306)에 보내진다. 흡인 재료 저장실(306)에 저장된 재료는 폐기, 또한 다시 토출재료 저장실에 보내져서 재이용할 수 있다. 토출 제어수단(303)으로는 피에조 소자 등을 사용할 수 있고, 흡인 제어수단(305)으로는 펌프 등을 사용할 수 있다. 토출, 흡인의 제어를 적확하게 행하기 위해서 진공계 등을 설치하면 좋다.
도 42에서는 튜브에 의한 흡인 수단과 토출 수단을 구비한 예를 게시했지만, 본 발명은 이것에 한정되지 않고, 튜브에 의한 토출 수단만을 구비해도 되고, 튜브로부터의 토출, 흡인을 감압 상태에서 행할 수 있도록 감압 수단을 설치해도 된다.
절연층에 복수의 개구를 형성할 경우, 지지 기판에 복수의 튜브를 가지도록 튜브 군을 사용할 수 있다. 복수의 개구를 형성할 수 있는 튜브부의 예를, 도 34를 사용하여 설명한다.
도 34a는 튜브부를 지지 기판 측에서 본 평면도이며, 도 34b, 34c는 도 34a에 있어서 선 O-P의 단면도다.
도 34a에 있어서, 튜브부(353)는 지지 기판(350), 튜브(351)를 가지고 있다. 지지 수단인 지지 기판(350) 위에, 개구 형성 영역과 대응하는 장소에 복수의 튜브(351)가 설치된다. 이동 제어수단에 의해 이동 가능한 지지 수단에 의해, 지지 기판을 튜브(351)가 피처리막에 접촉하도록 이동하고, 피처리막에 대향해서 튜브부(353)를 설치하면 된다. 이동 제어수단에 의해 지지 수단 및 튜브는 이동 가능하고, 튜브를 피처리막에 있어서 막 두께 방향으로 상하, 기판 방향으로 상하좌우로 이동시켜서, 피처리막에 대한 튜브의 위치를 제어한다.
튜브는, 회로 설계도면 데이터로부터, 절연층에 있어서 원하는 위치에 개구를 형성할 수 있도록 설정하면 된다. 또한 개구 형성 수단과 피처리막이 형성되는 기판의 위치 관계는, 미리 튜브부를 지지하는 지지 기판 및 피처리막이 형성되는 기판에 마커를 형성해 두어 얼라인먼트를 행하면 된다.
도 34b에 있어서, 튜브(351)에는 제어 소자(354)가 설치되어 있어, 튜브(351)의 상하 위치의 이동을 제어할 수 있다. 제어 소자(354)로는 피에조 소자 등을 사용할 수 있다. 도 34c는 제어 소자에 의해 선택적으로 튜브의 위치가 제어된 예다. 도 34c에 있어서 제어 소자(355a)에 의해 튜브(356a)가 이동하고, 튜브(356a)의 선단은 선택되지 않은 제어 소자(355b)의 튜브(356b)의 선단보다 거리 d 아래에 위치한다. 이렇게 개구를 형성하는 영역에만 튜브를 선택적으로 기판 위 의 피처리막에 배치하여, 원하는 장소에 개구를 형성할 수 있다.
절연층에 개구를 형성한 후, 튜브의 제거는 튜브를 물리적으로 뽑아내는 등으로 제거해도 되고, 개구를 가지는 절연층과 에칭의 선택비가 높은 조건으로, 튜브를 에칭(드라이 에칭 또는 웨트에칭)에 의해 화학적으로 제거해도 된다. 절연층과 도전층의 밀착 강도가 약한 경우에는, 에칭에 의해 튜브를 제거하는 것이 바람직하다. 또한 튜브의 형상을 변화시키지 않고 절연층으로부터 물리적 수단에 의해 제거하면, 제거 작업이 용이해서 튜브를 반복해서 재이용할 수 있기 때문에, 비용을 절감할 수 있는 이점이 있다.
튜브는 스퍼터링법, 진공증착법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)에 의해 박막을 성막한 후, 원하는 형상으로 에칭해서 형성할 수 있다. 또한 선택적으로 패턴을 형성할 수 있는 액적토출법이나, 패턴을 전사 또는 묘사할 수 있는 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 기타 스핀 코트법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 또한 임프린트 기술, 나노미터 사이즈의 입체 구조물을 전사 기술로 형성할 수 있는 나노임프린트 기술을 사용할 수 있다. 임프린트, 나노임프린트는, 포토리소그래피 공정을 사용하지 않고 미세한 입체 구조물을 형성할 수 있는 기술이다.
무기재료라도 유기재료 또는 규소와 산소의 결합으로 골격구조가 형성된 재료로 형성해도 된다. 절연막의 성막을 차폐하는 수단이므로, 금속 등의 도전재료로 해도 되고, 수지 등의 절연재료로 해도 된다. 또한 섬유 등을 사용할 수도 있다. 장치에 설치하는 것을 고려하면, 비교적 경량이고 가공이 용이한 것이 바람직하다. 미세한 개구를 형성하는 경우에는, 카본 나노튜브 등의, 나노튜브 재료를 사용할 수도 있다. 카본 나노튜브 등의 극세 탄소 섬유는, 그래파이트 나노파이버, 카본 나노파이버, 튜브형 그래파이트, 카본 나노콘, 콘형 그래파이트 등도 사용할 수 있다.
튜브 재료로는, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소(ＣＮ), 폴리실라잔, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 실록산을 포함한 재료를 사용해도 된다. 또한 에폭시수지, 페놀수지, 노보렉수지, 아크릴수지, 멜라민수지, 우레탄 수지, 벤조시클로부텐, 파릴렌, 불화 아릴렌 에테르, 폴리이미드 등의 유기재료, 실록산 결합을 가지는 수지 등을 사용할 수 있다.
개구를 형성한 후, 액체로 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층의 제거된 부분의 잔존물)를 세정하여, 잔존물을 제거해도 된다. 이 경우, 세정에 물 등의 무반응 물질을 사용해도 되고, 절연층과 반응하는(용해되는) 에칭액 등의 약액을 사용해도 된다. 에칭액을 사용하면 개구가 오버에칭되어, 먼지 등이 제거되어 표면이 보다 평탄화된다. 또 개구를 넓힐 수도 있다.
이렇게 복잡한 포토리소그래피 공정, 레지스트 마스크층을 형성하지 않고, 도전층과 도전층을 전기적으로 접속하는 개구(콘택홀)를 절연층에 형성할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 제조 수율의 향상을 꾀할 수 있다.
(실시예 2)
본 실시예에서는, 확실하게 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 적층 구조의 콘택홀을 형성하는 방법에 관하여 설명한다. 상세하게는 실시예 1에서, 콘택홀이 복수의 적층하는 막에 걸쳐 형성되는 예다. 따라서, 동일 부분 또는 같은 기능은 실시예 1와 같은 재료 및 방법을 사용하면 되고, 그 반복된 설명은 생략한다.
튜브를 절연층에 삽입하고, 일부 매립하도록 배치하고, 물리적 힘에 의해 절연층에 제1 개구를 형성하고, 그 후에 토출구로부터 에칭 가스를 분출해서 한층 더 절연층을 선택적으로 제거하여, 제2 개구를 형성할 수 있다. 즉 튜브의 물리적인 힘으로 제1 개구를 형성하고, 튜브에서 토출되는 처리제(에칭 가스 또는 에칭액)의 화학적인 힘에 의해 제2 개구를 형성해도 된다. 먼저 튜브에서 처리제(에칭 가스 또는 에칭액)를 토출하여, 제1 개구를 형성하고, 튜브를 절연층에 삽입해서 제2 개구를 형성해도 되고, 에칭 가스를 토출하면서 동시에 튜브를 절연층에 삽입해서 개구를 형성해도 된다.
다수의 층으로 적층하는 다층 배선 등을 제조할 경우, 다수의 층에 걸쳐 다 른 박막에 연속적인 개구를 형성할 때에 본 발명을 사용할 수 있다.
또한, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브 내부를 통해서 튜브에서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
개구의 형상은 튜브의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 피처리막의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고 선택적으로 개구를 가지는 절연층을 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
적층체에 연속한 개구를 형성하는 예를 도 4에 나타낸다. 도 4a에서, 기판(700) 위에, 도전층(701), 제1 절연층(708) 및 제2 절연층(702)이 형성되어 있다. 다음에 튜브(703)를 제2 절연층(702)에 삽입함으로써 물리적으로 제2 절연 층(702)에 제1 개구(704)를 형성한다. 도 4b의 단면도에서, 제2 절연층은, 제2 절연층(706a)과 제2 절연층(706b)으로 분리된다. 튜브(703)의 토출구의 크기에 따라서는, 튜브(703) 내부에 제2 절연층(702)의 일부가 들어가는 경우에는, 더욱 튜브에서 처리제(에칭 가스 또는 에칭액)를 토출하여, 내부에 진입한 제2 절연층(702)을 제거하면 된다.
튜브(703)로부터 에칭 가스(709)를 토출해서 더욱 제1 절연층을 선택적으로 제거하여, 제1 절연층 및 제2 절연층에 연속한 제2 개구(705)를 형성할 수 있다. 도 4c의 단면도에서, 제1 절연층은, 제1 절연층(790a)와 제1 절연층(790b)으로 분리된다.
개구(705)는, 튜브의 형상을 반영하기 때문에, 측면에 단차를 가지는 형상이 된다. 도전층(701)이 노출된 제2 개구(705)에 도전막(707)을 형성하고, 도전층(701)과 도전막(707)을 전기적으로 접속할 수 있다(도 4d 참조).
요컨대 튜브의 물리적인 힘으로 제1 개구를 형성하고, 튜브에서 토출(분출)되는 에칭 가스의 화학적인 힘에 의해 제2 개구를 형성해도 된다. 먼저 튜브에서 에칭 가스를 토출하여, 제1 개구를 형성하고, 튜브를 절연층에 삽입해서 제2 개구를 형성해도 되고, 에칭 가스를 토출하면서 동시에 튜브를 절연층에 삽입해서 개구를 형성해도 된다.
제2 절연층이 튜브보다 물리적 강도가 약할 경우, 도 4와 같이 개구를 형성할 수 있다. 제2 절연층을 스핀 코트 등의 웨트 프로세스를 사용해서 형성할 경우, 제2 절연층이 경화되기 전에 개구를 형성해도 된다. 물론 제2 절연층에 가열처리 등을 행해 물리적 강도를 저하시켜서, 튜브를 삽입해도 된다.
도 5에, 도 4에 있어서 튜브의 선단이 가는 원추 형상인 예를 게시한다. 기판(730) 위에, 도전층(731), 제1 절연층(738) 및 제2 절연층(732)이 형성되어 있다. 다음에 튜브(733)를 제2 절연층(732)에 삽입함으로써 물리적으로 제2 절연층(732)에 제1 개구(734)를 형성한다. 도 5b의 단면도에 있어서는, 제2 절연층은, 제2 절연층(736a)과 제2 절연층(736b)으로 분리된다.
튜브(733)의 토출구로부터 에칭액(739)을 토출해서 더욱 제1 절연층(738)을 선택적으로 제거하여, 제1 절연층 및 제2 절연층에 연속한 제2 개구(735)를 형성할 수 있다. 도 5c의 단면도에 있어서, 제1 절연층은, 제1 절연층(791a)과 제1 절연층(79lb)으로 분리된다.
개구(735)는, 튜브의 형상을 반영하기 때문에, 측면에 단차를 가지는 형상이 된다. 도전층(731)이 노출된 제2 개구(735)에 도전막(737)을 형성하고, 도전층(731)과 도전막(737)을 전기적으로 접속할 수 있다(도 5d 참조). 튜브는 단면 형상이 도전층을 향해서 선단이 가늘어지는 측변에 테이퍼를 가지는 형상이다. 개구(735)는, 튜브(733)의 형상을 반영하여, 개구의 측변이 테이퍼를 가지는 형상으로 되어 있다.
또한, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브에서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다. 도 6a는, 도 5c와 대응되고, 기판(750) 위에 도전층(751)이 형성되어 있고, 튜브(753)에 의해 제1 절연층(792a, 792b), 제2 절연층(756a, 756b)이 형성 되어 있다. 튜브(753) 내에는, 제1 절연층 재료가 용해된 에칭액(759)을 가지고 있다.
제1 절연층 재료가 용해된 에칭액(759)을 흡인에 의해 제거하여, 개구(755)를 형성한다(도 6b 참조). 튜브(753)에서 액상의 도전성을 가지는 조성물(749)을 개구(755)에 토출하여, 도전층(757)을 형성한다(도 6c, 6d 참조). 이에 따라, 도전층(751)과 도전층(757)을 전기적으로 접속할 수 있다.
개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
막 형성 재료를 포함한 조성물은, 형성하는 막에 따라 적절히 설정하면 되고, 도전막을 형성하는 경우에는, 도전성 재료를 포함한 조성물로 하면 된다. 또 절연막을 형성하는 경우에는, 마찬가지로 절연성 재료를 포함한 조성물, 반도체막을 형성하는 경우에는, 반도체 재료를 포함한 조성물로 하면 된다. 또한 막 형성 재료를 포함한 조성물은 불소를 가지는 계면활성제를 포함해도 된다.
막으로서 도전막을 형성할 경우, 토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, W, Ａｌ 등의 일종 또는 복수 종의 금속의 미립자 또는 분산성 나노 입자에 해당한다. 또 상기 도전성 재료에는, Ｃｄ, Ｚｎ의 금속 황화물, Ｆｅ, Ｔｉ, Ｇｅ, Ｓｉ, Ｚｒ, Ｂａ 등의 산화물, 할로겐화은의 일종 또는 복수 종의 미립자 또는 분산성 나노 입자를 혼합해도 된다. 또한 도전성 재료로서, 투명도전막으로 사용되는 인듐 주석 산화물(ＩＴＯ), 산화규소를 포함한 인듐 주석 산화물(ＩＴＳＯ), 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 사용해도 된다. 도전성 재료는, 단일 원소, 또는 복수 종의 원소의 입자를 혼합해서 사용할 수 있다. 단, 토출하는 조성물은, 비저항값을 고려하여, 금, 은, 구리 중의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 바람직하고, 더 바람직하게는, 저저항한 은, 구리를 사용하는 것이 좋다. 단, 은, 구리를 사용할 경우에는, 불순물 대책 때문에, 추가로 배리어막을 설치하는 것이 좋다. 배리어막으로는, 질화규소막이나 니켈 붕소(ＮｉＢ)를 사용할 수 있다.
토출하는 조성물은, 도전성 재료(절연성 재료)를 용매에 용해 또는 분산시킨 것이지만, 그 밖에도 분산제나, 바인더라 불리는 열경화성 수지가 포함되어 있다. 특히 바인더는, 소성시에 크랙이나 불균일한 소성 편차가 발생하는 것을 방지하는 역할을 한다. 따라서, 형성되는 도전층에는, 유기재료가 포함되는 경우가 있다. 포함되는 유기재료는, 가열온도, 분위기, 시간에 따라 다르다. 이 유기재료는, 금속입자의 바인더, 용매, 분산제, 및 피복제로서 기능하는 유기수지 등이며, 대표적으로는, 폴리이미드, 아크릴, 노보렉수지, 멜라민수지, 페놀수지, 에폭시수지, 실리콘수지, 푸란수지, 디알릴프탈레이트 수지 등의 유기수지를 들 수 있다.
또한 도전성 재료의 주위에 다른 도전성 재료가 코팅되어, 복수의 층으로 되어 있는 입자로 해도 된다. 예를 들면 구리의 주위에 니켈 붕소(ＮｉＢ)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용해도 된다. 용매로 는, 아세트산 부틸, 아세트산 에틸 등의 에스테르류, 이소프로필알코올, 에탄올 등의 알코올류, 메틸에틸케톤, 아세톤 등의 유기용제 등, 또는 물을 사용한다. 조성물의 점도는 20ｍPa·s 이하가 바람직한데, 이것은, 토출시에 건조가 발생하는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있게 하기 위해서다. 또한 조성물의 표면장력은, 40mN/m 이하가 바람직하다. 단, 사용하는 용매나, 용도에 맞추어, 조성물의 점도 등은 적절히 조정하면 된다. 일례로서, ＩＴＯ나, 유기 인듐, 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍPa·s, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍPa·s, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍPa·s로 설정하면 된다.
막으로서 절연층을 형성하는 경우에는, 에폭시수지, 페놀수지, 노보렉수지, 아크릴수지, 멜라민수지, 우레탄수지, 벤조시클로부텐, 파릴렌, 불화아릴렌 에테르, 폴리이미드 등의 유기재료, 실록산 결합을 가지는 수지를 사용할 수 있다. 어느 재료를 사용하더라도, 그 표면장력과 점도는, 용매의 농도를 조정하는, 계면활성제 등을 첨가하는 등으로 적절히 조정한다.
튜브의 지름이나 원하는 패턴 형상 등에 의존하지만, 튜브의 막힘 방지나 고세밀 패턴의 제조를 위해, 도전체의 입자의 지름은 가능한 한 작은 것이 바람직한데, 적합하게는 입경 0.1μm 이하가 바람직하다. 조성물은, 전해법, 애토마이즈법 또는 습식환원법 등의 각종 방법으로 형성되는 것이며, 그 입자 사이즈는, 일반적으로 약 0.01∼10μm이다. 단, 가스중 증발법으로 형성하면, 분산제로 보호된 나노 입자는 약 7nm로 미세하고, 이 나노 입자는, 피복제를 사용해서 각 입자의 표면을 덮으면, 용제 내에 응집이 없고, 실온에서 안정적으로 분산되며, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
또한 조성물을 토출하는 공정은, 감압 하에서 행해도 된다. 토출시에 기판을 가열해 두어도 된다. 조성물을 토출한 후, 건조와 소성의 한쪽 또는 양쪽의 공정을 행한다. 건조와 소성의 공정은, 모두 가열처리 공정이지만, 예를 들면 건조는 100도(℃)에서 3분간, 소성은 200∼550도(℃)에서 15분간∼60분간으로 행하는 것으로, 그 목적, 온도와 시간이 다른 것이다. 건조의 공정, 소성의 공정은, 상압 상태 또는 감압 하에서, 레이저광의 조사나 순간 열 어닐, 가열로 등에 의해 행한다. 이때, 이 가열처리를 행하는 타이밍, 가열처리의 회수는 특별히 한정되지 않는다. 건조와 소성의 공정을 양호하게 행하기 위해서는, 그때의 온도는, 기판의 재질 및 조성물의 성질에 의존하지만, 일반적으로는 실온∼800도(℃)( 바람직하게는 100∼550도(℃))로 한다. 본 공정에 의해, 조성물 내의 용매의 휘발, 또는 화학적으로 분산제를 제거하는 것과 함께, 주위의 수지가 경화 수축함으로써 나노 입자끼리를 접촉시켜, 융합과 융착을 가속한다.
레이저광의 조사는, 연속 발진 또는 펄스 발진의 기체레이저 또는 고체레이저를 사용하면 된다. 전자의 기체레이저로는, 엑시머레이저, Ar레이저 등을 들 수 있고, 후자의 고체레이저로는, Ｃｒ, Ｎｄ 등이 도핑된 ＹＡＧ, ＹＶＯ4, ＧｄＶＯ4 등의 결정을 사용한 레이저 등을 들 수 있다. 이때, 레이저광의 흡수율의 관계로, 연속 발진의 레이저를 사용하는 것이 바람직하다. 또한 펄스 발진과 연속 발진을 조합한 레이저 조사방법을 사용해도 된다. 단, 기판의 내열성에 따라서는, 레이저광의 조사에 의한 가열처리는, 상기 기판을 파괴하지 않도록, 수 마이크로 초 내지 수십 초 사이에 순간적으로 행하면 된다. 순간 열 어닐(ＲＴＡ)은, 불활성 가스의 분위기 하에서, 자외광 내지 적외광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여, 급격하게 온도를 상승시켜, 수분∼수 마이크로 초 사이에 순간적으로 열을 첨가해서 행한다. 이 처리는 순간적으로 행하기 때문에, 실질적으로 최표면의 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱 기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
또한 도전층 등을 조성물을 토출해서 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해 프레스 해서 평탄화해도 된다. 프레스의 방법으로는, 롤러형의 물체를 표면에 주사하거나, 평탄한 판자형의 물체로 표면을 수직으로 프레스 하는 등에 의해, 표면의 요철을 평탄화할 수 있다. 프레스 할 때에, 가열공정을 행해도 된다. 또 용제 등에 의해 표면을 연화, 또는 융해시켜 에어나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다.
이렇게 도전성 재료, 또는 절연성 재료를 포함한 조성물을 토출하여, 소성함으로써 형성한 도전층(또는 절연층)에 있어서는, 스퍼터링법 등으로 형성한 도전층(또는 절연층)이 대부분 기둥 형상 구조를 나타내는 것에 반해, 많은 입계를 가지는 다결정 상태를 나타내는 경우가 많다.
튜브에서 토출 되는 처리제(에칭 가스 또는 에칭액)는, 튜브가 견딜 수 있는 것이면 에칭하는 박막에 따라 적절히 선택할 수 있다. 예를 들면 도 14 및 도 36과 같이, 다수의 층으로 적층하는 다층 배선 등을 제조할 경우, 다수의 층에 걸쳐 다른 박막에 연속적인 개구를 형성할 때에 본 발명을 사용할 수 있다.
도 14a에서는, 기판(540) 위에, 도전층(541), 제1 절연층(548) 및 제2 절연층(542)이 형성되어 있다. 제2 절연층(542)의 개구 형성 영역에 튜브(543)를 제2 절연층(542)에 접해서 설치한다. 튜브(543)를 선택적으로 설치한 상태에서 그 튜브(543)를 통해서 제1 에칭 가스(551)를 제2 절연층(542)에 토출(분출)한다. 토출(분출)된 제1 에칭 가스(551)에 의해, 제2 절연층(542)을 선택적으로 제거하고, 제2 절연층(542)에 제1 개구(544)를 형성한다(도 14b 참조). 도 14b의 단면도에 있어서, 제2 절연층은, 제2 절연층(546a)과 제2 절연층(546b)으로 분리된다.
튜브(543)의 토출구로부터 제2 에칭 가스(549)를 분출해서 더욱 제1 절연층(548)을 선택적으로 제거하여, 제1 절연층 및 제2 절연층에 연속한 제2 개구(545)를 형성할 수 있다. 도 14c의 단면도에 있어서, 제1 절연층은, 제1 절연층(550a)과 제1 절연층(550b)으로 분리된다.
도전층(541)이 노출된 제2 개구(545)에 도전막(547)을 형성하여, 도전층(541)과 도전막(547)을 전기적으로 접속할 수 있다(도 14d 참조).
도 36에서는, 기판(780) 위에 도전층(781), 절연층(788)을 형성하고, 도전층(795a), 절연층(782a), 도전층(795b), 절연층(782b)이 적층 되어 있다. 튜브(783)에 의해, 도전층(795a), 절연층(782a), 도전층(795b), 절연층(782b)에 연속한 제1 개구(784)를 형성한다(도 36b 참조). 단면도인 도 36b에 있어서, 도전층(796a), 절연층(786a), 도전층(796b), 절연층(786b)이 제1 개구(784)를 가지고 설치된다.
튜브(783)로부터 에칭 가스(789)를 토출(분출)해서 절연층(788)을 선택적으로 제거하여, 절연층(786)으로 하고, 적층한 절연층 및 도전층에 연속한 제2 개구(785)를 형성할 수 있다.
도전층(781)이 노출된 제2 개구(785)에 도전막(787)을 형성하고, 도전층(781, 796a, 796b) 및 도전막(787)을 전기적으로 접속할 수 있다(도 36d 참조).
튜브의 형상에 있어서, 다른 예를 도 7a 내지 7e에 나타낸다. 도 7a에 있어서, 기판(760) 위에 도전층(761), 제1 절연층(762), 제2 절연층(768)이 적층 되어 있다.
도 7b에 있어서, 다른 단면 형상을 가지는 튜브(763a 내지 763d)에 의해, 제2 절연층(768)에 제1 개구(770a 내지 770d)를 형성하여, 절연층(769)으로 한다. 튜브(763a)는, 볼록부 선단이 둥근 돔 형상이며, 튜브(763b)는 튜브 선단이 뾰족한 침 형상이다. 튜브(763c)와 튜브(763d)는 기둥 형상이지만, 크기가 다르고, 튜브(763c)가 튜브(763)보다 가늘다.
다음에 튜브(763a 내지 763d)에서 각각 에칭액(771a, 77lb), 에칭 가스(772a, 772b)를 토출하여, 제1 절연층(762)을 선택적으로 제거하여, 제1 절연층(773)으로 한다(도 7c 참조). 튜브(763a 내지 763d)를 제거하고, 제2 개구(765a 내지 765d)를 형성한다(도 7d 참조).
도전층(761)이 노출된 제2 개구(765a 내지 765d)에 도전막(767)을 형성하여, 도전층(761)과 도전막(767)을 각각의 개구(765a 내지 765d)에서 전기적으로 접속할 수 있다(도 7e 참조).
개구(765a 내지 765d)는 튜브(763a 내지 763d)의 형상을 반영한 형상으로 형성되고, 절연층(769)에 있어서, 개구(765)는, 개구 저면을 향해서 둥근 형상이며, 개구(765b)는 저면을 향해서 개구의 지름이 줄어들어, 선단이 뾰족한 침 형상이다. 개구(765c)와 개구(765d)는, 크기가 다르고, 개구(765c)가 개구(765)보다 작게 형성되어 있다. 이렇게 형상이 다른 복수의 개구를 가지는 절연층을 동일 공정으로 간편하게 제조할 수 있다. 따라서, 다양한 개구 형상을 선택할 수 있기 때문에, 표시장치나 반도체장치에 포함되는 배선 등의 구성의 설계의 자유도가 향상된다.
또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 막에 일부 매립하도록 튜브를 설치하면, 막에 오목부를 가지는 개구를 형성할 수 있다.
개구를 형성한 후, 액체로 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층의 제거된 부분의 잔존물)를 세정하여, 잔존물을 제거해도 된다. 이 경우, 세정으로 물 등의 무반응 물질을 사용해도 되고, 절연층과 반응하는(용해하는) 에칭액 등의 약액을 사용해도 된다. 에칭액을 사용하면 개구가 오버에칭되어, 먼지 등이 제거되어 표면이 보다 평탄화된다. 또 개구를 넓힐 수도 있다.
이렇게 복잡한 포토리소그래피 공정, 레지스트 마스크층의 형성을 행하지 않고, 도전층과 도전막을 전기적으로 접속하는 개구(콘택홀)를 절연층에 형성할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 제조 수율의 향상을 꾀할 수 있다.
(실시예 3)
본 실시예에서는, 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 제조 방법에 대해서, 도 35를 사용하여 설명한다.
본 실시예에서는, 박막을 원하는 패턴으로 가공할 때에 포토리소그래피 공정을 이용하지 않고 도전층, 반도체층 등의 구성물(패턴이라고도 한다)을 선택적으로 원하는 형상을 가지도록 형성한다. 본 발명에 있어서, 구성물(패턴이라고도 한다)이란, 박막 트랜지스터나 표시장치를 구성하는, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등을 말하고, 소정의 형상을 가지고 형성되는 모든 구성 요소를 포함한다.
본 실시예에서는, 도전막이나 반도체막 등의 광흡수막을 투광성 전치 기판에 형성하고, 전치 기판 측에서 레이저광을 선택적으로 조사함으로써, 피전치 기판에 레이저광의 조사 영역에 대응하는 광흡수막을, 피전치 기판에 전치하고, 광흡수층인 도전층이나 반도체층을 원하는 형상(패턴)으로 형성한다. 본 명세서에 있어서, 첫 번째 공정에서 광흡수막인 도전막이나 반도체막을 형성하고, 레이저광이 조사되는 기판을 전치 기판, 최종적으로 선택적으로 광흡수층인 도전층이나 반도체층이 형성되는 기판을 피전치 기판으로 한다. 포토리소그래피 공정을 이용하지 않고 선택적으로 원하는 형상을 가지도록 형성할 수 있으므로, 공정 간략화, 저비용화 등을 달성할 수 있다.
본 실시예에 나타내는 박막의 형성 방법을, 도 35를 사용해서 상세하게 설명한다. 도 35에 있어서, 전치 기판인 제1 기판(2201) 위에 광흡수막(2202)이 형성되고, 광흡수막(2202)이 내측에 되도록, 제1 기판(2201) 및 피전치 기판인 제2 기판(2200)이 대향해서 설치되어 있다.
기판(2201) 측에서, 기판(2201)을 투과시켜 레이저광(2203)을 선택적으로 광흡수막(2202)에 조사한다. 레이저광(2203)이 조사된 영역의 광흡수막(2202)은, 레이저광(2203)을 흡수하고, 그 열 등의 에너지에 의해 제2 기판(2200) 측에 광흡수층(2205)으로서 전치된다. 한편, 레이저광(2203)이 조사되지 않은 영역은, 광흡수막(2204a, 2204b)으로서 제1 기판(2201) 측에 잔존한다. 이렇게, 광흡수층(2206)인 박막을 원하는 패턴으로 가공할 때에 포토리소그래피 공정을 이용하지 않고, 도전층, 반도체층 등의 구성물(패턴이라고도 한다)을 선택적으로 원하는 형상을 가지도록 형성한다.
레이저광에 의해 전치한 후, 광흡수층에 가열처리를 행해도 되고, 레이저광을 조사해도 된다.
전치물인 광흡수막(2202)에는, 조사되는 빛을 흡수하는 재료를 사용하고, 제1 기판(2201)에는 조사되는 빛을 투과하는, 투광성 기판을 사용한다. 본 발명을 사용하면, 자유롭게 여러 가지 기판에 전치할 수 있으므로, 기판의 재료의 선택성의 폭이 넓어진다. 또한 저렴한 재료를 기판으로 선택할 수도 있고, 용도에 맞춰서 다양한 기능을 갖게 할 수 있을 뿐 아니라, 저비용으로 표시장치를 제조할 수 있다.
본 실시예의 박막 형성 방법은, 박막 트랜지스터나 표시장치를 구성하는, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등의 형성에 사용할 수 있고, 광흡수막으로서 원하는 재료를 사용한 막을 형성하고, 그 막이 흡수하는 빛을 선택하여, 조사하면 된다.
예를 들면 광흡수막으로서 도전성 재료를 사용할 수 있고, 예를 들면 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리, 또는 알루미늄 중 일종 또는 복수를 사용해서 형성할 수 있다. 또한 인듐 주석 산화물(ＩＴＯ), 산화규소를 포함한 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ), 산화규소를 포함한 산화인듐 주석, 산화아연에 갈륨(Ｇａ)을 도프한 도전성 재료, 인듐 아연산화물(ＩＺＯ(ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ))을 사용해도 된다. 또한 광흡수막으로서 반도체 재료를 사용할 수도 있고, 예를 들면 실리콘(규소), 게르마늄, 실리콘 게르마늄, 갈륨 비소, 산화몰리브덴, 산화 주석, 산화비스머스, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기반도체 재료를 사용할 수 있다. 또 광흡수막에 수소나 불활성 기체(헬륨(Ｈｅ), 아르곤(Ａｒ), 크립톤(Ｋｒ), 네온(Ｎｅ), 크세논(Ｘｅ) 등)를 첨가해도 된다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 제조 수율의 향상을 꾀할 수 있다.
(실시예 4)
도 25a는 본 발명에 따른 표시 패널의 구성을 나타내는 평면도이며, 절연 표면을 가지는 기판(2700) 위에 화소(2702)를 매트릭스로 배열시킨 화소부(2701), 주사선측 입력 단자(2703), 신호선측 입력 단자(2704)가 형성되어 있다. 화소수는 여러 가지 규격에 따라 설정하면 되고, ＸＧＡ이며 ＲＧＢ를 사용한 풀컬러 표시이면 1024×768×3(ＲＧＢ), ＵＸＧＡ이며 ＲＧＢ를 사용한 풀컬러 표시이면 1600×1200×3(ＲＧＢ), 풀스펙 하이비전에 대응하고, ＲＧＢ를 사용한 풀컬러 표시이면 1920×1080×3(ＲＧＢ)로 하면 된다.
화소(2702)는, 주사선측 입력 단자(2703)로부터 연장하는 주사선과, 신호선측 입력 단자(2704)로부터 연장하는 신호선이 교차함으로써 매트릭스 모양으로 설치된다. 각각의 화소(2702)에는, 스위칭소자와 그것에 접속하는 화소전극이 구비되어 있다. 스위칭소자의 대표적인 일례는 ＴＦＴ이며, ＴＦＴ의 게이트 전극측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 각각의 화소를 외부로부터 입력하는 신호에 의해 독립적으로 제어할 수 있게 한다.
도 25a는, 주사선 및 신호선에 입력하는 신호를, 외장형 구동회로에 의해 제어하는 표시 패널의 구성을 나타내지만, 도 26a에 나타낸 바와 같이 ＣＯＧ(Ｃｈｉｐ ｏｎ Ｇｌａｓｓ) 방식에 의해 드라이버 IC(2751)를 기판(2700) 위에 설치해도 된다. 또한 다른 설치 형태로서, 도 26b에 나타낸 바와 같은 ＴＡＢ(Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ) 방식을 사용해도 된다. 드라이버 IC는 단결정 반도체기판에 형성된 것으로 해도 되고, 유리 기판 위에 ＴＦＴ로 회로를 형성한 것으로 해도 된다. 도 26에 있어서, 드라이버 IC(2751)는, ＦＰＣ(2750)와 접속되어 있다.
또한 화소에 설치하는 ＴＦＴ를, 결정성이 높은 다결정(미결정) 반도체로 형성할 경우에는, 도 25b에 나타낸 바와 같이 주사선측 구동회로(3702)를 기판(3700) 위에 형성할 수도 있다. 도 25b에 있어서, 3701은 화소부이며, 신호선측 구동회로는, 도 25a와 마찬가지로 외장형 구동회로에 의해 제어한다. 본 발명에서 형성하는 ＴＦＴ와 같이, 화소에 설치하는 ＴＦＴ를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우에는, 도 25c는, 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700) 위에 일체로 형성할 수도 있다.
본 발명의 실시예에 대해서, 도 8 내지 도 13을 사용하여 설명한다. 보다 자세하게는, 본 발명을 적용한 역스태거형 박막 트랜지스터를 가지는 표시장치의 제조 방법에 관하여 설명한다. 도 8 내지 도 12a는 표시장치 화소부의 평면도이며, 도 8 내지 도 12b는, 도 8 내지 도 12a에 있어서의 선 A-C에 의한 단면도, c는 선 B-D에 의한 단면도다. 도 13a, 13b도 표시장치의 단면도다.
기판(100)으로는, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 등으로 이루어진 유리기판, 석영기판, 금속기판, 또는 본 제조 공정의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한 기판(100)의 표면 이 평탄화되도록 ＣＭＰ법 등에 의해, 연마해도 된다. 이때, 기판(100) 위에, 절연층을 형성해도 된다. 절연층은, ＣＶＤ법, 플라즈마 ＣＶＤ법, 스퍼터링법, 스핀 코트법 등의 여러 가지 방법에 의해, 규소를 포함한 산화물재료, 질화물재료를 사용하여, 단층 또는 적층 해서 형성된다. 이 절연층은, 형성하지 않아도 되지만, 기판(100)으로부터의 오염물질 등을 차단하는 효과가 있다.
기판(100) 위에, 게이트 전극층(103, 104)(104a, 104b)을 형성한다. 게이트 전극층(103, 104)(104a, 104b)은, Ａｇ, Ａｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, Ｔａ, Ｗ, Ｔｉ, Ｍｏ, Ａｌ, Ｃｕ로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로 형성하면 된다. 또한 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, ＡｇＰｄＣｕ 합금을 사용해도 된다. 또한 단층 구조로 해도 되고 복수 층의 구조로 해도 되는데, 예를 들면 질화 텅스텐(ＷＮ)막과 몰리브덴(Ｍｏ)막의 2층 구조로 해도 되고, 막 두께 50nm의 텅스텐 막, 막 두께 500nm의 알루미늄과 실리콘의 합금(Ａｌ-Ｓｉ)막, 막 두께 30nm의 질화 티타늄 막을 순차 적층한 3층 구조로 해도 된다. 또한 3층 구조로 할 경우, 제1 도전막인 텅스텐 대신에 질화 텅스텐을 사용해도 되고, 제2 도전막인 알루미늄과 실리콘의 합금(Ａｌ-Ｓｉ)막 대신에 알루미늄과 티타늄의 합금막(Ａｌ-Ｔｉ)을 사용해도 되고, 제3 도전막인 질화 티타늄 막 대신에 티타늄 막을 사용해도 된다.
게이트 전극층(103, 104a, 104b)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등을 사용해서 형성하고, 마스크층을 사용해서 가공해서 형성할 수 있다. 또한 구성물을 원하는 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판 인쇄나 그라비아(요판) 인쇄 등 원하는 패턴으로 형성되는 방법), 액적토출법, 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
도전막의 가공은, 드라이 에칭 또는 습식 에칭에 의해 에칭 가공하면 된다. ＩＣＰ(Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ:유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 조건(코일형 전극에 인가되는 전력량, 기판 측의 전극에 인가되는 전력량, 기판 측의 전극온도 등)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 이때, 에칭용 가스로는, Ｃｌ2, ＢＣｌ3, ＳｉＣｌ4 또는 ＣＣｌ4 등을 대표로 하는 염소계 가스, ＣＦ4, ＳＦ6 또는 ＮＦ3 등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다.
또한 게이트 전극층의 형성은, 전치 기판 위에 광흡수막인 도전막을 형성한 후, 레이저광에 의해 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다. 레이저광에 의해 전치한 후, 광흡수층에 가열처리를 행해도 되고, 레이저광을 조사해도 된다.
전치물인 광흡수막에는, 조사되는 빛을 흡수하는 재료를 사용하고, 기판(101)에는 조사되는 빛을 투과하는, 투광성 기판을 사용한다. 본 발명을 사용하면, 자유롭게 여러 가지 기판에 전치할 수 있으므로, 기판의 재료의 선택성의 폭이 넓어진다. 또한 저렴한 재료를 기판으로서 선택할 수도 있고, 용도에 맞춰서 넓은 기능을 갖게 할 수 있을 뿐 아니라, 저비용으로 표시장치를 제조할 수 있다.
다음에 게이트 전극층(103, 104)(104a, 104b) 위에 게이트 절연층(105)을 형성한다(도 8a 내지 8c 참조). 게이트 절연층(105)으로는, 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 되고, 적층으로 해도 되고 단층으로 해도 된다. 본 실시예에서는, 질화규소막, 산화규소막의 2층의 적층을 사용한다. 또한 그것들이나, 산화질화규소막의 단층, 3층 이상으로 이루어지는 적층으로 해도 된다. 바람직하게는, 치밀한 막질을 가지는 질화규소막을 사용하면 된다. 또한 액적토출법으로 형성되는 도전층에 은이나 구리 등을 사용할 경우, 그 위에 배리어막으로서 질화규소막이나 ＮｉＢ막을 형성하면, 불순물의 확산을 막고, 표면을 평탄화하는 효과가 있다. 또한, 낮은 성막 온도로 게이트 리크 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스 원소를 반응 가스에 포함하고, 형성되는 절연막 내에 혼입시키면 된다.
에칭 가공을 사용하는 경우에는 플라즈마 에칭(드라이 에칭) 또는 웨트 에칭 중 어느 쪽을 채용해도 상관없지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 바람직하다. 에칭 가스로는, ＣＦ4, ＮＦ3, Ｃｌ2, ＢＣｌ3 등의 불소계 또는 염소계의 가스를 사용하고, Ｈｅ나 Ａｒ등의 불활성 가스를 적절히 첨가해도 된다. 또한 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능해서, 기판의 전체 면에 마스크층을 형성할 필요는 없다.
다음으로, 반도체층을 형성한다. 1도전성형을 가지는 반도체층은 필요에 따라 형성하면 된다. 또 n형을 가지는 반도체층을 형성하여, n채널형 ＴＦＴ의 ＮＭＯＳ구조, p형을 가지는 반도체층을 형성한 p채널형 ＴＦＴ의 ＰＭＯＳ구조, n채널형 ＴＦＴ와 p채널형 ＴＦＴ의 ＣＭＯＳ 구조를 제조할 수 있다. 또한 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해 첨가하고, 불순물 영역을 반도체층에 형성함으로써 n채널형 ＴＦＴ, p채널형 ＴＦＴ를 형성할 수도 있다. n형을 가지는 반도체층을 형성하는 대신에, ＰＨ3 가스에 의한 플라즈마 처리를 행함으로써, 반도체층에 도전성을 부여해도 된다.
반도체층을 형성하는 재료로는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모포스 반도체(이하 「ＡＳ」라고도 한다), 상기 비정질 반도체를 빛에너지나 열에너지를 이용해서 결정화시킨 다결정 반도체, 또는 세미아모포스(미결정 혹은 마이크로 크리스털이라고도 불린다. 이하 「ＳＡＳ」라고도 한다) 반도체 등을 사용할 수 있다. 반도체층은 각종 수단(스퍼터링법, ＬＰＣＶＤ법, 또는 플라즈마 ＣＶＤ법 등)에 의해 성막할 수 있다.
ＳＡＳ는, 비정질과 결정구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유에너지적으로 안정된 제3 상태를 가지는 반도체이며, 단거리 질서를 가지고 격자 변형을 가지는 결정질 영역을 포함한다. 적어도 막 중의 일부 영역에는, 0.5∼20nm의 결정 영역을 관측할 수 있고, 규소를 주성분으로 할 경우에는 라만 스펙트럼이 520cm-1보다 저파수측에 시프트하고 있다. X선 회절에서는 규소 결정 격자에 유래한다고 여겨지는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링본드)를 종단화하기 위해서 수소 또는 할로겐을 적어도 1원자％ 또는 그 이상 포함한다. ＳＡＳ는, 규소를 포함한 기체를 그로방전 분해(플라즈마 ＣＶＤ)해서 형성한다. 규소를 포함한 기체로는, ＳｉＨ4, 그 밖에도 Ｓｉ2Ｈ6, ＳｉＨ2Ｃｌ2, ＳｉＨＣｌ3, ＳｉＣｌ4, ＳｉＦ4 등을 사용할 수 있다. 또한 Ｆ2, ＧｅＦ4을 혼합시켜도 좋다. 이 규소를 포함한 기체를 Ｈ2, 또는, Ｈ2과 Ｈｅ, Ａｒ, Ｋｒ, Ｎｅ로부터 선택된 일종 또는 복수 종의 희가스 원소로 희석해도 된다. 희석률은 2∼1000배의 범위, 압력은 개략 0.1Pa∼133Pa의 범위, 전원 주파수는 1MHz∼120MHz, 바람직하게는 13MHz∼60MHz다. 기판 가열온도는 300도 이하가 바람직하고, 100∼200도의 기판 가열온도로도 형성할 수 있다. 여기에서, 주로 성막시에 혼입되는 불순물원소로서, 산소, 질소, 탄소 등의 대기 성분에 유래하는 불순물은 1×1020cm-3 이하로 하는 것이 바람직하고, 특히, 산소농도는 5×1019cm-3 이하, 바람직하게는 1×1019cm-3 이하가 되도록 하는 것이 바람직하다. 또한 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함해서 격자 변형을 한층 더 조장시킴으로써 안정성이 향상되어 양호한 ＳＡＳ를 얻을 수 있다. 또 반도체층으로서 불소계 가스로 형성되는 ＳＡＳ층에 수소계 가스로 형성되는 ＳＡＳ층을 적층 해도 된다.
아모포스 반도체로서, 대표적으로는 수소화 아모포스 실리콘, 결정성 반도체 로는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는, 800도 이상의 프로세스 온도를 거쳐 형성되는 폴리실리콘을 주재료로 사용한 소위 고온 폴리실리콘이나, 600도 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로 사용한 소위 저온 폴리실리콘, 또 결정화를 촉진하는 원소 등을 첨가해서 결정화시킨 폴리실리콘 등을 포함한다. 물론, 전술한 바와 같이, 세미아모포스 반도체 또는 반도체층의 일부에 결정상을 포함한 반도체를 사용할 수도 있다.
반도체층으로, 결정성 반도체층을 사용할 경우, 그 결정성 반도체층의 제조 방법으로는, 각종 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 된다. 또한 ＳＡＳ인 미결정 반도체를 레이저 조사해서 결정화하여, 결정성을 높일 수도 있다. 결정화를 조장하는 원소를 도입하지 않는 경우에는, 비정질 규소막에 레이저광을 조사하기 전에, 질소분위기 하 500도로 1시간 가열함으로써 비정질 규소막의 함유 수소농도를 1×1020atoms/cm3 이하에까지 낮춘다. 이것은 수소를 많이 포함한 비정질 규소막에 레이저광을 조사하면 비정질 규소막이 파괴되기 때문이다.
비정질 반도체층에의 금속 원소의 도입의 방법으로는, 그 금속 원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 방법이면 특별히 한정은 없고, 예를 들면 스퍼터링법, ＣＶＤ법, 플라즈마 처리법(플라즈마 ＣＶＤ법도 포함한다), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속 원소의 농도 조정이 용이한 점에서 유용하다. 또 한 이때 비정질 반도체층의 표면의 흡습성을 개선하고, 비정질 반도체층의 표면 전체에 수용액을 고루 미치게 하기 위해서, 산소분위기 중에서의 ＵＶ광의 조사, 열산화법, 히드록시 라디칼을 포함한 오존수 또는 과산화 수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
비정질 반도체층의 결정화는, 열처리와 레이저광 조사에 의한 결정화를 조합해도 되고, 열처리나 레이저광 조사를 단독으로, 복수 회 행해도 된다.
또한 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 선택적으로 형성해도 된다.
반도체로서, 유기반도체 재료를 사용하고, 인쇄법, 디스펜서법, 스프레이법, 스핀 도포법, 액적토출법 등으로 형성할 수 있다. 이 경우, 상기 에칭 공정이 필요 없기 때문에, 공정 수를 삭감할 수 있다. 유기반도체로서, 저분자재료, 고분자재료 등을 사용할 수 있고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기반도체 재료로는, 펜타센(Pentacene)이나, 그 골격이 공역이중결합으로 구성된 π전자공역계의 고분자재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성 고분자재료를 사용할 수 있다.
그 외에도 본 발명에 사용할 수 있는 유기반도체 재료에는, 가용성 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 이때, 이러한 유기반도체 재료에는, 폴리티에닐렌비니렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리아닐렌비닐렌 등이 있다.
전구체를 유기반도체로 변환할 때에는, 가열처리뿐만 아니라 염화수소 가스 등의 반응 촉매를 첨가하는 것이 실행된다. 또한 이러한 가용성 유기반도체 재료를 용해시키는 대표적인 용매로는, 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ부틸락톤, 부틸셀로솔브, 시클로헥산, ＮＭＰ(N-메틸-2-피롤리돈), 시클로헥산, 2-부탄올, 디옥산, 디메틸포름아미드(ＤＭＦ) 또는, ＴＨＦ(테트라히드로푸란) 등을 적용할 수 있다.
본 실시예에서는, 반도체층(108, 109) 및 일도전형을 가지는 반도체층(110, 111)으로서 비정질 반도체층을 형성한다. 본 실시예에서는, 일도전형을 가지는 반도체막으로서, n형을 부여하는 불순물원소인 인(P)을 포함한 n형을 가지는 반도체막을 형성한다. 일도전형을 가지는 반도체막은, 소스 영역 및 드레인 영역으로서 기능한다. 일도전형을 가지는 반도체막은 필요에 따라 형성하면 되고, n형을 부여하는 불순물원소(P, As)를 가지는 n형을 가지는 반도체막이나 p형을 부여하는 불순물원소(B)를 가지는 p형을 가지는 반도체막을 형성할 수 있다.
게이트 절연층(105)에 게이트 전극층(104)에 달하는 개구(107)를 형성한다(도 9a 내지 9c 참조). 개구(107)의 형성은, 반도체층(108, 109) 및 일도전형을 가지는 반도체층(110, 111)을 형성하기 전에 해도 된다. 본 실시예에서는, 튜브를 게이트 절연층(105)의 개구 형성 영역 위에 게이트 절연층(105)에 접해서 배치하고, 그 튜브를 통해서 에칭 가스를 게이트 절연층(105)에 토출(분출)한다. 토출(분출)된 에칭 가스에 의해, 게이트 절연층(105)을 선택적으로 제거하고, 게이트 절연층(105)에 개구(107)를 형성한다. 따라서, 게이트 전극층(104) 위에 개구를 가지는 게이트 절연층(105)이 형성되고, 게이트 절연층(105) 아래의 게이트 전극층(104)이 개구의 저면에 노출된다. 후공정에서 노출된 게이트 전극층(104)과 접하도록 개구(107)에 소스 전극층 또는 드레인 전극층을 형성하고, 게이트 전극층과 소스 전극층 또는 드레인 전극층을 게이트 절연층(105)에 형성된 개구(107)에서 전기적으로 접속한다.
또한 튜브를 절연층에 일부 매립하도록 배치하고, 물리적인 힘에 의해 절연층에 제1 개구를 형성하고, 그 후에 튜브로부터 에칭 가스를 분출해서 절연층을 선택적으로 더 제거하여, 제2 개구를 형성할 수도 있다. 먼저 튜브에서 에칭 가스를 토출하여, 제1 개구를 형성하고, 튜브를 절연층에 삽입해서 제2 개구를 형성해도 되고, 에칭 가스를 토출하면서 동시에 튜브를 절연층에 삽입해서 개구를 형성해도 된다.
튜브로부터 토출 되는 처리제(에칭 가스 또는 에칭액)는, 튜브가 견딜 수 있는 것이면 에칭하는 박막에 따라 적절히 선택할 수 있다. 예를 들면 다수의 층으로 적층하는 다층 배선 등을 제조할 경우, 다수의 층에 걸쳐 다른 박막에 연속적인 개구를 형성할 때에 본 발명을 사용할 수 있다.
또한, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형 성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 도전층의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명은, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
튜브를 가지는 토출흡인 장치의 일 형태를 도 30에 나타낸다. 토출흡인 수단(1403)의 각각의 헤드(1405), 헤드(1412)는 제어수단(1407)에 접속되고, 그것이 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴으로 이동할 수 있다. 이동하는 위치는, 예를 들면 기판(1400) 위에 형성된 마커(1411)를 기준으로 행하면 된 다. 또는, 기판(1400)의 테두리를 기준으로 해서 기준점을 확정시켜도 된다. 이것을 촬상수단(1404)으로 검출하고, 화상처리수단(1409)에서 디지털 신호로 변환한 것을 컴퓨터(1410)로 인식해서 제어신호를 발생시켜서 제어수단(1407)에 보낸다. 촬상수단(1404)으로는, 전하결합소자(ＣＣＤ)나 상보형 금속 산화물 반도체를 이용한 이미지센서 등을 사용할 수 있다. 물론, 기판(1400) 위에 형성되어야 할 개구 패턴의 정보는 기억매체(1408)에 기억된 것이며, 이 정보를 기초로 해서 제어수단(1407)에 제어신호를 보내고, 토출흡인 수단(1403)의 각각의 헤드(1405), 헤드(1412)를 개별적으로 제어할 수 있다. 토출하는 재료(에칭 가스, 에칭액, 도전성 재료, 절연성 재료)는, 재료공급원(1413), 재료공급원(1414)으로부터 배관을 통해 헤드(1405), 헤드(1412)에 각각 공급된다. 헤드(1405), 헤드(1412)에는 복수의 튜브가 설치되어 있고, 튜브에 의해 토출 되는 처리제(에칭 가스 또는 에칭액)에 의해 피처리물에 개구를 형성할 수 있다. 또한 튜브를 통해서 에칭액 등을 흡인할 수도 있고, 개구에 재료를 토출하여, 막을 형성할 수도 있다.
헤드(1405) 내부는, 점선(1406)이 나타내는 것처럼 액상의 재료를 충전하는 공간과, 토출구인 노즐을 가지는 구조로 되어 있다. 도면에는 나타내지 않았지만, 헤드(1412)도 헤드(1405)와 동일한 내부 구조를 가진다. 헤드(1405)와 헤드(1412)의 노즐을 다른 사이즈로 설치하면, 다른 영역을 다른 폭으로 동시에 가공할 수 있다. 넓은 영역에 가공하는 경우에는, 스루풋을 향상시키기 위해서 복수의 튜브에서 같은 재료를 동시에 토출하여, 피처리막을 가공할 수 있다. 대형 기판을 사용할 경우, 헤드(1405), 헤드(1412)는 기판 위를, 화살표 방향으로 자유롭게 주사하고, 가 공하는 영역을 자유롭게 설정할 수 있고, 같은 패턴을 한 개의 기판에 복수 가공할 수 있다.
다음으로 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 형성한다. 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)은, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), Ｗ(텅스텐), Ａｌ(알루미늄), Ｍｏ(몰리브덴), Ｔａ(탄탈), Ｔｉ(티타늄)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료 등을 사용할 수 있다. 또한 투광성을 가지는 인듐 주석 산화물(ＩＴＯ), 산화규소를 포함한 인듐 주석 산화물(ＩＴＳＯ), 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 조합해도 된다.
소스 전극층 또는 드레인 전극층(116, 117, 118, 119)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등을 사용해서 형성하고, 마스크층을 사용해서 가공해서 형성할 수 있다. 또한 구성물을 원하는 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 철판 인쇄나 그라비아(요판) 인쇄 등 원하는 패턴으로 형성되는 방법), 액적토출법, 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
도전막의 가공은, 드라이 에칭 또는 습식 에칭에 의해 에칭 가공하면 된다. ＩＣＰ(Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ:유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 조건(코일형 전극에 인가되는 전력량, 기판 측의 전 극에 인가되는 전력량, 기판 측의 전극온도 등)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 이때, 에칭용 가스로는, Ｃｌ2, ＢＣｌ3, ＳｉＣｌ4 또는 ＣＣｌ4 등을 대표로 하는 염소계 가스, ＣＦ4, ＳＦ6 또는 ＮＦ3 등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다.
소스 전극층 또는 드레인 전극층의 형성은, 전치 기판 위에 광흡수막인 도전막을 형성한 후, 레이저광에 의해 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다.
소스 전극층 또는 드레인 전극층(116)은 소스 배선층으로서도 기능하고, 소스 전극층 또는 드레인 전극층(118)은 전원선으로서도 기능한다.
게이트 절연층(105)에 형성한 개구(107)에서, 소스 전극층 또는 드레인 전극층(117)과 게이트 전극층(104)을 전기적으로 접속시킨다. 소스 전극층 또는 드레인 전극층(118)의 일부는 용량소자를 형성한다. 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 형성한 후, 반도체층(108, 109), 일도전형을 가지는 반도체층(110, 111)을 원하는 형상으로 가공한다. 본 실시예에서는, 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 마스크로 해서, 반도체층(108, 109), 일도전형을 가지는 반도체층(110, 111)을 에칭에 의해 가공하여, 반도체층(114, 115), 일도전형을 가지는 반도체층(120a, 120b, 121a, 12lb)을 형성한다.
이상의 공정으로 역스태거형 박막 트랜지스터인 트랜지스터(139a, 139b)를 제조한다(도 10a 내지 10c 참조).
게이트 절연층(105) 및 트랜지스터(139a, 139b) 위에 절연층(123), 절연층(127)을 형성한다.
절연층(123)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등에 의해 형성할 수 있다. 또한 액적토출법이나, 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 스핀 코트법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다.
절연층(123), 절연층(127)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소(ＣＮ), 폴리실라잔, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 실록산을 포함한 재료를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐을 사용할 수 있다. 또한 옥사졸 수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
본 실시예에서는, 실시예 1 및 실시예 2에 나타낸 바와 같이, 튜브를 사용해서 절연층(123, 127)에 소스 전극층 또는 드레인 전극층(119)에 달하는 콘택홀(개구)을 형성한다(도 11a 내지 11c 참조).
도 11b에 나타낸 바와 같이, 튜브(124)를 절연층(127)에 매립하도록 배치하고, 물리적인 힘에 의해 절연층(127)에 제1 개구(125)를 형성하고, 그 후에 도 11c에 나타낸 바와 같이 튜브(124)로부터 에칭 가스(128)를 분출해서 절연층(123)을 선택적으로 더 제거하여, 제2 개구(129)를 형성한다. 따라서, 절연층(123, 127)에 소스 전극층 또는 드레인 전극층(119)에 달하는 콘택홀(개구)을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명은, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
소스 전극층 또는 드레인 전극층(119)이 노출된 개구(129)에 화소전극으로서 기능하는 발광소자의 제1 전극층(126)을 형성하고, 소스 전극층 또는 드레인 전극층(119)과 제1 전극층(126)은 전기적으로 접속할 수 있다(도 12a 내지 12c 참조).
또한, 본 발명의 튜브에 의해 절연층(123, 127)에 개구(129)를 형성한 후, 튜브(124)를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 제1 전극층(126)을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
제1 전극층(126)도 실시예 3에 나타낸 바와 같이 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다.
본 실시예에 있어서는, 제1 전극층의 형성은, 도전막을 형성한 후, 마스크층에 의해 원하는 형상으로 가공해서 형성한다.
제1 전극층(126)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등을 사용해서 형성할 수 있다. 제1 전극층(126)을 형성하는 도전성 재료로는, 인듐 주석 산화물(ＩＴＯ), 산화규소를 포함한 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ) 등으로 형성할 수 있다. 더 바람직하게는, ＩＴＯ에 산화규소가 2∼10중량％ 포함된 타겟을 사용해서 스퍼터링법으로 산화규소를 포함한 산화인듐 주석을 사용한다. 그 외에, ＺｎＯ에 갈륨(Ｇａ)을 도프한 도전성 재료, 산화규소를 포함한 산화인듐에 2∼20wt%의 산화아연(ＺｎＯ)을 혼합한 타겟을 사용해서 형성한 산화물 도전성 재료인 인듐 아연산화물(ＩＺＯ(ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ))을 사용해도 된다.
마스크층에는, 에폭시수지, 페놀수지, 노보렉수지, 아크릴수지, 멜라민수지, 우레탄 수지 등의 수지재료를 사용한다. 또한 벤조시클로부텐, 파릴렌, 불화아릴렌 에테르, 투과성을 가지는 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해 형성된 화합물재료, 수용성 호모 폴리머와 수용성 중합체를 포함한 조성물 재료 등을 사용해서 액적토출법으로 형성한다. 또는, 감광제를 포함한 시판의 레지스트 재료를 사용해도 되는데, 예를 들면 포지티브형 레지스트나 네거티브형 레지스트를 사용할 수 있다. 어느 재료를 사용하더라도, 그 표면장력과 점도는, 용매의 농도의 조정, 계면활성제 등의 첨가에 의해 적절히 조정한다.
제1 전극층(126)의 가공은, 드라이 에칭 또는 습식 에칭에 의해 에칭 가공하면 된다. ＩＣＰ(Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ:유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판 측의 전극온도 등)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 이때, 에칭용 가스로는, Ｃｌ2, ＢＣｌ3, ＳｉＣｌ4 또는 ＣＣｌ4 등을 대표로 하는 염소계 가스, ＣＦ4, ＳＦ6 또는 ＮＦ3 등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다.
제1 전극층(126)은, 그 표면이 평탄화되도록, ＣＭＰ법, 폴리비닐 알코올계의 다공질체로 세정하고, 연마해도 된다. 또 ＣＭＰ법을 사용한 연마 후에, 제1 전극층(126)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 행해도 된다.
이상의 공정에 의해, 기판(100) 위에 보텀 게이트형 ＴＦＴ와 제1 전극층(126)이 접속된 표시 패널용 ＴＦＴ기판이 완성된다. 또 본 실시예의 ＴＦＴ는 역스태거형이다.
다음에 절연층(131)(분리벽이라고도 불린다)을 선택적으로 형성한다. 절연층(131)은, 제1 전극층(126) 위에 개구부를 가지도록 형성한다. 본 실시예에서는, 절연층(131)을 전체 면에 형성하고, 레지스트 등의 마스크에 의해, 에칭해서 가공한다. 절연층(131)을, 직접 선택적으로 형성할 수 있는 액적토출법, 인쇄법, 디스펜서법 등을 사용해서 형성하는 경우에는, 에칭에 의한 가공을 반드시 할 필요는 없다.
절연층(131)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 기타의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드(ｐｏｌｙｉｍｉｄｅ), 방향족 폴리아미드, 폴리벤즈이미다졸(ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ) 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로 해서 형성된 규소, 산소, 수소로 이루어지는 화합물 중 Si-O-Si 결합을 포함한 무기 실록산, 규소에 결합하는 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성 재료를 사용해서 형성해도 된다. 절연층(131)은 곡률반경이 연속적으로 변화되는 형상이 바람직하고, 위에 형성되는 전계발광층(132), 제2 전극층(133)의 피복성이 향상된다.
또한 액적토출법에 의해, 절연층(131)을 조성물을 토출해서 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해 프레스 해서 평탄화해도 된다. 프레스의 방법으로는, 롤러형인 것을 표면에 주사하거나, 평탄한 판자형인 것으로 표면을 수직으로 프레스 함으로써, 표면의 요철을 경감할 수 있다. 또 용제 등에 의해 표면을 연화, 또는 융해시키고 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다. 이 공정은, 액적토출법에 의해 요철이 생길 경우에, 그 표면을 평탄화할 경우 적용할 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시 패널의 표시 불균일 등을 방지할 수 있고, 매우 섬세한 화상을 표시할 수 있다.
표시 패널용 ＴＦＴ기판인 기판(100) 위에, 발광소자를 형성한다(도 13a, 13b 참조).
전계발광층(132)을 형성하기 전에, 대기압 내에서 200도의 열처리를 행해서 제1 전극층(134), 절연층(131) 내에 혹은 그 표면에 흡착되어 있는 수분을 제거한다. 또한 감압 하에서 200∼400도, 바람직하게는 250∼350도로 열처리를 행하고, 그대로 노출하지 않고 전계발광층(132)을 진공증착법이나, 감압 상태의 액적토출법으로 형성하는 것이 바람직하다.
전계발광층(132)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러필터 같이 액적토출법에 의해 형성할 수도 있고(저분자 또는 고분자재료 등), 이 경우 마스크를 사용하지 않더라도, ＲＧＢ를 선택적으로 형성할 수 있기 때문에 바람직하다. 전계발광층(132) 위 에 제2 전극층(133)을 적층 형성하여, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다.
도면에는 나타내지 않았지만, 제2 전극층(133)을 덮도록 해서 패시베이션막을 설치하는 것은 효과적이다. 표시장치를 구성할 때에 설치하는 패시베이션(보호)막은, 단층 구조로 해도 되고 다층 구조로 해도 된다. 패시베이션막으로는, 질화규소(ＳｉＮ), 산화규소(ＳｉＯ2), 산화질화규소(ＳｉＯＮ), 질화산화규소(ＳｉＮＯ), 질화알루미늄(ＡｌＮ), 산화질화알루미늄(ＡｌＯＮ), 질소 함유량이 산소함유량보다 많은 질화산화알루미늄(ＡｌＮＯ) 또는 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소막(ＣＮＸ)을 포함한 절연막으로 이루어지고, 상기 절연막을 단층으로, 혹은 조합하여 적층을 사용할 수 있다. 예를 들면 질소 함유 탄소막(ＣＮＸ), 질화규소(ＳｉＮ)와 같은 적층, 또 유기재료를 사용할 수도 있고, 스티렌 폴리머 등 고분자의 적층으로 해도 된다. 또한 실록산 재료를 사용해도 된다.
이때, 커버리지가 좋은 막을 패시베이션막으로 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것이 효과적이다. DLC막은 실온 내지 100도 이하의 온도 범위에서 성막할 수 있기 때문에, 내열성이 낮은 전계발광층의 위쪽에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 ＣＶＤ법(대표적으로는, ＲＦ플라즈마 ＣＶＤ법, 마이크로파 ＣＶＤ법, 전자 이온 가속기 공명(ＥＣＲ) ＣＶＤ법, 열 필라멘트 ＣＶＤ법 등), 연소염법, 스퍼터링법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스로는, 수소 가스와, 탄화수소계의 가스 (예를 들면 CH4, C2H2, C6H6 등)를 사용하고, 그로방전에 의해 이온화하고, 음의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜서 성막한다. 또한 ＣＮ막은 반응 가스로서 C2H4가스와 N2가스를 사용해서 형성하면 된다. DLC막은 산소에 대한 블록킹 효과가 높고, 전계발광층의 산화를 억제할 수 있다. 그 때문에 이 후에 이어지는 밀봉공정을 행하는 동안에 전계발광층이 산화되는 문제를 방지할 수 있다.
씰재를 형성하고, 밀봉기판을 사용해서 밀봉한다. 그 후에 게이트 전극층(103)과 전기적으로 접속해서 형성되는 게이트 배선층에, 플렉시블 배선 기판을 접속하여, 외부와의 전기적인 접속을 해도 된다. 이것은, 소스 배선층이기도 한 소스 전극층 또는 드레인 전극층(116)과 전기적으로 접속해서 형성되는 소스 배선층도 마찬가지다.
소자를 가지는 기판(100)과 밀봉기판의 사이에는 충전제를 봉입해서 밀봉한다. 충전제의 봉입에는 적하법을 사용할 수도 있다. 충전제 대신에, 질소 등의 불활성 가스를 충전해도 된다. 또한 건조제를 표시장치 내에 설치함으로써, 발광소자의 수분에 의한 열화를 방지할 수 있다. 건조제의 설치 장소는, 밀봉기판 측으로 해도 되고, 소자를 가지는 기판(100) 측으로 해도 되고, 씰재가 형성되는 영역에 기판에 오목부를 형성해서 설치해도 된다. 또한 밀봉기판의 구동회로 영역이나 배선 영역 등 표시에 기여하지 않는 영역에 대응하는 장소에 설치하면, 건조제가 불투명한 물질이어도 개구율을 저하시키지 않는다. 충전제에 흡습성 재료를 포함하도록 형성하여, 건조제의 기능을 갖게 해도 된다. 이상으로부터, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다.
본 실시예에서는, 스위칭ＴＦＴ는 단일 게이트 구조를 나타냈지만, 더블 게이트 구조 등의 멀티 게이트 구조로 해도 된다. 또 반도체를 ＳＡＳ나 결정성 반도체를 사용해서 제조했을 경우, 일도전형을 부여하는 불순물의 첨가에 의해 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역을 가져도 된다. 예를 들면 반도체층의 채널 영역 근방, 게이트 전극층과 적층하는 영역은, 저농도 불순물 영역으로 하고, 그 외측의 영역을 고농도 불순물 영역으로 해도 된다.
본 실시예는 실시예 1 내지 3과 적절히 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 제조 수율의 향상을 꾀할 수 있다.
(실시예 5)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관하여 설명한다. 상세하게는 표시소자에 발광소자를 사용하는 발광 표시장치에 관하여 설명한다. 본 실시예에 있어서의 표시장치의 제조 방법을, 도 15를 사용해서 상세하게 설명한다.
절연 표면을 가지는 기판(150) 위에 하지막으로서, 스퍼터링법, ＰＶＤ법(Ｐ ｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ) 등에 의해 질화산화규소막을 사용해서 하지막(151a)을 10∼200nm(바람직하게는 50∼150nm) 형성하고, 산화질화규소막을 사용해서 하지막(151b)을 50∼200nm(바람직하게는 100∼150nm) 적층 한다. 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드(ｐｏｌｙｉｍｉｄｅ), 방향족 폴리아미드, 폴리벤즈이미다졸(ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ) 등의 내열성 고분자, 또는 실록산 수지를 사용해도 된다. 또한 폴리비닐알코올, 폴리비닐부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노보렉수지, 아크릴수지, 멜라민수지, 우레탄 수지 등의 수지재료를 사용해도 된다. 또한 벤조시클로부텐, 파릴렌, 불화아릴렌 에테르, 폴리이미드 등의 유기재료, 수용성 호모 폴리머와 수용성 혼성 중합체를 포함한 조성물재료 등을 사용해도 된다. 또한 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
또한 액적토출법이나, 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 스핀 코트법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 본 실시예에서는, 플라즈마 ＣＶＤ법을 사용해서 하지막(151a), 하지막(151b)을 형성한다. 기판(150)으로는 유리 기판, 석영기판이나 실리콘 기판, 금속기판, 또는 스테인레스 스틸 기판의 표면에 절연막을 형성한 것을 사용해도 된다. 또한 본 실시예의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용해도 되고, 필름과 같은 유연성 기판을 사용해도 된다. 플라스틱 기판으로는 ＰＥＴ(폴리에틸렌 테레프탈레이트), ＰＥＮ(폴리에틸렌 나프탈레이트), ＰＥＳ(폴리에테르 술폰)으로 이루어진 기판, 유연성 기판으로는 아크릴 등의 합성 수지를 사용할 수 있다. 본 실시예에서 제조하는 표시장치는, 기판(150)을 통과시켜서 발광소자로부터의 빛을 추출하는 구성이기 때문에, 기판(150)은 투광성을 가질 필요가 있다.
하지막으로는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층으로 해도 되고, 2층, 3층 등의 적층 구조로 해도 된다.
이어서, 하지막 위에 반도체막을 형성한다. 반도체막은 25∼200nm(바람직하게는 30∼150nm)의 두께로 각종 수단(스퍼터링법, ＬＰＣＶＤ법, 또는 플라즈마 ＣＶＤ법 등)에 의해 성막하면 된다. 본 실시예에서는, 비정질 반도체막을, 레이저 결정화하여, 결정성 반도체막으로 한 것을 사용하는 것이 바람직하다.
이렇게 하여 얻어진 반도체막에 대하여, 박막 트랜지스터의 역치전압을 제어하기 위해서 미량의 불순물원소(붕소 또는 인)의 도핑을 행해도 된다. 이 불순물원소의 도핑은, 결정화 공정 전의 비정질 반도체막에 행해도 된다. 비정질 반도체막의 상태에서 불순물원소를 도핑 하면, 그 후의 결정화를 위한 가열처리에 의해, 불순물의 활성화도 행할 수 있다. 또한 도핑 시에 생기는 결함 등도 개선할 수 있다.
다음에 결정성 반도체막을 원하는 형상으로 에칭 가공하여, 반도체층을 형성한다.
에칭 가공은, 플라즈마 에칭(드라이 에칭) 또는 웨트 에칭 중 어느 것을 채용해도 상관없지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 바람직하 다. 에칭 가스로는, ＣＦ4, ＮＦ3 등의 불소계, 또는 Ｃｌ2, ＢＣｌ3 등의 염소계의 가스를 사용하고, Ｈｅ나 Ａｒ등의 불활성 가스를 적절히 첨가해도 된다. 또한 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능해서, 기판의 전체 면에 마스크층을 형성할 필요는 없다.
본 발명에 있어서, 배선층 혹은 전극층을 형성하는 도전층이나, 소정의 패턴을 형성하기 위한 마스크층 등을, 액적토출법과 같은 선택적으로 패턴을 형성할 수 있는 방법에 의해 형성해도 된다. 액적토출(분출)법(그 방식에 따라서는, 잉크젯법이라고도 불린다)은, 특정 목적으로 조합된 조성물의 액적을 선택적으로 토출(분출)해서 소정의 패턴(도전층이나 절연층 등)을 형성할 수 있다. 이때, 피형성 영역에 습윤성이나 밀착성을 제어하는 처리를 행해도 된다. 또한 패턴이 전사(전치), 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
반도체층을 덮는 게이트 절연층을 형성한다. 게이트 절연층은 플라즈마 ＣＶＤ법 또는 스퍼터링법 등을 사용하고, 두께를 10∼150nm으로 해서 규소를 포함한 절연막으로 형성한다. 게이트 절연층으로는, 질화규소, 산화규소, 산화질화규소, 질화산화규소로 대표되는 규소의 산화물재료 또는 질화물재료 등의 재료로 형성하면 되고, 적층으로 해도 되고 단층으로 해도 된다. 또한 절연층은 질화규소막, 산화규소막, 질화규소막의 3층의 적층, 산화질화규소막의 단층, 2층으로 이루어지는 적층으로 해도 된다.
이어서, 게이트 절연층 위에 게이트 전극층을 형성한다. 게이트 전극층은, 스퍼터링법, 증착법, ＣＶＤ법 등의 방법에 의해 형성할 수 있다. 게이트 전극층은 탄탈(Ｔａ), 텅스텐(Ｗ), 티타늄(Ｔｉ), 몰리브덴(Ｍｏ), 알루미늄(Ａｌ), 구리(Ｃｕ), 크롬(Ｃｒ), 네오디뮴(Ｎｄ)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료로 형성하면 된다. 또한 게이트 전극층으로서 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, ＡｇＰｄＣｕ 합금을 사용해도 된다. 또한 게이트 전극층은 단층으로 해도 되고, 적층으로 해도 된다.
본 실시예에서는 게이트 전극층을 테이퍼 형상을 가지도록 형성하지만, 본 발명은 거기에 한정되지 않고, 게이트 전극층을 적층 구조로 해서, 한 층만이 테이퍼 형상을 가지고, 다른 쪽은 이방성 에칭에 의해 수직인 측면을 가져도 된다. 본 실시예와 같이, 테이퍼 각도도 적층하는 게이트 전극층 사이에서 달라도 되고, 동일해도 된다. 테이퍼 형상을 가짐으로써, 그 위에 적층하는 막의 피복성이 향상되고, 결함이 경감되므로 신뢰성이 향상된다.
게이트 전극층을 형성할 때의 에칭 공정에 의해, 게이트 절연층은 다소 에칭되어, 막 두께가 줄어드는(소위 막 감소) 경우가 있다.
반도체층에 불순물원소를 첨가하여, 불순물 영역을 형성한다. 불순물 영역은, 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영역으로 할 수 있다. 저농도 불순물 영역을 가지는 박막 트랜지스터를, ＬＤＤ(Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ) 구조라 부른다. 또 저농도 불순물 영역은, 게이트 전극과 겹치도 록 형성할 수 있고, 이러한 박막 트랜지스터를, ＧＯＬＤ(Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ) 구조라 부른다. 또 박막 트랜지스터의 극성은, 불순물 영역에 인(P) 등을 사용함으로써 n형으로 한다. p형으로 하는 경우에는, 붕소(B) 등을 첨가하면 된다.
본 실시예에서는, 불순물 영역이 게이트 절연층을 사이에 두고 게이트 전극층과 겹치는 영역을 Ｌｏｖ영역으로 나타내고, 불순물 영역이 게이트 절연층을 사이에 두고 게이트 전극층과 겹치지 않는 영역을 Ｌｏｆｆ영역으로 나타낸다. 도 15에서는, 불순물 영역을 해칭과 흰 부분으로 나타내는데, 이것은, 흰 부분에 불순물원소가 첨가되어 있지 않는다는 것을 나타내는 것이 아니고, 이 영역의 불순물원소의 농도분포가 마스크나 도핑 조건을 반영하고 있다는 것을 직감적으로 이해할 수 있게 했기 때문이다. 또한, 이것은 본 명세서의 다른 도면에 있어서도 마찬가지다.
불순물원소를 활성화하기 위해서 가열처리, 강광의 조사, 또는 레이저광의 조사를 행해도 된다. 활성화와 동시에 게이트 절연층에의 플라즈마 데미지나 게이트 절연층과 반도체층의 계면에의 플라즈마 데미지를 회복할 수 있다.
이어서, 게이트 전극층, 게이트 절연층을 덮는 제1 층간 절연층을 형성한다. 본 실시예에서는, 개구를 가지는 절연막(167)과 개구를 가지는 절연막(168)의 적층 구조로 한다. 절연막(167) 및 절연막(168)은, 스퍼터링법, 또는 플라즈마 ＣＶＤ를 사용한 질화규소막, 질화산화규소막, 산화질화규소막, 산화규소막 등을 사용할 수 있고, 다른 규소를 포함한 절연막을 단층 또는 3층 이상의 적층 구조로 사용해도 된다.
또한, 질소분위기 중에서, 300∼550도로 1∼12시간의 열처리를 행하여, 반도체층을 수소화하는 공정을 행한다. 바람직하게는, 400∼500도로 행한다. 이 공정은 층간 절연층인 절연막(167)에 포함되는 수소에 의해 반도체층의 댕글링본드를 종단하는 공정이다. 본 실시예에서는, 410도(℃)에서 가열처리를 행한다.
절연막(167), 절연막(168)으로서는 그 밖에 질화알루미늄(ＡｌＮ), 산화질화알루미늄(ＡｌＯＮ), 질소 함유량이 산소함유량보다 많은 질화산화알루미늄(ＡｌＮＯ) 또는 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소(ＣＮ), 폴리실라잔, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 실록산을 포함한 재료를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐을 사용할 수 있다. 또한 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
본 실시예에서는, 실시예 1 및 실시예 2에 나타낸 바와 같이, 튜브를 사용하여, 게이트 절연층(157), 절연막(167), 절연막(168)에, 반도체층의 소스 영역 및 드레인 영역이 노출되는 개구를 형성한다. 튜브를 게이트 절연층(157), 절연막(167), 절연막(168)의 개구 형성 영역 위에 절연막(168)에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)을 절연층에 토출(분출)한다. 토출(분출)된 처리제(에칭 가스 또는 에칭액)에 의해, 게이트 절연층(157), 절연막(167), 절연막(168)을 선택적으로 제거하여, 게이트 절연층(157), 절연막(167), 절연막(168)에 개구를 형성한다.
따라서, 게이트 절연층(157), 절연막(167), 절연막(168)에 있어서 반도체층의 소스 영역 및 드레인 영역 위에 개구가 형성되고, 게이트 절연층(157), 절연막(167), 절연막(168) 아래의 반도체층의 소스 영역 및 드레인 영역이 개구의 저면에 노출된다.
게이트 절연층(157), 절연막(167), 절연막(168)의 각 형성 공정에 있어서 반도체층의 소스 영역 및 드레인 영역에 달하는 개구를 가지도록 본 발명을 사용해서 형성해도 되고, 상층의 절연막(168)을 반도체층의 소스 영역 및 드레인 영역 위쪽에 개구를 형성하고, 개구를 가지는 절연막(168)을 마스크로 해서 절연막(167) 및 게이트 절연층(157)을 에칭하여, 반도체층의 소스 영역 및 드레인 영역에 달하는 개구를 형성해도 된다.
또한, 본 발명의 튜브에 의해 절연층에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 도전층을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 도전층의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명에서는, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
반도체층의 소스 영역 및 드레인 영역이 노출된 개구에 소스 전극층 또는 드레인 전극층을 형성하여, 반도체층의 소스 영역 및 드레인 영역과 소스 전극층 또는 드레인 전극층은 전기적으로 접속할 수 있다.
소스 전극층 또는 드레인 전극층은, ＰＶＤ법, ＣＶＤ법, 증착법 등에 의해 도전막을 성막한 후, 원하는 형상으로 가공해서 형성할 수 있다. 또한 액적토출법, 인쇄법, 디스펜서법, 전계 도금법 등에 의해, 소정의 장소에 선택적으로 도전층을 형성할 수 있다. 또한 리플로법, 다마신법을 사용해도 된다. 소스 전극층 또는 드레인 전극층의 재료는, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, Ｗ, Ａｌ, Ｔａ, Ｍｏ, Ｃｄ, Ｚｎ, Ｆｅ, Ｔｉ, Ｓｉ, Ｇｅ, Ｚｒ, Ｂａ 등의 금속 또는 그 합금, 혹은 그 금속 질화물을 사용해서 형성한다. 또한 이것들의 적층 구조로 해도 된다.
본 실시예에 나타내는 표시장치를 구성하는 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층도 실시예 3에 나타낸 바와 같이 전치 기판에 도전성 재료나 반도체 재료를 사용한 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성할 수 있다. 따라서 포토리소그래피 공정을 사용하지 않기 때문에 공정이 간략화되고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
이상의 공정에서 주변구동 회로영역(204)에 Ｌｏｖ영역에 p형 불순물 영역을 가지는 p채널형 박막 트랜지스터인 박막 트랜지스터(285), Ｌｏｖ영역에 n채널형 불순물 영역을 가지는 ｎ채널형 박막 트랜지스터인 박막 트랜지스터(275)를, 화소영역(206)에 Ｌｏｆｆ영역에 n형 불순물 영역을 가지는 멀티채널형의 ｎ채널형 박막 트랜지스터인 박막 트랜지스터(265), Ｌｏｖ영역에 p형 불순물 영역을 가지는 p채널형 박막 트랜지스터인 박막 트랜지스터(255)를 가지는 액티브 매트릭스 기판을 제조할 수 있다.
본 실시예에 한정되지 않고, 박막 트랜지스터는 채널 형성 영역이 하나 형성되는 단일 게이트 구조여도 되고, 두 개 형성되는 더블 게이트 구조 혹은 세 개 형성되는 트리플 게이트 구조여도 된다. 또한 주변구동 회로영역의 박막 트랜지스터도, 단일 게이트 구조, 더블 게이트 구조 혹은 트리플 게이트 구조로 해도 된다.
다음으로 제2 층간 절연층으로서 절연막(181)을 형성한다. 도 15에 있어서, 스크라이브에 의한 분리를 위한 분리 영역(201), ＦＰＣ의 점착부인 외부단자 접속영역(202), 주변부의 인회 배선 영역인 배선 영역(203), 주변구동 회로영역(204), 화소영역(206)이다. 배선 영역(203)에는 배선(179a), 배선(179b)이 설치되고, 외부단자 접속영역(202)에는, 외부단자와 접속하는 단자전극층(178)이 설치된다.
절연막(181)으로는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(ＡｌＮ), 질소를 포함한 산화알루미늄(산화질화알루미늄이라고도 한다)(ＡｌＯＮ), 산소를 포함한 질화산화알루미늄(질화산화알루미늄이라고도 한다)(ＡｌＮＯ), 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소막(ＣＮ), ＰＳＧ(phosphosilicate glass), ＢＰＳＧ(borophosphosilicate glass), 알루미나막, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 실록산 수지를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로는, 감광성, 비감광성 중 어느 것으로 해도 상관없고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐, 폴리실라잔, 저유전율(Low-k) 재료를 사용할 수 있다. 또한 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다. 평탄화를 위해 설치하는 층간 절연층으로는, 내열성 및 절연성이 높고, 또한, 평탄화율이 높은 것이 요구되므로, 절연막(181)의 형성 방법으로는, 스핀 코트법으로 대표되는 도포법을 사용하면 바람직하다.
절연막(181)은, 기타 딥법, 스프레이 도포, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터, ＣＶＤ법, 증착법 등을 채용할 수 있다. 액적토출법에 의해 절연 막(181)을 형성해도 된다. 액적토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한 액적토출법과 같이 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
화소영역(206)의 절연막(181)에 미세한 개구, 즉 콘택홀을 형성한다. 소스 전극층 또는 드레인 전극층은 절연막(181)에 형성된 개구에서 제1 전극층(185)과 전기적으로 접속되어 있다. 실시예 1 및 실시예 2에 나타낸 바와 같이, 튜브를 사용해서 절연막(181)에 개구를 형성해도 된다.
튜브를 절연막(181)의 개구 형성 영역 위에 절연막(181)에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)를 절연막(181)에 토출(분출)한다. 토출(분출)된 처리제(에칭 가스 또는 에칭액)에 의해, 절연막(181)을 선택적으로 제거하여, 절연막(181)에 소스 전극층 또는 드레인 전극층에 달하는 개구를 형성한다.
소스 전극층 또는 드레인 전극층이 노출된 개구에 제1 전극층(185)을 형성하여, 소스 전극층 또는 드레인 전극층과 제1 전극층(185)은 전기적으로 접속할 수 있다.
제1 전극층(185)은 양극, 또는 음극으로서 기능하고, Ｔｉ, Ｎｉ, Ｗ, Ｃｒ, Ｐｔ, Ｚｎ, Ｓｎ, Ｉｎ, 또는 Ｍｏ로부터 선택된 원소, 또는 ＴｉＮ, ＴｉＳｉＸＮＹ, ＷＳｉＸ, ＷＮＸ, ＷＳｉＸＮＹ, ＮｂＮ 등의 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료를 주성분으로 하는 막 또는 그것들의 적층막을 총 막 두 께 100nm∼800nm의 범위에서 사용하면 된다.
본 실시예에서는, 표시소자로서 발광소자를 사용하고, 발광소자로부터의 빛을 제1 전극층(185) 측으로부터 추출하는 구조 때문에, 제1 전극층(185)이 투광성을 가진다. 제1 전극층(185)으로서, 투명도전막을 형성하고, 원하는 형상으로 에칭함으로써 제1 전극층(185)을 형성한다.
본 발명에 있어서는, 투광성 전극층인 제1 전극층(185)에, 구체적으로는 투광성을 가지는 도전성 재료로 이루어지는 투명도전막을 사용하면 되고, 산화텅스텐을 포함한 인듐 산화물, 산화텅스텐을 포함한 인듐 아연산화물, 산화티탄을 포함한 인듐 산화물, 산화티탄을 포함한 인듐 주석 산화물 등을 사용할 수 있다. 물론, 인듐 주석 산화물(ＩＴＯ), 인듐 아연산화물(ＩＺＯ), 산화규소를 첨가한 인듐 주석 산화물(ＩＴＳＯ) 등도 사용할 수 있다.
또한 투광성을 가지지 않는 금속막과 같은 재료여도 막 두께를 얇게(바람직하게는, 5nm∼30nm 정도의 두께) 해서 빛을 투과할 수 있는 상태로 해 둠으로써, 제1 전극층(185)으로부터 빛을 방사할 수 있다. 또한 제1 전극층(185)에 사용할 수 있는 금속박막으로는, 티타늄, 텅스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 및 그것들의 합금으로 이루어지는 도전막 등을 사용할 수 있다.
제1 전극층(185)은, 증착법, 스퍼터링법, ＣＶＤ법, 인쇄법, 디스펜서법 또는 액적토출법 등을 사용해서 형성할 수 있다. 본 실시예에서는, 제1 전극층(185)으로서, 산화텅스텐을 포함한 인듐 아연산화물을 사용해서 스퍼터링법에 의해 제조한다. 제1 전극층(185)은, 바람직하게는 총 막 두께 100nm∼800nm의 범위에서 사용 하면 된다. 제1 전극층(185)도 실시예 3에 나타낸 바와 같이 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다.
제1 전극층(185)은, 그 표면이 평탄화되도록, ＣＭＰ법, 폴리비닐 알코올계의 다공질체로 세정하고, 연마해도 된다. 또 ＣＭＰ법을 사용한 연마 후에, 제1 전극층(185)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 행해도 된다.
제1 전극층(185)을 형성한 후, 가열처리를 행해도 된다. 이 가열처리에 의해, 제1 전극층(185) 내에 포함되는 수분은 방출된다. 따라서, 제1 전극층(185)은 탈가스 등을 발생시키지 않기 때문에, 제1 전극층 위에 수분에 의해 열화하기 쉬운 발광 재료를 형성해도, 발광 재료는 열화하지 않고, 신뢰성 높은 표시장치를 제조할 수 있다.
다음에 제1 전극층(185)의 단부, 소스 전극층 또는 드레인 전극층을 덮는 절연층(186)(분리벽, 장벽 등이라 불린다)을 형성한다.
절연층(186)으로는 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층으로 해도 되고, 2층, 3층 등의 적층 구조로 해도 된다. 또한 절연층(186)의 다른 재료로서, 질화알루미늄, 산소함유량이 질소 함유량보다 많은 산화질화알루미늄, 질소 함유량이 산소함유량보다 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 실록산을 포함한 재료를 사용해도 된다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로 는, 감광성, 비감광성 중 어느 것으로 해도 상관없고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐, 폴리실라잔을 사용할 수 있다. 또한 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
절연층(186)은, 스퍼터링법, ＰＶＤ법(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 감압ＣＶＤ법(ＬＰＣＶＤ법), 또는 플라즈마 ＣＶＤ법 등의 ＣＶＤ법(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ), 또한 선택적으로 패턴을 형성할 수 있는 액적토출법이나, 패턴이 전사 또는 묘사할 수 있는 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법), 디스펜서법, 기타 스핀 코트법 등의 도포법, 디핑법 등을 사용할 수도 있다.
원하는 형상으로 가공하는 에칭 가공은, 플라즈마 에칭(드라이 에칭) 또는 웨트 에칭 중 어느 쪽을 채용해도 된다. 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 바람직하다. 에칭 가스로는, ＣＦ4, ＮＦ3 등의 불소계 가스, 또는 Ｃｌ2, ＢＣｌ3 등의 염소계 가스를 사용하고, Ｈｅ나 Ａｒ 등의 불활성 가스를 적절히 첨가해도 된다. 또한 대기압방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능해서, 기판의 전체 면에 마스크층을 형성할 필요는 없다.
도 15a에 나타내는 접속 영역(205)에 있어서, 제2 전극층과 같은 공정, 같은 재료로 형성되는 배선층은 게이트 전극층과 같은 공정, 같은 재료로 형성되는 배선층과 전기적으로 접속한다.
제1 전극층(185) 위에는 발광층(188)이 형성된다. 또한, 도 15에서는 하나의 화소밖에 도시하지 않지만, 본 실시예에서는 R(적색), G(녹색), B(청색)의 각 색에 대응한 전계전극층을 나누어 제조한다.
다음에 발광층(188) 위에 도전막으로 이루어진 제2 전극층(189)이 설치된다. 제2 전극층(189)으로는, Ａｌ, Ａｇ, Ｌｉ, Ｃａ, 또는 이것들의 합금이나 화합물 ＭｇＡｇ, ＭｇＩｎ, ＡｌＬｉ, ＣａＦ2, 또는 질화 칼슘을 사용하면 된다. 이렇게 해서 제1 전극층(185), 발광층(188) 및 제2 전극층(189)으로 이루어진 발광소자(190)가 형성된다(도 15b 참조).
도 15에 나타낸 본 실시예의 표시장치에 있어서, 발광소자(190)로부터 발생한 빛은, 제1 전극층(185) 측으로부터, 도 15b의 화살표 방향으로 투과해서 방출된다.
본 실시예에서는, 제2 전극층(189) 위에 패시베이션막(보호막)으로서 절연층을 형성해도 된다. 이렇게 제2 전극층(189)을 덮도록 해서 패시베이션막을 설치하는 것은 효과적이다. 패시베이션막으로는, 질화규소, 산화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소함유량보다 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소막을 포함한 절연막으로 이루어지고, 상기 절연막을 단층 혹은 조합한 적층을 사용할 수 있다. 또는 실록산 수지를 사용해도 된다.
이때, 커버리지가 좋은 막을 패시베이션막으로 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 효과적이다. DLC막은 실온 내지 100도 이하의 온도 범위에서 성막할 수 있기 때문에, 내열성이 낮은 발광층(188)의 위쪽에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 ＣＶＤ법(대표적으로는, ＲＦ플라즈마 ＣＶＤ법, 마이크로파 ＣＶＤ법, 전자 이온가속기 공명(ＥＣＲ) ＣＶＤ법, 열 필라멘트 ＣＶＤ법 등), 연소염법, 스퍼터링법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스는, 수소 가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하고, 그로방전에 의해 이온화하고, 음의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜서 성막한다. 또한 ＣＮ막은 반응 가스로서 C2H4가스와 N2가스를 사용해서 형성하면 된다. DLC막은 산소에 대한 블록킹 효과가 높고, 발광층(188)의 산화를 억제할 수 있다. 그 때문에 이 후에 이어지는 밀봉공정을 행하는 동안에 발광층(188)이 산화되는 문제를 방지할 수 있다.
이렇게 발광소자(190)가 형성된 기판(150)과, 밀봉기판(195)을 씰재(192)에 의해 고정하고, 발광소자를 밀봉한다(도 15 참조). 씰재(192)로는, 대표적으로는 가시광선 경화성, 자외선 경화성 또는 열경화성 수지를 사용하는 것이 바람직하다. 예를 들면, 비스 페놀 Ａ형 액상수지, 비스 페놀 Ａ형 고형수지, 브롬 함유 에폭시수지, 비스 페놀 Ｆ형 수지, 비스 페놀 ＡＤ형 수지, 페놀형 수지, 크레졸형 수지, 노보렉형 수지, 환형 지방족 에폭시수지, 에피-비스형 에폭시수지, 글리시딜 에스테르 수지, 글리시딜 아민계 수지, 복소환식 에폭시수지, 변성 에폭시수지 등의 에폭시수지를 사용할 수 있다. 이때, 씰재로 둘러싸인 영역에는 충전재(193)를 충전 해도 되고, 질소분위기 하에서 밀봉함으로써, 질소 등을 봉입해도 된다. 본 실시예는, 밑면 방출형이기 때문에, 충전재(193)는 투광성을 가질 필요는 없지만, 충전재(193)를 투과해서 빛을 추출하는 구조의 경우에는, 투광성을 가질 필요가 있다. 대표적으로는 가시광선 경화, 자외선 경화 또는 열 경화의 에폭시수지를 사용하면 된다. 이상의 공정에서, 본 실시예에 있어서의, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다. 또 충전재는, 액상 상태에서 적하하여, 표시장치 내에 충전할 수도 있다. 충전제로서, 건조제 등의 흡습성을 포함한 물질을 사용하면, 흡수 효과를 얻을 수 있고, 소자의 열화를 막을 수 있다.
ＥＬ표시 패널 내에는 소자의 수분에 의한 열화를 막기 위해서, 건조제가 설치된다. 본 실시예에서는, 건조제는, 화소 영역을 둘러싸도록 밀봉기판에 형성된 오목부에 설치하여, 초박형화를 방해하지 않는 구성으로 한다. 또한 게이트 배선층에 대응하는 영역에도 건조제를 형성하여, 흡수 면적을 넓게 하면, 흡수 효과가 높다. 또한 직접 발광하지 않는 게이트 배선층 위에 건조제를 형성하면, 광추출 효율을 저하시키지도 않는다.
한편, 본 실시예에서는, 유리 기판으로 발광소자를 밀봉했을 경우를 나타냈는데, 밀봉 처리는, 발광소자를 수분으로부터 보호하기 위한 처리이며, 커버재로 기계적으로 봉입하는 방법, 열경화성 수지 또는 자외광 경화성 수지로 봉입하는 방법, 금속 산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법 중 어느 하나를 사용한다. 커버재로는, 유리, 세라믹, 플라스틱 혹은 금속을 사용할 수 있지만, 커버재측으로 빛을 방사시키는 경우에는 투광성이어야 한다. 또한 커버재와 상기 발광소자가 형성된 기판은 열경화성 수지 또는 자외광 경화성 수지 등의 씰재를 사용해서 서로 접착하고, 열처리 또는 자외광 조사 처리에 의해 수지를 경화시켜서 밀폐 공간을 형성한다. 이 밀폐 공간 내에 산화바륨으로 대표되는 흡습재를 설치하는 것도 효과적이다. 이 흡습재는, 씰재 위에 접해서 형성해도 되고, 발광소자로부터의 빛을 방해하지 않도록, 분리벽 위나 주변부에 형성해도 된다. 또한, 커버재와 발광소자가 형성된 기판의 공간을 열경화성 수지 혹은 자외광 경화성 수지로 충전할 수도 있다. 이 경우, 열경화성 수지 혹은 자외광 경화성 수지 내에 산화바륨으로 대표되는 흡습재를 첨가해 두는 것은 효과적이다.
또한, 소스 전극층 또는 드레인 전극층과 제1 전극층이 직접 접해서 전기적인 접속을 행하지 않고, 배선층을 통해 접속해도 된다.
본 실시예에서는, 외부단자 접속영역(202)에서, 단자전극층(178)에 이방성 도전층(196)에 의해 ＦＰＣ(194)를 접속하고, 외부와 전기적으로 접속하는 구조로 한다. 또 표시장치의 평면도인 도 15a에 나타낸 바와 같이 본 실시예에서 제조되는 표시장치는 신호선 구동회로를 가지는 주변구동 회로영역(204), 주변구동 회로영역(209) 이외에, 주사선 구동회로를 가지는 주변구동 회로영역(207), 주변구동 회로영역(208)이 설치된다.
본 실시예에서는, 상기와 같은 회로로 형성하지만, 본 발명은 이것에 한정되지 않고, 주변구동회로로서 ＩＣ칩을 전술한 ＣＯＧ방식이나 ＴＡＢ방식에 의해 설치한 것으로 해도 된다. 또한 게이트선 구동회로, 소스선 구동회로는 복수로 해도 되고, 단수로 해도 된다.
또한 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특별히 한정되지 않고, 예를 들면 점 순차 구동방법이나 선 순차 구동방법이나 면 순차 구동방법 등을 사용하면 된다. 대표적으로는, 선 순차 구동방법으로 하고, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절히 사용하면 된다. 또한 표시장치의 소스 선에 입력하는 영상신호는, 아날로그 신호로 해도 되고, 디지털 신호로 해도 되고, 적절히, 영상신호에 맞춰 구동회로 등을 설계하면 된다.
본 실시예는 실시예 1 내지 3과 적절히 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 6)
본 발명을 적용해서 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 사용해서 표시장치를 형성할 수 있지만, 발광소자를 사용하고, 또한 상기 발광소자를 구동하는 트랜지스터로서 n채널형 트랜지스터를 사용했을 경우, 상기 발광소자로부터 발생하는 빛은, 아래쪽 방사, 위쪽 방사, 양쪽 방사 중 어느 하나를 행한다. 여기에서는, 각각의 경우에 따른 발광소자의 적층 구조에 대해서, 도 17을 사용하여 설명한다.
또한 본 실시예에서는, 본 발명을 적용한 채널 보호형 박막 트랜지스터(461, 471, 481)를 사용한다. 박막 트랜지스터(481)는, 투광성을 가지는 기판(480) 위에 설치하고, 게이트 전극층(493), 게이트 절연막(497), 반도체층(494), n형을 가지는 반도체층(495a), n형을 가지는 반도체층(495b), 소스 전극층 또는 드레인 전극층(487a), 소스 전극층 또는 드레인 전극층(487b), 채널 보호층(496), 절연층(499), 배선층(498), 절연층(482)에 의해 형성된다. 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층 등은 실시예 3에 나타낸 바와 같이 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다. 공정이 간략해지고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
본 실시예에서 도시한 도 17a 내지 17c에 있어서, 실시예 1 및 실시예 2에 도시한 바와 같이 튜브를 사용해서 절연층(482, 499)에 소스 전극층 또는 드레인 전극층(487b)에 달하는 콘택홀(개구)을 형성한다.
튜브를 절연층(499)에 매립하도록 배치하고, 물리적인 힘에 의해 절연층(499)에 제1 개구를 형성하고, 그 후에 튜브로부터 에칭 가스를 분출해서 절연층(482)을 선택적으로 더 제거하여, 제2 개구를 형성한다. 따라서, 절연층(482, 499)에 소스 전극층 또는 드레인 전극층(487b)에 달하는 콘택홀(개구)을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브 를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명은, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
소스 전극층 또는 드레인 전극층(487b)이 노출된 개구에 배선층(498)을 형성하여, 소스 전극층 또는 드레인 전극층(487b)과 배선층(498)은 전기적으로 접속할 수 있다. 배선층(498)은 발광소자의 제1 전극층(484)과 접해서 형성되기 때문에, 배선층(498)을 통해 박막 트랜지스터(481)와 발광소자가 전기적 접속된다. 배선층(498)을 덮도록 절연층(494)을 형성한다.
또한, 본 발명의 튜브에 의해 절연층(482, 499)에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 배선층(498)을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면 장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
본 실시예에서는, 반도체층으로서 비정질 반도체층을 사용한다. 그러나 본 실시예에 한정되지 않고, 반도체층으로서 결정성 반도체층을 사용하고, 일도전형의 반도체층으로서 n형을 가지는 반도체층을 사용할 수도 있다. n형을 가지는 반도체층을 형성하는 대신에, ＰＨ3가스에 의한 플라즈마 처리를 행함으로써, 반도체층에 도전성을 부여해도 된다. 폴리실리콘과 같은 결정성 반도체층을 사용할 경우, 일도전형의 반도체층을 형성하지 않고, 결정성 반도체층에 불순물을 도입(첨가)해서 일도전형을 가지는 불순물 영역을 형성해도 된다. 또한 펜타센 등의 유기반도체를 사용할 수도 있고, 유기반도체를 액적토출법 등에 의해 선택적으로 형성하면, 가공 공정을 간략화할 수 있다.
반도체층으로서 결정성 반도체층을 사용할 경우를 설명한다. 우선, 비정질 반도체층을 결정화하여, 결정성 반도체층을 형성한다. 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매원소, 금속 원소라고도 나타낸다)를 첨가하고, 열처리(550도∼750도로 3분∼24시간)에 의해 결정화를 행한다. 이 규소의 결정화를 조장하는 금속 원소로는 철(Ｆｅ), 니켈(Ｎｉ), 코발트(Ｃｏ), 루테늄(Ｒｕ), 로듐(Ｒｈ), 팔라듐(Ｐｄ), 오스뮴(Ｏｓ), 이리듐(Ｉｒ), 백금(Ｐｔ), 구리(Ｃｕ) 및 금(Ａｕ)으로부터 선택된 일종 또는 복수 종류를 사용할 수 있다.
결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거, 또는 경감하기 위해서, 결정성 반도체층에 접해서, 불순물원소를 포함한 반도체층을 형성하고, 게터링 싱크로서 기능시킨다. 불순물원소로는, n형을 부여하는 불순물원소, p형을 부여하는 불순물원소나 희가스 원소 등을 사용할 수 있고, 예를 들면 인(Ｐ), 질소(Ｎ), 비소(Ａｓ), 안티몬(Ｓｂ), 비스무트(Ｂｉ), 붕소(Ｂ), 헬륨(Ｈｅ), 네온(Ｎｅ), 아르곤(Ａｒ), Ｋｒ(크립톤), Ｘｅ(크세논)으로부터 선택된 일종 또는 복수 종을 사용할 수 있다. 결정화를 촉진하는 원소를 포함한 결정성 반도체 내에, n형을 가지는 반도체층을 형성하고, 열처리(550도∼750도로 3분∼24시간)를 행한다. 결정성 반도체층 내에 포함되는 결정화를 촉진하는 원소는, n형을 가지는 반도체층 내로 이동하고, 결정성 반도체층 내의 결정화를 촉진하는 원소는 제거, 또는 경감되어, 반도체층이 형성된다. 한편 n형을 가지는 반도체층은, 결정성을 촉진하는 원소인 금속 원소를 포함한, n형을 가지는 반도체층이 되고, 그 후 원하는 형상으로 가공되어서 n형을 가지는 반도체층이 된다. 이렇게 n형을 가지는 반도체층은, 반도체층의 게터링 싱크로서도 기능하고, 그대로 소스 영역 및 드레인 영역으로서도 기능한다.
반도체층의 결정화 공정과 게터링 공정을 복수의 가열처리에 의해 행해도 되고, 결정화 공정과 게터링 공정을 한 번의 가열처리에 의해 행할 수도 있다. 이 경우에는, 비정질 반도체층을 형성하고, 결정화를 촉진하는 원소를 첨가하고, 게터링 싱크가 되는 반도체층을 형성한 후, 가열처리를 행하면 된다.
본 실시예에서는, 게이트 절연층을 복수 층의 적층으로 형성하고, 게이트 절 연막(497)으로서 게이트 전극층(493) 측으로부터 질화산화규소막, 산화질화규소막을 형성하여, 2층의 적층 구조로 한다. 적층 되는 절연층은, 동일 챔버 내에서 진공을 유지하면서 동일 온도 하에서, 반응 가스를 바꾸면서 연속적으로 형성하면 된다. 진공 상태를 유지하면서 연속적으로 형성하면, 적층하는 막 사이의 계면이 오염되는 것을 막을 수 있다.
채널 보호층(496)은, 액적토출법을 사용해서 폴리이미드 또는 폴리비닐알코올 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다. 채널 보호층으로는, 무기재료(산화규소, 질화규소, 산화질화규소, 질화산화규소 등), 감광성 또는 비감광성 유기재료(유기수지재료)(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐 등), 저유전율 재료 등의 일종, 혹은 복수 종으로 이루어진 막, 또는 이것들의 막의 적층 등을 사용할 수 있다. 또한 실록산 재료를 사용해도 된다. 제조법으로는, 플라즈마 ＣＶＤ법이나 열 ＣＶＤ법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한 액적토출법이나, 디스펜서법, 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어지는 ＳＯＧ막 등도 사용할 수 있다.
우선, 기판(480) 측에 방사할 경우, 즉 아래쪽 방사를 행할 경우에 대해서, 도 17a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극층 또는 드레인 전극층(487b)에 접해서, 배선층(498), 제1 전극층(484), 전계발광층(485), 제2 전극층(486)이 순차적으로 적층 된다. 빛이 투과하는 기판(480)은 적어도 가시 영역의 빛에 대하여 투광성을 가질 필요가 있다.
다음에 기판(460)과 반대측에 방사할 경우, 즉 위쪽 방사를 행할 경우에 대해서, 도 17b를 사용하여 설명한다. 박막 트랜지스터(461)는, 전술한 박막 트랜지스터(481)와 마찬가지로 형성할 수 있다. 박막 트랜지스터(461)에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(462)이 제1 전극층(463)에 접하고, 전기적으로 접속한다. 제1 전극층(463), 전계발광층(464), 제2 전극층(465)이 순차적으로 적층 된다. 소스 전극층 또는 드레인 전극층(462)은 반사성을 가지는 금속층이며, 발광소자로부터 방사되는 빛을 화살표의 윗면에 반사한다. 소스 전극층 또는 드레인 전극층(462)은 제1 전극층(463)과 적층하는 구조로 되어 있기 때문에, 제1 전극층(463)에 투광성 재료를 사용하여, 빛이 투과해도, 상기 빛은 소스 전극층 또는 드레인 전극층(462)에서 반사되어, 기판(460)과 반대쪽으로 방사한다. 물론 제1 전극층(463)을, 반사성을 가지는 금속막을 사용해서 형성해도 된다. 발광소자로부터 방출하는 빛은 제2 전극층(465)을 투과해서 방출되기 때문에, 제2 전극층(465)은, 적어도 가시 영역에서 투광성을 가지는 재료로 형성한다.
마지막으로, 빛이 기판(470)측과 그 반대측의 양측으로 방사될 경우, 즉 양쪽 방사를 행할 경우에 대해서, 도 17c를 사용하여 설명한다.
박막 트랜지스터(471)도 채널 보호형 박막 트랜지스터다. 박막 트랜지스터(471)의 반도체층에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층에 배선층(475), 제1 전극층(472)이 전기적으로 접속되어 있다. 제1 전극층(472), 전계발광층(473), 제2 전극층(474)이 순차적으로 적층 된다. 이때, 제1 전극층(472)과 제2 전극층(474)은 모두 적어도 가시 영역에서 투광성을 가지는 재료, 또는 빛을 투과할 수 있는 두께로 형성하면, 양쪽 방사가 실현된다. 이 경우, 빛이 투과하는 절연층이나 기판(470)도 적어도 가시 영역의 빛에 대하여 투광성을 가질 필요가 있다.
본 실시예는, 실시예 1 내지 5와 각각 자유롭게 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 7)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관하여 설명한다. 자세하게는 표시소자에 발광소자를 사용하는 발광 표시장치에 관하여 설명한다. 본 실시예에서는, 본 발명의 표시장치의 표시소자로 적용할 수 있는 발광소자의 구성을, 도 22를 사용하여 설명한다.
본 실시예에서는, 본 발명의 표시장치의 표시소자로 적용할 수 있는 발광소자의 구성을, 도 22를 사용하여 설명한다.
도 22는 발광소자의 소자구조이며, 제1 전극층(870)과 제2 전극층(850)의 사이에, 유기화합물과 무기화합물이 혼합되어 이루어진 전계발광층(860)이 개재된 발광소자다. 전계발광층(860)은, 도시한 대로, 제1층(804), 제2층(803), 제3층(802)으로 구성되어 있다.
우선, 제1층(804)은, 제2층(803)에 홀을 수송하는 기능을 하는 층이며, 적어도 제1 유기화합물과, 제1 유기화합물에 대하여 전자수용성을 나타내는 제1 무기화합물을 포함한 구성이다. 중요한 것은, 단순히 제1 유기화합물과 제1 무기화합물이 서로 혼합되어 있다는 것이 아니고, 제1 무기화합물이 제1 유기화합물에 대하여 전자수용성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 가지지 않는 제1 유기화합물에 많은 홀 캐리어가 발생하여, 매우 뛰어난 홀 주입성 및 홀 수송성을 나타낸다.
따라서 제1층(804)은, 무기화합물을 혼합함으로써 얻어진다고 여겨지는 효과(내열성의 향상 등)뿐만 아니라, 뛰어난 도전성(제1층(804)에 있어서는 특히, 홀 주입성 및 수송성)도 얻을 수 있다. 이것은, 서로 전자적인 상호작용을 미치지 않는 유기화합물과 무기화합물을 단순히 혼합한 종래의 홀 수송층에서는, 얻을 수 없는 효과다. 이 효과에 의해, 종래보다 구동전압을 낮게 할 수 있다. 또한 구동전압의 상승을 초래하지 않고 제1층(804)을 두껍게 할 수 있으므로, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상기한 바와 같이, 제1 유기화합물에는 홀 캐리어가 발생하기 때문에, 제1 유기화합물로서 홀 수송성의 유기화합물이 바람직하다. 홀 수송성의 유기화합물로는, 예를 들면 프탈로시아닌(약칭:Ｈ2Ｐｃ), 구리 프탈로시아닌(약칭:ＣｕＰｃ), 바나딜 프탈로시아닌(약칭:ＶＯＰｃ), 4,4',4"-트리스(N, N-디페닐아미노)트리페닐아민(약칭:ＴＤＡＴＡ), 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐아미노]트 리페닐아민(약칭:ＭＴＤＡＴＡ), 1,3,5-트리스[N, N-디(m-톨일)아미노]벤젠(약칭:m-ＭＴＤＡＢ), N, N'-디페닐-N, N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:ＴＰＤ), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:ＮＰＢ), 4,4'-비스{N-[4-디(m-톨일)아미노]페닐-N-페닐아미노}비페닐(약칭:ＤＮＴＰＤ), 4,4',4"-트리스(N-카르바졸일)트리페닐아민(약칭:ＴＣＴＡ) 등을 들 수 있지만, 이것들에 한정되는 것은 아니다. 또한 전술한 화합물 중에서도, ＴＤＡＴＡ, ＭＴＤＡＴＡ, m-ＭＴＤＡＢ, ＴＰＤ, ＮＰＢ, ＤＮＴＰＤ, ＴＣＴＡ 등으로 대표되는 방향족 아민 화합물은, 홀 캐리어를 발생하기 쉬워, 제1 유기화합물로서 바람직한 화합물군이다.
한편, 제1 무기화합물은, 제1 유기화합물로부터 전자를 받기 쉬운 것이면 무엇으로 해도 상관없고, 여러 가지 금속 산화물 또는 금속 질화물이 가능하지만, 주기율표 제4족 내지 제12족 중의 전이금속 산화물이 전자수용성을 나타내기 쉬워 바람직하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한 전술한 금속 산화물 중에서도, 주기율표 제4족 내지 제8족 중의 전이금속 산화물은 전자수용성이 높은 것이 많아, 바람직한 일군이다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공증착이 가능하고 취급하기 쉽기 때문에 바람직하다.
이때, 제1층(804)은, 전술한 유기화합물과 무기화합물의 조합을 적용한 층을, 복수 적층 해서 형성해도 된다. 또한 다른 유기화합물 혹은 다른 무기화합물을 더 포함해도 된다.
다음에 제3층(802)에 관하여 설명한다. 제3층(802)은, 제2층(803)에 전자를 수송하는 기능을 하는 층이며, 적어도 제3 유기화합물과, 제3 유기화합물에 대하여 전자공여성을 나타내는 제3 무기화합물을 포함한 구성이다. 중요한 것은, 단순히 제3 유기화합물과 제3 무기화합물이 서로 혼합되어 있다는 것이 아니고, 제3 무기화합물이 제3 유기화합물에 대하여 전자공여성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 가지지 않는 제3 유기화합물에 많은 전자 캐리어가 발생하여, 매우 뛰어난 전자주입성 및 전자수송성을 나타낸다.
따라서 제3층(802)은, 무기화합물을 혼합함으로써 얻어진다고 여겨지는 효과(내열성의 향상 등)뿐만 아니라, 뛰어난 도전성(제3층(802)에 있어서는 특히, 전자주입성 및 수송성)도 얻을 수 있다. 이것은, 서로 전자적인 상호작용을 미치지 않는 유기화합물과 무기화합물을 단순히 혼합한 종래의 전자수송층에서는, 얻을 수 없는 효과다. 이 효과에 의해, 종래보다 구동전압을 낮게 할 수 있다. 또한 구동전압의 상승을 초래하지 않고 제3층(802)을 두껍게 할 수 있으므로, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상기한 바와 같이, 제3 유기화합물에는 전자 캐리어가 발생하기 때문에, 제3 유기화합물로서 전자수송성의 유기화합물이 바람직하다. 전자수송성의 유기화합물로는, 예를 들면 트리스(8-퀴놀리노라토)알루미늄(약칭:Ａｌｑ3), 트리스(4-메틸-8-퀴놀리노라토)알루미늄(약칭:Ａｌｍｑ3), 비스(10-히드록시벤조[h]-퀴놀리나토)베릴륨(약칭:ＢｅＢｑ2), 비스(2-메틸-8-퀴놀리노라토)(4-페닐페놀라토)알 루미늄(약칭:ＢＡｌｑ), 비스[2-(2'-히드록시페닐)벤조옥사졸라토]아연(약칭:Ｚｎ(ＢＯＸ)2), 비스[2-(2'-히드록시페닐)벤조티아졸라토]아연(약칭:Ｚｎ(ＢＴＺ)2), 바소페난트롤린(약칭:ＢＰｈｅｎ), 바소큐프로인(약칭:ＢＣＰ), 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:ＰＢＤ), 1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:ＯＸＤ-7), 2,2',2"-( 1,3,5-벤젠트리일)-트리스(1-페닐-1H-벤즈이미다졸)(약칭:ＴＰＢＩ), 3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐) -1,2,4-트리아졸(약칭:ＴＡＺ), 3-(4-비페닐일)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭:p-ＥｔＴＡＺ) 등을 들 수 있지만, 이것들에 한정되는 것은 아니다. 또한 전술한 화합물 중에서도, Ａｌｑ3, Ａｌｍｑ3, ＢｅＢｑ2, ＢＡｌｑ, Ｚｎ(ＢＯＸ)2, Ｚｎ(ＢＴＺ)2 등으로 대표되는 방향환을 포함한 킬레이트 배위자를 가지는 킬레이트 금속착체나, ＢＰｈｅｎ, ＢＣＰ 등으로 대표되는 페난트롤린 골격을 가지는 유기화합물이나, ＰＢＤ, ＯＸＤ-7 등으로 대표되는 옥사디아졸 골격을 가지는 유기화합물은, 전자 캐리어를 발생하기 쉬워, 제3 유기화합물로서 바람직한 화합물군이다.
한편, 제3 무기화합물은, 제3 유기화합물에 전자를 주기 쉬운 것이면 무엇으로 해도 상관없고, 여러 가지 금속 산화물 또는 금속 질화물이 가능하지만, 알칼리금속 산화물, 알칼리토금속 산화물, 희토류금속 산화물, 알칼리금속 질화물, 알칼리토금속 질화물, 희토류금속 질화물이 전자공여성을 나타내기 쉬워 바람직하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마 그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공증착이 가능해서 취급하기 쉽기 때문에, 바람직하다.
또한, 제3층(802)은, 전술한 유기화합물과 무기화합물의 조합을 적용한 층을, 복수 적층 해서 형성해도 된다. 또한 다른 유기화합물 혹은 다른 무기화합물을 더 포함해도 된다.
다음에 제2층(803)에 관하여 설명한다. 제2층(803)은 발광 기능을 하는 층이며, 발광성을 가지는 제2 유기화합물을 포함한다. 또한 제2 무기화합물을 포함한 구성으로 해도 된다. 제2층(803)은, 여러 가지 발광성의 유기화합물, 무기화합물을 사용해서 형성할 수 있다. 다만, 제2층(803)은, 제1층(804)이나 제3층(802)에 비해 전류가 흐르기 어렵다고 여겨지기 때문에, 그 막 두께는 10nm∼100nm 정도가 바람직하다.
제2 유기화합물로는, 발광성 유기화합물이면 특별히 한정되지 않고, 예를 들면 9,10-디(2-나프틸)안트라센(약칭:ＤＮＡ), 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭:t-ＢｕＤＮＡ), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭:ＤＰＶＢｉ), 쿠마린 30, 쿠마린 6, 쿠마린 545, 쿠마린 545T, 페릴렌, 루브렌, 페리프란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:ＴＢＰ), 9,10-디페닐안트라센(약칭:ＤＰＡ), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-[p-(디메틸아미노)스티릴]-4H-피란(약칭:ＤＣＭ1), 4-(디시아노메틸렌)-2-메틸-6-[2-(줄로리딘-9-일)에테닐]-4H-피란(약칭:ＤＣＭ2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]- 4H-피란(약칭:ＢｉｓＤＣＭ) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디나토-N,C2']이리듐(피콜리나토)(약칭:ＦＩｒｐｉｃ), 비스{2-[3',5'-비스(트리플루오르메틸)페닐]피리디나토-N,C2'}이리듐(피콜리네이트)(약칭:Ｉｒ(ＣＦ3ｐｐｙ)2(ｐｉｃ)), 트리스(2-페닐피리디나토-N,C2')이리듐(약칭:Ｉｒ(ｐｐｙ)3), 비스(2-페닐피리디나토-N,C2')이리듐(아세틸아세토네이트)(약칭:Ｉｒ(ｐｐｙ)2(ａｃａｃ)), 비스[2-(2'-티에닐)피리디나토-N,C3 ']이리듐(아세틸아세토네이트)약칭:Ｉｒ(ｔｈｐ)2(ａｃａｃ)), 비스(2-페닐퀴놀리나토-N,C2')이리듐(아세틸아세토네이트)(약칭:Ｉｒ(ｐｑ)2(ａｃａｃ)), 비스[2-(2'-벤조티에닐)피리디나토-N,C3']이리듐(아세틸아세토네이트)(약칭:Ｉｒ(ｂｔｐ)2(ａｃａｃ)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있다.
제2층(803)을 단일항 여기발광 재료 외에도, 금속착체 등을 포함한 삼중항 여기재료를 사용해서 형성해도 된다. 예를 들면 적색 발광성 화소, 녹색 발광성 화소 및 청색 발광성 화소 중, 휘도 반감 시간이 비교적 짧은 적색 발광성 화소를 삼중항 여기발광 재료로 형성하고, 나머지를 단일항 여기발광 재료로 형성한다. 삼중항 여기발광 재료는 발광 효율이 좋기 때문에, 같은 휘도를 얻는 데 필요한 소비 전력이 낮은 특징이 있다. 즉, 적색화소에 적용했을 경우, 발광소자에 흐르게 하는 전류량이 적기 때문에, 신뢰성을 향상시킬 수 있다. 저소비 전력화를 위해, 적색 발광성 화소와 녹색 발광성 화소를 삼중항 여기발광 재료로 형성하고, 청색 발광성 화소를 단일항 여기발광 재료로 형성해도 된다. 인간의 시감도가 높은 녹색 발광소자도 삼중항 여기발광 재료로 형성함으로써 보다 저소비 전력화를 꾀할 수 있다.
또한 제2층(803)에는, 전술한 발광을 나타내는 제2 유기화합물뿐만 아니라, 또 다른 유기화합물이 첨가되어도 된다. 첨가할 수 있는 유기화합물로는, 예를 들면 앞서 서술한 ＴＤＡＴＡ, ＭＴＤＡＴＡ, m-ＭＴＤＡＢ, ＴＰＤ, ＮＰＢ, ＤＮＴＰＤ, ＴＣＴＡ, Ａｌｑ3, Ａｌｍｑ3, ＢｅＢｑ2, ＢＡｌｑ, Ｚｎ(ＢＯＸ)2, Ｚｎ(ＢＴＺ)2, ＢＰｈｅｎ, ＢＣＰ, ＰＢＤ, ＯＸＤ-7, ＴＰＢＩ, ＴＡＺ, p-ＥｔＴＡＺ, ＤＮＡ, t-ＢｕＤＮＡ, ＤＰＶＢｉ 등의 기타, 4,4'-비스(N-카르바졸일)비페닐(약칭:ＣＢＰ), 1,3,5-트리스[4-(N-카르바졸일)페닐]벤젠(약칭:ＴＣＰＢ) 등을 사용할 수 있지만, 이것들에 한정되지 않는다. 또한, 이렇게 제2 유기화합물 이외에 첨가하는 유기화합물은, 제2 유기화합물을 효율적으로 발광시키기 위해서, 제2 유기화합물의 여기에너지보다 큰 여기에너지를 가지고, 제2 유기화합물보다 많이 첨가되어 있는 것이 바람직하다(그것에 의해, 제2 유기화합물의 농도 소광을 막을 수 있다). 또는 다른 기능으로서, 제2 유기화합물과 함께 발광을 나타내도 된다(그것에 의해, 백색발광 등도 가능해 진다).
제2층(803)은, 발광 파장대가 다른 발광층을 화소마다 형성하고, 컬러 표시 를 행하는 구성으로 해도 된다. 전형적으로는, R(적색), G(녹색), B(청색)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광 방사측에 그 발광 파장대의 빛을 투과하는 필터를 설치한 구성으로 함으로써, 색순도의 향상이나, 화소부의 경면화(비침 포함)의 방지를 꾀할 수 있다. 필터를 설치함으로써, 종래 필요하다고 여겨졌던 원편광판 등을 생략할 수 있고, 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 또한, 사방으로부터 화소부(표시 화면)를 보았을 경우에 발생하는 색조의 변화를 저감할 수 있다.
제2층(803)에 사용할 수 있는 재료는 저분자계 유기발광 재료로 해도 되고, 고분자계 유기발광 재료로 해도 된다. 고분자계 유기발광 재료는 저분자계에 비해 물리적 강도가 높고, 소자의 내구성이 높다. 또 도포에 의해 성막할 수도 있기 때문에, 소자의 제조이 비교적 용이하다.
발광색은, 발광층을 형성하는 재료에 의해 결정되기 때문에, 이것들을 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계발광 재료로는, 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌계에는, 폴리(파라페닐렌비닐렌)[ＰＰＶ]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[ＲＯ-ＰＰＶ], 폴리(2-(2'-에틸-헥소시)-5-메톡시-1,4-페닐렌비닐렌)[ＭＥＨ-ＰＰＶ], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ＲＯＰｈ-ＰＰＶ] 등을 들 수 있다. 폴리파라페닐렌계로는, 폴리파라페닐렌[ＰＰＰ]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[ＲＯ-ＰＰＰ], 폴리(2,5-디헥소시 -1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계에는, 폴리티오펜[ＰＴ]의 유도체, 폴리(3-알킬티오펜)[ＰＡＴ], 폴리(3-헥실티오펜)[ＰＨＴ], 폴리(3-시클로헥실티오펜)[ＰＣＨＴ], 폴리(3-시클로헥실-4-메틸티오펜)[ＰＣＨＭＴ], 폴리(3,4-디시클로헥실티오펜)[ＰＤＣＨＴ], 폴리[3-(4-옥틸페닐)-티오펜][ＰＯＰＴ], 폴리[3-(4-옥틸페닐)-2,2비티오펜][ＰＴＯＰＴ] 등을 들 수 있다. 폴리플루오렌계에는, 폴리플루오렌[ＰＦ]의 유도체, 폴리(9,9-디알킬플루오렌)[ＰＤＡＦ], 폴리(9,9-디옥틸플루오렌)[ＰＤＯＦ] 등을 들 수 있다.
상기 제2 무기화합물로서, 제2 유기화합물의 발광을 소광하기 어려운 무기화합물이면 무엇으로 해도 상관없고, 여러 가지 금속 산화물이나 금속 질화물을 사용할 수 있다. 특히, 주기율표 제13족 또는 제14족의 금속 산화물은, 제2 유기화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는 산화알루미늄, 산화갈륨, 산화규소, 산화게르마늄이 바람직하다. 다만, 이것들에 한정되는 것은 아니다.
이때, 제2층(803)은, 전술한 유기화합물과 무기화합물의 조합을 적용한 층을, 복수 적층 해서 형성해도 된다. 또한 다른 유기화합물 혹은 다른 무기화합물을 더 포함해도 된다. 발광층의 층 구조는 변화될 수 있으며, 특정한 전자주입 영역이나 발광 영역을 구비하지 않는 대신에, 전자주입용 전극층을 구비하거나, 발광성 재료를 분산시켜서 구비하는 변형은, 본 발명의 취지를 일탈하지 않는 범위에서 허용될 수 있는 것이다.
상기한 바와 같은 재료로 형성한 발광소자는, 순방향으로 바이어스 함으로써 발광한다. 발광소자를 사용해서 형성하는 표시장치의 화소는, 단순 매트릭스 방식, 혹은 액티브 매트릭스 방식으로 구동할 수 있다. 어떠한 경우든지, 각각의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가해서 발광시키는 것이 되지만, 어떤 일정 기간에는 비발광 상태로 되어 있다. 이 비발광 시간에 역방향의 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동조건 하에서 발광강도가 저하되는 열화나, 화소 내에서 비발광 영역이 확대되어 겉보기 휘도가 저하되는 열화 모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류식 구동을 행함으로써 열화의 진행을 늦출 수 있어, 발광 표시장치의 신뢰성을 향상시킬 수 있다. 또한 디지털 구동, 아날로그 구동 모두에 적용 가능하다.
따라서, 밀봉기판에 컬러필터(착색층)를 형성해도 된다. 컬러필터(착색층)는, 증착법이나 액적토출법에 의해 형성할 수 있고, 컬러필터(착색층)를 사용하면, 고화질 표시를 행할 수도 있다. 컬러필터(착색층)에 의해, 각 ＲＧＢ의 발광스펙트럼에 있어서 브로드한 피크가 뾰족한 피크로 되도록 보정할 수 있기 때문이다.
단색의 발광을 나타내는 재료를 형성하고, 컬러필터나 색 변환층을 조합함으로써 풀컬러 표시를 행할 수 있다. 컬러필터(착색층)나 색 변환층은, 예를 들면 밀봉기판에 형성하고, 소자기판에 서로 접착하면 된다.
물론 단색 발광의 표시를 행해도 된다. 예를 들면 단색 발광을 사용해서 에어리어 컬러형 표시장치를 형성해도 된다. 에어리어 컬러형은, 패시브 매트릭스형 표시부가 바람직하고, 주로 문자나 기호를 표시할 수 있다.
제1 전극층(870) 및 제2 전극층(850)은 일함수를 고려해서 재료를 선택할 필요가 있고, 그래서 제1 전극층(870) 및 제2 전극층(850)은, 화소구성에 의해 모두 양극, 또는 음극이 될 수 있다. 구동용 박막 트랜지스터의 극성이 p채널형일 경우, 도 22a와 같이 제1 전극층(870)을 양극, 제2 전극층(850)을 음극으로 하면 된다. 또한 구동용 박막 트랜지스터의 극성이 n채널형일 경우, 도 22b와 같이, 제1 전극층(870)을 음극, 제2 전극층(850)을 양극으로 하는 것이 바람직하다. 제1 전극층(870) 및 제2 전극층(850)에 사용할 수 있는 재료에 대해서 서술한다. 제1 전극층(870), 제2 전극층(850)이 양극으로서 기능하는 경우에는 일함수가 큰 재료(구체적으로는 4.5eV 이상의 재료)가 바람직하고, 제1 전극층, 제2 전극층(850)이 음극으로서 기능하는 경우에는 일함수가 작은 재료(구체적으로는 3.5eV 이하의 재료)가 바람직하다. 그러나 제1층(804)의 홀 주입, 홀 수송 특성이나, 제3층(802)의 전자주입성, 전자수송 뛰어나기 때문에, 제1 전극층(870), 제2 전극층(850) 모두, 대부분 일함수의 제한을 받지 않고, 여러 가지 재료를 사용할 수 있다.
도 22a, 22b에 있어서의 발광소자는, 제1 전극층(870)으로부터 빛을 추출하는 구조이기 때문에, 제2 전극층(850)은, 반드시 광투광성을 가질 필요는 없다. 제2 전극층(850)으로는, Ｔｉ, Ｎｉ, Ｗ, Ｃｒ, Ｐｔ, Ｚｎ, Ｓｎ, Ｉｎ, Ｔａ, Ａｌ, Ｃｕ, Ａｕ, Ａｇ, Ｍｇ, Ｃａ, Ｌｉ 또는 Ｍｏ으로부터 선택된 원소, 또는 ＴｉＮ, ＴｉＳｉＸＮＹ, ＷＳｉＸ, ＷＮＸ, ＷＳｉＸＮＹ, ＮｂＮ 등의 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료를 주성분으로 하는 막 또는 그것들의 적층막을 총 막 두께 100nm∼800nm의 범위에서 사용하면 된다.
제2 전극층(850)은, 증착법, 스퍼터링법, ＣＶＤ법, 인쇄법, 디스펜서법 또는 액적토출법 등을 사용해서 형성할 수 있다.
또한 제2 전극층(850)에 제1 전극층(870)에 사용하는 재료와 같은 투광성을 가지는 도전성 재료를 사용하면, 제2 전극층(850)으로부터도 빛을 추출하는 구조가 되어, 발광소자로부터 방사되는 빛은, 제1 전극층(870)과 제2 전극층(850) 모두로부터 방사되는 양면 방사 구조로 할 수 있다.
이때, 제1 전극층(870)이나 제2 전극층(850)의 종류를 바꿈으로써, 본 발명의 발광소자는 여러 가지 베리에이션을 가진다.
도 22b는, 전계발광층(860)이, 제1 전극층(870) 측으로부터 제3층(802), 제2층(803), 제1층(804)의 순으로 구성되어 있는 케이스다.
이상 서술한 바와 같이, 본 발명의 발광소자는, 제1 전극층(870)과 제2 전극층(850)의 사이에 개재된 층이, 유기화합물과 무기화합물이 복합된 층을 포함한 전계발광층(860)으로 이루어져 있다. 그리고, 유기화합물과 무기화합물을 혼합함으로써, 각각 단독으로는 얻을 수 없는 높은 캐리어 주입성, 캐리어 수송성 등의 기능을 얻을 수 있는 층(즉, 제1층(804) 및 제3층(802))이 설치되는 유기 및 무기 복합형 발광소자다. 또한 상기 제1층(804), 제3층(802)은, 제1 전극층(870) 측에 설치될 경우, 특히 유기화합물과 무기화합물이 복합된 층일 필요가 있고, 제2 전극층(850) 측에 설치될 경우, 유기화합물, 무기화합물만으로 해도 된다.
이때, 전계발광층(860)은 유기화합물과 무기화합물이 혼합된 층이지만, 그 형성 방법에는 여러 가지 방법을 사용할 수 있다. 예를 들면 유기화합물과 무기화 합물을 모두 저항가열에 의해 증발시켜, 공증착하는 방법을 들 수 있다. 그 외에, 유기화합물을 저항가열에 의해 증발시키는 한편, 무기화합물을 일렉트론 빔(ＥＢ)에 의해 증발시켜, 공증착해도 된다. 또한 유기화합물을 저항가열에 의해 증발시킴과 동시에, 무기화합물을 스퍼터링하고, 양쪽을 동시에 퇴적하는 방법도 들 수 있다. 그 외, 습식법에 의해 성막해도 된다.
또한 제1 전극층(870) 및 제2 전극층(850)에 관해서도 마찬가지로, 저항가열에 의한 증착법, ＥＢ증착법, 스퍼터링, 습식법 등을 사용할 수 있다. 또한 제1 전극층(870) 및 제2 전극층(850)도 실시예 3에 나타낸 바와 같이, 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다.
도 22c는, 도 22a에 있어서, 제1 전극층(870)에 반사성을 가지는 전극층을 사용하고, 제2 전극층(850)에 투광성을 가지는 전극층을 사용하여, 발광소자로부터 방사된 빛은 제1 전극층(870)에서 반사되어, 제2 전극층(850)을 투과해서 방사된다. 마찬가지로 도 22d는, 도 22b에 있어서, 제1 전극층(870)에 반사성을 가지는 전극층을 사용하고, 제2 전극층(850)에 투광성을 가지는 전극층을 사용하여, 발광소자로부터 방사된 빛은 제1 전극층(870)에서 반사되어, 제2 전극층(850)을 투과해서 방사된다.
본 실시예는, 상기의 발광소자를 가지는 표시장치에 관한 실시예와 자유롭게 조합할 수 있다. 본 실시예는, 상기의 실시예 1 내지 5와 각각 적절히 자유롭게 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 8)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관하여 설명한다. 자세하게는 표시소자에 발광소자를 사용하는 발광 표시장치에 관하여 설명한다. 본 실시예에서는, 본 발명의 표시장치의 표시소자에 적용할 수 있는 발광소자의 구성을, 도 23 및 도 24를 사용하여 설명한다.
일렉트로루미네선스를 이용하는 발광소자는, 발광 재료가 유기화합물인지, 무기화합물인지에 따라 구별되는데, 일반적으로, 전자는 유기ＥＬ소자, 후자는 무기ＥＬ소자라고 부르고 있다.
무기ＥＬ소자는, 그 소자구성에 따라, 분산형 무기ＥＬ소자와 박막형 무기ＥＬ소자로 분류된다. 전자는, 발광 재료의 입자를 바인더 중에 분산시킨 전계발광층을 가지고, 후자는, 발광 재료의 박막으로 이루어진 전계발광층을 가지고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 한다는 점은 같다. 이때, 얻어지는 발광의 메커니즘으로는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각전자전이를 이용하는 국소형 발광이 있다. 일반 적으로, 분산형 무기ＥＬ에서는 도너-억셉터 재결합형 발광, 박막형 무기ＥＬ소자에서는 국소형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광 재료는, 모체재료와 발광중심이 되는 불순물원소로 구성된다. 함유시키는 불순물원소를 변화시킴으로써 여러 가지 색의 발광을 얻을 수 있다. 발광 재료의 제조 방법으로는, 고상법이나 액상법(공침법) 등의 여러 가지 방법을 사용할 수 있다. 또한 분무열분해법, 복분해법, 프리커서의 열분해 반응에 의한 방법, 역미셀법이나 이 방법들과 고온소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은, 모체재료와, 불순물원소 또는 불순물원소를 포함한 화합물을 칭량하고, 유발(乳鉢)에서 혼합, 전기로로 가열, 소성을 행해 반응시켜, 모체재료에 불순물원소를 함유시키는 방법이다. 소성온도는, 700∼1500도가 바람직하다. 온도가 지나치게 낮은 경우에는 고상반응이 진행되지 않고, 온도가 지나치게 높은 경우에는 모체재료가 분해되기 때문이다. 이때, 분말상태에서 소성을 행해도 되지만, 펠렛 상태에서 소성을 행하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량생산에 바람직하다.
액상법(공침법)은, 모체재료 또는 모체재료를 포함한 화합물과, 불순물원소 또는 불순물원소를 포함한 화합물을 용액 내에서 반응시켜, 건조한 후, 소성을 행하는 방법이다. 발광 재료의 입자가 균일하게 분포하고, 입경이 작아지고 낮은 소성온도에서도 반응을 진행할 수 있다.
발광 재료에 사용하는 모체재료로는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로는, 예를 들면 유화아연(ＺｎＳ), 황화카드뮴(ＣｄＳ), 황화칼슘(ＣａＳ), 황화이트륨(Ｙ2Ｓ3), 황화갈륨(Ｇａ2Ｓ3), 황화스트론튬(ＳｒＳ), 황화바륨(ＢａＳ) 등을 사용할 수 있다. 또한 산화물로는, 예를 들면 산화아연(ＺｎＯ), 산화이트륨(Ｙ2Ｏ3) 등을 사용할 수 있다. 또한 질화물로는, 예를 들면 질화알루미늄(ＡｌＮ), 질화갈륨(ＧａＮ), 질화인듐(ＩｎＮ) 등을 사용할 수 있다. 또한, 셀렌화아연(ＺｎＳｅ), 텔루르화아연(ＺｎＴｅ) 등도 사용할 수 있고, 황화칼슘-갈륨(ＣａＧａ2Ｓ4), 황화스트론튬-갈륨(ＳｒＧａ2Ｓ4), 황화바륨-갈륨(ＢａＧａ2Ｓ4) 등의 3원소계의 혼정으로 해도 된다.
국소형 발광의 발광중심으로서, 망간(Ｍｎ), 구리(Ｃｕ), 사마륨(Ｓｍ), 테르븀(Ｔｂ), 에르븀(Ｅｒ), 툴륨(Ｔｍ), 유로퓸(Ｅｕ), 세륨(Ｃｅ), 프라세오티뮴(Ｐｒ) 등을 사용할 수 있다. 이때, 불소(Ｆ), 염소(Ｃｌ) 등의 할로겐 원소가 첨가되어 있어도 된다. 할로겐 원소는 전하보상으로서 기능할 수도 있다.
한편, 도너-억셉터 재결합형 발광의 발광중심으로서, 도너 준위를 형성하는 제1 불순물원소 및 억셉터 준위를 형성하는 제2 불순물원소를 포함한 발광 재료를 사용할 수 있다. 제1 불순물원소로는, 예를 들면 불소(Ｆ), 염소(Ｃｌ), 알루미늄(Ａｌ) 등을 사용할 수 있다. 제2 불순물원소로는, 예를 들면 구리(Ｃｕ), 은(Ａｇ) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광 재료를 고상법을 사용해서 합성할 경우, 모체재료와, 제1 불순물원소 또는 제1 불순물원소를 포함한 화합물과, 제2 불순물 원소 또는 제2 불순물원소를 포함한 화합물을 각각 칭량하고, 유발에서 혼합한 후, 전기로에서 가열, 소성을 행한다. 모체재료로는, 전술한 모체재료를 사용할 수 있고, 제1 불순물원소 또는 제1 불순물원소를 포함한 화합물로는, 예를 들면 불소(Ｆ), 염소(Ｃｌ), 황화알루미늄(Ａｌ2Ｓ3) 등을 사용할 수 있고, 제2 불순물원소 또는 제2 불순물원소를 포함한 화합물로는, 예를 들면 구리(Ｃｕ), 은(Ａｇ), 황화구리(Ｃｕ2Ｓ), 황화은(Ａｇ2Ｓ) 등을 사용할 수 있다. 소성온도는, 700∼1500도가 바람직하다. 온도가 지나치게 낮은 경우에는 고상반응이 진행되지 않고, 온도가 지나치게 높은 경우에는 모체재료가 분해되기 때문이다. 이때, 분말상태에서 소성을 행해도 되지만, 펠렛 상태에서 소성을 행하는 것이 바람직하다.
또한 고상반응을 이용할 경우의 불순물원소로서, 제1 불순물원소와 제2 불순물원소로 구성되는 화합물을 조합해서 사용해도 된다. 이 경우, 불순물원소가 확산되기 쉽고, 고상반응이 진행되기 쉬워지기 때문에, 균일한 발광 재료를 얻을 수 있다. 또한, 여분의 불순물원소가 들어가지 않기 때문에, 순도가 높은 발광 재료를 얻을 수 있다. 제1 불순물원소와 제2 불순물원소로 구성되는 화합물로는, 예를 들면 염화구리(ＣｕＣｌ), 염화은(ＡｇＣｌ) 등을 사용할 수 있다.
이때, 이 불순물원소의 농도는, 모체재료에 대하여 0.01∼10atom%이면 되고, 바람직하게는 0.05∼5atom%의 범위다.
박막형 무기ＥＬ의 경우, 전계발광층은, 상기 발광 재료를 포함한 층이며, 저항가열증착법, 전자빔증착(ＥＢ증착)법 등의 진공증착법, 스퍼터링법 등의 물리 기상성장법(ＰＶＤ), 유기금속ＣＶＤ법, 하이드라이드 수송 감압ＣＶＤ법 등의 화학기상성장법(ＣＶＤ), 원자 에피택시법(ＡＬＥ) 등을 사용해서 형성할 수 있다.
도 23a 내지 23c에 발광소자로 사용할 수 있는 박막형 무기ＥＬ소자의 일례를 게시한다. 도 23a 내지 23c에 있어서, 발광소자는, 제1 전극층(50), 전계발광층(52), 제2 전극층(53)을 포함한다.
도 23b 및 도 23c에 나타내는 발광소자는, 도 23a의 발광소자에 있어서, 전극층과 전계발광층 사이에 절연층을 설치하는 구조다. 도 23b에 나타내는 발광소자는, 제1 전극층(50)과 전계발광층(52)의 사이에 절연층(54)을 가지고, 도 23c에 나타내는 발광소자는, 제1 전극층(50)과 전계발광층(52)의 사이에 절연층(54a), 제2 전극층(53)과 전계발광층(52)의 사이에 절연층(54b)을 가지고 있다. 이렇게 절연층은 전계발광층을 개재하는 한 쌍의 전극층 중 한쪽의 사이에만 형성해도 되고, 양쪽의 사이에 형성해도 된다. 또 절연층은 단층으로 해도 되고, 복수 층으로 이루어진 적층으로 해도 된다.
또한 도 23b에서는 제1 전극층(50)에 접하도록 절연층(54)이 설치되지만, 절연층과 전계발광층의 순서를 반대로 하여, 제2 전극층(53)에 접하도록 절연층(54)을 형성해도 된다.
분산형 무기ＥＬ소자의 경우, 입자형 발광 재료를 바인더 중에 분산시켜 막형의 전계발광층을 형성한다. 발광 재료의 제조 방법에 의해, 충분하게 원하는 크기의 입자가 얻어지지 않는 경우에는, 유발 등에서 분쇄 등에 의해 입자 모양으로 가공하면 된다. 바인더란, 입상의 발광 재료를 분산된 상태에서 고정하여, 전계발 광층으로서의 형상으로 유지하기 위한 물질이다. 발광 재료는, 바인더에 의해 전계발광층 중에 균일하게 분산되어 고정된다.
분산형 무기ＥＬ소자의 경우, 전계발광층의 형성 방법은, 선택적으로 전계발광층을 형성할 수 있는 액적토출법이나, 인쇄법(스크린인쇄나 오프셋 등), 스핀 코트법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특별히 한정되지 않지만, 바람직하게는, 10∼1000nm의 범위다. 또한 발광 재료 및 바인더를 포함한 전계발광층에 있어서, 발광 재료의 비율은 50wt% 이상 80wt% 이하로 하는 것이 좋다.
도 24a 내지 24c에 발광소자로 사용할 수 있는 분산형 무기ＥＬ소자의 일례를 게시한다. 도 24a에 있어서의 발광소자는, 제1 전극층(60), 전계발광층(62), 제2 전극층(63)의 적층 구조를 가지고, 전계발광층(62) 중에 바인더에 의해 지지된 발광 재료(61)를 포함한다.
또한 제1 전극층(50, 60), 제2 전극층(53, 63)도 실시예 3에서 나타낸 바와 같이 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다.
본 실시예에 사용할 수 있는 바인더로는, 절연재료를 사용할 수 있고, 유기재료나 무기재료를 사용할 수 있고, 유기재료 및 무기재료의 혼합재료를 사용해도 된다. 유기절연재료로는, 시아노 에틸셀룰로오스계 수지와 같이, 비교적 유전율이 높은 폴리머나, 폴리에틸렌, 폴리프로필렌, 폴리스틸렌계 수지, 실리콘수지, 에폭시수지, 불화비닐리덴 등의 수지를 사용할 수 있다. 또한 방향족 폴리아미드, 폴리 벤즈이미다졸(ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ) 등의 내열성 고분자, 또는 실록산 수지를 사용해도 된다. 이때, 실록산 수지란, Si-O-Si 결합을 포함한 수지에 해당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함한 유기기(예를 들면 알킬기, 방향족 탄화수소)를 사용할 수 있다. 치환기로서, 플루오르기를 사용해도 된다. 또는 치환기로서, 적어도 수소를 포함한 유기기와, 플루오르기를 사용해도 된다. 또한 폴리비닐알코올, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노보렉수지, 아크릴수지, 멜라민수지, 우레탄 수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용해도 된다. 이러한 수지에, 티탄산바륨(ＢａＴｉＯ3)이나 티탄산스트론튬(ＳｒＴｉＯ3) 등의 고유전율의 미립자를 적절하게 혼합해서 유전율을 조정할 수도 있다.
바인더에 포함되는 무기절연재료로는, 산화규소(ＳｉＯｘ), 질화규소(ＳｉＮｘ), 산소 및 질소를 포함한 규소, 질화알루미늄(ＡｌＮ), 산소 및 질소를 포함한 알루미늄 또는 산화알루미늄(Ａｌ2Ｏ3), 산화티탄(ＴｉＯ2), ＢａＴｉＯ3, ＳｒＴｉＯ3, 티탄산납(ＰｂＴｉＯ3), 니오브산칼륨(ＫＮｂＯ3), 니오브산납(ＰｂＮｂＯ3), 산화탄탈(Ｔａ2Ｏ5), 탄탈산바륨(ＢａＴａ2Ｏ6), 탄탈산리튬(ＬｉＴａＯ3), 산화이트륨(Ｙ2Ｏ3), 산화지르코늄(ＺｒＯ2), 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함함(첨가 등에 의해)으로써, 발광 재료 및 바인더로 이루어지는 전계발광층의 유전율을 더욱 제어할 수 있고, 보다 유전율을 크게 할 수 있다. 바인더에 무기재료와 유기재료의 혼합층을 사용하여, 높은 유전율로 하면, 발광 재료에 의해 큰 전하를 유도할 수 있다.
제조 공정에서, 발광 재료는 바인더를 포함한 용액 내에 분산되지만, 본 실시예에 사용할 수 있는 바인더를 포함한 용액의 용매로는, 바인더 재료가 용해되고, 전계발광층을 형성하는 방법(여러 가지의 웨트 프로세스) 및 원하는 막 두께로 알맞은 점도의 용액을 제조할 수 있는 용매를 적절히 선택하면 된다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산 수지를 사용하는 경우에는, 프로필렌 글리콜모노메틸 에테르, 프로필렌 글리콜모노메틸 에테르 아세테이트(ＰＧＭＥＡ라고도 한다), 3-메톡시-3메틸-1-부탄올(ＭＭＢ라고도 한다) 등을 사용할 수 있다.
도 24b 및 도 24c에 나타내는 발광소자는, 도 24a의 발광소자에 있어서, 전극층과 전계발광층 사이에 절연층을 설치하는 구조다. 도 24b에 나타내는 발광소자는, 제1 전극층(60)과 전계발광층(62)의 사이에 절연층(64)을 가지고, 도 24c에 나타내는 발광소자는, 제1 전극층(60)과 전계발광층(62)의 사이에 절연층(64a), 제2 전극층(63)과 전계발광층(62)의 사이에 절연층(64b)을 가지고 있다. 이렇게 절연층은 전계발광층을 개재하는 한 쌍의 전극층 중 한쪽의 사이에만 형성해도 되고, 양쪽의 사이에 형성해도 된다. 또 절연층은 단층으로 해도 되고 복수 층으로 이루어진 적층으로 해도 된다.
또한 도 24b에서는 제1 전극층(60)에 접하도록 절연층(64)이 설치되지만, 절 연층과 전계발광층의 순서를 반대로 하여, 제2 전극층(63)에 접하도록 절연층(64)을 형성해도 된다.
도 23에 있어서의 절연층(54), 도 24에 있어서의 절연층(64)과 같은 절연층은, 특별히 한정되지는 않지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 또한 유전율이 높은 것이 바람직하다. 예를 들면 산화 실리콘(ＳｉＯ2), 산화이트륨(Ｙ2Ｏ3), 산화티탄(ＴｉＯ2), 산화알루미늄(Ａｌ2Ｏ3), 산화하프늄(ＨｆＯ2), 산화탄탈(Ｔａ2Ｏ5), 티탄산바륨(ＢａＴｉＯ3), 티탄산스트론튬(ＳｒＴｉＯ3), 티탄산납(ＰｂＴｉＯ3), 질화실리콘(Ｓｉ3Ｎ4), 산화지르코늄(ＺｒＯ2) 등이나 이것들의 혼합 막 또는 2종 이상의 적층막을 사용할 수 있다. 이러한 절연막은, 스퍼터링, 증착, ＣＶＤ 등에 의해 성막할 수 있다. 또한 절연층은 이러한 절연재료의 입자를 바인더 내에 분산시켜서 성막해도 된다. 바인더 재료는, 전계발광층에 포함되는 바인더와 같은 재료, 방법을 사용해서 형성하면 된다. 막 두께는 특별히 한정되지는 않지만, 바람직하게는 10∼1000nm의 범위다.
본 실시예에서 나타내는 발광소자는, 전계발광층을 개재하는 한 쌍의 전극층 사이에 전압을 인가함으로써 발광을 얻을 수 있는데, 직류 구동 또는 교류 구동에 의해 동작할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있 다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
본 실시예는, 상기 각각의 실시예 1 내지 5와 적절히 자유롭게 조합할 수 있다.
(실시예 9)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관하여 설명한다. 자세하게는 표시소자에 액정표시소자를 사용하는 액정표시장치에 관하여 설명한다.
도 19a는, 액정표시장치의 평면도이며, 도 19b는 도 19a의 선 G-H에 있어서의 단면도다.
도 19a에 나타낸 바와 같이, 화소영역(606), 주사선 구동회로인 구동회로영역(608a), 주사선 구동영역인 구동회로영역(608b)이, 씰재(692)에 의해, 기판(600)과 대향기판(695)의 사이에 밀봉되고, 기판(600) 위에 ＩＣ드라이버에 의해 형성된 신호선 구동회로인 구동회로영역(607)이 설치된다. 화소영역(606)에는 트랜지스터(622) 및 용량소자(623)가 설치되고, 구동회로영역(608b)에는 트랜지스터(620) 및 트랜지스터(621)를 가지는 구동회로가 설치된다. 기판(600)에는, 상기 실시예와 같은 절연 기판을 적용할 수 있다. 또한 일반적으로 합성 수지로 이루어지는 기판은, 다른 기판과 비교해서 내열온도가 낮은 것이 염려되지만, 내열성이 높은 기판을 사용한 제조 공정 후에 전치하는 것에 의해서도 채용할 수 있게 된다.
화소영역(606)에는, 하지막(604a), 하지막(604b)을 사이에 두고 스위칭소자 가 되는 트랜지스터(622)가 설치된다. 본 실시예에서는, 트랜지스터(622)에 멀티 게이트형 박막 트랜지스터(ＴＦＴ)를 사용하고, 소스 영역 및 드레인 영역으로서 기능하는 불순물 영역을 가지는 반도체층, 게이트 절연층, 2층의 적층 구조인 게이트 전극층, 소스 전극층 및 드레인 전극층을 가지고, 소스 전극층 또는 드레인 전극층은, 반도체층의 불순물 영역과 화소전극층(630)에 접해서 전기적으로 접속되어 있다.
소스 전극층 및 드레인 전극층은 적층 구조로 되어 있고, 소스 전극층 또는 드레인 전극층(644a, 644b)은 절연층(615)에 형성된 개구에서 화소전극층(630)과 전기적으로 접속되어 있다.
본 실시예에서는, 실시예 1 및 실시예 2에 나타낸 바와 같이, 튜브를 사용하여, 게이트 절연층, 절연막(611), 절연막(612)에, 반도체층의 소스 영역 및 드레인 영역이 노출하는 개구를 형성한다.
튜브를 게이트 절연층, 절연막(611), 절연막(612)의 개구 형성 영역 위에 절연막(612)에 접해서 배치하고, 그 튜브를 통해서 처리제(에칭 가스 또는 에칭액)를 절연막(612)에 토출(분출)한다. 토출(분출)된 처리제(에칭 가스 또는 에칭액)에 의해, 게이트 절연층, 절연막(611), 절연막(612)을 선택적으로 제거하여, 게이트 절연층, 절연막(611), 절연막(612)에 반도체층의 소스 영역 및 드레인 영역에 달하는 개구를 형성한다.
게이트 절연층, 절연막(611), 절연막(612)의 개구 형성 공정에 있어서 본 발명의 튜브를 사용하여, 반도체층의 소스 영역 및 드레인 영역에 달하는 개구를 형 성해도 되고, 본 발명의 튜브를 사용해서 상층의 절연막(612)에 반도체층의 소스 영역 및 드레인 영역 위쪽에 개구를 형성하고, 개구를 가지는 절연막(612)을 마스크로 해서 절연막(611) 및 게이트 절연층을 에칭하여, 반도체층의 소스 영역 및 드레인 영역에 달하는 개구를 형성해도 된다.
개구의 형상은 튜브 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
도 19에 있어서, 화소전극층(630)과 소스 전극층 또는 드레인 전극층(644a, 644b)을 전기적으로 접속하는 개구에도 본 발명의 튜브를 적용할 수 있다. 도 19의 표시장치에서는, 적층하는 소스 전극층 또는 드레인 전극층(644b)을 관통하여, 소스 전극층 또는 드레인 전극층(644a)이 개구 저면에 노출하고 있는 예다.
반도체층의 소스 영역 및 드레인 영역이 노출된 개구에 소스 전극층 또는 드레인 전극층을 형성하여, 반도체층의 소스 영역 및 드레인 영역과 소스 전극층 또는 드레인 전극층은 전기적으로 접속할 수 있다.
박막 트랜지스터는, 많은 방법으로 제조할 수 있다. 예를 들면 활성층으로서, 결정성 반도체막을 적용한다. 결정성 반도체막 위에는, 게이트 절연막을 사이에 두고 게이트 전극이 설치된다. 상기 게이트 전극을 사용해서 상기 활성층에 불순물원소를 첨가할 수 있다. 이렇게 게이트 전극을 사용한 불순물원소의 첨가에 의해, 불순물원소 첨가를 위한 마스크를 형성할 필요는 없다. 게이트 전극은, 단층 구조, 또는 적층 구조를 가질 수 있다. 불순물 영역은, 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영역으로 할 수 있다. 이렇게 저농도 불순물 영역을 가지는 박막 트랜지스터를, ＬＤＤ(Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ) 구조라고 부른다. 또 저농도 불순물 영역은, 게이트 전극과 겹치도록 형성할 수 있는데, 이러한 박막 트랜지스터를, ＧＯＬＤ(Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ) 구조라고 부른다. 또 박막 트랜지스터의 극성은, 불순물 영역에 인(P) 등을 사용함으로써 n형으로 한다. p형으로 하는 경우에는, 붕소(B) 등을 첨가하면 된다. 그 후에 게이트 전극 등을 덮는 절연막(611) 및 절연막(612)을 형성한다. 절연막(611)(및 절연막(612))에 혼입된 수소원소에 의해, 결정성 반도체막의 댕글링본드를 종단할 수 있다.
또한 평탄성을 향상시키기 위해서, 층간 절연층으로서 절연층(615)을 형성해도 된다. 절연층(615)에는, 유기재료, 또는 무기재료, 혹은 그것들의 적층 구조를 사용할 수 있다. 예를 들면 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소함유량보다 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 폴리실라잔, 질소 함유 탄소(ＣＮ), ＰＳＧ(phosphosilicate glass), ＢＰＳＧ(borophosphosilicate glass), 알루미나, 그 밖의 무기절연성 재료를 포함한 물질로부터 선택된 재료로 형성할 수 있다. 또한 유기절연성 재료를 사용해도 되고, 유기재료로는, 감광성, 비감광성 중 어느 것으로 해도 상관없고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐, 실록산 수지 등을 사용할 수 있다. 이때, 실록산 수지란, Si-O-Si 결합을 포함한 수지에 해당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함한 유기기(예를 들면 알킬기, 방향족 탄화수소)를 사용할 수 있다. 치환기로서, 플루오르기를 사용해도 된다. 또는 치환기로서, 적어도 수소를 포함한 유기기와, 플루오르기를 사용해도 된다.
또 결정성 반도체막을 사용함으로써, 화소영역과 구동회로영역을 동일 기판 위에 일체로 형성할 수 있다. 그 경우, 화소부의 트랜지스터와, 구동회로영역(608b)의 트랜지스터는 동시에 형성된다. 구동회로영역(608b)에 사용하는 트랜지스터는, ＣＭＯＳ회로를 구성한다. ＣＭＯＳ회로를 구성하는 박막 트랜지스터는, ＧＯＬＤ구조이지만, 트랜지스터(622)와 같은 ＬＤＤ구조를 사용할 수도 있다.
본 실시예에 한정되지 않고, 화소영역의 박막 트랜지스터는 채널 형성 영역이 하나 형성되는 단일 게이트 구조로 해도 되고, 두 개 형성되는 더블 게이트 구조 혹은 세 개 형성되는 트리플 게이트 구조로 해도 된다. 또한 주변구동 회로영역의 박막 트랜지스터도, 단일 게이트 구조, 더블 게이트 구조 혹은 트리플 게이트 구조로 해도 된다.
이때, 본 실시예에서 나타낸 박막 트랜지스터의 제조 방법에 한정되지 않고, 톱 게이트형(예를 들면 스태거형), 보텀 게이트형(예를 들면 역스태거형), 혹은 채널 영역의 상하에 게이트 절연막을 사이에 두고 배치된 2개의 게이트 전극층을 갖는 듀얼 게이트형이나 그 밖의 구조에도 적용할 수 있다.
다음에 화소전극층(630)을 덮도록, 인쇄법이나 액적토출법에 의해, 배향막이 라 불리는 절연층(631)을 형성한다. 이때, 절연층(631)은, 스크린인쇄법이나 오프셋법을 사용하면, 선택적으로 형성할 수 있다. 그 후에 러빙 처리를 행한다. 이 러빙 처리는 액정의 모드, 예를 들면 ＶＡ모드일 때에는 처리를 행하지 않는 경우가 있다. 배향막으로서 기능하는 절연층(633)도 절연층(631)과 마찬가지다. 계속해서, 씰재(692)를 액적토출법에 의해 화소를 형성한 주변의 영역(630)에 형성한다.
그 후에 배향막으로서 기능하는 절연층(633), 대향전극으로서 기능하는 도전층(634), 컬러필터로서 기능하는 착색층(635), 편광자(641)(편광판이라고도 한다), 및 편광자(642)가 설치된 대향기판(695)과, ＴＦＴ기판인 기판(600)을 스페이서(637)를 사이에 두고 서로 접착하고, 그 공극에 액정층(632)을 설치한다. 본 실시예의 액정표시장치는 투과형이기 때문에, 기판(600)의 소자를 갖는 면과 반대측에도 편광자(편광판)(643)를 설치한다. 편광자는, 접착층에 의해 기판에 설치할 수 있다. 씰재에는 필러가 혼입되어 있어도 되고, 대향기판(695)에는, 차폐막(블랙 매트릭스) 등이 형성되어 있어도 된다. 이때, 컬러필터 등은, 액정표시장치를 풀컬러 표시로 할 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 되고, 모노 컬러 표시로 할 경우, 착색층을 없애거나, 적어도 하나의 색을 나타내는 재료로 형성하면 된다.
이때, 백라이트에 ＲＧＢ의 발광 다이오드(ＬＥＤ) 등을 배치하고, 시분할에 의해 컬러 표시하는 계시 가법 혼색법(필드 시퀀셜법)을 채용할 때에는, 컬러필터를 설치하지 않는 경우가 있다. 블랙 매트릭스는, 트랜지스터나 ＣＭＯＳ회로의 배선에 의한 외광의 반사를 저감하기 위해서, 트랜지스터나 ＣＭＯＳ회로와 겹치도록 설치하면 좋다. 이때, 블랙 매트릭스는, 용량소자에 겹치도록 형성해도 된다. 용량소자를 구성하는 금속막에 의한 반사를 방지할 수 있기 때문이다.
액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 소자를 가지는 기판(600)과 대향기판(695)을 서로 접착한 후 모세관현상을 이용해서 액정을 주입하는 주입법을 사용할 수 있다. 적하법은, 주입법을 적용하기 어려운 대형 기판을 다룰 때에 적용하면 좋다.
스페이서는 수μm의 입자를 분산시켜서 형성하는 방법으로 해도 되지만, 본 실시예에서는 기판 전체 면에 수지막을 형성한 후 이것을 에칭 가공해서 형성하는 방법을 채용했다. 이러한 스페이서의 재료를, 스피너로 도포한 후, 노광과 현상 처리에 의해 소정의 패턴으로 형성한다. 또한 클린 오븐 등에서 150∼200도로 가열해서 경화시킨다. 이렇게 하여 제조되는 스페이서는 노광과 현상 처리의 조건에 따라 형상을 다르게 할 수 있지만, 바람직하게는, 스페이서의 형상은 기둥 형상이고 정수리부분이 평탄한 형상이 되도록 하면, 대향측의 기판을 맞췄을 때에 액정표시장치로서의 기계적인 강도를 확보할 수 있다. 형상은 원추형, 각뿔형 등을 사용할 수 있고, 특별한 한정은 없다.
계속해서, 외부단자 접속영역(602)에서, 화소영역과 전기적으로 접속되어 있는 단자전극층(678a, 678b)에, 이방성 도전체층(696)을 사이에 두고, 접속용 배선 기판인 ＦＰＣ(694)를 설치한다. ＦＰＣ(694)는, 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 거쳐, 표시 기능을 가지는 액정표시장치를 제조할 수 있다.
이때 트랜지스터가 가지는 배선, 게이트 전극층, 화소전극층(630), 대향전극층인 도전층(634)은, 인듐 주석 산화물(ＩＴＯ), 산화인듐에 산화아연(ＺｎＯ)을 혼합한 ＩＺＯ(ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ), 산화인듐에 산화규소(ＳｉＯ2)를 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화텅스텐을 포함한 인듐 산화물, 산화텅스텐을 포함한 인듐 아연산화물, 산화티탄을 포함한 인듐 산화물, 산화티탄을 포함한 인듐 주석 산화물, 텅스텐(Ｗ), 몰리브덴(Ｍｏ), 지르코늄(Ｚｒ), 하프늄(Ｈｆ), 바나듐(V), 니오브(Ｎｂ), 탄탈(Ｔａ), 크롬(Ｃｒ), 코발트(Ｃｏ), 니켈(Ｎｉ), 티타늄(Ｔｉ), 백금(Ｐｔ), 알루미늄(Ａｌ), 구리(Ｃｕ), 은(Ａｇ) 등의 금속 또는 그 합금, 혹은 그 금속 질화물로부터 선택할 수 있다.
편광판과, 액정층의 사이에 위상차판을 가진 상태에서 적층 해도 된다.
한편, 본 실시예에서는 ＴＮ형 액정 패널에 대해서 나타내지만, 상기의 프로세스는 다른 방식의 액정 패널에 대하여도 마찬가지로 적용할 수 있다. 예를 들면 유리 기판과 평행하게 전계를 인가해서 액정을 배향시키는 횡전계방식의 액정 패널에 본 실시예를 적용할 수 있다. 또한 ＶＡ(Ｖｅｒｔｉｃａｌ Ａｌｉｇｍｅｎｔ) 방식의 액정 패널에 본 실시예를 적용할 수 있다.
도 37과 도 38은, ＶＡ형 액정 패널의 화소구조를 나타낸다. 도 37은 평면도이며, 도면 중에 나타내는 절단선 I-J에 대응하는 단면구조를 도 38에 나타내고 있다. 이하의 설명에서는 이 두 도면을 참조해서 설명한다.
이 화소구조는, 하나의 화소에 복수의 화소전극이 있고, 각각의 화소전극에 ＴＦＴ가 접속되어 있다. 각 ＴＦＴ는, 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 각각의 화소전극에 인가하는 신호를, 독립하여 제어하는 구성을 가진다.
화소전극층(1624)은 개구(콘택홀)(1623)에 의해, 배선층(1618)에서 ＴＦＴ(1628)과 접속되어 있다. 또한 화소전극층(1626)은 개구(콘택홀)(1627)에 의해, 배선층(1619)에서 ＴＦＴ(1629)와 접속되어 있다. ＴＦＴ(1628)의 게이트 배선층(1602)과, ＴＦＴ(1629)의 게이트 전극층(1603)에는, 다른 게이트 신호를 인가할 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선층(1616)은, ＴＦＴ(1628)와 ＴＦＴ(1629)로 공통으로 이용할 수 있다. 개구(콘택홀)(1623)도 본 발명의 튜브를 사용해서 형성할 수 있다.
화소전극층(1624)과 화소전극층(1626)은, 실시예 3에 나타낸 바와 같이, 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다. 이렇게 본 발명을 사용하면, 공정이 간략해지고, 재료의 손실을 막을 수 있으므로, 저비용으로 생산성 좋게 표시장치를 제조할 수 있다.
화소전극층(1624)과 화소전극층(1626)의 형상은 다르고, 슬릿(1625)에 의해 분리되어 있다. V자형으로 넓어지는 화소전극층(1624)의 외측을 둘러싸도록 화소전극층(1626)이 형성되어 있다. 화소전극층(1624)과 화소전극층(1626)에 인가하는 전압의 타이밍을, ＴＦＴ(1628) 및 ＴＦＴ(1629) 사이에서 다르게 함으로써 액정의 배향을 제어하고 있다. ＴＦＴ(1628)는 기판(1600) 위의 게이트 배선층(1602), 게 이트 절연층(1606), 반도체층(1608), 일도전형을 가지는 반도체층(1610), 배선층(1616, 1618)으로 이루어진다. ＴＦＴ(1629)는 기판(1600) 위의 게이트 배선층(1603), 게이트 절연층(1606), 반도체층(1609), 일도전형을 가지는 반도체층(1611), 배선층(1616, 1619)으로 이루어진다. 배선층(1616, 1618, 1619) 위에는 절연층(1620), 절연층(1622)이 형성되어 있다. 대향기판(1601)에는, 차광막(1632), 착색층(1636), 대향전극층(1640)이 형성되어 있다. 또한 착색층(1636)과 대향전극층(1640)의 사이에는 평탄화막(1637)이 형성되어, 액정의 배향혼란을 방지하고 있다. 도 39에 대향기판 측의 구조를 나타낸다. 대향전극층(1640)은 다른 화소 사이에서 공통화되어 있는 전극인데, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소전극층(1624) 및 화소전극층(1626) 측의 슬릿(1625)을 교대로 서로 맞물리도록 배치함으로써, 기울기 전계를 효과적으로 발생시켜서 액정의 배향을 제어할 수 있다. 이에 따라 액정이 배향하는 방향을 장소에 따라 다르게 할 수 있어, 시야각을 넓힌다. 화소전극층(1626) 위에는 배향막(1648)이, 대향전극층(1640) 위에는 배향막(1646)이 형성되어 있다.
이렇게, 화소전극층으로서 유기화합물과 무기화합물을 복합화시킨 복합재료를 사용해서 액정 패널을 제조할 수 있다. 이러한 화소전극을 사용함으로써, 인듐을 주성분으로 하는 투명도전막을 사용할 필요가 없고, 원재료면에서의 보틀넥을 해소할 수 있다.
본 실시예는, 상기의 실시예 1 내지 3과 적절히 자유롭게 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형 성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 10)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관하여 설명한다. 자세하게는 표시소자에 액정표시소자를 사용하는 액정표시장치에 관하여 설명한다.
도 18에 나타내는 표시장치는, 기판(250) 위에, 화소영역에 역스태거형 박막 트랜지스터인 트랜지스터(220), 화소전극층(251), 절연층(252), 절연층(253), 액정층(254), 스페이서(281), 절연층(235), 대향전극층(256), 컬러필터(258), 블랙 매트릭스(257), 대향기판(210), 편광판(편광자)(231), 편광판(편광자)(233), 밀봉영역에 씰재(282), 단자전극층(287), 이방성 도전층(288), ＦＰＣ(286)가 설치된다.
본 실시예에서 제조되는 역스태거형 박막 트랜지스터인 트랜지스터(220)의 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 및 화소전극층(251)은 실시예 3에 나타낸 바와 같이 전치 기판에 도전성 재료 또는 반도체 재료를 사용한 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다. 이렇게 본 발명을 사용하면, 공정이 간략해지고, 재료의 손실을 막을 수 있기 때문에, 저비용으로 생산성 좋게 표시장치를 제조할 수 있다.
본 실시예에서는, 반도체층으로서 비정질 반도체를 사용하고, 일도전성형을 가지는 반도체층은 필요에 따라 형성하면 된다. 본 실시예에서는, 반도체층과 일도전형을 가지는 반도체층으로서 비정질 n형 반도체층을 적층 한다. 또 n형 반도체층을 형성하고, n채널형 박막 트랜지스터의 ＮＭＯＳ구조, p형 반도체층을 형성한 p채널형 박막 트랜지스터의 ＰＭＯＳ구조, n채널형 박막 트랜지스터와 p채널형 박막 트랜지스터의 ＣＭＯＳ구조를 제조할 수 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해 첨가하고, 불순물 영역을 반도체층에 형성함으로써 n채널형 박막 트랜지스터, P채널형 박막 트랜지스터를 형성할 수도 있다. n형 반도체층을 형성하는 대신에, ＰＨ3 가스에 의한 플라즈마 처리를 행함으로써, 반도체층에 도전성을 부여해도 된다.
본 실시예에서는, 트랜지스터(220)는 n채널형의 역스태거형 박막 트랜지스터로 되어 있다. 또한 반도체층의 채널 영역 위에 보호층을 설치한 채널 보호형의 역스태거형 박막 트랜지스터를 사용할 수도 있다.
이어서, 백라이트 유닛(360)의 구성에 관하여 설명한다. 백라이트 유닛(360)은, 형광을 발하는 광원(361)으로서 냉음극관, 열음극관, 발광 다이오드, 무기ＥＬ, 유기ＥＬ이, 형광을 효율적으로 도광판(365)에 이끌기 위한 램프 리플렉터(362), 형광이 전반사하면서 전체 면에 빛을 인도하기 위한 도광판(365), 명도의 편차를 저감하기 위한 확산판(366), 도광판(365) 아래로 샌 빛을 재이용하기 위한 반사판(364)을 가지도록 구성되어 있다.
백라이트 유닛(360)에는, 광원(361)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 제어회로로부터의 신호 공급에 의해, 광원(361)의 휘도를 제어할 수 있다.
본 실시예에서 나타낸 도 18에서, 실시예 1 및 실시예 2에서 나타낸 바와 같이, 튜브를 사용해서 절연층(252, 236)에 소스 전극층 또는 드레인 전극층(232)에 달하는 콘택홀(개구)을 형성한다.
튜브를 절연층(236)에 매립하도록 배치하고, 물리적인 힘에 의해 절연층(236)에 제1 개구를 형성하고, 그 후에 튜브로부터 에칭 가스를 분출해서 절연층(252)을 선택적으로 더 제거하여, 제2 개구를 형성한다. 따라서, 절연층(252, 236)에 소스 전극층 또는 드레인 전극층(232)에 달하는 콘택홀(개구)을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명은, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
소스 전극층 또는 드레인 전극층이 노출된 개구에 화소전극층(251)을 형성하여, 소스 전극층 또는 드레인 전극층과 화소전극층(251)을 전기적으로 접속할 수 있다.
또한 본 발명의 튜브에 의해 절연층(252, 236)에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 화소전극층(251)을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
본 실시예는 실시예 1 내지 3과 적절히 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 11)
본 실시예에서는, 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관하여 설명한다.
도 21은, 본 발명을 적용한 액티브 매트릭스형 전자종이를 나타낸다. 도 21에서는 액티브 매트릭스형을 나타내지만, 본 발명은 패시브 매트릭스형에도 적용할 수 있다.
전자종이로서 트위스트 볼 표기방식을 사용할 수 있다. 트위스트 볼 표기방식이란, 백과 흑으로 나누어 칠해진 구형입자를 제1 전극층 및 제2 전극층의 사이에 배치하고, 제1 전극층 및 제2 전극층에 전위차를 발생시켜서 구형입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
기판(580) 위의 트랜지스터(581)는 역 동일 평면형 박막 트랜지스터이며, 게이트 전극층(582), 게이트 절연층(584), 배선층(585a), 배선층(585b), 반도체층(586)을 포함한다. 또 배선층(585b)과 제1 전극층(587a, 587b)은 절연층(583) 및 절연층(598)에 형성하는 개구에서 접하고 있어 전기적으로 접속되어 있다. 제1 전극층(587a, 587b)과 대향기판(596) 위의 제2 전극층(588)의 사이에는 흑색영역(590a) 및 백색영역(590b)을 가지고, 주변에 액체로 채워진 캐비티(594)를 포함한 구형 입자(589)가 설치되어 있고, 구형 입자(589)의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 21 참조).
본 실시예에 있어서, 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극 층, 전극층 등은 실시예 3에 나타낸 바와 같이, 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성해도 된다. 본 발명을 사용하면, 공정이 간략해지고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
본 실시예에서는, 실시예 1 및 실시예 2에 나타낸 바와 같이, 튜브를 사용해서 절연층(583, 598)에 배선층(585b)에 달하는 콘택홀(개구)을 형성한다.
튜브를 절연층(598)에 매립하도록 배치하고, 물리적인 힘에 의해 절연층(598)에 제1 개구를 형성하고, 그 후에 튜브로부터 에칭 가스를 분출해서 절연층(583)을 선택적으로 더 제거하여, 제2 개구를 형성한다. 따라서, 절연층(583, 598)에 배선층(585b)에 달하는 콘택홀(개구)을 형성할 수 있다.
개구의 형상은 튜브 및 에칭 물질을 토출하는 토출구의 형상을 반영하기 때문에, 원하는 형상이 얻어지도록 튜브를 설정하면 된다. 튜브는 기둥 형상(각기둥, 원기둥, 삼각기둥 등), 침 형상 등을 사용할 수 있다. 또 개구의 깊이 방향은 튜브를 설치할 때의 힘과, 튜브가 설치되는 막의 막 강도에 따라 설정할 수 있다. 또한 에칭 시간 등의 에칭 조건을 설정함으로써 막 두께 방향의 깊이를 선택할 수도 있다. 본 실시예에서는, 절연층(583)의 개구가 절연층(598)의 개구보다 넓은 영역이 되도록 에칭 조건을 제어하는 예다. 선단이 뾰족한 침 형상의 튜브를 사용하여, 도전층에 일부 매립하도록 튜브를 삽입해 설치하면, 도전층에 오목부를 가지는 개구를 형성할 수 있다. 또 개구 형성 후, 개구를 가지는 절연층을 마스크로 해서 개구 저면에 노출된 도전층을 에칭에 의해 제거해도 된다.
본 발명은, 절연층의 개구 형성 영역에 튜브를 절연층에 접해서 배치한다. 따라서, 물리적으로 절연층의 개구 형성 영역을 설정할 수 있기 때문에, 확실하게 원하는 위치에 개구를 형성할 수 있다. 따라서, 본 발명을 사용해서 반도체장치, 표시장치를 수율 좋게 제조할 수 있다.
본 발명에 의해 포토리소그래피 공정을 이용하지 않고, 선택적으로 박막에 개구를 형성할 수 있기 때문에, 공정 및 재료를 삭감할 수 있다.
배선층(585b)이 노출된 개구에 제1 전극층(587a)을 형성하여, 배선층(585b)과 제1 전극층(587a)은 전기적으로 접속할 수 있다.
또한, 본 발명의 튜브에 의해 절연층(583, 598)에 개구를 형성한 후, 튜브를 통해서 액상의 막 형성 재료(예를 들면 도전성을 가지는 조성물)를 개구에 토출하여, 제1 전극층(587a)을 형성해도 된다. 개구가 미세하면, 액상의 막 형성 재료는 표면장력에 의해 개구에 확실하게 충전되기 어려운 경우가 있지만, 본 발명에서는, 개구에 삽입된 튜브에 의해 확실하게 개구에 막 형성 재료를 충전할 수 있어, 형상 불량 없이 막을 형성할 수 있다.
또한 트위스트 볼 대신에, 전기영동소자를 사용할 수도 있다. 투명한 액체와, 양으로 대전한 흰 미립자와 음으로 대전한 검은 미립자를 봉입한 직경 10μm∼200μm 정도의 마이크로캡슐을 사용한다. 제1 전극층과 제2 전극층의 사이에 설치되는 마이크로캡슐은, 제1 전극층과 제2 전극층에 의해, 전기장이 주어지면, 흰 미립자와, 검은 미립자가 반대의 방향으로 이동하여, 화이트 또는 블랙을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기영동 표시소자이며, 일반적으로 전자종이 라 불린다. 전기영동 표시소자는, 액정표시소자에 비해 반사율이 높기 때문에, 보조 라이트를 필요로 하지 않고, 또 소비 전력이 낮고, 어둑한 장소에서도 표시부를 인식할 수 있다. 또한 표시부에 전원이 공급되지 않은 경우에도, 한번 표시한 상을 보유할 수 있기 때문에, 전파발신원으로부터 표시 기능 부착 표시장치를 멀리하더라도, 표시된 상을 보존해 둘 수 있다.
트랜지스터는 스위칭소자로서 기능할 수 있는 것이면, 어떤 구성으로 형성해도 된다. 반도체층도 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지 반도체를 사용할 수 있고, 유기화합물을 사용해서 유기 트랜지스터를 형성해도 된다.
본 실시예에서는, 구체적으로는, 표시장치의 구성이 액티브 매트릭스형인 경우에 관해서 나타내지만, 물론 본 발명은 패시브 매트릭스형 표시장치에도 적용할 수 있다. 패시브 매트릭스형 표시장치에 있어서도 배선층, 전극층 등을 전치 기판에 도전성을 가지는 광흡수막을 형성한 후, 레이저광으로 조사함으로써, 선택적으로 피전치 기판에 원하는 형상으로 가공해서 형성하면 된다.
본 실시예는, 상기의 실시예 1 내지 3과 적절히 자유롭게 조합할 수 있다.
따라서, 본 실시예에 의하면, 절연층에 마스크를 형성하지 않고 콘택홀을 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 포토레지스트 등을 도포해서 노광 및 현상할 필요가 없기 때문에, 가공에 필요한 원재료 비용을 절감할 수 있다. 또한, 콘택홀을 확실하게 형성할 수 있기 때문에, 반도체장치 및 표시장치의 제조 수율의 향상을 꾀할 수 있다.
(실시예 12)
다음에 실시예 4 내지 11에 의해 제조되는 표시 패널에 구동용 드라이버 회로를 설치하는 형태에 관하여 설명한다.
우선, ＣＯＧ방식을 채용한 표시장치에 대해서, 도 26a를 사용하여 설명한다. 기판(2700) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 설치된다. 복수의 구동회로가 설치된 기판을, 사각형으로 분단하고, 분단 후의 구동회로(드라이버 IC라고도 표기)(2751)는, 기판(2700) 위에 설치한다. 도 26a는 복수의 드라이버 IC(2751), 드라이버 IC(2751)의 끝에 ＦＰＣ(2750)를 설치하는 형태를 나타낸다. 또한 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단수의 드라이버 IC에, 상기 드라이버 IC의 끝에 테이프를 설치해도 된다.
또한 ＴＡＢ방식을 채용해도 되고, 그 경우에는, 도 26b에서 도시한 바와 같이 복수의 테이프를 접착해서, 상기 테이프에 드라이버 IC를 설치하면 된다. ＣＯＧ방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 설치해도 되는데, 이 경우에는, 강도의 문제 때문에, 드라이버 IC를 고정하는 금속편 등을 함께 접착하는 것이 좋다.
이들의 표시 패널에 설치되는 드라이버 IC는, 생산성을 향상시키는 관점에서, 한 변이 300mm∼1000mm 이상인 사각형 기판 위에 복수 개 형성하면 된다.
요컨대, 기판 위에 구동회로부와 입출력 단자를 하나의 유닛으로 하는 회로 패턴을 복수 개 형성하고, 마지막에 분할해서 추출하면 된다. 드라이버 IC의 긴 변의 길이는, 화소부의 한 변의 길이나 화소 피치를 고려하여, 긴 변이 15∼80mm, 짧 은 변이 1∼6mm인 사각형으로 형성해도 되고, 화소영역의 한 변, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성해도 된다.
드라이버 IC의 ＩＣ칩에 대한 외형크기의 우위성은 긴 변의 길이에 있는데, 긴 변이 15∼80mm로 형성된 드라이버 IC를 사용하면, 화소부에 대응해서 설치하는 데에 필요한 수가 ＩＣ칩을 사용할 경우보다 적어, 제조상의 수율을 향상시킬 수 있다. 또한 유리 기판 위에 드라이버 IC를 형성하면, 모체로 사용하는 기판의 형상에 한정되지 않으므로 생산성을 손상시키지 않는다. 이것은, 원형의 실리콘 웨이퍼로부터 ＩＣ칩을 추출할 경우와 비교하면, 큰 우위점이다.
또한 도 25b와 같이 주사선측 구동회로(3702)는 기판 위에 일체로 형성될 경우, 화소부(3701)의 외측의 영역에는, 신호선측의 구동회로가 형성된 드라이버 IC가 설치된다. 이 드라이버 IC는, 신호선측의 구동회로다. ＲＧＢ풀컬러에 대응한 화소영역을 형성하기 위해서는, ＸＧＡ급에서 신호선의 개수가 3072개 필요하고, ＵＸＧＡ급에서는 4800개가 필요해진다. 이러한 개수로 형성된 신호선은, 화소부(3701)의 단부에서 수 블록마다 구분해서 인출선을 형성하고, 드라이버 IC의 출력 단자의 피치에 맞추어 모인다.
드라이버 IC는, 기판 위에 형성된 결정질 반도체에 의해 형성되는 것이 바람직하고, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성되는 것이 바람직하다. 따라서, 상기 레이저광을 발생시키는 발진기로는, 연속 발광의 고체레이저 또는 기체레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적고, 대입경의 다결정 반도체층을 사용하여, 트랜지스터를 제조할 수 있게 된 다. 또 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능해서, 종래보다 소자의 동작 주파수를 향상시킬 수 있고, 특성 편차가 적기 때문에 높은 신뢰성을 얻을 수 있다. 이때, 더욱 동작 주파수를 향상시키기 위해, 트랜지스터의 채널길이 방향과 레이저광의 주사 방향과 일치시키면 좋다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널길이 방향과 레이저광의 기판에 대한 주사 방향이 대략 평행(바람직하게는 -30도 이상 30도 이하)일 때에, 가장 높은 이동도가 얻어지기 때문이다. 이때 채널길이 방향은, 채널 형성 영역에 있어서, 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이렇게 제조한 트랜지스터는, 결정립이 채널 방향으로 연장하는 다결정 반도체층으로 구성되는 활성층을 가지는데, 이것은 결정립계가 대략 채널 방향을 따라 형성되어 있는 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저광의 대폭적인 압축을 행하는 것이 바람직하고, 그 레이저광의 형상(빔 스폿)의 폭은, 드라이버 IC의 짧은 변의 폭과 같은 1mm 이상 3mm 이하 정도로 하는 것이 바람직하다. 또한 피조사체에 대하여, 충분하게 또한 효율적인 에너지밀도를 확보하기 위해서, 레이저광의 조사 영역은, 선형인 것이 바람직하다. 단, 여기에서 말하는 선형은, 엄밀한 의미로 선을 의미하는 것이 아니고, 어스펙트비가 큰 장방형 또는 장타원형을 의미한다. 예를 들면 어스펙트비가 2 이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이렇게, 레이저광의 형상(빔 스폿)의 폭을 드라이버 IC의 짧은 변과 같은 길이로 함으로써 생산성을 향상시킨 표시장치의 제조 방법을 제공할 수 있다.
도 26a, 26b와 같이 주사선 구동회로 및 신호선 구동회로 모두로서, 드라이버 IC를 설치해도 된다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 바람직하다.
화소영역은, 신호선과 주사선이 교차해서 매트릭스를 형성하고, 각 교차부에 대응해서 트랜지스터가 배치된다. 본 발명은, 화소영역에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모포스 반도체를 채널부로 한 ＴＦＴ를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 ＣＶＤ법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모포스 반도체는, 플라즈마 ＣＶＤ법으로 300도 이하의 온도에서 형성할 수 있고, 예를 들면 외형 치수 550×650mm의 무알칼리 유리 기판이어도, 트랜지스터를 형성하는 데에 필요한 막 두께를 단시간에 형성하는 특징이 있다. 이러한 제조 기술의 특징은, 대화면의 표시장치를 제조하는 데 효과적이다. 또한, 세미아모포스ＴＦＴ는, ＳＡＳ로 채널 형성 영역을 구성함으로써, 2∼10cm2/V·sec의 전계 효과 이동도를 얻을 수 있다. 또 본 발명을 사용하면, 패턴을 원하는 형상으로 제어성 좋게 형성할 수 있기 때문에, 미세한 배선도 쇼트 등의 불량이 발생하는 일 없이 안정적으로 형성할 수 있다. 이렇게, 시스템 온 패널화를 실현한 표시 패널을 제조할 수 있다.
반도체층을 ＳＡＳ로 형성한 ＴＦＴ를 사용함으로써, 주사선측 구동회로도 기판 위에 일체로 형성할 수 있고, 반도체층을 ＡＳ로 형성한 ＴＦＴ를 사용할 경우에는, 주사선측 구동회로 및 신호선측 구동회로에 드라이버 IC를 설치하면 된다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 바람직하다. 예를 들면 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동주파수는 100kHz 이하이며, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널길이(L)는 충분히 크게 설정하는 것이 바람직하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동주파수는 3V에서 65MHz 정도이며, 고속 동작이 요구된다. 그 때문에 드라이버를 구성하는 트랜지스터의 채널길이 등은 미크론 룰로 설정하는 것이 바람직하다.
드라이버 IC의 설치 방법은, 특별히 한정되지 않고, ＣＯＧ방법이나 와이어 본딩 방법, 또는 ＴＡＢ방법을 사용할 수 있다.
드라이버 IC의 두께는, 대향기판과 같은 두께로 함으로써, 둘의 높이가 거의 같아져, 표시장치 전체로서의 초박형화에 기여한다. 또한 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도 변화가 발생해도 열응력이 발생하지 않아, ＴＦＴ로 제조된 회로의 특성을 손상시키지 않는다. 그 외에도, 본 실시예에서 도시한 바와 같이 ＩＣ칩보다 가로로 긴 드라이버 IC로 구동회로를 설치함으로써, 1개의 화소영역에 대하여, 설치되는 드라이버 IC의 개수를 줄일 수 있다.
이상과 같이 하여, 표시 패널에 구동회로를 삽입할 수 있다.
(실시예 13)
실시예 4 내지 11에 의해 제조되는 표시 패널(ＥＬ표시 패널, 액정표시 패널)에 있어서, 반도체층을 비정질 반도체, 또는 ＳＡＳ로 형성하고, 주사선측의 구 동회로를 기판 위에 형성하는 예를 게시한다.
도 31에는, 1∼15cm2/V·sec의 전계 효과 이동도를 얻을 수 있는 ＳＡＳ를 사용한 ｎ채널형 ＴＦＴ로 구성하는 주사선측 구동회로의 블럭도를 나타낸다.
도 31에 있어서 8500으로 나타내는 블록이 1단의 샘플링 펄스를 출력하는 펄스 출력 회로에 해당하고, 시프트 레지스터는 n개의 펄스 출력 회로로 구성된다. 8501은 버퍼 회로이며, 그 끝에 화소(8502)가 접속된다.
도 32는, 펄스 출력 회로(8500)의 구체적인 구성을 나타낸 것이며, n채널형 ＴＦＴ(8601∼8613)로 회로가 구성되어 있다. 이때, ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널길이를 8μm로 하면, 채널 폭은 10∼80μm의 범위로 설정할 수 있다.
또한 버퍼 회로(8501)의 구체적인 구성을 도 33에 나타낸다. 버퍼 회로도 마찬가지로 n채널형 ＴＦＴ(8620∼8635)로 구성되어 있다. 이때, ＳＡＳ를 사용한 n채널형 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널길이를 10μm로 하면, 채널 폭은 10∼1800μm의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는, ＴＦＴ들을 배선에 의해 접속할 필요가 있다.
이상과 같이 해서, 표시 패널에 구동회로를 삽입할 수 있다.
(실시예 14)
본 실시예를 도 16을 사용하여 설명한다. 도 16은, 본 발명을 적용해서 제조 되는 ＴＦＴ기판(2800)을 사용해서 ＥＬ표시 모듈을 구성하는 일례를 나타낸다. 도 16에 있어서, ＴＦＴ기판(2800) 위에는, 화소로 구성된 화소부가 형성되어 있다.
도 16에서는, 화소부의 외측이며, 구동회로와 화소의 사이에, 화소에 형성된 것과 같은 ＴＦＴ 또는 그 ＴＦＴ의 게이트와 소스 혹은 드레인의 한쪽을 접속해서 다이오드와 마찬가지로 동작시킨 보호 회로부(2801)가 구비되어 있다. 구동회로(2809)는, 단결정 반도체로 형성된 드라이버 IC, 유리 기판 위에 다결정 반도체막으로 형성된 스틱 드라이버 IC, 혹은 ＳＡＳ로 형성된 구동회로 등이 적용되어 있다.
ＴＦＴ기판(2800)은, 액적토출법으로 형성된 스페이서(2806a), 스페이서(2806b)를 사이에 두고 밀봉기판(2820)과 고정되어 있다. 스페이서는, 기판 두께가 얇고, 또 화소부의 면적이 대형화했을 경우에도, 2개의 기판의 간격을 일정하게 유지하기 위해서 설치해 두는 것이 바람직하다. ＴＦＴ(2802), ＴＦＴ(2803)와 각각 접속하는 발광소자(2804), 발광소자(2805) 위이며, ＴＦＴ기판(2800)과 밀봉기판(2820)의 사이에 있는 공극에는 적어도 가시 영역의 빛에 대하여 투광성을 가지는 수지재료를 충전해서 고체화해도 되고, 무수화한 질소 혹은 불활성 기체를 충전시켜도 된다.
도 16에서는 발광소자(2804), 발광소자(2805)를 위쪽 방사형(톱 이미션형)의 구성으로 했을 경우를 나타내고, 도면 중에 나타내는 화살표의 방향으로 빛을 방사하는 구성으로 한다. 각 화소는, 화소를 적색, 녹색, 청색으로 해서 발광색을 다르게 해 둠으로써 다색 표시를 행할 수 있다. 또한 이때 밀봉기판(2820) 측에 각 색 에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성해 둠으로써 외부로 방사되는 발광의 색순도를 향상시킬 수 있다. 또한 화소를 백색 발광소자로 하고, 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합해도 된다.
외부회로인 구동회로(2809)는, 외부 회로기판(2811)의 일단에 설치된 주사선 혹은 신호선 접속 단자와, 배선 기판(2810)에 접속된다. 또한, ＴＦＴ기판(2800)에 접해서 혹은 근접시켜서, 열을 기기의 외부에 전하기 위해서 사용되는, 파이프형의 고효율 열전도 디바이스인 히트파이프(2813)와 방열판(2812)을 설치하여, 방열 효과를 높이는 구성으로 해도 된다.
이때, 도 16에서는, 톱 이미션의 ＥＬ모듈로 했지만, 발광소자의 구성이나 외부 회로기판의 배치를 바꾸어서 보텀 이미션 구조, 물론 윗면, 밑면 양쪽으로부터 빛이 방사되는 양쪽 방사 구조로 해도 된다. 톱 이미션형 구성인 경우, 분리벽이 되는 절연층을 착색해서 블랙 매트릭스로 사용해도 된다. 이 분리벽은 액적토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색 수지나 카본블랙 등을 혼합시켜서 형성하면 되고, 그 적층으로 해도 된다.
또한, ＥＬ표시 모듈은, 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 빛의 반사광을 차단해도 된다. 또 위쪽 방사형 표시장치이면, 분리벽이 되는 절연층을 착색해서 블랙 매트릭스로 사용해도 된다. 이 분리벽은 액적토출법 등에 의해 형성할 수도 있고, 안료계의 흑색 수지나, 폴리이미드 등의 수지재료에, 카본블랙 등을 혼합시켜도 되고, 그 적층으로 해도 된다. 액적토출법에 의해, 다른 재료를 같은 영역에 복수 회 토출하여, 분리벽을 형성해도 된다. 위상차판, 위상차판 으로는 λ/4판과 λ/2판을 사용하고, 빛을 제어할 수 있게 설계하면 된다. 구성으로는, ＴＦＴ소자기판 측에서 순차적으로, 발광소자, 밀봉기판(밀봉재), 위상차판, 위상차판(λ/4판, λ/2판), 편광판으로 하는 구성이 되고, 발광소자로부터 방사된 빛은, 이것들을 통과해 편광판측에서 외부로 방사된다. 이 위상차판이나 편광판은 빛이 방사되는 쪽에 설치하면 되고, 양쪽 방사되는 양쪽 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한 편광판의 외측에 반사 방지막을 구비해도 된다. 이에 따라, 보다 섬세하고 정밀한 화상을 표시할 수 있다.
ＴＦＴ기판(2800)에 있어서, 화소부가 형성된 측에 씰재나 접착성 수지를 사용해서 수지 필름을 접착해서 밀봉구조를 형성해도 된다. 본 실시예에서는, 유리 기판을 사용하는 유리 밀봉을 나타냈지만, 수지에 의한 수지 밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉 등 여러 가지 밀봉 방법을 사용할 수 있다. 수지 필름의 표면에는 수증기의 투과를 방지하는 가스 배리어막을 설치해 두는 것이 바람직하다. 필름 밀봉구조로 함으로써 더욱 초박형화 및 경량화를 꾀할 수 있다.
본 실시예는, 실시예 1 내지 8, 실시예 12, 실시예 13과 각각 조합해서 사용할 수 있다.
(실시예 15)
본 실시예를 도 20a 및 도 20b를 사용하여 설명한다. 도 20a, 도 20b는, 본 발명을 적용해서 제조하는 ＴＦＴ기판(2600)을 사용해서 액정표시 모듈을 구성하는 일례를 나타낸다.
도 20a는 액정표시 모듈의 일례이며, ＴＦＴ기판(2600)과 대향기판(2601)이 씰재(2602)에 의해 고정되고, 그 사이에 화소부(2603)와 액정층(2604)이 설치되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행할 경우에 필요하고, ＲＧＢ방식의 경우에는, 적색, 녹색, 청색의 각 색에 대응한 착색층이 각 화소에 대응해서 설치된다. ＴＦＴ기판(2600)과 대향기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 설치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)으로 구성되고, 회로기판(2612)은, 플렉시블 배선 기판(2609)에 의해 ＴＦＴ기판(2600)과 접속되고, 컨트롤 회로나 전원 회로 등의 외부 회로가 내장되어 있다. 또 편광판과, 액정층의 사이에 위상차판을 가진 상태에서 적층 해도 된다.
액정표시 모듈에는, ＴＮ(Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ) 모드, ＩＰＳ(Ｉｎ-Ｐｌａｎｅ-Ｓｗｉｔｃｈｉｎｇ) 모드, ＦＦＳ(Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ) 모드, ＭＶＡ(Ｍｕｌｔｉ-ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ) 모드, ＰＶＡ(Paｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ), ＡＳＭ(Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ-ｃｅｌｌ) 모드, ＯＣＢ(Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ) 모드, ＦＬＣ(Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ) 모드, ＡＦＬＣ(ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ) 등을 사용할 수 있다.
도 20b는 도 20a의 액정표시 모듈에 ＯＣＢ모드를 적용한 일례이며, ＦＳ-ＬＣＤ(Ｆｉｅｌｄ ｓｅｑｕｅｎｔｉａｌ-ＬＣＤ)로 되어 있다. ＦＳ-ＬＣＤ는, 1프 레임 기간에 적색발광과 녹색발광과 청색발광을 각각 행하는 것이며, 시간 분할을 이용해서 화상을 합성해서 컬러 표시를 행할 수 있다. 또한 각 발광을 발광 다이오드 또는 냉음극관 등으로 행하므로, 컬러필터를 필요로 하지 않는다. 따라서, 3원색의 컬러필터를 배열하여, 각 색의 표시 영역을 한정할 필요가 없고, 어느 영역에서도 3색의 모든 표시를 행할 수 있다. 한편, 1프레임 기간에 3색의 발광을 행하기 위해서, 액정의 고속 응답이 요구된다. 본 발명의 표시장치에, ＦＳ방식을 사용한 ＦＬＣ모드, 및 ＯＣＢ모드를 적용하여, 고성능으로 고화질 표시장치, 또 액정 텔레비전 장치를 완성할 수 있다.
ＯＣＢ모드의 액정층은, 소위 π셀 구조를 가진다. π셀 구조란, 액정분자의 선경사각이 액티브 매트릭스 기판과 대향기판의 기판 사이의 중심 면에 대하여 면대칭인 관계로 배향된 구조다. π셀 구조의 배향상태는, 기판 사이에 전압이 인가되지 않고 있을 때에는 스프레이 배향이 되고, 전압을 인가하면 벤드 배향으로 이행한다. 이 벤드 배향이 백색 표시가 된다. 더욱 전압을 인가하면 벤드 배향의 액정분자가 두 기판과 수직으로 배향하고, 빛이 투과하지 않는 상태가 된다. 이때, ＯＣＢ모드로 하면, 종래의 ＴＮ모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한 ＦＳ방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(ＦＬＣ:Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ)을 사용한 ＨＶ(Ｈａｌｆ V)-ＦＬＣ, ＳＳ(Ｓｕｒｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ)-ＦＬＣ 등도 사용할 수 있다. ＯＣＢ모드에는 점도가 비교적 낮은 네마틱 액정을 사용하고, ＨＶ-Ｆ ＬＣ, ＳＳ-ＦＬＣ에는, 강유전상을 가지는 스멕틱 액정을 사용할 수 있다.
또한 액정표시 모듈의 고속 광학응답 속도는, 액정표시 모듈의 셀 갭을 좁게 함으로써 고속화된다. 또 액정재료의 점도를 낮추어도 고속화할 수 있다. 상기 고속화는, ＴＮ모드의 액정표시 모듈의 화소영역의 화소 피치가 30μm 이하인 경우에, 보다 효과적이다. 또한 인가전압을 한순간만 높게(또는 낮게) 하는 오버드라이브법에 의해, 보다 고속화가 가능하다.
도 20b의 액정표시 모듈은 투과형 액정표시 모듈을 나타내고, 광원으로서 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)이 설치된다. 광원에는 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)의 온 오프를 제어하기 위해, 제어부(2912)가 설치된다. 제어부(2912)에 의해, 각 색의 발광이 제어되고, 액정에 빛이 입사하고, 시간 분할을 이용해서 화상을 합성하여, 컬러 표시가 이루어진다.
본 실시예는, 실시예 1 내지 3, 실시예 9 내지 13과 각각 조합해서 사용할 수 있다.
(실시예 16)
본 발명에 의해 형성되는 표시장치에 의해, 텔레비전 장치(간단히 텔레비전, 또는 텔레비전 수신기라고도 부른다)를 완성할 수 있다. 도 27은 텔레비전 장치의 주요한 구성을 나타내는 블럭도를 나타낸다.
도 25a는 본 발명에 따른 표시 패널의 구성을 나타내는 평면도이며, 절연 표면을 가지는 기판(2700) 위에 화소(2702)를 매트릭스로 배열시킨 화소부(2701), 주사선측 입력 단자(2703), 신호선측 입력 단자(2704)가 형성되어 있다. 화소수는 여 러 가지 규격에 따라 설정하면 되고, ＸＧＡ이며 ＲＧＢ를 사용한 풀컬러 표시이면 1024×768×3(ＲＧＢ), ＵＸＧＡ이며 ＲＧＢ를 사용한 풀컬러 표시이면 1600×1200×3(ＲＧＢ), 풀스펙 하이비전에 대응하고, ＲＧＢ를 사용한 풀컬러 표시이면 1920×1080×3(ＲＧＢ)로 하면 된다.
화소(2702)는, 주사선측 입력 단자(2703)로부터 연장하는 주사선과, 신호선측 입력 단자(2704)로부터 연장하는 신호선이 교차함으로써 매트릭스 모양으로 설치된다. 각각의 화소(2702)에는, 스위칭소자와 그것에 접속하는 화소전극이 구비되어 있다. 스위칭소자의 대표적인 일례는 ＴＦＴ이며, ＴＦＴ의 게이트 전극측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 각각의 화소를 외부로부터 입력하는 신호에 의해 독립적으로 제어할 수 있게 한다.
도 25a는, 주사선 및 신호선에 입력하는 신호를, 외장형 구동회로에 의해 제어하는 표시 패널의 구성을 나타내지만, 도 26a에 나타낸 바와 같이 ＣＯＧ(Ｃｈｉｐ ｏｎ Ｇｌａｓｓ) 방식에 의해 드라이버 IC(2751)를 기판(2700) 위에 설치해도 된다. 또한 다른 설치 형태로서, 도 26b에 나타낸 바와 같은 ＴＡＢ(Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ) 방식을 사용해도 된다. 드라이버 IC는 단결정 반도체기판에 형성된 것으로 해도 되고, 유리 기판 위에 ＴＦＴ로 회로를 형성한 것으로 해도 된다. 도 26에 있어서, 드라이버 IC(2751)는, ＦＰＣ(Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ)(2750)와 접속되어 있다.
또한 화소에 설치하는 ＴＦＴ를, 결정성을 가지는 반도체로 형성할 경우에는, 도 25b에 나타낸 바와 같이 주사선측 구동회로(3702)를 기판(3700) 위에 형성 할 수도 있다. 도 25b에 있어서, 화소부(3701)는, 신호선측 입력 단자(3704)와 접속한 도 25a와 마찬가지로 외장형 구동회로에 의해 제어한다. 화소에 설치하는 ＴＦＴ를 이동도가 높은 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우에는, 도 25c에 나타낸 바와 같이 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700) 위에 일체로 형성할 수도 있다.
표시 패널에는, 도 25a에 나타내는 바와 같은 구성으로서, 도 27에 있어서, 화소부(901)만이 형성되어서 주사선측 구동회로(903)와 신호선측 구동회로(902)가, 도 26b와 같은 ＴＡＢ방식에 의해 설치될 경우와, 도 26a와 같은 ＣＯＧ방식에 의해 설치될 경우와, 도 25b에 나타낸 바와 같이 ＴＦＴ를 형성하고, 화소부(901)와 주사선측 구동회로(903)를 기판 위에 형성하고 신호선측 구동회로(902)를 별도의 드라이버 IC로서 설치할 경우, 또 도 26c에서 도시한 바와 같이 화소부(901)와 신호선측 구동회로(902)와 주사선측 구동회로(903)를 기판 위에 일체로 형성할 경우 등이 있지만, 어떤 형태로 해도 된다.
도 27에 있어서, 그 외의 외부회로의 구성으로서, 영상신호의 입력측에서는, 튜너(904)로 수신한 신호 중, 영상신호를 증폭하는 영상신호 증폭회로(905)와, 거기에서 출력되는 신호를 적색, 녹색, 청색 각 색에 대응한 색신호로 변환하는 영상신호 처리회로(906)와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(907) 등으로 되어 있다. 컨트롤 회로(907)는, 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동할 경우에는, 신호선측에 신호 분할 회로(908)를 설치하여, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 해도 된다.
튜너(904)로 수신한 신호 중, 음성신호는, 음성신호 증폭회로(909)에 보내지고, 그 출력은 음성신호 처리회로(910)를 거쳐 스피커(913)에 공급된다. 제어회로(911)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(912)로부터 받고, 튜너(904)나 음성신호 처리회로(910)에 신호를 송출한다.
이 표시 모듈을, 도 28a, 28b에 나타낸 바와 같이, 케이싱에 삽입하여, 텔레비전 장치를 완성할 수 있다. 표시 모듈로서 액정표시 모듈을 사용하면 액정 텔레비전 장치, ＥＬ모듈을 사용하면 ＥＬ텔레비전 장치, 또 플라즈마 텔레비전, 전자종이 등도 제조할 수 있다. 도 28a에 있어서, 표시 모듈에 의해 주화면(2003)이 형성되고, 기타 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이렇게, 본 발명에 의해 텔레비전 장치를 완성할 수 있다.
케이싱(2001)에 표시용 패널(2002)을 삽입하고, 수신기(2005)에 의해 일반 텔레비전 방송의 수신을 비롯하여, 모뎀(2004)을 통해 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 단방향(송신자에게서 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리)의 정보통신을 할 수도 있다. 텔레비전 장치의 조작은, 케이싱에 삽입된 스위치 또는 별도의 리모콘 장치(2006)에 의해 할 수 있고, 이 리모콘 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어도 된다.
또한 텔레비전 장치에도, 주화면(2003) 이외에 서브 화면(2008)을 제2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 된다. 이 구성에 있어서, 주화면(2003) 및 서브 화면(2008)을 본 발명의 액정표시용 패널로 형성할 수 있고, 주화면(2003)을 시야각이 좋은 ＥＬ표시용 패널로 형성하고, 서브 화면을 저소비 전력으로 표시 가능한 액정표시용 패널로 형성해도 된다. 또한 저소비 전력화를 우선으로 하기 위해서는, 주화면(2003)을 액정표시용 패널로 형성하고, 서브 화면을 ＥＬ표시용 패널로 형성하고, 서브 화면은 점멸 가능한 구성으로 해도 된다. 본 발명을 사용하면, 이러한 대형 기판을 사용하여, 많은 ＴＦＴ나 전자부품을 사용해도, 저렴한 표시장치로 할 수 있다.
도 28b는 예를 들면 20∼80인치의 대형 표시부를 가지는 텔레비전 장치이며, 케이싱(2010), 표시부(2011), 조작부인 리모콘 장치(2012), 스피커부(2013) 등을 포함한다. 본 발명은, 표시부(2011)의 제조에 적용된다. 도 28b의 텔레비전 장치는, 벽걸이형으로 되어 있어, 설치하는 스페이스가 넓지 않아도 된다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, PC의 모니터를 비롯하여, 철도의 역이나 공항 등에서의 정보표시판이나, 가두에서의 광고 표시판 등 특히 대면적 표시 매체로서 여러 가지 용도에 적용할 수 있다.
본 실시예는, 상기의 실시예 1 내지 15와 적절히 자유롭게 조합할 수 있다.
(실시예 17)
본 발명에 따른 전자기기로서, 텔레비전 장치(간단히 텔레비전, 또는 텔레비전 수신기라고도 부른다), 디지털 카메라, 디지털 비디오카메라, 휴대전화장치(간단히 휴대전화기, 휴대전화라고도 부른다), ＰＤＡ 등의 휴대 정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카 오디오 등의 음향재생장치, 가정용 게임기 등의 기록 매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체적인 예에 대해서, 도 29를 참조해서 설명한다.
도 29a에 나타내는 휴대 정보 단말기기는, 본체(9201), 표시부(9202) 등을 포함한다. 표시부(9202)에는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제조할 수 있기 때문에, 휴대 정보 단말기기를 저렴한 가격에 제공할 수 있다.
도 29b에 나타내는 디지털 비디오카메라는, 표시부(9701), 표시부(9702) 등을 포함한다. 표시부(9701)에는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제조할 수 있기 때문에, 디지털 비디오카메라를 저렴한 가격에 제공할 수 있다.
도 29c에 나타내는 휴대전화기는, 본체(9101), 표시부(9102) 등을 포함한다. 표시부(9102)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제조할 수 있기 때문에, 휴대전화기를 저렴한 가격에 제공할 수 있다.
도 29d에 나타내는 휴대형 텔레비전 장치는, 본체(9301), 표시부(9302) 등을 포함한다. 표시부(9302)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제조할 수 있기 때문에, 텔레비전 장치를 저렴한 가격에 제공할 수 있다. 또 텔레비전 장치로서, 휴대전화기 등의 휴대 단말에 탑재하는 소형의 것으로부터, 운반할 수 있는 중형의 것, 또한 대형의 것(예를 들면 40인치 이상)까지, 폭넓은 것에, 본 발명의 표시장치를 적용할 수 있다.
도 29e에 나타내는 휴대형 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함한다. 표시부(9402)에는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정으로 저비용으로 제조할 수 있기 때문에, 컴퓨터를 저렴한 가격에 제공할 수 있다.
이렇게, 본 발명의 표시장치에 의해, 전자기기를 저렴한 가격에 제공할 수 있다.
본 실시예는, 상기의 실시예 1 내지 16과 적절히 자유롭게 조합할 수 있다.
도 1은 본 발명을 설명하는 개념도.
도 2는 본 발명을 설명하는 개념도.
도 3은 본 발명을 설명하는 개념도.
도 4는 본 발명을 설명하는 개념도.
도 5는 본 발명을 설명하는 개념도.
도 6은 본 발명을 설명하는 개념도.
도 7은 본 발명을 설명하는 개념도.
도 8은 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 9는 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 10은 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 11은 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 12는 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 13은 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 14는 본 발명을 설명하는 개념도.
도 15는 본 발명의 표시장치를 설명하는 도면.
도 16은 본 발명의 표시 모듈의 구성예를 설명하는 단면도.
도 17은 본 발명의 표시장치를 설명하는 도면.
도 18은 본 발명의 표시장치를 설명하는 도면.
도 19는 본 발명의 표시장치를 설명하는 도면.
도 20은 본 발명의 표시 모듈의 구성예를 설명하는 단면도.
도 21은 본 발명의 표시장치를 설명하는 도면.
도 22는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 23은 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 24는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 25는 본 발명의 표시장치의 평면도.
도 26은 본 발명의 표시장치의 평면도.
도 27은 본 발명이 적용되는 전자기기의 주요한 구성을 나타내는 블럭도.
도 28은 본 발명이 적용되는 전자기기를 도시한 도면.
도 29는 본 발명이 적용되는 전자기기를 도시한 도면.
도 30은 본 발명에 적용할 수 있는 에칭장치를 설명하는 개념도.
도 31은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면.
도 32는 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면(시프트 레지스터 회로).
도 33은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면(버퍼 회로).
도 34는 본 발명에 적용할 수 있는 튜브를 설명하는 도면.
도 35는 본 발명의 표시장치의 제조 방법을 설명하는 도면.
도 36은 본 발명을 설명하는 개념도.
도 37은 본 발명의 표시장치를 설명하는 도면.
도 38은 본 발명의 표시장치를 설명하는 도면.
도 39는 본 발명의 표시장치를 설명하는 도면.
도 40은 본 발명을 설명하는 개념도.
도 41은 본 발명을 설명하는 개념도.
도 42는 본 발명의 에칭장치를 설명하는 블럭도.

Claims (21)

  1. 제1 도전층을 형성하는 단계와,
    상기 제1 도전층 위에 절연층을 형성하는 단계와,
    상기 절연층에 튜브의 선단을 접촉시키는 단계로서, 상기 튜브의 상기 선단은 개구되어 있고 상기 튜브의 주위는 지지막에 의해 지지되는 단계와,
    상기 절연층에 상기 제 1 도전층에 달하는 개구를 형성하기 위해, 상기 튜브를 통해 처리제를 상기 절연층에 공급하는 단계와,
    적어도 상기 개구에, 상기 제1 도전층과 접하도록 제2 도전층을 형성하는 단계를 포함하는, 반도체장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 도전층을 형성하는 단계와,
    상기 제1 도전층 위에 제1 절연층을 형성하는 단계와,
    상기 제1 절연층 위에 제2 절연층을 형성하는 단계와,
    상기 제2 절연층에 튜브의 선단을 매립하여 제1 개구를 형성하는 단계와,
    상기 제1 절연층에, 상기 제1 도전층에 달하는 제2 개구를 형성하기 위해, 상기 튜브를 통해 상기 제1 절연층에 처리제를 공급하는 단계와,
    적어도 상기 제1 개구와 상기 제2 개구에, 상기 제1 도전층과 접하도록 제2 도전층을 형성하는 단계를 포함하는, 반도체장치의 제조 방법.
  7. 제 1항 또는 제 6항에 있어서,
    상기 제2 도전층은 상기 튜브를 통해 도전성 재료를 포함한 조성물을 토출함으로써 형성되는, 반도체장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 게이트 전극층을 형성하는 단계와,
    상기 게이트 전극층에 인접하는 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층에 인접하는 반도체층을 형성하는 단계와,
    상기 반도체층에 인접하는 소스 전극층 및 드레인 전극층을 형성하는 단계와,
    상기 소스 전극층 및 상기 드레인 전극층 위에 절연층을 형성하는 단계와,
    상기 절연층과 접하도록 튜브의 선단을 접속시키는 단계로서, 상기 튜브의 주위는 지지막에 의해 지지되는 단계와,
    상기 절연층에 상기 소스 전극층 또는 상기 드레인 전극층에 달하는 개구를 형성하기 위해, 상기 튜브를 통해 상기 절연층에 처리제를 공급하는 단계와,
    적어도 상기 개구에 상기 소스 전극층 또는 상기 드레인 전극층과 접하도록 화소전극층을 형성하는 단계를 포함하는, 반도체장치의 제조 방법.
  12. 제 1항, 제 6항 또는 제 11항 중 어느 한 항에 있어서,
    상기 처리제는 상기 튜브로부터 토출된 후 상기 튜브를 통해 흡인 및 제거되는, 반도체장치의 제조 방법.
  13. 제 1항, 제 6항 또는 제 11항 중 어느 한 항에 있어서,
    상기 튜브는 침 형상인, 반도체장치의 제조 방법.
  14. 삭제
  15. 소스 영역 및 드레인 영역을 포함한 반도체층을 형성하는 단계와,
    상기 반도체층 위에 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층 위에 게이트 전극층을 형성하는 단계와,
    상기 게이트 전극층 위에 절연층을 형성하는 단계와,
    상기 절연층에 제1 튜브의 선단을 매립하여 제1 개구를 형성하는 단계와,
    상기 절연층 및 상기 게이트 절연층에 상기 소스 영역에 달하는 제2 개구를 형성하기 위해, 상기 제1 튜브를 통해 상기 절연층에 처리제를 공급하는 단계와,
    적어도 상기 제1 개구 및 상기 제2 개구에 상기 소스 영역과 접하도록 소스 전극층을 형성하는 단계와,
    상기 절연층에 제2 튜브를 사용하여 제3 개구를 형성하는 단계와,
    상기 절연층 및 상기 게이트 절연층에 상기 드레인 영역에 달하는 제4 개구를 형성하기 위해, 상기 제2 튜브를 통해 상기 절연층에 처리제를 공급하는 단계와,
    적어도 상기 제3 개구 및 상기 제4 개구에 상기 드레인 영역과 접하도록 드레인 전극층을 형성하는 단계를 포함하는, 반도체장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 처리제는 상기 제1 튜브 및 상기 제2 튜브로부터 토출된 후, 상기 제1 튜브 및 상기 제2 튜브를 통해 흡인 및 제거되는, 반도체장치의 제조 방법.
  17. 제 15항에 있어서,
    상기 제1 튜브 및 상기 제2 튜브는 각각 침 형상인, 반도체장치의 제조 방법.
  18. 제 1항, 제 6항, 제 11항 또는 제 15항 중 어느 한 항에 있어서,
    상기 처리제는 에칭 가스 또는 에칭액인, 반도체장치의 제조 방법.
  19. 삭제
  20. 삭제
  21. 삭제
KR1020070102417A 2006-10-12 2007-10-11 반도체장치의 제조 방법 및 에칭장치 KR101414125B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00279206 2006-10-12
JP2006279206 2006-10-12

Publications (2)

Publication Number Publication Date
KR20080033105A KR20080033105A (ko) 2008-04-16
KR101414125B1 true KR101414125B1 (ko) 2014-07-01

Family

ID=39297589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102417A KR101414125B1 (ko) 2006-10-12 2007-10-11 반도체장치의 제조 방법 및 에칭장치

Country Status (3)

Country Link
US (1) US7968453B2 (ko)
KR (1) KR101414125B1 (ko)
CN (1) CN101162703B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117145A (ko) * 2021-02-16 2022-08-23 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
KR101421167B1 (ko) * 2008-05-06 2014-07-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4618337B2 (ja) 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
US20090315027A1 (en) * 2008-06-24 2009-12-24 Casio Computer Co., Ltd. Light emitting device and manufacturing method of light emitting device
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치, 유기 ｅｌ 장치의 제조 방법, 전자 기기
TWI606595B (zh) * 2008-11-07 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US8712571B2 (en) * 2009-08-07 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for wireless transmission of diagnostic information
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106449649B (zh) 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP5912466B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 発光素子の駆動方法
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN102709388A (zh) * 2012-05-08 2012-10-03 常州天合光能有限公司 一种实现太阳能电池选择性发射极的方法
CN102779907B (zh) * 2012-08-14 2015-08-19 常州天合光能有限公司 高效异质结电池的制备方法
JP6186697B2 (ja) 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
US9383512B2 (en) * 2012-12-31 2016-07-05 Infinera Corporation Light absorption and scattering devices in a photonic integrated circuit that minimize optical feedback and noise
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN103413782B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103955012B (zh) * 2014-04-22 2015-11-18 南京理工大学 一种增加氧化钒薄膜近红外波段透射率的方法及由其制备的氧化钒薄膜
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
US11056541B2 (en) 2016-04-06 2021-07-06 Samsung Display Co., Ltd. Organic light-emitting device
CN107293482B (zh) * 2017-06-14 2021-03-23 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管栅电极的制作方法
KR102423192B1 (ko) 2017-09-06 2022-07-21 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
JP7093932B2 (ja) * 2017-10-30 2022-07-01 国立大学法人信州大学 フィルター成形体の製造方法
CN107799673A (zh) * 2017-10-31 2018-03-13 合肥鑫晟光电科技有限公司 一种有机电致发光器件及制备方法、显示装置
US11244841B2 (en) 2017-12-01 2022-02-08 Elemental Scientific, Inc. Systems for integrated decomposition and scanning of a semiconducting wafer
CN108921115B (zh) * 2018-07-10 2022-04-22 京东方科技集团股份有限公司 超声波指纹识别传感器及其制作方法
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
TWI743539B (zh) * 2019-08-22 2021-10-21 友達光電股份有限公司 背光模組及其適用的顯示裝置
CN111970838B (zh) * 2020-08-24 2021-09-21 泉州市创智工业设计服务有限公司 一种用于生产电路板的蚀刻机
US11749539B1 (en) 2020-08-26 2023-09-05 Rockwell Collins, Inc. Maskless etching of electronic substrates via precision dispense process
CN113054130B (zh) * 2021-03-04 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法
CN113675722A (zh) * 2021-07-14 2021-11-19 威科赛乐微电子股份有限公司 一种Cap layer层蚀刻优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271798A (en) 1993-03-29 1993-12-21 Micron Technology, Inc. Method for selective removal of a material from a wafer's alignment marks
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US20020086535A1 (en) 2000-10-26 2002-07-04 Frank Adler Method for local etching
JP2006054425A (ja) * 2004-05-07 2006-02-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3740207B2 (ja) * 1996-02-13 2006-02-01 大日本スクリーン製造株式会社 基板表面に形成されたシリカ系被膜の膜溶解方法
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR101061891B1 (ko) 2003-02-05 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 제작 방법
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
WO2004070810A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
WO2004070819A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
WO2004070811A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体製造装置
JPWO2004070809A1 (ja) 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101032338B1 (ko) 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
JP4748990B2 (ja) 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4482931B2 (ja) 2005-03-01 2010-06-16 セイコーエプソン株式会社 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271798A (en) 1993-03-29 1993-12-21 Micron Technology, Inc. Method for selective removal of a material from a wafer's alignment marks
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US20020086535A1 (en) 2000-10-26 2002-07-04 Frank Adler Method for local etching
JP2006054425A (ja) * 2004-05-07 2006-02-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117145A (ko) * 2021-02-16 2022-08-23 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR102608729B1 (ko) 2021-02-16 2023-12-04 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치

Also Published As

Publication number Publication date
CN101162703B (zh) 2012-05-30
US20080090341A1 (en) 2008-04-17
CN101162703A (zh) 2008-04-16
US7968453B2 (en) 2011-06-28
KR20080033105A (ko) 2008-04-16

Similar Documents

Publication Publication Date Title
KR101414125B1 (ko) 반도체장치의 제조 방법 및 에칭장치
KR101407371B1 (ko) 표시장치의 제작방법
KR101389298B1 (ko) 반도체 장치를 제작하는 방법
KR101411960B1 (ko) 표시장치의 제조방법
JP5268304B2 (ja) 半導体装置の作製方法
KR101349617B1 (ko) 표시장치의 제조방법
KR101351813B1 (ko) 반도체 장치의 제조 방법
TWI427682B (zh) 顯示裝置的製造方法
JP2008033284A (ja) 表示装置の作製方法
JP2007073976A (ja) 半導体装置
JP5230145B2 (ja) 表示装置の作製方法
JP5371143B2 (ja) 半導体装置の作製方法
JP5041903B2 (ja) 表示装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6