KR101385064B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR101385064B1
KR101385064B1 KR1020070075192A KR20070075192A KR101385064B1 KR 101385064 B1 KR101385064 B1 KR 101385064B1 KR 1020070075192 A KR1020070075192 A KR 1020070075192A KR 20070075192 A KR20070075192 A KR 20070075192A KR 101385064 B1 KR101385064 B1 KR 101385064B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light
laser beam
conductive layer
Prior art date
Application number
KR1020070075192A
Other languages
English (en)
Other versions
KR20080011091A (ko
Inventor
히데카주 미야이리
히로노부 소지
아키히사 시모무라
에이지 히가
토모아키 모리와카
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080011091A publication Critical patent/KR20080011091A/ko
Application granted granted Critical
Publication of KR101385064B1 publication Critical patent/KR101385064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laser Beam Processing (AREA)

Abstract

적은 공정수로, 비용 절감이 가능한 반도체 장치의 제조방법을 제공한다. 또한, 레지스트를 사용하지 않더라도 소망의 형상의 반도체층을 갖는 반도체 소자를 갖는 반도체 장치의 제조방법을 제공한다. 또한, 기판 위에 형성된 배선의 결함을 수정할 때의 효율을 높이고, 수율 및 양산성을 높이는 것이 가능한 반도체 장치의 제조방법을 제공한다.
제 1 기판의 한쪽 면에 광을 흡수하는 층을 형성하는 공정과, 광을 흡수하는 층 위에 제 2 기판을 설치하는 공정과, 제 1 기판의 다른쪽 면과 대향하도록 마스크를 설치하는 공정과, 마스크를 개재하여 레이저 빔을 조사함으로써, 광을 흡수하는 층의 일부를 제 2 기판에 전사하는 공정을 포함하는 반도체 장치의 제조방법을 제공한다.
Figure 112007054521918-pat00001
광 흡수층, 마스크, 전사, 반도체 소자, 발광 소자

Description

반도체 장치의 제조방법{Method of manufacturing semiconductor device}
본 발명은, 레이저 빔을 사용한 전사방법에 의한 도전층, 반도체층, 절연층 등의 층의 제조방법에 관한 것이다. 또한, 상기 층을 사용하여 형성한 반도체 소자를 갖는 반도체 장치의 제조방법에 관한 것이다.
종래, 박막 트랜지스터(이하 「TFT」라고도 함.)나 MOS 트랜지스터로 대표되는 반도체 소자에 의해서 구성되는 소위 액티브 매트릭스 구동방식의 표시패널, 또는 반도체 집적회로는, 포토마스크를 사용한 광노광 공정(이하, 포토리소그래피 공정으로 나타냄.)에 의해, 레지스트 마스크를 형성한 후, 각종 박막을 선택적으로 에칭함으로써 제조되었다.
포토리소그래피 공정은, 레지스트를 기판 전체면에 도포하여 프리베이킹을 한 후, 포토마스크를 개재하여 자외선 등을 레지스트에 조사하여 노광하고, 현상하여 레지스트 마스크를 형성한다. 이 후, 상기 레지스트 마스크를 마스크로 하여, 반도체층이나 배선이 되어야 할 부분 이외에 존재하는 박막(반도체 재료, 절연체 재료, 또는 도전체 재료로 형성되는 박막)을 에칭 제거하여, 반도체층이나 배선을 형성하였다(특허문헌 1).
[특허문헌 1] 일본 공개특허공보 제(평)05-144812호
그렇지만, 종래의 포토리소그래피 공정을 사용한 배선, 반도체층, 절연층 등의 형성공정에 있어서, 레지스트의 재료의 대부분이 낭비되는 동시에, 배선, 반도체층, 절연층 등을 형성하기 위한 공정수가 많고, 스루풋이 저하한다.
또한, 포토리소그래피 공정을 사용하여 반도체막을 에칭하여, 소망의 형상의 반도체층을 형성하는 경우, 반도체막 표면에 레지스트를 도포한다. 이 때, 반도체막 표면이 레지스트에 직접 노출되기 때문에, 레지스트에 포함되는 산소, 탄소, 중금속원소 등의 불순물에 의해, 반도체막이 오염된다는 문제가 있다. 이 오염에 의해, 반도체막중에 불순물원소가 혼입되어 버려, 반도체 소자의 특성이 저하한다. 특히, TFT에 있어서는, 트랜지스터 특성의 불균일함 및 저하의 원인이 된다는 문제가 있다.
본 발명은, 이러한 상황에 비추어 이루어진 것으로, 적은 공정수로, 비용 절감이 가능한 반도체 장치의 제조방법을 제공한다. 또한, 레지스트를 사용하지 않더라도 소망의 형상의 반도체층을 갖는 반도체 소자를 갖는 반도체 장치의 제조방법을 제공한다. 또한, 기판 위에 형성된 배선의 결함을 수정할 때의 효율을 높이고, 수율 및 양산성을 높이는 것이 가능한 반도체 장치의 제조방법을 제공한다. 또한, 스루풋의 향상이 가능하고, 양산성이 높은 반도체 장치의 제조방법을 제공한다.
본 발명은, 투광성을 갖는 기판의 한쪽 면에 광 흡수층을 형성하고, 투광성을 갖는 기판의 다른쪽 면측으로부터 마스크를 개재하여 레이저 빔을 광 흡수층에 조사한다. 상기 조사에 의해, 레이저 빔의 에너지가 광 흡수층에 흡수된다. 상기 에너지에 의한 광 흡수층내에서의 기체의 방출이나 광 흡수층의 승화 등에 의해 광 흡수층의 일부를 해리시키고, 투광성을 갖는 기판으로부터 광 흡수층의 일부를 박리시키고, 대향하는 기판 위에 선택적으로 광 흡수층의 일부를 전사하여, 기판 위에 층을 형성하는 것을 특징으로 한다.
또한, 광 흡수층에 접하도록 별도의 층을 형성하고, 마찬가지로, 투광성을 갖는 기판측으로부터 마스크를 개재하여 레이저 빔을 광 흡수층에 조사하여도 좋다. 이 경우, 상기 조사에 의해, 레이저 빔의 에너지가 광 흡수층에 흡수된다. 상기 에너지에 의한 광 흡수층내에서의 기체의 방출이나 광 흡수층의 승화 등에 의해 광 흡수층의 일부 및 광 흡수층에 접하는 층의 일부를 해리시키고, 투광성을 갖는 기판으로부터 광 흡수층의 일부 및 광 흡수층에 접하는 층의 일부를 박리시키고, 대향하는 기판 위에 선택적으로 전사하고, 기판상에 층을 형성하는 것을 특징으로 한다.
또는, 광 흡수층에 접하도록 별도의 층을 형성하고, 마찬가지로, 투광성을 갖는 기판측으로부터 마스크를 개재하여 레이저 빔을 광 흡수층에 조사하고, 광 흡수층에 접하는 층의 일부를 해리시키고, 광 흡수층으로부터 광 흡수층에 접하는 층의 일부를 박리시키고, 대향하는 기판상에 선택적으로 광 흡수층에 접하는 층의 일부를 전사하여, 기판상에 층을 형성하는 것을 특징으로 한다.
광 흡수층은, 레이저 빔을 흡수하는 도전층, 반도체층, 또는 절연층이다. 또한, 광 흡수층에 접하는 층은, 도전층, 반도체층, 또는 절연층의 어느 하나 이상이다.
마스크로서는, 바이너리(binary) 마스크, 위상 시프트 마스크 등을 사용한다. 또한, 바이너리 마스크 및 위상 시프트 마스크를 포갠 것을 사용할 수 있다. 또한, 마이크로렌즈를 갖고, 상기 마이크로렌즈의 주변에는 차광층을 갖는 마스크를 사용할 수 있다.
상기 레이저 빔의 조사는, 투광성을 갖는 기판 및 상기 기판을 진공분위기에 설치하여, 진공분위기로 할 수 있다. 또한, 상기 기판을 가열하면서 레이저 빔을 조사할 수 있다. 또한, 진공분위기에서, 상기 기판을 가열하면서 레이저 빔을 조사할 수 있다.
본 발명에서는, 투광성을 갖는 기판상에 광 흡수층을 형성하고, 상기 광 흡수층에 레이저 빔을 조사하면, 레이저 빔의 조사영역에 대응하는 광 흡수층을 대향하는 기판에 전사하는 것이 가능하다. 이 때문에, 공지의 레지스트를 사용한 포토리소그래피 공정을 사용하지 않더라도, 소정의 장소에, 소망의 형상을 갖는 층을 형성하는 것이 가능하다.
또한, 본 발명에서는, 투광성을 갖는 기판상에 광을 흡수하는 제 1 층을 형성하고, 상기 제 1 층에 접하는 제 2 층을 형성하고, 상기 광 흡수층에 레이저 빔을 조사하면, 레이저 빔의 조사영역에 대응하는 제 2 층을 대향하는 기판에 전사하 는 것이 가능하다. 이 때문에, 공지의 레지스트를 사용한 포토리소그래피 공정을 사용하지 않더라도, 소정의 장소에, 소망의 형상을 갖는 층을 형성하는 것이 가능하다.
또한, 본 발명에서는, 투광성을 갖는 기판상에 광을 흡수하는 제 1 층을 형성하고, 상기 제 1 층에 접하는 제 2 층을 형성하고, 상기 광 흡수층에 레이저 빔을 조사하면, 레이저 빔의 조사영역에 대응하는 광을 흡수하는 제 1 층 및 제 2 층을 대향하는 기판에 전사하는 것이 가능하다. 이 때문에, 공지의 레지스트를 사용한 포토리소그래피 공정을 사용하지 않더라도, 소정의 장소에, 소망의 형상을 갖는 층을 형성하는 것이 가능하다.
또한, 선형 레이저 빔, 직사각형 레이저 빔, 면형 레이저 빔 등의 빔 스폿의 면적이 큰 레이저 빔을 광 흡수층에 조사함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하기 때문에, 반도체 장치를 양산성 높게 제조하는 것이 가능하다.
또한, 광 흡수층이 반도체층인 경우, 레지스트 도포에 의한 반도체막으로의 불순물원소의 혼입을 피하면서, 소망의 형상의 반도체층을 기판상에 형성하는 것이 가능하고, 상기 반도체층을 사용하여 반도체 소자를 형성하는 것이 가능하다. 이 때문에, 특성 불균일함이 적고, 또한 고집적화된 반도체 장치를, 양산성 높게 제조하는 것이 가능하다.
또한, 레지스트를 사용한 포토리소그래피 공정을 거치지 않더라도, 소망의 형상을 갖는 층을 형성하는 것이 가능하고, 상기 층을 사용하여 반도체 소자를 형 성하는 것이 가능하다. 이 때문에, 적은 공정수이고, 또 원료의 삭감이 가능하다. 이 결과, 비용 절감이 가능하다.
더욱이, 상기 제조공정에 의해 형성된 반도체 장치를 갖는 액정 텔레비전 및 EL 텔레비전을, 저비용으로 제조할 수 있다.
이하에 본 발명의 실시 형태를, 도면을 사용하여 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 따라서, 본 실시 형태의 기재 내용에 한정하여 해석되지 않는다.
(실시 형태 1)
본 실시 형태에서는, 포토리소그래피 공정을 거치지 않더라도, 기판상에 선택적으로 임의의 형상의 층을 형성하는 공정에 관해서, 이하에 나타낸다. 도 1 내지 도 4는, 기판상에 선택적으로 임의의 형상의 층을 형성하는 공정을 도시하는 단면도이다.
도 1a에 도시하는 바와 같이, 투광성을 갖는 기판(102)의 한쪽 면에 광 흡수층(103)을 형성한다. 또한, 투광성을 갖는 기판(102)의 다른쪽 면측에 마스크(101)를 설치한다. 또한, 광 흡수층(103)에 대향하도록 기판(100)을 설치한다. 또, 투광성을 갖는 기판(102)의 한쪽 면과 다른쪽 면은 대향하는 면이다.
투광성을 갖는 기판(102)으로서는, 나중에 조사하는 레이저 빔을 투광하는 기판을 사용할 수 있다. 이 때문에, 나중에 형성하는 레이저 빔의 파장을 흡수하 지 않는 기판을 적절하게 선택하면 좋다. 투광성을 갖는 기판(102)의 대표예로서는, 석영기판, 유리기판, 수지기판 등이 있다.
광 흡수층으로서는, 나중에 조사되는 레이저 빔을 흡수하는 재료를 사용하여 형성한다. 레이저 빔을 흡수하는 재료로서는, 조사하는 레이저 빔의 에너지보다도 작은 밴드갭 에너지를 갖는 재료를 사용하여 형성한다.
광 흡수층으로서는, 티탄(Ti), 알루미늄(Al), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 동(Cu), 크롬(Cr), 네오듐(Nd), 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 은(Ag), 금(Au), 백금(Pt), 카드뮴(Cd), 아연(Zn), 규소(Si), 게르마늄(Ge), 지르코늄(Zr), 바륨(Ba)으로부터 선택된 원소를 사용할 수 있다. 또한, 상기 원소를 주성분으로 하는 합금재료, 질소화합물, 산소화합물, 탄소화합물, 또는 할로겐화합물의 단층으로 형성할 수 있다. 또한, 이들의 적층을 사용할 수 있다. 또한, 광을 흡수하는 것이 가능한 입자가 분산된 절연막, 대표적으로는 미결정실리콘이 분산된 산화규소막을 사용할 수 있다. 또한, 색소가 절연물에 용해 또는 분산된 절연층을 사용할 수 있다.
광 흡수층으로서는, 나중에 조사되는 레이저 빔을 흡수하고, 또 레이저 빔의 에너지에 의해 광 흡수층내에서의 기체의 방출이나 광 흡수층의 승화 등에 의해 광 흡수층의 일부 또는 광 흡수층에 접하는 층의 일부를 해리시키는 것이 가능한 재료를 사용하여 형성함으로써, 더욱 광 흡수층의 전사를 용이하게 할 수 있다.
레이저 빔의 에너지에 의해 광 흡수층내에서의 기체를 방출하는 것이 가능한 광 흡수층으로서는, 수소 및 희소가스원소의 적어도 한쪽이 포함되는 재료로 형성되는 층이 있다. 대표적으로는, 수소를 포함하는 반도체층, 희소가스 또는 수소를 포함하는 도전층, 희소가스 또는 수소를 포함하는 절연층 등이 있다. 이 경우, 광 흡수층내에서의 기체의 방출과 함께, 광 흡수층의 일부에서 해리가 생기기 때문에, 용이하게 광 흡수층을 전사할 수 있다.
레이저 빔의 에너지에 의해 승화하는 것이 가능한 광 흡수층으로서는, 100 내지 2000℃ 정도의 승화점이 낮은 재료가 바람직하다. 또는, 융점이 1500 내지 3500℃이고, 또 열전도율이 0.1 내지 100W/mK인 재료를 사용할 수 있다. 승화하는 것이 가능한 광 흡수층으로서는, 100 내지 2000℃ 정도의 승화점이 낮은 재료의 대표예로서는, 질화알루미늄, 산화아연, 황화아연, 질화규소, 황화수은, 염화알루미늄 등이 있다. 융점이 1000 내지 2000℃이고, 또한 열전도율이 5 내지 100W/mK 인 재료로서는, 게르마늄(Ge), 산화규소, 크롬(Cr), 티탄(Ti) 등이 있다.
광 흡수층(103)의 형성방법으로서는, 도포법, 전해도금법, PVD법(Physical Vapor Deposition), 또는 CVD법(Chemical Vapor Deposition)을 사용한다.
마스크(101)로서는, 선택적으로 레이저 빔(104)을 투과하는 것이 가능한 마스크, 선택적으로 레이저 빔의 위상차를 제어하는 것이 가능한 마스크, 선택적으로 레이저 빔(104)을 집광하는 것이 가능한 마스크를 적절하게 사용할 수 있다.
기판(100)으로서는, 유리기판, 플라스틱기판, 금속기판, 세라믹기판 등을 적절하게 사용할 수 있다.
다음에, 마스크(101)측으로부터, 마스크(101) 및 투광성을 갖는 기판(102)을 통하여 광 흡수층(103)에 레이저 빔(104)을 조사한다.
레이저 빔(104)으로서는, 광 흡수층(103)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는, 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다.
이러한 레이저 빔을 발진하는 것이 가능한 레이저 발진기로서는, ArF, KrF, XeCl 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는, 기본파 내지 제 5 고조파를 적절하게 적용하는 것이 바람직하다.
또한, 레이저 빔(104)은, 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔을 적절하게 적용할 수 있다. 펄스 발진의 레이저 빔에 있어서는, 통상, 수십 Hz 내지 수백 Hz의 주파수대를 사용하지만, 그것보다도 현저하게 높은 10MHz 이상의 발진주파수, 펄스폭이 피코(pico)초대, 또는 펨토(femto)초(10-15초)대의 주파수를 갖는 펄스 발진 레이저를 사용하여도 좋다.
레이저 빔(104)의 단면형상은, 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋다. 또한, 이러한 단면형상이 되도록 광학계에서 가공하는 것이 바람직하다.
레이저 빔(104)의 에너지 또는 파워는, 광 흡수층내에서의 기체의 방출이나 광 흡수층의 승화 등을 시킬 수 있는 정도가 바람직하다.
기판상의 소망 영역에 층을 전사하기 위해서는, 기판, 투광성을 갖는 기판, 및 마스크를 고정하여, 레이저 빔을 2차원적으로 주사하면 좋다. 또한, 레이저 빔의 조사위치 및 마스크를 고정하여, 투광성을 갖는 기판 및 기판을 2차원적으로 이동하여, 기판에 소망의 형상의 층을 전사할 수도 있다.
레이저 빔(104)의 조사는 대기압하, 또는 감압하에서 행할 수 있다. 감압하에서 행하면, 광 흡수층의 전사가 용이해진다. 더욱이, 기판(100)을 가열하면서 레이저 빔을 광 흡수층(103)에 조사하여도 좋다. 이 경우도 광 흡수층의 전사가 용이해진다.
이 결과, 광 흡수층(103)에 있어서, 레이저 빔(104)이 흡수되고, 레이저 빔(104)의 에너지에 의해 광 흡수층(103)의 일부가 해리하고, 도 1b에 도시하는 바와 같이, 기판(100)상에 층(105a)을 전사할 수 있다. 또한, 투광성을 갖는 기판(102)상에는, 광 흡수층의 잔존부(105b)가 잔존한다. 또, 기판(100)상에 층(105a)을 전사한 후, 층(105a)에 레이저 빔을 조사하여도 좋다. 또한, 기판(100)상에 층(105a)을 전사한 후, 층(105a)을 가열하여도 좋다. 이러한 공정에 의해, 전사한 층과 기판의 밀착성을 높일 수 있다. 또한, 전사한 층의 밀도를 높일 수 있다. 더욱이, 전사한 층(105a)이 반도체층인 경우, 결정성 반도체층 또는 비정질 반도체층중에 0.5nm 내지 20nm의 결정립을 관찰할 수 있는 미결정 반도체층 을 형성할 수 있다.
또, 여기에서는, 레이저 빔을 사용한 전사는, 레이저 빔이 조사된 광 흡수층이, 레이저 빔의 에너지 흡수영역에서 분리되지 않고, 흡수영역 및 비흡수영역의 계면에서만 해리하여 기판에 전사되는 경우나, 레이저 빔의 에너지 흡수영역에서 분리하여 기판에 전사되는 경우를 포함한다. 또한, 레이저 빔이 조사된 광 흡수층에 있어서, 레이저 빔의 에너지를 흡수하여 용융 증발하여 기판에 전사되는 경우도 포함한다.
이상의 공정에 의해, 포토리소그래피 공정을 사용하지 않더라도, 기판상에 선택적으로 광 흡수층의 일부를 사용하여 층을 형성할 수 있다.
다음에, 광 흡수층 및 광 흡수층에 접하는 층을 선택적으로, 기판상에 전사하는 방법에 관해서, 도 2를 사용하여 설명한다.
도 2a에 도시하는 바와 같이, 투광성을 갖는 기판(102)의 한쪽 면에 광 흡수층(111) 및 광 흡수층(111)에 접하는 층(112)을 형성한다. 또한, 투광성을 갖는 기판(102)의 다른쪽 면측에 마스크(101)를 설치한다. 또한, 광 흡수층(111)에 접하는 층(112)에 대향하도록 기판(100)을 설치한다.
여기에서는, 광 흡수층(111)으로서는, 도 1에 도시하는 광 흡수층(103)과 동일한 재료를 사용하여 형성할 수 있다.
광 흡수층(111)에 접하는 층(112)은, 도전층, 반도체층, 절연층을 적절하게 형성할 수 있다. 또한, 광 흡수층(111)에 접하는 층(112)은 단층만이 아니라, 복수의 층이 적층된 다층이어도 좋다.
다음에, 마스크(101)측으로부터, 마스크(101) 및 투광성을 갖는 기판(102)을 통하여 광 흡수층(111)에 레이저 빔(104)을 조사한다.
이 결과, 광 흡수층(111)에 있어서, 레이저 빔(104)이 흡수되고, 레이저 빔(104)의 에너지에 의해 광 흡수층(111)의 일부가 해리된다. 이 때, 광 흡수층(111)에 접하는 층(112)에도 상기 에너지가 전달되어, 도 2b에 도시하는 바와 같이, 기판(100)상에 층(113a)을 전사할 수 있다. 또한, 투광성을 갖는 기판(102)상에는, 광 흡수층(111) 및 광 흡수층(111)에 접하는 층(112)의 잔존부(113b)가 잔존한다.
또, 도 2에 있어서는, 광 흡수층(111) 및 광 흡수층에 접하는 층(112)이 기판(100)에 전사되었지만 그것에 한정되는 것은 아니다.
도 3에 도시하는 바와 같이, 광 흡수층에 접하는 층의 일부(115a)만이 기판(100)상에 전사되고, 투광성을 갖는 기판(102)상에는 광 흡수층(111)이 잔존하여도 좋다.
또, 도 1 내지 도 3에 있어서는, 투광성을 갖는 기판과 마스크를 별개로 하여 도시하였지만 이것에 한정되지 않으며, 투광성을 갖는 기판에 마스크를 형성하여도 좋다. 즉, 투광성을 갖는 기판의 한쪽 면에는, 광 흡수층을 형성하고, 투광성을 갖는 기판의 다른쪽 면에 마스크를 형성하여도 좋다. 마스크의 대표예로서는, 차광층, 반사층, 마이크로렌즈, 위상 시프트 마스크 등이 있다.
이상의 공정에 의해, 포토리소그래피 공정을 사용하지 않더라도, 기판상에 선택적으로 광 흡수층에 접하는 층의 일부를 사용하여 층을 형성할 수 있다. 이 결과, 광을 흡수하지 않은 층이라도 광 흡수층에 접하도록 형성함으로써, 선택적으로 기판상에 전사할 수 있다.
여기에서, 상기 레이저 빔을 사용한 전사방법에 있어서, 광 흡수층이 형성된 투광성을 갖는 기판, 및 광 흡수층에 대향하는 기판의 위치관계에 관해서, 도 4를 사용하여 설명한다. 또, 도 4는, 광 흡수층에 대향하는 기판, 및 마스크의 위치관계를 도시하는 단면도이다. 또한, 여기에서는, 도 1에 도시하는 구조를 대표 형태로서 사용하지만, 도 2 또는 도 3에 도시하는 구조에 적절하게 사용할 수 있다.
도 4a에 도시하는 바와 같이, 기판(100)의 표면과, 광 흡수층이 형성되는 투광성을 갖는 기판(102)은, 광 흡수층(103)을 사이에 끼워 배치되는, 소위 콘택트 방식을 사용할 수 있다. 이 때의, 기판(100) 및 광 흡수층(103)이 접하여도 좋다. 이 경우, 광 흡수층에 레이저 빔을 조사하였을 때, 광 흡수층의 일부를 전사하는 거리가 짧기 때문에, 광 흡수층의 일부를 기판상에 용이하게 전사할 수 있기 때문에, 스루풋을 향상시킬 수 있다.
또한, 도 4b에 도시하는 바와 같이, 기판(100) 및 투광성을 갖는 기판(102)은, 프레임 등의 보유부재(116)를 끼우도록 배치되고, 기판(100) 및 투광성을 갖는 기판(102)의 사이에 일정 간격을 유지하는, 소위 프록시미티(proximity) 방식을 사용할 수 있다. 이 경우도, 기판(100)의 표면과, 광 흡수층(103)이 형성되는 투광성을 갖는 기판(102)은, 광 흡수층(103)을 사이에 끼워 배치된다. 이 경우, 광 흡수층(103)의 표면에 대미지를 주지 않고서, 기판과 투광성을 갖는 기판을 설치할 수 있기 때문에, 수율이 향상된다.
또한, 도 4c에 도시하는 바와 같이, 광 흡수층(103) 및 기판(100)의 사이에 스페이서(117)를 형성하고, 기판(100) 및 투광성을 갖는 기판(102)은, 스페이서(117)를 끼우도록 배치되어도 좋다. 또, 스페이서는, 도 2 및 도 3에 도시하는 바와 같은 공정의 경우, 광 흡수층(103)에 접하는 층과 기판(100)으로 스페이서(117)를 끼운다. 스페이서(117)로서는, 구형(球狀) 스페이서, 주형(柱狀) 스페이서를 적절하게 사용할 수 있다.
이 때 스페이서(117)의 높이 H는, 광 흡수층(103)에 레이저 빔을 조사함으로써 기판상에 전사되는 층(118)의 두께 d의 2.5 내지 20배인 것이 바람직하다. 이 범위보다 스페이서의 높이 H가 높으면, 전사되는 층(118)의 균일성을 유지하는 것이 곤란해진다.
도 4c에 도시하는 바와 같이, 기판(100)상에 복수의 스페이서(117)를 형성함으로써, 대면적기판을 사용한 경우라도, 투광성을 갖는 기판(102)과 기판(100)의 간격을 일정하게 유지할 수 있다.
또, 도 4에 있어서, 투광성을 갖는 기판(102)을 사이에 끼워 기판(100) 및 마스크(101)가 설치된다.
또한, 미러 프로젝션 방식이나 스테퍼(stepper) 방식을 사용할 수 있다. 이 경우, 광원과 미러나 렌즈와 같은 광학계와의 사이에 마스크를 설치하고, 미러나 렌즈와 같은 광학계와 기판의 사이에서, 기판에 대향하도록 투광성을 갖는 기판을 설치하면 좋다. 미러 프로젝션 방식이나 스테퍼 방식을 사용함으로써, 층의 형상 및 위치를 정밀도 높게 전사할 수 있다.
다음에, 도 1 내지 도 4에서 사용하는 것이 가능한 마스크에 관해서 이하에 나타낸다. 이하, 도 1 내지 도 4에서 사용하는 것이 가능한 마스크에 관해서 도 1에 도시하는 구조를 대표 형태로서 사용하지만, 도 2 또는 도 3에 도시하는 구조를 적절하게 사용할 수 있다.
도 1 내지 도 4에서 사용하는 것이 가능한 마스크로서, 도 5a에 도시하는 바와 같은 바이너리 마스크(121a)를 사용할 수 있다. 바이너리 마스크(121a)는, 석영 등의 투광성을 갖는 기판(122)상에, 크롬이나 산화크롬 등의 광을 흡수하는 차광층(123)이 선택적으로 형성되어 있다. 차광층(123)이 형성되지 않은 영역에서, 광을 투과할 수 있다.
또한, 광 흡수층에 조사되는 레이저 빔의 에너지가 높을 때, 도 5b에 도시하는 바이너리 마스크(121b)와 같이, 투광성을 갖는 기판(122) 및 차광층(123)의 사이에 반사층(124)을 형성하는 것이 바람직하다. 반사층(124)을 형성함으로써, 차광층에 있어서의 레이저 빔의 흡수량을 저감시킬 수 있다. 이 때문에, 레이저 빔(104)의 광흡수에 의한 에너지의 열전화(熱轉化) 및 상기 열로부터 차광층의 패턴이 변형되는 것을 회피할 수 있다.
반사층(124)으로서는, 유전체 미러나 반사성을 갖는 층을 사용할 수 있다. 유전체 미러란, 굴절율이 다른 2종류의 투명한 절연층을 교대로 적층한 것이다. 이 때 2종류의 투명한 절연층의 굴절율이 클수록, 또한 층수가 많을수록 반사 효율은 높아진다. 또, 유전체 미러는 조사되는 레이저 빔의 파장에 의해 적절하게 적층하는 재료를 선택한다. 예를 들면 가시광을 반사하는 유전체 미러의 적층 구조 로서는, 이산화티탄 및 이산화규소의 적층 구조, 황화아연 및 플루오르화마그네슘의 적층 구조, 비정질 실리콘 및 질화규소의 적층 구조 등이 있다.
또한, 반사성을 갖는 층으로서, 알루미늄, 금, 은, 니켈 등으로 형성되는 층을 사용하여도 좋다. 또한, 유전체 미러 및 반사성을 갖는 층을 적층시켜도 좋다.
또한, 도 1 내지 도 4에서 사용하는 것이 가능한 마스크로서, 위상 시프트 마스크를 사용할 수 있다. 위상 시프트 마스크를 사용함으로써, 미세한 형상을 갖는 층, 대표적으로는 폭이 작은 층, 또는 폭 및 길이가 작은 층을 형성할 수 있다.
처음으로, 위상 시프트 마스크로서 레벤슨(Levenson) 위상 시프트 마스크에 관해서 설명한다. 도 6a에 도시하는 위상 시프트 마스크(131)는, 복수의 미세한 요철이 규칙적으로 기판 표면에 형성된 것이다. 상기 요철에 의해, 위상 시프트 마스크를 투과하는 레이저 빔의 위상을 변조하여, 부분적으로 소멸 간섭을 발생시키고, 레이저 빔의 강도의 주기를 변조하는 것이 가능하다. 여기에서는, 인접하는 요철의 사이에서 위상차가 180°가 되는 요철을 형성한다. 이 결과, 도 6b에 도시하는 바와 같이, 위상(132)에 180°의 차가 생긴다. 이들의 광을 간섭시키면, 도 6c에 도시하는 바와 같은, 레이저 빔의 강도 분포(133)를 갖는다.
도 6c에 도시하는 바와 같은 레이저 빔을, 도 6a에 도시하는 바와 같이 광 흡수층(103)에 조사함으로써, 광 흡수층에 레이저 빔이 흡수되는 영역과 흡수되지 않은 영역의 차를 충분히 확보할 수 있다.
이 결과, 도 6d에 도시하는 바와 같이, 미세한 폭의 층(134a)을 기판(100)에 전사할 수 있다. 또, 도 6d에 있어서, 광 흡수층의 잔존부(134b)가 투광성을 갖는 기판(102)상에 잔존한다.
여기에서, 위상 시프트 마스크의 요철과 레이저 빔의 빔 스폿의 위치에 관해서 도 7을 사용하여 설명한다. 도 7은, 위상 시프트 마스크의 상면도이다.
도 7a에 도시하는 바와 같이, 위상 시프트 마스크의 볼록부(131a) 및 오목부(131b)의 계면과 빔 스폿의 폭방향이 평행하게 되도록, 빔 스폿을 배치하고, 레이저 빔을 주사할 수 있다. 또한, 이 때의 레이저 빔의 주사방향은 볼록부(131a) 및 오목부(131b)의 계면과 평행하다. 또, 레이저 빔 및 위상 시프트 마스크의 위치를 고정하고, 투광성을 갖는 기판 및 기판을, 볼록부(131a) 및 오목부(131b)의 계면과 평행한 방향으로 이동하여, 기판에 층을 전사하여도 좋다.
또한, 도 7b에 도시하는 바와 같이, 위상 시프트 마스크의 볼록부(131a) 및 오목부(131b)의 계면과 빔 스폿의 길이 방향이 평행하게 되도록, 빔 스폿을 배치하여, 레이저 빔을 주사할 수 있다. 또한, 이 때의 레이저 빔의 주사방향은 볼록부(131a) 및 오목부(131b)의 계면과 수직이다. 또, 레이저 빔 및 위상 시프트 마스크의 위치를 고정하고, 투광성을 갖는 기판 및 기판을, 볼록부(131a) 및 오목부(131b)의 계면과 수직인 방향으로 이동하여, 기판에 층을 전사하여도 좋다.
또한, 도 7c에 도시하는 바와 같이, 위상 시프트 마스크의 요철을 격자형으로 하여도 좋다. 즉, 볼록부(136a)가 대각선상에 나란히 배열되고, 그 사이를 메우도록 오목부(131b)가 배치되어 있어도 좋다. 이러한 경우, 도 6c에 도시하는 바와 같은 레이저 빔의 강도가 2차원적으로 형성된다.
다음에, 위상 시프트 마스크 및 바이너리 마스크를 사용하여, 선택적으로 기 판상에 층을 전사하는 형태에 관해서, 도 8을 사용하여 설명한다.
도 8a는, 게이트 배선 및 게이트 전극을 형성하기 위한 마스크의 일 형태의 상면도이다. 게이트 배선 및 게이트 전극을 형성하는 영역에 개구부를 갖는 차광층(143)이 형성된 바이너리 마스크(121)와, 게이트 전극의 형성영역에 위상 시프트 마스크(141)가 포개진다. 도 8a의 A-B의 단면도를 도 8b에 도시한다.
도 8b에 도시하는 바와 같이, 게이트 전극을 형성하는 영역에서는 위상 시프트 마스크(141)에 있어서 오목부 및 볼록부가 형성된다. 또한, 게이트 배선 및 게이트 전극을 형성하지 않은 영역에는, 레이저 빔은 조사하지 않기 때문에 바이너리 마스크(121)에 차광층(143)이 형성된다. 또, 바이너리 마스크(121)로서는, 도 5에서 도시한 바이너리 마스크(121a, 121b)를 적절하게 사용할 수 있다. 또한, 차광층(143)은, 도 5b에 도시하는 차광층(123) 또는 반사층(124)과 동일한 재료로 형성할 수 있다.
위상 시프트 마스크(141)를 통과하는 레이저 빔은, 도 8c에 도시하는 바와 같이, 위상 144에 180°의 차가 나온다. 이들의 광을 간섭시키면, 도 8d에 도시하는 바와 같이, 레이저 빔의 강도 145를 갖는다. 즉, 도 8d에 도시하는 바와 같은 레이저 빔을 광 흡수층(103)에 조사함으로써, 게이트 전극이 형성되는 영역에서, 광 흡수층에 레이저 빔이 흡수되는 영역과 흡수되지 않은 영역의 차를 충분히 확보할 수 있다. 또한, 배선영역에서는, 레이저 빔을 조사할 수 있다.
이 결과, 폭이 굵은 게이트 배선 및, 폭이 좁은 게이트 전극(146)을 동시에 형성할 수 있다. 즉, 바이너리 마스크 및 위상 시프트 마스크를 겹쳐서 레이저 빔 을 조사함으로써, 소망의 영역에 소정의 폭의 층을 선택적으로 형성할 수 있다.
여기에서는, 바이너리 마스크(121) 및 위상 시프트 마스크(141)를 겹쳐서 광 흡수층에 레이저 빔을 조사하였지만, 이것 대신에, 위상 시프트 마스크(141)에 차광층(143)을 형성하여도 좋다. 이렇게 하면, 바이너리 마스크(121) 및 위상 시프트 마스크(141)의 얼라인먼트 정밀도를 높이는 것이 가능하고, 수율을 향상시킬 수 있다.
또한, 위상 시프트 마스크로서, 오목부 또는 볼록부의 상면 형상이 원형인 위상 시프트 마스크를 사용할 수 있다.
도 9a는, 오목부 또는 볼록부의 상면 형상이 원형인 위상 시프트 마스크의 상면도이다. 여기에서는, 기판에 상면 형상이 원형인 오목부(152)를 형성한 예를 도시한다. 또한, 레이저 빔을 조사할 필요가 없는 영역에서는, 차광층(153)을 형성한다. 도 9a의 A-B의 단면을 도 9b 및 도 9c에 도시한다.
도 9b에 도시하는 바와 같이, 위상 시프트 마스크(150) 및 투광성을 갖는 기판(102)을 통하여 광 흡수층(103)에 레이저 빔(104)을 조사한다. 레이저 빔(104)의 일부는 차광층(153)에서 차광된다. 또한, 오목부(152) 및 볼록부에서 광의 위상이 180° 어긋나기 때문에, 광의 강도차를 충분히 확보할 수 있다. 또, 차광층(153)은, 도 5b에 도시하는 차광층(123) 또는 반사층(124)과 동일한 재료로 형성할 수 있다.
이 결과, 도 9c에 도시하는 바와 같이, 상면 형상이 원형인 층(154a)을 기판(100)에 전사할 수 있다. 또, 도 9c에 있어서, 광 흡수층(103)의 잔존부(154b) 가 투광성을 갖는 기판(102)상에 잔존한다.
또, 도 6 내지 도 9에 있어서는, 투광성을 갖는 기판의 표면에 요철을 형성하여 레이저 빔의 위상차를 형성하는 형태를 도시하였지만, 이것 대신에, 차광층 및 위상 시프터재를 사용하여 레이저 빔의 위상차를 형성하는 위상 시프트 마스크를 사용할 수 있다.
다음에, 위상 시프트 마스크로서 하프톤(halftone)형 위상 시프트 마스크에 관해서 설명한다.
하프톤형 위상 시프트 마스크(160)는, 도 10a에 도시하는 바와 같이, 석영 등의 투광성을 갖는 기판(122)상에, 차광층 대신에 반투과성의 위상 시프터재(162)가 선택적으로 형성되어 있다. 이 때의 레이저 빔의 진폭 분포(163)는, 도 10b에 도시하는 바와 같이, 위상 시프터재(162)를 통과한 광과, 위상 시프터재(162)가 없는 영역을 통과한 광에서 진폭 분포가 반전한다.
이 결과, 도 10c에서 도시하는 바와 같이, 위상 시프터재(162)의 계면에서는, 레이저 빔의 강도 분포(164)가 급준하게 증가한다.
도 10c에 도시하는 바와 같은 강도 분포를 갖는 레이저 빔을 광 흡수층(103)에 조사함으로써, 광 흡수층에 레이저 빔이 흡수되는 영역과 흡수되지 않은 영역의 차를 충분히 확보할 수 있다.
이 결과, 도 10d에 도시하는 바와 같이, 미세한 폭의 층(165a)을 기판(100)에 전사할 수 있다. 또, 도 10d에 있어서, 광 흡수층의 잔존부(165b)가 투광성을 갖는 기판(102)상에 잔존한다.
또한, 도 1 내지 도 4에서 사용하는 것이 가능한 마스크로서, 마이크로렌즈 또는 마이크로 렌즈 어레이 등의 적어도 꼭지부 주변에 곡률을 갖고, 바람직하게 전체가 볼록 렌즈 또는 오목 렌즈와 같이 반구형인 마이크로렌즈를 갖는 마스크를 사용할 수 있다. 또, 마이크로렌즈는 레이저 빔이 조사되는 측으로 볼록하거나 또는 오목하면, 레이저 빔을 광 흡수층으로 집광할 수 있다. 도 11에 있어서는, 마이크로 렌즈 어레이를 갖는 마스크를 사용하여 설명한다.
마스크(171)의 표면에는, 마이크로 렌즈 어레이가 형성된다. 또한, 레이저 빔을 조사할 필요가 없는 영역에서는, 차광층(173)을 형성한다. 또, 차광층(173)은, 도 5b에 도시하는 반사층(124)과 동일한 재료로 형성할 수 있다.
도 11a에 도시하는 바와 같이, 마스크(171) 및 투광성을 갖는 기판(102)을 통하여 광 흡수층(103)에 레이저 빔(104)을 조사한다. 레이저 빔(104)의 일부는 차광층(173)으로 차광된다. 또한, 마이크로 렌즈 어레이의 각 렌즈에 있어서 광이 집광된다. 이 때문에, 집광된 레이저 빔(104)이 선택적으로 광 흡수층(103)에 조사된다.
이 결과, 도 11b에 도시하는 바와 같이, 미세한 형상의 층(174a)을 기판(100)에 전사할 수 있다. 또, 도 11c에 있어서, 광 흡수층(103)의 잔존부(174b)가 투광성을 갖는 기판(102)상에 잔존한다.
또, 마이크로 렌즈 어레이 대신에, 투광성을 갖는 기판상에 선택적으로 투명한 조성물을 토출하여 소성하여 마이크로렌즈를 형성하여도 좋다. 이러한 마이크로렌즈는, 폴리이미드, 아크릴, 아세트산비닐수지, 폴리비닐아세탈, 폴리스티렌, AS수지, 메타크릴수지, 폴리프로필렌, 폴리카보네이트, 셀룰로이드, 아세테이트플라스틱, 폴리에틸렌, 메틸펜텐수지, 염화비닐수지, 폴리에스테르수지, 요소수지로 형성할 수 있다. 또한, PSG(인유리), BPSG(인붕소유리), 실리케이트계 SOG(Spin on Glass), 폴리실라잔계 SOG나, 알콕시실리케이트계 SOG, 폴리메틸실록산등으로 대표되는 Si-CH3 결합을 갖는 SiO2로 형성할 수 있다.
본 실시 형태에서 나타내는 바와 같은 레이저 빔을 사용한 전사방법에 의해, 기판상에 도전층, 반도체층, 절연층을 선택적으로 형성할 수 있다. 또한, 배선의 결함을 보수하는 리페어 공정에도 사용할 수 있다. 특히 마스크로서 위상 시프트 마스크나 마이크로렌즈를 갖는 마스크를 사용함으로써, 배선간의 폭이 좁은 영역에서의 배선의 결함의 보수가 가능하다. 이 결과, 반도체 장치의 수율을 향상시켜, 양산성을 높이는 것이 가능하다.
(실시 형태 2)
본 실시 형태에서는, 실시 형태 1을 사용한 반도체 소자의 제조방법에 관해서, 도 12를 사용하여 설명한다.
여기에서는, 반도체 소자로서, 역스태거형의 박막 트랜지스터(188)를 사용하여 설명한다. 또, 역스태거형 박막 트랜지스터에 한정되지 않고, 순스태거형 박막 트랜지스터, 코플레이너형 박막 트랜지스터, 다이오드, M0S 트랜지스터 등의 반도체 소자를 제조할 수도 있다.
도 12a에 도시하는 바와 같이, 투광성을 갖는 기판(102)의 한쪽 면상에 광 흡수층(181)을 형성한다. 여기에서는, 광 흡수층(181)으로서, 투광성을 갖는 기판(102)상에 스퍼터링법에 의해 두께 10 내지 1000nm 이상의 텅스텐층을 형성한다. 또한, 광 흡수층(181)에 대향하도록 기판(100)을 설치한다. 또한, 투광성을 갖는 기판의 다른쪽 면측에 마스크(101)를 설치한다. 또, 투광성을 갖는 기판(102)의 한쪽 면과 다른쪽 면은 대향하는 면이다.
다음에, 마스크(101) 및 투광성을 갖는 기판(102)을 통하여 레이저 빔(104)을 조사한다. 이 결과, 도 12b에 도시하는 바와 같이, 레이저 빔이 조사된 광 흡수층을 기판(100)상에 전사한다. 여기에서, 전사된 광 흡수층을 층(182)으로 나타낸다. 층(182)은 게이트 전극으로서 기능한다.
또, 게이트 전극으로서 기능하는 층(182)을, 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 액적토출법을 사용하여 형성하여도 좋다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판상에 도전층을 형성한 후, 포토리소그래피 공정에 의해 선택적으로 도전층을 에칭하여, 층(182)을 형성하여도 좋다.
다음에, 도 12c에 도시하는 바와 같이, 기판(100) 및 층(182)상에 게이트 절연층(180)을 형성한다. 여기에서는, 플라즈마 CVD법에 의해, 50 내지 200nm의 질화규소층을 형성한다.
다음에, 투광성을 갖는 기판(179)상에 광 흡수층(183), 절연층(184), 및 반도체층(185)을 형성한다. 여기에서는, 광 흡수층(183)으로서, 10 내지 50nm의 산화아연층을 형성하고, 절연층(184)으로서 10 내지 50nm의 산화질화규소층, 반도체 층(185)으로서 두께 50 내지 150nm의 비정질규소층을 각각 플라즈마 CVD법에 의해 형성한다.
다음에, 기판(100)상의 게이트 절연층(180) 및 투광성을 갖는 기판(179)상의 반도체층(185)이 대향하도록 설치하고, 투광성을 갖는 기판(179)상에 마스크(101)를 설치한 후, 마스크(101) 및 투광성을 갖는 기판(179)을 통하여 광 흡수층(183)에 레이저 빔(104)을 조사한다.
또, 이 때, 감압하에 있어서 레이저 빔(104)을 광 흡수층(183)에 조사하여도 좋다. 또한, 기판(100)을 가열하면서 광 흡수층(183)에 레이저 빔(104)을 조사하여도 좋다.
이 결과, 도 12d에 도시하는 바와 같이, 기판(100)의 게이트 절연층(180)상에 반도체층(185a), 절연층(184a), 및 광 흡수층(183a)이 전사된다. 이 후, 반도체층(185a) 상의 광 흡수층(183a) 및 절연층(184a)을 제거한다. 또, 여기에서는, 절연층(184a)은 광 흡수층(183a)이, 반도체층(185a)에 혼입하는 것을 막는 블로킹층으로서 기능한다. 또한, 광 흡수층(183a)을 에칭할 때의 에칭 스토퍼층으로서 기능한다. 이 때문에, 광 흡수층(183)에 접하도록 절연층(184)을 형성함으로써, 전사에 의한 반도체층(185a)을 제조할 때에, 불순물이 반도체층에 혼입되는 것을 방지하는 것이 가능한 동시에, 반도체층(185a)의 막두께의 균일성을 높일 수 있다.
또한, 절연층(184a) 및 광 흡수층(183a)을 제거한 후, 반도체층(185a)에 레이저 빔을 조사하여도 좋다. 또한, 반도체층(185a)을 가열하여도 좋다. 이 결과, 결정성 반도체층 또는 미결정 반도체층을 형성할 수 있다.
또, 반도체층(185a)을, 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 액적토출법을 사용하여 형성하여도 좋다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판상에 반도체층을 형성한 후, 포토리소그래피 공정에 의해 선택적으로 도전층을 에칭하여, 반도체층(185a)을 형성하여도 좋다.
다음에, 도 12e에 도시하는 바와 같이, 반도체층(185a) 상에 콘택트층(186)을 형성한다. 여기에서는, 층(182)과 동일한 형성방법에 의해, 콘택트층(186)으로서, 인이 도프된 비정질규소층을 형성한다. 또한, 콘택트층(186)을, 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 액적토출법을 사용하여 형성하여도 좋다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판상에 형성한 후, 포토리소그래피 공정에 의해 선택적으로 에칭하여, 콘택트층(186)을 형성하여도 좋다.
다음에, 도 12f에 도시하는 바와 같이, 콘택트층(186)상에 배선(187)을 형성한다. 배선(187)의 형성방법으로서는, 층(182)과 동일하게 형성할 수 있다. 또한, 액적토출법에 의해 도전성 페이스트를 적하하여 소성하여 배선(187)을 형성하여도 좋다. 여기에서는, 층(182)과 동일한 수법에 의해, 알루미늄층을 형성한다. 또한, 배선(187)을, 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 액적토출법을 사용하여 형성하여도 좋다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판상에 도전층을 형성한 후, 포토리소그래피 공정에 의해 상기 도전층을 선택적으로 에칭하여, 배선(187)을 형성하여도 좋다.
또한, 도 12e 및 도 12f와 같이 콘택트층(186) 및 배선(187)을 별도의 공정에서 형성하지 않고, 층(182)과 동일하게, 콘택트층(186) 및 배선(187)을 동시에 전사하여도 좋다.
또, 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 방법을, 액적토출법이라고 한다.
이상의 공정에 의해 레이저 빔을 사용한 전사방법에 의해 반도체 소자를 제조할 수 있다.
(실시 형태 3)
본 실시 형태에서는, 신뢰성도 높고, 보다 간략화한 공정에서 저비용으로 제조하는 것을 목적으로 한 콘택트홀의 형성방법에 관해서, 도 13 및 도 14를 사용하여 설명한다.
절연층을 개재하여 도전층끼리를 전기적으로 접속하는 경우, 절연층에 개구(소위 콘택트홀)를 형성한다. 이 경우, 절연층상에 마스크층을 형성하지 않고, 레이저 빔의 조사에 의해서 선택적으로 개구를 형성한다. 제 1 도전층을 형성하고, 상기 제 1 도전층상에 절연층을 적층 형성하고, 제 1 도전층 및 절연층의 적층에 있어서 개구를 형성하는 영역에 선택적으로, 절연층측으로부터 레이저 빔을 조사한다. 제 1 도전층을 레이저 빔을 흡수하는 도전재료로 형성함으로써, 레이저 빔은 절연층을 투과하지만, 제 1 도전층에 흡수된다. 제 1 도전층은 흡수한 레이저 빔의 에너지에 의해서 가열되어 증발하고, 위에 적층하고 있던 절연층을 파괴한다. 따라서, 제 1 도전층 및 절연층에 개구가 형성되고, 절연층하의 도전층의 일부가 개구의 측벽 및 저면(또는 측벽만)에 노출된다. 노출된 제 1 도전층과 접하도록 개구에 제 2 도전층을 형성함으로써, 제 1 도전층 및 제 2 도전층은 절연층을 개재하여 전기적으로 접속할 수 있다. 요컨대, 본 발명에 있어서는, 도전층상에 형성된 절연층으로의 개구 형성을, 도전층에 레이저 빔을 조사하고, 레이저 어브레이션(laser ablation)에 의해서 도전층의 레이저 조사영역을 증발시키고, 절연층에 개구를 형성한다.
도 13을 사용하여 구체적으로 설명한다. 본 실시 형태에서는, 도 13a에 도시하는 바와 같이, 기판(720)상에, 도전층(721a), 레이저 빔을 흡수하는 도전층(721b), 절연층(722)을 형성한다.
도전층(721a), 및 레이저 빔을 흡수하는 도전층(721b)은 적층 구조로 되어 있고, 본 실시 형태는, 레이저 빔을 흡수하는 도전층(721b)에 비교적 증발하기 쉬운 저융점 금속(본 실시 형태에서는 크롬)을 사용하고, 도전층(721a)에는 레이저 빔을 흡수하는 도전층(721b)보다도 고융점금속(본 실시 형태에서는 텅스텐)을 사용한다.
도 13b에 도시하는 바와 같이, 절연층(722)측으로부터 레이저 빔을 흡수하는 도전층(721b)에 레이저 빔(723)을 선택적으로 조사한다. 레이저 빔이 조사된 영역에서는, 레이저 빔의 에너지에 의해 도전층(721b)의 조사영역이 증발한다. 이 결과, 레이저 빔을 흡수하는 도전층(721b)의 조사영역상의 절연층(722)은 제거되고, 개구(725)를 형성할 수 있다. 또한, 레이저 빔을 흡수하는 도전층(721b)은 도전 층(728a, 728b)으로 분리되고, 절연층(722)은 절연층(727a)과 절연층(727b)으로 분리된다(도 13c 참조.). 개구(725)에 도전층(726)을 형성하고, 도전층(721a), 도전층(728a, 728b)과, 도전층(726)을 전기적으로 접속할 수 있다(도 13d 참조.).
또한, 도 13c에 도시하는 바와 같이, 개구(725)를 형성한 후, 도전층(721a)의 표면에 산화물층이 형성되는 경우, 상기 산화물층을 제거하는 것이 바람직하다. 산화물층의 제거방법으로서는, 웨트에칭(wet etching), 드라이에칭(dry etching) 등을 적절하게 사용할 수 있다. 또, 도전층(721a)이 텅스텐층인 경우, 불화수소산 등의 용액을 사용한 웨트에칭을 행하면, 도전층(721a)이 무르게 되기 때문에, 드라이에칭으로 산화물층을 제거하는 것이 바람직하다.
레이저 빔(723)의 빔 스폿 형상은, 점, 면, 선, 직사각형 등 적절하게 선택할 수 있다. 상기 형상의 레이저 빔을 1점에 조사하여 개구(725)를 형성하여도 좋다. 또한, 상기 형상의 레이저 빔을 1차원적 또는 2차원적으로 주사하고, 선택적으로 개구(725)를 형성하여도 좋다. 레이저 빔(723)은, 실시 형태 1에서 나타내는 레이저 발진기로부터 사출되는 레이저 빔을 적절하게 사용할 수 있다.
도전층(721a, 721b)은 증착법, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다. 또한, 구성물이 소망의 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판) 인쇄, 볼록판 인쇄나 그라비아(오목판) 인쇄 등 소망인 패턴으로 형성되는 방법), 디스펜서법, 선택적인 도포법 등도 사용할 수 있다. 도전층(721a, 721b)으로서 크롬, 몰리브덴, 니켈, 티탄, 코발트, 동, 또는 알루미늄 중 일종 또는 복수를 사용하여 형성할 수 있다.
도 13에 있어서는, 레이저 빔(723)의 조사에 의해서 레이저 빔을 흡수하는 도전층(721b)이 증발하고, 절연층(722)에 개구(725)를 형성하고 있고, 적층되는 도전층(721a)은 잔존하는 예를 도시하였다. 절연층 하에 형성된 도전층에 이르는 개구를 형성하는 다른 예를 도 14a 내지 도 14d에 도시한다.
도 14a는, 절연층 하에 적층된 도전층중 상층의 도전층을 레이저 빔을 흡수하는 도전층으로 하고, 상기 레이저 빔을 흡수하는 도전층의 상방부만이 레이저 빔에 의해 레이저 어브레이션된 예이다. 기판(730)상에 도전층(731), 레이저 빔을 흡수하는 도전층(732), 절연층(733)이 형성되고, 도전층(732), 절연층(733)에 형성된 개구(750)에 도전층(734)이 형성되어 있다. 개구(750)에 있어서 레이저 빔을 흡수하는 도전층(732)이 노출되고, 도전층(734)에 접하여 전기적으로 접속하고 있다.
절연층의 하에 형성되는 도전층은 융점이 다른 복수종의 도전층을 적층하여도 좋고, 물론 단층이어도 좋다. 절연층의 하에 형성되는 레이저 빔을 흡수하는 도전층이 단층의 예를 도 14bc에 도시한다. 도 14b는, 레이저 빔을 흡수하는 도전층의 상방부만이 레이저 빔에 의해 레이저 어브레이션된 예이고, 도 14c는 레이저 빔을 흡수하는 도전층에 있어서 기판(740)이 노출할 때까지 레이저 어브레이션에 의해서 제거된 예이다.
도 14b에 있어서, 기판(735)상에 레이저 빔을 흡수하는 도전층(736), 절연 층(738)이 형성되고, 레이저 빔을 흡수하는 도전층(736), 절연층(738)에 형성된 개구(751)에 도전층(739)이 형성되어 있다. 개구(751)에 있어서 도전층(736)이 노출되어, 도전층(739)에 접하여 전기적으로 접속하고 있다. 도 14b와 같이 도전층의 막두께 방향에서 상방만을 부분적으로 제거하는 경우, 레이저 빔의 조사조건(에너지, 조사시간 등)을 제어하거나, 도전층(736)을 두껍게 형성하면 좋다.
도 14c에 있어서, 기판(740)상에 레이저 빔을 흡수하는 도전층(741), 절연층(743)이 형성되고, 레이저 빔을 흡수하는 도전층(741)의 일부 및 절연층(743)에 형성된 개구(752)에 도전층(744)이 형성되어 있다. 개구(752)에 있어서 레이저 빔을 흡수하는 도전층(741)이 노출되고, 도전층(744)에 접하여 전기적으로 접속하고 있다. 도 14b와 같이, 개구 저면에 있어서 하부 도전층과 상부 도전층이 반드시 접하지 않아도 좋고, 개구의 측면에 노출한 하부 도전층에 접하도록 상부 도전층을 형성하여, 전기적으로 접속하는 구성이어도 좋다.
또한, 콘택트홀로서 기능하는 개구의 형상도 측면이 저면에 대하여 수직이 아니어도 좋고, 도 14d와 같이 개구의 측면이 테이퍼를 갖는 형상이어도 좋다. 도 14d에 있어서, 기판(745)상에 도전층(746), 레이저 빔을 흡수하는 도전층(747), 절연층(748)이 형성되고, 절연층(748) 및 도전층(747)에 개구(753)가 형성되어 있다. 개구(753)는 유발형상이고, 개구(753) 측면은 저면에 대하여 테이퍼를 갖는 형상으로 되어 있다.
이와 같이, 절연층에 형성된 개구에 있어서 절연층 하의 하부 도전층과 절연층상의 상부 도전층을 전기적으로 접속시킨다. 본 실시 형태에서는, 제 1 도전층 상에 레이저 빔을 흡수하는 제 2 도전층을 형성하고, 레이저 빔에 의해서 제 2 도전층을 증발시킴으로써 제 1 도전층 및 제 2 도전층상에 형성된 절연층에 개구를 형성한다. 레이저 빔의 조사조건(에너지강도, 조사시간 등) 및 절연층, 도전층의 재료의 성질(열전도율, 융점, 비점 등)에 따라서 절연층 및 도전층에 형성되는 개구의 크기나 형상은 제어할 수 있다.
[실시예 1]
본 실시예에서는, 박막 트랜지스터에 접속되는 도전층을 갖는 반도체 장치의 제조방법에 관해서, 도 15를 사용하여 설명한다. 여기에서는, 반도체 장치로서 액정표시패널을 형성한다. 또한, 도 15에 있어서는, 액정표시패널의 1화소의 단면도를 도시하고, 이하에 설명한다.
도 15a에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타내는 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮는 절연층(190)을 형성한다. 여기에서는 도포법에 의해 조성물을 도포하여 소성하여 폴리이미드로 형성되는 절연층(190)을 형성한다.
다음에, 실시 형태 3에서 나타내는 수법에 의해 절연층(190)의 일부를 제거하여 개구부를 형성하고, 개구부를 갖는 절연층(191)을 형성한다. 이 후, 배선(187)의 표면에 형성되는 산화물을 제거하여도 좋다.
다음에, 도 15b에 도시하는 바와 같이, 개구부 및 절연층(191)의 표면에 배선(187)에 접속하는 도전층(192)을 형성한다. 또, 도전층(192)은 화소전극으로서 기능한다. 여기에서는, 실시 형태 1에서 나타내는 수법에 의해 산화아연을 사용하 여 도전층(192)을 형성한다. 화소전극으로서 투광성을 갖는 도전층(192)을 형성함으로써 나중에 투과형 액정표시패널을 제조할 수 있다. 또한, 도전층(192)으로서, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 반사성을 갖는 도전층을 형성함으로써, 나중에 반사형 액정표시패널을 제조할 수 있다. 또한, 상기 투광성을 갖는 도전층 및 반사성을 갖는 도전층을 1화소마다 형성함으로써, 반투과형 액정표시패널을 제조할 수 있다.
또, 도 15b에 도시하는 바와 같이, 배선(187)의 표면에서 배선(187) 및 도전층(192)이 접하도록 개구부를 형성할 수 있다.
또한, 도 15c에 도시하는 바와 같이, 콘택트층(186)의 표면에서 배선(187) 및 도전층(192)이 접하도록 개구부를 형성할 수 있다.
이상의 공정에 의해, 액티브 매트릭스 기판을 형성할 수 있다.
다음에, 인쇄법이나 스핀 도포법에 의해, 절연막을 성막하고, 러빙을 하여 배향막(193)을 형성한다. 또, 배향막(193)은, 사방증착법(斜方蒸着法)에 의해 형성할 수도 있다.
다음에, 배향막(264), 제 2 화소전극(대향전극; 263), 및 착색층(262)이 형성된 대향기판(261)에 있어서, 화소부의 주변의 영역에 액적토출법에 의해 폐쇄 루프형의 밀봉재(도시하지 않음.)를 형성한다. 밀봉재에는, 충전제가 혼입되어 있어도 좋고, 또한, 대향기판(261)에는 컬러필터나 차폐막(블랙매트릭스) 등이 형성되어 있어도 좋다.
다음에, 디스펜서식(적하식)에 의해, 밀봉재로 형성된 폐쇄 루프 내측에, 액 정재료를 적하한 후, 진공중에서, 대향기판과 액티브 매트릭스 기판을 접합하고, 자외선 경화를 하여, 액정재료가 충전된 액정층(265)을 형성한다. 또, 액정층(265)을 형성하는 방법으로서, 디스펜서식(적하식)의 대신에, 대향기판을 접착하고 나서 모세관 현상을 사용하여 액정재료를 주입하는 디핑식(dipping)(퍼올림식(pumping))을 사용할 수 있다.
이 후, 주사선, 신호선의 접속 단자부에, 접속도전층을 사이에 세워 배선기판, 대표적으로는 FPC(Flexible Print Circuit)를 접착한다. 이상의 공정에 의해, 액정표시패널을 형성할 수 있다.
또, 본 실시예에서는 TN형의 액정표시패널에 관해서 나타내고 있지만, 상기 의 프로세스는 다른 방식의 액정표시패널에 대해서도 동일하게 적용할 수 있다. 예를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계방식의 액정표시패널에 본 실시예를 적용할 수 있다. 또한, VA(Vertical Alignment) 방식의 액정표시패널에 본 실시예를 적용할 수 있다.
도 16과 도 17은, VA형 액정표시패널의 화소 구조를 도시하고 있다. 도 16은 평면도이고, 도면 중에 도시하는 절단선 I-J에 대응하는 단면 구조를 도 17에 도시하고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는, 하나의 화소에 복수의 화소전극이 있고, 각각의 화소전극에 TFT가 접속되어 있다. 각 TFT는, 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인이 설계된 화소에 있어서, 개개의 화소전극에 인가하는 신호를, 독립하여 제어하는 구성을 갖고 있다.
화소전극(1624)은 개구(콘택트홀; 1623)에 의해, 배선(1618)으로 TFT(1628)와 접속하고 있다. 또한, 화소전극(1626)은 개구(콘택트홀; 1627)에 의해, 배선(1619)으로 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 배선(1602)과, TFT(1629)의 게이트 전극(1603)에는, 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선(1616)은, TFT(1628)와 TFT(1629)에 공통으로 사용되고 있다.
화소전극(1624)과 화소전극(1626)은, 상기 실시 형태와 동일하게 제조할 수 있다.
화소전극(1624)과 화소전극(1626)의 형상은 다르고, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 넓어지는 화소전극(1624)의 외측을 둘러싸도록 화소전극(1626)이 형성되어 있다. 화소전극(1624)과 화소전극(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 의해 다르게 함으로써, 액정의 배향을 제어하고 있다. 대향기판(1601)에는, 차광막(1632), 착색층(1636), 대향전극층(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향전극층(1640)의 사이에는 평탄화막(1637)이 형성되고, 액정의 배향 흐트러짐을 막고 있다. 도 18에 대향기판측의 구조를 도시한다. 대향전극층(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소전극(1624) 및 화소전극(1626)측의 슬릿(1625)을 교대로 맞물리도록 배치함으로써, 기울기 전계가 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이로써, 액정이 배향하는 방향을 장소에 따라서 다르게 할 수 있어, 시야각을 확대하고 있다.
본 실시예는, 상기 실시 형태와 적절하게 자유롭게 조합할 수 있다.
또, 정전 파괴방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속 단자와 소스배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다. 이 경우, 상기 한 TFT와 동일한 공정에서 제조하여, 화소부의 게이트 배선과 다이오드의 드레인 또는 소스배선을 접속함으로써, 정전 파괴를 방지할 수 있다.
본 발명에 의해, 액정표시패널을 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 액정표시패널을 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 액정표시패널을 수율 좋게 제조할 수 있다.
[실시예 2]
본 실시예에서는, 반도체 장치로서 발광 표시 패널의 제조방법에 관해서 설명한다. 도 19에 있어서는, 발광 표시 패널의 1화소를 도시하고, 이하에 설명한다.
실시예 1과 마찬가지로, 도 19a에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타내는 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮고, 또한 개구부를 갖는 절연층(191)을 형성한다.
다음에, 도 19b에 도시하는 바와 같이, 실시예 1과 마찬가지로 배선(187)에 접속하는 제 1 도전층(201)을 형성한다. 또, 제 1 도전층(201)은 화소전극으로서 기능한다.
다음에, 도 19c에 도시하는 바와 같이, 화소전극으로서 기능하는 제 1 도전층(201)의 단부를 덮는 절연층(202)을 형성한다. 이러한 절연층으로서는, 절연층(191) 및 제 1 도전층(201)상에 도시하지 않는 절연층을 형성하고, 상기 절연층에 실시 형태 3에서 나타내는 수법을 사용하여 도전층(201)상의 절연층을 선택적으로 제거함으로써 형성할 수 있다.
다음에, 도 19d에 도시하는 바와 같이, 제 1 도전층(201)의 노출부 및 절연층(202)의 일부에 발광재료를 포함하는 층(203)을 형성하고, 그 위에 화소전극으로서 기능하는 제 2 도전층(204)을 형성한다. 이상의 공정에 의해 제 1 도전층(201), 발광재료를 포함하는 층(203), 및 제 2 도전층(204)으로 구성되는 발광소자(205)를 형성할 수 있다.
여기에서, 발광소자(205)의 구조에 관해서 설명한다.
발광재료를 포함하는 층(203)에, 유기 화합물을 사용한 발광기능을 담당하는 층(이하, 발광층(343)으로 나타냄.)을 형성함으로써, 발광소자(205)는 유기 EL 소자로서 기능한다.
발광성의 유기 화합물로서는, 예를 들면, 9,10-디(2-나프틸)안트라센(약칭:DNA), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭:t-BuDNA),4,4'-비스(2,2-디페닐비닐)비페닐(약칭:DPVBi), 쿠마린30, 쿠마린6, 쿠마린545, 쿠마린545T, 페릴렌, 루브렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP),9,10-디페닐안트라센(약칭:DPA),5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-6-[p-(디메틸아미노)스티릴]-4H-피란(약칭:DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리 딘-9-일)에테닐]-4H-피란(약칭:DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭:BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N,C2'](피콜리네이토)이리듐(약칭:FIrpic),비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N,C2}(피콜리네이토)이리듐(약칭:Ir(CF3ppy)2(pic)),트리스(2-페닐피리디네이토-N,C2')이리듐(약칭:Ir(ppy)3),(아세틸아세토네이토)비스(2-페닐피리디네이토-N,C2')이리듐(약칭:Ir(ppy)2(acac)),(아세틸아세토네이토)비스[2-(2'-티에닐)피리디네이토-N,C3 ']이리듐(약칭:Ir(thp)2(acac)),(아세틸아세토네이토)비스(2-페닐퀴놀리네이토-N,C2)이리듐(약칭:Ir(pq)2(acac)),(아세틸아세토네이토)비스[2-(2'-벤조티에닐)피리디네이토-N,C3 ']이리듐(약칭:Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있다.
또한, 도 21a에 도시하는 바와 같이, 제 1 도전층(201)상에 정공 주입재료로 형성되는 정공 주입층(341), 정공 수송성 재료로 형성되는 정공 수송층(342), 발광성의 유기 화합물로 형성되는 발광층(343), 전자 수송성 재료로 형성되는 전자수송층(344), 전자 주입성 재료로 형성되는 전자주입층(345)에 의해 형성된 발광재료를 포함하는 층(203), 및 제 2 도전층(204)으로 발광소자(205)를 형성하여도 좋다.
정공 수송성 재료는, 프탈로시아닌(약칭:H2Pc), 동프탈로시아닌(약칭:CuPc),바나딜프탈로시아닌(약칭:VOPc)의 외에, 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA),4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:TPD),4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB),4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭:DNTPD),4,4'-비스[N-(4-비페니릴)-N-페닐아미노]비페닐(약칭:BBPB),4,4',4''-트리(N-카바졸릴)트리페닐아민(약칭:TCTA) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA, NPB 등으로 대표되는 방향족 아민 화합물은, 정공을 발생하기 쉽고, 유기 화합물로서 적합한 화합물군이다. 여기에 언급한 물질은, 주로 10-6㎠/Vs 이상의 정공 이동도를 갖는 물질이다.
정공 주입성 재료는, 상기 정공 수송성 재료 외에, 도전성 고분자 화합물에 화학도핑을 실시한 재료도 있고, 폴리스티렌설폰산(약칭:PSS)을 도프한 폴리에틸렌디옥시티오펜(약칭:PEDOT)이나 폴리아닐린(약칭:PAni) 등을 사용할 수도 있다. 또한, 산화몰리브덴, 산화바나듐, 산화니켈 등의 무기반도체의 박막이나, 산화알루미늄 등의 무기절연체의 초박막도 유효하다.
여기에서, 전자 수송성 재료는, 트리스(8-퀴놀리놀레이토)알루미늄(약칭:Alq3),트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3),비스(10-하이드록 시벤조[h]-퀴놀리네이토)벨릴륨(약칭:BeBq2),비스(2-메틸-8-퀴놀리놀레이토)-4-페닐페놀레이토-알루미늄(약칭:BAlq) 등 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체 등으로 이루어지는 재료를 사용할 수 있다. 또한, 이 밖에, 비스[2-(2-하이드록시페닐)벤조옥사졸레이토]아연(약칭:Zn(BOX)2), 비스[2-(2-하이드록시페닐)벤조티아졸레이토]아연(약칭:Zn(BTZ)2) 등의 옥사졸계, 티아졸계 배위자를 갖는 금속 착체 등의 재료도 사용할 수 있다. 또한, 금속 착체 이외에도, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD),1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7),3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭:TAZ),3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭:p-EtTAZ),바소페난트롤린(약칭:BPhen),바소쿠프로인(약칭:BCP) 등을 사용할 수 있다. 여기에 언급한 물질은, 주로 1O-6㎠/Vs 이상의 전자이동도를 갖는 물질이다.
전자주입재료로서는, 상술한 전자 수송성 재료 외에, 플루오르화리튬, 플루오르화세슘 등의 알칼리금속할로겐화물이나, 플루오르화칼슘과 같은 알칼리토류할로겐화물, 산화리튬 등의 알칼리금속산화물과 같은 절연체의 초박막이 잘 사용된다. 또한, 리튬아세틸아세토네이트(약칭:Li(acac))나 8-퀴놀리놀레이토-리튬(약칭:Liq) 등의 알칼리금속 착체도 유효하다. 또한, 상술한 전자 수송성 재료와, Mg, Li, Cs 등의 일함수가 작은 금속을 공증착 등에 의해 혼합한 재료를 사용할 수도 있다.
또한, 도 21b에 도시하는 바와 같이, 제 1 도전층(201), 발광성의 유기 화합물 및 발광성의 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공 수송층(346), 발광성의 유기 화합물로 형성되는 발광층(343), 및 발광성의 유기 화합물에 대하여 전자공여성을 갖는 무기화합물로 형성되는 전자수송층(347)에 의해 형성된 발광재료를 포함하는 층(318), 및 제 2 도전층(204)으로 발광소자(205)를 형성하여도 좋다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공수송층(346)은, 유기 화합물로서, 상기한 정공 수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 주기표 제 4 족 내지 제 12 족의 어느 하나의 전이금속산화물이 전자수용성을 나타내기 쉬워 적합하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제 4 족 내지 제 8 족의 어느 하나의 전이금속산화물은 전자수용성이 높은 것이 많아, 바람직하다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공증착이 가능하여 다루기 쉽기 때문에, 적합하다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자공여성을 갖는 무기화합물로 형성되는 전자수송층(347)은, 유기 화합물로서 상기한 전자수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합 물에 전자를 주기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류금속질화물, 희토류금속질화물이 전자공여성을 나타내기 쉬워 적합하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공증착이 가능하여 다루기 쉽기 때문에, 적합하다.
발광성의 유기 화합물 및 무기화합물로 형성되는 전자수송층(347) 또는 정공수송층(346)은, 전자주입·수송 특성이 우수하기 때문에, 제 1 도전층(201), 제 2 도전층(204) 모두, 거의 일함수의 제한을 받지 않고, 여러 가지 재료를 사용할 수 있다. 또한 구동전압을 저감하는 것이 가능하다.
또한, 발광재료를 포함하는 층(203)으로서, 무기화합물을 사용한 발광기능을 담당하는 층(이하, 발광층(349)이라고 함.)을 가짐으로써, 발광소자(205)는 무기 EL 소자로서 기능한다. 무기 EL 소자는, 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는, 발광재료의 입자를 바인더 중에 분산시킨 발광재료를 포함하는 층을 갖고, 후자는, 발광재료의 박막으로 이루어지는 발광재료를 포함하는 층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는, 도너준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각 전자 천이(core electron transition)를 이용하는 국재형 발광(local light emission)이 있다. 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다. 이하에, 무기 EL 소자의 구조에 관해서 나타낸다.
본 실시예에서 사용할 수 있는 발광재료는, 모체 재료와 발광중심이 되는 불순물원소로 구성된다. 함유시키는 불순물원소를 변화시킴으로써, 여러 가지의 색의 발광을 얻을 수 있다. 발광재료의 제조방법으로서는, 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 전구체(precursor)의 열분해반응에 의한 방법, 역미셀법(reverse micelle method)이나 이들의 방법과 고온 소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은, 모체 재료와, 불순물원소 또는 그 화합물을 칭량하여, 유발(mortar)로 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체 재료에 불순물원소를 함유시키는 방법이다. 소성 온도는, 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋고 대량생산에 적합하다.
액상법(공침법)은, 모체 재료 또는 그 화합물과, 불순물원소 또는 그 화합물을 용액속에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도라도 반응이 진행할 수 있다.
무기 EL 소자의 발광재료에 사용하는 모체 재료로서는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는, 예를 들면, 황화아연, 황화카드뮴, 황화칼슘, 황화이트륨, 황화갈륨, 황화스트론튬, 황화바륨 등을 사용할 수 있다. 또한, 산화물로서는, 예를 들면, 산화아연, 산화이트륨 등을 사용할 수 있다. 또한, 질화물로서는, 예를 들면, 질화알루미늄, 질화갈륨, 질화인듐 등을 사용할 수 있다. 더욱이, 셀렌화아연, 텔루르화아연 등도 사용할 수 있고, 황화칼슘-갈륨, 황화스트론튬-갈륨, 황화바륨-갈륨 등의 3원계의 혼정(ternary mixed crystal)이어도 좋다.
국재형 발광의 발광중심으로 하여, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광중심으로 하여, 도너준위를 형성하는 제 1 불순물원소 및 억셉터 준위를 형성하는 제 2 불순물원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물원소는, 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물원소로서는, 예를 들면, 동(Cu),은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물원소 또는 그 화합물과, 제 2 불순물원소 또는 그 화합물을 각각 칭량하고, 유발로 혼합한 후, 전기로에서 가열, 소성을 한다. 모체 재료로서는, 상술한 모체 재료를 사용할 수 있고, 제 1 불순물원소 또는 그 화합물로서 는, 예를 들면, 불소(F), 염소(Cl), 황화알루미늄 등을 사용할 수 있다. 또한, 제 2 불순물원소 또는 그 화합물로서는, 예를 들면, 동(Cu), 은(Ag), 황화동, 황화은 등을 사용할 수 있다. 소성 온도는, 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다.
또한, 고상반응을 이용하는 경우의 불순물원소로서, 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물원소가 확산되기 쉽고, 고상반응이 진행하기 쉬워지기 때문에, 균일한 발광재료를 얻을 수 있다. 더욱이, 여분의 불순물원소가 들어가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물로서는, 예를 들면, 염화동, 염화은 등을 사용할 수 있다.
또, 이들의 불순물원소의 농도는, 모체 재료에 대하여 0.01 내지 10atom% 이면 좋고, 바람직하게는 0.05 내지 5atom%의 범위이다.
도 21c는, 발광재료를 포함하는 층(203)이 제 1 절연층(348), 발광층(349), 및 제 2 절연층(350)으로 구성되는 무기 EL 소자의 단면을 도시한다.
박막형 무기 EL의 경우, 발광층(349)은, 상기 발광재료를 포함하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피택시법(ALE) 등을 사용하여 형성할 수 있다.
제 1 절연층(348) 및 제 2 절연층(350)은, 특히 한정되지 않지만, 절연성을 갖고, 치밀한 막질인 것이 바람직하고, 더욱이, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘, 산화이트륨, 산화알루미늄, 산화하프늄, 산화탄탈, 티탄산바륨, 티탄산스트론튬, 티탄산아연, 질화실리콘, 산화지르코늄 등이나 이들의 혼합막 또는 2종 이상의 적층을 사용할 수 있다. 제 1 절연층(348) 및 제 2 절연층(350)은, 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 막두께는 특히 한정되지 않지만, 바람직하게는 10 내지 100Onm의 범위이다. 또, 본 실시예의 형태의 발광소자는, 반드시 핫 일렉트론(hot electron)을 필요로 하지 않기 때문에, 박막으로 할 수도 있고, 구동전압을 저하할 수 있는 장점을 갖는다. 바람직하게는, 500nm 이하의 막두께, 보다 바람직하게는 100nm 이하의 막두께인 것이 바람직하다.
또, 도시하지 않지만, 발광층(349)과 절연층(348, 350), 또는 발광층(349)과 제 1 도전층(201), 제 2 도전층(204)의 사이에 버퍼층을 형성하여도 좋다. 이 버퍼층은 캐리어의 주입을 쉽게 하고, 또한 양 층의 혼합을 억제하는 역할을 갖는다. 버퍼층으로서는, 특히 한정되지 않지만, 예를 들면, 발광층의 모체 재료인 황화아연, 황화 셀렌, 황화카드뮴, 황화스트론튬, 황화바륨, 황화동, 플루오르화리튬, 플루오르화칼슘, 플루오르화바륨, 또는 플루오르화마그네슘 등을 사용할 수 있다.
또한, 도 21d에 도시하는 바와 같이, 발광재료를 포함하는 층(203)이 발광층(349) 및 제 1 절연층(348)으로 구성되어도 좋다. 이 경우, 도 21d에 있어서는, 제 1 절연층(348)은 제 2 도전층(204) 및 발광층(349)의 사이에 형성되어 있는 형태를 도시한다. 또, 제 1 절연층(348)은 제 1 도전층(201) 및 발광층(349)의 사이 에 형성되어 있어도 좋다.
또한, 발광재료를 포함하는 층(203)이, 발광층(349)만으로 구성되어도 좋다. 즉, 제 1 도전층(201), 발광재료를 포함하는 층(203), 제 2 도전층(204)으로 발광소자(205)를 구성하여도 좋다.
분산형 무기 EL의 경우, 입자형의 발광재료를 바인더 중에 분산시켜 막형의 발광재료를 포함하는 층을 형성한다. 발광재료의 제조방법에 의해서, 충분히 소망의 크기의 입자가 얻어지지 않는 경우는, 유발 등으로 분쇄 등에 의해서 입자형으로 가공하면 좋다. 바인더란, 입자형의 발광재료를 분산한 상태에서 고정하고, 발광재료를 포함하는 층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는, 바인더에 의해서 발광재료를 포함하는 층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL의 경우, 발광재료를 포함하는 층의 형성방법은, 선택적으로 발광재료를 포함하는 층을 형성할 수 있는 액적토출법이나, 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀 코팅법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막두께는 특히 한정되지 않지만, 바람직하게는, 10 내지 100Onm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 발광재료를 포함하는 층에 있어서, 발광재료의 비율은 50중량% 이상 80중량% 이하로 하면 좋다.
도 21e에 있어서의 소자는, 제 1 도전층(201), 발광재료를 포함하는 층(203), 제 2 도전층(204)을 갖고, 발광재료를 포함하는 층(203)이, 발광재료(352)가 바인더(351)에 분산된 발광층 및 절연층(348)으로 구성된다. 또, 절연층(348)은, 도 21e에 있어서는, 제 2 도전층(204)에 접하는 구조로 되어 있지만, 제 1 도전층(201)에 접하는 구조라도 좋다. 또한, 소자는, 제 1 도전층(201) 및 제 2 도전층(204) 각각에 접하는 절연층을 가져도 좋다. 그 위에, 소자는, 제 1 도전층(201) 및 제 2 도전층(204)에 접하는 절연층을 갖지 않아도 좋다.
본 실시예에 사용할 수 있는 바인더로서는, 유기재료나 무기재료를 사용할 수 있다. 또한, 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기재료로서는, 시아노에틸셀룰로스계 수지와 같이, 비교적 유전율이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 아릴기)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 또한 광경화형 등을 사용할 수 있다. 이들의 수지에, 티탄산바륨이나 티탄산스트론튬 등의 고유전율의 미립자를 적절하게 혼합하여 유전율을 조정할 수도 있다.
또한, 바인더에 사용하는 무기재료로서는, 산화규소, 질화규소, 산소 및 질소를 포함하는 규소, 질화알루미늄, 산소 및 질소를 포함하는 알루미늄, 산화알루 미늄, 산화티탄, 티탄산바륨, 티탄산스트론튬, 티탄산아연, 니오브산칼륨, 니오브산아연, 산화탄탈, 탄탈산바륨, 탄탈산리튬, 산화이트륨, 산화지르코늄, 황화아연, 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함하게 함(첨가 등에 의해서)으로써, 발광재료 및 바인더로 이루어지는 발광재료를 포함하는 층의 유전율을 더욱 제어할 수 있어, 보다 유전율을 크게 할 수 있다.
제조공정에 있어서, 발광재료는 바인더를 포함하는 용액 중으로 분산되지만 본 실시예에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더재료가 용해하여, 발광층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막두께에 적합한 점도의 용액을 제조할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA 라고도 함), 3-메톡시-3메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
무기 EL 발광소자는, 발광재료를 포함하는 층을 협지하는 한 쌍의 전극간에 전압을 인가함으로써 발광이 얻어지지만, 직류구동 또는 교류구동의 어느 것에 있어서도 동작할 수 있다.
여기에서는, 적색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 비스[2,3-비스(4-플루오로페닐)퀴녹 살리네이토]이리듐(아세틸아세토네이트)(약칭:Ir(Fdpq)2(acac))이 첨가된 NPB를 30nm, Alq3를 30nm, 및 플루오르화리튬을 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막두께 200nm의 Al층을 형성한다.
또한, 녹색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 쿠마린545T(C545T)가 첨가된 Alq3를 40nm, Alq3를 30nm, 및 플루오르화리튬을 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막두께 200nm의 Al층을 형성한다.
또한, 청색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP)이 첨가된, 9-[4-(N-카바졸릴)]페닐-10-페닐안트라센(약칭:CzPA)을 30nm, Alq3를 30nm, 및 플루오르화리튬을 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막두께 200nm의 Al층을 형성한다.
다음에, 도전층(204)상에 보호막을 형성하는 것이 바람직하다.
이 후, 주사선, 신호선의 접속 단자부에, 접속도전층을 개재하여 배선기판, 대표적으로는 FPC(Flexible Print Circuit)을 접착한다. 이하의 공정에 의해, 발광 표시 패널을 형성할 수 있다.
또, 정전 파괴방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속 단자와 소스배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다.
여기에서, 도 21a 및 도 21b에서 도시하는 발광소자를 갖는 발광 표시 패널에 있어서, 기판(100)측에 광을 방사하는 경우, 요컨대 하방 방사발광을 하는 경우에 관해서, 도 22a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(188)에 전기적으로 접속하도록, 배선(187)에 접하여, 투광성을 갖는 도전층(484), 발광재료를 포함하는 층(485), 차광성 또는 반사성을 갖는 도전층(486)이 차례로 적층된다. 광이 투과하는 기판(100)은 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
다음에, 기판(100)과 반대측에 광을 방사하는 경우, 요컨대 상방 방사 발광을 하는 경우에 관해서, 도 22b를 사용하여 설명한다. 박막 트랜지스터(188)는, 상술한 박막 트랜지스터와 동일하게 형성할 수 있다. 박막 트랜지스터(188)에 전기적으로 접속하는 배선(187)이 차광성 또는 반사성을 갖는 도전층(463)과 접하여, 전기적으로 접속한다. 차광성 또는 반사성을 갖는 도전층(463), 발광재료를 포함하는 층(464), 투광성을 갖는 도전층(465)이 차례로 적층된다. 도전층(463)은 차광성 또는 반사성을 갖는 금속층이고, 발광소자로부터 방사되는 광을 화살표와 같이 발광소자의 상면으로 반사한다. 또, 차광성 또는 반사성을 갖는 도전층(463)상에 투광성을 갖는 도전층을 형성하여도 좋다. 발광소자로부터 방출하는 광은 도전층(465)을 투과하여 방출된다.
다음에, 기판(100)측과 그 반대측의 양측에 광을 방사하는 경우, 요컨대 양 쪽 방사발광을 하는 경우에 관해서, 도 22c를 사용하여 설명한다. 박막 트랜지스터(188)의 반도체층에 전기적으로 접속하는 배선(187)에, 투광성을 갖는 제 1 도전층(472)이 전기적으로 접속하고 있다. 투광성을 갖는 제 1 도전층(472), 발광재료를 포함하는 층(473), 투광성을 갖는 제 2 도전층(474)이 차례로 적층된다. 이 때, 제 1 투광성을 갖는 도전층(472)과 투광성을 갖는 제 2 도전층(474)의 어느 쪽도, 적어도 가시영역의 광에 대하여 투광성을 갖는 재료, 또는 광을 투과할 수 있는 두께로 형성하면, 양쪽 방사가 실현된다. 이 경우, 광이 투과하는 절연층이나 기판(100)도 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
여기에서, 도 21a 및 도 21b에서 도시하는 발광소자를 갖는 발광 표시 패널의 화소회로, 및 그 동작 구성에 관해서, 도 20을 사용하여 설명한다. 발광 표시 패널의 동작구성은, 비디오신호가 디지털의 표시장치에 있어서, 화소에 입력되는 비디오신호가 전압으로 규정되는 것과, 전류로 규정되는 것이 있다. 비디오신호가 전압에 의해서 규정되는 것으로는, 발광소자에 인가되는 전압이 일정한 것(CVCV)과, 발광소자에 인가되는 전류가 일정한 것(CVCC)이 있다. 또한, 비디오신호가 전류에 의해서 규정되는 것으로는, 발광소자에 인가되는 전압이 일정한 것(CCCV)과, 발광소자에 인가되는 전류가 일정한 것(CCCC)이 있다. 본 실시예에서는, CVCV 동작을 하는 화소를 도 20a 및 도 20b를 사용하여 설명한다. 또한, CVCC 동작을 하는 화소를 도 20c를 사용하여 설명한다.
도 20a 및 도 20b에 도시하는 화소는, 열방향으로 신호선(3710) 및 전원선(3711), 행방향으로 주사선(3714)이 배치된다. 또한, 스위칭용 TFT(3701), 구동 용 TFT(3703), 용량소자(3702) 및 발광소자(3705)를 갖는다.
또, 스위칭용 TFT(3701) 및 구동용 TFT(3703)는, 온하고 있을 때는 선형영역에서 동작한다. 또한 구동용 TFT(3703)은 발광소자(3705)에 전압을 인가하는지의 여부를 제어하는 역할을 갖는다. 스위칭용 TFT(3701) 및 구동용 TFT(3703)는 동일한 도전형을 갖고 있으면 제조 공정상 바람직하다. 또한 구동용 TFT(3703)에는, 인핸스먼트(enhancement)형 뿐만아니라, 디플리션(depletion)형의 TFT를 사용하여도 좋다.
도 20a, 도 20b에 도시하는 화소에 있어서, 스위칭용 TFT(3701)는, 화소에 대한 비디오신호의 입력을 제어하는 것이다. 스위칭용 TFT(3701)이 온으로 되면, 화소내에 비디오신호가 입력된다. 그렇게 하면, 용량소자(3702)에 그 비디오신호의 전압이 유지된다.
도 20a에 있어서, 전원선(3711)의 전위가 Vss이고 발광소자(3705)의 대향전극의 전위가 Vdd인 경우, 발광소자의 대향전극은 양극이고, 구동용 TFT(3703)에 접속되는 발광소자의 전극은 음극이다. 이 경우, 구동용 TFT(3703)의 특성 불균일함에 의한 휘도 불균일함을 억제하는 것이 가능하다.
도 20a에 있어서, 전원선(3711)의 전위가 Vdd이고 발광소자(3705)의 대향전극의 전위가 Vss인 경우, 발광소자의 대향전극은 음극이고, 구동용 TFT(3703)에 접속되는 발광소자의 전극은 양극이다. 이 경우, 구동용 TFT(3703)의 특성 불균일함에 의한 휘도 불균일함을 억제하는 것이 가능하다.
도 20b에 도시하는 화소는, TFT(3706)과 주사선(3715)을 추가하고 있는 것 이외는, 도 20a에 도시하는 화소 구성과 동일하다.
TFT(3706)는, 새롭게 배치된 주사선(3715)에 의해 온 또는 오프가 제어된다. TFT(3706)가 온으로 되면, 용량소자(3702)에 유지된 전하는 방전하여, 구동용 TFT(3703)가 오프가 된다. 요컨대, TFT(3706)의 배치에 의해, 강제적으로 발광소자(3705)에 전류가 흐르지 않는 상태를 만들 수 있다. 그 때문에 TFT(3706)를 소거용의 TFT라고 부를 수 있다. 따라서, 도 20b의 구성은, 모든 화소에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등기간을 개시할 수 있기 때문에, 발광의 듀티비를 향상시키는 것이 가능해진다.
상기 동작 구성을 갖는 화소에 있어서, 발광소자(3705)의 전류값은, 선형영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성의 불균일함을 억제하는 것이 가능하고, TFT 특성의 불균일함에 기인한 발광소자의 휘도 불균일함을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
다음에, CVCC 동작을 하는 화소를 도 20c를 사용하여 설명한다. 도 20c에 도시하는 화소는, 도 20a에 도시하는 화소 구성에, 전원선(3712), 전류제어용 TFT(3704)가 형성되어 있다. 또, 도 20c에 도시하는 화소에 있어서, 구동용 TFT(3703)의 게이트 전극에 접속되어 있지만, 행방향으로 배치된 전원선(3712)의 대신에, 열방향으로 배치된 전원선(3712)에 접속되어도 좋다.
또, 스위칭용 TFT(3701)는 선형영역에서 동작하고, 구동용 TFT(3703)은 포화영역에서 동작한다. 또한 구동용 TFT(3703)은 발광소자(3705)에 흐르는 전류값을 제어하는 역할을 갖고, 전류제어용 TFT(3704)는 포화영역에서 동작하여 발광소자(3705)에 대한 전류의 공급을 제어하는 역할을 갖는다.
또, 도 20a 및 도 20b에 도시되는 화소라도, CVCC 동작을 하는 것은 가능하다. 또한, 도 20c에 도시되는 동작구성을 갖는 화소는, 도 20a 및 도 20b와 마찬가지로, 발광소자의 전류가 흐르는 방향에 의해서, Vdd 및 Vss를 적절하게 바꾸는 것이 가능하다.
상기 구성을 갖는 화소는, 전류제어용 TFT(3704)이 선형영역에서 동작하기 때문에, 전류제어용 TFT(3704)의 Vgs의 약간의 변동은, 발광소자(3705)의 전류값에 영향을 미치게 하지 않는다. 요컨대, 발광소자(3705)의 전류값은, 포화영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성 불균일함에 기인한 발광소자의 휘도 불균일함을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
특히, 비정질 반도체 등을 갖는 박막 트랜지스터를 형성하는 경우, 구동용 TFT의 반도체막의 면적을 크게 하면, TFT의 불균일의 저감이 가능하기 때문에 바람직하다. 또한, 도 20a 및 도 20b에 도시하는 화소는, TFT의 수가 적기 때문에 개구율을 증가시키는 것이 가능하다.
또, 용량소자(3702)를 형성한 구성을 나타내었지만, 본 발명은 이것에 한정되지 않고, 비디오신호를 유지하는 용량이 게이트 용량 등으로, 용량을 조달하는 것이 가능한 경우에는, 용량소자(3702)를 형성하지 않아도 좋다.
또한, 박막 트랜지스터의 반도체층이 비정질 반도체막으로 형성되는 경우는, 문턱값이 시프트하기 쉽기 때문에, 문턱값을 보정하는 회로를 화소내 또는 화소주변에 형성하는 것이 바람직하다.
이러한 액티브 매트릭스형의 발광표시장치는, 화소 밀도가 증가한 경우, 각 화소에 TFT가 형성되어 있기 때문에 저전압 구동할 수 있어, 유리하다. 한편, 패시브 매트릭스형의 발광표시장치를 형성할 수도 있다. 패시브 매트릭스형의 발광표시장치는, 각 화소에 TFT가 형성되어 있지 않기 때문에, 고개구율이 된다.
또한, 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특히 한정되지 않고, 예를 들면, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는, 선순차 구동방법으로 하여, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상신호는, 아날로그신호이어도 좋고, 디지털신호이어도 좋고, 적절하게 영상신호에 맞추어서 구동회로 등을 설계하면 좋다.
이상과 같이, 다양한 화소회로를 채용할 수 있다.
[실시예 3]
본 실시예에서는, 반도체 장치의 대표예를, 도 23 및 도 24를 사용하여 설명한다. 전기영동소자란, 마이크로캡슐 속에 플러스와 마이너스로 대전한 흑과 백의 입자를 차폐한 것을 제 1 도전층 및 제 2 도전층의 사이에 배치하여, 제 1 도전층 및 제 2 도전층에 전위차를 생기게 하여 흑과 백의 입자를 제 1 도전층과 제 2 도전층의 사이에서 이동시켜서 표시를 하는 소자이다.
실시예 1과 마찬가지로, 도 23에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타내는 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮고, 또한 개구부를 갖는 절연층(191)을 형성한다.
다음에, 실시예 1과 마찬가지로 배선(187)에 접속하는 제 1 도전층(1181)을 형성한다. 또, 제 1 도전층(1181)은 화소전극으로서 기능한다. 여기에서는, 실시 형태 1에서 나타내는 수법에 의해 알루미늄을 사용하여 제 1 도전층(1181)을 형성한다.
또한, 기판(1172)상에 제 2 도전층(1173)을 형성한다. 여기에서는, 실시 형태 1에서 나타내는 수법에 의해 산화아연을 사용하여 제 2 도전층(1173)을 형성한다.
다음에, 기판(100) 및 기판(1172)을 밀봉재로 접합한다. 이 때, 제 1 도전층(1181) 및 제 2 도전층(1173)의 사이에 마이크로캡슐(1170)을 분산시켜, 기판(100) 및 기판(1172)의 사이에 전기영동소자를 형성한다. 전기영동소자는, 제 1 도전층(1181), 마이크로캡슐(1170), 제 2 도전층(1173)으로 구성된다. 또한, 마이크로캡슐(1170)은 바인더에 의해 제 1 도전층(1181) 및 제 2 도전층(1173)의 사이에 고정된다.
다음에, 마이크로캡슐의 구조에 관해서, 도 24를 사용하여 도시한다. 도 24a, 및 도 24b에 도시하는 바와 같이, 마이크로캡슐(1170)은 미세한 투명용기(1174)내에 투명의 분산매(分散媒; 1176), 대전한 흑색입자(1175a), 및 백색입자(1175b)가 봉입된다. 또, 흑색입자(1175a)의 대신에, 청색입자, 적색입자, 녹색입자, 황색입자, 청록입자, 적자(赤紫)입자를 사용하여도 좋다. 더욱이, 도 24c 및 도 24d에 도시하는 바와 같이, 미세한 투명용기(1331)내에 착색한 분산매(1333) 및 백색입자(1332)가 분산되는 마이크로캡슐(1330)을 사용하여도 좋다. 또, 착색한 분산매(1333)는, 흑색, 청색, 적색, 녹색, 황색, 청록색, 적자색의 어느 하나로 착색하고 있다. 또한, 1화소에, 청색입자가 분산되는 마이크로캡슐, 적색입자가 분산되는 마이크로캡슐, 및 녹색입자가 분산되는 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다. 또한, 황색입자가 분산되는 마이크로캡슐, 청록입자가 분산되는 마이크로캡슐, 및 적자입자가 분산되는 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다. 또한, 1화소에 청색의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐, 적색의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐, 및 녹색의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다. 또한, 1화소에 황색의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐, 청록의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐, 적자색의 분산매에 백색입자 또는 흑색입자가 분산된 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다.
다음에, 전기영동소자를 사용한 표시방법을 나타낸다. 구체적으로는, 도 24a 및 도 24b를 사용하여, 2색의 입자를 갖는 마이크로캡슐(1170)의 표시방법에 관해서 도시한다. 여기에서는, 2색의 입자로서 백색입자 및 흑색입자를 사용하여, 또한 투명한 분산매를 갖는 마이크로캡슐에 관해서 나타낸다. 또, 2색의 입자의 흑색입자 대신에 다른 색의 입자를 사용하여도 좋다.
마이크로캡슐(1170)에 있어서, 흑색입자(1175a)가 플러스로 대전되어 있는 것으로 하여, 백색입자(1175b)가 마이너스로 대전되어 있는 것으로 하여, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전압을 인가하는, 여기에서는, 제 2 도전층으로부터 제 1 도전층의 방향으로 전계를 발생시키면, 도 24a에 도시하는 바와 같이, 제 2 도전층(1173)측에 흑색입자(1175a)가 영동하고, 제 1 도전층(1171)측에 백색입자(1175b)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는, 백색에 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 흑색으로 관찰된다.
한편, 제 1 도전층(1171)으로부터 제 2 도전층(1173)의 방향으로 전압이 인가되면, 도 24b에 도시하는 바와 같이, 제 1 도전층(1171)측에 흑색입자(1175a)가 영동하고, 제 2 도전층(1173)측에 백색입자(1175b)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는, 흑색으로 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 백색으로 관찰된다.
다음에, 백색입자를 갖고, 또한 착색된 분산매를 갖는 마이크로캡슐(1330)의 표시방법에 관해서 나타낸다. 여기에서는, 분산매가 흑색으로 착색된 예를 나타내지만, 다른 색으로 착색된 분산매를 사용하여도 동일하다.
마이크로캡슐(1330)에 있어서, 백색입자(1332)가 마이너스로 대전되어 있는 것으로 하고, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전압을 인가한다. 여기에서는, 제 2 도전층으로부터 제 1 도전층의 방향으로 전계를 발생시키면, 도 24c에 도시하는 바와 같이, 제 1 도전층(1171)측에 백색입자(1332)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는, 백색으로 관찰되 고, 제 2 도전층(1173)측으로부터 본 경우에는 흑색으로 관찰된다.
한편, 제 1 도전층으로부터 제 2 도전층의 방향으로 전압이 인가되면, 도 24d에 도시하는 바와 같이, 제 2 도전층(1173)측에 백색입자(1332)가 영동하는, 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는, 흑색으로 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 백색으로 관찰된다.
여기에서, 전기영동소자를 사용하여 설명하였지만, 이 대신에 트위스트볼 표시방식을 사용한 표시장치를 사용하여도 좋다. 트위스트볼 표시방식이란, 반으로 나누어 백과 흑으로 분리되어 칠해진 구형(球形)입자를 제 1 도전층 및 제 2 도전층의 사이에 배치하고, 제 1 도전층 및 제 2 도전층에 전위차를 생기게 한 구형입자의 방향을 제어함으로써, 표시를 하는 방법이다.
또한, 박막 트랜지스터의 대신에, 스위칭소자로서 MIM(Metal-Insulator-Metal), 다이오드 등을 사용할 수도 있다.
전기영동소자를 갖는 표시장치나 트위스트볼 표시방식의 표시장치는, 전계 효과 트랜지스터를 제거한 후도 장기간에 걸쳐서, 전압 인가시와 동일한 상태를 유지한다. 따라서, 전원을 끊더라도 표시상태를 유지하는 것이 가능하다. 이 때문에 저소비전력이 가능하다.
이상의 공정에 의해, 전기영동소자를 포함하는 반도체 장치를 제조할 수 있다.
[실시예 4]
실시예 1 내지 실시예 3에 의해서 제조되는 표시패널(EL 표시패널, 액정표시 패널, 전기영동 표시패널)에 있어서, 반도체층을 비정질 반도체, 또는 SAS(세미어몰퍼스 실리콘;semiamorphous silicon)으로 형성하고, 주사선측의 구동회로를 기판상에 형성하는 예를 나타낸다.
도 25는, 1 내지 15㎠/V·sec의 전계효과 이동도가 얻어지는 SAS를 사용한 n 채널형의 TFT로 구성하는 주사선측 구동회로가 블록도를 도시하고 있다.
도 25에 있어서 8500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력회로에 상당하고, 시프트 레지스터는 n 개의 펄스 출력회로에 의해 구성된다. 8501은 버퍼회로이고, 그 앞에 화소(8502)가 접속된다.
도 26은, 펄스 출력회로(8500)의 구체적인 구성을 도시한 것이고, n 채널형의 TFT(8601 내지 8613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛로 하면, 채널폭은 10 내지 80㎛의 범위에서 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 27에 도시한다. 버퍼회로도 마찬가지로 n 채널형의 TFT(8620 내지 8635)로 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 10㎛로 하면, 채널폭은 10 내지 1800㎛의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는, TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시패널에 구동회로를 장착할 수 있다.
다음에, 상기 실시예에 나타낸 표시패널로의 구동회로의 실장에 관해서, 도 28을 사용하여 설명한다.
도 28a에 도시하는 바와 같이, 화소부(1401)의 주변에 소스선 구동회로(1402), 및 게이트선 구동회로(1403a, 1403b)를 실장한다. 도 28a에서는, 소스선 구동회로(1402), 및 게이트선 구동회로(1403a, 1403b) 등으로서, 공지의 이방성 도전 접착제, 또는 이방성 도전필름을 사용한 실장방법, COG방식, 와이어 본딩방법, 또는 땜납범프를 사용한 리플로처리(reflow treatment) 등에 의해, 기판(1400)상에 IC 칩(1405)을 실장한다. 여기에서는, COG 방식을 사용한다. 그리고, FPC(플렉시블프린트 회로; 1406)를 통하여, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1402)의 일부, 예를 들면 아날로그 스위치를 기판상에 형성하고, 또 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
또한, 도 28b에 도시하는 바와 같이, SAS나 결정성 반도체로 TFT를 형성하는 경우, 화소부(1401)와 게이트선 구동회로(1403a, 1403b) 등을 기판상에 형성하고, 소스선 구동회로(1402) 등을 별도 IC 칩으로서 실장하는 경우가 있다. 도 28b에 있어서, 소스선 구동회로(1402)로서, COG 방식에 의해, 기판(1400)상에 IC 칩(1405)을 실장한다. 그리고, FPC(1406)를 통하여, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1402)의 일부, 예를 들면 아날로그 스위치를 기판상에 형성하고, 또 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
더욱이, 도 28c에 도시하는 바와 같이, COG 방식 대신에, TAB 방식에 의해 소스선 구동회로(1402) 등을 실장하는 경우가 있다. 그리고, FPC(1406)를 통하여, IC 칩과 외부회로를 접속한다. 도 28c에 있어서, 소스선 구동회로를 TAB 방식에 의해 실장하고 있지만, 게이트선 구동회로를 TAB 방식에 의해 실장하여도 좋다.
IC 칩을 TAB 방식에 의해 실장하면, 기판에 대하여 화소부를 크게 형성할 수 있어, 더 좁은 프레임(narrower frame)을 달성할 수 있다.
IC 칩은, 실리콘웨이퍼를 사용하여 형성하지만, IC 칩의 대신에 유리기판상에 회로를 형성한 IC(이하, 드라이버 IC라고 표기함)를 형성하여도 좋다. IC 칩은, 원형의 실리콘웨이퍼로부터 추출하기 때문에, 모체기판형상에 제약이 있다. 한편 드라이버 IC는, 모체기판이 유리이고, 형상에 제약이 없기 때문에, 생산성을 높일 수 있다. 그 때문에, 드라이버 IC의 형상 치수는 자유롭게 설정할 수 있다. 예를 들면, 드라이버 IC의 장변의 길이를 15 내지 80mm으로서 형성하면, IC 칩을 실장하는 경우와 비교하여, 필요한 수를 감소시킬 수 있다. 그 결과, 접속 단자수를 저감시킬 수 있어, 제조상의 수율을 향상시킬 수 있다.
드라이버 IC는, 기판상에 형성된 결정질 반도체층을 갖는 박막 트랜지스터를 사용하여 형성할 수 있고, 결정질 반도체층은 연속 발진형의 레이저 빔을 조사함으로써 형성하면 좋다. 연속 발진형의 레이저 빔을 조사하여 얻어지는 반도체층은, 결정결함이 적고, 대입자직경의 결정립을 갖는다. 그 결과, 이러한 반도체막을 갖는 박막 트랜지스터는, 이동도나 응답 속도가 양호하게 되고, 고속 구동이 가능해져서, 드라이버 IC에 적합하다.
다음에, 상기 실시예에서 나타내는 표시패널을 갖는 모듈에 관해서, 도 29를 사용하여 설명한다. 도 29는 표시패널(9801)과, 회로기판(9802)을 조합한 모듈을 도시하고 있다. 회로기판(9802)에는, 예를 들면, 컨트롤회로(9804)나 신호분할회로(9805) 등이 형성되어 있다. 또한, 표시패널(9801)과 회로기판(9802)은, 접속배선(9803)으로 접속되어 있다. 표시패널(9801)에 실시예 1 내지 실시예 3에서 나타내는 것과 같은, 액정표시패널, 발광 표시 패널, 전기영동 표시패널 등을 적절하게 사용할 수 있다.
이 표시패널(9801)은, 발광소자가 각 화소에 형성된 화소부(9806)와, 주사선 구동회로(9807), 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(9808)를 구비하고 있다. 화소부(9806)의 구성은, 실시예 1 내지 실시예 3과 동일하다. 또한, 주사선 구동회로(9807)나 신호선 구동회로(9808)는, 이방성 도전 접착제, 또는 이방성 도전필름을 사용한 실장방법, COG방식, 와이어 본딩방법, 또는 땜납범프를 사용한 리플로 처리 등의 수법에 의해, 기판상에 IC 칩에 형성되는 주사선 구동회로(9807), 신호선 구동회로(9808)를 실장한다.
본 실시예에 의해, 수율 높게 표시패널을 갖는 모듈을 형성하는 것이 가능하다.
[실시예 5]
상기 실시 형태나 실시예에 나타내는 반도체 장치를 갖는 전자기기로서, 텔레비전 장치(단지 텔레비전, 또는 텔레비전 수신기라고도 부름), 디지털 카메라, 디지털 비디오 카메라, 휴대전화장치(단 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대 정보 단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있 다. 그 구체예에 관해서, 도 30을 참조하여 설명한다.
도 30a에 도시하는 휴대 정보 단말은, 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 휴대 정보 단말을 저가로 제공할 수 있다.
도 30b에 도시하는 디지털 비디오 카메라는, 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 디지털 비디오 카메라를 저가로 제공할 수 있다.
도 30c에 도시하는 휴대단말은, 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 휴대단말을 저가로 제공할 수 있다.
도 30d에 도시하는 휴대형의 텔레비전 장치는, 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 휴대형의 텔레비전 장치를 저가로 제공할 수 있다. 이러한 텔레비전 장치는 휴대전화 등의 휴대단말에 탑재하는 소형인 것에서부터, 운반을 할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 40인치 이상)까지, 폭 넓게 적용할 수 있다.
도 30e에 도시하는 휴대형의 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 휴대형의 컴퓨터를 저가로 제공할 수 있다.
도 30f에 도시하는 텔레비전 장치는, 본체(9601), 표시부(9602) 등을 포함하 고 있다. 표시부(9602)에, 상기 실시 형태나 실시예에 나타내는 것을 적용함으로써, 텔레비전 장치를 저가로 제공할 수 있다.
여기에서, 텔레비전 장치의 구성에 관해서, 도 31을 사용하여 설명한다.
도 31은, 텔레비전 장치의 주요한 구성을 도시하는 블록도이다. 튜너(9511)는 영상신호와 음성신호를 수신한다. 영상신호는, 영상검파회로(9512)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호처리회로(9513)와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(9514)에 의해 처리된다. 컨트롤 회로(9514)는, 표시패널(9515)의 주사선 구동회로(9516)와 신호선 구동회로(9517)에 각각 신호가 출력한다. 디지털 구동하는 경우에는, 신호선측에 신호분할회로(9518)를 형성하고, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(9511)에서 수신한 신호중, 음성신호는 음성검파회로(9521)에 보내지고, 그 출력은 음성신호 처리회로(9522)를 거쳐서 스피커(9523)에 공급된다. 제어회로(9524)는 수신국(수신 주파수)이 음량의 제어정보를 입력부(9525)로부터 받아들여, 튜너(9511)나 음성신호 처리회로(9522)에 신호를 송출한다.
이 텔레비전 장치는, 표시패널(9515)을 포함하여 구성됨으로써, 텔레비전 장치의 저소비전력을 도모하는 것이 가능하다.
또, 본 발명은 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
도 1은 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 2는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 3은 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 4는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 5는 본 발명에 적용 가능한 마스크를 설명하는 단면도.
도 6은 본 발명의 반도체 장치의 제조방법 및 적용 가능한 마스크를 설명하는 단면도.
도 7은 레이저 빔의 조사방법을 설명하는 상면도.
도 8은 본 발명의 반도체 장치의 제조방법 및 적용 가능한 마스크를 설명하는 단면도 및 상면도.
도 9는 본 발명의 반도체 장치의 제조방법 및 적용 가능한 마스크를 설명하는 단면도 및 상면도.
도 10은 본 발명의 반도체 장치의 제조방법 및 적용 가능한 마스크를 설명하는 단면도.
도 11은 본 발명의 반도체 장치의 제조방법 및 적용 가능한 마스크를 설명하는 단면도.
도 12는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 13은 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 14는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 15는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 16은 본 발명의 반도체 장치의 제조방법을 설명하는 상면도.
도 17은 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 18은 본 발명의 반도체 장치의 제조방법을 설명하는 상면도.
도 19는 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 20은 본 발명에 적용 가능한 발광소자의 등가회로를 설명하는 도면.
도 21은 본 발명에 적용 가능한 발광소자의 단면 구조를 설명하는 도면.
도 22는 본 발명에 적용 가능한 발광소자의 단면 구조를 설명하는 도면.
도 23은 본 발명의 반도체 장치의 제조방법을 설명하는 단면도.
도 24는 본 발명에 적용 가능한 전기영동소자의 단면 구조를 설명하는 도면.
도 25는 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면.
도 26은 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(시프트 레지스터회로).
도 27은 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(버퍼회로).
도 28은 본 발명의 반도체 장치를 설명하는 상면도.
도 29는 본 발명의 반도체 장치를 설명하는 상면도.
도 30은 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 사시도.
도 31은 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 도면.

Claims (27)

  1. 반도체 장치 제조 방법으로서:
    제 1 기판의 한쪽 면 위에 광을 흡수하는 층을 형성하는 단계;
    상기 층 위에 제 2 기판을 제공하는 단계;
    상기 제 1 기판의 다른쪽 면에 대향하도록 마스크를 제공하는 단계; 및
    상기 마스크를 통해 상기 층에 레이저 빔을 조사함으로써 상기 층의 일부를 상기 제 2 기판으로 전사하는 단계를 포함하고,
    상기 마스크는 마이크로렌즈 어레이 및 차광층을 포함하고,
    상기 마이크로렌즈 어레이 표면의 일부에 상기 차광층이 도포되는, 반도체 장치 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 층은 도전층 및 절연층 중 하나인, 반도체 장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 층은 수소 및 희소가스 중 적어도 하나를 포함하는, 반도체 장치 제조 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 기판은 상기 층의 일부를 전사하는 단계에서 진공 분위기 (vacuum atmosphere)에서 세팅되는, 반도체 장치 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 2 기판은 상기 층의 일부를 전사하는 단계에서 가열되는, 반도체 장치 제조 방법.
  8. 제 1 항에 있어서,
    상기 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  9. 제 1 항에 있어서,
    상기 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계로서, 상기 소자는 반도체 소자 및 발광 소자 중 하나인, 상기 소자형성 단계를 더 포함하는, 반도체 장치 제조 방법.
  10. 반도체 장치 제조 방법으로서:
    제 1 기판의 한쪽 면 위에 광을 흡수하는 제 1 층을 형성하는 단계;
    상기 제 1 층 위에 제 2 층을 형성하는 단계;
    상기 제 2 층 위에 제 2 기판을 제공하는 단계;
    상기 제 1 기판의 다른쪽 면에 대향하도록 마스크를 제공하는 단계; 및
    상기 마스크를 통해 레이저 빔을 상기 제 1 층에 조사함으로써 상기 제 2 층의 일부를 상기 제 2 기판에 전사하는 단계를 포함하고,
    상기 마스크는 마이크로렌즈 어레이 및 차광층을 포함하고,
    상기 마이크로렌즈 어레이 표면의 일부에 상기 차광층이 도포되는, 반도체 장치 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 10 항에 있어서,
    상기 제 1 및 제 2 기판은 상기 제 2 층의 일부를 전사하는 단계에서 진공 분위기에서 세팅되는, 반도체 장치 제조 방법.
  16. 제 10 항에 있어서,
    상기 제 2 기판은 상기 제 2 층의 일부를 전사하는 단계에서 가열되는, 반도체 장치 제조 방법.
  17. 제 10 항에 있어서,
    상기 제 2 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  18. 제 10 항에 있어서,
    상기 제 2 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계로서, 상기 소자는 반도체 소자 및 발광 소자 중 하나인, 상기 소자 형성 단계를 더 포함하는, 반도체 장치 제조 방법.
  19. 반도체 장치 제조 방법에 있어서:
    제 1 기판의 한쪽 면 위에 광을 흡수하는 제 1 층을 형성하는 단계;
    상기 제 1 층 위에 제 2 층을 형성하는 단계;
    상기 제 2 층 위에 제 2 기판을 제공하는 단계;
    상기 제 1 기판의 다른쪽 면에 대향하도록 마스크를 제공하는 단계; 및
    상기 마스크를 통해 레이저 빔을 상기 제 1 층에 조사함으로써 상기 제 1 층의 일부 및 상기 제 2 층의 일부를 상기 제 2 기판에 전사하는 단계를 포함하고,
    상기 마스크는 마이크로렌즈 어레이 및 차광층을 포함하고,
    상기 마이크로렌즈 어레이 표면의 일부에 상기 차광층이 도포되는, 반도체 장치 제조 방법.
  20. 제 1 항, 제 10 항 및 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 기판은 투광성 기판인, 반도체 장치 제조 방법.
  21. 제 10 항 또는 제 19 항에 있어서,
    상기 제 1 층은 도전층 및 절연층 중 하나인, 반도체 장치 제조 방법.
  22. 제 10 항 또는 제 19 항에 있어서,
    상기 제 1 층은 수소 및 희소가스 중 적어도 하나를 포함하는, 반도체 장치 제조 방법.
  23. 제 1 항, 제 10 항 및 제 19 항 중 어느 한 항에 있어서,
    상기 마스크는 바이너리 마스크 및 위상 시프트 마스크 중 적어도 하나를 포함하는, 반도체 장치 제조 방법.
  24. 제 19 항에 있어서,
    상기 제 1 및 제 2 기판은 상기 제 1 층의 일부 및 상기 제 2 층의 일부를 전사하는 단계에서 진공 분위기에서 세팅되는, 반도체 장치 제조 방법.
  25. 제 19 항에 있어서,
    상기 제 2 기판은 상기 제 1 층의 일부 및 상기 제 2 층의 일부를 전사하는 단계에서 가열되는, 반도체 장치 제조 방법.
  26. 제 19 항에 있어서,
    상기 제 1 층의 일부 및 상기 제 2 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  27. 제 19 항에 있어서,
    상기 제 1 층의 일부 및 상기 제 2 층의 일부를 이용하여 상기 제 2 기판 위에 소자를 형성하는 단계로서, 상기 소자는 반도체 소자 및 발광 소자 중 하나인, 상기 소자 형성 단계를 더 포함하는, 반도체 장치 제조 방법.
KR1020070075192A 2006-07-28 2007-07-26 반도체 장치의 제조방법 KR101385064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00206505 2006-07-28
JP2006206505 2006-07-28

Publications (2)

Publication Number Publication Date
KR20080011091A KR20080011091A (ko) 2008-01-31
KR101385064B1 true KR101385064B1 (ko) 2014-04-14

Family

ID=38986836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075192A KR101385064B1 (ko) 2006-07-28 2007-07-26 반도체 장치의 제조방법

Country Status (3)

Country Link
US (2) US7994021B2 (ko)
KR (1) KR101385064B1 (ko)
CN (2) CN101118849A (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008149828A1 (en) * 2007-06-05 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Organometallic complex, and light-emitting materia light-emitting element, light-emitting device and electronic device
US8425974B2 (en) * 2007-11-29 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Evaporation donor substrate and method for manufacturing light-emitting device
KR101689519B1 (ko) * 2007-12-26 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 증착용 기판, 증착용 기판의 제조방법, 및 발광장치의 제조방법
US8080811B2 (en) 2007-12-28 2011-12-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing evaporation donor substrate and light-emitting device
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
JP5367415B2 (ja) * 2008-03-06 2013-12-11 株式会社半導体エネルギー研究所 発光装置の作製方法及び成膜用基板
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5079722B2 (ja) * 2008-03-07 2012-11-21 株式会社半導体エネルギー研究所 発光装置の作製方法
US8182863B2 (en) * 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
DE102008015807A1 (de) * 2008-03-27 2009-10-22 Schott Solar Gmbh Verfahren zur Strukturierung der Zinkoxid-Frontelektrodenschicht eines photovoltaischen Moduls
JP5244680B2 (ja) * 2008-04-14 2013-07-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
US8405909B2 (en) * 2008-05-09 2013-03-26 Semiconductor Energy Laboratories Co., Ltd. Deposition donor substrate and deposition method using the same
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
EP2299784A4 (en) * 2008-06-16 2012-05-30 Toray Industries CONTOUR MODELING METHOD, DEVICE MANUFACTURING METHOD USING THE CONTOUR MODELING METHOD, AND DEVICE
WO2010016331A1 (ja) * 2008-08-05 2010-02-11 東レ株式会社 デバイスの製造方法
WO2010047101A1 (ja) * 2008-10-21 2010-04-29 株式会社アルバック マスク及びマスクを用いた成膜方法
KR20110032939A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 태양 전지 및 그 제조 방법
WO2011052060A1 (ja) * 2009-10-29 2011-05-05 株式会社ブイ・テクノロジー 露光装置及びフォトマスク
FR2954982A1 (fr) * 2010-01-05 2011-07-08 Stantum Capteur tactile multicontacts a resistance de contact electrique elevee
US8652859B2 (en) * 2011-01-31 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device and manufacturing apparatus of light-emitting device
ES2443240B1 (es) * 2012-07-06 2015-06-02 Universitat Politècnica De Catalunya Método para el dopado selectivo de un semiconductor mediante transferencia inducida por láser
WO2014083028A1 (en) * 2012-11-27 2014-06-05 Dsm Ip Assets B.V. Process of depositing a metallic pattern on a medium
US9653298B2 (en) * 2013-01-14 2017-05-16 Ipg Photonics Corporation Thermal processing by transmission of mid infra-red laser light through semiconductor substrate
TWI636896B (zh) 2013-10-30 2018-10-01 荷蘭Ｔｎｏ自然科學組織公司 用以在基材上形成圖案化結構之方法與系統
KR20150056112A (ko) * 2013-11-14 2015-05-26 삼성디스플레이 주식회사 막 형성용 마스크, 이를 이용한 막 형성 방법 및 유기 발광 표시 장치의 제조 방법
KR20150109013A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 유기막 패턴 형성용 마스크, 이를 이용한 유기막 패턴 형성 방법 및 유기 발광 표시 장치의 제조 방법
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
KR102254582B1 (ko) * 2014-10-02 2021-05-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
EP3023385A1 (en) * 2014-11-19 2016-05-25 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO System and method for manufacturing a micropillar array
DE102015101932A1 (de) * 2015-02-11 2016-08-25 Von Ardenne Gmbh Verfahren und Vorrichtung zur strukturierten Beschichtung von Substraten
EP3437127A4 (en) * 2016-03-31 2019-11-27 Electro Scientific Industries, Inc. LASER SEEDING FOR ELECTROPROOF PLATING
CA3043791A1 (en) * 2016-11-23 2018-05-31 Institut National De La Recherche Scientifique Method and system of laser-driven impact acceleration
CN108598132A (zh) * 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板的制作方法、掩膜板的制作方法、显示装置
US20200384601A1 (en) * 2019-06-10 2020-12-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc Thin film fluoropolymer composite cmp polishing pad
KR20210023375A (ko) 2019-08-23 2021-03-04 삼성전자주식회사 레이저 전사 장치 및 이를 이용한 전사 방법
US20220266382A1 (en) * 2021-02-25 2022-08-25 Electro Scientific Industries, Inc. Laser-seeding for electro-conductive plating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
US4987006A (en) * 1990-03-26 1991-01-22 Amp Incorporated Laser transfer deposition
US20020061694A1 (en) * 2000-11-20 2002-05-23 Matsushita Electric Industrial Co., Ltd. Cold cathode forming process and electron emission element, and applied device of the same
KR20060034575A (ko) * 2004-10-19 2006-04-24 삼성에스디아이 주식회사 도너 기판 및 그를 사용한 유기전계발광표시장치의 제조방법

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594471A (en) 1983-07-13 1986-06-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US4713518A (en) 1984-06-08 1987-12-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device manufacturing methods
AU583423B2 (en) 1985-09-21 1989-04-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
KR900006772B1 (ko) 1985-11-06 1990-09-21 세미콘닥터 에너지 라보라토리 컴파니 리미티드 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법
JPH0820638B2 (ja) 1986-08-08 1996-03-04 株式会社半導体エネルギ−研究所 液晶装置およびその作製方法
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4970196A (en) * 1987-01-15 1990-11-13 The Johns Hopkins University Method and apparatus for the thin film deposition of materials with a high power pulsed laser
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4937129A (en) 1988-01-06 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Thin film pattern structure formed on a glass substrate
US4895735A (en) * 1988-03-01 1990-01-23 Texas Instruments Incorporated Radiation induced pattern deposition
US5187601A (en) 1988-03-07 1993-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for making a high contrast liquid crystal display including laser scribing opaque and transparent conductive strips simultaneously
US6048588A (en) * 1988-07-08 2000-04-11 Cauldron Limited Partnership Method for enhancing chemisorption of material
US5171650A (en) * 1990-10-04 1992-12-15 Graphics Technology International, Inc. Ablation-transfer imaging/recording
US5501938A (en) * 1989-03-30 1996-03-26 Rexham Graphics Inc. Ablation-transfer imaging/recording
JPH02272815A (ja) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd 圧電振動子の周波数微調整装置
US5173441A (en) * 1991-02-08 1992-12-22 Micron Technology, Inc. Laser ablation deposition process for semiconductor manufacture
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP2592369B2 (ja) * 1991-08-22 1997-03-19 富士通株式会社 多層配線回路基板の製造方法及び誘電体ミラーマスクの製造方法
JPH05144812A (ja) 1991-11-15 1993-06-11 Nec Corp 半導体装置の製造方法
US5292559A (en) * 1992-01-10 1994-03-08 Amp Incorporated Laser transfer process
JP3606891B2 (ja) 1992-11-06 2005-01-05 富士写真フイルム株式会社 熱転写シート及び画像形成方法
KR100319871B1 (ko) * 1994-01-28 2002-08-21 삼성전자 주식회사 액정배향제어막및그제조방법,이를제조하기위한제조장치및제조장치에이용되는마스크의제조방법
US5567336A (en) * 1994-10-24 1996-10-22 Matsushita Electric Industrial Co., Ltd. Laser ablation forward metal deposition with electrostatic assisted bonding
US5683601A (en) * 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US5935462A (en) * 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US5866444A (en) 1995-03-21 1999-02-02 Semiconductor Energy Laboratory Co. Integrated circuit and method of fabricating the same
TW284907B (en) * 1995-06-07 1996-09-01 Cauldron Lp Removal of material by polarized irradiation and back side application for radiation
JP3720441B2 (ja) 1995-12-19 2005-11-30 富士写真フイルム株式会社 熱転写材料
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
EP0850779B1 (en) * 1996-12-27 2001-05-02 Omron Corporation Method of marking an object with a laser beam
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6159832A (en) * 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2000031624A (ja) 1998-07-10 2000-01-28 Omron Corp 導電性パターンを形成するための方法及び装置、並びに、導電性パターン形成用転写板
JP2000031013A (ja) 1998-07-10 2000-01-28 Omron Corp 回路パターンの修復方法及び装置、並びに、回路パターン修復用転写板
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6177151B1 (en) * 1999-01-27 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Matrix assisted pulsed laser evaporation direct write
US6335151B1 (en) * 1999-06-18 2002-01-01 International Business Machines Corporation Micro-surface fabrication process
TW516244B (en) 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
US6641933B1 (en) 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR100720066B1 (ko) 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
JP2001156017A (ja) 1999-11-29 2001-06-08 Semiconductor Energy Lab Co Ltd レーザー装置及びレーザー光を用いた熱処理方法並びに半導体装置の作製方法
JP3810629B2 (ja) 2000-11-24 2006-08-16 シャープ株式会社 半導体装置およびその半導体装置の製造方法
JP3925080B2 (ja) 2000-12-01 2007-06-06 セイコーエプソン株式会社 電子ブック、それに用いる電子ペーパの製造方法
JP2002196104A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに光学装置
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US6852355B2 (en) 2001-03-01 2005-02-08 E. I. Du Pont De Nemours And Company Thermal imaging processes and products of electroactive organic material
US6695029B2 (en) * 2001-12-12 2004-02-24 Eastman Kodak Company Apparatus for permitting transfer of organic material from a donor to form a layer in an OLED device
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
US20030162108A1 (en) * 2002-01-30 2003-08-28 Eastman Kodak Company Using spacer elements to make electroluminscent display devices
JP4347545B2 (ja) 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
US6890627B2 (en) * 2002-08-02 2005-05-10 Eastman Kodak Company Laser thermal transfer from a donor element containing a hole-transporting layer
WO2004070810A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JP3940796B2 (ja) * 2003-03-19 2007-07-04 独立行政法人産業技術総合研究所 電子供与性ガスの光検知方法
CN100467141C (zh) 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP3731593B2 (ja) * 2003-09-08 2006-01-05 セイコーエプソン株式会社 透過型スクリーン用部材の製造方法、透過型スクリーン用部材、透過型スクリーンおよびリア型プロジェクタ
JP3731592B2 (ja) * 2003-09-08 2006-01-05 セイコーエプソン株式会社 透過型スクリーン用部材、透過型スクリーンおよびリア型プロジェクタ
EP1542272B1 (en) 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN100464429C (zh) 2003-10-28 2009-02-25 株式会社半导体能源研究所 液晶显示设备及其制造方法,以及液晶电视接收机
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
JP2005285827A (ja) 2004-03-26 2005-10-13 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置、薄膜トランジスタ、およびこの薄膜トランジスタを使用した表示装置
JP2006044974A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp マイクロレンズ用凹部付き基板の製造方法および透過型スクリーン
JP4483703B2 (ja) * 2004-08-04 2010-06-16 セイコーエプソン株式会社 プロジェクタ
KR100731728B1 (ko) * 2004-08-27 2007-06-22 삼성에스디아이 주식회사 레이저 전사용 도너 기판 및 이를 이용한 유기 전계 발광소자의 제조 방법
KR20060033554A (ko) * 2004-10-15 2006-04-19 삼성에스디아이 주식회사 레이저 열전사 장치 및 이를 이용한 유기전계 발광 소자의제조 방법
KR100635579B1 (ko) * 2004-12-20 2006-10-17 삼성에스디아이 주식회사 레이저 열 전사장치, 상기 장치를 사용하는 레이저 열전사법 및 상기 장치를 사용하는 유기전계발광표시장치제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
JP2008545149A (ja) * 2005-07-05 2008-12-11 富士フイルム株式会社 液晶表示装置及び液晶プロジェクタ
US7198879B1 (en) * 2005-09-30 2007-04-03 Eastman Kodak Company Laser resist transfer for microfabrication of electronic devices
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7943287B2 (en) 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7867907B2 (en) * 2006-10-17 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090152743A1 (en) * 2007-12-15 2009-06-18 Houssam Jomaa Routing layer for a microelectronic device, microelectronic package containing same, and method of forming a multi-thickness conductor in same for a microelectronic device
JP5079722B2 (ja) * 2008-03-07 2012-11-21 株式会社半導体エネルギー研究所 発光装置の作製方法
US8182863B2 (en) * 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US20100060553A1 (en) * 2008-08-21 2010-03-11 Zimmerman Scott M LED display utilizing freestanding epitaxial LEDs
JP5292263B2 (ja) * 2008-12-05 2013-09-18 株式会社半導体エネルギー研究所 成膜方法及び発光素子の作製方法
US8605631B2 (en) 2009-07-22 2013-12-10 Panasonic Corporation Communication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
US4987006A (en) * 1990-03-26 1991-01-22 Amp Incorporated Laser transfer deposition
US20020061694A1 (en) * 2000-11-20 2002-05-23 Matsushita Electric Industrial Co., Ltd. Cold cathode forming process and electron emission element, and applied device of the same
KR20060034575A (ko) * 2004-10-19 2006-04-24 삼성에스디아이 주식회사 도너 기판 및 그를 사용한 유기전계발광표시장치의 제조방법

Also Published As

Publication number Publication date
CN101118849A (zh) 2008-02-06
US20080026543A1 (en) 2008-01-31
CN102522372B (zh) 2014-09-24
CN102522372A (zh) 2012-06-27
KR20080011091A (ko) 2008-01-31
US7994021B2 (en) 2011-08-09
US20110275191A1 (en) 2011-11-10
US8703579B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
KR101385064B1 (ko) 반도체 장치의 제조방법
JP5314857B2 (ja) 半導体装置の作製方法
JP4919738B2 (ja) 半導体装置の作製方法
CN101131923B (zh) 半导体器件的制造方法
JP5628949B2 (ja) 半導体装置の作製方法
KR101491981B1 (ko) 반도체 장치의 제작 방법
KR101380136B1 (ko) 반도체 장치의 제작방법
JP5216276B2 (ja) 半導体装置の作製方法
KR101439103B1 (ko) 반도체 장치의 제조 방법
KR101424788B1 (ko) 결정성 반도체막, 반도체장치 및 그들의 제조방법
JP5227563B2 (ja) 半導体装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5314842B2 (ja) 半導体装置の作製方法
JP5409759B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4