KR101290471B1 - 다층 배선 기판 및 그 제조방법 - Google Patents

다층 배선 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101290471B1
KR101290471B1 KR1020110017190A KR20110017190A KR101290471B1 KR 101290471 B1 KR101290471 B1 KR 101290471B1 KR 1020110017190 A KR1020110017190 A KR 1020110017190A KR 20110017190 A KR20110017190 A KR 20110017190A KR 101290471 B1 KR101290471 B1 KR 101290471B1
Authority
KR
South Korea
Prior art keywords
main surface
surface side
resin insulating
solder resist
insulating layer
Prior art date
Application number
KR1020110017190A
Other languages
English (en)
Other versions
KR20110098676A (ko
Inventor
신노스케 마에다
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110098676A publication Critical patent/KR20110098676A/ko
Application granted granted Critical
Publication of KR101290471B1 publication Critical patent/KR101290471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조를 갖는 다층 배선 기판으로서, 상기 적층 구조의 제 1 주면측 및 상기 제 2 주면측 중 적어도 하나의 상부에는 솔더 레지스트가 제공되고, 상기 솔더 레지스트에 접촉하는 최외곽 수지 절연층 내에는 다수의 개구부가 형성되며, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 제 1 성분으로서 구리층으로 형성되어 다수의 상기 개구부 내에 위치되고, 단자 외표면은 상기 최외곽 수지 절연층의 외표면으로부터 내측으로 위치되며, 그리고 상기 솔더 레지스트는 다수의 개구부 내로 연장되어 각각의 상기 단자 외표면의 외주부와 접촉됨을 특징으로 하는 다층 배선 기판.

Description

다층 배선 기판 및 그 제조방법 {MULTILAYERED WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 동일한 수지 절연재료를 주성분으로 포함하는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지는 한편으로 상기 구조체의 양측에 빌드업 층들을 순차적으로 형성함으로써 이른바 코어 기판을 갖지 않는 다층 배선기판, 및 이러한 다층 배선기판의 제작방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적 회로소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있다. 따라서, 단자의 개수가 증가하는 경향이 있으며, 단자 간의 피치는 좁아지는 경향이 있다. 일반적으로, IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 마더보드 측의 단자 군에 플립칩의 형태로 접속된다. 그러나, IC칩 상의 단자 군과 마더보드 상의 단자 군 사이에는 단자 간의 피치에 큰 차이가 있으므로, IC칩을 마더보드 상에 직접적으로 접속하는 것이 곤란하다. 이러한 이유로, 통상은, IC칩 탑재용 배선기판 상에 IC칩을 탑재하여 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재하는 방법이 채택된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는, 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화된다. 이 다층 배선기판에 있어서는 코어기판으로서, 예를 들면, 보강 섬유에 수지를 함침시켜 얻은 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성된다. 즉, 이 다층 배선기판에 있어서, 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 훨씬 더 큰 두께를 갖도록 형성된다. 또한, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는, 스루홀 도체 등)이 관통 형성된다.
한편, 근래에는 반도체 집적회로소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전송 손실이나 회로 오동작의 발생으로 이어져서 고속 작동에 방해가 된다. 이러한 문제를 해결하기 위하여, 다층 배선기판을 코어기판을 갖지 않는 기판으로 하는 것이 제안된다(예를 들면, 특허문헌 1, 2 참조). 특허문헌 1, 2에 기재된 다층 배선기판에서는, 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 한다. 그러므로, 고주파 신호의 전송 손실을 저감하는 것 및 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
도 17 및 도 18은 특허문헌 1에 개시되어 있는 배선 기판(100A,100B)의 구체적인 예들을 도시한다. 상기 배선 기판(100A,100B)에서, 배선 라인(101), 비아 도체(102) 등을 갖는 절연층(103)의 양측에는 솔더 레지스트(104,105)가 형성되며, 상기 솔더 레지스트(104) 내에는 상기 IC 칩 접속 배선 라인(101)을 노출시키기 위한 개구부(106)가 제공된다. 또한, 상기 하부측 솔더 레지스트(105)에도 개구부(107)가 형성되며, 상기 마더보드 등에 대한 접속 단자(108)가 상기 개구부(107) 내에 형성된다.
도 17의 배선 기판(100A)에서는, 상기 접속 단자(108)가 상기 솔더 레지스트(105) 측에 삽입(매설)되며, 상기 접속 단자(108) 및 상기 솔더 레지스트(105)가 거의 동일한 두께를 갖는다. 한편, 도 18의 배선 기판(100B)에서는, 상기 접속 단자(108)가 상기 절연층(103)에 삽입(매설)되며, 단자 외표면(108a)의 외주부가 상기 솔더 레지스트(105)에 의하여 커버된다. 또한, 특허문헌 2의 배선 기판에서, 상기 IC 칩의 접속 단자는 상기 절연층 측에 삽입(매설)되며, 상기 단자 외표면의 외주부가 상기 솔더 레지스트에 의하여 커버된다.
특허문헌 1 : 일본국 특허공보 제4146864호(도 1 또는 도 4 등). 특허문헌 2 : 일본국 특허공개 제2009-141121호(도 7 등).
그러나, 종래 기술의 배선 기판(100B)에서, 니켈 도금층(109a) 및 금 도금층(109b)을 포함하는 2층의 도금층은 상기 접속 단자(108) 내에서 내부층 측으로부터 형성된다(도 18 참조). 솔더(110)가 상기 접속 단자(108) 상에 형성될 때, 상기 접속 단자(108)의 표면층 측에 존재하는 금은 용융된 솔더(110) 내에 확산되므로, 상기 솔더 레지스트(105)와 상기 단자 외표면(108a)의 외주부 사이에 갭이 형성된다(도 19 참조). 이 경우, 상기 솔더 레지스트(105) 및 상기 접속 단자(108)는 서로 접경되지 않고, 따라서 상기 접속 단자(108)의 접착 강도를 열화시킨다. 또한, 도 17의 배선 기판(100A)에서는, 상기 접속 단자(108)의 측표면 만이 상기 솔더 레지스트(105)에 접경하고, 상기 단자 외표면(108a)은 상기 솔더 레지스트(105)와 접촉하지 않으므로, 상기 접속 단자(108)에서 충분한 접착 강도를 얻는 것이 곤란하다. 그러므로, 이 경우, 높은 신뢰성을 갖는 배선 기판(100A,100B)을 얻는 것이 곤란하다.
더욱이, 도 17 및 도 18에 나타낸 상기 배선 기판(100A,100B)에서, 상기 배선 라인(101)은 상기 절연층(103) 상에 형성되고 상기 절연층(103)의 상면으로부터 돌출된다. 달리 말하자면, 상기 배선 기판(100A,100B)에서, 각각의 배선 라인(101)은 상부측 솔더 레지스트(104) 내에 매설되도록 형성된다. 예를 들어, 주요(제 1) 특성으로서 광경화성(photo-curability)을 갖는 수지 절연재의 경화물를 함유하도록 상기 솔더 레지스트(104)를 형성할 때, 상기 솔더 레지스트(104)는 통상 상기 내부 절연층(103)에 비하여 더욱 낮은 절연 특성을 갖는다. 그러므로, 상기 배선 라인(100A,100B)에서와 같이 상기 솔더 레지스트(104) 측에 돌출되도록 상기 배선 라인(101)을 제공할 때, 상기 배선 라인(101)의 고밀도 경향으로 인하여, 상기 배선 라인들(101) 사이에 절연 특성을 확보하는 것이 곤란할 수도 있다. 또한, 이는 신뢰성의 저하를 유발한다.
본 발명은 상술한 과제에 감안하여 이루어진 것으로서, 접속 단자의 접착 강도를 충분히 증가시킬 수 있으며 높은 신뢰성을 갖는 다층 배선 기판을 제공한다. 또한, 본 발명은 접속 단자들 사이에 절연 특성을 확보할 수 있는 다층 배선 기판, 및 그 제조방법을 제공한다.
상기 과제를 해결하기 위한 실례가 되는 제 1 양상에 의하면, 제 1(주요) 성분으로서 동일한 수지 절연재를 포함하는 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 가지며, 상기 적층 구조체의 제 1 주면측에는 다수의 제 1 주면측 접속 단자가 배열되고, 상기 적층 구조체의 제 2 주면측에는 다수의 제 2 주면측 접속 단자가 배열되며, 다수의 수지 절연층 내에는 다수의 도체층이 형성되어, 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 직경이 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 접속되는, 다층 배선 기판으로서, 상기 적층 구조체의 제 1 주면측 및 상기 제 2 주면측 중 적어도 하나의 상부에는 솔더 레지스트가 제공(위치 또는 설치)되고, 상기 솔더 레지스트에 접촉되는 최외곽 수지 절연층 내에는 다수의 개구부가 형성되며, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 제 1 성분으로서 구리층으로 형성되어 다수의 상기 개구부 내에 위치되고, 단자 외표면은 상기 최외곽 수지 절연층의 외표면으로부터 내측으로 위치되며, 그리고 상기 솔더 레지스트는 다수의 개구부 내로 연장되어 각각의 상기 단자 외표면의 외주부와 접촉됨을 특징으로 하는 다층 배선 기판이 제공된다.
상기 제 1 양상에 설명된 본 발명에 의하면, 제 1 또는 주성분으로서 동일한 수지 절연재를 포함하는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써, 코어 기판을 갖지 않는 코어리스 배선 기판으로서의 다층 배선 기판이 형성된다. 이러한 다층 배선 기판에서, 다수의 제 1 주면측 접속 단자 또는 다수의 제 2 주면측 접속 단자는 상기 최외곽 수지 절연층 내에 형성되는 개구부 내에 위치되며, 상기 접속 단자의 단자 외표면은 상기 최외곽 수지 절연층의 표면으로부터 내측으로 위치된다. 또한, 상기 솔더 레지스트는 상기 최외곽 수지 절연층 내에 형성되는 개구부 내로 연장되어 각각의 상기 단자 외표면의 외주부와 접촉되므로, 상기 단자 외표면의 외주부는 소위 기판 두께 방향을 향하여 가압된다. 그러므로, 상기 접속 단자는 상기 최외곽 수지 절연층에 신뢰성 있게 고정되며, 상기 솔더 레지스트와 상기 단자 외표면의 외주부 사이에는 갭이 발생되지 않게 되고, 그리고 상기 접속 단자의 접착 강도를 충분히 증가시키는 것 또한 가능하다. 더욱이, 상기 단자 외부측 또는 상기 수지 절연층을 위한 솔더 레지스트의 접착 영역이 증가되기 때문에, 상기 다층 배선 기판의 강도를 증가시키는 것이 가능하다. 또한, 상기 접속 단자의 단자 외표면이 상기 솔더 레지스트 측으로 돌출되지 않고 높은 절연 특성을 갖는 상기 수지 절연층 내에 매설되므로, 접속 단자들 사이의 절연성을 충분히 획득하는 것이 가능하다.
일실시형태에서, 상기 단자 외표면에는 오목하게 라운딩된 부분이 형성되어 그의 중앙부가 외주부로부터 내측으로 위치된다. 상기 접속 단자를 이러한 방식으로 형성하는 경우에는, 상기 솔더 레지스트의 접착 영역이 증가된다. 그러므로, 상기 솔더 레지스트와의 접착력을 충분히 증가시키는 것이 가능하다. 또한, 상기 솔더 레지스트와 접촉되는 상기 단자 외부측의 외주부가 두껍게 되므로, 상기 단자의 강도를 개선하는 것이 가능하다.
또 하나의 실시형태에서, 상기 솔더 레지스트와 상기 최외곽 수지 절연층 사이의 인터페이스에 위치되거나 존재하는 도체층은 상기 최외곽 수지 절연층 내에 매설되는 인터페이스 도체부를 포함한다. 이러한 방식으로, 상기 배선 패턴과 같은 도체층들 사이에 높은 절연 특성을 갖는 수지 절연층을 배치시키게 되며, 각각의 배선 라인을 비교적 좁은 피치로 준비할 수 있다. 그러므로, 상기 다층 배선 기판을 고집적화하는 것이 가능하다. 여기에서, 상기 솔더 레지스트와 상기 최외곽 수지 절연층 사이의 인터페이스에 존재하는 도체층으로서, 상기 제 1 양상의 다층 배선 기판은 다수의 제 1 주면측 접속 단자 또는 다수의 제 2 주면측 접속 단자에 인접하는 배선 패턴 도체부를 포함할 수 있다. 이 경우, 다수의 제 1 주면측 접속 단자 또는 다수의 제 2 주면측 접속 단자와 상기 배선 패턴 도체부 사이의 최외곽 수지 절연층은 다수의 상기 제 1 주면측 접속 단자 또는 제 2 주면측 접속 단자 및 상기 배선 패턴 도체부보다 상기 솔더 레지스트 측으로 더욱 돌출될 수 있다. 상기 최외곽 수지 절연층이 이러한 방식으로 돌출되면, 상기 접속 단자와 상기 배선 패턴 도체부 사이의 절연 길이가 증가되므로, 이들 사이의 마이그레이션 발생(generation of migration)을 억제하는 것이 가능하다.
또 다른 실시형태에서, 상기 솔더 레지스트에 제공되는 개구부의 직경은 상기 최외곽 수지 절연층에 제공되는 개구부의 직경보다 더욱 작고, 상기 솔더 레지스트의 개구부 내에 배열되는 단자 외표면의 중앙부는 구리 이외의 1종 이상의 금속으로 형성되는 코팅 금속층(예를 들면, 도금층)으로 형성된다. 이 경우, 상기 솔더 레지스트의 개구부로부터 노출되는 단자 외표면의 외주부와 상기 솔더 레지스트 사이의 인터페이스에는 상기 코팅 금속층이 존재하지 않는다. 여기에서, 예를 들면, 니켈-금 도금층을 상기 코팅 금속층으로서 사용하는 경우, 솔더링 접속 동안 용융된 솔더에는 금이 확산된다. 그러나, 본 발명에 의하면, 상기 단자 외표면과 상기 솔더 레지스트 사이의 인터페이스에는 금도금이 없다. 그러므로, 상기 솔더에로 금이 확산됨에 따라 상기 단자 외표면과 상기 솔더 레지스트 사이의 인터페이스에 갭이 형성되는 문제점을 해소하는 것이 가능하다. 그 결과, 상기 단자 외표면 및 상기 솔더 레지스트로 하여금 서로 신뢰성 있게 접경하는 것을 허용하는 것이 가능하며, 상기 접속 단자 상에 솔더를 형성한 이후에도 상기 접속 단자의 접착 강도를 충분하게 얻는 것이 가능하다.
또 다른 실시형태에서, 상기 솔더 레지스트는 상기 적층 구조체의 제 2 주면측 상에 배열되고, 마더보드에 접속되는 다수의 마더보드 접속 단자는 다수의 제 2 주면측 접속 단자이다. 이 경우, 상기 마더보드 접속 단자에는 비교적 큰 영역 및 높은 접착 강도가 요구된다. 그러나, 상기 솔더 레지스트는 상술한 바와 같이 상기 개구부 내로 삽입되므로, 상기 단자 외표면의 외주부는 소위 기판 두께 방향을 향하여 가압된다. 그러므로, 상기 마더보드 접속 단자에 충분한 접착 강도를 얻는 것이 가능하며 상기 다층 배선 기판의 신뢰성을 개선하는 것이 가능하다. 또한, 상기 솔더 레지스트는 상기 마더보드가 접속되는 상기 주면측 상에 또는 상기 주면의 대향측 상에, 예를 들면, 상기 IC 칩이 설치되는 상기 주면측에 제공할 수 있다.
또 다른 실시형태에서, 상기 비아 도체는 그의 직경이 상기 제 2 주면측으로부터 상기 제 1 주면측까지 확대되도록 테이퍼진다. 반대로, 다수의 수지 절연층 내에 형성되는 모든 비아 도체는 그의 직경이 상기 제 1 주면측으로부터 상기 제 2 주면측까지 확대되도록 테이퍼질 수 있다. 이러한 방식으로, 코어 기판 없이 코어리스 배선 기판을 신뢰성 있게 제작하는 것이 가능하다.
상기 과제를 해결하기 위한 실례가 되는 제 2 양상에 의하면, 제 1 성분으로서 동일한 수지 절연재를 포함하는 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 가지며, 상기 적층 구조체의 제 1 주면측에는 다수의 제 1 주면측 접속 단자가 배열되고, 상기 적층 구조체의 제 2 주면측에는 다수의 제 2 주면측 접속 단자가 배열되며, 다수의 수지 절연층 내에는 다수의 도체층이 형성되어, 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 직경이 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 접속되는 다층 배선 기판의 제조방법으로서: 상기 제 1 주면측 접속 단자 또는 상기 제 2 주면측 접속 단자에 상응하는 금속 도체부를 기재(基材) 상에 형성하는 공정; 상기 금속 도체부 형성 공정 이후에, 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후에, 상기 금속 도체부의 일부를 제외하고 상기 기재를 제거함으로써, 최외곽 수지 절연층에서 다수의 개구부 내에 다수의 상기 제 1 주면측 접속 단자 및 다수의 상기 제 2 주면측 접속 단자를 포함하는 접속 단자를 형성하는 공정; 그리고, 상기 접속 단자 형성 공정 이후에, 일부가 상기 다수의 개구부 내로 연장되어 상기 접속 단자의 외표면의 외주부와 접촉되는 솔더 레지스트를 상기 최외곽 수지 절연층 상에 형성하는 공정;으로 이루어지는 다층 배선 기판의 제조방법이 제공된다.
그러므로, 상기 제 2 양상에 설명된 본 발명에 의하면, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 상기 최외곽 수지 절연층 내에 형성된 다수의 개구부 내에 위치되거나 매설되고, 각각의 접속 단자는 상기 단자 외표면이 상기 최외곽 수지 절연층의 외표면으로부터 내측으로 위치되도록 형성된다. 또한, 상기 솔더 레지스트 형성 공정을 수행함으로써, 상기 솔더 레지스트는 상기 최외곽 수지 절연층 내에 형성되는 개구부 내로 연장되어 상기 단자 외표면의 외주부에 접촉되므로, 상기 단자 외표면의 외주부는 소위 기판 두께 방향으로부터 가압된다. 그러므로, 상기 접속 단자는 상기 최외곽 수지 절연층에 신뢰성 있게 고정되고, 상기 솔더 레지스트와 상기 단자 외표면의 외주부 사이에는 갭이 발생되지 않으며, 상기 접속 단자의 접착 강도를 충분히 증가시키는 것이 가능하다. 이러한 방식으로 얻어낸 다층 배선 기판에서는, 상기 접속 단자의 외표면 또는 상기 수지 절연층에 대한 솔더 레지스트의 접착 표면이 증가되므로, 그의 강도를 증가시키는 것이 가능하다. 또한, 상기 접속 단자의 단자 외표면은 상기 솔더 레지스트 측으로 돌출되지 않으며 높은 절연 특성을 갖는 수지 절연층 내에 매설 또는 삽입된다. 그러므로, 접속 단자들 사이의 절연 특성을 충분하게 확보하는 것이 가능하다.
일실시형태에 의하면, 상기 금속 도체부 형성 공정에서, 상기 기재 상에는 금속박을 제거 가능한 상태로 적층하고, 상기 금속박 상에 금속 도체부를 형성한다. 이 경우, 상기 기재를 제거 공정은 상기 금속박을 노출하기 위하여 상기 빌드업 공정 이후에 수행되고, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 상기 적층 구조체에서 상기 금속박을 에칭 및 제거함으로써 형성된다. 이러한 방식으로, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자가 상기 최외곽 수지 절연층 내에 형성된 다수의 개구부 내에 위치되거나 매설되도록 이들을 신뢰성 있게 형성하는 것이 가능하며, 상기 최외곽 수지 절연층의 외표면으로부터 내측으로 상기 단자 외표면을 위치시키게 된다.
다수의 상기 수지 절연층을 형성하기 위한 바람직한 고분자 물질(polymer material)의 예에는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지와 같은 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세틸 수지, 또는 폴리프로필렌 수지 등과 같은 열가소성 수지 등이 포함된다. 또한, 수지와 유리 섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유와 같은 유기 섬유와의 복합재료, 혹은 연속 다공질 PTFE와 같은 3차원 망형상의 불소계 수지 기재에 에폭시 수지와 같은 열경화성 수지를 함침시킨 수지 복합재료를 사용할 수도 있다. 또한, 본 발명에 의하면, "주성분으로서 동일한 수지 절연재로 형성되는 다수의 수지 절연층"은 열경화성 수지에 함침시킨 유리 섬유와 같은 첨가제가 상이할 때에도 주성분으로서의 열경화성 수지가 동일한 경우 구체적인 예에 상응하는 물질들은 동일함을 의미한다. 또한, 상기 "솔더 레지스트"는 솔더링 동안 솔더의 흐름에 저항하는 댐으로서 작용하는 열 저항 코팅재를 칭한다.
도 1은 일실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 확대 단면도
도 2는 상기 다층 배선 기판의 개략적인 구조를 도시하는 평면도
도 3은 상기 다층 배선 기판의 개략적인 구조를 도시하는 평면도
도 4는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 5는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 6은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 7은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 8은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 9는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 10은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 11은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 12는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 13은 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 14는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 15는 상기 다층 배선 기판의 제조방법을 도시하는 설명도
도 16은 또 하나의 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 확대 단면도
도 17은 종래 기술의 배선 기판을 도시하는 단면도
도 18은 종래 기술의 배선 기판을 도시하는 단면도
도 19는 종래 기술의 배선 기판을 도시하는 확대 단면도
이하, 본 발명의 일실시예에 의한 다층 배선 기판을 첨부 도면을 참조하여 상세히 설명한다. 도 1은 본 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 확대 단면도이다. 또한, 도 2는 상면측으로부터 본 상기 다층 배선 기판을 도시하는 평면도이고, 도 3은 하면측으로부터 본 상기 다층 배선 기판을 도시하는 평면도이다.
도 1을 참조하면, 상기 다층 배선 기판(10)은 코어기판은 갖지 않으면서 동일한 수지 절연재료를 주성분으로서 포함하는 4층의 수지 절연층(21,22,23,24)과 구리로 이루어지는 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(적층 구조체)(30)를 가지는 코어리스 배선기판이다. 각각의 수지 절연층(21~24)은 광경화성을 부여하지 않는 수지 절연재료, 구체적으로는, 열경화성 에폭시 수지의 경화물을 주성분으로서 포함하는 빌드업 재료를 사용하여 형성된다. 상기 다층 배선 기판(10)에서, 배선 적층부(30)의 상면(31)(제 1 주면) 측에는 다수의 접속 단자(41,42)(제 1 주면측 접속 단자)가 배열된다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시예의 다층 배선 기판(10)에서는, 배선 적층부(30)의 상면(31) 측에 배치되는 다수의 접속 단자(41,42)로서, IC칩에 접속되는 IC칩 접속단자(41)와 칩 콘덴서에 접속되는 콘덴서 접속단자(42)가 있다. 배선 적층부(30)의 상면(31) 측에 있어서, 다수의 IC칩 접속단자(41)는 기판 중앙부에 제공된 칩 탑재영역(43)에 어레이 형상으로 배치된다. 또한, 상기 콘덴서 접속단자(42)는 상기 IC칩 접속단자(41)보다 큰 면적을 가지며, 상기 칩 탑재영역(43)의 외주측에 배치된다.
한편, 도 1 및 도 3에 나타낸 바와 같이, 배선 적층부(30)의 하면(32)(제 2 주면) 측에는, 마더보드(mother board)에 접속되도록 LGA(land grid array)용으로 사용되는 다수의 접속 단자(제 2 주면측 접속 단자로서의 마더보드 접속단자)(45)가 어레이 형상으로 배치된다. 상기 마더보드 접속 단자(45)는 상면(31) 측에 제공되는 IC칩 접속 단자(41) 및 콘덴서 접속단자(42)보다 더욱 큰 면적을 갖는다.
각각의 상기 수지 절연층(21,22,23,24)에는 비아 홀(33) 및 필드 비아 도체(filled via conductor)(34)가 제공된다. 상기 비아 도체(34)는 모두 동일한 방향으로 테이퍼지는 형상을 가지며(도 1에서, 하면 측으로부터 상면 측까지 직경이 확대됨), 각 도체층(26), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 마더보드 접속단자(45)를 서로 전기적으로 접속하고 있다.
상기 배선 적층부(30)의 상면(31) 측에서, 노출된 최외곽 수지 절연층(24)에는 다수의 개구부(35,36)가 제공되며, 상기 IC 칩 접속 단자(41) 및 상기 콘덴서 접속 단자(42)는 상기 개구부(35,36)와 부합되도록 배열된다. 구체적으로, 상기 IC 칩 접속 단자(41)는 IC 칩 접속 단자(41)의 단자 외표면(41a)의 높이가 상기 수지 절연층(24)의 표면의 높이보다 더욱 낮은 상태에서 상기 개구부(35) 내에 형성된다. 상기 단자 외표면(41a)의 외주부는 상기 최외곽 수지 절연층(24)에 의하여 커버된다. 즉, 상기 IC 칩 접속 단자(41)는 상기 개구부(35)보다 크고, 상기 단자 외표면(41a)의 외주부는 상기 수지 절연층(24) 내에 매설 또는 삽입된다.
또한, 상기 콘덴서 접속 단자(42)는 상기 단자 외표면(42a)의 높이가 상기 수지 절연층(24)의 표면의 높이보다 더욱 낮은 상태에서 상기 개구부(36) 내에 배열되고, 상기 단자 외표면(42a)의 외주부는 상기 최외곽 수지 절연층(24)에 의하여 커버된다. 즉, 상기 콘덴서 접속 단자(42)는 상기 개구부(36)보다 크고, 상기 단자 외표면(42a)의 외주부는 상기 수지 절연층(24) 내에 매설 또는 삽입된다. 상기 IC 칩 접속 단자(41) 및 상기 콘덴서 접속 단자(42)는 제 1 성분으로서의 구리층으로 형성된다. 또한, 상기 IC칩 접속단자(41) 및 상기 콘덴서 접속단자(42)는 상기 개구부(35,36) 내에 노출되는 상기 구리층의 상면만을 구리 이외의 물질로 형성되는 도금층(46,47){구체적으로는, 니켈-금 도금층(46a,47a), 및 금 도금층(46a,47b)}으로 커버한 구조를 가지고 있다.
상기 배선 적층부(30)의 하면(32) 측에 있어서, 상기 최외곽 수지 절연층(21) 내에는 다수의 개구부(37)가 형성되며, 상기 마더보드 접속 단자(45)는 이들 다수의 개구부(37)에 부합되도록 배열된다. 구체적으로, 상기 마더보드 접속 단자(45)는 상기 단자 외표면(45a)이 상기 수지 절연층(21)의 표면(21a)으로부터 내측으로 위치되는 상태에서 상기 개구부(37) 내에 배치된다. 상기 마더보드 접속 단자(45)는 제 1 또는 주성분으로서의 구리층으로 형성되며 상기 개구부(37)와 동일한 직경을 갖는다.
또한, 상기 배선 적층부(30)의 하면(32) 측에 있어서, 상기 최외곽 수지 절연층(21)의 거의 전체 표면은 상기 솔더 레지스트(38)에 의하여 커버되며, 상기 솔더 레지스트(38)에는 상기 마더보드 접속 단자(45)를 노출시키기 위한 개구부(39)가 형성된다. 상기 솔더 레지스트(38)는 제 1 또는 주요 특징으로서 광경화성을 갖는 수지재의 경화물로 형성되며, 상기 마더보드 접속 단자(45)의 단자 외표면(45a)의 외주부와 접촉되도록 상기 수지 절연층(21) 내에 형성되는 다수의 개구부(37) 내로 연장된다. 즉, 상기 솔더 레지스트(38)는 상기 수지 절연층(21)의 표면(21a) 및 상기 단자 외표면(45a)의 외주부 상에서 접경한다. 또한, 본 실시예에 의하면, 상기 솔더 레지스트(38)는 상기 최외곽 수지 절연층(21) 내로 3㎛~10㎛ 깊이로 연장된다.
상기 솔더 레지스트(38) 내에 제공되는 개구부(39)는 상기 수지 절연층(21) 내에 제공되는 상기 개구부(37)보다 다소 작은 직경을 갖는다. 구리 이외의 금속으로 형성되는 도금층(48){구체적으로, 니켈 도금층(48a) 및 금 도금층(48b)을 포함하는 코팅 금속층}은 상기 개구부(39) 내에 배열되는 단자 외표면(45a) 상에서 중앙부{상기 마더보드 접속 단자(45)의 노출부} 내에 형성된다. 또한, 상기 마더보드는 솔더(도시 생략)을 이용하여 상기 마더보드 접속 단자(45)에 접속된다.
또한, 상기 다층 배선 기판(10)에서, 다수의 도체부(26)는 상기 마더보드 접속 단자(45)에 더하여 배선 패턴을 형성하기 위하여 상기 수지 절연층(21)과 상기 솔더 레지스트(38) 사이의 인터페이스 내에 형성되는 인터페이스 도체층{상기 배선 패턴 도체부(26c)}을 포함한다. 상기 마더보드 접속 단자(45)와 마찬가지로, 이러한 도체층(26)은 상기 수지 절연층(21) 내에 매설 또는 삽입되며 상기 솔더 레지스트(38)내로 돌출되지 않는다. 상기 마더보드 접속 단자(45)와 상기 마더보드 접속 단자(45)에 인접한 상기 배선 패턴 도체부(26c) 사이에는 돌기(21c)가 위치된다. 상기 최외곽 수지 절연층(21)의 일부분으로서 상기 돌기(21c)는 상기 마더보드 접속 단자(45) 및 상기 배선 패턴 도체부(26c)보다 상기 솔더 레지스트(38) 내로 더욱 돌출된다.
상술한 바의 구조를 갖는 상기 다층 배선 기판(10)은, 예를 들면, 다음의 순서를 통하여 제작된다.
우선 빌드업 공정에 있어서, 충분한 강도를 가지는 지지기판(支持基板)(유리 에폭시 기판 등)을 준비하고, 이 지지기판 상에 수지 절연층(21~24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
구체적으로, 도 4에 나타낸 바와 같이, 지지기판(50) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 붙여서 하지(下地) 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(基材)(52)를 얻는다. 도 5에 나타낸 바와 같이, 기재(52)의 하지 수지 절연층(51)의 상면에 적층 금속 시트체(54)를 배치한다. 여기에서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함으로써, 이후의 제작공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 접착력이 신뢰성 있게 확보된다. 적층 금속 시트체(54)는 박리 가능한 상태로 밀착시켜서 이루어진 2장의 동박(55,56)(1쌍의 금속박)이다. 구체적으로는, 금속 도금(크롬 도금, 니켈 도금, 티탄 도금, 또는 이들의 조합 등)을 사용하여 동박(55,56)을 배치함으로써 적층 금속 시트체(54)를 형성한다.
그 후, 마더보드 접속 단자(45)로서 사용될 금속 도체부 또는 도체층(26)으로서 사용될 금속 도체부를 상기 적층 금속 시트체(54) 상에 형성한다(금속 도체부 형성 공정). 구체적으로, 상기 적층 금속 시트체(54)의 상면에 상기 도금 레지스트을 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상한다. 그 결과, 상기 마더보드 접속 단자(45) 또는 상기 도체층(26)에 상응하는 부분에 개구부를 갖는 소정의 패턴을 갖는 도금 레지스트(57)를 형성한다(도 6 참조). 또한, 상기 도금 레지스트(57)를 형성하는 상태에서 선택적으로 전해 동 도금을 수행하고, 상기 적층 금속 시트체(54) 상에 상기 금속 도체부(58,59)를 형성한 후, 상기 도금 레지스트(57)을 벗겨낸다(도 7 참조).
상기 금속 도체부(58,59) 형성 공정 이후, 상기 수지 절연층과의 접착력을 증가시키기 위하여 상기 금속 도체부(58,59)의 표면들을 거칠게 한다(CZ 처리). 그리고나서, 상기 금속 도체부(58,59)가 형성된 상기 적층 금속 시트체(54)를 에워싸도록 시트 형상을 갖는 상기 수지 절연층(21)을 배치하여, 상기 수지 절연층(21)을 부착한다(도 8 참조). 여기에서, 상기 수지 절연층(21)은 상기 적층 금속 시트체(54) 및 상기 금속 도체부(58,59)에 접경하고, 동시에, 상기 적층 금속 시트체(54)의 주위에서 상기 하지 수지 절연층(51)에 접경하여, 상기 적층 금속 시트체(54)를 밀봉하게 된다.
또한, 도 9에 나타낸 바와 같이, 예를 들면 엑시머 레이저, UV 레이저, CO2 레이저 등을 사용하여 레이저 가공을 실시함으로써 상기 수지 절연층(21)의 소정의 위치(상기 금속 도체부(58) 위의 위치)에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액과 같은 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는, 에칭액을 사용하는 공정 이외에도, 예를 들면, O2를 이용하는 플라즈마 애싱의 공정을 실시하여도 된다.
상기 디스미어 공정 이후, 종래 기술의 공지 기술에 의하여 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 세미-애디티브법과 같은 종래 기술의 공지 기술에 의하여 에칭을 실시함으로써 수지 절연층(21) 상에 도체층(26)의 패턴을 형성한다(도 10 참조).
또한, 상술한 제 1 수지 절연층(21) 및 도체층(26)과 마찬가지 방법을 이용하여 제 2 내지 제 4 수지 절연층(22~24) 및 도체층(26)을 형성하여 상기 수지 절연층(21) 상에 적층할 수 있다. 상기 상술한 빌드업 공정을 통하여, 상기 기재(52) 상에 상기 적층 금속 시트체(54), 상기 수지 절연층(22~24), 및 상기 도체층(26)을 적층함으로써 상기 배선 적층체(60)를 형성한다(도 11 참조). 또한, 상기 배선 적층체(60) 내에서 상기 적층 금속 시트체(54) 상에 위치되는 영역은 상기 다층 배선 기판(10)의 배선 적층부(30)에 해당된다.
또한, 상기 최외층 수지 절연층(24)에 대하여 레이저 홀(laser hole) 가공을 수행함으로써 다수의 개구부(35,36)를 형성한다(도 12 참조). 다음으로, 각각의 개구부(35,36) 내에서 스미어를 제거하기 위하여 과망간산칼륨 용액 또는 O2 플라즈마를 이용하여 디스미어 공정을 실시한다. 이 때, 상기 배선 적층체(60)에서, 다수의 개구부(35)에 의하여 노출되는 상기 도체층(26)의 일부분은 상기 IC 칩 접속 단자(41)에 해당하고, 다수의 개구부(36)에 의하여 노출되는 상기 도체층(26)의 일부분은 상기 콘덴서 접속 단자(42)에 해당한다.
상기 디스미어 공정 이후, 상기 금속 도체부(58,59)의 일부분을 제외하고 상기 기재(52)를 제거함으로써 상기 최외곽 수지 절연층(21)의 다수의 개구부(37) 내에 상기 마더보드 접속 단자(45) 및 상기 도체층(26)을 형성한다(접속 단자 형성 공정). 상기 접속 단자 형성 공정에서는, 우선, 다이싱 장치(도시생략)를 이용하여 배선 적층체(60)를 절단하여 배선 적층체(30)의 주위 영역을 제거한다. 이 경우, 도 12에 나타낸 바와 같이, 배선 적층체(30)와 그의 주위부(64)의 경계(도 12에서 화살표로 나타내는 경계)에서, 배선 적층체(30) 하측의 각각의 기재(52){지지 기판(50) 및 하지 수지 절연층(51)}에 대하여 절단을 수행한다. 이러한 절단의 결과, 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외부 가장자리 부분이 노출된다. 즉, 상기 주위부(64)의 제거에 의해서, 하지 수지 절연층(51)과 수지 절연층(21) 사이의 접착부가 제거된다. 그 결과, 상기 배선 적층부(30) 및 상기 기재(52)는 상기 적층 금속 시트체(54)를 통해서만 접속된다.
여기에서, 도 13에 나타낸 바와 같이, 적층 금속 시트체(54)의 1쌍의 동박(55,56)을 그 계면에서 박리함으로써 배선 적층부(30)로부터 기재(52)를 제거하여, 배선 적층부(30)의 하면(32){수지 절연층(21)}에 제공된 동박(55)을 노출시킨다(기재 제거 공정).
그 후, 배선 적층부(30)의 하면(32) 측에 노출된 상기 동박(55)의 일부분 및 상기 금속 도체부(58,59)를 에칭 및 제거하여 마더보드 접속 단자(45) 또는 상기 도체층(26)을 형성한다. 구체적으로는, 배선 적층부(30)의 상면(31)에 에칭 레지스트를 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상함으로써 상기 상면(31) 전체를 커버하는 상기 에칭 레지스트를 형성한다. 이 상태에서, 상기 배선 적층부(30)를 에칭함으로써 상기 동박(55)을 전체적으로 제거하고, 동시에 상기 금속 도체부(58,59)의 일부를 제거한다. 그 결과, 도 14에 나타낸 바와 같이, 상기 개구부(37)는 상기 수지 절연층(21) 내에 형성되고, 상기 개구부(37) 내에 잔류하는 상기 금속 도체부(58)는 마더보드 접속 단자(45)가 된다. 또한, 상기 개구부(40)는 상기 수지 절연층(21) 내에 형성되고, 상기 개구부(40) 내에 잔류하는 상기 금속 도체부(59)의 일부는 상기 배선 패턴의 도체층(26)이 된다.
상기 접속 단자 형성 공정 이후, 상기 수지 절연층(21) 상에 감광성 에폭시 수지를 코팅 및 경화시킴으로써 솔더 레지스트(38)를 형성한다(솔더 레지스트 형성 공정). 이 경우, 상기 솔더 레지스트(38)의 일부는 다수의 개구부(37,40) 내로 연장되어, 상기 마더보드 접속 단자(45)의 단자 외표면(45a) 및 상기 도체층(26)의 표면과 접촉하게 된다. 그 후, 소정의 마스크를 배열한 상태에서 노광 및 현상을 수행하여, 상기 솔더 레지스트(38) 내에 개구부(39)를 패턴화한다(도 15 참조). 그 결과, 상기 솔더 레지스트(38)의 개구부(39)에 의하여 상기 마더보드 접속 단자(45)의 단자 외표면(45a)의 중앙부를 노출한다. 또한, 상기 도체층(26)의 표면을 상기 솔더 레지스트(38)에 의하여 커버한다.
그 후, 상기 개구부(35)에 의하여 노출된 상기 IC 칩 접속 단자(41)의 표면, 상기 개구부(36)에 의하여 노출된 상기 콘덴서 접속 단자(42)의 표면 및 상기 개구부(39)에 의하여 노출된 상기 마더보드 접속 단자(45)의 표면에 대하여 무전해 니켈 도금 및 무전해 금 도금을 순차적으로 수행한다. 그 결과, 상기 니켈 도금층(46a,47a,48a), 및 상기 금 도금층(46b,47b,48b)을 포함하는 도금층(46,47,48)을 형성한다. 상술한 바의 공정들을 통하여, 도 1의 다층 배선 기판(10)을 제작한다.
그러므로, 본 실시예에 의하면, 다음의 효과를 얻을 수 있다.
(1) 본 실시예에 의한 다층 배선 기판(10)에 있어서, 마더보드 접속 단자(45)는 최외곽 수지 절연층(21) 내에 형성된 개구부(37) 내에 매설 또는 삽입되고, 상기 마더보드 접속 단자(45)의 단자 외표면(45a)은 수지 절연층(21)의 표면(21a)으로부터 내측으로 위치된다. 또한, 솔더 레지스트(38)는 최외곽 수지 절연층(21) 내에 형성되는 개구부(37) 내로 연장되어 단자 외표면(45a)의 외주부에 접촉하게 되어, 상기 단자 외표면(45a)의 외주부가 소위 기판 두께 방향으로 가압된다. 그러므로, 상기 마더보드 접속 단자(45)는 상기 최외곽 수지 절연층(21)에 신뢰성 있게 고정되며, 상기 솔더 레지스트(38)와 상기 단자 외표면(45a)의 외주부 사이에는 갭이 발생되지 않는다. 또한, 상기 마더보드 접속 단자(45)의 접착 강도를 충분히 증가시키는 것이 가능하다. 또한, 상기 단자 외표면(45a) 또는 상기 수지 절연층(21)에 대한 솔더 레지스트(38)의 접착 영역이 증가되므로, 상기 다층 배선 기판(10)의 강도를 증가시키는 것이 가능하다.
(2) 본 실시예에 의한 다층 배선 기판(10)에 있어서, 상기 마더보드 접속 단자(45)의 단자 외표면(45a)은 상기 솔더 레지스트(38)에로 연장되지 않고, 높은 절연 특성을 갖는 수지 절연층(21) 내에 매설 또는 삽입된다. 또한, 상기 솔더 레지스트(38)와 상기 수지 절연층(21) 사이의 인터페이스에 존재하는 도체층(26) 역시 상기 수지 절연층(21) 내에 매설 또는 삽입된다. 이러한 방식으로, 높은 절연 특성을 갖는 상기 수지 절연층(21)이 상기 도체층(26)과 상기 마더보드 접속 단자(45) 사이에 위치되고, 마이그레이션의 발생을 신뢰성 있게 방지할 수 있다. 그 결과, 상기 도체층(26) 또는 상기 마더보드 접속 단자(45)를 비교적 좁은 피치로 준비할 수 있고, 상기 다층 배선 기판(10)을 고집적화할 수 있다. 또한, 상기 마더보드 접속 단자(45)와 상기 배선 패턴 도체부(26c) 사이에 돌기(21c)가 위치된다. 상기 최외곽 수지 절연층(21)의 일부로서 상기 돌기(21c)는 상기 마더보드 접속 단자(45) 및 상기 배선 패턴 도체부(26c)보다 상기 솔더 레지스트(38) 내로 더욱 돌출된다. 그러므로, 상기 마더보드 접속 단자(45)와 상기 배선 패턴 도체부(26c) 사이의 절연 길이가 증가되므로, 이들 사이의 마이그레이션 발생을 억제하는 것이 가능하다. 그러므로, 이는 상기 다층 배선 기판(10)의 고집적화에 기여하게 된다.
(3) 본 실시예에 의한 다층 배선 기판(10)에 있어서, 상기 단자 외표면(45a) 상의 중앙부에는 도금층(48)이 형성되며, 상기 도금층(48)은 상기 솔더 레지스트(38)와 접촉하게 되는 상기 단자 외표면(45a)의 외주부 내에서 상기 솔더 레지스트(38)와의 인터페이스 내에 존재하지 않는다. 이 경우, 상기 도금층(48) 내의 금이 용융된 솔더에 확산되어 상기 단자 외표면(45a)과 상기 솔더 레지스트(38) 사이의 인터페이스에서 갭을 형성하게 되는 문제점을 방지할 수 있다. 그 결과, 상기 마더보드 접속 단자(45) 내에 솔더가 형성된 이후에도, 상기 단자 외표면(45a) 및 상기 솔더 레지스트(38)로 하여금 서로 신뢰성 있게 접경되어 상기 마더보드 접속 단자(45)의 충분한 접착 강도를 확보하게 하는 것이 가능하다.
(4) 본 실시예에 의한 다층 배선 기판(10)에 있어서, 수지재로 형성되는 상기 솔더 레지스트(38) 또는 상기 수지 절연층(21)과 금속재로 형성되는 상기 마더보드 접속 단자(45) 사이의 경계부는 직사각형 형상보다는 비-직사각형 형상을 갖는다. 그러므로, 상기 경계부에 가해지는 응력을 분산시키는 것이 가능하며 상기 수지 절연층(21) 내의 크랙 방지가 가능하다.
또한, 본 실시예는 다음과 같이 수정 가능하다.
상술한 실시예에 의하면, 상기 다층 배선 기판(10)의 하면(32) 측에 상기 솔더 레지스트(38)를 마련하는 반면, 상면(31) 측 상에 상기 솔더 레지스트(38)를 마련할 수도 있다. 이 경우, 상기 다층 배선 기판은 상기 솔더 레지스트(38)가 상기 IC 칩 접속 단자(41)의 단자 외표면(41a)의 외주부와 접촉되도록 상기 개구부(35) 내로 연장되도록 형성되며, 상기 솔더 레지스트(38)가 상기 콘덴서 접속 단자(42)의 단자 외표면(42a)의 외주부와 접촉되도록 상기 개구부(36) 내로 삽입되도록 형성된다. 만일 상기 다층 배선 기판을 이러한 방식으로 형성하면, 상기 IC 칩 접속 단자(41) 및 상기 콘덴서 접속 단자(42)의 접착 강도를 충분히 증가시키는 것이 가능하다.
상술한 실시예에 의한 상기 다층 배선 기판(10)에서는 주요 특성으로서 광경화성을 갖는 수지 절연재의 경화물로 상기 솔더 레지스트(38)를 형성하는 한편, 본 발명은 이에 한정되지 않는다. 열 저항 코팅재라면 임의의 기타 재료로 이용할 수도 있다.
상술한 실시예에 의한 상기 다층 배선 기판(10)에서는 상기 마더보드 접속 단자(45)의 단자 외표면(45a)이 편평하게 되는 한편, 본 발명은 이에 한정되지 않는다. 도 16에 나타낸 다층 배선 기판(10A)에서와 같이, 상기 마더보드 접속 단자(45)의 단자 외표면(45a)의 중앙부가 상기 외주부로부터 내측으로 위치되도록 오목하게 라운딩된 부분(45b)을 형성할 수도 있다. 상기 단자 외표면(45a)에서 라운딩된 부분(45b)은 상기 접속 단자 형성 공정에서 상기 금속 도체부(58)의 일부에 대하여 에칭을 수행할 때 상기 금속 도체부(58)의 단부측보다 중앙부를 더욱 충분히 에칭 및 제거함으로써 형성된다. 또한, 상기 단자 외표면(45a)에서 라운딩된 부분(45)의 라운딩은 부식제, 습도 또는 에칭 시간과 같은 에칭 조건을 변경함으로써 제어 가능하다. 만일 상기 마더보드 접속 단자(45)를 이러한 방식으로 형성하면, 상기 솔더 레지스트(38)의 접착 영역이 증가된다. 그러므로, 상기 솔더 레지스트(38)와의 접착 특성을 증가시키는 것이 가능하다. 또한, 상기 솔더 레지스트(38)와 접촉되는 상기 단자 외표면(45a)의 외주부는 상기 중앙부보다 더욱 두껍게 되므로, 상기 단자의 강도를 충분히 증가시키는 것이 가능하다.
상술한 실시예에 의하면, 다수의 수지 절연층(21~24) 내에 형성되는 다수의 도체층(26)이 하면(32) 측으로부터 상부측(31) 측을 향하여 직경이 확대되도록 테이퍼진 비아 도체(34)를 통하여 서로 접속되는 한편, 본 발명은 이에 한정되지 않는다. 다수의 수지 절연층(21~24) 내에 형성되는 비아 도체(34)는 동일한 방향으로 테이퍼진 형상을 가질 수 있으며, 다수의 도체층(26)은 상면(31) 측으로부터 하면(32) 측으로 직경이 확대되도록 테이퍼진 비아 도체를 통하여 서로 접속될 수 있다.
상술한 실시예에 의하면, 각각의 접속 단자(41,42,45) 상에 코팅된 도금층(46,47,48)은 상기 니켈-금 도금층인 반면, 구리 이외의 물질로 형성된 도금층을 이용할 수도 있다. 예를 들면, 상기 도금층(46,,47,48)은 니켈-팔라듐-금 도금층과 같은 기타의 도금층으로 수정될 수 있다.

Claims (9)

  1. 제 1 성분으로서 동일한 수지 절연재를 포함하는 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 가지며, 상기 적층 구조체의 제 1 주면측에는 다수의 제 1 주면측 접속 단자가 배열되고, 상기 적층 구조체의 제 2 주면측에는 다수의 제 2 주면측 접속 단자가 배열되며, 다수의 수지 절연층 내에는 다수의 도체층이 형성되어, 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 직경이 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 접속되는, 다층 배선 기판으로서,
    여기에서
    상기 적층 구조체의 제 1 주면측 및 상기 제 2 주면측 중 적어도 하나의 상부에는 솔더 레지스트가 제공되고,
    상기 솔더 레지스트에 인접한 최외곽 수지 절연층 내에는 다수의 개구부가 형성되며,
    다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 제 1 성분으로서 구리층으로 형성되어 다수의 상기 개구부 내에 위치되고, 단자 외표면은 상기 최외곽 수지 절연층의 외표면으로부터 내측으로 위치되며, 그리고
    상기 솔더 레지스트는 다수의 개구부 내로 연장되어 각각의 상기 단자 외표면의 외주부와 접촉됨을 특징으로 하는 다층 배선 기판.
  2. 청구항 1에 있어서,
    중앙부가 외주부로부터 내측으로 위치되도록 오목하게 라운딩된 부분이 상기 단자 외표면에는 형성됨을 특징으로 하는 다층 배선 기판.
  3. 청구항 1에 있어서,
    상기 솔더 레지스트와 상기 최외곽 수지 절연층 사이의 인터페이스에 위치되는 도체층은 상기 최외곽 수지 절연층 내에 매설된 인터페이스 도체부를 포함함을 특징으로 하는 다층 배선 기판.
  4. 청구항 1에 있어서,
    상기 솔더 레지스트와 상기 최외곽 수지 절연층 사이의 인터페이스 내에 위치되는 도체층은 다수의 제 1 주면측 접속 단자 또는 다수의 제 2 주면측 접속 단자에 인접하는 배선 패턴 도체부를 포함하며, 그리고
    다수의 상기 제 1 또는 제 2 주면측 접속 단자와 상기 배선 패턴 도체부 사이의 최외곽 수지 절연층은 다수의 상기 제 1 또는 제 2 주면측 접속 단자 및 상기 배선 패턴 도체부보다 상기 솔더 레지스트 내로 더욱 돌출됨을 특징으로 하는 다층 배선 기판.
  5. 청구항 1에 있어서,
    상기 솔더 레지스트 내에 제공되는 개구부 각각은 상기 최외곽 수지 절연층 내에 제공되는 다수의 개구부보다 더욱 작은 직경을 가지며, 구리 이외의 1종 이상의 금속으로 형성되는 도금층은 상기 솔더 레지스트 내에 제공되는 개구부 내에 배열된 단자 외표면의 중앙부 내에 형성됨을 특징으로 하는 다층 배선 기판.
  6. 청구항 1에 있어서,
    상기 솔더 레지스트는 상기 적층 구조체의 제 2 주면측에 배열되며, 및 마더보드에 접속되는 다수의 마더보드 접속 단자는 다수의 상기 제 2 주면측 접속 단자임을 특징으로 하는 다층 배선 기판.
  7. 청구항 1에 있어서,
    상기 비아 도체는 그의 직경이 상기 제 2 주면측으로부터 상기 제 1 주면측까지 확대되도록 테이퍼짐을 특징으로 하는 다층 배선 기판.
  8. 제 1 성분으로서 동일한 수지 절연재를 포함하는 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 가지며, 상기 적층 구조체의 제 1 주면측에는 다수의 제 1 주면측 접속 단자가 배열되고, 상기 적층 구조체의 제 2 주면측에는 다수의 제 2 주면측 접속 단자가 배열되며, 다수의 수지 절연층 내에는 다수의 도체층이 형성되어, 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 직경이 확대되도록 테이퍼진 비아 도체를 통하여 서로 접속되는, 다층 배선 기판의 제조방법으로서:
    상기 제 1 주면측 접속 단자 또는 상기 제 2 주면측 접속 단자에 상응하는 금속 도체부를 기재 상에 형성하는 공정;
    상기 금속 도체부 형성 공정 이후에, 다수의 도체층 및 다수의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체를 형성하는 빌드업 공정;
    상기 빌드업 공정 이후에, 상기 금속 도체부의 일부는 남겨두면서 상기 기재를 제거함으로써, 최외곽 수지 절연층에서 다수의 개구부 내에 다수의 상기 제 1 주면측 접속 단자 및 다수의 상기 제 2 주면측 접속 단자를 포함하는 접속 단자를 형성하는 공정; 그리고
    상기 접속 단자 형성 공정 이후에, 일부가 상기 다수의 개구부 내로 연장되어 상기 접속 단자의 외표면의 외주부와 접촉되는 솔더 레지스트를 상기 최외곽 수지 절연층 상에 형성하는 공정;으로 이루어지는 다층 배선 기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 금속 도체부 형성 공정에서, 상기 기재 상에는 금속박을 제거 가능한 상태로 적층하고, 상기 금속박 상에 금속 도체부를 형성하며,
    여기에서
    상기 기재를 제거 공정은 상기 빌드업 공정 이후에 상기 기재를 제거함으로써 상기 금속박을 노출하기 위하여 수행되고, 그리고
    여기에서
    상기 접속 단자 형성 공정에서, 다수의 상기 제 1 주면측 접속 단자 또는 다수의 상기 제 2 주면측 접속 단자는 상기 적층 구조체에서 상기 금속박을 에칭 및 제거함으로써 형성됨을 특징으로 하는 다층 배선 기판의 제조방법.
KR1020110017190A 2010-02-26 2011-02-25 다층 배선 기판 및 그 제조방법 KR101290471B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010041470 2010-02-26
JPJP-P-2010-041470 2010-02-26

Publications (2)

Publication Number Publication Date
KR20110098676A KR20110098676A (ko) 2011-09-01
KR101290471B1 true KR101290471B1 (ko) 2013-07-26

Family

ID=44491675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017190A KR101290471B1 (ko) 2010-02-26 2011-02-25 다층 배선 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US8389871B2 (ko)
JP (1) JP5623308B2 (ko)
KR (1) KR101290471B1 (ko)
CN (1) CN102170745B (ko)
TW (1) TWI475938B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0127234D0 (en) 2001-11-13 2002-01-02 British Sky Broadcasting Ltd Improvements in receivers for television signals
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN103928415A (zh) * 2013-03-01 2014-07-16 厦门天马微电子有限公司 一种引脚区域的结构
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6123915B2 (ja) * 2014-02-07 2017-05-10 株式会社村田製作所 樹脂多層基板
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
CN105451434B (zh) * 2015-12-24 2018-03-27 广东欧珀移动通信有限公司 电路板、终端及电路板制作方法
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
CN107846781B (zh) * 2017-11-23 2020-09-25 西安金百泽电路科技有限公司 一种超薄易折电路板的制作方法
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133711A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2007158174A (ja) 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2009239224A (ja) 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
KR20090119704A (ko) * 2008-05-15 2009-11-19 신코 덴키 코교 가부시키가이샤 배선기판, 배선기판의 제조방법, 및 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493457A (en) * 1977-12-29 1979-07-24 Tanazawa Hakkosha Kk Printed circuit board
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
JPH04146864A (ja) 1990-10-05 1992-05-20 Toyota Motor Corp 車両用液圧ブースタ
JP2712997B2 (ja) * 1992-02-24 1998-02-16 凸版印刷株式会社 プリント配線板の製造におけるソルダーレジスト処理方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2005011918A (ja) * 2003-06-18 2005-01-13 Daiwa Kogyo:Kk 配線基板及びその製造方法
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP5083908B2 (ja) * 2008-12-26 2012-11-28 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133711A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2007158174A (ja) 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2009239224A (ja) 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
KR20090119704A (ko) * 2008-05-15 2009-11-19 신코 덴키 코교 가부시키가이샤 배선기판, 배선기판의 제조방법, 및 반도체 패키지

Also Published As

Publication number Publication date
KR20110098676A (ko) 2011-09-01
JP2011199270A (ja) 2011-10-06
TW201206282A (en) 2012-02-01
CN102170745A (zh) 2011-08-31
JP5623308B2 (ja) 2014-11-12
US20110209910A1 (en) 2011-09-01
CN102170745B (zh) 2014-09-10
TWI475938B (zh) 2015-03-01
US8389871B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
JP5566720B2 (ja) 多層配線基板及びその製造方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5566771B2 (ja) 多層配線基板
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5504149B2 (ja) 多層配線基板
US20110155438A1 (en) Multilayer Wiring Substrate
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6