JP2010004028A - 配線基板及びその製造方法、及び半導体装置 - Google Patents

配線基板及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2010004028A
JP2010004028A JP2009121425A JP2009121425A JP2010004028A JP 2010004028 A JP2010004028 A JP 2010004028A JP 2009121425 A JP2009121425 A JP 2009121425A JP 2009121425 A JP2009121425 A JP 2009121425A JP 2010004028 A JP2010004028 A JP 2010004028A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
capacitors
chip
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009121425A
Other languages
English (en)
Other versions
JP2010004028A5 (ja
Inventor
Naohiro Mashino
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009121425A priority Critical patent/JP2010004028A/ja
Priority to US12/468,899 priority patent/US8179689B2/en
Publication of JP2010004028A publication Critical patent/JP2010004028A/ja
Publication of JP2010004028A5 publication Critical patent/JP2010004028A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】本発明は、キャパシタから発生するインダクタンス成分を小さくできると共に、キャパシタを様々な高周波特性を有した半導体チップに対応させて、半導体チップの消費電流の変動による電源ノイズを低減することのできる配線基板及びその製造方法、及び半導体装置を提供することを課題とする。
【解決手段】所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように、複数のキャパシタ２８，２９の電極２８Ａ，２９Ａが接続されるグラウンド用配線パターン２５、及び半導体チップ１２がフリップチップ接続されると共に、複数のキャパシタ２８，２９の電極２８Ｂ，２９Ｂが接続される電源用配線パターン２６を配置し、グラウンド用配線パターン２５及び電源用配線パターン２６に対して複数のキャパシタ２８，２９を並列に接続した。
【選択図】図２

Description

本発明は、配線基板及びその製造方法、及び半導体装置に関し、特に、半導体チップと電気的に接続されるキャパシタを内蔵した配線基板及びその製造方法、及び半導体装置に関する。
従来の半導体装置には、半導体チップと配線基板に内蔵されたキャパシタとを最短の距離で電気的に接続することで、半導体チップとキャパシタとの間のインダクタンスを低減した半導体装置がある（図１参照）。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、半導体チップ２０２と、外部接続端子２０３とを有する。配線基板２０１は、絶縁層２１１，２２５と、パッド２１２と、一対の電極を有した１つのキャパシタ２１３と、ビア２１８，２１９，２２６，２２７と、配線２２２，２２３と、外部接続用パッド２３１，２３２と、ソルダーレジスト層２３４とを有する。
絶縁層２１１は、キャパシタ２１３を内設している。パッド２１２は、半導体チップ２０２がフリップチップ接続される接続面２１２Ａを有する。パッド２１２は、接続面２１２Ａと絶縁層２１１の面２１１Ａとが略面一となるように、絶縁層２１１に内設されている。
キャパシタ２１３は、パッド２１２の直下に配置されている。キャパシタ２１３の一対の電極は、内部接続端子２１５を介して、接続面２１２Ａの反対側に位置する部分のパッド２１２と電気的に接続されている。キャパシタ２１３は、半導体チップ２０２の消費電流の変動による電源ノイズを低減するデカップリングキャパシタである。内部接続端子２１５が形成されたキャパシタ２１３の面とは反対側に位置するキャパシタ２１３の面には、キャパシタ２１３の電極と電気的に接続されたパッド２１６が設けられている。
ビア２１８は、絶縁層２１１に内設されており、パッド２１２と配線２２２とを電気的に接続している。ビア２１９は、絶縁層２１１に内設されており、パッド２１６と配線２２３とを電気的に接続している。
配線２２２は、絶縁層２１１の面２１１Ｂ（絶縁層２１１の面２１１Ａの反対側に位置する絶縁層２１１の面）に設けられている。配線２２２は、ビア２１８と一体的に構成されている。配線２２２は、ビア２１８を介して、パッド２１２と電気的に接続されている。
配線２２３は、絶縁層２１１の面２１１Ｂに設けられている。配線２２３は、ビア２１９と一体的に構成されている。配線２２３は、ビア２１９を介して、パッド２１６と電気的に接続されている。
絶縁層２２５は、配線２２２，２２３の一部を露出するように、絶縁層２１１の面２１１Ｂに設けられている。ビア２２６は、絶縁層２２５に内設されている。ビア２２６は、配線２２２と接続されている。ビア２２７は、絶縁層２２５に内設されている。ビア２２７は、配線２２３と接続されている。
外部接続用パッド２３１は、絶縁層２２５の面２２５Ａ（絶縁層２１１と接触する絶縁層２２５の面の反対側に位置する絶縁層２２５の面）に設けられている。外部接続用パッド２３１は、ビア２２６と一体的に構成されている。外部接続用パッド２３１は、ビア２２６を介して、配線２２２と電気的に接続されている。
外部接続用パッド２３２は、絶縁層２２５の面２２５Ａに設けられている。外部接続用パッド２３２は、ビア２２７と一体的に構成されている。外部接続用パッド２３２は、ビア２２７を介して、配線２２３と電気的に接続されている。
ソルダーレジスト層２３４は、絶縁層２２５の面２２５Ａに設けられている。ソルダーレジスト層２３４は、外部接続用パッド２３１を露出する開口部２３４Ａと、外部接続用パッド２３２を露出する開口部２３４Ｂとを有する。
半導体チップ２０２は、パッド２１２の接続面２１２Ａにフリップチップ接続されている。これにより、半導体チップ２０２は、パッド２１２及び内部接続端子２１５を介して、キャパシタ２１３と電気的に接続されている。半導体チップ２０２としては、例えば、高周波用半導体チップを用いることができる。
外部接続端子２０３は、開口部２３４Ａから露出された部分の外部接続用パッド２３１と、開口部２３４Ｂから露出された部分の外部接続用パッド２３２に設けられている（例えば、特許文献１参照）。
特開２００３−１９７８０９号公報
しかしながら、近年の半導体チップ２０２のさらなる高周波化により、従来の配線基板２０１では、キャパシタ２１３から発生するインダクタンス成分が半導体チップ２０２に悪影響を及ぼしてしまう（具体的には、半導体チップ２０２に動作不良が発生してしまう）という問題があった。
また、従来の配線基板２０１では、半導体チップ２０２が様々な高周波特性を有している場合、１つのキャパシタ２１３では半導体チップ２０２の様々な高周波特性に対応することができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、キャパシタから発生するインダクタンス成分を小さくできると共に、キャパシタを様々な高周波特性を有した半導体チップに対応させて、半導体チップの消費電流の変動による電源ノイズを低減することのできる配線基板及びその製造方法、及び半導体装置を提供することを目的とする。
本発明の一観点によれば、一対の電極を有する複数のキャパシタと、半導体チップがフリップチップ接続される第１のチップ接続面と、前記第１のチップ接続面の反対側に位置すると共に、前記キャパシタの一方の電極と接続される第１の接続面とを有するグラウンド用配線パターンと、前記半導体チップがフリップチップ接続される第２のチップ接続面と、前記第２のチップ接続面の反対側に位置すると共に、前記キャパシタの他方の電極と接続される第２の接続面とを有する電源用配線パターンと、を備え、所定の方向に対して、前記グラウンド用配線パターンと前記電源用配線パターンとが交互になるように、前記グラウンド用配線パターン及び前記電源用配線パターンを配置すると共に、前記グラウンド用配線パターン及び前記電源用配線パターンに対して、前記複数のキャパシタを並列に接続したことを特徴とする配線基板が提供される。
本発明によれば、所定の方向に対して、グラウンド用配線パターンと電源用配線パターンとが交互になるように、グラウンド用配線パターン及び電源用配線パターンを配置すると共に、グラウンド用配線パターン及び電源用配線パターンに対して、複数のキャパシタを並列に接続することにより、従来の配線基板に設けられた１つのキャパシタのインダクタンス成分と比較して、複数のキャパシタのインダクタンス成分を小さくすることができる。
また、例えば、半導体チップと電気的に接続される複数のキャパシタの容量を異ならせることにより、複数のキャパシタを様々な高周波特性を有した半導体チップに対応させることが可能となる。これにより、複数のキャパシタにより、半導体チップの消費電流の変動による電源ノイズを低減することができる。
また、請求項１ないし７のうち、いずれか１項記載の配線基板と、前記配線基板と電気的に接続される前記半導体チップと、を備えた半導体装置を構成してもよい。このような構成とされた半導体装置では、従来の配線基板に設けられた１つのキャパシタのインダクタンス成分と比較して、複数のキャパシタのインダクタンス成分を小さくすることができる。また、例えば、半導体チップと電気的に接続される複数のキャパシタの容量を異ならせることにより、複数のキャパシタが様々な高周波特性を有した半導体チップに対応することが可能となるため、半導体チップの消費電流の変動による電源ノイズを低減することができる。
本発明の他の観点によれば、一対の電極を有する複数のキャパシタと、半導体チップがフリップチップ接続される第１のチップ接続面と、前記第１のチップ接続面の反対側に位置すると共に、前記キャパシタの一方の電極と接続される第１の接続面とを有するグラウンド用配線パターンと、前記半導体チップがフリップチップ接続される第２のチップ接続面と、前記第２のチップ接続面の反対側に位置すると共に、前記キャパシタの他方の電極と接続される第２の接続面とを有する電源用配線パターンと、を備えた配線基板の製造方法であって、支持体上に、前記第１のチップ接続面を露出する開口部と、前記第２のチップ接続面を露出する開口部とを有する樹脂層を形成する樹脂層形成工程と、前記樹脂層上に、所定の方向に対して、前記グラウンド用配線パターンと前記電源用配線パターンとが交互になるように、前記電源用配線パターン及び前記グラウンド用配線パターンを形成する配線パターン形成工程と、前記電源用配線パターン及び前記グラウンド用配線パターンに、前記複数のキャパシタを並列に接続するキャパシタ接続工程と、前記キャパシタ接続工程後、前記樹脂層上に、絶縁性を有すると共に、前記複数のキャパシタを収容する貫通部を備えた補強部材を形成する補強部材形成工程と、前記支持体を除去する支持体除去工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、支持体上に、第１のチップ接続面を露出する開口部と、第２のチップ接続面を露出する開口部とを有する樹脂層を形成し、次いで、樹脂層上に、所定の方向に対して、グラウンド用配線パターンと電源用配線パターンとが交互になるように、電源用配線パターン及びグラウンド用配線パターンを形成し、その後、電源用配線パターン及びグラウンド用配線パターンに、複数のキャパシタを並列に接続することにより、従来の配線基板に設けられた１つのキャパシタのインダクタンス成分と比較して、複数のキャパシタのインダクタンス成分を小さくすることができる。
また、キャパシタ接続工程において、例えば、電源用配線パターン及びグラウンド用配線パターンに、それぞれ容量の異なる複数のキャパシタを並列に接続することにより、複数のキャパシタを様々な高周波特性を有した半導体チップに対応させることが可能となるため、半導体チップの消費電流の変動による電源ノイズを低減することができる。
さらに、キャパシタ接続工程後、ソルダーレジスト層上に、絶縁性を有すると共に、複数のキャパシタを収容する貫通部を備えた補強部材を形成することにより、配線基板の反りを低減することができる。
本発明によれば、キャパシタから発生するインダクタンス成分を小さくできると共に、キャパシタを様々な高周波特性を有した半導体チップに対応させて、半導体チップの消費電流の変動による電源ノイズを低減することができる。
従来の半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の断面図である。 複数のキャパシタが接続されたグラウンド用配線パターン及び電源用配線パターンを平面視した図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。
以下、図面に基づいて本発明の実施の形態について説明する。
図２は、本発明の実施の形態に係る半導体装置の断面図である。図２において、Ａはグラウンド用配線パターン２５及び電源用配線パターン２６が交互に配置される方向（以下、「所定の方向Ａ」とする）を示している。また、図２に示す配線基板１１は、後述する図３に示す構造体のＢ−Ｂ線方向の断面に対応している。
図２を参照するに、本実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２と、信号用外部接続端子１３−１と、グラウンド用外部接続端子１３−２、電源用外部接続端子１３−３とを有する。
配線基板１１は、補強部材２１と、絶縁部材２２と、信号用パッド２４と、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５と、ｍ本の電源用配線パターン２６と、複数のキャパシタ２８，２９と、ビア３１〜３３と、ソルダーレジスト層３６と、多層配線構造体３８とを有する。なお、本実施の形態では、グラウンド用配線パターン２５の数が２本、電源用配線パターン２６の数が１本の場合（つまり、ｍ＝１の場合）を例に挙げて以下の説明を行う。
補強部材２１は、絶縁性を有しており、ソルダーレジスト層３６と多層配線構造体３８との間に設けられている。補強部材２１の第１の面である面２１Ａは、ソルダーレジスト層３６と接触している。補強部材２１の第２の面である面２１Ｂは、多層配線構造体３８と接触している。補強部材２１の面２１Ａ，２１Ｂは、平坦な面とされている。
補強部材２１は、貫通部４１と、貫通孔４２とを有する。貫通部４１は、補強部材２１の中央部に形成されている。貫通部４１は、複数のキャパシタ２８，２９を収容するための収容部である。貫通孔４２は、貫通部４１の形成領域の外側に位置する部分の補強部材２１に形成されている。貫通孔４２は、信号用パッド２４の接続面２４Ｂ（半導体チップ１２が実装されるチップ接続面２４Ａとは反対側に位置する信号用パッド２４の面）の一部を露出するように形成されている。補強部材２１としては、例えば、ガラス繊維を樹脂で覆った構成とされたガラスエポキシ基板を用いることができる。
このように、ソルダーレジスト層３６と多層配線構造体３８との間にガラス繊維からなる補強部材２１を設けることにより、補強部材２１が多層配線構造体３８を支持する支持体として機能するため、多層配線構造体３８の反りを低減することができる。
複数のキャパシタ２８，２９の高さが５０μｍの場合、補強部材２１の厚さは、例えば、１５０μｍとすることができる。
絶縁部材２２は、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６に接続された複数のキャパシタ２８，２９を封止するように、貫通部４１に設けられている。絶縁部材２２は、貫通孔４４，４５を有する。貫通孔４４は、グラウンド用配線パターン２５の接続面２５Ｂと対向する部分の絶縁部材２２を貫通するように形成されている。貫通孔４４は、接続面２５Ｂの一部を露出している。貫通孔４５は、電源用配線パターン２６の接続面２６Ｂと対向する部分の絶縁部材２２を貫通するように形成されている。貫通孔４５は、接続面２６Ｂの一部を露出している。
絶縁部材２２の第１の面である面２２Ａ（半導体チップ１２がフリップチップ接続される側の絶縁部材２２の面）は、平坦な面とされている。絶縁部材２２の面２２Ａは、補強部材２１の面２１Ａに対して略面一となるように配置されている。絶縁部材２２の第２の面である面２２Ｂ（絶縁部材２２の面２２Ａの反対側に位置する絶縁部材２２の面）は、補強部材２１の面２１Ｂに対して略面一となるように配置されている。絶縁部材２２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
このように、複数のキャパシタ２８，２９を封止する絶縁部材２２を設けると共に、平坦な面とされた絶縁部材２２の面２２Ａと平坦な面とされた補強部材２１の面２１Ａとを略面一にすることにより、絶縁部材２２の面２２Ａ及び補強部材２１の面２１Ａに多層配線構造体３８を形成することが可能となる。
信号用パッド２４は、半導体チップ１２がフリップチップ接続されるチップ接続面２４Ａと、チップ接続面２４Ａの反対側に位置する接続面２４Ｂとを有する。信号用パッド２４は、信号用パッド２４のチップ接続面２４Ａと補強部材２１の面２１Ａとが略面一となるように、補強部材２１に内設されている。信号用パッド２４は、グラウンド用配線パターン２５及び電源用配線パターン２６の形成領域よりも外側に配置されている。信号用パッド２４の接続面２４Ｂは、ビア３１と接続されている。信号用パッド２４は、多層配線構造体３８を介して、信号用外部接続端子１３−１と電気的に接続されている。信号用パッド２４の材料としては、例えば、Ｃｕを用いることができる。
グラウンド用配線パターン２５は、チップ接続面２５Ａ（第１のチップ接続面）と、接続面２５Ｂとを有する。グラウンド用配線パターン２５は、チップ接続面２５Ａが絶縁部材２２の面２２Ａと略面一となるように、絶縁部材２２に内設されている。複数のグラウンド用配線パターン２５は、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように配置されている。
チップ接続面２５Ａには、半導体チップ１２がフリップチップ接続されている。接続面２５Ｂには、キャパシタ２８，２９の電極２８Ａ，２９Ａ（一方の電極）及びビア３２が接続されている。グラウンド用配線パターン２５は、多層配線構造体３８を介して、グラウンド用外部接続端子１３−２と電気的に接続されている。グラウンド用配線パターン２５の材料としては、例えば、Ｃｕを用いることができる。
電源用配線パターン２６は、チップ接続面２６Ａ（第２のチップ接続面）と、接続面２６Ｂとを有する。電源用配線パターン２６は、チップ接続面２６Ａが絶縁部材２２の面２２Ａと略面一となるように、絶縁部材２２に内設されている。電源用配線パターン２６は、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように配置されている。
チップ接続面２６Ａには、半導体チップ１２がフリップチップ接続されている。接続面２６Ｂには、キャパシタ２８，２９の電極２８Ｂ，２９Ｂ（他方の端子）が接続されている。電源用配線パターン２６は、多層配線構造体３８を介して、電源用外部接続端子１３−３と電気的に接続されている。電源用配線パターン２６の材料としては、例えば、Ｃｕを用いることができる。
図３は、複数のキャパシタが接続されたグラウンド用配線パターン及び電源用配線パターンを平面視した図である。図３では、説明の便宜上、信号用パッド２４、グラウンド用配線パターン２５、電源用配線パターン２６、ソルダーレジスト層３６、複数のキャパシタ２８，２９のみを図示する。図３において、半導体装置１０と同一構成部分には同一符号を付す。
図２及び図３を参照して、複数のキャパシタ２８，２９について説明する。複数（本実施の形態の場合２つ）のキャパシタ２８は、一対の電極２８Ａ，２８Ｂを有した２端子キャパシタである。電極２８Ａは、２本のグラウンド用配線パターン２５のうち、キャパシタ２９が接続されていないグラウンド用配線パターン２５の接続面２５Ｂに接続されている。電極２８Ｂは、電源用配線パターン２６の接続面２６Ｂに接続されている。
複数（本実施の形態の場合２つ）のキャパシタ２９は、一対の電極２９Ａ，２９Ｂを有した２端子キャパシタである。電極２９Ａは、２本のグラウンド用配線パターン２５のうち、キャパシタ２８が接続されていないグラウンド用配線パターン２５の接続面２５Ｂに接続されている。電極２９Ｂは、電源用配線パターン２６の接続面２６Ｂに接続されている。つまり、複数のキャパシタ２８，２９は、（ｍ＋１）本のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６に対して並列に接続されている。
複数のキャパシタ２８，２９は、半導体チップ１２の下方に配置されており、グラウンド用配線パターン２５及び電源用配線パターン２６を介して、半導体チップ１２と電気的に接続されている。複数のキャパシタ２８，２９は、半導体チップ１２の消費電流の変動による電源ノイズを低減するデカップリングキャパシタである。
このように、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６を配置すると共に、（ｍ＋１）本のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６に対して、複数のキャパシタ２８，２９を並列に接続することにより、従来の配線基板２０１に設けられた１つのキャパシタ２１３のインダクタンス成分と比較して、複数のキャパシタ２８，２９のインダクタンス成分を小さくすることができる。
また、半導体チップ１２が様々な高周波特性を有している場合、複数のキャパシタ２８，２９の容量の値を異ならせてもよい。このように、半導体チップ１２が様々な高周波特性を有している場合、複数のキャパシタ２８，２９の容量を異ならせることにより、複数のキャパシタ２８，２９を様々な高周波特性を有した半導体チップ１２に対応させることが可能となるため、半導体チップ１２の消費電流の変動による電源ノイズを低減することができる。
図２を参照するに、ビア３１は、貫通孔４２に設けられており、信号用パッド２４の接続面２４Ｂと接続されている。これにより、ビア３１は、信号用パッド２４を介して、半導体チップ１２と電気的に接続されている。また、ビア３１は、多層配線構造体３８を介して、信号用外部接続端子１３−１と電気的に接続されている。
ビア３２は、貫通孔４４に設けられており、グラウンド用配線パターン２５の接続面２５Ｂと接続されている。これにより、ビア３２は、グラウンド用配線パターン２５を介して、半導体チップ１２と電気的に接続されている。また、ビア３２は、多層配線構造体３８を介して、グラウンド用外部接続端子１３−２と電気的に接続されている。
ビア３３は、貫通孔４５に設けられており、電源用配線パターン２６の接続面２６Ｂと接続されている。これにより、ビア３３は、電源用配線パターン２６を介して、半導体チップ１２と電気的に接続されている。また、ビア３３は、多層配線構造体３８を介して、電源用外部接続端子１３−３と電気的に接続されている。ビア３１〜３３の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト層３６は、補強部材２１の面２１Ａ及び絶縁部材２２の面２２Ａに設けられている。ソルダーレジスト層３６は、開口部４７〜４９を有する。開口部４７は、信号用パッド２４のチップ接続面２４Ａを露出するように形成されている。開口部４８は、グラウンド用配線パターン２５のチップ接続面２５Ａを露出するように形成されている。開口部４９は、電源用配線パターン２６のチップ接続面２６Ａを露出するように形成されている。
多層配線構造体３８は、補強部材２１の面２１Ｂ及び絶縁部材２２の面２２Ｂに設けられている。多層配線構造体３８は、配線５１〜５３と、絶縁層５５，６２と、配線パターン５７〜５９と、ビア６４〜６６と、外部接続用パッド６８，６９，７１と、ソルダーレジスト層７２とを有する。
配線５１は、補強部材２１の面２１Ｂに設けられており、ビア３１と一体的に構成されている。配線５１は、ビア３１を介して、信号用パッド２４と電気的に接続されている。
配線５２は、絶縁部材２２の面２２Ｂに設けられており、ビア３２と一体的に構成されている。配線５２は、ビア３２を介して、グラウンド用配線パターン２５と電気的に接続されている。
配線５３は、絶縁部材２２の面２２Ｂに設けられており、ビア３３と一体的に構成されている。配線５３は、ビア３３を介して、電源用配線パターン２６と電気的に接続されている。配線５１〜５３の材料としては、例えば、Ｃｕを用いることができる。
絶縁層５５は、配線５１〜５３の一部を覆うように、補強部材２１の面２１Ｂ及び絶縁部材２２の面２２Ｂに設けられている。絶縁層５５は、開口部７５〜７７を有する。開口部７５は、配線５１の一部を露出するように形成されている。開口部７６は、配線５２の一部を露出するように形成されている。開口部７７は、配線５３の一部を露出するように形成されている。絶縁層５５としては、例えば、樹脂層を用いることができる。絶縁層５５として樹脂層を用いた場合、絶縁層５５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
配線パターン５７は、開口部７５及び絶縁層５５の面５５Ａ（絶縁層６２が形成される側の絶縁層５５の面）に設けられている。配線パターン５７は、配線５１と接続されている。配線パターン５８は、開口部７６及び絶縁層５５の面５５Ａに設けられている。配線パターン５８は、配線５２と接続されている。配線パターン５９は、開口部７７及び絶縁層５５の面５５Ａに設けられている。配線パターン５９は、配線５３と接続されている。配線パターン５７〜５９の材料としては、例えば、Ｃｕを用いることができる。
絶縁層６２は、配線パターン５７〜５９の一部を覆うように、絶縁層５５の面５５Ａに設けられている。絶縁層６２は、開口部８１〜８３を有する。開口部８１は、配線パターン５７の一部を露出するように形成されている。開口部８２は、配線パターン５８の一部を露出するように形成されている。開口部８３は、配線パターン５９の一部を露出するように形成されている。絶縁層６２としては、例えば、樹脂層を用いることができる。絶縁層６２として樹脂層を用いた場合、絶縁層６２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
ビア６４は、開口部８１に設けられている。ビア６４は、配線パターン５７と接続されている。ビア６５は、開口部８２に設けられている。ビア６５は、配線パターン５８と接続されている。ビア６６は、開口部８３に設けられている。ビア６６は、配線パターン５９と接続されている。ビア６４〜６６の材料としては、例えば、Ｃｕを用いることができる。
外部接続用パッド６８は、絶縁層６２の面６２Ａに設けられており、ビア６４と一体的に構成されている。外部接続用パッド６８は、ビア６４を介して、配線パターン５７と電気的に接続されている。外部接続用パッド６９は、絶縁層６２の面６２Ａに設けられており、ビア６５と一体的に構成されている。外部接続用パッド６９は、ビア６５を介して、配線パターン５８と電気的に接続されている。外部接続用パッド７１は、絶縁層６２の面６２Ａに設けられており、ビア６６と一体的に構成されている。外部接続用パッド７１は、ビア６６を介して、配線パターン５９と電気的に接続されている。外部接続用パッド６８，６９，７１としては、例えば、絶縁層６２の面６２Ａに、Ｃｕ層と、Ｎｉ層と、Ａｕ層とを順次積層させたＣｕ／Ｎｉ／Ａｕ積層膜を用いることができる。
ソルダーレジスト層７２は、絶縁層６２の面６２Ａに設けられている。ソルダーレジスト層７２は、開口部７２Ａ，７２Ｂ，７２Ｃを有する。開口部７２Ａは、外部接続用パッド６８の一部を露出するように形成されている。開口部７２Ｂは、外部接続用パッド６９の一部を露出するように形成されている。開口部７２Ｃは、外部接続用パッド７１の一部を露出するように形成されている。
本実施の形態の配線基板によれば、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６を配置すると共に、（ｍ＋１）本のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６に対して、複数のキャパシタ２８，２９を並列に接続することにより、従来の配線基板２０１に設けられた１つのキャパシタ２１３のインダクタンス成分と比較して、複数のキャパシタ２８，２９のインダクタンス成分を小さくすることができる。
また、半導体チップ１２が様々な高周波特性を有している場合、複数のキャパシタ２８，２９の容量を異ならせることにより、複数のキャパシタ２８，２９を様々な高周波特性を有した半導体チップ１２に対応させることが可能となるので、複数のキャパシタ２８，２９により、半導体チップ１２の消費電流の変動による電源ノイズを低減することができる。
図２を参照するに、半導体チップ１２は、信号用電極パッド８５と、グラウンド用電極パッド８６と、電源用電極パッド８７とを有する。信号用電極パッド８５、グラウンド用電極パッド８６、及び電源用電極パッド８７には、それぞれバンプ８９が設けられている。信号用電極パッド８５に設けられたバンプ８９は、はんだ９１により信号用パッド２４のチップ接続面２４Ａに固定されている。これにより、信号用電極パッド８５は、信号用パッド２４と電気的に接続されている。
グラウンド用電極パッド８６に設けられたバンプ８９は、はんだ９１によりグラウンド用配線パターン２５のチップ接続面２５Ａに固定されている。これにより、グラウンド用電極パッド８６は、グラウンド用配線パターン２５と電気的に接続されている。
電源用電極パッド８７に設けられたバンプ８９は、はんだ９１により電源用配線パターン２６のチップ接続面２６Ａに固定されている。これにより、電源用電極パッド８７は、電源用配線パターン２６と電気的に接続されている。
半導体チップ１２は、信号用パッド２４のチップ接続面２４Ａ、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５のチップ接続面２５Ａ、及びｍ本の電源用配線パターン２６のチップ接続面２６Ａに対して、フリップチップ接続されている。これにより、半導体チップ１２は、配線基板１１と電気的に接続されている。半導体チップ１２としては、例えば、ＣＰＵ用半導体チップ、高周波用半導体チップ等を用いることができる。
信号用外部接続端子１３−１は、開口部７２Ａから露出された部分の外部接続用パッド６８に設けられている。信号用外部接続端子１３−１としては、例えば、はんだボールを用いることができる。グラウンド用外部接続端子１３−２は、開口部７２Ｂから露出された部分の外部接続用パッド６９に設けられている。グラウンド用外部接続端子１３−２としては、例えば、はんだボールを用いることができる。電源用グラウンド端子１３−３は、開口部７２Ｃから露出された部分の外部接続用パッド７１に設けられている。電源用グラウンド端子１３−３としては、例えば、はんだボールを用いることができる。信号用外部接続端子１３−１、グラウンド用外部接続端子１３−２、及び電源用グラウンド端子１３−３は、半導体装置１０をマザーボード等の実装基板（図示せず）に実装するための外部接続端子である。
本実施の形態の半導体装置は、上記説明した配線基板１１を備えることにより、配線基板１１と同様な効果を得ることができる。
なお、本実施の形態では、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５と、ｍ本の電源用配線パターン２６を設けた場合を例に挙げて説明したが、これらの配線パターンの代わりに、ｍ本（ｍ≧１）のグラウンド用配線パターン２５と、（ｍ＋１）本（ｍ≧１）の電源用配線パターン２６とを配線基板１１に設けてもよい。この場合、本実施の形態の配線基板１１及び半導体装置１０と同様な効果を得ることができる。
また、（ｍ＋１）本のグラウンド用配線パターン及びｍ本の電源用配線パターン２６に実装するキャパシタ２８，２９の数は、本実施の形態のキャパシタ２８，２９の数に限定されない。
図４〜図２０は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図４〜図２０に示す断面構造は、図３に示す構造体のＢ−Ｂ線方向の断面に対応している。なお、図３に示すＢ−Ｂ線方向に切断した場合、キャパシタ２８の電極２８Ｂとキャパシタ２９の電極２９Ｂとが接触する断面図となるが、実際には、図３に示すように電極２８Ｂと電極２９Ｂとは離間しているので、図８〜図２０では、キャパシタ２８の電極２８Ｂとキャパシタ２９の電極２９Ｂとが離間した状態で図示する。
また、図４〜図２０において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１６において、Ｃは、支持体本体１０３及び２枚の金属箔１０５を切断する際の切断位置（以下、「切断位置Ｃ」とする）を示している。
図４〜図２０を参照して、本実施の形態に係る半導体装置１０の製造方法について説明する。始めに、図４に示す工程では、配線基板１１を製造する際に使用する支持体１０１を準備する。支持体１０１は、板状とされた支持体本体１０３と、支持体本体１０３の両面１０３Ａ，１０３Ｂに配置された金属箔１０５と、金属箔１０５の外周縁に設けられ、金属箔１０５の外周部を支持体本体１０３に接着する接着剤１０６とを有した構成とされている。
支持体本体１０３としては、例えば、金属板や金属膜の形成された樹脂基板等を用いることができる。支持体本体１０３として金属板を用いる場合、支持体本体１０３の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ等の金属やガラスエポキシ基材を用いることができる。この場合、支持体本体１０３の厚さは、例えば、０．８ｍｍとすることができる。
金属箔１０５としては、例えば、Ｃｕ箔を用いることができる。金属箔１０５としてＣｕ箔を用いた場合、金属箔１０５の厚さは、例えば、１２μｍとすることができる。
次いで、図５に示す工程では、支持体本体１０３の両面１０３Ａ，１０３Ｂに設けられた金属箔１０５の面１０５Ａに、開口部４７〜４９を有した樹脂層であるソルダーレジスト層３６を形成する（樹脂層形成工程）。
具体的には、ソルダーレジスト層３６は、例えば、ドライフィルムレジストを金属箔１０５の面１０５Ａに貼り付け、その後、開口部４７〜４９の形成領域に対応する部分のドライフィルムレジストを露光・現像処理することで形成する。
開口部４７は、半導体チップ１２がフリップチップ接続される部分の信号用パッド２４を露出するための開口部である。開口部４７は、信号用パッド２４の形成領域に対応する部分の金属箔１０５の面１０５Ａを露出するように形成する。開口部４８は、半導体チップ１２がフリップチップ接続される部分のグラウンド用配線パターン２５を露出するための開口部である。開口部４８は、グラウンド用配線パターン２５の形成領域に対応する部分の金属箔１０５の面１０５Ａを露出するように形成する。開口部４９は、半導体チップ１２がフリップチップ接続される部分の電源用配線パターン２６を露出するための開口部である。開口部４９は、電源用配線パターン２６の形成領域に対応する部分の金属箔１０５の面１０５Ａを露出するように形成する。
次いで、図６に示す工程では、図５に示す構造体に設けられた開口部４７〜４９を充填するように、はんだ９１を形成する。具体的には、例えば、金属箔１０５を給電層とする電解めっき法により、開口部４７〜４９にはんだ９１を形成する。
次いで、図７に示す工程では、図６に示す構造体に設けられたソルダーレジスト層３６の面３６Ａに、開口部４７に充填されたはんだ９１の面９１Ａを覆う信号用パッド２４と、開口部４８に充填されたはんだ９１の面９１Ａを覆う（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５と、開口部４９に充填されたはんだ９１の面９１Ａを覆うｍ本の電源用配線パターン２６とを同時に形成する（配線パターン形成工程）。
具体的には、例えば、セミアディティブ法により、信号用パッド２４、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５、及びｍ本の電源用配線パターン２６を形成する。
このとき、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６は、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように形成する。信号用パッド２４、（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５、及びｍ本の電源用配線パターン２６の材料としては、例えば、Ｃｕを用いることができる。
次いで、図８に示す工程では、図７に示す構造体の上面側及び下面側に設けられた（ｍ＋１）本（ｍ≧１）のグラウンド用配線パターン２５及びｍ本の電源用配線パターン２６に、複数のキャパシタ２８，２９を並列に接続する（キャパシタ接続工程）。
複数のキャパシタ２８は、一対の電極２８Ａ，２８Ｂを有した２端子キャパシタである。電極２８Ａは、２本のグラウンド用配線パターン２５のうち、キャパシタ２９が接続されていないグラウンド用配線パターン２５の接続面２５Ｂに接続し、電極２８Ｂは、電源用配線パターン２６の接続面２６Ｂに接続する。
複数のキャパシタ２９は、一対の電極２９Ａ，２９Ｂを有した２端子キャパシタである。電極２９Ａは、２本のグラウンド用配線パターン２５のうち、キャパシタ２８が接続されていないグラウンド用配線パターン２５の接続面２５Ｂに接続し、電極２９Ｂは、電源用配線パターン２６の接続面２６Ｂに接続する。
このように、支持体１０１上に、開口部４７〜４９を有したソルダーレジスト層３６を形成し、次いで、開口部４７〜４９を充填するはんだ９１を形成し、次いで、ソルダーレジスト層３６の面３６Ａ及びはんだ９１の面９１Ａに、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように、ｍ本（ｍ≧１）の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５を形成し、その後、ｍ本の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５に、複数のキャパシタ２８，２９を並列に接続することにより、従来の配線基板２０１に設けられた１つのキャパシタ２１３のインダクタンス成分と比較して、配線基板１１に設けられた複数のキャパシタ２８，２９のインダクタンス成分を小さくすることができる。
また、キャパシタ接続工程において、例えば、ｍ本の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５に、容量の異なる複数のキャパシタ２８，２９を並列に接続することにより、複数のキャパシタ２８，２９を様々な高周波特性を有した半導体チップ１２に対応させることが可能となるので、複数のキャパシタ２８，２９により、半導体チップ１２の消費電流の変動による電源ノイズを低減することができる。
次いで、図９に示す工程では、図８に示す構造体に設けられたソルダーレジスト層３６の面３６Ａに、絶縁性を有すると共に、複数のキャパシタ２８，２９を収容する貫通部４１を備えた補強部材２１を形成する（補強部材形成工程）。
補強部材２１としては、例えば、ガラス繊維を樹脂で覆ったガラスエポキシ基板を用いることができる。複数のキャパシタ２８，２９の高さが５０μｍの場合、補強部材２１の厚さは、例えば、１５０μｍとすることができる。
このように、ソルダーレジスト層３６の面３６Ａに、ガラスエポキシ基板からなる補強部材２１を形成することにより、補強部材２１の面２１Ｂに形成される多層配線構造体３８の反りを抑制することができる。
次いで、図１０に示す工程では、絶縁部材２２により、貫通部４１に収容された複数のキャパシタ２８，２９を封止する（絶縁部材形成工程）。
このとき、絶縁部材２２の面２２Ｂと補強部材２１の面２１Ｂとが略面一となるように、絶縁部材２２を形成する。絶縁材２２としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
このように、貫通部４１に複数のキャパシタ２８，２９を封止する絶縁部材２２を形成すると共に、絶縁部材２２の面２２Ｂと補強部材２１の面２１Ｂとを略面一とすることにより、補強部材２１の面２１Ｂ及び絶縁部材２２の面２２Ｂに多層配線構造体３８を形成することが可能となる。
次いで、図１１に示す工程では、図１０に示す構造体に設けられた補強部材２１に接続面２４Ｂを露出する貫通孔４２を形成すると共に、図１０に示す構造体に設けられた絶縁部材２２に、接続面２５Ｂを露出する貫通孔４４及び接続面２６Ｂを露出する貫通孔４５を形成する。貫通孔４２，４４，４５は、例えば、レーザ加工により形成することができる。
なお、図１１では、貫通孔４４，４５は、図３のＢ−Ｂ線上に形成されているように示されているが、これは、断面図を用いて、グラウンド用配線パターン２５と貫通孔４４との位置関係、及び電源用配線パターン２６と貫通孔４５との位置関係の理解のために示したものである。図３の平面で示すとすれば、貫通孔４４，４５は、少なくともキャパシタ２８，２９上には形成されてない（キャパシタ自体には形成されてない）。貫通孔４４は、キャパシタ２８，２９が配置されていない部分の接続面２５Ｂ上に形成されるものである。貫通孔４５は、キャパシタ２８，２９が配置されていない部分の接続面２６Ｂ上に形成されるものである。図２及び図１１〜図２０でも同様である。
次いで、図１２に示す工程では、貫通孔４２を充填するビア３１と、ビア３１と一体的に構成された配線５１と、貫通孔４４を充填するビア３２と、ビア３２と一体的に構成された配線５２と、貫通孔４５を充填するビア３３と、ビア３３と一体的に構成された配線５３とを同時に形成する。
具体的には、ビア３１〜３３及び配線５１〜５３は、例えば、セミアディティブ法により形成する。ビア３１〜３３及び配線５１〜５３の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１３に示す工程では、図１２に示す構造体に設けられた補強部材２１の面２１Ｂ及び絶縁部材２２の面２２Ｂに、開口部７５〜７７を有した絶縁層５５を形成する。絶縁層５５としては、例えば、樹脂層を用いることができる。絶縁層５５として樹脂層を用いる場合、絶縁層５５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。開口部７５〜７７は、例えば、絶縁層５５をレーザ加工することで形成する。このとき、開口部７５は、配線５１の一部を露出するように形成し、開口部７６は、配線５２の一部を露出するように形成する。また、開口部７７は、配線５３の一部を露出するように形成する。
次いで、図１４に示す工程では、開口部７５を充填すると共に、絶縁層５５の面５５Ａに配設される配線パターン５７と、開口部７６を充填すると共に、絶縁層５５の面５５Ａに配設される配線パターン５８と、開口部７７を充填すると共に、絶縁層５５の面５５Ａに配設される配線パターン５９とを同時に形成する。具体的には、配線パターン５７〜５９は、例えば、セミアディティブ法により形成する。配線パターン５７〜５９の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１５に示す工程では、先に説明した図１３に示す工程と同様な処理を行うことで、図１４に示す構造体に設けられた絶縁層５５の面５５Ａに、開口部８１〜８３を有した絶縁層６２を形成し、その後、先に説明した図１４に示す工程と同様な処理を行うことで、絶縁層６２にビア６４〜６６及び外部接続用パッド６８，６９，７１を形成する。
絶縁層６２としては、例えば、樹脂層を用いることができる。絶縁層６２として樹脂層を用いる場合、絶縁層６２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。ビア６４〜６６の材料としては、例えば、Ｃｕを用いることができる。外部接続用パッド６８，６９，７１としては、例えば、Ｃｕ層と、Ｎｉ層と、Ａｕ層とを順次積層したＣｕ／Ｎｉ／Ａｕ積層膜を用いることができる。
次いで、図１６に示す工程では、図１５に示す構造体に設けられた絶縁層６２の面６２Ａに、開口部７２Ａ〜７２Ｃを有したソルダーレジスト層７２を形成する。このとき、開口部７２Ａは、外部接続用パッド６８の一部を露出するように形成し、開口部７２Ｂは、外部接続用パッド６９の一部を露出するように形成する。また、開口部７２Ｃは、外部接続用パッド７１の一部を露出するように形成する。
これにより、支持体本体１０３の両面１０３Ａ，１０３Ｂに、金属箔１０５と、金属箔１０５に形成された多層配線構造体３８を有する配線基板１１とを備えた構造体１１０が形成される。なお、図１２〜図１６に示す工程が「多層配線構造体形成工程」に相当する工程である。
次いで、図１７に示す工程では、図１６に示す切断位置Ｃに沿って支持体本体１０３及び２枚の金属箔１０５を切断することで、２つの構造体１１０を個片化する。
次いで、図１８に示す工程では、図１７の上側に示す構造体１１０に設けられたキャパシタ２９の右側にキャパシタ２８が配置されるように、図１７の上側に示す構造体１１０を上下反転させ、その後、図１７の上側に示す構造体１１０に設けられた金属箔１０５を除去する。
具体的には、金属箔１０５は、例えば、ウエットエッチングにより除去する。これにより、配線基板１１が製造される。なお、図１７及び図１８に示す工程が「支持体除去工程」に相当する工程である。
次いで、図１９に示す工程では、信号用電極パッド８５、グラウンド用電極パッド８６、及び電源用電極パッド８７にバンプ８９が形成された半導体チップ１２を準備し、バンプ８９をはんだ９１に押し当て、はんだ９１を溶融させることで、信号用パッド２４、グラウンド用配線パターン２５、及び電源用配線パターン２６に半導体チップ１２をフリップチップ接続させる。
次いで、図２０に示す工程では、外部接続用パッド６８に外部接続端子１３−１を形成し、外部接続用パッド６９に外部接続端子１３−２を形成し、外部接続用パッド７１に外部接続端子１３−３を形成する。これにより、本実施の形態の半導体装置１０が製造される。外部接続端子１３−１〜１３−３としては、例えば、はんだボールを用いることができる。
本実施の形態の配線基板の製造方法によれば、支持体１０１上に、開口部４７〜４９を有したソルダーレジスト層３６を形成し、次いで、開口部４７〜４９を充填するはんだ９１を形成し、次いで、ソルダーレジスト層３６の面３６Ａ及びはんだ９１の面９１Ａに、所定の方向Ａに対して、グラウンド用配線パターン２５と電源用配線パターン２６とが交互になるように、ｍ本（ｍ≧１）の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５を形成し、その後、ｍ本の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５に、複数のキャパシタ２８，２９を並列に接続することにより、従来の配線基板２０１に設けられた１つのキャパシタ２１３のインダクタンス成分と比較して、配線基板１１に設けられた複数のキャパシタ２８，２９のインダクタンス成分を小さくすることができる。
また、キャパシタ接続工程において、例えば、ｍ本の電源用配線パターン２６及び（ｍ＋１）本のグラウンド用配線パターン２５に、容量の異なる複数のキャパシタ２８，２９を並列に接続することにより、複数のキャパシタ２８，２９を様々な高周波特性を有した半導体チップ１２に対応させることが可能となるので、複数のキャパシタ２８，２９により、半導体チップ１２の消費電流の変動による電源ノイズを低減することができる。
さらに、ソルダーレジスト層３６の面３６Ａに、ガラスエポキシ基板からなる補強部材２１を形成することにより、補強部材２１の面２１Ｂに形成される多層配線構造体３８の反りを抑制することができる。
なお、本実施の形態では、半導体チップ１２を配線基板１１にフリップチップ接続した後に、外部接続端子１３−１，１３−２，１３−３を形成する場合を例に挙げて説明したが、ソルダーレジスト層７２を形成する工程と支持体本体１０３及び２枚の金属箔１０５を切断する工程との間に、外部接続端子１３−１，１３−２，１３−３を形成する工程を設けてもよい。
また、本実施の形態では、「銅箔に開口部４７〜４９を有したソルダーレジスト層３６を形成し、次いで、パッド及び配線パターンを形成し、その後、絶縁樹脂層を積層する工程」を用いた場合を例に挙げて説明したが、この工程の代わりに、「銅箔にレジストを形成し、次いで、レジストに開口部（開口部４７〜４９に相当する開口部）を形成し、次いで、ビア及び／又は配線を形成し、その後、絶縁樹脂上にパッド又は配線パターンの一部が露出するようにソルダーレジスト層を形成する工程」を用いてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体チップと電気的に接続されるキャパシタを内蔵した配線基板及びその製造方法、及び半導体装置に適用できる。
１０ 半導体装置
１１ 配線基板
１２ 半導体チップ
１３−１ 信号用外部接続端子
１３−２ グラウンド用外部接続端子
１３−３ 電源用外部接続端子
２１ 補強部材
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，３６Ａ，５５Ａ，６２Ａ，９１Ａ，１０３Ａ，１０３Ｂ，１０５Ａ 面
２２ 絶縁部材
２４ 信号用パッド
２４Ａ，２５Ａ，２６Ａ チップ接続面
２４Ｂ，２５Ｂ，２６Ｂ 接続面
２５ グラウンド用配線パターン
２６ 電源用配線パターン
２８，２９ キャパシタ
２８Ａ，２８Ｂ，２９Ａ，２９Ｂ 電極
３１〜３３，６４〜６６ ビア
３６，７２ ソルダーレジスト層
３８ 多層配線構造体
４１ 貫通部
４２，４４，４５ 貫通孔
４７〜４９，７２Ａ，７２Ｂ，７２Ｃ，７５〜７７，８１〜８３ 開口部
５１〜５３ 配線
５５，６２ 絶縁層
５７〜５９ 配線パターン
６８，６９，７１ 外部接続用パッド
８５ 信号用電極パッド
８６ グラウンド用電極パッド
８７ 電源用電極パッド
８９ バンプ
９１ はんだ
１０１ 支持体
１０３ 支持体本体
１０５ 金属箔
１０６ 接着剤
１１０ 構造体
Ａ 所定の方向
Ｃ 切断位置

Claims (10)

  1. 一対の電極を有する複数のキャパシタと、
    半導体チップがフリップチップ接続される第１のチップ接続面と、前記第１のチップ接続面の反対側に位置すると共に、前記キャパシタの一方の電極と接続される第１の接続面とを有するグラウンド用配線パターンと、
    前記半導体チップがフリップチップ接続される第２のチップ接続面と、前記第２のチップ接続面の反対側に位置すると共に、前記キャパシタの他方の電極と接続される第２の接続面とを有する電源用配線パターンと、を備え、
    所定の方向に対して、前記グラウンド用配線パターンと前記電源用配線パターンとが交互になるように、前記グラウンド用配線パターン及び前記電源用配線パターンを配置すると共に、前記グラウンド用配線パターン及び前記電源用配線パターンに対して、前記複数のキャパシタを並列に接続したことを特徴とする配線基板。
  2. 前記複数のキャパシタは、それぞれ容量が異なることを特徴とする請求項１記載の配線基板。
  3. 前記電源用配線及び前記グラウンド用配線のうち、一方の配線がｍ本（ｍ≧１）であり、他方の配線が（ｍ＋１）本（ｍ≧１）であることを特徴とする請求項１又は２記載の配線基板。
  4. 前記第１のチップ接続面を露出する開口部と、前記第２のチップ接続面を露出する開口部とを備えたソルダーレジスト層を設け、
    前記ソルダーレジスト層に、絶縁性を有すると共に、前記複数のキャパシタを収容する貫通部を備えた補強部材を設け、前記貫通部に前記複数のキャパシタを封止する絶縁部材を設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
  5. 前記補強部材は、ガラスエポキシ基板であることを特徴とする請求項４記載の配線基板。
  6. 前記ソルダーレジスト層と接触する前記補強部材の第１の面とは反対側に位置する前記補強部材の第２の面、及び前記ソルダーレジスト層と接触する前記絶縁部材の第１の面とは反対側に位置する前記絶縁部材の第２の面を平坦な面にすると共に、前記補強部材の第２の面と前記絶縁部材の第２の面とを略面一にしたことを特徴とする請求項４または５記載の配線基板。
  7. 前記補強部材の第２の面及び前記絶縁部材の第２の面に、前記複数のキャパシタと電気的に接続された多層配線構造体を設けたことを特徴とする請求項６記載の配線基板。
  8. 請求項１ないし７のうち、いずれか１項記載の配線基板と、
    前記配線基板と電気的に接続される前記半導体チップと、を備えたことを特徴とする半導体装置。
  9. 一対の電極を有する複数のキャパシタと、
    半導体チップがフリップチップ接続される第１のチップ接続面と、前記第１のチップ接続面の反対側に位置すると共に、前記キャパシタの一方の電極と接続される第１の接続面とを有するグラウンド用配線パターンと、
    前記半導体チップがフリップチップ接続される第２のチップ接続面と、前記第２のチップ接続面の反対側に位置すると共に、前記キャパシタの他方の電極と接続される第２の接続面とを有する電源用配線パターンと、を備えた配線基板の製造方法であって、
    支持体上に、前記第１のチップ接続面を露出する開口部と、前記第２のチップ接続面を露出する開口部とを有する樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に、所定の方向に対して、前記グラウンド用配線パターンと前記電源用配線パターンとが交互になるように、前記電源用配線パターン及び前記グラウンド用配線パターンを形成する配線パターン形成工程と、
    前記電源用配線パターン及び前記グラウンド用配線パターンに、前記複数のキャパシタを並列に接続するキャパシタ接続工程と、
    前記キャパシタ接続工程後、前記樹脂層上に、絶縁性を有すると共に、前記複数のキャパシタを収容する貫通部を備えた補強部材を形成する補強部材形成工程と、
    前記支持体を除去する支持体除去工程と、を含むことを特徴とする配線基板の製造方法。
  10. 前記補強部材形成工程と前記支持体除去工程との間に、前記貫通部を樹脂で充填して、前記複数のキャパシタを封止する絶縁部材を形成する絶縁部材形成工程と、
    前記絶縁部材形成工程後、前記樹脂層と接触する面とは反対側に位置する前記補強部材の面、及び前記樹脂層と接触する面とは反対側に位置する前記絶縁部材の面に、前記キャパシタと電気的に接続される多層配線構造体を形成する多層配線構造体形成工程と、をさらに設けたことを特徴とする請求項９記載の配線基板の製造方法。
JP2009121425A 2008-05-23 2009-05-19 配線基板及びその製造方法、及び半導体装置 Pending JP2010004028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009121425A JP2010004028A (ja) 2008-05-23 2009-05-19 配線基板及びその製造方法、及び半導体装置
US12/468,899 US8179689B2 (en) 2008-05-23 2009-05-20 Printed circuit board, method of fabricating printed circuit board, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008135610 2008-05-23
JP2009121425A JP2010004028A (ja) 2008-05-23 2009-05-19 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2010004028A true JP2010004028A (ja) 2010-01-07
JP2010004028A5 JP2010004028A5 (ja) 2012-04-26

Family

ID=41341964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009121425A Pending JP2010004028A (ja) 2008-05-23 2009-05-19 配線基板及びその製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US8179689B2 (ja)
JP (1) JP2010004028A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2016149517A (ja) * 2015-02-10 2016-08-18 新光電気工業株式会社 配線基板及びその製造方法
WO2024053096A1 (ja) * 2022-09-09 2024-03-14 オリンパスメディカルシステムズ株式会社 電子デバイス、内視鏡、および、電子デバイスの製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8704104B2 (en) * 2010-07-19 2014-04-22 Asml Netherlands B.V. Electrical connector, electrical connection system and lithographic apparatus
EP2450308B1 (en) * 2010-11-05 2013-06-12 Nxp B.V. Method of manufacturing IC having a moisture barrier, IC and apparatus
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP5754468B2 (ja) * 2013-06-13 2015-07-29 トヨタ自動車株式会社 キャパシタ配置構造及びキャパシタ実装方法
KR20150146287A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
US10806030B2 (en) * 2015-01-15 2020-10-13 International Business Machines Corporation Multi-layer circuit using metal layers as a moisture diffusion barrier for electrical performance
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
US9961767B2 (en) * 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
US9553079B1 (en) * 2015-12-15 2017-01-24 International Business Machines Corporation Flip chip assembly with connected component
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171073A (ja) * 2000-09-19 2002-06-14 Ngk Spark Plug Co Ltd 配線基板
JP2004214378A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 高周波集積回路装置
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006339276A (ja) * 2005-05-31 2006-12-14 Shinko Electric Ind Co Ltd 接続用基板及びその製造方法
JP2008010867A (ja) * 2006-06-26 2008-01-17 Ibiden Co Ltd コンデンサ内蔵配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP3492348B2 (ja) 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171073A (ja) * 2000-09-19 2002-06-14 Ngk Spark Plug Co Ltd 配線基板
JP2004214378A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 高周波集積回路装置
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006339276A (ja) * 2005-05-31 2006-12-14 Shinko Electric Ind Co Ltd 接続用基板及びその製造方法
JP2008010867A (ja) * 2006-06-26 2008-01-17 Ibiden Co Ltd コンデンサ内蔵配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8826526B2 (en) 2010-10-27 2014-09-09 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
JP2016149517A (ja) * 2015-02-10 2016-08-18 新光電気工業株式会社 配線基板及びその製造方法
WO2024053096A1 (ja) * 2022-09-09 2024-03-14 オリンパスメディカルシステムズ株式会社 電子デバイス、内視鏡、および、電子デバイスの製造方法

Also Published As

Publication number Publication date
US8179689B2 (en) 2012-05-15
US20090290317A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
TWI446464B (zh) 封裝結構及其製作方法
JP5436963B2 (ja) 配線基板及び半導体装置
JP2014236188A (ja) 配線板及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2009147165A (ja) 半導体装置
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
JP2018060876A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JPWO2016143087A1 (ja) 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置
JP2009170941A (ja) キャパシタ実装配線基板
JP2009224616A (ja) 電子部品内蔵基板及びその製造方法、及び半導体装置
JP5289880B2 (ja) 配線基板
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205