KR100232178B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100232178B1
KR100232178B1 KR1019960035743A KR19960035743A KR100232178B1 KR 100232178 B1 KR100232178 B1 KR 100232178B1 KR 1019960035743 A KR1019960035743 A KR 1019960035743A KR 19960035743 A KR19960035743 A KR 19960035743A KR 100232178 B1 KR100232178 B1 KR 100232178B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
liquid crystal
crystal display
gate
Prior art date
Application number
KR1019960035743A
Other languages
English (en)
Other versions
KR19980016214A (ko
Inventor
오창호
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960035743A priority Critical patent/KR100232178B1/ko
Publication of KR19980016214A publication Critical patent/KR19980016214A/ko
Application granted granted Critical
Publication of KR100232178B1 publication Critical patent/KR100232178B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 픽셀과 픽셀 간의 쇼트를 방지하기 위한 액정표시장치의 제조방법에 관한 것이다.
이와 같은 본 발명의 액정표시장치의 제조방법은 기판에 게이트 전극을 구비한 복수개의 게이트 라인을 형성하고 전면에 게이트 절연막을 증착하는 단계, 상기 각 게이트 전극 상측의 게이트 절연막위에 복수개의 활성층을 형성하는 단계, 상기 활성층 양측에 소오스/드레인 전극이 형성되도록 복수개의 데이터 라인을 형성하는 단계, 상기 데이터 라인을 포함한 전면에 보호막을 형성하고 상기 각 드레인 전극 상측의 보호막을 선택적으로 제거하여 복수개의 콘택 홀을 형성하는 단계, 상기 콘택홀을 통해 드레인 전극과 연결되도록 투면전극을 증착하고 1차 화소영역을 정의하여 투명전극을 제1차 선택적 식각하는 단계, 2차 화소영역을 정의하여 투명전극을 제2차 선택적 식각하는 단계를 포함하여 이루어진 것이다.

Description

액정표시장치의 제조방법
본 발명은 액정표시장치에 관한 것으로, 특히 픽셀과 픽셀 간의 쇼트(short)를 방지하기 위한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치(TFT-LCD)는 박막트랜지스터(TFT) 및 화소전극(pixel electrode)이 배열되는 하판과, 칼라 필터층(color filter) 및 공통전극(common electrode)과 블랙 매트릭스층(black matrix)이 배열되는 상판과, 상기 상하판이 일정간격을 갖고 합착되어 그 사이에 주입되는 액정층(liquid crystal)으로 구성된다.
이와같은 액정표시장치 중 하판의 구조를 좀더 구체적으로 설명하면 다음과 같다.
제1도는 일반적인 액정표시장치의 셀 어레이 레이 아웃도이다.
즉, 하판의 구성은 유리기판위에 게이트 전극(2)을 구비하여 일정 간격을 갖고 일방향으로 복수개의 게이트 라인(12)이 배열되고, 상기 게이트 라인(12)을 포함한 기판 전면에 게이트 절연막(제1도에는 도시되지 않음)이 형성되고, 상기 게이트 전극(2) 상측의 게이트 절연막위에는 반도체층(4) 및 n+반도체층(제1도에는 도시되지 않음)이 형성되고 상기 게이트 라인(12)의 수직한 방향으로 일정 간격을 갖고 복수개의 데이터 라인(13)이 배열된다. 이때 데이터 라인(13)은 소오스 전극(6a)을 구비하여 소오스 전극(6a)이 상기 n+반도체층의 일측에 연결되도록 배열된다.
그리고 상기 소오스 전극(6a)이 연결된 n+반도체층의 타측에는 드레인 전극(6b)이 형성되고, 상기 드레인 전극(6b)에 전기적으로 연결되어 회소영역에 회소전극(11)이 형성된다.
따라서 각 화소에는 하나의 박막트랜지스터(TFT)와 화소전극(11)이 형성된다.
그런데, 최근에는 액정표시장치가 고정세화, 고개구율화의 추세에 따라 화소(pixel)간격이 10㎛에서 3㎛까지 감소하게 되고, 데이터 라인 상측까지 화소전극이 형성된다. 결국 화소 간격이 감소하므로 인하여 서로 인접한 화소전극(pixel electrode)간의 쇼트(short)에 대한 염려가 대두되고 있다.
이와같은 구조를 갖는 종래의 액정표시장치에서 박막트랜지스터의 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 제1도 I-I′선상의 종래의 액정표시장치 공정단면도이다.
제2(a)도와 같이 유리기판(1)위에 금속(Al)을 증착하고 선택적으로 제거하여 게이트 전극(2)을 구비한 게이트 라인(제2도에는 도시되지 않음, 제1도에서 12)을 형성한다.
그리고 전면에 게이트 절연막(3)을 증착하고 반도체층(비정질 실리콘)(4) 및 n+반도체층(5)을 증착하고 선택적으로 제거하여 게이트 전극(2)상측의 활성영역에만 남도록 패터닝한다.
제2(b)도와 같이 전면에 금속(Cr)을 증착하고 선택적으로 제거하여 소오스/드레인 전극(6a, 6b)을 구비한 데이터 라인(13)을 형성하고, 상기 소오스/드레인 전극(6a, 6b) 사이의 채널영역에 해당되는 n+반도체층(5)을 제거한다. 이때 소오스 전극(6a)은 데이터 라인(13)과 일체형으로 형성되고 드레인 전극(6b)은 화소영역에 형성된다.
제2(c)도와 같이 전면에 보호막(7)을 형성하고, 상기 드레인 전극(6b)상측의 보호막(7)을 선택적으로 제거하여 콘택 홀(8)을 형성한다.
제2(d)도와 같이 상기 콘택 홀(8)을 통해 드레인 전극(6b)과 연결되도록 전면에 투명전극(11a)을 증착한다. 그리고 상기 투명전극(11a)위에 감광막(14)을 증착하고 노광 및 현상하여 각 화소영역을 정의한다.
제2(e)도와 같이 상기 감광막(14)을 마스크로 이용하여 투명전극(11a)을 선택적으로 제거하여 각 화소영역에 화소전극(11)을 형성한다.
종래의 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.
제3도는 종래 액정표시장치 제조방법에 따른 문제점을 설명하기 위한 평면도이다. 즉, 제2(d)도, 제2(e)도 공정에서 화소전극(11) 형성시, 전면에 투명전극(11a)과 감광막(14)을 차례로 증착하고 사진석판술(photolithography)에 의해 노광 및 현상공정으로 각 화소영역을 정의한 다음 투명전극(11a)을 선택적으로 제거하여 화소전극(11)을 형성한다.
이 때 감광막(14)에 의해 노출된 부분 즉, 제거될 부분의 투명전극(11a)위에 이물질이 있을 경우에는 그 부분(제2(e)도에서 “A”)이 제거되지 않는다.
따라서 각 화소마다 각 화소전극이 독립적으로 형성되지 않고 이웃하는 화소전극과 화소전극 간에 숏팅(shorting)되는 경우가 발생하여 불량의 원인이 된다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로, 화소전극 형성시 두 번의 식각 공정을 통해 이웃하는 화소전극 간의 쇼트를 방지하는데 그 목적이 있다.
제1도는 일반적인 액정표시장치의 레이 아웃도.
제2(a)~2(e)도는 제1도 I-I′선상의 종래의 액정표시장치 공정 단면도.
제3도는 종래 액정표시장치의 제조방법에 따른 문제점 설명 평면도.
제4(a)~4(f)도는 제1도 I-I′선상의 본 발명의 액정표시장치 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트 전극
3 : 게이트 절연막 4, 5 : 반도체층
6a : 소오스 전극 6b : 드레인 전극
7 : 보호막 8 : 콘택 홀
11 : 화소전극 11a : 투명전극
14, 15 : 감광막 13 : 데이터 라인
본 발명의 액정표시장치의 제조방법은 기판에 게이트 전극을 구비한 복수개의 게이트 라인을 형성하고 전면에 게이트 절연막을 증착하는 단계, 상기 각 게이트 전극 상측의 게이트 절연막위에 복수개의 활성층을 형성하는 단계, 상기 활성층 양측에 소오스/드레인 전극이 형성되도록 복수개의 데이터 라인을 형성하는 단계, 상기 데이터 라인을 포함한 전면에 보호막을 형성하고 상기 각 드레인 전극 상측의 보호막을 선택적으로 제거하여 복수개의 콘택 홀을 형성하는 단계, 상기 콘택 홀을 통해 드레인 전극과 연결되도록 투명전극을 증착하고 1차 화소영역을 정의하여 투명전극을 제1차 선택적 식각하는 단계, 2차 화소영역을 정의하여 투명전극을 제2차 선택적 식각하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기와 같은 본 발명의 액정표시장치 박막트랜지스터의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제4(a)~4(f)도는 본 발명의 액정표시장치 제조 공정 단면도이다.
먼저, 제4(a)도와 같이 유리 기판(1)위에 금속(Al)을 증착하고 선택적으로 제거하여 게이트 전극(2)을 구비한 게이트 라인을 형성하고, 상기 게이트 라인이 형성된 기판(1)전면에 게이트 절연막(3)을 증착하고, 전면에 반도체층(비정질 실리콘)(4) 및 n+반도체층(5)을 증착하고 선택적으로 제거하여 게이트 전극(2)상측에 남도록 패터링한다. 이때 상기 반도체층(4, 5)은 게이트 전극(2)상측 뿐만아니라 데이터 라인이 형성될 부분에도 남도록 패터링하여도 무방하다.
제4(b)도와 같이 전면에 금속(Cr)을 증착하고 선택적으로 제거하여 소오스/드레인 전극(6a, 6b)을 및 데이터 라인(13)을 형성하고, 상기 소오스 전극(6a)과 드레인 전극(6b) 사이의 채널영역에 해당하는 n+반도체층(5)을 제거한다. 이때 소오스 전극(6a)은 데이터 라인(13)과 일체형으로 형성되고 드레인 전극(6b)은 화소영역에 형성된다.
제4(c)도와 같이 전면에 보호막(7)을 형성하고, 상기 드레인 전극(6b)상측의 보호막(7)을 선택적으로 제거하여 콘택 홀(8)을 형성한다.
제4(d)도와 같이 상기 콘택 홀(8)을 통해 드레인 전극(6b)과 연결되도록 전면에 투명전극(11a)을 증착한 후, 상기 투명전극(11a)위에 제1감광막(14)을 증착하고 화소전극 패턴 마스크를 이용하여 제1감광막(14)을 노광하고 현상하여 화소영역을 정의한다.
제4(e)도와 같이 상기 현상된 제1감광막(14)을 마스크로 이용하여 1차 상기 투명전극(11a)을 선택적으로 식각한다. 이 때 종래와 마찬가지로 “A”부분에서 이물질에 의해 화소전극이 패터닝되지 않을 수 있다.
제4(f)도와 같이 상기 제1감광막(14)을 제거한 후, 다시 상기 투명전극(11a)위에 제2감광막(15)을 증착하고 상기와 동일한 화소전극 패턴 마스크를 이용하여 제2감광막(15)을 노광 및 현상한다. 그리고 현상된 제2감광막(15)을 마스크로 이용하여 상기 투명전극(11a)을 한번 더 선택적으로 제거하여 최종적으로 각 화소에 화소전극(11)을 형성한다.
이상에서 설명한 바와 같은 본 발명의 액정표시장치의 제조방법에 있어서는 다음과 같은 효과가 있다.
즉, 본 발명은 전면에 투명전극을 증착하고 동일 패턴으로 2번에 걸쳐 투명전극을 식각하여 화소전극을 형성하므로 이물질에 의한 식각 불량이 일어나지 않기 때문에 각 화소전극 간의 쇼트를 방지할 수 있다.
즉, 식각 시, 이물질이 발생하더라도 동일 부분에서 2번 이물질이 발생하는 경우가 극히 드물기 때문에 화소전극 간의 쇼트를 방지할 수 있다.

Claims (2)

  1. 기판에 게이트 전극을 구비한 복수개의 게이트 라인을 형성하고 전면에 게이트 절연막을 증착하는 단계; 상기 각 게이트 전극 상측의 게이트 절연막위에 복수개의 활성층을 형성하는 단계; 상기 활성층 양측에 소오스/드레인 전극이 형성되도록 복수개의 데이터 라인을 형성하는 단계; 상기 데이터 라인을 포함한 전면에 보호막을 형성하고 상기 각 드레인 전극 상측의 보호막을 선택적으로 제거하여 복수의 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 드레인 전극과 연결되도록 투명전극을 증착하고 1차 화소영역을 정의하여 투명전극을 제1차 선택적 식각하는 단계; 2차 화소영역을 정의하여 투명전극을 제2차 선택적 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 1차, 2차 화소영역 정의는 동일 패턴 마스크를 이용함을 특징으로 하는 액정표시장치의 제조방법.
KR1019960035743A 1996-08-27 1996-08-27 액정표시장치의 제조방법 KR100232178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960035743A KR100232178B1 (ko) 1996-08-27 1996-08-27 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035743A KR100232178B1 (ko) 1996-08-27 1996-08-27 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19980016214A KR19980016214A (ko) 1998-05-25
KR100232178B1 true KR100232178B1 (ko) 1999-12-01

Family

ID=19470931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035743A KR100232178B1 (ko) 1996-08-27 1996-08-27 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100232178B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100662778B1 (ko) * 1999-05-20 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100569272B1 (ko) * 1999-12-28 2006-04-10 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR19980016214A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100290238B1 (ko) 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR100364771B1 (ko) 액정표시장치의구조및제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20070066070A (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JPH11153809A (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
US20010005598A1 (en) Method of manufacturing an active matrix device
US6853408B2 (en) CF on TFT liquid crystal display having reduced dot defects
US20010041310A1 (en) Method for manufacturing a liquid crystal display device
KR20020011573A (ko) 액정 표시 장치 및 그의 제조 방법
KR100232178B1 (ko) 액정표시장치의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20010047907A (ko) 액정표시장치 및 그 제조방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17