CN105047723B - 一种薄膜晶体管、其制作方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105047723B
CN105047723B CN201510601156.XA CN201510601156A CN105047723B CN 105047723 B CN105047723 B CN 105047723B CN 201510601156 A CN201510601156 A CN 201510601156A CN 105047723 B CN105047723 B CN 105047723B
Authority
CN
China
Prior art keywords
layer film
region
ohmic contact
photoresist
etch stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510601156.XA
Other languages
English (en)
Other versions
CN105047723A (zh
Inventor
熊胜楠
郑云友
李伟
张益存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510601156.XA priority Critical patent/CN105047723B/zh
Publication of CN105047723A publication Critical patent/CN105047723A/zh
Priority to US15/155,403 priority patent/US9564460B1/en
Application granted granted Critical
Publication of CN105047723B publication Critical patent/CN105047723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管、其制作方法、阵列基板及显示装置，该方法包括：在衬底基板上依次形成栅极图形、栅极绝缘层薄膜、有源层薄膜、欧姆接触层薄膜、位于待形成的沟道区域内的第一刻蚀阻挡模块、源漏极金属层薄膜；利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀形成包括源极和漏极的图形；通过干法刻蚀工艺形成包括欧姆接触层和有源层的图形。本发明在第一刻蚀阻挡模块可以保护对应于待形成的沟道区域的有源层薄膜的基础上，只通过湿法刻蚀工艺完成对源漏极金属层的刻蚀，刻蚀均匀，避免了干法刻蚀工艺对于源漏极金属层进行刻蚀时，刻蚀不均匀，设备损耗大，出现良率低的问题。

Description

一种薄膜晶体管、其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤指一种薄膜晶体管、其制作方法、阵列基板及显示装置。
背景技术
通常，薄膜晶体管(Thin-film Transistor，TFT)在阵列基板中起到具有十分重要的作用。
目前，在薄膜晶体管的制作工艺中，具体包括：步骤一、如图1a所示，在衬底基板01上依次形成栅极02的图形、栅绝缘层薄膜03、有源层薄膜04、欧姆接触层薄膜05、源漏极金属层薄膜06以及光刻胶层薄膜07，对光刻胶层薄膜07进行曝光显影，得到光刻胶完全去除区域a、光刻胶部分保留区域b和光刻胶完全保留区域c，光刻胶完全去除区域a对应于除待形成有源层图形的区域之外的区域，光刻胶部分保留区域b对应于待形成的沟道区域，光刻胶完全保留区域c对应于待形成源极、漏极图形的区域，其中光刻胶部分保留区域的光刻胶可以避免对应于待形成的沟道区域的有源层薄膜04在下一步刻蚀工艺中受损；步骤二、如图1b所示，在湿刻设备中，通过湿法刻蚀工艺将光刻胶完全去除区域a的源漏极金属层薄膜06刻蚀掉，此时源漏极金属层薄膜06经过了一次湿法刻蚀，但并未形成源极、漏极的图形；步骤三、如图1c所示，在干刻设备中分别对光刻胶完全去除区域a的欧姆接触层薄膜05和有源层薄膜04进行干法刻蚀，对光刻胶部分保留区域b的光刻胶进行灰化，以及对光刻胶部分保留区域b的源漏极金属层薄膜06和欧姆接触层薄膜05进行干法刻蚀，得到有源层041、源极061、漏极062、欧姆接触层051等图形，此时源漏极金属层薄膜06又经过了一次干法刻蚀，才形成源极、漏极的图形；步骤四、如图1d所示，将剩余的光刻胶进行剥离。
在现有的TFT阵列基板制作工艺的上述步骤中，源漏极金属层薄膜经过了一次湿法刻蚀和一次干法刻蚀，其中在干法刻蚀工艺中对于与沟道区域对应的源漏极金属层进行刻蚀的时候有着各种弊端，例如干刻设备对金属层的刻蚀较困难，且刻蚀不均匀，设备损耗大，出现良率低的问题，难于适用于量产。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管、其制作方法、阵列基板及显示装置，只通过利用湿法刻蚀对源漏极金属层进行刻蚀，刻蚀均匀，提高了产能。
因此，本发明实施例提供了一种薄膜晶体管的制作方法，包括：在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；
在所述欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；
在形成所述第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；
利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在所述源漏极金属层薄膜形成包括源极和漏极的图形；
通过干法刻蚀工艺在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，在所述欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块，具体包括：
在所述欧姆接触层薄膜上形成第一光刻胶层薄膜，对所述第一光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；
所述光刻胶完全保留区域对应于待形成的沟道区域，所述光刻胶完全去除区域对应于除所述沟道区域以外的其他区域；
所述第一光刻胶层薄膜的光刻胶完全保留区域的光刻胶为第一刻蚀阻挡模块。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在所述源漏极金属层薄膜形成包括源极和漏极的图形，具体包括：
在所述源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块；
以所述第二刻蚀阻挡模块为掩膜，利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，对所述源漏极金属层进行一次湿法刻蚀工艺，形成包括源极和漏极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，在所述源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块，具体包括：
在所述源漏极金属层薄膜上形成第二光刻胶层薄膜，对所述第二光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；
所述光刻胶完全保留区域对应于待形成源极和漏极图形的区域，所述光刻胶完全去除区域对应于除待形成源极和漏极图形的区域以外的其他区域；
所述第二光刻胶层薄膜的光刻胶完全保留区域的光刻胶为第二刻蚀阻挡模块。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，通过干法刻蚀工艺在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形，具体包括：
以所述第一刻蚀阻挡模块和第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜；
去除掉所述第一刻蚀阻挡模块；
以所述第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉对应于待形成沟道区域的欧姆接触层薄膜，以及刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜，在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，去除掉第一刻蚀阻挡模块，具体包括：
对所述第一刻蚀阻挡模块进行灰化处理。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管的制作方法中，在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形之后，还包括：
对所述第二刻蚀阻挡模块进行剥离。
本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管使用本发明实施例提供的上述制作方法制作。
本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管。
本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。
本发明实施例的有益效果包括：
本发明实施例提供的一种薄膜晶体管、其制作方法、阵列基板及显示装置，该方法包括：首先在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；然后在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；之后在形成第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；再利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在源漏极金属层薄膜形成包括源极和漏极的图形；最后通过干法刻蚀工艺在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形。本发明实施例提供的制作方法中，在第一刻蚀阻挡模块可以保护对应于待形成的沟道区域的有源层薄膜的基础上，只通过湿法刻蚀工艺完成对源漏极金属层的刻蚀，刻蚀均匀，避免了干法刻蚀工艺对于源漏极金属层进行刻蚀时，刻蚀不均匀，设备损耗大，出现良率低的问题。
附图说明
图1a至图1d分别为现有技术中薄膜晶体管的制作方法在各步骤执行后的结构示意图；
图2为本发明实施例提供的薄膜晶体管的制作方法流程图之一；
图3为本发明实施例提供的薄膜晶体管的制作方法流程图之二；
图4a至图4i分别为本发明实施例提供的薄膜晶体管的制作方法在各步骤执行后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管、其制作方法、阵列基板及显示装置的具体实施方式进行详细地说明。
其中，附图中各膜层的厚度和形状不反映薄膜晶体管的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种薄膜晶体管的制作方法，如图2所示，包括：
S201、在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；
S202、在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；
S203、在形成第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；
S204、利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在源漏极金属层薄膜形成包括源极和漏极的图形；
S205、通过干法刻蚀工艺在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形。
在本发明实施例提供的上述薄膜晶体管的制作方法中，该方法包括：首先在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；然后在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；之后在形成第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；再利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在源漏极金属层薄膜形成包括源极和漏极的图形；最后通过干法刻蚀工艺在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形。本发明实施例提供的制作方法中，在第一刻蚀阻挡模块可以保护对应于待形成的沟道区域的有源层薄膜的基础上，只通过湿法刻蚀工艺完成对源漏极金属层的刻蚀，形成包括源极和漏极的图形，刻蚀均匀，避免了干法刻蚀工艺对于源漏极金属层进行刻蚀时，刻蚀不均匀，设备损耗大，出现良率低的问题。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，为了简化工艺，步骤S202在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块，具体可以采用如下方式实现：
在欧姆接触层薄膜上形成第一光刻胶层薄膜，对第一光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；光刻胶完全保留区域对应于沟道区域，光刻胶完全去除区域对应于除沟道区域以外的其他区域；此时，第一光刻胶层薄膜的光刻胶完全保留区域的光刻胶可以作为第一刻蚀阻挡模块。
具体地，第一刻蚀阻挡模块的材料为光刻胶，则形成第一刻蚀阻挡模块的图形只需进行曝光显影工序即可，无需刻蚀工艺，可以简化工艺，节省成本，减少资源浪费。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，为了确保能够实现通过湿法刻蚀工艺形成包括源极和漏极的图形，如图3所示，步骤S204利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在源漏极金属层薄膜形成包括源极和漏极的图形，具体可以采用如下方式实现：
S301、在源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块；
S302、以第二刻蚀阻挡模块为掩膜，利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，对源漏极金属层进行一次湿法刻蚀工艺，形成包括源极和漏极的图形。
具体地，设置的第一阻挡模块和第二阻挡模块可以有效阻挡刻蚀过程中对膜层的损坏，且第一阻挡模块可以保护对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜(不需要刻蚀的部分)，第二阻挡模块可以使待形成的沟道区域的源漏极金属层(需要刻蚀的部分)充分裸露，便于进行步骤S302中的湿法刻蚀工艺，利于形成源极和漏极的图形，不会出现刻蚀不均匀，设备损耗大的问题。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，为了简化工艺，步骤S301在源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块，具体可以采用如下方式实现：
在源漏极金属层薄膜上形成第二光刻胶层薄膜，对第二光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；光刻胶完全保留区域对应于待形成源极和漏极图形的区域，光刻胶完全去除区域对应于除待形成源极和漏极图形的区域以外的其他区域；此时第二光刻胶层薄膜的光刻胶完全保留区域的光刻胶可以作为第二刻蚀阻挡模块。
具体地，第二刻蚀阻挡模块的材料为光刻胶，则形成第二刻蚀阻挡模块的图形只需进行曝光显影工序即可，无需刻蚀工艺，可以简化工艺，节省成本，减少资源浪费。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，为了简化工艺，步骤S205工艺在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形，具体可以采用如下方式实现：
S303、以第一刻蚀阻挡模块和第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜；
S304、去除掉第一刻蚀阻挡模块；
S305、以第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉对应于待形成沟道区域的欧姆接触层薄膜，以及刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜，在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形。
具体地，首先通过一次干法刻蚀工艺对除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜进行刻蚀，然后去除掉第一刻蚀阻挡模块，最后通过一次干法刻蚀工艺对对应于待形成沟道区域的欧姆接触层薄膜和除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜进行刻蚀，同时形成包括有源层和欧姆接触层的图形。上述步骤中主要优点在于缩短了整体时间、节约了原料，较之传统工艺减少了工艺间隔时间，提高了良率。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，步骤S304去除掉第一刻蚀阻挡模块，具体可以采用如下方式实现：
对第一刻蚀阻挡模块进行灰化处理；此时，针对第一刻蚀阻挡模块的材料为光刻胶时，进行灰化处理。
在具体实施时，在本发明实施例提供的上述薄膜晶体管的制作方法中，执行步骤S305在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形之后，还可以包括：
S306、对第二刻蚀阻挡模块进行剥离。此时，针对第二刻蚀阻挡模块的材料为光刻胶时，进行剥离。将第二刻蚀阻挡模块进行剥离后，可以得到完整的无残留的源极和漏极的图形。
下面以一个具体的实例详细的说明本发明实施例提供的薄膜晶体管的制作方法，制作薄膜晶体管的具体步骤如下：
步骤一、在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜、以及欧姆接触层薄膜；
在具体实施时，如图4a所示，首先在衬底基板1上采用溅射或热蒸发的方法沉积一层栅金属膜，栅金属膜可以选用Cr、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要，通过一次光刻工艺后，形成栅极2的图形；然后通过等离子体增强化学气相沉积法(PECVD)方法连续沉积一定厚度的栅绝缘层薄膜3，栅绝缘层薄膜3可以选用氧化物、氮化物或者氧氮化合物；接着在栅绝缘层薄膜3上通过溅射或热蒸发的方法沉积一定厚度的有源层薄膜4，该有源层薄膜4可以为金属氧化物半导体层，金属氧化物半导体层可以采用非晶硅、多晶硅、微晶硅或其他氧化物半导体层材料；之后在有源层薄膜4上通过溅射或热蒸发的方法沉积一定厚度的欧姆接触层薄膜5，该欧姆接触层薄膜5可以为n+型a-Si:H薄膜；
步骤二、在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；
在具体实施时，如图4b所示，在完成步骤一的衬底基板1上通过PECVD方法沉积一定厚度的第一光刻胶层薄膜(PR)，经过一次曝光显影后，得到光刻胶完全保留区域和光刻胶完全去除区域；光刻胶完全保留区域对应于沟道区域，光刻胶完全去除区域对应于除沟道区域以外的其他区域；此时，第一光刻胶层薄膜的光刻胶完全保留区域的光刻胶可以作为第一刻蚀阻挡模块61；
步骤三、在形成第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；
在具体实施时，如图4c所示，在完成步骤二的衬底基板1上采用溅射或热蒸发的方法，镀上一定厚度的金属膜层为源漏极金属层薄膜7；
步骤四、在源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块；
在具体实施时，如图4d所示，在完成步骤三的衬底基板1上通过PECVD方法沉积一定厚度的第二光刻胶层薄膜(PR)，经过一次曝光显影后，得到光刻胶完全保留区域和光刻胶完全去除区域；光刻胶完全保留区域对应于待形成源极和漏极图形的区域，光刻胶完全去除区域对应于除待形成源极和漏极图形的区域以外的其他区域；此时第二光刻胶层薄膜的光刻胶完全保留区域的光刻胶可以作为第二刻蚀阻挡模块62；
步骤五、以第二刻蚀阻挡模块为掩膜，利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，对源漏极金属层进行一次湿法刻蚀工艺，形成包括源极和漏极的图形；
在具体实施时，如图4e所示，在湿刻设备中，以第二刻蚀阻挡模块62为掩膜，利用第一刻蚀阻挡模块61遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，对源漏极金属层薄膜7通过一次湿法刻蚀工艺去除源漏极金属层薄膜7的与沟道区域对应的部分，以及除与待形成有源层的区域以外对应的部分，形成源极71和漏极72的图形；
步骤六、以第一刻蚀阻挡模块和第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜；
在具体实施时，如图4f所示，在干刻设备中，通过一次干法刻蚀工艺对除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜5进行刻蚀(此刻蚀工艺后，有源层薄膜4有残留)；
步骤七、去除掉第一刻蚀阻挡模块；
在具体实施时，如图4g所示，在干刻设备中，对第一刻蚀阻挡模块61进行灰化处理，去除掉第一刻蚀阻挡模块61；
步骤八、以第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉对应于待形成沟道区域的欧姆接触层薄膜，以及刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜，在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形；
在具体实施时，如图4h所示，在干刻设备中，通过一次干法刻蚀工艺对对应于待形成沟道区域的欧姆接触层薄膜5和除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜4进行刻蚀，同时形成包括有源层41和欧姆接触层51的图形；通过刻蚀条件及时间可以在对对应于待形成沟道区域的欧姆接触层薄膜刻蚀结束时，使除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜刚好完全被刻蚀掉；上述步骤中主要优点在于缩短了整体时间、节约了原料，较之传统工艺减少工艺间隔时间提高良率；
步骤九、对第二刻蚀阻挡模块进行剥离；
在具体实施时，如图4i所示，在湿刻设备中，对源极71和漏极72上方的第二刻蚀阻挡模块62进行剥离。
至此，经过具体实例提供的上述步骤一至步骤九制作出了本发明实施例提供的上述薄膜晶体管。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管，由于该结构解决问题的原理与前述一种薄膜晶体管的制作方法相似，因此该结构的实施可以参见薄膜晶体管的制作方法的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管。在具体实施时，本发明实施例提供的阵列基板中一般还会具有诸如钝化层、平坦层、像素电极等其他膜层结构，以及在衬底基板上还一般形成有栅线、数据线、公共电极线等结构，这些具体结构可以有多种实现方式，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板、薄膜晶体管的实施例，重复之处不再赘述。
本发明实施例提供的一种薄膜晶体管、其制作方法、阵列基板及显示装置，该方法包括：首先在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；然后在欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；之后在形成第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；再利用第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在源漏极金属层薄膜形成包括源极和漏极的图形；最后通过干法刻蚀工艺在欧姆接触层薄膜形成欧姆接触层的图形，以及在有源层薄膜形成有源层的图形。本发明实施例提供的制作方法中，在第一刻蚀阻挡模块可以保护对应于待形成的沟道区域的有源层薄膜的基础上，只通过湿法刻蚀工艺完成对源漏极金属层的刻蚀，刻蚀均匀，避免了干法刻蚀工艺对于源漏极金属层进行刻蚀时，刻蚀不均匀，设备损耗大，出现良率低的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上依次形成栅极的图形、栅极绝缘层薄膜、有源层薄膜和欧姆接触层薄膜；
在所述欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块；
在形成所述第一刻蚀阻挡模块的衬底基板上形成源漏极金属层薄膜；
利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在所述源漏极金属层薄膜形成包括源极和漏极的图形；
通过干法刻蚀工艺在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形。
2.如权利要求1所述的制作方法，其特征在于，在所述欧姆接触层薄膜上位于待形成的沟道区域内形成第一刻蚀阻挡模块，具体包括：
在所述欧姆接触层薄膜上形成第一光刻胶层薄膜，对所述第一光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；
所述光刻胶完全保留区域对应于待形成的沟道区域，所述光刻胶完全去除区域对应于除所述沟道区域以外的其他区域；
所述第一光刻胶层薄膜的光刻胶完全保留区域的光刻胶为第一刻蚀阻挡模块。
3.如权利要求1所述的制作方法，其特征在于，利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，通过湿法刻蚀工艺在所述源漏极金属层薄膜形成包括源极和漏极的图形，具体包括：
在所述源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块；
以所述第二刻蚀阻挡模块为掩膜，利用所述第一刻蚀阻挡模块遮挡对应于待形成的沟道区域的有源层薄膜和欧姆接触层薄膜，对所述源漏极金属层进行一次湿法刻蚀工艺，形成包括源极和漏极的图形。
4.如权利要求3所述的制作方法，其特征在于，在所述源漏极金属层薄膜上对应待形成源极和漏极图形的区域形成第二刻蚀阻挡模块，具体包括：
在所述源漏极金属层薄膜上形成第二光刻胶层薄膜，对所述第二光刻胶层薄膜进行曝光显影，得到光刻胶完全保留区域和光刻胶完全去除区域；
所述光刻胶完全保留区域对应于待形成源极和漏极图形的区域，所述光刻胶完全去除区域对应于除待形成源极和漏极图形的区域以外的其他区域；
所述第二光刻胶层薄膜的光刻胶完全保留区域的光刻胶为第二刻蚀阻挡模块。
5.如权利要求3所述的制作方法，其特征在于，通过干法刻蚀工艺在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形，具体包括：
以所述第一刻蚀阻挡模块和第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的欧姆接触层薄膜；
去除掉所述第一刻蚀阻挡模块；
以所述第二刻蚀阻挡模块为掩膜，通过一次干法刻蚀工艺刻蚀掉对应于待形成沟道区域的欧姆接触层薄膜，以及刻蚀掉除对应于待形成沟道区域、源极和漏极图形的区域以外的有源层薄膜，在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形。
6.如权利要求5所述的制作方法，其特征在于，去除掉第一刻蚀阻挡模块，具体包括：
对所述第一刻蚀阻挡模块进行灰化处理。
7.如权利要求5所述的制作方法，其特征在于，在所述欧姆接触层薄膜形成欧姆接触层的图形，以及在所述有源层薄膜形成有源层的图形之后，还包括：
对所述第二刻蚀阻挡模块进行剥离。
CN201510601156.XA 2015-09-18 2015-09-18 一种薄膜晶体管、其制作方法、阵列基板及显示装置 Expired - Fee Related CN105047723B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510601156.XA CN105047723B (zh) 2015-09-18 2015-09-18 一种薄膜晶体管、其制作方法、阵列基板及显示装置
US15/155,403 US9564460B1 (en) 2015-09-18 2016-05-16 Thin-film transistor and its manufacturing method, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510601156.XA CN105047723B (zh) 2015-09-18 2015-09-18 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105047723A CN105047723A (zh) 2015-11-11
CN105047723B true CN105047723B (zh) 2017-12-19

Family

ID=54454111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510601156.XA Expired - Fee Related CN105047723B (zh) 2015-09-18 2015-09-18 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US9564460B1 (zh)
CN (1) CN105047723B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702586B (zh) 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置
WO2018068221A1 (en) * 2016-10-12 2018-04-19 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
CN108206139B (zh) * 2018-01-02 2021-09-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN108321186A (zh) * 2018-02-11 2018-07-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板与显示装置
CN110364440A (zh) * 2019-06-12 2019-10-22 北海惠科光电技术有限公司 薄膜晶体管的制造方法、基板及显示装置
CN111446263A (zh) * 2020-04-13 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN113178493A (zh) * 2021-04-25 2021-07-27 京东方科技集团股份有限公司 薄膜晶体管、制备方法以及显示面板
CN113206144B (zh) * 2021-04-25 2023-04-07 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310492A (ja) * 1993-04-23 1994-11-04 Fuji Xerox Co Ltd チタン系薄膜のエッチング液及び半導体装置の製造方法
KR100966453B1 (ko) * 2005-12-30 2010-06-28 엘지디스플레이 주식회사 액정표시소자 제조방법
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20100061193A (ko) * 2008-11-28 2010-06-07 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한 액정표시장치의 제조 방법
KR101575750B1 (ko) * 2009-06-03 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN105047723A (zh) 2015-11-11
US9564460B1 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
CN105047723B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2016070581A1 (zh) 阵列基板制备方法
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN105892221A (zh) 半色调掩模板及tft基板的制作方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
WO2015007055A1 (zh) 用于制备薄膜晶体管的方法和***、以及薄膜晶体管、阵列基板
WO2015043008A1 (zh) 薄膜晶体管阵列基板的制造方法
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置
JP2008098642A5 (zh)
CN109037349A (zh) 薄膜晶体管及其制备方法、阵列基板
TW495986B (en) Method of manufacturing thin film transistor flat panel display
CN104538405B (zh) 一种阵列基板及其制造方法和显示装置
CN203659865U (zh) 一种阵列基板和显示装置
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
CN111725134A (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171219

Termination date: 20210918

CF01 Termination of patent right due to non-payment of annual fee