KR100725845B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents
액정 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100725845B1 KR100725845B1 KR1020000025999A KR20000025999A KR100725845B1 KR 100725845 B1 KR100725845 B1 KR 100725845B1 KR 1020000025999 A KR1020000025999 A KR 1020000025999A KR 20000025999 A KR20000025999 A KR 20000025999A KR 100725845 B1 KR100725845 B1 KR 100725845B1
- Authority
- KR
- South Korea
- Prior art keywords
- light shielding
- layer
- shielding layer
- pixel electrode
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000010408 film Substances 0.000 claims description 174
- 238000000034 method Methods 0.000 claims description 46
- 239000010409 thin film Substances 0.000 claims description 26
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 12
- 238000006116 polymerization reaction Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 102
- 239000011229 interlayer Substances 0.000 abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000000415 inactivating effect Effects 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
석영 유리 기판 상에 화소 전극 구동용 다결정SiTFT가 형성되고, 이 다결정 SiTFT의 상층이며 또한 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치에 있어서 도전성 차광층의 차광 성능을 향상시키기 위해, 도전성 차광층을 평탄화된 층간 절연막 상에 형성한다. 층간 절연막의 평탄화는, 예를 들면, CMP 등에 의해 행한다.
액정 표시 장치, 석영 유리 기판, 화소 전극, 다결정 SiTFT, 도전성 차광층.
Description
도 1은 종래의 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 2는 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 3은 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 전체 구성을 나타낸 단면도.
도 4는 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명의 제3 실시 형태를 설명하기 위한 단면도.
도 7은 본 발명의 제3 실시 형태를 설명하기 위한 평면도.
도 8은 본 발명의 제4 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 석영 유리 기판, 12: 차광층, 13, 18, 23, 25, 29: 층간 절연막, 14: 다 결정 Si막, 16: 게이트 배선, 19, 20, 26, 30: 콘택트 홀, 27, 28: 도전성 차광층, 31: 화소 전극, 33: 유리 기판, 34: 투명 전극, 36: 액정, 37: 홈.
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이며, 특히, 화소 전극 구동용 박막 트랜지스터의 상층이며 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치에 적용하여 바람직한 것이다.
액정 표시 장치는 평면형 디스플레이로서 널리 사용되고 있다. 이 액정 표시 장치에서의 화소 전극 구동용 박막 트랜지스터(TFT)로서는, 종래에는 비결정성 실리콘(a-Si) TFT가 사용되고 있었지만, 최근에는 다결정 SiTFT가 많이 사용되도록 되어 있다.
다결정 SiTFT는 a-SiTFT만큼 광감도는 높지 않지만, 최근의 액정 표시 장치에서는, 예를 들면, 프로젝터와 같이 대광량(大光量) 하에서의 사용이 증가하여, 다결정 SiTFT라도 광 리크 전류(light leak current)를 무시할 수 없게 되어 있다. 이 결과, 콘트라스트 저하나 크로스토크(cross-talk), 플리커(flicker) 등의 화질 열화가 문제로 되어 있다.
액정 표시 장치에 있어서는, 통상, 대향 기판측으로부터 광원의 광을 입사시키지만, 이 광의 다결정 SiTFT에의 입사 억제에 대해서는, 예를 들면, 일본국 특개평 5(1993)-100250호 공보, 일본국 특원평 10(1998)-307465호 등에 개시되어 있는 바와 같이, 종래, 대향 기판에 설치되어 있던 도전성 차광층(블랙 매트릭스)을, 보다 다결정 SiTFT에 가까운 위치인 TFT 기판의 다결정 SiTFT 상층에 설치함으로써, 그러한 광의 저감을 달성하고 있다.
그러나, 본 발명자의 식견에 의하면, 상기 일본국 특개평 5(1993)-100250호 공보, 일본국 특원평 10(1998)-307465호 등에 개시된 기술에서는, 도전성 차광층의 두께가 그 바탕 절연층의 요철(凹凸)에 의존하여, 단차부(段差部)에서 얇아지는 현상, 바꿔 말하면 스텝 커버리지(step coverage)가 악화되는 현상에 의해, 단차부에서의 차광 성능이 불충분하게 되는 것이 판명되었다. 그러므로, 고휘도의 광 조사 하에서는 단차부로부터의 누설광에 의해 광 리크 전류가 발생하여, 화질 저하를 억제할 수 없는 상황으로 되어 있다.
이 문제에 대하여 보다 구체적으로 설명한다. 도 1은 종래의 액티브 매트릭스형 액정 표시 장치의 TFT 기판을 나타낸다. 도 1에 나타낸 바와 같이, 차광 영역에서의 석영 유리 기판(101) 상에 차광층(102)이 형성되고, 이 차광층(102)을 덮도록 층간 절연막(103)이 형성되어 있다. 이 층간 절연막(103) 상에는 소정 형상의 다결정 Si막(104)이 형성되고, 이 다결정 Si막(104)을 덮도록 게이트 절연막(105)이 형성되어 있다. 이 게이트 절연막(105) 상에는 게이트 배선(106)이 형성되어 있다. 도시는 생략하지만, 다결정 Si막(104) 중에는 게이트 배선(106)에 대하여 자기 정합적(自己整合的)으로 소스 영역 및 드레인 영역(도시하지 않음)이 형성되어 있다. 게이트 배선(106)으로 이루어지는 게이트 전극과 이들의 소스 영역 및 드레인 영역에 의해, 화소 전극 구동용의 다결정 SiTFT가 구성되어 있다. 드레인 영역 상 방의 소정 부분에서의 게이트 절연막(105) 상에는 전극(107)이 형성되어 있다. 이 전극(107)과 드레인 영역과의 사이에 게이트 절연막(105)을 끼운 구조에 의해, 지지용 용량 소자가 구성되어 있다.
게이트 배선(106) 및 전극(107)을 덮도록 층간 절연막(108)이 형성되어 있다. 이 층간 절연막(108) 및 게이트 절연막(105)의 소정 부분에는 콘택트 홀(109, 110)이 형성되어 있다. 차광 영역에서의 층간 절연막(108) 상에는 콘택트 홀(109)을 통해 다결정 SiTFT의 드레인 영역에 접속되어 인출(引出) 전극(111)이 형성되어 있는 동시에, 콘택트 홀(110)을 통해 다결정 SiTFT의 소스 영역에 접속되어 신호 배선(112)이 형성되어 있다. 이들 인출 전극(111) 및 신호 배선(112)을 덮도록 층간 절연막(113)이 형성되어 있다. 층간 절연막(113) 상의 소정 부분에는 플라스마 CVD법에 의해 성막된 SiN막(114)이 형성되어 있다. 이 SiN막(114)은 주로, 다결정 Si막(104) 중에 존재하는 댕글링 본드(dangling bond)를 수소로 불활성화하여 다결정 SiTFT의 특성 향상을 도모하기 위한 수소 공급원으로 되는 것이다. 또, 인출 전극(111) 상의 소정 부분에서의 층간 절연막(113)에는 콘택트 홀(115)이 형성되어 있다. 층간 절연막(113) 상에 이 콘택트 홀(115)을 통해 인출 전극(111)과 접속되어 도전성 차광층(116)이 형성되어 있는 동시에, SiN막(114) 상에 도전성 차광층(117)이 형성되어 있다. 이들 도전성 차광층(116, 117)과 인출 전극(111) 및 신호 배선(112)과의 중합(重合)에 의해, 상방으로부터의 입사광에 대하여, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지고 있다. 도전성 차광층(116, 117)을 덮도록 층간 절연막(118)이 형성되어 있다. 도전성 차광층(116) 상의 소정 부분에 서의 이 층간 절연막(118)에는 콘택트 홀(119)이 형성되어 있다. 층간 절연막(118) 상에는, 이 콘택트 홀(119)을 통해 도전성 차광층(116)과 접속되어 투명한 화소 전극(120)이 형성되어 있다. 이 화소 전극(120)을 덮도록 액정(도시하지 않음)의 배향막(配向膜)(121)이 형성되어 있다.
그러나, 전술한 도 1에 나타낸 종래의 액정 표시 장치에 있어서는, 바탕의 단차 형상을 반영한 큰 요철이 있는 층간 절연막(113) 상에 도전성 차광층(116, 117)을 형성하고 있기 때문에, 이들 도전성 차광층(116, 117)의 스텝 커버리지가 나빠진다. 그러므로, 단차부에서의 이들 도전성 차광층(116, 117)에 의한 차광 성능이 불충분하게 되어, 고휘도의 광 조사 하에서는 단차부로부터의 누설광에 의해 광 리크 전류가 발생하여, 화질 저하를 억제하지 못했다.
따라서, 본 발명의 목적은, 도전성 차광층의 차광 성능을 향상하여, 광 리크 전류에 의한 화질 저하를 억제할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해 본 발명은,
기판 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 이 박막 트랜지스터의 상층이며 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치에 있어서,
도전성 차광층이 평탄화된 층의 위에 형성되어 있는 것이다.
본 발명은 또, 기판 상에 제1 차광층이 형성되고, 상기 제1 차광층 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 제2 차광층이 형성되어 있는 액정 표시 장치에 있어서,
상기 제2 차광층을 평탄화된 층의 위에 형성하도록 하는 것이다.
본 발명은 또, 기판 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 이 박막 트랜지스터의 상층이며 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치의 제조 방법에 있어서,
도전성 차광층을 평탄화된 층의 위에 형성하도록 하는 것이다.
본 발명은 또한, 기판 상에 제1 차광층이 형성되고, 상기 제1 차광층 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 제2 차광층이 형성되어 있는 액정 표시 장치의 제조 방법에 있어서,
상기 제2 차광층을 평탄화된 층의 위에 형성하도록 하는 것이다.
본 발명에 있어서, 통상, 평탄화된 층의 표면은 표시 영역 내의 콘택트부를 제외하고, 0.5㎛ 이하, 바람직하게는 0.3㎛ 이하의 잔류 단차(段差) 레벨(최고부와 최저부와의 높이의 차)로 평탄화되어 있다. 이 평탄화된 층은, 전형적으로는, SiO2를 주성분으로 하는 절연층이지만, 다른 적절한 재료의 절연층이라도 된다.
이 평탄화된 층의 형성 방법으로서는, 예를 들면, 0.5㎛ 이하의 잔류 단차 레벨을 얻을 수 있는 여러 가지의 방법을 사용할 수 있다. 예를 들면, 원료 가스로서 테트라에톡시실란(TEOS) 등을 사용한 플라스마 CVD법이나 상압(常壓) CVD법 등에 의한 매입성(埋入性)이 양호한 성막법을 사용하는 방법, 인(燐)실케이트 유리(PSG), 붕소인실케이트 유리(BPSG) 등을 성막한 다음 리플로(reflow)시키는 방법, 스핀온유리(spin-on-glass)(SOG)를 사용한 유동법, 또는, 절연막을 성막한 다음 에치백(etch-back)하는 방법, 절연막을 성막한 다음 화학 기계 연마(CMP)법에 의해 연마하는 방법 등을 들 수 있다. 이들 방법 중, CMP법은 우수한 평탄도를 얻을 수 있는 점과, 박막 트랜지스터에 대한 플라스마 대미지(damage)를 억제할 수 있는 점에서 바람직한 것이다. 이 CMP법에 의해 평탄화되는 절연층으로서는, 특히, TEOS를 사용한 플라스마 CVD법에 의한 막, TEOS를 사용한 상압 CVD법에 의한 막, 고밀도 플라스마 CVD법에 의한 막, 그들의 적층막 등을 사용할 수 있다.
도전성 차광층은, 인접 배선과의 커플링 용량을 억제하는 관점에서, 시트(sheet) 저항이 100Ω/□이하인 것이 바람직하고, 10Ω/□이하인 것이 보다 바람직하다. 또, 도전성 차광층은 박막 트랜지스터의 광 리크 전류를 억제하는 관점에서, 최소한 파장이 400~500nm 영역의 광에 대한 투과율이 10% 이하인 것이 바람직하고, 5% 이하인 것이 보다 바람직하고, 차광 효과를 높이기 위해서는 더욱 낮은 편이 바람직하다. 도전성 차광층의 두께는, 저시트 저항과 차광성을 양립시킬 수 있으면 기본적으로는 자유로 선택할 수 있지만, 실제로는, 통상, 이 도전성 차광층 상에는 절연층을 통해 다시 투명 화소 전극이 형성되어, 액정을 끼워넣기 때문에, 도전성 차광층에 의한 단차가 액정의 배향에 영향을 주지 않는 범위의 두께가 바람 직하다. 도전성 차광층의 두께는, 실용상으로는 50~500nm로 하는 것이 바람직하고, 100~300nm로 하는 것이 보다 바람직하다. 또한, 도전성 차광층의 재료로서는, 도전성과 차광성을 양립시킬 수 있으면 기본적으로는 자유로 선택할 수 있지만, 구체적으로는, 예를 들면, Al, Cu, W, Mo, Pt, Pd, Ti, TiN, Cr 등 및 그들의 합금이나 실리사이드 등을 들 수 있다.
또, 도전성 차광층은, 예를 들면, 화소부에 있어서, 화소 전극과 접속된 부분과, 공통 전위에 접속된 부분으로 분리되어 형성된다. 또한, 도전성 차광층은 상방으로부터의 입사광에 대하여, 다른 하나 이상의 차광층과의 중합에 의해, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지고 있다.
본 발명에 있어서, 화소 전극 구동용 박막 트랜지스터는, 전형적으로는, 다결정 실리콘을 사용한 박막 트랜지스터, 즉 다결정 SiTFT이다. 이 다결정 SiTFT는 고온 프로세스에 의한 다결정 Si막을 사용한 이른바 고온 다결정 SiTFT라도, 저온 프로세스에 의한 다결정 Si막을 사용한 이른바 저온 다결정 SiTFT라도 된다. 또한, 이 화소 전극 구동용 박막 트랜지스터는 a-SiTFT라도 된다.
전술한 바와 같이 구성된 본 발명에 의하면, 도전성 차광층을 평탄화된 층의 위에 형성하므로, 이 도전성 차광층의 스텝 커버리지가 양호하게 되어, 그 두께의 균일성 향상을 도모할 수 있다. 그러므로, 이 도전성 차광층에 의해 충분한 차광 성능을 얻을 수 있어, 누설광의 대폭 저감을 도모할 수 있고, 그 결과, 고휘도의 광 조사 하에서라도 광 리크 전류의 발생을 억제할 수 있다.
다음에, 본 발명의 실시 형태의 일예에 대하여 도면을 참조하면서 설명한다. 그리고, 실시 형태의 전 도면에 있어서, 동일 또는 대응하는 부분에는 동일 부호를 붙인다.
도 2는 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일예를 나타내고, 도 3은 이 액정 표시 장치의 전체 구성의 일예를 나타낸다. 이 액정 표시 장치는 액티브 매트릭스형의 액정 표시 장치이다.
도 2 및 도 3에 나타낸 바와 같이, 이 액정 표시 장치에 있어서는, 차광 영역에서의 석영 유리 기판(11) 상에 차광층(12)이 형성되어 있다. 이 차광층(12)은, 예를 들면 막 두께가 50nm인 인(P)이 도프된 다결정 Si막 및 예를 들면 막 두께가 200nm인 WSi막이 차례로 적층된 적층막으로 이루어진다. 이 차광층(12)을 덮도록, 예를 들면, SiO2막으로 이루어지는 층간 절연막(13)이 형성되어 있다. 이 층간 절연막(13) 상에는 소정 형상의 다결정 Si막(14)이 형성되고, 이 다결정 Si막(14)을 덮도록, 예를 들면, SiO2막으로 이루어지는 게이트 절연막(15)이 형성되어 있다. 이 게이트 절연막(15) 상에는 게이트 배선(16)이 형성되어 있다. 도시는 생략하지만, 다결정 Si막(14) 중에는 게이트 배선(16)에 대하여 자기 정합적으로 소스 영역 및 드레인 영역이 형성되어 있다. 게이트 배선(16)으로 이루어지는 게이트 전극과 이들의 소스 영역 및 드레인 영역에 의해, 화소 전극 구동용의 다결정 SiTFT가 구성되어 있다. 드레인 영역의 상방 부분에서의 게이트 절연막(15) 상에는 전극(17)이 형성되어 있다. 이 전극(17)과 드레인 영역과의 사이에 게이트 절연막(15)을 끼운 구조에 의해, 지지용 용량 소자가 구성되어 있다.
게이트 배선(16) 및 전극(17)은, 예를 들면, 막 두께가 100nm인 P가 도프된 다결정 Si막 및 예를 들면, 막 두께가 100nm인 WSi막이 차례로 적층된 적층막으로 이루어진다. 게이트 배선(16) 및 전극(17)을 덮도록 층간 절연막(18)이 형성되어 있다. 이 층간 절연막(18) 및 게이트 절연막(15)의 소정 부분에는 콘택트 홀(19, 20)이 형성되어 있다. 차광 영역에서의 층간 절연막(18) 상에는, 콘택트 홀(19)을 통해 다결정 SiTFT의 드레인 영역에 접속되어 인출 전극(21)이 형성되어 있는 동시에, 콘택트 홀(20)을 통해 다결정 SiTFT의 소스 영역에 접속되어 신호 배선(22)이 접속되어 있다. 이들의 인출 전극(21) 및 신호 배선(22)은, 예를 들면, 막 두께가 50nm인 WSi막, 예를 들면, 막 두께가 300nm인 Al막 및 예를 들면, 막 두께가 50nm인 WSi막이 차례로 적층된 적층막으로 이루어진다. 이들의 인출 전극(21) 및 신호 배선(22)을 덮도록, 예를 들면, SiO2막으로 이루어지는 층간 절연막(23)이 형성되어 있다. 이 층간 절연막(23)은, 예를 들면, 상압 CVD법에 의해 성막된 막 두께가 400nm인 PSG막으로 이루어진다. 이 층간 절연막(23) 상의 소정 부분에는 플라스마 CVD법에 의해 성막된, 예를 들면, 막 두께가 200nm인 SiN막(24)이 형성되어 있다. 이 SiN막(24)은 주로, 다결정 Si막(14) 중에 존재하는 댕글링 본드를 수소로 불활성화하여 다결정 SiTFT의 특성 향상을 도모하기 위한 수소 공급원으로 되는 것이다. 이들 층간 절연막(23) 및 SiN막(24) 상에 층간 절연막(25)이 형성되어 있다. 이 층간 절연막(25)은, 예를 들면, TEOS를 원료 가스로서 사용한 플라스마 CVD법에 의해 성막된 SiO2막으로 이루어진다. 인출 전극(21) 상의 소정 부분에서의 층간 절 연막(25) 및 층간 절연막(23)에는 콘택트 홀(26)이 형성되어 있다.
층간 절연막(25)의 표면은 콘택트 홀(26) 부분을 제외하고, 0.5㎛ 이하, 바람직하게는 0.3㎛ 이하의 잔류 단차 레벨로 평탄화되어 있다. 이 층간 절연막(25)의 막 두께는, 예를 들면, 개구 영역의 부분에서 1.8 ±0.5㎛, 인출 전극(21) 상의 부분에서 0.3㎛ 정도이다.
이 표면이 평탄한 층간 절연막(25) 상에 도전성 차광층(27, 28)이 서로 분리되어 형성되어 있다. 도전성 차광층(27)은 콘택트 홀(26)을 통해 인출 전극(21)과 접속되어 있다. 이들 도전성 차광층(15, 16)은, 예를 들면, 막 두께가 250nm인 Ti막으로 이루어진다. 이들 도전성 차광층(27, 28)과 인출 전극(21) 및 신호 배선(22)과의 중합에 의해, 상방으로부터의 입사광에 대하여, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지고 있다. 도전성 차광층(27)은 후술하는 화소 전극과 접속되고, 도전성 차광층(28)은 소정의 공통 전위에 접속된다.
도전성 차광층(27, 28)을 덮도록 층간 절연막(29)이 형성되어 있다. 이 층간 절연막(29)은, 예를 들면, TEOS를 원료 가스로서 사용한 플라스마 CVD법에 의해 성막된 막 두께가 400nm인 SiO2막으로 이루어진다. 도전성 차광층(27) 상의 소정 부분에서의 이 층간 절연막(29)에는 콘택트 홀(30)이 형성되어 있다. 층간 절연막(29) 상에는, 이 콘택트 홀(30)을 통해 도전성 차광층(27)과 접속되어 투명한 화소 전극(31)이 형성되어 있다. 이 화소 전극(31)은, 예를 들면, 막 두께가 70nm인 ITO로 이루어진다. 이 화소 전극(31)을 덮도록 액정의 배향막(32)이 형성되어 있다.
도 3에 나타낸 바와 같이, 이와 같이 구성된 TFT 기판과, 유리 기판(33)의 한 주면 상에 대향 전극으로서의 투명 전극(34) 및 액정의 배향막(35)을 차례로 적층한 것과의 사이에 액정(36)이 밀봉되어 있다.
다음에, 전술한 바와 같이 구성된 이 제1 실시 형태에서의 액정 표시 장치의 제조 방법에 대하여 설명한다.
먼저, 도 4에 나타낸 바와 같이, 석영 유리 기판(11) 상에 P가 도프된 다결정 Si막 및 WSi막을 차례로 성막한 후, 이들 막을 패터닝하여 차광층(12)을 형성한다. 다음에, 예를 들면, CVD법에 의해 기판 전면(全面)에 SiO2막으로 이루어지는 층간 절연막(13)을 성막한다. 다음에, 예를 들면, CVD법에 의해 전면에 다결정 Si막(14)을 성막한 후, 이 다결정 Si막을 패터닝한다. 다음에, 예들 들면, CVD법에 의해 기판 전면에 SiO2막으로 이루어지는 게이트 절연막(15)을 성막한 후, 이 게이트 절연막(15)을 소정 형상으로 패터닝한다. 다음에, 기판 전면에 P가 도프된 다결정 Si막 및 WSi막을 차례로 성막한 후, 이들 막을 패터닝하여 게이트 배선(16) 및 용량 소자용의 전극(17)을 형성한다.
다음에, 예를 들면, CVD법에 의해 기판 전면에, 예를 들면, SiO2막으로 이루어지는 층간 절연막(18)을 성막한다. 다음에, 이 층간 절연막(18) 및 게이트 절연막(15)의 소정 부분을 에칭 제거하여 콘택트 홀(19, 20)을 형성한다. 다음에, 기판 전면에 WSi막, Al막 및 WSi막을 차례로 성막한 후, 이들 막을 패터닝하여 인출 전극(21) 및 신호 배선(22)을 형성한다. 다음에, 예를 들면, 상압 CVD법에 의해 기판 전면에 SiO2막으로 이루어지는 층간 절연막(23)을 성막한다. 다음에, 예를 들면, 플라스마 CVD법에 의해 기판 전면에 SiN막(24)을 성막한 후, 이 SiN막(24)을 패터닝한다.
다음에, 예를 들면, TEOS를 원료 가스로서 사용한 플라스마 CVD법에 의해 기판 전면에 SiO2막으로 이루어지는 평탄용의 층간 절연막(25)을 성막한다. 이 층간 절연막(25)의 성막은, 예를 들면, 2500nm로 한다.
다음에, 도 5에 나타낸 바와 같이, 층간 절연막(25)을 CMP법에 의해, 예를 들면, 두께를 약 2200nm 연마하여 평탄화한다. 이 CMP법에 의한 평탄화 후의 잔류 단차 레벨은 최소한 0.5㎛ 이하, 조건이 되어가는 형편에서는 0.1㎛ 이하로 하는 것이 가능하다. CMP 조건의 일예를 들면 하기와 같다.
연마 하중 470gf/㎠
척 회전수 60rpm
테이블 회전수 4rpm
리테이너 높이 840㎛
연마 레이트 500nm/분에서 4분 연마
드레스 방식 In-situ 드레스
슬러리 SS-25(KOH액에 실리카 입자를 분산한 슬러리)
1/2 순수 희석액 사용
다음에, 도 2에 나타낸 바와 같이, 층간 절연막(25) 및 층간 절연막(23)의 소정 부분을 에칭 제거하여 콘택트 홀(26)을 형성한다. 다음에, 예를 들면, 진공 증착법이나 스퍼터링법 등에 의해 기판 전면에 Ti막을 성막한 후, 이 Ti막을 패터닝하여 도전성 차광층(27, 28)을 형성한다. 이 경우, Ti막 성막 시에는, 바탕의 층간 절연막(25) 표면이 미리 평탄화되어 있음에 따라, 이 Ti막, 따라서 도전성 차광층(27, 28)의 스텝 커버리지는 양호하여, 균일된 두께로 된다.
다음에, 예를 들면, TEOS를 사용한 플라스마 CVD법에 의해 기판 전면에 SiO2막으로 이루어지는 층간 절연막(29)을 성막한다. 다음에, 이 층간 절연막(29)의 소정 부분을 에칭 제거하여 콘택트 홀(30)을 형성한다. 다음에, 기판 전면에 ITO막을 성막한 후, 이 ITO막을 에칭에 의해 패터닝하여 화소 전극(31)을 형성한다. 다음에, 기판 전면에 배향막(32)을 성막한다.
이상과 같이 하여 TFT 기판을 제조한 후, 종래 공지의 방법에 따라 프로세스를 진행하여, 도 3에 나타낸 바와 같이 목적으로 하는 액정 표시 장치를 완성시킨다.
이상과 같이, 이 제1 실시 형태에 의하면, CMP법에 의해 표면이 평탄화된 층간 절연막(25) 상에 도전성 차광층(27, 28)을 형성하고 있으므로, 종래와 비교하여 이들 도전성 차광층(27, 28)의 스텝 커버리지가 향상되어, 균일한 두께로 된다. 그러므로, 이들 도전성 차광층(27, 28)에 의한 차광 성능이 양호하게 되어, 누설광이 억제되고, 광 리크 전류가 대폭 감소하기 때문에, 대광량 하에서의 사용이라도, 광 리크 전류에 기인하는 휘점(輝點) 발생률이나 크로스토크량의 대폭 저감을 도모할 수 있어, 화질 저하를 억제할 수 있다.
다음에, 본 발명의 제2 실시 형태의 일예에 대하여 설명한다.
제1 실시 형태에 있어서는, 도전성 차광층(27, 28)의 바탕층인 층간 절연막(25)은, 원료 가스로서 TEOS를 사용한 플라스마 CVD법에 의해 두껍게 성막한 SiO2막을 CMP법에 의해 연마한 것이다. 그런데, 일반적으로, Si 기판 상에 플라스마 CVD법에 의해 성막되는 SiO2막의 응력은 -1.0~2.0 ×109dyne/㎠(압축)인 데 대하여, 석영 유리 기판(11) 상에 Si 기판 상과 동일 조건으로 SiO2막을 성막한 경우, 그 응력은 1.0~2.0 ×109dyne/㎠(인장(引張))로 된다. 이 SiO2막의 응력은 프로세스 중에 웨이퍼 상태의 석영 유리 기판(11)(이하, 단지 웨이퍼라고 함)의 휨을 발생시키기 때문에, 이에 따라 발생하는 문제를 방지하기 위해, 그 완화를 도모하는 것이 바람직하다. 그래서, 이 제2 실시 형태에 있어서는, 이 웨이퍼의 휨 완화책에 대하여 설명한다.
이 제2 실시 형태에 있어서, 웨이퍼의 휨 완화책으로서는, 층간 절연막(25)으로서의 SiO2막을 플라스마 CVD법에 의해 성막할 때, 성막실 내를 고진공으로 하는 방법, TEOS의 유량을 내리는 방법, RF 파워를 올리는 방법 등을 들 수 있다.
예를 들면, AMJ사제의 플라스마 CVD 장치를 SiO2막의 성막에 사용하는 경우, 일반적인 성막 조건은, 압력 8.2Torr, 온도 400℃, O2 유량 600sccm, TEOS 유량 800sccm, RF 파워 700W, 스페이싱(spacing) 250mils인 데 대하여, 층간 절연막(25)으로서의 SiO2막을 플라스마 CVD법에 의해 석영 유리 기판(11) 상에 성막하는 경우에는, 성막실의 압력을 6.8Torr 이하로 하는, RF 파워를 800W 이상으로 하는, O2/TEOS비(比)를 1 이상으로 하는 것 중 어느 하나를 행함으로써, 층간 절연막(25)의 응력을 완화할 수 있어, 웨이퍼의 휨을 유효하게 방지할 수 있다.
이 제2 실시 형태의 상기 이외의 것은, 제1 실시 형태와 동일하므로, 설명을 생략한다.
이 제2 실시 형태에 의하면, 제1 실시 형태와 동일한 이점을 얻을 수 있는 외에, 웨이퍼의 휨을 대폭 완화할 수 있기 때문에, 웨이퍼의 휨에 의한 문제를 발생하지 않고 액정 표시 장치를 제조할 수 있다고 하는 이점을 얻을 수 있다.
다음에, 본 발명의 제3 실시 형태의 일예에 대하여 설명한다. 이 제3 실시 형태에 있어서는, 제2 실시 형태와 상이한 수법에 의한 웨이퍼의 휨 완화책에 대하여 설명한다.
이 제3 실시 형태에 있어서는, 웨이퍼의 휨 완화책으로서, 제1 실시 형태와 마찬가지로 프로세스를 진행하여 층간 절연막(25)의 연마까지 행한 후, 도 6 및 도 7에 나타낸 바와 같이, 석영 유리 기판(11)의 스크라이브 영역(scribe region)에 석영 유리 기판(11)에 달하는 홈(37)이 형성되어 층간 절연막(13, 18, 23, 25)이 각 칩마다 분할된 상태로 한다. 이 홈(37)의 폭은, 예를 들면, 200㎛ 정도이다. 이 홈(37)은, 층간 절연막(25)의 연마를 행한 후에 층간 절연막(13, 18, 23, 25)을 일 괄하여 에칭함으로써 형성해도 되지만, 프로세스의 간략화의 관점에서는, 콘택트 홀(19, 20)을 형성하기 위한 에칭과 콘택트 홀(26)을 형성하기 위한 에칭을 이용하여 2회로 나누어 형성하는 것이 유리하다. 구체적으로는, 층간 절연막(18)을 형성한 후, 콘택트 홀(19, 20)을 형성하기 위한 에칭 시에 스크라이브 영역 부분의 층간 절연막(13, 18)도 에칭 제거한다. 다음에, 층간 절연막(25)의 성막 및 연마까지 행한 후, 콘택트 홀(26)을 형성하기 위한 에칭 시에 스크라이브 영역 부분의 층간 절연막(23, 25)도 에칭 제거한다. 이에 따라, 홈(37)이 형성된다. 이들 에칭은 반응성 이온 에칭(RIE)법과 같은 드라이 에칭법, 윗(wet) 에칭법 또는 이들을 병용하여 행할 수 있다.
전술한 바와 같이 하여 홈(37)을 형성한 후, 제1 실시 형태와 동일하게 하여 도전성 차광층(27, 28) 형성 이후의 프로세스를 진행하여, 목적으로 하는 액정 표시 장치를 완성시킨다.
이 제3 실시 형태의 상기 이외의 것은, 제1 실시 형태와 동일하므로, 설명을 생략한다.
이 제3 실시 형태에 의하면, 제1 실시 형태와 동일한 이점을 얻을 수 있는 외에, 큰 응력이 존재하는 플라스마 CVD법에 의한 SiO2막으로 이루어지는 층간 절연막(25)을 포함하는 층간 절연막(13, 18, 23, 25)의 전체를 홈(37)에 의해 각 칩마다 분할하고 있음에 따라 웨이퍼의 휨을 대폭 완화할 수 있고, 그러므로 이 웨이퍼의 휨에 의한 문제를 발생하지 않고 액정 표시 장치를 제조할 수 있다고 하는 이점 을 얻을 수 있다.
다음에, 본 발명의 제4 실시 형태의 일예에 의한 액정 표시 장치에 대하여 설명한다. 도 8은 이 액정 표시 장치의 일예를 나타낸다.
도 8에 나타낸 바와 같이, 이 액정 표시 장치에 있어서는, 인출 전극(21) 및 신호 배선(22)과 도전성 차광층(27, 28)과의 사이의 절연층으로서, 플라스마 CVD법에 의해 성막된 SiO2막으로 이루어지는 층간 절연막(25)만이 형성되어 있다. 즉, 제1 실시 형태에 의한 액정 표시 장치에서는 형성된 층간 절연막(18) 및 SiN막(24)은 형성되어 있지 않다.
이 제4 실시 형태의 상기 이외의 것은, 제1 실시 형태와 동일하므로, 설명을 생략한다.
이 제4 실시 형태에 의하면, 제1 실시 형태와 동일한 이점을 얻을 수 있다.
이상, 첨부 도면을 참조하여 본 발명의 바람직한 실시 형태에 대하여 구체적으로 설명했지만, 본 발명은, 전술한 실시 형태에 한정되는 것이 아니고, 이 기술 분야에서 숙련된 자는 다음의 특허 청구의 범위에 정의된 범위 및 기술적 사상을 일탈하지 않고 여러 가지의 변형 및 변경이 가능하다.
즉, 전술한 실시 형태에서 열거한 수치, 구조, 형상, 재료, 프로세스 등은 어디까지나 예에 불과하고, 필요에 따라 이들과 상이한 수치, 구조, 형상, 재료, 프로세스 등을 사용하는 것도 가능하다.
예를 들면, 전술한 실시 형태에 있어서는, 다결정 SiTFT의 하층에도 차광층(12)을 형성하고 있지만, 이 차광층(12)은 다결정 SiTFT의 하방으로부터의 광 입사를 방지하기 위한 것이므로, 필요에 따라 생략하는 것이 가능하다.
또, 전술한 실시 형태에 있어서는, 화소 전극(31)을 도전성 차광층(27)을 통해 인출 전극(21)에 접속하고 있지만, 양호한 콘택트를 얻을 수 있으면, 도전성 차광층(27)을 형성하지 않고, 화소 전극(31)을 인출 전극(21)에 직적 접속하도록 해도 된다.
또한, 본 발명은 기판 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 이 박막 트랜지스터의 상층이며 화소 전극의 하층 위치에 도전성 차광층이 형성되는 액정 표시 장치이면, 기본적으로는 어떠한 액정 표시 장치에도 적용하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 도전성 차광층을 평탄화된 층의 위에 형성함으로써, 도전성 차광층에 의한 차광 성능의 향상을 도모하여, 광 리크 전류에 의한 화질 저하를 억제할 수 있다.
Claims (17)
- 기판상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치에 있어서,상기 도전성 차광층이 평탄화된 층의 위에 형성되고,상기 도전성 차광층은 화소부에 있어서, 상기 화소 전극과 접속된 부분과, 공통 전위에 접속된 부분으로 분리되어 형성되며,상기 도전성 차광층은 상방으로부터의 입사광에 대하여, 다른 하나 이상의 차광층과의 중합(重合)에 의해, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지고 있는 액정 표시 장치.
- 제1항에 있어서,상기 평탄화된 층의 표면은 표시 영역 내의 콘택트부를 제외하고, 0.5㎛ 이하의 잔류 단차(段差) 레벨로 평탄화되어 있는 액정 표시 장치.
- 제1항에 있어서,상기 평탄화된 층의 표면은 화학 기계 연마법에 의한 연마에 의해 평탄화되어 있는 액정 표시 장치.
- 제1항에 있어서,상기 평탄화된 층은 SiO2를 주성분으로 하는 절연층인 액정 표시 장치.
- 제4항에 있어서,상기 절연층은 플라스마 CVD법에 의해 성막되는 액정 표시 장치.
- 제1항에 있어서,상기 도전성 차광층은 막 두께가 50nm 이상 500nm 이하의 박막인 액정 표시 장치.
- 제1항에 있어서,상기 도전성 차광층은 시트(sheet) 저항이 100Ω/□ 이하의 박막인 액정 표시 장치.
- 제1항에 있어서,상기 도전성 차광층은 파장이 400nm 이상 500nm 이하 영역의 광에 대한 투과율이 10% 이하인 액정 표시 장치.
- 삭제
- 삭제
- 제1항에 있어서,상기 박막 트랜지스터가 다결정 실리콘을 사용하는 액정 표시 장치.
- 기판 상에 제1 차광층이 형성되고, 상기 제1 차광층 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 제2 차광층이 형성되어 있는 액정 표시 장치에 있어서,상기 제2 차광층을 평탄화된 층의 위에 형성하고,상기 제2 차광층은 화소부에 있어서, 상기 화소 전극과 접속된 부분과, 공통 전위에 접속된 부분으로 분리되어 형성되며,상기 제2 차광층은 상방으로부터의 입사광에 대하여, 다른 하나 이상의 차광층과의 중합(重合)에 의해, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지고 있는 액정 표시 장치.
- 기판 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 도전성 차광층이 형성되어 있는 액정 표시 장치의 제조 방법에 있어서,상기 도전성 차광층을 평탄화된 층의 위에 형성하고,상기 도전성 차광층은 화소부에 있어서, 상기 화소 전극과 접속된 부분과, 공통 전위에 접속된 부분으로 분리되어 형성되며,상기 도전성 차광층은 상방으로부터의 입사광에 대하여, 다른 하나 이상의 차광층과의 중합(重合)에 의해, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지도록 형성되는 것으로 이루어지는 액정 표시 장치의 제조 방법.
- 제13항에 있어서,상기 평탄화된 층은 화학 기계 연마법에 의한 연마에 의해 평탄화되어 있는 액정 표시 장치의 제조 방법.
- 기판 상에 제1 차광층이 형성되고, 상기 제1 차광층 상에 화소 전극 구동용 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터의 상층이며 상기 화소 전극의 하층 위치에 제2 차광층이 형성되어 있는 액정 표시 장치의 제조 방법에 있어서,상기 제2 차광층을 평탄화된 층의 위에 형성하고,상기 제2 차광층은 화소부에 있어서, 상기 화소 전극과 접속된 부분과, 공통 전위에 접속된 부분으로 분리되어 형성되며,상기 제2 차광층은 상방으로부터의 입사광에 대하여, 다른 하나 이상의 차광층과의 중합(重合)에 의해, 화소 개구 영역 이외의 영역 전부의 차광이 이루어지도록 형성되는 것으로 이루어지는 액정 표시 장치의 제조 방법.
- 제1항 또는 제12항에 있어서,상기 공통전위에 접속된 부분의 단부가 상기 평탄화된 층의 위에 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제13항 또는 제15항에 있어서,상기 공통전위에 접속된 부분의 단부가 상기 평탄화된 층의 위에 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP99-136857 | 1999-05-18 | ||
| JP13685799A JP3826618B2 (ja) | 1999-05-18 | 1999-05-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000077279A KR20000077279A (ko) | 2000-12-26 |
| KR100725845B1 true KR100725845B1 (ko) | 2007-06-08 |
Family
ID=15185143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000025999A KR100725845B1 (ko) | 1999-05-18 | 2000-05-16 | 액정 표시 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6335772B1 (ko) |
| JP (1) | JP3826618B2 (ko) |
| KR (1) | KR100725845B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3753613B2 (ja) * | 2000-03-17 | 2006-03-08 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いたプロジェクタ |
| JP2001330849A (ja) * | 2000-05-18 | 2001-11-30 | Nec Corp | 液晶表示装置 |
| JP3823016B2 (ja) * | 2000-07-21 | 2006-09-20 | 株式会社日立製作所 | 液晶表示装置 |
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP2002353245A (ja) | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 |
| KR100803566B1 (ko) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| TWI269248B (en) | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| JP4069906B2 (ja) * | 2003-08-04 | 2008-04-02 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP4329445B2 (ja) * | 2003-08-04 | 2009-09-09 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
| CN101401031A (zh) * | 2006-03-24 | 2009-04-01 | 夏普株式会社 | 液晶显示装置 |
| WO2014084130A1 (ja) * | 2012-11-30 | 2014-06-05 | シャープ株式会社 | Ｔｆｔ基板 |
| CN104571700B (zh) * | 2014-12-30 | 2017-10-13 | 深圳市华星光电技术有限公司 | 触控面板 |
| US10133428B2 (en) * | 2015-05-29 | 2018-11-20 | Samsung Display Co., Ltd. | Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part |
| CN108594501B (zh) * | 2018-02-26 | 2021-04-27 | 京东方科技集团股份有限公司 | 一种液晶显示面板及其制作方法 |
| CN114333600B (zh) * | 2022-01-11 | 2023-11-24 | 合肥维信诺科技有限公司 | 显示面板、显示面板的制备方法和显示模组 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980041817A (ko) * | 1996-11-26 | 1998-08-17 | 윤종용 | 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법 |
| KR19990007017A (ko) * | 1997-06-17 | 1999-01-25 | 야스카와 히데아키 | 전기 광학 장치용 기판, 전기 광학 장치, 전자 기기 및 투사형 표시 장치 |
| KR19990034037A (ko) * | 1997-10-28 | 1999-05-15 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR19990079886A (ko) * | 1998-04-10 | 1999-11-05 | 윤종용 | 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| JP3109967B2 (ja) * | 1993-12-28 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス基板の製造方法 |
| JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3604106B2 (ja) * | 1995-09-27 | 2004-12-22 | シャープ株式会社 | 液晶表示装置 |
| US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3571887B2 (ja) * | 1996-10-18 | 2004-09-29 | キヤノン株式会社 | アクティブマトリクス基板及び液晶装置 |
| JPH10186402A (ja) * | 1996-12-25 | 1998-07-14 | Sharp Corp | アクティブマトリクス基板 |
| JP3420675B2 (ja) * | 1996-12-26 | 2003-06-30 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3919900B2 (ja) * | 1997-09-19 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
-
1999
- 1999-05-18 JP JP13685799A patent/JP3826618B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-08 US US09/567,050 patent/US6335772B1/en not_active Expired - Lifetime
- 2000-05-16 KR KR1020000025999A patent/KR100725845B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980041817A (ko) * | 1996-11-26 | 1998-08-17 | 윤종용 | 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법 |
| KR19990007017A (ko) * | 1997-06-17 | 1999-01-25 | 야스카와 히데아키 | 전기 광학 장치용 기판, 전기 광학 장치, 전자 기기 및 투사형 표시 장치 |
| KR19990034037A (ko) * | 1997-10-28 | 1999-05-15 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR19990079886A (ko) * | 1998-04-10 | 1999-11-05 | 윤종용 | 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000077279A (ko) | 2000-12-26 |
| JP3826618B2 (ja) | 2006-09-27 |
| JP2000330129A (ja) | 2000-11-30 |
| US6335772B1 (en) | 2002-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100725845B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100344206B1 (ko) | 어레이기판의 제조방법 및 액정표시장치의 제조방법 | |
| US6501096B1 (en) | Display and fabricating method thereof | |
| KR100270129B1 (ko) | 표시장치 | |
| JPH08179377A (ja) | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 | |
| TWI278687B (en) | Test-element-provided substrate, substrate for electro-optical device, electro-optical device, and electronic apparatus | |
| US7781837B2 (en) | Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film | |
| JP2000077669A (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
| JP2008009380A (ja) | 液晶表示装置及びその製造方法 | |
| JP5040222B2 (ja) | 表示装置 | |
| JP3873610B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| KR20030078646A (ko) | 평탄화막을 갖는 기판, 표시장치용 기판 및 이들 기판의제조방법 | |
| WO2010113229A1 (ja) | 半導体装置及びその製造方法 | |
| JP3918864B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3960353B2 (ja) | 液晶表示装置 | |
| JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
| KR100301530B1 (ko) | 반도체소자의 층간 절연막 형성방법 | |
| JP3988799B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7030952B2 (en) | Microdisplay pixel cell and method of making it | |
| JP3918867B2 (ja) | 液晶表示装置 | |
| JP4706674B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3988782B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2004134668A (ja) | 素子基板およびこれを用いた表示装置 | |
| KR100248357B1 (ko) | 반도체소자의 평탄화방법 | |
| JP4064145B2 (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180523 Year of fee payment: 12 |