KR100270129B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100270129B1
KR100270129B1 KR1019960025708A KR19960025708A KR100270129B1 KR 100270129 B1 KR100270129 B1 KR 100270129B1 KR 1019960025708 A KR1019960025708 A KR 1019960025708A KR 19960025708 A KR19960025708 A KR 19960025708A KR 100270129 B1 KR100270129 B1 KR 100270129B1
Authority
KR
South Korea
Prior art keywords
display device
substrate
conductive member
layer
active matrix
Prior art date
Application number
KR1019960025708A
Other languages
English (en)
Inventor
요시히코 후쿠모토
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Application granted granted Critical
Publication of KR100270129B1 publication Critical patent/KR100270129B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13373—Disclination line; Reverse tilt
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판과, 상기 기판상에 설치된 복수의 도전성부를 구비하고, 상기 도전성 부재가 각각 실질적으로 평탄한 표면을 지니고, 화소로 구성된 표시장치에 있어서, 상기 도전성부재를 화학기계적연마에 의해 평탄화하는 것을 특징으로 하는 표시장치의 제조방법이 개시되어 있다.

Description

표시장치
제1a도 내지 제1e도는 본 발명의 일실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제2f도 내지 제2h도는 본 발명의 상기 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제3a도 내지 제3d도는 본 발명의 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제4a도 내지 제4c도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제5도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제6a도 내지 제6e도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제7f도 및 제7g도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제8a도 내지 제8d도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제9e도 내지 제9h도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제10i도 내지 제10k도는 본 발명의 또 다른 실시예에 의한 표시장치에 사용된 일례의 액티브매트릭스기판의 제조공정을 도시한 도면.
제11a도 내지 제11e도는 종래의 표시장치에 사용된 일례의 매트릭스기판의 제조공정을 도시한 도면.
제12도는 또 다른 종래의 표시장치에 사용된 일례의 액티브매트릭스기판을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : n형 실리콘반도체기판 2 : LOCOS산화막
3 : PWL 4 : 게이트산화막
5 : 게이트전극 6 : NLD영역
7 : 소스영역 7' : 드레인영역
8, 53 : PSG층 9 : Al(알루미늄)전극
10 : 플라즈마 SiN막 11 : PSG부재(절연부재)
12 : 관통구멍 13 : 화소전극(도전성부재)
14 : 액정 15 : 배향막
20 : 투명기판 21 : 컬러필터
22 : 블랙매트릭스 23 : 공통전극
30 : 화소용량전극 31 : n형 불순물영역
40 : 보호막 54 : 차광층
60 : Lp(저압)-SiN막
본 발명은 액정표시장치로 대표되는 영상 또는 화상의 표시장치에 관한 것이다.
제11a도 내지 제11e도는 종래의 표시장치의 일례로서 액티브매트릭스형 액정표시장치에 사용되는 액티브매트릭스 기판의 제조공정을 도시한 것이다. 도면을 참조하여 제조공정에 대해서 설명한다. 먼저, n형 실리콘반도체기판(1)을 부분적으로 열산화하여 LOCOS(실리콘의 국부산화)산화막(2)을 형성한다. 마스크로서 LOCOS산화막(2)을 이용하여 불순물을 이온주입함으로써 PWL(3)을 형성한다. 이 기판(1)을 다시 열산화하여 게이트산화막(4)을 형성한다(제11a도).
그 다음에 불순물이 도핑된 n형 폴리실리콘으로 이루어진 게이트전극(5)을 형성한 후 기판(1)의 전체면에 불순물을 이온주입하여 n형 불순물영역인 NLD(6)를 형성한다. 다음에 마스크로서 패턴화포토레지스트를 사용하여 불순물을 이온주입함으로써 소스 및 드레인영역(7), (7')을 형성한다(제11b도).
기판(1)의 전체면에 내부층막인 PSG(포스포실리케이트글래스; 포스페이트글래스)층(8)을 형성한다. PSG층(8)의 소스 및 드레인영역(7), (7')의 바로 위에 위치한 부분에 콘택트 구멍을 패턴화하고, PSG층(8)상에 스퍼터링에 의해 Al막을 형성한 후, Al막을 패턴화하여 Al전극(9)을 형성한다(제11c도).
기판(1)의 전체면에 약 10,000Å두께로 내부층막인 PSG층(11)을 형성하고 관통구멍을 패턴화한다(제11d도).
기판(1)의 PSG층(11)의 표면에 약 5,000Å의 두께로 Al, Ti, Ta 또는 W, 또는 그 화합물 등의 금속재료의 막을 스퍼터링등에 의해 형성함으로써 패터닝에 의해 화소전극(13)을 형성한다(제11e도).
이러한 실리콘 기판을 사용한 액티브매트릭스기판 외에도, 절연기판을 사용한 액티브매트릭스기판의 일례가 제12도에 도시되어 있다.
제12도는 미국 특허 제4,024,626호 공보에 기재되어 있는 액정표시장치용 액티브매트릭스기판의 단면도이다. 동도중, (120), (131), (132), (133), (135) 및 (136)은 각각 절연기판, 게이트전극, 전위고정전극, 화소용량전극, 내부층막 및 화소전극을 나타낸다.
제11a도 내지 제11e도에 도시되어 있는 표시장치에 있어서, 화소전극(13)의 표면은 내부층의 높이의 차에 의해 영향을 받으므로 제11e도에 도시된 바와 같이 평탄화되지 않는다. 게다가, 제11e도로부터 명백한 바와 같이, 이 기판은 각각의 화소전극(13)이 서로 절연되도록 그 사이에 화소전극(13)의 막두께와 동일한 깊이의 홈을 형성할 필요가 있다.
광이 이 화소전극(13)에 부딪치면, 그 표면의 요철에 의해 모든 주위로 산란되므로, 광의 반사율이 매우 낮게 된다. 게다가, 표면의 요철은 액정의 패키징공정의 배향막 러빙단계에서 배향시 오차의 원인이 된다. 그 결과, 액정의 배향시 오차가 야기되고, 콘트라스트의 저하로 인해 표시화질이 열화된다.
게다가, 각각의 화소전극 사이의 홈부에 대응하는 부분이 러빙되지 않으므로, 액정의 배향시 오차의 원인이 됨과 동시에, 화소전극 사이에서 표면요철과 함께 측면전계가 발생하고, 이 전계는 휘선의 원인이 된다. 이 휘선의 발생에 의해, 표시화상의 콘트라스트가 현저하게 열화하므로, 화질이 악화된다.
제12도에 도시된 액티브매트릭스기판에서도, 화소전극(136)은 서로 절연된다. 그러므로, 제11e도에 도시한 바와 동일한 방식으로 홈부를 형성하므로 기판에 상기와 동일한 결함이 발생된다는 사실이 우려된다.
본 발명의 목적은 상기와 같은 문제를 해결한 표시장치 및 그의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 화소전극의 표면의 요철을 평탄화하여 요철로 인한 불규칙적인 반사와, 액정표시장치의 경우 요철로 인한 배향시의 오차도 방지함으로써 고화질의 표시를 얻을 수 있는 표시장치 및 그의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 화소전극의 표면이 평탄하여, 화소전극 사이에 실질적으로 어떠한 높이의 차도 나타나지 않음으로써 광의 반사율을 향상시킨 반사형 표시장치 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성할 수 있는, 본 발명에 의한 표시장치 및 그의 제조방법은 이하의 구성을 지닌다.
본 발명은 두 측면의 표시장치를 포함한다.
본 발명에 의한 표시장치의 제 1측면에서는, 기판과, 상기 기판상에 설치된 복수의 도전성부재를 구비하고, 상기 도전성부재가 각각 실질적으로 평탄한 표면을 지니고 화소로 구성된 표시장치에 있어서, 절연부재의 실질적으로 평탄한 표면이 상기 도전성부재의 실질적으로 평탄한 표면과 평행하도록 대응하는 상기 도전성부재의 양단부에 실질적으로 평탄한 표면을 지닌 상기 절연부재를 설치한 것을 특징으로 하는 표시장치가 얻어진다.
본 발명에 의한 표시장치의 제 2측면에서는, 화소전극마다 절환트랜지스터를 설치한 액티브매트릭스기판과, 상기 액티브매트릭스기판에 대향하는 전극기판과, 이들 기판 사이에 유지된 액정을 구비한 표시장치에 있어서, 상기 화소전극의 모든 표면은 서로 동일한 높이에 있고, 상기 화소전극의 각각의 측벽의 적어도 일부는 절연체와 접촉하고 있는 것을 특징으로 하는 표시장치가 얻어진다.
본 발명은 두 측면의 표시장치의 제조방법을 또한 포함한다.
본 발명에 의한 표시장치의 제조방법의 제 1측면에서는, 기판과, 상기 기판상에 설치된 복수의 도전성부재를 구비하고, 상기 도전성부재가 각각 실질적으로 평탄한 표면을 지니고 화소로 구성된 표시장치의 제조방법에 있어서, 상기 도전성부재를 화학기계적 연마에 의해 평탄화하는 것을 특징으로 하는 표시장치의 제조방법이 얻어진다.
본 발명에 의한 표시장치의 제조방법의 제 2측면에서는, 화소전극마다 절환트랜지스터를 설치한 액티브매트릭스기판과, 상기 액티브매트릭스기판에 대향하는 전극기판과, 이들 기판사이에 유지된 액정을 구비한 표시장치의 제조방법에 있어서 상기 화소전극의 형성공정은 화학기계적 연마에 의한 연마단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법이 얻어진다.
이상의 구성을 지닌 본 발명에 의하면 상기한 목적을 달성할 수 있다.
본 발명에 의하면, 화학기계적 연마(이하, CMP라 약칭)를 잘 이용한 표면연마에 의해 화소전극을 형성한다. 그러므로, 화소전극의 표면을 거울면처럼 평탄하게 형성함과 동시에, 서로 동일한 높이로 형성한다. 또, 절연층을 형성한 다음, 그 절연층상에 화소전극층을 형성하거나, 또는 구멍을 형성한 화소전극층상에 절연층을 형성하여 연마단계를 행함으로써, 화소전극간의 공간을 절연층으로 바람직하게 충전하여 요철을 완전하게 평탄화한다. 그럼으로써, 요철에 의해 야기되는 배향시의 오차 및 불규칙적인 반사를 방지할 수 있으므로 고화질의 화상을 표시하는 것이 좋다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 의한 표시장치 및 그의 제조공정은 상기 구성을 지닌다.
본 발명의 가장 큰 특징은 화소전극을 구성하는 도전성부재의 표면을 CMP에 의해 연마하는 것이다. 이 연마에 의해 화소전극의 각 표면이 거울면처럼 평탄해지므로 화소전극의 모든 면을 동일한 높이로 만들 수 있다.
CMP란 연마제에 함유되어 있는 화학성분에 의한 화학에칭작용과 연마제 본래의 기계적 연마작용을 잘 이용하여 연마를 행하는 방법이다. CMP의 일례로서는, 연마제에 함유되어 있는 화학성분과 피연마샘플의 표면과의 화학반응에 의해 반응 생성물을 형성하고, 연마제와 연마용직물에 의해 상기 반응생성물을 기계적으로 연마하여 제거하는 것을 생각할 수 있다. CMP공정은 이하와 같다. 피연마샘플을 회전가능한 연마용헤드까지 끼운 후, 피연마샘플의 표면을 회전압판(턴테이블)에 대해서 가압하는 것에 의해 연마를 행한다. 패드(연마용 직물)을 상기 회전압판의 표면상에 두드려서 패드에 부착된 슬러리(연마제)에 의해 연마를 진행시켜도 된다. CMP용 장치로서 각종 장치가 시판되고 있다. 본 발명에서는, 이러한 장치를 적절하게 사용해도 된다. CMP용 장치의 예로서, AVANTI 472(IPEC/PLANAR사 제품명), CMP-11스피드팜사 제품명), EPO-113 및 EPO-114(에바라사 제품명), MIRRA(APPLIED MATERIALS사 제품명) 및 6DS-Sp(STRASBAUGH사 제품명) 등이 있다.
또, 슬러리로서는, MSW-1000, XJFW-8048H, XJFW-9087B 및 XJFW-8099(로델사 제품명); SEMI-SPERSE W-A355 및 SEMI-SPERSE FE-10(카보트사 제품명); PLANERLITE-5101, PLANERLITE-RD-93034, PLANERLITE 5102, PLANERLITE-RD-93035, PLANERLITE-5103 및 PLANERLITE-RD-93036(후지미사 제품명); KLEBOSOL-20H12, KLEBOSOL-30H25, KLEBOSOL-30H50, KLEBOSOL-30N12, KLEBOSOL-30N25 및 KLEBOSOL-30N50(STI사 제품명) 등을 이용하면 된다.
연마용 직물로서는, IC-1000, IC-1400, IC-60, IC-53, IC-50, IC-45, IC-40, Suba400, Suba400H, Suba500, Suba600, Suba800, MSH15A, MSH24A, MHC14A, MHC14B, MHC15A, MHC26A, MHN15A, MHN24A, SupremeRN-H, SupremeRN-R, Whitex W-H, Whitex W-S, UR-100, XHGM-1158 및 XHGM-1167(로델사 제품명); SurfinXXX-5, Surfin100, Surfin260S, Surfin000, Surfin194, Surfin191, Surfin192, Surfin2-X, Surfin-018-3, Surfin018-0, Surfin018, Surfin200, Surfin026, Surfin024, Politex, PolitexDG, Politex Supreme 및 Unicorfam(후지미사 제품명); SBL135, SBD1014, 6ZPO9, RP3010P5, GQB785, GQ9810, GQ9806, GQ9813, GQ1070, GQ1110 및 GQ1300(테이징유한회사 제품명); 1000, 1000R, 1200, 1200R, 1300, 1400, 2000, 2010, 2020, 4100, 4300, 4400, 4500, 4600, 4800, 4900, 5100 및 5400(NAPCON사 제품명)등을 이용하면 된다.
본 발명은 액정표시장치외에, 전압을 인가하여 거울의 각도를 변화시키는 것에 의해 화상을 표시하는 표시장치에 적용해도 된다.
이하, 실시예에 의해 본 발명을 보다 상세히 설명한다. 하지만, 본 발명은 이들 실시예로 또는 이것에 의해서 제약받지 않는다.
[실시예 1]
본 발명에 의한 일례의 표시장치로서, 반사형 액티브 매트릭스 액정표시장치를 설명한다. 제2h도는 이 액정표시장치를 도시한 대표적인 도면이다. 제2h도를 참조하면, 화소전극을 구성하는 도전성부재(13)의 양단부에는 PSG(포스포실리케이트글래스)부재(11)가 절연부재로서 설치되어 있다. 도전성부재(13)와 절연부재(11)의 표면은 CMP에 의해 연마된다. 이하, 상기 액정표시장치의 제조공정을 제1a도 내지 제1e도 및 제2f도 내지 제2h도를 참조하여 설명한다. 설명의 편의상, 제1a도 내지 제1e도 및 제2f도 내지 제2h도는 대표적으로 중심도면인 화소부를 지닌 표시장치를 도시하고 있다. 하지만, 화소부의 형성단계와 동일한 시점에서 동일한 기판상에, 화소부의 절환트랜지스터를 구동하는 시프트레지스터 등의 주변구동회로를 형성해도 된다.
먼저, 불순물농도가 1015cm-3이하인 n형 실리콘반도체기판(1)을 부분적으로 열산화하여 LOCOS(실리콘의 국부산화)산화막(2)을 형성한다. LOCOS산화막(2)을 마스크로서 이용하여 1회분에 약 1012cm-2로 붕소를 이온주입하는 것에 의해 불순물 농도가 약 1016cm-3인 P형 불순물영역이 되는 PWL(3)을 형성한다. 이 기판을 다시 열산화하여 산화막두께가 1000Å이하인 게이트산화막(4)을 형성한다(제1a도).
약 1020cm-3의 농도로 인을 도핑한 n형 폴리실리콘으로 이루어진 게이트전극 (5)을 형성한 후, 기판(1)의 전체면에, 1회분에 1012cm-2로 인을 이온주입하여, 불순물농도가 약 1016cm-3인 n형 불순물영역이 되는 LD(6)를 형성한다. 다음에, 마스크로서 패턴화포토레지스트를 이용하여 1회분에 약 1015cm-2로 인을 이온주입하여 불순물농도가 약 1019cm-3인 소스 및 드레인영역(7) 및 (7')을 형성한다(제1b도).
기판(1)의 전체면상에 내부층막인 PSG층(8)을 형성한다. 이 PSG층(8)은 NSG(비도핑실리케이트글래스)/BPSG(붕소-인-실리케이트글래스) 또는 TEOS(테트라에톡시실란)층으로 대신해도 좋다. PSG층(8)의 소스 및 드레인영역(7), (7')의 바로위에 위치한 부분에 콘택트구멍을 패턴화하고, PSG층(8)상에 스퍼터링에 의해 Al막을 형성한 후, Al막을 패턴화하여 Al전극(9)을 형성한다(제1c도). Al전극(9)과 소스 및 드레인전극(7), (7')과의 오믹콘택트특성을 향상시키기 위해서는, Al전극(9)과 소스 및 드레인전극(7), (7')사이에 Ti/TiN 등의 배리어금속을 형성하는 것이 바람직하다.
기판(1)의 전체면에 약 3,000Å두께의 플라즈마SiN막(10)을 형성한 다음, 그 위에 약 10,000Å두께의 PSG층(11)을 형성한다(제1d도).
화소가 서로 분리된 영역만을 남기도록 드라이에칭을 위한 스토퍼층으로서 플라즈마SiN막(10)을 이용하여 PSG층(11)을 패턴화한다. 그 다음에, 드레인영역 (7')과 각각 접촉하고 있는 Al전극(9)의 바로위에 드라이에칭에 의해 관통구멍(12)을 패턴화한다(제1e도).
스퍼터링 또는 EB(전자빔)증착에 의해 기판(1)에 10,000Å이상의 두께의 화소전극(13)용 막을 형성한다(제2f도). 화소전극(13)용막으로서는, Al, Ti, Ta 또는 W, 또는 이들 금속의 화합물 등의 금속막을 사용한다.
상기 화소전극(13)용막의 표면을 CMP에 의해 연마한다(제2g도). PSG층(11)의 두께와 화소전극의 막두께가 각각 10,000Å 및 xÅ이면, 연마부분의 깊이는 xÅ미만이 아니라 x+10,000Å미만이다.
보다 구체적으로는, CMP용 장치로서, 에바라회사제의 EPO-114(상품명)와, 연마용 직물로서 로델사제의 SUPREME RN-H(D51)(상품명)와, 슬러리로서 후지미회사제의 PLANERLITE 5102(상품명)를 이용하여 CMP를 행한다.
또, 상기 공정에 의해 형성된 액티브매트릭스기판의 표면에 배향막(15)을 형성한다. 그리고 나서 상기 막의 표면에 러빙처리 등의 배향처리를 실시한다. 이와 같이 처리된 매트릭스기판과 대향기판을 스페이서(도시생략)에 의해 함께 고정시킨 후, 기판사이의 공간에 액정(14)을 충전하여 액정표시장치를 얻는다(제2h도). 본 실시예에서는, 컬러필터(21), 블랙매트릭스(22), ITO등으로 형성된 공통전극(23), 및 배향막(15)을 투명기판(20)상에 배열하여 대향기판을 구성한다.
이하, 본 실시예에 의한 반사형 액정표시장치의 구동방법을 설명한다.
기판(1)상의 칩베이스상에 형성된 시프트레지스트 등의 주변회로에 의해 소스영역(7)에 신호전위를 인가함과 동시에, 게이트전극(5)에 게이트전위를 인가하여 화소의 트랜지스터를 온상태로 절환함으로써 드레인영역(7')에 신호전하를 공급한다. 상기 신호전하를 p-n접속의 공핍층용량에 저장하여 Al전극(9)에 의해 화소전극 (13)에 전위를 부여한다. 화소전극(13)의 전위가 희망하는 전위에 도달할 때, 게이트전극(5)에 인가된 전위를 차단하여 화소의 절환트랜지스터를 오프상태로 한다. 신호전하를 상기 p-n접속용량에 저장하므로, 화소의 절환트랜지스터가 다음에 구동될 때까지 화소전극(13)의 전위는 고정된다. 제2h도에서 설명한 바와 같이, 기판(1)과 대향기판(20)사이의 공간에 밀봉된 액정(14)을 화소전극(13)의 고정된 전위에 의해 구동한다.
본 실시예에 의한 액티브매트릭스기판은, 제2h도로부터 명백한 바와 같이, 화소전극(13)의 표면이 평탄하고, 서로 인접한 화소전극사이의 공간에는 절연층이 충전되어 있다. 그러므로, 그 위에 형성된 배향막(15)의 표면 역시 평탄하게 된다. 따라서, 입사광의 산란에 의한 광의 이용효율의 저감, 러빙시오차에 의한 콘트라스트의 저하 및 이제까지 요철에 의해 야기되었던, 화소전극간의 높이차에 의해 발생되는 측면전계에 의한 휘선의 발생등이 방지되므로 표시화상의 품질이 향상된다.
[실시예 2]
실시예 1과 다른 액티브매트릭스기판을 구비한 액정표시장치를 설명한다. 제3a도 내지 제3d도와 일치하여 액티브매트릭스기판의 제조공정을 설명한다.
먼저, 실시예 1과 동일한 방법으로 n형 반도체기판(1)상에, LOCOS산화막(2), PWL(3), 게이트산화막(4)을 형성한다(제3a도).
마스크로서 패턴화포토레지스트를 이용하여 1회분에 약 1015cm-2로 이온주입법에 의해 인을 주입함으로써, 불순물농도가 약 1019cm-13인 소스 및 드레인영역(7), (7')과,각각 화소용량을 형성하는 n형 불순물영역(31)을 형성한다. 그 다음에, n형 폴리실리콘으로 이루어진 게이트전극(5)과 각각 화소전극을 형성하는 화소용량전극 (30)을 형성한다(제3b도).
기판(1)상에 PSG층(8)을 형성하고, 소스 및 드레인영역(7), (7')과, 화소용량전극(30)위에 위치한 부분의 PSG층(8)에 콘택트구멍을 형성하고, PSG층(8)에 스퍼터링에 의해 Al막을 형성한 후, Al막을 패턴화하여 Al전극(9)을 형성한다. 드레인(7')에 접속된 Al전극(9)의 각각은 화소용량전극(30)을 드레인(7')에 전기적으로 접속한다(제3c도).
그 다음에, 실시예 1과 동일한 공정을 행하여 액티브매트릭스기판을 형성한다(제3d도). 화소전극(13)의 각각은 드레인(7')에 전기적으로 접속된다.
본 실시예에서는, 게이트산화막(4), 화소용량전극(30) 및 불순물농도가 약 1019cm-3인 n형 불순물영역(31)으로부터 각 화소용량을 형성하고 있다. 게이트산화막 (4)은 n형 불순물영역(31)으로부터 화소용량전극(30)을 절연시키므로, 누설전류가 적은 용량이 형성된다. 상기한 바와 같이, 화소용량의 누설전류는 최소가 되므로, 화소전극(13)의 전위의 변동이 방지되어 콘트라스트 및 화상품질이 우수한 반사형 액정표시장치가 실현된다. 게다가, 화소용량전극(30)이 화소내의 레벨차를 감소시키므로, CMP에 의한 평탄화가 용이해진다.
[실시예 3]
본 실시예에서는 제4a도 내지 제4c도와 일치하여 실시예 1 및 2와는 다른 반사형 액정표시장치용 액티브매트릭스기판의 제조공정을 설명한다.
실시예 1과 동일한 방식으로 기판(1)에 게이트전극(5), PSG층(8), Al전극(9)을 형성하고(제3a도), 그 위에 플라즈마SiN막(10)을 형성한다. 그 다음에, 스퍼터링에 의해 두께 10,000Å이상의 화소전극(13)을 형성한다(제4a도).
그 후, 기판(1)의 전체면에 화소전극(13)의 두께이상의 두께로 PSG층(11)을 형성한다(제4b도).
실시예 1과 동일한 방식으로 CMP에 의해 기판(1)표면을 연마하는 것에 의해 표면을 평탄화한다. 화소전극의 막두께와 PSG층(11)의 두께를 각각 xÅ 및 yÅ이라고 하면, CMP에 의한 연마부분의 깊이는 yÅ미만이 아니라 x+yÅ미만이 된다. 그 위에 배향막(15)을 더 형성한다(제4c도).
본 실시예에서는, 화소전극(13)의 패터닝 및 형성후, 전극사이의 공간을 PSG(11)로 충전하고 있다. 그 다음에, CMP에 의해 화소전극(13)을 노광하여 평탄화하고, 그 표면을 거울면과 같이 마무리함과 동시에 전기적으로 절연하여 서로 분리한다. CMP에 의한 PSG(11) 및 화소전극(13)의 연마속도가 서로 다르므로 CMP의 최종점을 용이하게 검출할 수 있는 것에 의해, CMP공정이 안정화되고 생산량이 증가한다.
[실시예 4]
제5도에는 본 실시예에 의한 액티브매트릭스기판의 단면이 도시되어 있다. 본 실시예에 의하면 실시예 1에 의한 액티브매트릭스기판상에 보호막(40)을 설치한다. 배향막(15)에 필적하는 보호막(40)을 선택함으로써 배향막(15)의 배향을 최적화하여 액정의 배향특성을 향상시키고, 고화질의 표시를 실현하는 것이 가능하다. 게다가, 보호막(40)이 화소전극(13)을 보호하므로, 화소전극(13)이 스크래치되는 것도 방지할 수 있다. 본 실시예에 의한 보호막(40)를 실시예 1, 2 및 3에 적용할 수 있음은 말할 것도 없다.
[실시예 5]
본 실시예에서는, 제6a도 내지 제6e도, 제7e도 및 제7g도와 일치하여 투과형 액정표시장치에 사용된 액티브매트릭스기판의 제조공정을 설명한다.
석영기판 등의 투명기판(50)상에 폴리실리콘 또는 비정질실리콘에 의해 높이가 약 2,000Å인 섬형상반도체영역(51)을 형성한다(제6a도).
투명기판(50)의 표면에 1,000Å이하의 두께로 폴리실리콘 또는 비정질실리콘막을 형성하고, 1회분에 약 1012cm-2로 BF2를 이온주입한 후, 상기 막을 패턴화하여 TFT(박막트랜지스터)(52)를 형성한다(제6b도).
열산화에 의해 두께 300Å이상의 게이트산화막(4)을 형성하여 폴리실리콘으로 이루어진 게이트전극(5)을 형성한다. 이온주입에 의해 NLD영역(6)과, 소스 및 드레인영역(7), (7')을 형성한다(제6c도).
내부층막인 PSG층(8)을 형성한 후, 내부에 콘택트구멍을 형성하고, PSG층(8)상에 Al막을 형성한 후 패턴화하여 Al전극(9)을 형성한다(제6d도).
내부층막인 PSG층(53)과 TFT용 차광층(54)을 순서대로 형성한다(제6e도). 차광층(54)으로서는, 다음의 열처리시 스파이크의 발생이 없고 차광특성이 양호한, Ti, Ta, W등의 막을 약 2,000Å의 두께로 형성한다. 차광층(54)을 제7f도의 그의 패터닝후에도 전기적으로 접속하고, 주변회로에 접속하는 것에 의해 소정의 전위로 고정함으로써, 화소전극(13)을 지닌 화소용량을 형성한다.
그 다음에, 실시예 1과 동일한 공정을 행하여 플라즈마SiN막(10) 및 PSG층(11)을 형성하고, PSG층(11)을 패턴화한 후 상기 패턴에 의해 관통구멍을 형성하고, 화소전극(13)용막을 형성한다. ITO 등의 투명재료로부터 화소전극(13)용 재료를 선택함으로써 투과형 액정표시장치를 구성한다. 또는, Al, Ti 또는 Ta, 또는 이들 금속의 화합물 등의 금속재료를 이용하면, 반사형 액정표시장치가 구성된다. 다음에, 실시예 1과 동일한 방식으로 CMP에 의해 표면연마를 행하여 화소전극 (13)을 평탄화함과 동시에, PSG층(11)을 노광함으로써 각각의 화소전극(13)을 전기적으로 절연하여 서로 분리시킨다(제7g도).
본 실시예에, 실시예 3의 CMP에 의한 평탄화공정과, 실시예 4에서의 보호막 (40)을 적용해도 좋다.
[실시예 6]
제8a도 내지 제8d도, 제9e도 내지 제9h도 및 제10i도 내지 제10k도에는, 본 실시예에 의한 액정표시장치에 적용된 액티브매트릭스기판의 제조공정이 도시되어 있다.
n형 반도체기판(1)의 양측에 LOCOS산화막(2)을 형성하고, LOCOS산화막(2)의 화소부에 대응하는 부분에 두께 4,000Å이하의 Lp(저압)-SiN막(60)을 형성한 후 PWL(3)을 형성한다(제8a도).
실시예 1과 동일한 공정에 의해 반도체기판상 및 내부에 주변회로를 형성하고, 실시예 5의 TFT형성공정과 동일한 공정에 의해 Lp-SiN막(60)에 화소부의 절환트랜지스터를 형성한다(제8b도).
PSG층(8)을 형성하여 Al전극(9)을 형성한다(제8c도).
그 다음에 PSG층(53)과 차광층(54)을 형성한다(제8d도).
화소부에서 각각의 TFT의 바로 위에만 남도록 차광층(54)을 패턴화한다(제9e도).
약 3,000Å의 두께로 플라즈마SiN막(10)을 형성하고(제9f도), 주변회로상의 PSG층(11)의 높이가 차광층(54)보다 크도록 10,000Å이상의 두께로 PSG층(11)을 형성한다(제9g도). PSG층(11)을 패턴화하고, 기판(1)의 배측상의 LOCOS산화층(2)을 패턴화하여 화소부의 바로 아래의 LOCOS산화막(2)을 제거한다(제9h도). PSG층(11)의 두께보다도 큰 두께로 화소전극(13)용막을 형성한다(제10i도). 실시예 5와 동일한 방식으로 화소전극(13)용 재료를 선택하면, 본 실시예에 의한 액정표시장치가 반사형으로서나 또는 투과형으로서 구성될 것이다.
실시예 1과 동일한 방식으로 CMP에 의해 표면연마를 행하여 화소전극(13)을 평탄화함과 동시에, 각각의 화소전극(13)을 전기적으로 절연하여 서로 분리한다 (제10j도). 화소전극의 막두께와 PSG층(11)의 두께를 각각 xÅ 및 yÅ이라고 하면, CMP에 의한 연마부분의 깊이는 xÅ미만이 아니라 x+yÅ미만이 된다.
본 실시예를 투과형에 적용하는 경우에는, 액정을 패키지하고, 셀을 제작한 다음, TMAH(테트라메틸암모늄히드록시드) 또는 KOH용액 등의 Si의 알칼리에칭용액에 의해, 화소아래의 일부분에서 기판(1)을 에칭하여 하부를 도려낸 부분(61)을 형성한다(제10k도). 표시장치를 반사형으로 구성할 때는 이 과정이 필요없다.
본 실시예에서는, 단결정Si에 의해 주변회로를 형성함으로써 고속구동을 실행할 수 있다. 반면, 화소부의 절환트랜지스터는 막상에 투과형으로서 구성된다. 그러므로, 대각선의 0.6인치마다 적어도 300,000화소에 의해 증명된 바와 같이 고성명 및 고화질의 투과형 액정표시장치가 실제로 얻어진다. 상기한 바와 같이, 화소전극(13)용 재료를 적절하게 선택하는 것에 의해서 반사형 액정표시장치가 구성될 수 있으므로 그 비용이 저감된다.
본 발명에 의하면, 상기와 같이, 화소전극의 표면이 평탄하여, 화소전극간의 높이의 차가 없는 표시장치를 구성할 수 있다. 반사형 표시장치의 경우는, 광의 반사율과 콘트라스트가 높으므로, 고품질의 화상을 표시할 수 있다. 또, 표시장치를 액정표시장치로서 구성한 경우에는 배향막의 배향특성이 향상되고, 게다가, 각각의 화소전극간에 측면전계가 발생되지 않으므로, 화질을 저하시키는 휘선의 발생이 방지됨으로써 화질의 악화가 방지된다.
본원 발명은 절연부제로서 PSG(포스포실리케이트글래스)만을 예로 들고 있으나, 절연부재는 실제로 SiO2와 SiN으로 이루어져도 된다. 따라서, 실리콘원자를 함유하는 절연부재를 구비한 구성에 의하면, 액티브매트릭스기판과 표시장치가 실리콘을 사용한 반도체재료의 공정에 의해 저비용으로 용이하게 제조될 수 있고, 또한 안정한 성능을 가질 수 있다.
이상 본 발명은 현재 바람직한 실시예로 간주되는 것에 대해서 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않음을 이해해야 한다. 이에 대해서도, 본 발명은 첨부된 특허청구범위의 정신과 범위내에 포함되는 각종 변형 및 등가의 구성도 포함하고자 한다. 이하의 특허청구의 범위는 이러한 모든 변형과 등가의 구성 및 기능을 포함하기 위해 가장 광범위한 해석과 일치되어야 한다.

Claims (22)

  1. 기판과, 실리콘층을 각각 포함하고 또한 상기 기판위에 형성된 복수의 절환소자와, 복수의 화소로 이루어지고 상기 기판위에 각각 형성되고 실질적으로 평탄한 면을 가지고 상기 절환소자에 접속된 도전성부재를 포함한 액티브매트릭스 기판과, 대향기판과, 상기 매트릭스기판과 상기 대향기판 사이에 배치된 액정을 구비한 액티브매트릭스장로 이루어진 표시장치에 있어서, 상기 액티브 매트릭스기판은, 도전성부재의 대략 평탄한 면과 나란하도록 해당 도전성부재의 단부에 형성됨과 동시에 실리콘 원자를 함유하는 절연부재를 부가하여 포함하고, 상기 대향기판은 절연부재에 대향하여 배치된 차광부재가 형성되어 있고, 상기 액티브 매트릭스기판의 도전성 부재는, 절연층을 개재해서 절환소자의 상부에 위치하고 인접한 투명절연부재사이에 나란히 배치되고 광반사면을 가지고 또한 콘택트홀을 개재하여 스위칭 부재와 전기적으로 접속되어있고, 절연부재는 무기재료로 형성되는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 도전성부재의 상기 단부와 나란히 있는 상기 절연부재의 표면은 실질적으로 평탄한 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서, 상기 도전성부재 및 절연부재의 상기 평탄한 면은 화학기계적연마에 의해 평탄화되는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서, 상기 도전성부재의 평탄한 면은 반사면으로 이루어진 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서, 상기 절연층은 상기 절연부재와 상기 절환소자사이에 위치한 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 절연부재는 포스포실리케이트글래스로 이루어진 것을 특징으로 하는 표시장치.
  7. 제5항에 있어서, 상기 절연층은, 상기 절연부재가 패턴화에 의해 형성될 때, 에칭스토퍼로서 기능하는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, 상기 절연층은 실리콘니트라이드로 이루어진 것을 특징으로 하는 표시장치.
  9. 제1항에 있어서, 상기 도전성부재는 금속 또는 금속화합물로 이루어진 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서, 상기 도전성부재는 Al, Ti, Ta, W 및 인듐주석옥사이드로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 표시장치.
  11. 제9항에 있어서, 상기 도전성부재는 10000Å이상의 두께가 얻어지도록 형성된 것을 특징으로 하는 표시장치.
  12. 제1항에 있어서, 상기 기판을 반도체기판으로 이루어진 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 반도체기판은 단결정실리콘기판이 것을 특징으로 하는 표시장치.
  14. 제1항에 있어서, 상기 기판은 투명기판으로 이루어진 것을 특징으로 하는 표시장치.
  15. 제14항에 있어서, 상기 투명기판은 석영기판으로 이루어진 것을 특징으로 하는 표시장치.
  16. 제1항에 있어서, 상기 절환소자느 트랜지스터로 이루어진 것을 특징으로 하는 표시장치.
  17. 제16항에 있어서, 상기 트랜지스터는 단결정실리콘을 사용하여 형성된 것을 특징으로 하는 표시장치.
  18. 제16항에 있어서, 상기 트랜지스터는 다결정실리콘을 사용하여 형성된 것을 특징으로 하는 표시장치.
  19. 제13항에 있어서, 화소용량전극과 불순물영역사이에 산화막이 존재하도록 형성된 화소용량전극과 상기 단결정실리콘기판에 형성된 불순물영역 사이에 형성된 화소용량을 부가하여 구비하는 것을 특징으로 하는 표시장치.
  20. 제14항에 있어서, 차광층과 상기 절환소자사이에 절연층이 존재하도록 형성된 상기 절환소자상에 위치한 차광층을 부가하여 구비하는 것을 특징으로 하는 표시장치.
  21. 제20항에 있어서, 상기 차광층은 Ti, Ta 및 W로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 표시장치.
  22. 제20항에 있어서, 상기 차광층과 상기 도전성부재사이에 형성된 화소용량을 부가하여 구비하는 것을 특징으로 하는 표시장치.
KR1019960025708A 1995-06-30 1996-06-29 표시장치 KR100270129B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-186473 1995-06-30
JP18647395 1995-06-30
JP17871196A JP3108861B2 (ja) 1995-06-30 1996-06-20 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP96-178711 1996-06-20

Publications (1)

Publication Number Publication Date
KR100270129B1 true KR100270129B1 (ko) 2000-10-16

Family

ID=26498801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025708A KR100270129B1 (ko) 1995-06-30 1996-06-29 표시장치

Country Status (6)

Country Link
US (1) US5933204A (ko)
EP (2) EP0751417B1 (ko)
JP (1) JP3108861B2 (ko)
KR (1) KR100270129B1 (ko)
DE (1) DE69623397D1 (ko)
TW (1) TW317002B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743723B2 (en) 1995-09-14 2004-06-01 Canon Kabushiki Kaisha Method for fabricating semiconductor device
JP3382467B2 (ja) * 1995-09-14 2003-03-04 キヤノン株式会社 アクティブマトリクス基板の製造方法
US6162654A (en) * 1995-11-29 2000-12-19 Sanyo Electric Co., Ltd. Display and method of producing the display
JP4204649B2 (ja) 1996-02-05 2009-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
JP3188411B2 (ja) * 1996-10-18 2001-07-16 キヤノン株式会社 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
WO1998018044A1 (fr) 1996-10-22 1998-04-30 Seiko Epson Corporation Panneau a cristaux liquides a matrice active
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JP3742485B2 (ja) 1997-04-24 2006-02-01 株式会社半導体エネルギー研究所 液晶パネル
JPH10301112A (ja) 1997-04-24 1998-11-13 Sanyo Electric Co Ltd 反射型液晶表示装置
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9719019D0 (en) * 1997-09-08 1997-11-12 Central Research Lab Ltd An optical modulator and integrated circuit therefor
JP3897873B2 (ja) * 1997-09-11 2007-03-28 株式会社半導体エネルギー研究所 液晶表示装置の駆動回路
JP3398025B2 (ja) 1997-10-01 2003-04-21 三洋電機株式会社 液晶表示装置
JPH11109391A (ja) 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
US6512566B1 (en) 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JP3445121B2 (ja) 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
JP3249079B2 (ja) * 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
JPH11125834A (ja) 1997-10-24 1999-05-11 Canon Inc マトリクス基板及び液晶表示装置と投写型液晶表示装置
US6332835B1 (en) 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP2918875B1 (ja) 1998-03-02 1999-07-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射型液晶素子、製造方法およびプロジェクション表示装置
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
KR20050061610A (ko) * 1999-06-11 2005-06-22 마쯔시다덴기산교 가부시키가이샤 액정표시장치
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4643786B2 (ja) * 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
WO2001095619A2 (en) * 2000-06-08 2001-12-13 Digital Reflecton, Inc. Active matrix silicon substrate for lcos microdisplay
JP4896318B2 (ja) 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4001066B2 (ja) 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
JP4097521B2 (ja) 2002-12-27 2008-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US7061570B2 (en) 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
CN100460942C (zh) * 2004-06-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 硅上液晶器件及其制造方法
JP4606403B2 (ja) * 2006-11-29 2011-01-05 三菱電機株式会社 液晶表示装置の製造方法
KR101447995B1 (ko) * 2008-01-02 2014-10-08 삼성디스플레이 주식회사 표시 장치
FR2974233B1 (fr) * 2011-04-14 2014-01-10 Commissariat Energie Atomique Procédé de fabrication pour la microélectronique
CN107077802B (zh) 2014-04-04 2019-11-08 康宁股份有限公司 用于改善粘附的玻璃表面处理
AT516147B1 (de) * 2014-12-09 2016-03-15 Voestalpine Krems Gmbh Verfahren zur Herstellung eines dickenprofilierten Metallbands

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
JPH04115226A (ja) * 1990-09-05 1992-04-16 Seiko Epson Corp 液晶表示装置
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JPH05303096A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 液晶表示器の製造方法
US5209816A (en) * 1992-06-04 1993-05-11 Micron Technology, Inc. Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5537234A (en) * 1993-01-19 1996-07-16 Hughes Aircraft Company Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5597223A (en) * 1993-12-27 1997-01-28 Kabushiki Kaisha Toshiba Display apparatus

Also Published As

Publication number Publication date
EP0751417B1 (en) 2002-09-04
JPH0973103A (ja) 1997-03-18
DE69623397D1 (de) 2002-10-10
JP3108861B2 (ja) 2000-11-13
EP1148374A3 (en) 2001-11-07
EP1148374A2 (en) 2001-10-24
US5933204A (en) 1999-08-03
TW317002B (ko) 1997-10-01
EP0751417A1 (en) 1997-01-02

Similar Documents

Publication Publication Date Title
KR100270129B1 (ko) 표시장치
JP2864464B2 (ja) 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US7700389B2 (en) Method of improving the flatness of a microdisplay surface and method of manufacturing liquid crystal on silicon (LCOS) display panel the same
KR100536076B1 (ko) 표시장치
US6501096B1 (en) Display and fabricating method thereof
US7075594B2 (en) Liquid crystal display device with side light shielding layers and method for producing the same
JP3382467B2 (ja) アクティブマトリクス基板の製造方法
KR100725845B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4105261B2 (ja) 電子機器の作製方法
KR20030078646A (ko) 평탄화막을 갖는 기판, 표시장치용 기판 및 이들 기판의제조방법
JP3934201B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP4738602B2 (ja) 基板の作製方法及び表示装置の作製方法
JP3494895B2 (ja) 基板形成方法
JP3960353B2 (ja) 液晶表示装置
US7399699B2 (en) On-die reflectance arrangements
EP1152886B1 (en) Planar reflective light valve backplane and method for manufacturing the same
JPH07230103A (ja) 液晶表示装置及びその製造方法
JP3918867B2 (ja) 液晶表示装置
JP2004134668A (ja) 素子基板およびこれを用いた表示装置
KR20020091705A (ko) 박막 트랜지스터 액정표시소자의 제조방법
WO2005036244A1 (ja) 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee