JP2004134668A

JP2004134668A - 素子基板およびこれを用いた表示装置

Info

Publication number: JP2004134668A
Application number: JP2002299420A
Authority: JP
Inventors: Yoshinori Higami; 樋上　佳則
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-04-30

Abstract

【課題】薄膜トランジスタ（ＴＦＴ）の膜厚を薄くした場合でも、良好なコンタクト抵抗を得ることができる素子基板の提供。
【解決手段】素子基板は、絶縁基板１と、絶縁基板１上に形成されたＴＦＴと、ＴＦＴ上に形成された絶縁膜５，７と、絶縁膜５，７に設けられたコンタクトホール８ａを介してＴＦＴと電気的に接続された導電層９ａとを有する。コンタクトホール８ａは、深さが互いに異なる領域Ａ，Ｂと領域Ｃとを有する。
【選択図】　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、「ＴＦＴ」とも称する。）を有する素子基板およびこれを用いた表示装置に関する。本発明の表示装置は、液晶表示装置、有機または無機ＥＬ（エレクトロルミネッセント）表示装置、プラズマ表示装置、エレクトロクロミック表示装置、真空蛍光表示（ＶＦＤ）装置、電子ペーパーなどの各種表示装置に適用することができる。
【０００２】
【従来の技術】
アクティブマトリックス型液晶表示装置は、画素表示を行う表示単位となる複数の画素がマトリックス状に配置されたアクティブマトリックス基板と、アクティブマトリックス基板に対向して配置された対向基板と、これらに挟まれた液晶層とを有する。液晶プロジェクション用途に使用されるアクティブマトリックス型液晶表示装置では、各画素に強力な光を入射させて、各スイッチング素子のオン・オフにより画素を透過する光を画像情報に応じて制御し、透過した光をレンズなどの光学素子を介してスクリーン上などに拡大投射している。その際、ＴＦＴなどのスイッチング素子の活性層をポリシリコンにより形成すると、光源からの直接入射光だけでなく、レンズなどの光学系からの反射光によっても、活性層に光励起が発生する。光励起により光リーク電流が発生すると、横筋やフリッカなどの表示上の問題が生じる。
【０００３】
一般に、光リーク電流の低減対策として、ＴＦＴの上下方向に遮光膜を設けることが提案されてきた（特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−６６５８７号公報
【０００５】
特許文献１に記載の液晶表示装置では、下部遮光膜とデータ線とが略等しい幅で形成されている。これにより、光学系からの反射光がＴＦＴへ入射するのを抑制することができる。図６は、特許文献１に開示された画素構造の断面図である。図６を参照しながら、より具体的に説明する。データ線９の幅が下部遮光膜２よりも大きい場合、データ線９での反射により反射光１６Ｂの入射確率が高くなる。逆に、データ線９の幅が下部遮光膜２よりも小さい場合、ブラックマトリクス１１での反射により反射光１６Ａの入射確率が高くなる。下部遮光膜２とデータ線９とを略等しい幅で形成することにより、ブラックマトリクス１１に入射した反射光１６Ａは、データ線９に阻まれてＴＦＴ４へ到達することがなくなり、光リーク電流を低減することができる。
【０００６】
しかし、データ線９での反射により反射光１６Ｂは、データ線９と下部遮光膜２の間に侵入し、反射を繰り返すことでＴＦＴ４に入射するので、光リーク電流の低減が不十分である。
【０００７】
光リーク電流を低減するためには、上述のような光の入射量を低減することが必要である一方、光が入射した場合でも、リーク電流の総量を低減することが必要である。リーク電流の総量を低減する方法として、ＴＦＴの体積を低減する方法が挙げられる。
【０００８】
ＴＦＴの体積を低減する方法として、トランジスタの薄膜化を行う方法が考えられる。このとき問題となるのが、ＴＦＴと上層の配線や電極とを接続するコンタクトホールを開口する際に生じるＴＦＴの膜減りである。ＴＦＴの膜減りが生じると、コンタクト抵抗が上昇して、表示品位が低下するおそれがある。
【０００９】
コンタクトホール開口の際に用いられるドライエッチング法において、層間絶縁膜に用いられるＳｉＯ_２系膜に対する下地シリコン系膜の選択比を向上させるための取り組みが頻繁に行われてきた。一般に酸化膜エッチングに使用されるＣＦ_４、ＣＨＦ_３などのフロロカーボン系ガスを使用した場合、プラズマ中に生成されるＣＦ_ｘ（ｘ＝０〜３）の内、ｘの数値の大きいＣＦ_３はシリコン系膜に対するエッチングレートが高く、逆にｘの数値の小さいＣＦは、シリコン系膜に対するエッチングレートが低下し、酸化膜に対する選択比が向上する。シリコン系膜に対して高い選択比を有するドライエッチング装置は、例えば特許文献２に開示されている。
【００１０】
【特許文献２】
特開平７−２２３９３号公報
【００１１】
特許文献２には、反応容器内に０℃以下の温度に冷却された低温部を設けることが開示されている。これにより、低温部に対して付着係数の高いＣＦ_３が低温部に付着し、もともと付着係数の高いＣＦ_ｘ（ｘ＝０〜２）の濃度が相対的に上昇する。ＣＦ_ｘ（ｘ＝０〜２）は、シリコン系膜の穴の底では付着量が減少するので、主にＣＦ_ｘ（ｘ＝０〜２）からなり、エッチングを抑制する重合膜が、径の小さい穴の底では形成されない。したがって、シリコン系膜の穴のエッチング速度は低下せず、シリコン系膜に対する選択比が高くなる。
【００１２】
しかしながら、特許文献２に開示された方法では、特別なドライエッチング装置やエッチングガスが必要となるので、適用が容易ではない。
【００１３】
【発明が解決しようとする課題】
本発明は、ＴＦＴの膜厚を薄くした場合でも、良好なコンタクト抵抗を得ることができる素子基板の提供を目的とする。また、光リーク電流が抑制され、明るく高コントラストを有する表示装置の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の素子基板は、絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された絶縁膜と、前記絶縁膜に設けられたコンタクトホールを介して前記薄膜トランジスタと電気的に接続された導電層とを有する素子基板であって、前記コンタクトホールは、深さが互いに異なる領域を有する。
【００１５】
前記薄膜トランジスタは、前記絶縁基板上に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有しており、前記半導体層の少なくとも一部は、段差状に形成された段差領域を有しており、前記コンタクトホールは、前記段差領域を含む領域に形成されていても良い。
【００１６】
前記絶縁基板と前記半導体層との間に遮光層が介在し、前記段差領域は、前記遮光層のパターンエッジ近傍に形成されていても良い。
【００１７】
前記薄膜トランジスタは、前記絶縁基板上に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有しており、前記半導体層の少なくとも一部は、前記絶縁基板に傾斜状に形成された傾斜領域を有しており、前記コンタクトホールは、前記傾斜領域を含む領域に形成されていても良い。
【００１８】
前記導電層は、信号配線または画素電極であっても良い。
【００１９】
本発明の表示装置は、本発明の素子基板と、前記素子基板に対向配置された対向電極と、前記素子基板および対向電極の間に介在する表示媒体層とを有する。「表示媒体層」とは、互いに対向する電極間の電位差により光透過率が変調される層、または互いに対向する電極間を流れる電流により自発光する層である。表示媒体層は、例えば液晶層、無機または有機ＥＬ層、発光ガス層、電気泳動層、エレクトロクロミック層などである。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態を説明する。なお、以下の実施形態では、液晶表示装置を例にして説明するが、本発明の表示装置は、有機または無機ＥＬ（エレクトロルミネッセント）表示装置、プラズマ表示装置、エレクトロクロミック表示装置、真空蛍光表示（ＶＦＤ）装置、電子ペーパーなどの各種表示装置に適用することができる。なお、液晶表示装置は、透過型、反射型、反射透過両用型のいずれの液晶表示装置にも適用することができる。
【００２１】
（実施形態１）
図１は、実施形態１の素子基板を部分的に示す模式的な平面図である。図２は、各製造工程における、図１中のＡ−Ｂ線断面図である。
【００２２】
本実施形態の素子基板は、マトリックス状に配置された複数のＴＦＴを有する素子基板であり、アクティブマトリクス基板である。本実施形態の素子基板は、絶縁基板１と、絶縁基板１上に形成された下部遮光層２と、下部遮光層２を覆う下部絶縁膜３と、下部絶縁膜３上に形成された多結晶シリコン層４とを有する。多結晶シリコン層４の下方に下部遮光層２が形成されることによって、下部遮光層２のパターンエッジ１４の近傍における多結晶シリコン層４が段差状に形成されている。
【００２３】
絶縁基板１上には、多結晶シリコン層４を覆うゲート絶縁膜５が形成され、ゲート絶縁膜５上には、行方向に延びる複数の走査配線６ａと、走査配線６ａに対して略平行に延びる複数の補助容量線６ｂとが形成されている。また、走査配線６ａおよび補助容量線６ｂを覆う第一層間絶縁膜７が形成され、第一層間絶縁膜７上には、列方向に延びる複数の信号配線９ａと引出電極（ドレイン電極）９ｂとが形成されている。
【００２４】
信号配線９ａおよび引出電極９ｂは、第一層間絶縁膜７に設けられたコンタクトホール８ａ，８ｂを介して、多結晶シリコン層４とそれぞれ電気的に接続されている。なお、コンタクトホール８ａ，８ｂの形成領域におけるゲート絶縁膜５も除去されている。
【００２５】
コンタクトホール８ａ，８ｂは、段差状に形成された多結晶シリコン層４の領域（段差領域）を含む領域に形成されている。なお、コンタクトホール８ａ，８ｂの形成領域は、段差領域の全部を含む場合だけでなく、段差領域の一部を含んでいても良い。
【００２６】
多結晶シリコン層４は、信号配線９ａに接続されたソース領域と、引出電極９ｂに接続されたドレイン領域と、ゲート電極により開閉が制御されるチャネル領域と、チャネル領域とソース領域との間およびチャネル領域とドレイン領域との間にそれぞれ介在するＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）領域とを有する。多結晶シリコン層４、ゲート絶縁膜５およびゲート電極からＴＦＴが構成される。なお、ソース領域、ドレイン領域、チャネル領域およびＬＤＤ領域における多結晶シリコン層４を、以下「活性層」ともいう。
【００２７】
基板上には、信号配線９ａおよび引出電極９ｂを覆う第二層間絶縁膜１０が形成されている。第二層間絶縁膜１０上には、列方向における各画素電極間の隙間を遮光する上部遮光層１１と、上部遮光層１１を覆う第三層間絶縁膜１２とが形成されている。第三層間絶縁膜１２上には、マトリックス状に複数の画素電極１３が形成されている。画素電極１３は、第二層間絶縁膜１０および第三層間絶縁膜１２に設けられたコンタクトホール８ｃを介して、引出電極９ｂと電気的に接続されている。これにより、信号配線９ａからの画像信号は、ＴＦＴのゲート電極により制御されて、画素電極１３に入力される。
【００２８】
次に、図２を参照しながら、本実施形態の素子基板の製造工程を説明する。図２（ａ）に示すように、絶縁基板１に、Ｐ（リン）がドーピングされた多結晶Ｓｉ膜（５０ｎｍ）　およびＷＳｉ　（タングステンシリコン）膜（１００ｎｍ）を順次成膜した後、これらの膜をパターニングして下部遮光層２を形成する。
【００２９】
図２（ｂ）に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法により、基板全面にＳｉＯ_２膜からなる下部絶縁膜３を、例えば４００　ｎｍ成膜する。ＣＶＤ法により、基板全面に多結晶Ｓｉ膜（３０ｎｍ）を形成する。下部遮光層２のパターンエッジ１４近傍における多結晶Ｓｉ膜は、下部遮光層２の膜厚分だけ段差状に形成された段差領域を有している。多結晶Ｓｉ膜をフォト／エッチングによりパターニングを行って、多結晶Ｓｉ層４を形成する。のちにコンタクトホール８ａ，８ｂを形成する領域は、下部遮光層２のパターンエッジ１４により生じた段差領域を含むように配置する。この後、しきい値電圧制御のために、不純物イオン注入を行っても良い。
【００３０】
図２（ｃ）に示すように、活性層の上にゲート絶縁膜５を形成する。ゲート絶縁膜５は、ＣＶＤによる堆積、酸化、あるいはその両方等により形成する。続いて、ゲート絶縁膜５上にゲート電極、走査配線６ａおよび補助容量線６ｂを形成する。イオン注入により、薄膜トランジスタのソース領域およびドレイン領域に、レジストをマスクとして不純物を注入する。例えば、リンを３×１０^１５ｃｍ^−２ほど注入する。
【００３１】
図２（ｄ）に示すように、全面に絶縁膜を堆積し、第一層間絶縁膜７を形成する。第一層間絶縁膜７は、ＢＰＳＧ（Ｂｏｒｏｎ　ｄｏｐｅｄ　Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　Ｇｌａｓｓ　）のリフロー法を用いて、表面の平坦化を行う。第一層間絶縁膜７を平坦化する方法として、ＳＯＧ（Ｓｐｉｎ−Ｏｎ　Ｇｌａｓｓ　）法やＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　）法を用いても良い。下部遮光層２により形成された段差領域は、平坦化処理を行うことによって、ＴＦＴ上の第一層間絶縁膜７の膜厚が小さい領域Ａと、概ね下部遮光層２の膜厚分だけ多結晶Ｓｉ膜４の膜厚が他の領域における多結晶Ｓｉ膜４の膜厚よりも大きい領域Ｂと、領域Ａよりも第一層間絶縁膜７の膜厚が大きい領域Ｃとに分類される。
【００３２】
ソース領域およびドレイン領域上の第一層間絶縁膜７に電極取り出し用のコンタクトホール８ａ，８ｂをそれぞれ開口する。これにより、コンタクトホール８ａ，８ｂ内には、深さが互いに異なる領域Ａ，Ｂと領域Ｃとが形成される。
【００３３】
第一層間絶縁膜７の膜厚を６００ｎｍと設定する。このときの膜厚バラツキを±１０％と仮定する。またコンタクトホール８ａ，８ｂを開口するためのドライエッチングにおけるエッチングレートのバラツキを±１０％と仮定する。この場合、コンタクトホールを確実に開口するためには、最大値の膜厚を有する領域の第一層間絶縁膜７を最低値のエッチングレートにてエッチングする場合を想定して、エッチング量を決定する必要がある。具体的には、膜厚が設定値よりも１０％厚い部分を設定値よりも１０％低いエッチングレートにてエッチングする場合を想定して、エッチング量を設定値よりも２０％増加させる。
【００３４】
このエッチング量にて、第一層間絶縁膜７の薄い領域に、コンタクトホール８ａ，８ｂを開口した場合、下地である薄膜トランジスタに生じるオーバーエッチの最大量は、最低値の膜厚を有する領域の第一層間絶縁膜７を最大値のエッチングレートにてエッチングする場合である。具体的には、設定値よりも２０％増加させたオーバーエッチ量の倍のオーバーエッチが生じるので、第一層間絶縁膜７の設定膜厚６００ｎｍの４０％、すなわち２４０ｎｍの層間絶縁膜のオーバーエッチが生じることになる。第一層間絶縁膜７と下地の多結晶Ｓｉ層４とのエッチング選択比を２０とした場合、１２ｎｍの多結晶Ｓｉ層４の膜減りが発生する。多結晶Ｓｉ層４の膜厚が、元々３０ｎｍの場合、膜減り後のＳｉ残膜は１８ｎｍ程度となる。この程度の膜厚では、十分低いコンタクト抵抗を得ることができない。
【００３５】
本実施形態では、標準的な膜厚領域Ａでは、上述と同様の膜減りが生じる。しかし、領域Ｂでは、段差部に多結晶Ｓｉ膜が形成されているので、多結晶Ｓｉ膜の膜厚が設定の３０ｎｍに対して、十分に厚く形成されている。具体的には、下部遮光層２の膜厚（約１５０ｎｍ）　分だけ多結晶Ｓｉ膜が厚く形成されている。したがって、領域Ｂでは、コンタクト抵抗の上昇が生じない。
【００３６】
また、標準的な膜厚より厚い領域Ｃでは、下部遮光層２により生じた段差分だけ第一層間絶縁膜７が厚く形成されている。具体的には、下部遮光層２の膜厚が１５０ｎｍであるので、領域Ｃでは領域Ａよりも第一層間絶縁膜７の膜厚が１５０ｎｍ厚く形成されている。標準的な膜厚領域Ａでは、第一層間絶縁膜７の膜厚換算で２４０ｎｍ相当のオーバーエッチが生じる。しかし、領域Ｃでは、２４０ｎｍ−１５０ｎｍ＝９０ｎｍのオーバーエッチが生じることになる。第一層間絶縁膜７と下地の多結晶Ｓｉ層４とのエッチング選択比を２０とした場合、多結晶Ｓｉの膜減りは４．５ｎｍ程度になる。したがって、多結晶Ｓｉ層４のオーバーエッチによるコンタクト抵抗の上昇を抑えることができる。なお、標準的な膜厚領域Ａにおける第一層間絶縁膜の膜厚が、設定膜厚よりも厚く形成される場合には、標準的な膜厚領域Ａにおいても、オーバーエッチによるコンタクト抵抗の上昇を抑えることができる。
【００３７】
図３は、コンタクトホール開口後における多結晶Ｓｉ残膜の膜厚とコンタクト抵抗との関係を示すグラフである。図３中の横の目盛りは、多結晶Ｓｉ膜の初期膜厚、すなわちコンタクトホール開口前における多結晶Ｓｉ膜の膜厚を示している。図３中の縦の目盛りは、コンタクトホールの底部におけるコンタクトホール径が設定径（２．０μｍ）になるように開口した後、コンタクトホール内にアルミニウム膜を成膜したときのコンタクト抵抗を示している。
【００３８】
図３に示すように、従来法を用いた場合、残膜の減少とともにコンタクト抵抗は急激に上昇する。本発明によれば、同一コンタクトホール内で第一層間絶縁膜７の膜厚が異なっているので、十分な残膜がある場合には、設定通りのコンタクトホール径に開口しても、露出する多結晶Ｓｉ層４の面積が従来法の場合よりも小さい。したがって、コンタクト抵抗は、従来法の場合よりも高くなる。しかし、多結晶Ｓｉ層４を薄膜化し、コンタクトホール開口後の残膜が低下した場合でも、コンタクト抵抗の上昇は抑制され、十分低いコンタクト抵抗を得ることが可能になる。
【００３９】
コンタクトホール８ａ，８ｂを開口した後、図２（ｅ）に示すように、Ａｌ等の金属材料からなる信号配線９ａおよび引出電極９ｂを形成する。基板全面に窒化膜および酸化膜を堆積させて、パッシベーション膜（第二層間絶縁膜）１０を形成し、水素化処理を行う。Ｔｉなどの金属材料からなる上部遮光層１１を形成し、さらに上部遮光層１１を覆う第三層間絶縁膜１２を形成する。
【００４０】
パッシベーション膜１０および第三層間絶縁膜１２にコンタクトホール８ｃを形成した後、ＩＴＯ等の透明導電膜により画素電極１３を形成する。これにより、画素電極１３は、コンタクトホール８ｃを介して、引出電極９ｂと電気的に接続される。
【００４１】
以降、公知の方法により、画素電極１３が形成された面に配向膜を塗布した後、ラビング処理を行う。さらに必要な工程を経て、アクティブマトリックス基板が製造される。
【００４２】
上記工程を経て製造されたアクティブマトリックス基板は、対向基板と適当な間隔をあけて貼り合わせられる。両基板間に液晶材料を注入して液晶層を形成し、さらに液晶層を封止する工程、両基板の外側に偏光板を貼り合わせる工程など必要な工程をさらに行うことによって、所望のアクティブマトリックス型の液晶表示装置が製造される。
【００４３】
本実施形態では、下部遮光層２により多結晶Ｓｉ層４が段差状に形成されているが、絶縁基板１や下部絶縁膜３を予め段差状に形成することにより、その上に形成される多結晶Ｓｉ層４を段差状に形成しても良い。
【００４４】
また本実施形態では、薄膜トランジスタと画素電極１３とを引出電極９ｂを介して接続しているが、引出電極９ｂよりもさらに上層にある画素電極１３と薄膜トランジスタとを直接接続しても良い。この場合、層間絶縁膜７，１０，１２の総膜厚がさらに厚くなるので、膜厚バラツキなども増加する。しかし、本発明によれば、オーバーエッチによるコンタクト抵抗の上昇を抑えることができるので、層間絶縁膜の膜厚が厚くなるほど、本発明の効果がさらに顕著になる。
【００４５】
（実施形態２）
図４は、実施形態２の素子基板を部分的に示す模式的な平面図である。図５は、各製造工程における、図４中のＣ−Ｄ線断面図である。図４および図５においては、実施形態１の素子基板と実質的に同じ機能を有する構成要素を共通の参照符号で示し、その説明を省略する。
【００４６】
本実施形態の素子基板は、下部遮光層２がない点、多結晶Ｓｉ層４の少なくとも一部が絶縁基板１に傾斜状に形成された傾斜領域１５を有している点で、実施形態１の素子基板と異なる。
【００４７】
コンタクトホール８ａ，８ｂは、傾斜状に形成された多結晶シリコン層４の領域（傾斜領域１５）を含む領域に形成されている。なお、コンタクトホール８ａ，８ｂの形成領域は、傾斜領域１５の全部を含む場合だけでなく、傾斜領域１５の一部を含んでいても良い。
【００４８】
次に、図５を参照しながら、本実施形態の素子基板の製造工程を説明する。後にコンタクトホール８ａ，８ｂを形成する領域が傾斜領域１５を含むように、絶縁基板１上にレジストを塗布し、パターニングを行う。図５（ａ）に示すように、ＨＦ等を用いたウエットエッチングによって、等方性エッチングを行い、絶縁基板１に傾斜領域１５を形成する。傾斜の深さは、例えば１５０ｎｍ程度とする。
【００４９】
図５（ｂ）　に示すように、ＣＶＤ法により、基板全面に多結晶Ｓｉ膜（３０ｎｍ）を形成した後、多結晶Ｓｉ膜をフォト／エッチングによりパターニングを行って、多結晶Ｓｉ層４を形成する。のちにコンタクトホール８ａ，８ｂを形成する領域は、予め形成した傾斜領域１４を含むように配置する。この後、しきい値電圧制御のために、不純物イオン注入を行っても良い。
【００５０】
図５（ｃ）　に示すように、活性層の上にゲート絶縁膜５を形成する。ゲート絶縁膜５は、ＣＶＤによる堆積、酸化、あるいはその両方等により形成する。続いて、ゲート絶縁膜５上にゲート電極、走査配線６ａおよび補助容量線６ｂを形成する。イオン注入により、薄膜トランジスタのソース領域およびドレイン領域に、レジストをマスクとして不純物を注入する。例えば、リンを３×１０^１５ｃｍ^−２ほど注入する。
【００５１】
図５（ｄ）に示すように、全面に絶縁膜を堆積し、第一層間絶縁膜７を形成する。第一層間絶縁膜７は、ＢＰＳＧのリフロー法を用いて、表面の平坦化を行う。傾斜領域１５は、平坦化処理を行うことによって、ＴＦＴ上の第一層間絶縁膜７の平均膜厚が小さい領域Ｄと、平均膜厚が大きい領域Ｅとに分類される。すなわち、コンタクトホール８ａ，８ｂの形成領域内において異なる膜厚の層間絶縁膜を形成することができる。
【００５２】
ソース領域およびドレイン領域上の第一層間絶縁膜７に電極取り出し用のコンタクトホール８ａ，８ｂを開口する。これにより、コンタクトホール８ａ，８ｂ内には、深さが互いに異なる領域Ｄと領域Ｅとが形成される。
【００５３】
第一層間絶縁膜７の膜厚を６００ｎｍと設定する。領域Ｅでは、標準の膜厚に形成された領域Ｄの平均膜厚より厚く形成されている。実施形態１と同様にして、ドライエッチングを行った場合、領域Ｄの絶縁膜７に過剰なオーバーエッチが生じて、下地の多結晶Ｓｉ層４の膜減りが大きくなる。しかし、領域Ｅでは、層間絶縁膜７が厚く形成されているので、コンタクトホール内で、オーバーエッチが低減された領域が形成される。これにより、多結晶Ｓｉ層４のオーバーエッチによるコンタクト抵抗の上昇を抑えることができる。なお、標準の膜厚に形成された領域Ｄにおける第一層間絶縁膜の膜厚が、設定膜厚よりも厚く形成される場合には、領域Ｄにおいても、オーバーエッチによるコンタクト抵抗の上昇を抑えることができる。
【００５４】
以降、実施形態１と同様にして、図５（ｅ）に示すように、信号配線９ａ、引出電極９ｂ、第二層間絶縁膜１０、上部遮光膜１１、第三層間絶縁膜１２および画素電極１３を形成する。さらに、配向膜の塗布、ラビング処理等を行って、アクティブマトリックス基板が製造される。上記工程を経て製造されたアクティブマトリックス基板を用いて、アクティブマトリックス型の液晶表示装置を製造することができる。
【００５５】
本発明の素子基板によれば、特許文献２等に開示された特別なドライエッチング装置やエッチングガスを用いない場合でも、言い換えればエッチングの高選択比が得られないために、薄膜トランジスタの膜減りが生じた場合でも、コンタクト抵抗の上昇を抑えることができる。すなわち、本発明の素子基板によれば、ＴＦＴのコンタクト抵抗の上昇を抑えつつ、ＴＦＴの体積を低減することができる。本発明の素子基板を有する表示装置によれば、光リーク電流の発生が抑えられ、横筋やフリッカなどが低減されるので、明るく高コントラストな表示が得られる。したがって、本発明の表示装置は、液晶プロジェクション用途に使用されるアクティブマトリックス型液晶表示装置（液晶バルブ）として好適である。
【００５６】
【発明の効果】
本発明の素子基板によれば、薄膜トランジスタの膜厚を薄くした場合でも、良好なコンタクト抵抗を得ることができる。本発明の素子基板を有する表示装置、例えばアクティブマトリックス型液晶表示装置によれば、光リーク電流の発生が抑制されるので、明るく高コントラストな表示が得られる。
【図面の簡単な説明】
【図１】実施形態１の素子基板を部分的に示す模式的な平面図である。
【図２】各製造工程における、図１中のＡ−Ｂ線断面図である。
【図３】コンタクトホール開口後における多結晶Ｓｉ残膜の膜厚とコンタクト抵抗との関係を示すグラフである。
【図４】実施形態２の素子基板を部分的に示す模式的な平面図である。
【図５】各製造工程における、図４中のＣ−Ｄ線断面図である。
【図６】特許文献１に開示された画素構造の断面図である。
【符号の説明】
１：絶縁基板
２：下部遮光層
３：下部絶縁膜
４：多結晶シリコン層
５：ゲート絶縁膜
６ａ：走査配線
６ｂ：補助容量線
７　第一層間絶縁膜
８ａ，８ｂ，８ｃ：コンタクトホール
９ａ：信号配線
９ｂ：引出電極
１０：第二層間絶縁膜
１１：上部遮光膜
１２：第三層間絶縁膜
１３：画素電極
１４：下部遮光層のパターンエッジ（段差領域）
１５：傾斜領域
１６Ａ，１６Ｂ：反射光

Claims

絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された絶縁膜と、前記絶縁膜に設けられたコンタクトホールを介して前記薄膜トランジスタと電気的に接続された導電層とを有する素子基板であって、
前記コンタクトホールは、深さが互いに異なる領域を有する、素子基板。
前記薄膜トランジスタは、前記絶縁基板上に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有しており、前記半導体層の少なくとも一部は、段差状に形成された段差領域を有しており、前記コンタクトホールは、前記段差領域を含む領域に形成されている、請求項１に記載の素子基板。
前記絶縁基板と前記半導体層との間に遮光層が介在し、前記段差領域は、前記遮光層のパターンエッジ近傍に形成されている、請求項２に記載の素子基板。
前記薄膜トランジスタは、前記絶縁基板上に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有しており、前記半導体層の少なくとも一部は、前記絶縁基板に傾斜状に形成された傾斜領域を有しており、前記コンタクトホールは、前記傾斜領域を含む領域に形成されている、請求項１に記載の素子基板。
前記導電層は、信号配線または画素電極である、請求項１から４のいずれか１項に記載の素子基板。
請求項１から５のいずれか１項に記載の素子基板と、前記素子基板に対向配置された対向電極と、前記素子基板および対向電極の間に介在する表示媒体層とを有する表示装置。
前記表示媒体層は、液晶層である、請求項６に記載の表示装置。