JP3919900B2 - 液晶表示装置およびその作製方法 - Google Patents
液晶表示装置およびその作製方法 Download PDFInfo
- Publication number
- JP3919900B2 JP3919900B2 JP27344597A JP27344597A JP3919900B2 JP 3919900 B2 JP3919900 B2 JP 3919900B2 JP 27344597 A JP27344597 A JP 27344597A JP 27344597 A JP27344597 A JP 27344597A JP 3919900 B2 JP3919900 B2 JP 3919900B2
- Authority
- JP
- Japan
- Prior art keywords
- black matrix
- film
- interlayer insulating
- insulating film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Description
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下ＴＦＴと略）を用いたアクティブマトリクス型の液晶表示装置は、今日２０型以上という大画面化、また、ＳＸＧＡ（super extended
graphics array ）という高精細化が実現されている。
【０００３】
また、アクティブマトリクス型の液晶表示装置は、ノートパソコンやＰＤＡ（personal digital assistant）等の携帯型の情報機器にも応用され、消費電力を少なくする努力が為されている。。
【０００４】
その一つとして、開口率を高めることによって消費電力を抑えることが可能である。理想的には、１０型程度の液晶表示装置では、８０％以上の開口率を、また４型程度の液晶表示装置では６０％以上の開口率を目指している。
【０００５】
開口率を低下させる要因の一つとして、画素部における蓄積容量がある。特にプロジェクタ・ライトバルブ向けの３型以下の小型パネルのような高精細パネルでは、画素面積が小さいため蓄積容量の占有面積による開口率の低下が顕著に見られる。
【０００６】
蓄積容量の構造を分類すると、
１）ゲイト絶縁膜を利用したもの
２）層間絶縁膜を利用したもの
３）パッシベーション絶縁膜を利用したもの
４）上記１) 〜３）を組み合わせたもの
に分けられ、上記１）の構成が単位面積当たりの容量が大きいため広く利用されている。
【０００７】
また、蓄積容量の接続として、
ａ）専用容量配線を用いた共通電極型
ｂ）隣接走査線を利用した兼用型
の２種類があり、実際問題として、ｂ）の接続方法は走査方向を変えると、画素ＴＦＴの電極側に瞬間的に発生する高電圧による画質の低下という問題が発生する。
【０００８】
【発明の背景】
専用容量配線を用いた共通電極型の一例として、遮光のためのブラックマトリクスをＴＦＴ上に配置し、更に共通電極として利用することにより、画素電極とブラックマトリクスとで蓄積容量を形成する方式（トップ容量型）は、既に本発明者によって出願されている（特願平０８−５８５００号）。
【０００９】
また、このブラックマトリクスは、その下に配線されるソース配線、ゲイト配線等のバスラインに対するシールドとしての機能を有している。図８Ａ、Ｂにトップ容量型を採用した液晶表示装置の画素部の断面構造を示す。
【００１０】
図８Ａに示されるように、基板８０１上にダブルゲイトからなるＴＦＴが構成されている。そして、チャネル領域８０２ａ、８０２ｂとソース領域８０３、ドレイン領域８０４および不純物領域８０５とからなる半導体層を有したＴＦＴは、その上にゲイト絶縁膜８１０を介してゲイト電極８２０ａ、８２０ｂが配設されている。
【００１１】
そして、無機材料からなる第１の層間絶縁膜８１１がＴＦＴを覆って形成されている。そして、コンタクトホールを介してＴＦＴのソース領域８０３とソース電極８２１とがコンタクトしている。また、ＴＦＴのドレイン領域８０４とドレイン電極８２２とがコンタクトしている。
【００１２】
無機材料からなる第１の層間絶縁膜８１１とソース電極とを覆って有機樹脂からなる第２の層間絶縁膜８１２が形成されている。この有機樹脂８１２は、ＴＦＴの配線等による凹凸を解消するために設けられ、その表面は概略平坦となっている。
【００１３】
こうして形成された有機樹脂膜８１２の上に導電性を有するブラックマトリクス８２４を配置し、その上に有機材料からなる第３の層間絶縁膜８１３が設けられている。そして、第３の層間絶縁膜８１３と第２の層間絶縁膜８１２に開口したコンタクトホールを介して、ドレイン電極８２２と画素電極８２９とがコンタクトし、ＴＦＴのドレイン領域８０４と画素電極８２９とが電気的に連絡している。
【００１４】
図８Ａの構成で、Ｙで示される領域が、ブラックマトリクス８２４と画素電極８２９とを電極とする蓄積容量である。このブラックマトリクスは金属からなり、例えばＴｉ、ＣｒまたはＴｉＮ等が用いられる。
【００１５】
また、図８Ｂはブラックマトリクスを形成する前に第２の層間絶縁膜である有機樹脂８１２にコンタクトホールを形成し、ブラックマトリクスを形成する際にドレイン電極８２２とコンタクトする第２のドレイン電極８２５を形成した例である。
【００１６】
そして、有機材料からなる第３の層間絶縁膜８１３を設け、コンタクトホールを介して、画素電極８２９を第２の電極８２５とコンタクトさせ、ＴＦＴのドレイン領域８０４と電気的に連絡した構成となっている。
【００１７】
図８Ｂの構成においても領域Ｙが、ブラックマトリクス８２４と画素電極８２９とによる蓄積容量となっている。
【００１８】
【発明が解決しようとする課題】
【００１９】
上述のように、トップ容量型の液晶表示装置における蓄積容量（領域Ｙ）は、ブラックマトリクス、画素電極および有機樹脂からなる第３の層間絶縁膜とから構成される。
【００２０】
このように上下の層を有機樹脂に挟まれた導電層は、周囲の有機樹脂中のパーティクル等による影響を受けやすい。特に、導電層は電極として用いることが多く、パーティクルによって電気的な短絡（ショート）を起こしやすい。
【００２１】
本発明者が研究した結果、使用前にフィルタを通すことにより０．５μｍ以上の大きさのパーティクルを除去することは可能であったが、０．５μｍ以下の大きさのパーティクルを完全に除去することは困難であった。
【００２２】
蓄積容量を構成する第３の層間絶縁膜として用いられる有機材料中にも０．５μｍ以下の大きさのパーティクルが残存する。そのため、画素電極とブラックマトリクスとがショートすることにより、容量としての機能が損なわれていた。また、ショートすることにより、点欠陥や線欠陥等の表示不良が発生していた。
【００２３】
本発明者の経験によると、０．５μｍ以下のパーティクルによる表示不良の発生確率は、１０万分の１〜１００万分の１程度と思われる。例えば、ＶＧＡ（video graphics array）パネルはおよそ３０万の画素を有しているが、０．５μｍ以下のパーティクルによる点欠陥が多いときには数個発生する。
【００２４】
ところで、この蓄積容量の容量は、以下の式で表せる。
Ｃ＝εＳ／ｄ
（Ｃ：容量、ε：電極間の誘電率、Ｓ：電極面積、ｄ：電極間距離）
【００２５】
従って、この蓄積容量の単位面積当たりの容量を増加させる手段として、
ｄ）電極面積を大きくする。
ｅ）画素電極とブラックマトリクスとの距離を縮める。
ｆ）電極間の誘電率を大きくする。
ことが考えられる。
【００２６】
しかしながら、ｄの手段は現在様々な工夫がなされているが、基本的に開口率の低下を招き、特に小型のパネルにおいては実現が困難である。
【００２７】
また、上記ｅの方法は、容易に実現可能であるが、蓄積容量の単位面積当たりの容量を増やすために、第３の層間絶縁膜を薄くすると、第３の層間絶縁膜が有機樹脂から構成されるためパーティクルによる表示不良の発生確率が増加することは確実である。
【００２８】
ｆの方法を実現するためには、誘電率の大きい物質（例えば窒化珪素膜）を電極間に用いる必要がある。しかしながら、従来からブラックマトリクスをＴＦＴ上の上に形成する際に、電極および配線等によって生じる凹凸からの影響を排除するため、第２の層間絶縁膜として有機樹脂を用い平坦化している。
【００２９】
窒化珪素膜をブラックマトリクスの上に設ける際に、表面に露呈した第２の層間絶縁膜である有機樹脂から水やメタン等のガスが発生し、現状の成膜方法では良質な窒化珪素膜を得ることが難しいことが判明した。
【００３０】
また、有機樹脂に直接設けられた窒化珪素膜は応力によってピーリングしやすく、液晶表示素子の信頼性を損ねる結果となった。
【００３１】
更に、図９に示すように、窒化珪素膜９１８を設けることにより、画素電極がドレイン領域９０４と電気的に連絡するために、第３の層間絶縁膜９１３をテーパ状にエッチングし、続いて窒化珪素膜９１８をエッチングする。その後第２の層間絶縁膜９１２もエッチングするが、この工程で、図９に示すように窒化珪素膜９１８の下まで回り込んでエッチングしてしまう。
【００３２】
これは、第２の層間絶縁膜９１２と第３の層間絶縁膜９１３のエッチング速度は速く、無機層９１８のエッチング速度は遅いため、このような構成となる。その結果図９中Ｚで示す段差部分において画素電極のコンタクト不良が生じ易くなるという問題も発生する。
【００３３】
尚、コンタクトホールは多少はテーパ状に形成されるが、他の図面では簡略のためコンタクトホールは矩形で示す。
【００３４】
本明細書で開示する発明は、有機樹脂のパーティクルによるショートを解消することを課題とする。
【００３５】
また、トップ容量型を蓄積容量に採用した液晶表示装置の単位面積当たりの容量を高めることを課題とする。
【００３６】
また、有機樹脂層の上に良質な膜を形成することを課題とする。
【００３７】
【課題を解決するための手段】
本明細書で開示する発明の構成の一つは、有機樹脂に上下が挟まれた導電層を有する液晶表示装置において、
前記導電層の上には無機層が設けられ、
前記導電層の下の有機樹脂は表面が平坦化され、
前記導電層と前記無機層は概略同一形状を有していることを特徴とする。
【００３８】
また、本明細書で開示する他の発明の構成は、表面が平坦な有機樹脂の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスに接する層は、無機層からなることを特徴とする。
【００３９】
また、本明細書で開示する他の発明の構成は、表面が平坦な有機樹脂からなる層間絶縁膜の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスに接する層は、無機層からなり、前記無機層は前記ブラックマトリクスと概略同一形状にパターニングされていることを特徴とする。
【００４０】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタの上に有機樹脂からなる層を形成する第２の工程と、
前記有機樹脂からなる層の上に導電層を形成する第３の工程と、
前記導電層の上に少なくとも１層の無機層を形成する第４の工程と、
平坦化された有機樹脂層を設ける第５の工程とを有し、
前記第４の工程と前記第５の工程の間に少なくとも１回のパターニング工程を有することを特徴とする。
【００４１】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に表面が平坦な有機材料からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスの上に無機層を形成する工程と、
前記ブラックマトリクスと前記無機層とを概略同一形状にパターニングする工程と、
該工程の後に、有機樹脂からなる第３の層間絶縁膜を形成する工程と、
前記薄膜トランジスタのドレイン領域と電気的に連絡している画素電極を形成する工程とを有し、
前記画素電極と前記パターニングされたブラックマトリクスとが蓄積容量を形成していることを特徴とする。
【００４２】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に表面が平坦な有機材料からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスをパターニングする工程と、
前記パターニングされたブラックマトリクスを陽極酸化する工程と、
該工程の後に、有機樹脂からなる第３の層間絶縁膜を形成する工程と、
前記薄膜トランジスタのドレイン領域と電気的に連絡している画素電極を形成する工程とを有し、
前記画素電極と前記パターニングされたブラックマトリクスとが蓄積容量を形成していることを特徴とする。
【００４３】
また、前記無機層は酸化珪素、窒化珪素または窒化酸化珪素からなることを特徴とする。
【００４４】
また、前記複数の絶縁膜の最も表面に近い層は平坦化された有機樹脂層であることを特徴とする。
【００４５】
このように、誘電率の大きい無機層をブラックマトリクスの上に設けることにより、単位面積当たりの容量を高めることが可能となる。
【００４６】
また、トップ容量型のブラックマトリクスは、有機樹脂に挟まれた導電層という構成である。無機層を形成することにより、ブラックマトリクスが有機樹脂のパーティクルに対して保護されショートすることが抑制することができた。
【００４７】
【発明の実施の形態】
本発明の構成で、無機層としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 およびこれらの積層膜等を用いることができる。特に誘電率が大きく、選択的にエッチングが可能な窒化珪素膜を用いることが好ましい。
【００４８】
これらの材料の誘電率の代表的な値を以下に示す。また、比較としてポリイミドおよびアクリルの誘電率も示す。
非晶質窒化珪素膜 ε＝７
非晶質酸化珪素膜 ε＝４
窒化酸化珪素膜 ε＝４．５〜５
ＤＬＣ膜 ε＝８〜１２
Ａｌ2 Ｏ3 ε＝８
Ｔａ2 Ｏ5 ε＝２０〜２７
ＴｉＯ2 ε＝３０〜４０
ポリイミド ε＝２．８〜３．４
アクリル ε＝３．２
【００４９】
無機層を設ける際に、その膜厚が重要になる。膜厚を薄くして電極間の距離を短くすることが好ましいが、蓄積容量の絶縁破壊電圧は少なくとも２０Ｖ以上としたい。
【００５０】
また、膜厚が１０〜３０ｎｍと薄くなると、均一な膜厚を得ることが難しくピンホールの発生などを引き起こす。
【００５１】
また、無機層の膜厚が厚くなると、ブラックマトリクスと無機層による段差が大きくなり、第３の層間絶縁膜によって平坦化が困難になる。そのため、第３の層間絶縁膜の膜厚も厚くすることになり、蓄積容量の減少を招く。そのため、無機層の膜厚は、ブラックマトリクスと無機層の合計の膜厚が７００ｎｍ以下、好ましくは５００ｎｍ以下とする。
【００５２】
そのため、窒化珪素膜を単層で用いるのであれば、少なくとも５０ｎｍ以上の膜厚を必要とする。ブラックマトリクスを２００ｎｍ設けた場合の窒化珪素膜は５０〜３００ｎｍとする。好ましくは、５０〜２００ｎｍ、更に好ましくは５０〜１００ｎｍの膜厚で用いる。
【００５３】
多層構造からなる無機層を用いるならば、ブラックマトリクス上に誘電率の大きいＤＬＣ膜を形成し、その上に窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜からなる上層を設けた構成を利用することが可能である。
【００５４】
このような構成を採ることにより、塩素系のエッチャントによるエッチングにより上層を選択的にエッチングした後に、酸素系のエッチャントによるエッチングによりＤＬＣ膜をエッチングする。このエッチングにより同時に、レジストのアッシングも行うことができ、他の多層構造に比べてより少ない工程でパターニングされた無機層を得ることができた。
【００５５】
また、酸化珪素膜は、誘電率ではポリイミドとさほど変わらないが、酸化珪素膜は絶縁性が高く漏洩電流が少ない。そのため、ショート等に対する高い信頼性が得ることができ、蓄積容量の絶縁膜として用いることは有効である。特に、無機層を多層構造とする際に、酸化珪素膜をその一つとして用いることは有効である。
【００５６】
また、ブラックマトリクスにＡｌ或いはＴａを用いた場合、陽極酸化を行うことにより、Ａｌ2 Ｏ3 やＴａ2 Ｏ5 を表面に形成すると、誘電率の大きい無機層が、ブラックマトリクスとの応力により発生するピーリングを少なくでき、自己整合的に形成できるため有効である。
【００５７】
更に、無機層をブラックマトリクスに接して配置するため、第３の層間絶縁膜である有機材料中に、０．５μｍ以下の大きさのパーティクルが残存することにより発生する表示不良を減少させることができた。
【００５８】
また、本願発明の作製方法としては、ブラックマトリクスをパターニングする前に無機層を成膜することを基本とする。つまり、無機層の形成後で第３の層間絶縁膜を形成する前に少なくとも１回のパターニング工程を有する。
【００５９】
ただし、前述のように陽極酸化膜を無機層として用いる場合はその限りではなく、パターニング後に陽極酸化膜を形成しても良い。
【００６０】
その結果、有機樹脂からなる第２の層間絶縁膜からのガスの放出を防ぐことが実現できた。
【００６１】
また、ブラックマトリクスと無機層を概略同一形状にパターニングすることにより、応力を緩和することができピーリングを抑制することができた。
【００６２】
以上の構成は、ブラックマトリクスと画素電極とからなる蓄積容量を例に説明したが、本発明の構成は、有機樹脂に挟まれた導電層に対して、パーティクルに対する問題を解消するために用いることが可能である。
【００６３】
有機樹脂に挟まれた導電層の例としては、第１の層間絶縁膜に有機樹脂を用いた場合のソース配線やドレイン電極が考えられる。
【００６４】
尚、本明細書中では、同一のマスクによりパターニングされた複数の膜に対して、概略同一形状を有していると認める。また、後述するように、無機層をひさし状に形成した場合のブラックマトリクスと無機層とは概略同一形状を有していると認める。
【００６５】
本明細書でいう電極とは、ＴＦＴのソース領域或いはドレイン領域と電気的に連絡を取るための部分の導電体を指す。また、ゲイトとしてＴＦＴ中で機能する部分の導電体を指す。
【００６６】
本明細書中でいう塩素系のエッチャントとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Ｃｌ2 、ＢＣｌ3 、ＳｉＣｌ4 、ＨＣｌ、ＣＣｌ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００６７】
更に、本明細書中でいうフッ素系のエッチャントとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2 、ＢＦ3 、ＳｉＦ4 、ＨＦ、ＣＦ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００６８】
また、本明細書中でいう酸素系のエッチャントとは、酸素を含む気体を指し、例えば、Ｏ2 、Ｏ3 等およびＯ2 、Ｏ3 等を酸素を含まない気体（例えばＮ2 、Ｈｅ等）で希釈したものを指す。
【００６９】
【実施例】
［実施例１］
図１に本明細書で開示する発明を利用したアクティブマトリクス型の液晶表示装置の一画素の概略上面図を示す。図中の１０７で示されるのがＴＦＴの半導体層であり、１２６がゲイト配線である。また、１２７で示されるのがソース配線であり、１２１がソース電極である。図中で、各配線上には太線で示すブラックマトリクス１２４が形成されている。そして、図中点線で示す画素電極１２９が、ドレイン電極１２２でＴＦＴと電気的に連絡している。
【００７０】
図中で太線と点線とで囲まれた右上がりの斜線部Ｙが、ブラックマトリクスと画素電極との重畳した領域となり、蓄積容量を形成している。
【００７１】
図２Ａに図１のＸ−Ｘ’部のＴＦＴ基板の概略断面図を示す。また、図４Ａ〜Ｃにその作製工程図を示す。
【００７２】
まず、図４Ａに示すように基板１０１に図示しない下地絶縁膜を形成する。基板として、ガラス基板、石英基板又は半導体基板を用いることができる。本実施例においてはガラス基板を用いる。また、基板に被処理面を十分に洗浄した石英基板を用いるならば下地絶縁膜は特に設けなくともよい。
【００７３】
また、下地絶縁膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜等を１００〜３００ｎｍの膜厚で利用することができる。本実施例では、プラズマＣＶＤ（Chemical Vapor Deposition ）法によって、ＴＥＯＳを原料に用いた酸化珪素膜を２００ｎｍの膜厚に形成する。
【００７４】
次に、下地酸化珪素膜上に半導体層を形成する。本実施例では、半導体層として、真性の非晶質珪素膜をプラズマＣＶＤ法によって２０〜１００ｎｍ、本実施例では５０ｎｍの膜厚に形成する。珪素膜は、プラズマＣＶＤ法の他にＬＰＣＶＤ（low Pressure CVD）法を用いてもよい。
【００７５】
本実施例では真性の非晶質珪素膜を作製したが、閾値制御のためにボロンを添加したＰ型の珪素膜やリンを添加したＮ型の珪素膜を用いてもよい。また、多結晶珪素膜や微結晶珪素膜を用いてもよい。更に、珪素膜以外に、化合物半導体、例えばＧａＡｓ、ＳｉX Ｇｅ1-X （０＜Ｘ＜１）、ＧａＰ、ＩｎＰ、ＩｎＳｂ、ＣｄＳ又はＰｂＳｅ等をＭＯＣＶＤ（Metal Organic CVD ）法で作製し、半導体層として用いることもできる。
【００７６】
そして、非晶質珪素膜にパターニングを施したマスク酸化珪素膜を設け、Ｎｉを添加する。このＮｉは、結晶化工程において、非晶質珪素膜の結晶化をより低温で行う触媒として機能する。その詳細な機構は特開平０８−７８３２９号に開示されている。
【００７７】
このようにして、選択的に珪素膜に添加されたＮｉ元素は、加熱アニールによって、結晶が添加部分から基板に平行な方向に横成長をする。本実施例では、５６０℃で１７時間結晶化を行う。
【００７８】
その後、マスク酸化珪素膜を除去し、新たにパターニングを施した酸化珪素膜を形成し、露出した部分の結晶性珪素膜にリンを添加する。このリンは、結晶化に用いたＮｉ元素を結晶性珪素膜からゲッタリングする効果を有している。リンによるゲッタリングの詳細は特願平０７−２１６６０８号に記載されている。
【００７９】
リンを１×１０17cm-3〜２×１０20cm-3、本実施例では５×１０19cm-3の濃度に添加した。その後、基板を５５０〜６５０℃、本実施例では６００℃に加熱することによりゲッタリングを行う。
【００８０】
こうして形成された結晶性珪素膜をパターニングし、珪素膜の上にゲイト絶縁膜を形成する。ゲイト絶縁膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜又はこれらの積層膜を１００〜３００ｎｍの膜厚で用いることができるが、本実施例では、ＳｉＨ4 とＮ2 Ｏとを用いたプラズマＣＶＤ法によって窒化酸化珪素膜を１２０ｎｍの膜厚としてゲイト絶縁膜とした。
【００８１】
その後、ゲイト配線となる金属をスパッタリングによって成膜し、パターニングを施すことにより、一部がゲイト電極１２０ａ、１２０ｂであるゲイト配線１２６を４００ｎｍの膜厚に形成する。本実施例では、ゲイト配線としてアルミニウム合金を用いたが、ゲイト配線用の材料にクロム、タンタル、モリブデンとタンタルの合金、ＴａとＡｌの積層又はクロムとアルミニウムの積層等を用いてもよい。
【００８２】
次に、ゲイト配線に陽極酸化を行い、陽極酸化膜を形成する。この陽極酸化膜は外側に形成された多孔質の陽極酸化膜と、内側に形成された緻密な陽極酸化膜との２種類を形成する。この２種類の陽極酸化膜によって、低不純物領域およびオフセット領域を形成する。詳細は特開平０７−１３５３１８号に記載されている。
【００８３】
続いて、ゲイト配線および陽極酸化膜の下の部分を除くゲイト絶縁膜をエッチングする。その後、外側に形成された多孔質の陽極酸化膜を除去する。この状態で、ゲイト配線をマスクとして自己整合的に不純物をドーピングする。本実施例では、不純物としてリンをドーピングし、Ｎ型のＴＦＴを作製した。Ｐ型のＴＦＴを形成したいときはリンの変わりにボロンをドーピングすれば良い。
【００８４】
その後、リンがドーピングされたソース領域、ドレイン領域、不純物添加領域を活性化するためにエキシマーレーザを照射する。このレーザー光として、ＸｅＣｌ、ＡｒＦ、ＫｒＦ、ＫｒＣｌ等を用いることができるが、本実施例ではＫｒＦを用いた発振波長２４８ｎｍのエキシマーレーザを用いて、線状スキャン方式で活性化を行った。
【００８５】
このＮ型ＴＦＴは、ゲイト電極１２０ａ、１２０ｂの下に形成されたチャネル領域１０２ａ、１０２ｂを有し、ゲイト絶縁膜１１０ａ、１１０ｂによってドーズ量が少なくなった低不純物領域１０６がソース１０３とチャネル１０２ａの間、不純物添加領域１０５とチャネル１０２ａ、１０２ｂの間およびドレイン１０４とチャネル１０２ｂの間に設けられており、緻密な陽極酸化膜１１５ａ、１１５ｂの下にはオフセット領域が形成されている。
【００８６】
こうして完成したＮ型ＴＦＴを覆って、第１の層間絶縁膜１１１を形成する。この第１の層間絶縁には無機材料、例えば酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、リン珪酸ガラス（ＰＳＧ）又はこれらの積層膜を用いることができるが、本実施例では、酸化珪素膜を９００ｎｍ形成して、第１の層間絶縁膜として用いる。
【００８７】
このようにして、図４Ａに示す構成を得る。そして、第１の層間絶縁膜にコンタクトホールを開口する。そして、ソース配線となる金属を成膜する。この金属として、アルミニウム、クロム、タンタル、モリブデンとタンタルの合金、タンタルとアルミニウムの積層、チタンとアルミニウムの積層又はクロムとアルミニウムの積層等を用いることができる。本実施例では、チタン／アルミニウム／チタンの積層膜を用いて、それぞれ１５００／３０００／１００ｎｍの膜厚にスパッタ法で形成した。
【００８８】
その後、ソース配線１２７にパターニングする。そして，コンタクトホールを介して、ソース配線の一部であるソース電極１２１とソース領域１０３とがコンタクトを形成する。また、同時にドレイン領域１０４に形成されたコンタクトホールを介して、ドレイン電極１２２が形成される。更に、図示はしていないが、このソース配線の形成において、ブラックマトリクスを接地電位にするための引き出し電極も形成する。
【００８９】
その後、第２の層間絶縁膜１１２としてポリイミドを設ける。成膜方法は、スピナーを用いたスピンコーティング法を利用することにより、容易に表面が平坦な被膜を得ることができる。スピナーにはフィルターを設けており、０．５μｍ以上の大きさのパーティクルを除去することができる。また、第２の層間絶縁膜にはポリイミドの他にアクリル或いは他の有機樹脂を使用することが可能である。また、第２の層間絶縁膜として無機材料からなる絶縁膜と有機樹脂からなる絶縁膜との積層構造も可能である。第２の層間絶縁膜は５００ｎｍ〜３．０μｍ、本実施例では１．０μｍの膜厚に成膜する。
【００９０】
続いて、ポリイミドを３００℃で１時間加熱することにより焼成する。こうして形成された平坦なポリイミド膜１１２の上に、ブラックマトリクス１２３としてＴｉをＲＦスパッタ法で、１５０℃に加熱しつつ２００ｎｍの膜厚に成膜する。このブラックマトリクス１２３は、蓄積容量の一方の電極となり、０Ｖの電位に保つため、後の工程でソース配線と同時に形成した引き出し電極と電気的に連絡する。
【００９１】
ブラックマトリクスとしては、チタン、アルミニウム、タンタル、クロム、窒化チタン等を適宜用いることができる。その膜厚も１００〜４００ｎｍの範囲で選択できる。
【００９２】
ブラックマトリクスにアルミニウム、タンタル、クロム、窒化チタンを設けるには、スパッタリングによって成膜することができる、特にＲＦスパッタ法を用いることが簡易である。また、蒸着法を用いて成膜することも可能である。
【００９３】
ブラックマトリクスを形成した後に、無機層１１８をブラックマトリクスの上に設ける。本実施例では、誘電率の大きい窒化珪素膜を単層、プラズマＣＶＤ法を用いて形成する。本実施例での諸条件は、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 を５sccm／３８sccm／８７sccmで用い、反応温度２５０℃で、１００ｎｍの膜厚に成膜する。
【００９４】
無機層１１８としては、窒化珪素膜の他に酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 、ＴａＮおよびこれらの積層膜等を用いることができる。
【００９５】
無機層１１８として酸化珪素膜を用いる場合は、本実施例のプラズマＣＶＤ法において反応ガスをＳｉＨ4 又はＴＥＯＳと酸素又はオゾンとを用いれば良い。窒化酸化珪素膜を用いる場合は、反応ガスをＳｉＨ4 とＮ2 Ｏまたは／およびＮ2 とすればよい。ＤＬＣ膜を用いる場合は、水素雰囲気中で炭素ターゲットをスパッタする方法や、イオンビーム堆積法、ＥＣＲ（electron cyclotron resonance）ＣＶＤ法を用いて炭化水素化物またはそれに加えて水素を反応ガスとして成膜すればよい。本実施例の無機層として、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 またはＴａＮを利用する場合は、スパッタ法を用いて成膜すれば良い。
【００９６】
無機層に結晶性の被膜を用いると、結晶粒界によってピンホールや亀裂が生じ、表示不良やムラの原因になる可能性が高いため、蓄積容量に用いる無機層は均一な膜質の非晶質被膜が好ましい。そのため、無機層の成膜の際に、反応圧力を高くするまたは／および温度を低くするなどにより無機層を非晶質とすることが好ましい。
【００９７】
こうして、図４Ｂに示す構成を得る。その後、無機膜１１８の上にレジストを設け、パターニングを施すことによりブラックマトリクスのパターン１３０を形成する。
【００９８】
そして、無機層である窒化珪素膜をＲＩＥ（reactive ion etching）等による異方性のドライエッチングによってエッチングする。エッチャントとしてはフッ素系、本実施例ではＣＦ4 ／Ｏ2 を４０sccm／６０sccmで用いた。
【００９９】
無機膜が窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、Ｔａ2 Ｏ5 またはＴａＮの場合、エッチャントとしてフッ素系のエッチャントを用いれば良い。また、ＤＬＣ膜の場合であれば、エッチャントに酸素系を用いれば良い。
また、化学的に安定な物質、例えばＡｌ2 Ｏ3 やＴｉＯ2 等には、ＨｅイオンやＡｒイオン等を用いた物理的なエッチング（例えばイオンミリング）を利用することが可能である。
【０１００】
その後、同一のマスクでブラックマトリクスであるチタン膜をエッチングする。エッチャントとして塩素系のエッチャント、本実施例では、Ｃｌ2 ／ＢＣｌ3 ／ＳｉＣｌ4 を４０sccm／１０sccm／１８０sccmで用いた。
【０１０１】
また、Ｃｒ、Ａｌ、ＴｉＮをブラックマトリクスに用いた場合は、同様に塩素系のエッチャントを用いてエッチングすればよい。また、Ｔａを用いた場合は、フッ素系のエッチャントを用いてエッチングすれば良い。
【０１０２】
無機層を物理的なエッチングでパターンする場合に、同時にブラックマトリクスまでエッチングすることは有効である。また、無機層に用いた材料が、塩素系のエッチャントでエッチングできる場合は、同時にブラックマトリクスもエッチングすることができ工程を簡略化することができ効果的である。
【０１０３】
また、ブラックマトリクスをエッチングする際に塩素系のエッチャントを用いると、下地の有機樹脂からなる第２の層間絶縁膜１１２への影響を少なくすることが可能である。
【０１０４】
このように、無機層１１８を形成した後であって、且つ第３の層間絶縁膜１１３を形成する前に、少なくとも１回（本実施例では無機層とブラックマトリクスとで２回）のパターニング工程を有している。
【０１０５】
こうして、図２Ｃに示すようにパターニングされたブラックマトリクス１２４を得る。この後、パターン１３０をウェットエッチングで剥離する。そして、第３の層間絶縁膜１１３を形成する。本実施例では、再びポリイミドを０．３〜０．７μｍ、本実施例では、０．５μｍの膜厚にフィルター付きのスピナーを用いて塗布する。
【０１０６】
第３の層間絶縁膜１１３としては、表面に画素電極を形成するため平坦な膜が必要であり、ポリイミド、アクリル等の有機樹脂を用いることが可能である。また、第３の層間絶縁膜１１３を第２の層間絶縁膜１１２と同一材料を用いると、応力を抑制することができ、優れた密着性を得ることができる。更に、コンタクトホールの開口に際して、エッチングレートが等しいのでエッチング残りを減らすことができ、コンタクト不良を抑制することが可能であった。
【０１０７】
こうして形成された第３の層間絶縁膜の上にレジストを用いてパターンを形成し、コンタクトホールをパターニングする。本実施例では、ＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いてドライエッチングによって形成する。
【０１０８】
コンタクトホールの開口は、ウェットエッチングによっても形成することができるが、ドライエッチングで行う方がマージンを少なくでき、余分なスペースを減らすことができより好ましかった。また、このコンタクトホールを形成する際に、同時に引き出し線とブラックマトリクスとを電気的に連絡させるためのコンタクトホールを形成する。
【０１０９】
そして、レジストを除去して、画素電極となる導電膜を形成し、ドレイン電極１２２を介して、ＴＦＴのドレイン領域１０４と電気的に連絡をさせた。この導電膜には本実施例では、ＩＴＯ（Indium Tin Oxide）を用いた。同時に、この導電膜によって、ブラックマトリクスと引き出し線とを電気的に連絡させた。
【０１１０】
そして、導電膜をパターニングすることによって画素電極１２９を形成する。こうして、図２Ａに示すように本発明を利用した液晶表示装置のＴＦＴ基板を完成させる。
【０１１１】
こうして形成されたＴＦＴ基板を用いた液晶表示装置は、画素電極１２９とブラックマトリクス１２４との間に無機層１１８として窒化珪素膜が形成されている。このため、画素部の蓄積容量を増やすことができ、高いコントラストを得ることが可能となった。また、単位面積当たりの容量を大きくすることが実現できたため、ブラックマトリクスと、画素電極とによって形成される蓄積容量の面積を少なくすることができ、その結果、画素面積を広くすることができた。
【０１１２】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１１３】
本実施例では、ブラックマトリクス１２４と無機層１１８とを自己整合的に形成したため同一形状となっているが、図３Ｂに示すように、ブラックマトリクス１２４をパターニング工程で過剰にエッチングすることにより、無機層１１８をひさし型とした構成をとると、ブラックマトリクスの端部においても有機樹脂のパーティクルによるショートから保護することができ好ましかった。
【０１１４】
図３Ｂの中で、１２９が画素電極、１１３が第３の層間絶縁膜であり、領域Ｙが蓄積容量部となっている。
【０１１５】
また、本実施例では、ブラックマトリクスと無機層とを自己整合的に形成したため同一形状となっているが、ブラックマトリクスと無機層のマスクを変えることにより、異なるパターンとすることも、本発明の有機樹脂の上に良質の無機層を設けるという効果を損ねるものではない。
【０１１６】
尚、ブラックマトリクスと無機層のマスクを変えても、無機層のひさし型の部分を除いて、無機層の下にはブラックマトリクスが必ずあり、無機層の形成後であり、第３の層間絶縁膜の形成前に少なくとも１回のパターニング工程を有している。
【０１１７】
［実施例２］
本実施例は、図２Ｂにその構造を示すように、ドレイン領域と、画素電極との電気的な連絡をとるためのドレイン電極の一つに、第２のドレイン電極２２５をブラックマトリクスを利用した例である。その作製工程を図５Ａ〜Ｃに示す。
【０１１８】
まず、基板２０１として、表面を良く洗浄した石英基板を用いる。そして、基板２０１の上に非晶質の珪素膜を８０ｎｍの膜厚にＬＰＣＶＤ法を用いて成膜する。
【０１１９】
そして、実施例１と同様にしてＮｉを添加して結晶化を行う。その後、ＨＣｌを１〜１０ｖｏｌ％含む酸素雰囲気中で８５０〜１１００℃に加熱することにより、熱酸化膜を形成する。本実施例では、ＨＣｌが３ｖｏｌ％、９５０℃、３０分の条件で熱酸化膜を形成する。こうすることにより、Ｎｉ元素が塩素によって熱酸化膜中にゲッタリングされる。
【０１２０】
そして、この熱酸化膜を除去する。その後、少なくともＴＦＴのチャネルとなる領域にボロンを添加する。このボロンは、ＴＦＴの閾値制御のために添加する。本実施例では、６×１０13ｃｍ-3のドーズ量添加する。
【０１２１】
こうして形成された結晶性の珪素膜にパターニングを施す。そして、結晶性珪素膜の上にゲイト絶縁膜として、ＳｉＨ4 とＮ2 Ｏを用いたプラズマＣＶＤ法によって、窒化酸化珪素膜を成膜する。本実施例では、１００ｎｍの膜厚に成膜する。そして、再びＨＣｌを１〜１０ｖｏｌ％含む酸素雰囲気中で８５０〜１１００℃に加熱することにより、熱酸化膜を形成する。この熱酸化膜は結晶性の珪素膜と窒化酸化珪素膜との間に形成されることによって、ゲイト絶縁膜の耐圧を大きく向上できる。
【０１２２】
そして、ゲイト配線となる金属膜をスパッタ法により成膜する。本実施例ではＡｌを用いて、４００ｎｍの膜厚に成膜する。そして、実施例１と同様に、ゲイト配線にパターニングし、２種類の陽極酸化膜を形成する。その後、ゲイト絶縁膜をゲイト配線および陽極酸化膜をマスクとしてエッチングすることにより、窒化酸化珪素膜よりなるゲイト絶縁膜２１０”ａ、２１０”ｂと熱酸化膜よりなるゲイト絶縁膜２１０’ａ、２１０’ｂが形成される。
【０１２３】
そして、実施例１と同様に多孔質の陽極酸化膜を除去し、リンを添加することにより、Ｎ型のＴＦＴを形成する。このＮ型のＴＦＴは、ゲイト電極２２０ａ、２２０ｂの下に形成されたチャネル領域２０２ａ、２０２ｂと、ゲイト絶縁膜によってドーズ量が少なくなった低不純物領域２０６が、ソース２０３とチャネル２０２ａの間、不純物添加領域２０５とチャネル２０２ａ、２０２ｂの間およびドレイン２０４とチャネル２０２ｂの間に設けられており、緻密な陽極酸化膜２１５ａ、２１５ｂの下にはオフセット領域が形成されている。
【０１２４】
このＮ型ＴＦＴの上に第１の層間絶縁膜を形成する。本実施例では、第１の層間絶縁膜として酸化珪素膜２１１’とリン珪酸ガラス膜２１１”との積層膜を用いる。酸化珪素膜は、ＴＥＯＳとＯ2 を用いたプラズマＣＶＤ法により１００ｎｍの膜厚に形成する。そしてその上にリン珪酸ガラス膜をＴＥＯＳとＰＨ3 とＯ2 を用いたプラズマＣＶＤ法により、８００ｎｍの膜厚に形成する。
【０１２５】
そして、コンタクトホールを開口して、ソース配線となる金属を形成する。本実施例では、実施例１と同様のＴｉ／Ａｌ／Ｔｉを用いた。そして、パターニングを施すことにより、ソース配線とソース領域２０３とがコンタクトしているソース電極２２１が形成される。同時に、ドレイン領域２０４と電気的に連絡している第１のドレイン電極２２２とが形成される。
【０１２６】
この工程において、実施例１と同様に画素部の外にはブラックマトリクスを接地電位とするための引き出し電極がＴｉ／Ａｌ／Ｔｉにより形成される。
【０１２７】
次に、第２の層間絶縁膜２１２として、アクリルを０．６〜２．０μｍ、本実施例では１．２μｍ設ける。アクリルは、スピナーを用いたスピンコーティング法により、平坦な表面を有する第２の層間絶縁膜を得る。そして、２５０℃で１時間加熱することによりアクリルを焼成する。
【０１２８】
この第２の層間絶縁膜に、ドレイン領域と電気的に連絡をとるためのコンタクトホールを形成する。この工程は、フッ素系のエッチャントを用いたドライエッチングにより行う。同時に、ブラックマトリクスと引き出し電極とが電気的に連絡をとるためのコンタクトホールを開口する。
【０１２９】
そして、ブラックマトリクスとしてＴａを１００〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。次に、ブラックマトリクスの上にレジストを設けパターニングすることによりパターン２３０を形成する。
【０１３０】
パターン２３０をマスクとして、フッ素系のエッチャントを用いてブラックマトリクスに異方性のドライエッチングを施す。この工程で、図示していないがフッ素系のエッチャントにより第２の層間絶縁膜２１２もわずかにエッチングされ膜厚が薄くなる。
【０１３１】
こうして、図５Ｂに示すように、ブラックマトリクスのパターン２２４と、第２のドレイン電極２２５が形成される。また、ブラックマトリクスと引き出し電極とが電気的に連絡する。
【０１３２】
次に、レジストのパターン２３０を除去し、ブラックマトリクス２２４を陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 ２１８を７０〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。
【０１３３】
本実施例では、パターニング後に陽極酸化を施すため、ブラックマトリクス２２４と第２のドレイン電極２２５とが電気的に連絡していない。そのため、陽極酸化によってブラックマトリクスの外部にさらされた表面には陽極酸化膜が形成されるが、第２のドレイン電極２２５には陽極酸化膜が形成されない。その結果、画素電極と第２のドレイン電極２２５とのコンタクトホールの形成を容易にすることができる。
【０１３４】
本実施例では、ブラックマトリクスをパターニングしてから陽極酸化を行ったが、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成してもよい。特に、無機層として陽極酸化膜と他の無機層との積層構造とするときには、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成後、他の無機層、例えば酸化珪素膜を形成する必要がある。
【０１３５】
こうして図５Ｃに示す状態を得る。次に、第３の層間絶縁膜２１３として再びアクリルを形成する。アクリルはスピナーを用いて、０．２〜０．７μｍ、本実施例では０．３μｍの膜厚に形成後２５０℃で焼成してアクリルを成膜する。
【０１３６】
続いて、第２のドレイン電極２２５へのコンタクトホールを開口するために、アクリルをドライエッチングする。エッチングは、フッ素系のエッチャントを用いて行う。注意すべき点は、第２のドレイン電極であるＴａもフッ素系のエッチャントによりエッチングされるため、選択比を取れるようにエッチャントを工夫する必要がある。本実施例ではＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いる。
【０１３７】
次に、画素電極となる導電膜としてＩＴＯを成膜し、パターニングを施す。こうして図２Ｂに示すように、ドレイン領域２０４と第１のドレイン電極２２２および第２のドレイン電極２２５を介して電気的に接続した画素電極２２９を形成することができた。
【０１３８】
また、図２Ｂ中の領域Ｙで示されるのが、画素電極２２９とブラックマトリクス２２４とで形成される蓄積容量である。本実施例では、第２および第３の層間絶縁膜としてアクリルを用いるため、ポリイミドと比較して平坦性の優れた層間絶縁膜を得ることができる。
【０１３９】
また、本実施例では、陽極酸化膜を無機層２１８として用いたため、誘電率の大きい無機層を残留応力によるピーリング等を起こさずに形成することができた。更に、パターニング後に陽極酸化を行ったためブラックマトリクスの外部表面の全面に陽極酸化膜を形成することができ、パーティクル等により発生する表示不良を更に低減させることができた。
【０１４０】
なお、本実施例のように、第２のドレイン電極２２５を設けることは、第２の層間絶縁膜と第３の層間絶縁膜とのエッチング速度の違いを考慮する必要がなく有効である。
【０１４１】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１４２】
［実施例３］
本実施例は、図３Ａにその構成を示すように逆スタガー型のＴＦＴを用いた例である。また、本実施例では、無機層を積層構造とした例である。図６Ａ〜Ｃにその作製工程を示す。
【０１４３】
まず、図６Ａに示すように、基板３０１上にゲイト電極３２０ａ、３２０ｂを形成する。本実施例では、基板として、下地酸化珪素膜を１００ｎｍ設けたガラス基板を用いた。また、ゲイト配線としてはスパッタ法で成膜したＴａをパターニングすることにより形成した。
【０１４４】
続いて、ゲイト配線を陽極として、リン酸アンモニウム水溶液を電界溶液とした陽極酸化によって陽極酸化膜３１５ａ、３１５ｂを形成する。この陽極酸化膜Ｔａ2 Ｏ5 は、５０〜３００ｎｍ、本実施例では１００ｎｍ成膜し、ゲイト絶縁膜の一つとして機能する。
【０１４５】
そして、窒化珪素膜をゲイト絶縁膜３１０として、１５０ｎｍの膜厚に成膜する。その後、半導体層として非晶質珪素膜をプラズマＣＶＤ法を用いて５０ｎｍの膜厚に成膜する。
【０１４６】
その後、エキシマーレーザを照射することにより非晶質珪素膜を結晶化する。本実施例では、ＸｅＣｌを用いた波長３０８ｎｍのレーザを用いて、室温中で３０Ｈｚ、２００〜４００ｍＪ／ｃｍ2 、本実施例では３００ｍＪ／ｃｍ2 の条件で線状に照射し、走査することにより結晶化を行う。
【０１４７】
次に、結晶化した珪素膜をパターニングし、島状の結晶性珪素膜を形成する。
【０１４８】
こうして形成された島状の結晶性珪素膜の上にレジストを形成し、ガラス基板側から露光することにより、ゲイト配線をマスクとするパターンを得ることができる。続いて、このパターンをマスクとして不純物を添加する。
【０１４９】
本実施例では、不純物としてリンを５×１０14cm-3のドーズ量で添加した。そして、再びエキシマーレーザを照射することによりソース、ドレインを活性化する。本実施例では、波長が２４８ｎｍのＫｒＦレーザを用いて２５０ｍＪ／ｃｍ2 の条件で照射する。
【０１５０】
こうして、ソース領域３０３、ドレイン領域３０４および不純物添加領域３０５と、ゲイト電極３２０ａ、３２０ｂの上に形成されたチャネル領域３０２ａ、３０２ｂとを有したＮ型のＴＦＴを得る。
【０１５１】
次に、第１の層間絶縁膜３１１として酸化珪素膜をプラズマＣＶＤ法で４００〜１２００ｎｍ、本実施例では６００ｎｍの膜厚に形成することにより、図６Ａに示す状態を得る。
【０１５２】
そして、実施例１と同様に、第１の層間絶縁膜にコンタクトホールを形成し、ソース配線を形成する。こうして、ソース電極３２１とドレイン電極３２２が形成される。同時に、ブラックマトリクスの引き出し電極も形成する。
【０１５３】
続いて、第２の層間絶縁膜として酸化珪素膜とポリイミドの積層膜を形成する。酸化珪素膜３１２’はプラズマＣＶＤ法によりＴＥＯＳとＯ2 から２００ｎｍ形成される。また、ポリイミド３１２”はスピナーを用いたスピンコーティング法により０．８μｍ形成される。
【０１５４】
こうして形成された表面が平坦な第２の層間絶縁膜の上にブラックマトリクス３２３を設ける。本実施例ではブラックマトリクス３２３としてＣｒをスパッタ法を用いて２００ｎｍ形成する。
【０１５５】
更に、図６Ｂに示すようにブラックマトリクスの上に無機層を２層設ける。本実施例では、第１の無機層３１８としてＤＬＣ膜を第２の無機層３１９として酸化珪素膜を設ける。
【０１５６】
ＤＬＣ膜３１８は、炭化水素をイオン源としたイオンビーム堆積法を用いて５０ｎｍの膜厚に形成する。その後、酸化珪素膜３１９をＳｉＨ4 とＯ2 を用いたプラズマＣＶＤ法により１００ｎｍの膜厚に形成する。
【０１５７】
そして、レジストを塗布し、パターニングすることによりパターンを形成する。続いて、パターンをマスクとしてフッ素系のエッチャントを用いてドライエッチングすることにより酸化珪素膜３１９をエッチングする。そして、エッチャントを酸素系のエッチャントとして、ＤＬＣ膜３１８のエッチングとパターンのアッシングを同時に行う。
【０１５８】
次に、無機層をマスクとして塩素系のエッチャントを用いたドライエッチングにより、ブラックマトリクス３２３をパターニングする。こうして、図６Ｃに示すようにパターニングされたブラックマトリクス３２４を得る。
【０１５９】
このように、無機層３１８、３１９を形成した後であって、且つ第３の層間絶縁膜３１３を形成する前に、少なくとも１回（本実施例では無機層を２層とブラックマトリクスとで３回）のパターニング工程を有している。
【０１６０】
続いて、第３の層間絶縁膜３１３として、アクリルを０．３μｍの膜厚に形成する。アクリルは、スピナーを用いたスピンコーティング法で形成する。
【０１６１】
そして、第２の層間絶縁膜３１２’、３１２”と第３の層間絶縁膜３１３に、ドレイン電極３２２へのコンタクトホールを開口する。このエッチングは、フッ素系のエッチャントを用いたドライエッチングにより行う。そして、画素電極３２９としてＩＴＯを形成し図３Ａに示す状態を得る。
【０１６２】
こうして、形成された液晶表示装置のＴＦＴ基板は、領域Ｙで示す蓄積容量を有している。この蓄積容量には、無機層としてＤＬＣ膜と酸化珪素膜の積層構造となっており、単位面積当たりの容量を増やすことができ、且つ漏洩電流も少なくすることができた。
【０１６３】
また、ＤＬＣ膜をエッチングする際にパターンをアッシングすることができたため、多層としたことによる工程数の増加を減らすことができた。
【０１６４】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１６５】
本実施例では、ブラックマトリクス３２４と無機層３１８、３１９とを自己整合的に形成したため同一形状となっているが、ブラックマトリクスをパターニング工程で過剰にエッチングすることにより、少なくとも無機層の一つをひさし型とした構成をとると、ブラックマトリクスの端部においても有機樹脂のパーティクルによるショートから保護することができ好ましかった。
【０１６６】
本実施例では、ソース配線と同時に形成したドレイン電極だけを設けた構成であるが、実施例２で概略説明したように、ブラックマトリクスを用いた第２のドレイン電極を設けた構成としてもよい。
【０１６７】
なお、本実施例のように、第２の層間絶縁膜３１２’、３１２”が積層である場合や第２の層間絶縁膜と第３の層間絶縁膜とが異なる場合に第２のドレイン電極を設けることは、エッチング速度の違いを考慮する必要がなく有効である。
【０１６８】
［実施例４］
本実施例は、画素部に本発明の構成を利用した液晶表示装置の利用例を示す。図７Ａ〜Ｆにその利用例の概略図を示す。
【０１６９】
図７ＡはＰＤＡの情報表示部に本発明を利用した液晶表示装置を利用した例である。本体２００１は、表示装置２００５、集積化回路２００６およびカメラ部を有している。ここで、表示装置２００５のブラックマトリクスと画素電極との間には無機層が挟まれている。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７０】
図中の２００２は、画像を入力するためのカメラ部であり、操作スイッチ２００４で操作する。受像部２００３は、ＣＣＤ素子やＣＭＯＳ固体撮像素子で構成されている。
【０１７１】
図７ＢはＨＭＤ（Head Mounted Display）の表示部に本発明を利用した液晶表示装置を利用した例である。本体２１０１は、表示装置２１０２およびバンド部２１０３から構成されている。ここで、表示装置２１０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７２】
図７Ｃはカーナビゲーションシステムの表示部に本発明を利用した液晶表示装置を利用した例である。本体２２０１は、表示装置２２０２、操作スイッチ２２０３およびアンテナ２２０４から構成されている。ここで、表示装置２２０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７３】
図７ＤはＰＨＳの情報表示部に本発明を利用した液晶表示装置を利用した例である。本体２３０１は、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５およびアンテナ２３０６から構成されてから構成されている。ここで、表示装置２３０４に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７４】
図７Ｅはビデオカメラの表示部に本発明を利用した液晶表示装置を利用した例である。本体２４０１は、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６および集積化回路２４０７から構成されている。ここで、表示装置２４０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７５】
図７Ｆはプロジェクタに本発明を利用した液晶表示装置を利用した例である。本体２５０１は、光源２５０２、表示装置２５０３、光学系２５０４およびスクリーン２５０５から構成されてから構成されている。ここで、表示装置２５０３に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７６】
【発明の効果】
このように、ブラックマトリクスと画素電極との間に無機層を設けることにより、従来よりも単位面積当たりの容量が大きい蓄積容量を設けることができ、従来の無機層を設けない液晶表示装置に比べて、本発明を用いて作製した液晶表示装置は、コントラスト比が２０〜３０％向上した。
【０１７７】
また、単位面積当たりの容量が大きくなったため、蓄積容量に用いる面積を小さくすることができ、その結果、開口率を大きくすることが実現できた。また、本発明を用いることにより、従来と同じパネルサイズで、より高精細化を実現することが可能となる。
【０１７８】
さらに、無機層を設けることによって、従来、第３の層間絶縁膜である有機樹脂のパーティクルによる表示不良を従来の１／１０に減らすことができた。ＳＸＧＡのパネルは約１３０万画素を有しているが、０．５μｍ以下のパーティクルによる表示不良を数個以内に抑えることができた。また、無機層を設けたことにより、パーティクルの影響が緩和され、第３の層間絶縁膜の膜厚を薄くすることが可能となり、更に、蓄積容量を大きくすることができる。
【０１７９】
また、ブラックマトリクスに限らず、有機樹脂に挟まれた導電層に対して、無機層を設けることにより、パーティクルによるショートを防止することができる。
【０１８０】
ブラックマトリクスと無機層を自己整合的に形成したことにより、無機層の応力を緩和することができ、ピーリングを減らすことができる。
【図面の簡単な説明】
【図１】 本発明の構成の上面図
【図２】 本発明の構成の断面図
【図３】 本発明の構成の断面図
【図４】 本発明の構成の作製工程図
【図５】 本発明の構成の作製工程図
【図６】 本発明の構成の作製工程図
【図７】 本発明の構成を有する表示装置の利用例
【図８】 従来の構成の断面図
【図９】 コンタクトホール形状図
【符号の説明】
１０１ 基板
１０２ チャネル領域
１０３ ソース領域
１０４ ドレイン領域
１０５ 不純物添加領域
１０６ 低不純物領域
１０７ 半導体層
１１０ ゲイト絶縁膜
１１１ 第１の層間絶縁膜
１１２ 第２の層間絶縁膜
１１３ 第３の層間絶縁膜
１１５ 陽極酸化膜
１１８ 無機層
１２０ ゲイト電極
１２１ ソース電極
１２２ ドレイン電極
１２３ ブラックマトリクス
１２４ パターニングしたブラックマトリクス
１２６ ゲイト配線
１２７ ソース配線
１２９ 画素電極
１３０ レジスト
２０１ 基板
２０２ チャネル領域
２０３ ソース領域
２０４ ドレイン領域
２０５ 不純物添加領域
２０６ 低不純物領域
２１０ ゲイト絶縁膜
２１１ 第１の層間絶縁膜
２１２ 第２の層間絶縁膜
２１３ 第３の層間絶縁膜
２１５ 陽極酸化膜
２１８ 無機層
２２０ ゲイト電極
２２１ ソース電極
２２２ 第１のドレイン電極
２２４ パターニングしたブラックマトリクス
２２５ 第２のドレイン電極
２２９ 画素電極
２３０ レジスト
３０１ 基板
３０２ チャネル領域
３０３ ソース領域
３０４ ドレイン領域
３０５ 不純物添加領域
３１０ ゲイト絶縁膜
３１１ 第１の層間絶縁膜
３１２ 第２の層間絶縁膜
３１３ 第３の層間絶縁膜
３１５ 陽極酸化膜
３１８ 無機層
３１９ 無機層
３２０ ゲイト電極
３２１ ソース電極
３２２ ドレイン電極
３２３ ブラックマトリクス
３２４ パターニングしたブラックマトリクス
３２９ 画素電極
８０１ 基板
８０２ チャネル領域
８０３ ソース領域
８０４ ドレイン領域
８０５ 不純物添加領域
８１０ ゲイト絶縁膜
８１１ 第１の層間絶縁膜
８１２ 第２の層間絶縁膜
８１３ 第３の層間絶縁膜
８２０ ゲイト電極
８２１ ソース電極
８２２ 第１のドレイン電極
８２４ パターニングしたブラックマトリクス
８２５ 第２のドレイン電極
８２９ 画素電極
９０４ ドレイン領域
９１２ 第２の層間絶縁膜
９１３ 第３の層間絶縁膜
９１８ 窒化珪素膜
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下ＴＦＴと略）を用いたアクティブマトリクス型の液晶表示装置は、今日２０型以上という大画面化、また、ＳＸＧＡ（super extended
graphics array ）という高精細化が実現されている。
【０００３】
また、アクティブマトリクス型の液晶表示装置は、ノートパソコンやＰＤＡ（personal digital assistant）等の携帯型の情報機器にも応用され、消費電力を少なくする努力が為されている。。
【０００４】
その一つとして、開口率を高めることによって消費電力を抑えることが可能である。理想的には、１０型程度の液晶表示装置では、８０％以上の開口率を、また４型程度の液晶表示装置では６０％以上の開口率を目指している。
【０００５】
開口率を低下させる要因の一つとして、画素部における蓄積容量がある。特にプロジェクタ・ライトバルブ向けの３型以下の小型パネルのような高精細パネルでは、画素面積が小さいため蓄積容量の占有面積による開口率の低下が顕著に見られる。
【０００６】
蓄積容量の構造を分類すると、
１）ゲイト絶縁膜を利用したもの
２）層間絶縁膜を利用したもの
３）パッシベーション絶縁膜を利用したもの
４）上記１) 〜３）を組み合わせたもの
に分けられ、上記１）の構成が単位面積当たりの容量が大きいため広く利用されている。
【０００７】
また、蓄積容量の接続として、
ａ）専用容量配線を用いた共通電極型
ｂ）隣接走査線を利用した兼用型
の２種類があり、実際問題として、ｂ）の接続方法は走査方向を変えると、画素ＴＦＴの電極側に瞬間的に発生する高電圧による画質の低下という問題が発生する。
【０００８】
【発明の背景】
専用容量配線を用いた共通電極型の一例として、遮光のためのブラックマトリクスをＴＦＴ上に配置し、更に共通電極として利用することにより、画素電極とブラックマトリクスとで蓄積容量を形成する方式（トップ容量型）は、既に本発明者によって出願されている（特願平０８−５８５００号）。
【０００９】
また、このブラックマトリクスは、その下に配線されるソース配線、ゲイト配線等のバスラインに対するシールドとしての機能を有している。図８Ａ、Ｂにトップ容量型を採用した液晶表示装置の画素部の断面構造を示す。
【００１０】
図８Ａに示されるように、基板８０１上にダブルゲイトからなるＴＦＴが構成されている。そして、チャネル領域８０２ａ、８０２ｂとソース領域８０３、ドレイン領域８０４および不純物領域８０５とからなる半導体層を有したＴＦＴは、その上にゲイト絶縁膜８１０を介してゲイト電極８２０ａ、８２０ｂが配設されている。
【００１１】
そして、無機材料からなる第１の層間絶縁膜８１１がＴＦＴを覆って形成されている。そして、コンタクトホールを介してＴＦＴのソース領域８０３とソース電極８２１とがコンタクトしている。また、ＴＦＴのドレイン領域８０４とドレイン電極８２２とがコンタクトしている。
【００１２】
無機材料からなる第１の層間絶縁膜８１１とソース電極とを覆って有機樹脂からなる第２の層間絶縁膜８１２が形成されている。この有機樹脂８１２は、ＴＦＴの配線等による凹凸を解消するために設けられ、その表面は概略平坦となっている。
【００１３】
こうして形成された有機樹脂膜８１２の上に導電性を有するブラックマトリクス８２４を配置し、その上に有機材料からなる第３の層間絶縁膜８１３が設けられている。そして、第３の層間絶縁膜８１３と第２の層間絶縁膜８１２に開口したコンタクトホールを介して、ドレイン電極８２２と画素電極８２９とがコンタクトし、ＴＦＴのドレイン領域８０４と画素電極８２９とが電気的に連絡している。
【００１４】
図８Ａの構成で、Ｙで示される領域が、ブラックマトリクス８２４と画素電極８２９とを電極とする蓄積容量である。このブラックマトリクスは金属からなり、例えばＴｉ、ＣｒまたはＴｉＮ等が用いられる。
【００１５】
また、図８Ｂはブラックマトリクスを形成する前に第２の層間絶縁膜である有機樹脂８１２にコンタクトホールを形成し、ブラックマトリクスを形成する際にドレイン電極８２２とコンタクトする第２のドレイン電極８２５を形成した例である。
【００１６】
そして、有機材料からなる第３の層間絶縁膜８１３を設け、コンタクトホールを介して、画素電極８２９を第２の電極８２５とコンタクトさせ、ＴＦＴのドレイン領域８０４と電気的に連絡した構成となっている。
【００１７】
図８Ｂの構成においても領域Ｙが、ブラックマトリクス８２４と画素電極８２９とによる蓄積容量となっている。
【００１８】
【発明が解決しようとする課題】
【００１９】
上述のように、トップ容量型の液晶表示装置における蓄積容量（領域Ｙ）は、ブラックマトリクス、画素電極および有機樹脂からなる第３の層間絶縁膜とから構成される。
【００２０】
このように上下の層を有機樹脂に挟まれた導電層は、周囲の有機樹脂中のパーティクル等による影響を受けやすい。特に、導電層は電極として用いることが多く、パーティクルによって電気的な短絡（ショート）を起こしやすい。
【００２１】
本発明者が研究した結果、使用前にフィルタを通すことにより０．５μｍ以上の大きさのパーティクルを除去することは可能であったが、０．５μｍ以下の大きさのパーティクルを完全に除去することは困難であった。
【００２２】
蓄積容量を構成する第３の層間絶縁膜として用いられる有機材料中にも０．５μｍ以下の大きさのパーティクルが残存する。そのため、画素電極とブラックマトリクスとがショートすることにより、容量としての機能が損なわれていた。また、ショートすることにより、点欠陥や線欠陥等の表示不良が発生していた。
【００２３】
本発明者の経験によると、０．５μｍ以下のパーティクルによる表示不良の発生確率は、１０万分の１〜１００万分の１程度と思われる。例えば、ＶＧＡ（video graphics array）パネルはおよそ３０万の画素を有しているが、０．５μｍ以下のパーティクルによる点欠陥が多いときには数個発生する。
【００２４】
ところで、この蓄積容量の容量は、以下の式で表せる。
Ｃ＝εＳ／ｄ
（Ｃ：容量、ε：電極間の誘電率、Ｓ：電極面積、ｄ：電極間距離）
【００２５】
従って、この蓄積容量の単位面積当たりの容量を増加させる手段として、
ｄ）電極面積を大きくする。
ｅ）画素電極とブラックマトリクスとの距離を縮める。
ｆ）電極間の誘電率を大きくする。
ことが考えられる。
【００２６】
しかしながら、ｄの手段は現在様々な工夫がなされているが、基本的に開口率の低下を招き、特に小型のパネルにおいては実現が困難である。
【００２７】
また、上記ｅの方法は、容易に実現可能であるが、蓄積容量の単位面積当たりの容量を増やすために、第３の層間絶縁膜を薄くすると、第３の層間絶縁膜が有機樹脂から構成されるためパーティクルによる表示不良の発生確率が増加することは確実である。
【００２８】
ｆの方法を実現するためには、誘電率の大きい物質（例えば窒化珪素膜）を電極間に用いる必要がある。しかしながら、従来からブラックマトリクスをＴＦＴ上の上に形成する際に、電極および配線等によって生じる凹凸からの影響を排除するため、第２の層間絶縁膜として有機樹脂を用い平坦化している。
【００２９】
窒化珪素膜をブラックマトリクスの上に設ける際に、表面に露呈した第２の層間絶縁膜である有機樹脂から水やメタン等のガスが発生し、現状の成膜方法では良質な窒化珪素膜を得ることが難しいことが判明した。
【００３０】
また、有機樹脂に直接設けられた窒化珪素膜は応力によってピーリングしやすく、液晶表示素子の信頼性を損ねる結果となった。
【００３１】
更に、図９に示すように、窒化珪素膜９１８を設けることにより、画素電極がドレイン領域９０４と電気的に連絡するために、第３の層間絶縁膜９１３をテーパ状にエッチングし、続いて窒化珪素膜９１８をエッチングする。その後第２の層間絶縁膜９１２もエッチングするが、この工程で、図９に示すように窒化珪素膜９１８の下まで回り込んでエッチングしてしまう。
【００３２】
これは、第２の層間絶縁膜９１２と第３の層間絶縁膜９１３のエッチング速度は速く、無機層９１８のエッチング速度は遅いため、このような構成となる。その結果図９中Ｚで示す段差部分において画素電極のコンタクト不良が生じ易くなるという問題も発生する。
【００３３】
尚、コンタクトホールは多少はテーパ状に形成されるが、他の図面では簡略のためコンタクトホールは矩形で示す。
【００３４】
本明細書で開示する発明は、有機樹脂のパーティクルによるショートを解消することを課題とする。
【００３５】
また、トップ容量型を蓄積容量に採用した液晶表示装置の単位面積当たりの容量を高めることを課題とする。
【００３６】
また、有機樹脂層の上に良質な膜を形成することを課題とする。
【００３７】
【課題を解決するための手段】
本明細書で開示する発明の構成の一つは、有機樹脂に上下が挟まれた導電層を有する液晶表示装置において、
前記導電層の上には無機層が設けられ、
前記導電層の下の有機樹脂は表面が平坦化され、
前記導電層と前記無機層は概略同一形状を有していることを特徴とする。
【００３８】
また、本明細書で開示する他の発明の構成は、表面が平坦な有機樹脂の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスに接する層は、無機層からなることを特徴とする。
【００３９】
また、本明細書で開示する他の発明の構成は、表面が平坦な有機樹脂からなる層間絶縁膜の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスに接する層は、無機層からなり、前記無機層は前記ブラックマトリクスと概略同一形状にパターニングされていることを特徴とする。
【００４０】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタの上に有機樹脂からなる層を形成する第２の工程と、
前記有機樹脂からなる層の上に導電層を形成する第３の工程と、
前記導電層の上に少なくとも１層の無機層を形成する第４の工程と、
平坦化された有機樹脂層を設ける第５の工程とを有し、
前記第４の工程と前記第５の工程の間に少なくとも１回のパターニング工程を有することを特徴とする。
【００４１】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に表面が平坦な有機材料からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスの上に無機層を形成する工程と、
前記ブラックマトリクスと前記無機層とを概略同一形状にパターニングする工程と、
該工程の後に、有機樹脂からなる第３の層間絶縁膜を形成する工程と、
前記薄膜トランジスタのドレイン領域と電気的に連絡している画素電極を形成する工程とを有し、
前記画素電極と前記パターニングされたブラックマトリクスとが蓄積容量を形成していることを特徴とする。
【００４２】
また、本発明の構成の他の一つとして、絶縁表面を有する基板の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に表面が平坦な有機材料からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスをパターニングする工程と、
前記パターニングされたブラックマトリクスを陽極酸化する工程と、
該工程の後に、有機樹脂からなる第３の層間絶縁膜を形成する工程と、
前記薄膜トランジスタのドレイン領域と電気的に連絡している画素電極を形成する工程とを有し、
前記画素電極と前記パターニングされたブラックマトリクスとが蓄積容量を形成していることを特徴とする。
【００４３】
また、前記無機層は酸化珪素、窒化珪素または窒化酸化珪素からなることを特徴とする。
【００４４】
また、前記複数の絶縁膜の最も表面に近い層は平坦化された有機樹脂層であることを特徴とする。
【００４５】
このように、誘電率の大きい無機層をブラックマトリクスの上に設けることにより、単位面積当たりの容量を高めることが可能となる。
【００４６】
また、トップ容量型のブラックマトリクスは、有機樹脂に挟まれた導電層という構成である。無機層を形成することにより、ブラックマトリクスが有機樹脂のパーティクルに対して保護されショートすることが抑制することができた。
【００４７】
【発明の実施の形態】
本発明の構成で、無機層としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 およびこれらの積層膜等を用いることができる。特に誘電率が大きく、選択的にエッチングが可能な窒化珪素膜を用いることが好ましい。
【００４８】
これらの材料の誘電率の代表的な値を以下に示す。また、比較としてポリイミドおよびアクリルの誘電率も示す。
非晶質窒化珪素膜 ε＝７
非晶質酸化珪素膜 ε＝４
窒化酸化珪素膜 ε＝４．５〜５
ＤＬＣ膜 ε＝８〜１２
Ａｌ2 Ｏ3 ε＝８
Ｔａ2 Ｏ5 ε＝２０〜２７
ＴｉＯ2 ε＝３０〜４０
ポリイミド ε＝２．８〜３．４
アクリル ε＝３．２
【００４９】
無機層を設ける際に、その膜厚が重要になる。膜厚を薄くして電極間の距離を短くすることが好ましいが、蓄積容量の絶縁破壊電圧は少なくとも２０Ｖ以上としたい。
【００５０】
また、膜厚が１０〜３０ｎｍと薄くなると、均一な膜厚を得ることが難しくピンホールの発生などを引き起こす。
【００５１】
また、無機層の膜厚が厚くなると、ブラックマトリクスと無機層による段差が大きくなり、第３の層間絶縁膜によって平坦化が困難になる。そのため、第３の層間絶縁膜の膜厚も厚くすることになり、蓄積容量の減少を招く。そのため、無機層の膜厚は、ブラックマトリクスと無機層の合計の膜厚が７００ｎｍ以下、好ましくは５００ｎｍ以下とする。
【００５２】
そのため、窒化珪素膜を単層で用いるのであれば、少なくとも５０ｎｍ以上の膜厚を必要とする。ブラックマトリクスを２００ｎｍ設けた場合の窒化珪素膜は５０〜３００ｎｍとする。好ましくは、５０〜２００ｎｍ、更に好ましくは５０〜１００ｎｍの膜厚で用いる。
【００５３】
多層構造からなる無機層を用いるならば、ブラックマトリクス上に誘電率の大きいＤＬＣ膜を形成し、その上に窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜からなる上層を設けた構成を利用することが可能である。
【００５４】
このような構成を採ることにより、塩素系のエッチャントによるエッチングにより上層を選択的にエッチングした後に、酸素系のエッチャントによるエッチングによりＤＬＣ膜をエッチングする。このエッチングにより同時に、レジストのアッシングも行うことができ、他の多層構造に比べてより少ない工程でパターニングされた無機層を得ることができた。
【００５５】
また、酸化珪素膜は、誘電率ではポリイミドとさほど変わらないが、酸化珪素膜は絶縁性が高く漏洩電流が少ない。そのため、ショート等に対する高い信頼性が得ることができ、蓄積容量の絶縁膜として用いることは有効である。特に、無機層を多層構造とする際に、酸化珪素膜をその一つとして用いることは有効である。
【００５６】
また、ブラックマトリクスにＡｌ或いはＴａを用いた場合、陽極酸化を行うことにより、Ａｌ2 Ｏ3 やＴａ2 Ｏ5 を表面に形成すると、誘電率の大きい無機層が、ブラックマトリクスとの応力により発生するピーリングを少なくでき、自己整合的に形成できるため有効である。
【００５７】
更に、無機層をブラックマトリクスに接して配置するため、第３の層間絶縁膜である有機材料中に、０．５μｍ以下の大きさのパーティクルが残存することにより発生する表示不良を減少させることができた。
【００５８】
また、本願発明の作製方法としては、ブラックマトリクスをパターニングする前に無機層を成膜することを基本とする。つまり、無機層の形成後で第３の層間絶縁膜を形成する前に少なくとも１回のパターニング工程を有する。
【００５９】
ただし、前述のように陽極酸化膜を無機層として用いる場合はその限りではなく、パターニング後に陽極酸化膜を形成しても良い。
【００６０】
その結果、有機樹脂からなる第２の層間絶縁膜からのガスの放出を防ぐことが実現できた。
【００６１】
また、ブラックマトリクスと無機層を概略同一形状にパターニングすることにより、応力を緩和することができピーリングを抑制することができた。
【００６２】
以上の構成は、ブラックマトリクスと画素電極とからなる蓄積容量を例に説明したが、本発明の構成は、有機樹脂に挟まれた導電層に対して、パーティクルに対する問題を解消するために用いることが可能である。
【００６３】
有機樹脂に挟まれた導電層の例としては、第１の層間絶縁膜に有機樹脂を用いた場合のソース配線やドレイン電極が考えられる。
【００６４】
尚、本明細書中では、同一のマスクによりパターニングされた複数の膜に対して、概略同一形状を有していると認める。また、後述するように、無機層をひさし状に形成した場合のブラックマトリクスと無機層とは概略同一形状を有していると認める。
【００６５】
本明細書でいう電極とは、ＴＦＴのソース領域或いはドレイン領域と電気的に連絡を取るための部分の導電体を指す。また、ゲイトとしてＴＦＴ中で機能する部分の導電体を指す。
【００６６】
本明細書中でいう塩素系のエッチャントとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Ｃｌ2 、ＢＣｌ3 、ＳｉＣｌ4 、ＨＣｌ、ＣＣｌ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００６７】
更に、本明細書中でいうフッ素系のエッチャントとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2 、ＢＦ3 、ＳｉＦ4 、ＨＦ、ＣＦ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００６８】
また、本明細書中でいう酸素系のエッチャントとは、酸素を含む気体を指し、例えば、Ｏ2 、Ｏ3 等およびＯ2 、Ｏ3 等を酸素を含まない気体（例えばＮ2 、Ｈｅ等）で希釈したものを指す。
【００６９】
【実施例】
［実施例１］
図１に本明細書で開示する発明を利用したアクティブマトリクス型の液晶表示装置の一画素の概略上面図を示す。図中の１０７で示されるのがＴＦＴの半導体層であり、１２６がゲイト配線である。また、１２７で示されるのがソース配線であり、１２１がソース電極である。図中で、各配線上には太線で示すブラックマトリクス１２４が形成されている。そして、図中点線で示す画素電極１２９が、ドレイン電極１２２でＴＦＴと電気的に連絡している。
【００７０】
図中で太線と点線とで囲まれた右上がりの斜線部Ｙが、ブラックマトリクスと画素電極との重畳した領域となり、蓄積容量を形成している。
【００７１】
図２Ａに図１のＸ−Ｘ’部のＴＦＴ基板の概略断面図を示す。また、図４Ａ〜Ｃにその作製工程図を示す。
【００７２】
まず、図４Ａに示すように基板１０１に図示しない下地絶縁膜を形成する。基板として、ガラス基板、石英基板又は半導体基板を用いることができる。本実施例においてはガラス基板を用いる。また、基板に被処理面を十分に洗浄した石英基板を用いるならば下地絶縁膜は特に設けなくともよい。
【００７３】
また、下地絶縁膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜等を１００〜３００ｎｍの膜厚で利用することができる。本実施例では、プラズマＣＶＤ（Chemical Vapor Deposition ）法によって、ＴＥＯＳを原料に用いた酸化珪素膜を２００ｎｍの膜厚に形成する。
【００７４】
次に、下地酸化珪素膜上に半導体層を形成する。本実施例では、半導体層として、真性の非晶質珪素膜をプラズマＣＶＤ法によって２０〜１００ｎｍ、本実施例では５０ｎｍの膜厚に形成する。珪素膜は、プラズマＣＶＤ法の他にＬＰＣＶＤ（low Pressure CVD）法を用いてもよい。
【００７５】
本実施例では真性の非晶質珪素膜を作製したが、閾値制御のためにボロンを添加したＰ型の珪素膜やリンを添加したＮ型の珪素膜を用いてもよい。また、多結晶珪素膜や微結晶珪素膜を用いてもよい。更に、珪素膜以外に、化合物半導体、例えばＧａＡｓ、ＳｉX Ｇｅ1-X （０＜Ｘ＜１）、ＧａＰ、ＩｎＰ、ＩｎＳｂ、ＣｄＳ又はＰｂＳｅ等をＭＯＣＶＤ（Metal Organic CVD ）法で作製し、半導体層として用いることもできる。
【００７６】
そして、非晶質珪素膜にパターニングを施したマスク酸化珪素膜を設け、Ｎｉを添加する。このＮｉは、結晶化工程において、非晶質珪素膜の結晶化をより低温で行う触媒として機能する。その詳細な機構は特開平０８−７８３２９号に開示されている。
【００７７】
このようにして、選択的に珪素膜に添加されたＮｉ元素は、加熱アニールによって、結晶が添加部分から基板に平行な方向に横成長をする。本実施例では、５６０℃で１７時間結晶化を行う。
【００７８】
その後、マスク酸化珪素膜を除去し、新たにパターニングを施した酸化珪素膜を形成し、露出した部分の結晶性珪素膜にリンを添加する。このリンは、結晶化に用いたＮｉ元素を結晶性珪素膜からゲッタリングする効果を有している。リンによるゲッタリングの詳細は特願平０７−２１６６０８号に記載されている。
【００７９】
リンを１×１０17cm-3〜２×１０20cm-3、本実施例では５×１０19cm-3の濃度に添加した。その後、基板を５５０〜６５０℃、本実施例では６００℃に加熱することによりゲッタリングを行う。
【００８０】
こうして形成された結晶性珪素膜をパターニングし、珪素膜の上にゲイト絶縁膜を形成する。ゲイト絶縁膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜又はこれらの積層膜を１００〜３００ｎｍの膜厚で用いることができるが、本実施例では、ＳｉＨ4 とＮ2 Ｏとを用いたプラズマＣＶＤ法によって窒化酸化珪素膜を１２０ｎｍの膜厚としてゲイト絶縁膜とした。
【００８１】
その後、ゲイト配線となる金属をスパッタリングによって成膜し、パターニングを施すことにより、一部がゲイト電極１２０ａ、１２０ｂであるゲイト配線１２６を４００ｎｍの膜厚に形成する。本実施例では、ゲイト配線としてアルミニウム合金を用いたが、ゲイト配線用の材料にクロム、タンタル、モリブデンとタンタルの合金、ＴａとＡｌの積層又はクロムとアルミニウムの積層等を用いてもよい。
【００８２】
次に、ゲイト配線に陽極酸化を行い、陽極酸化膜を形成する。この陽極酸化膜は外側に形成された多孔質の陽極酸化膜と、内側に形成された緻密な陽極酸化膜との２種類を形成する。この２種類の陽極酸化膜によって、低不純物領域およびオフセット領域を形成する。詳細は特開平０７−１３５３１８号に記載されている。
【００８３】
続いて、ゲイト配線および陽極酸化膜の下の部分を除くゲイト絶縁膜をエッチングする。その後、外側に形成された多孔質の陽極酸化膜を除去する。この状態で、ゲイト配線をマスクとして自己整合的に不純物をドーピングする。本実施例では、不純物としてリンをドーピングし、Ｎ型のＴＦＴを作製した。Ｐ型のＴＦＴを形成したいときはリンの変わりにボロンをドーピングすれば良い。
【００８４】
その後、リンがドーピングされたソース領域、ドレイン領域、不純物添加領域を活性化するためにエキシマーレーザを照射する。このレーザー光として、ＸｅＣｌ、ＡｒＦ、ＫｒＦ、ＫｒＣｌ等を用いることができるが、本実施例ではＫｒＦを用いた発振波長２４８ｎｍのエキシマーレーザを用いて、線状スキャン方式で活性化を行った。
【００８５】
このＮ型ＴＦＴは、ゲイト電極１２０ａ、１２０ｂの下に形成されたチャネル領域１０２ａ、１０２ｂを有し、ゲイト絶縁膜１１０ａ、１１０ｂによってドーズ量が少なくなった低不純物領域１０６がソース１０３とチャネル１０２ａの間、不純物添加領域１０５とチャネル１０２ａ、１０２ｂの間およびドレイン１０４とチャネル１０２ｂの間に設けられており、緻密な陽極酸化膜１１５ａ、１１５ｂの下にはオフセット領域が形成されている。
【００８６】
こうして完成したＮ型ＴＦＴを覆って、第１の層間絶縁膜１１１を形成する。この第１の層間絶縁には無機材料、例えば酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、リン珪酸ガラス（ＰＳＧ）又はこれらの積層膜を用いることができるが、本実施例では、酸化珪素膜を９００ｎｍ形成して、第１の層間絶縁膜として用いる。
【００８７】
このようにして、図４Ａに示す構成を得る。そして、第１の層間絶縁膜にコンタクトホールを開口する。そして、ソース配線となる金属を成膜する。この金属として、アルミニウム、クロム、タンタル、モリブデンとタンタルの合金、タンタルとアルミニウムの積層、チタンとアルミニウムの積層又はクロムとアルミニウムの積層等を用いることができる。本実施例では、チタン／アルミニウム／チタンの積層膜を用いて、それぞれ１５００／３０００／１００ｎｍの膜厚にスパッタ法で形成した。
【００８８】
その後、ソース配線１２７にパターニングする。そして，コンタクトホールを介して、ソース配線の一部であるソース電極１２１とソース領域１０３とがコンタクトを形成する。また、同時にドレイン領域１０４に形成されたコンタクトホールを介して、ドレイン電極１２２が形成される。更に、図示はしていないが、このソース配線の形成において、ブラックマトリクスを接地電位にするための引き出し電極も形成する。
【００８９】
その後、第２の層間絶縁膜１１２としてポリイミドを設ける。成膜方法は、スピナーを用いたスピンコーティング法を利用することにより、容易に表面が平坦な被膜を得ることができる。スピナーにはフィルターを設けており、０．５μｍ以上の大きさのパーティクルを除去することができる。また、第２の層間絶縁膜にはポリイミドの他にアクリル或いは他の有機樹脂を使用することが可能である。また、第２の層間絶縁膜として無機材料からなる絶縁膜と有機樹脂からなる絶縁膜との積層構造も可能である。第２の層間絶縁膜は５００ｎｍ〜３．０μｍ、本実施例では１．０μｍの膜厚に成膜する。
【００９０】
続いて、ポリイミドを３００℃で１時間加熱することにより焼成する。こうして形成された平坦なポリイミド膜１１２の上に、ブラックマトリクス１２３としてＴｉをＲＦスパッタ法で、１５０℃に加熱しつつ２００ｎｍの膜厚に成膜する。このブラックマトリクス１２３は、蓄積容量の一方の電極となり、０Ｖの電位に保つため、後の工程でソース配線と同時に形成した引き出し電極と電気的に連絡する。
【００９１】
ブラックマトリクスとしては、チタン、アルミニウム、タンタル、クロム、窒化チタン等を適宜用いることができる。その膜厚も１００〜４００ｎｍの範囲で選択できる。
【００９２】
ブラックマトリクスにアルミニウム、タンタル、クロム、窒化チタンを設けるには、スパッタリングによって成膜することができる、特にＲＦスパッタ法を用いることが簡易である。また、蒸着法を用いて成膜することも可能である。
【００９３】
ブラックマトリクスを形成した後に、無機層１１８をブラックマトリクスの上に設ける。本実施例では、誘電率の大きい窒化珪素膜を単層、プラズマＣＶＤ法を用いて形成する。本実施例での諸条件は、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 を５sccm／３８sccm／８７sccmで用い、反応温度２５０℃で、１００ｎｍの膜厚に成膜する。
【００９４】
無機層１１８としては、窒化珪素膜の他に酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 、ＴａＮおよびこれらの積層膜等を用いることができる。
【００９５】
無機層１１８として酸化珪素膜を用いる場合は、本実施例のプラズマＣＶＤ法において反応ガスをＳｉＨ4 又はＴＥＯＳと酸素又はオゾンとを用いれば良い。窒化酸化珪素膜を用いる場合は、反応ガスをＳｉＨ4 とＮ2 Ｏまたは／およびＮ2 とすればよい。ＤＬＣ膜を用いる場合は、水素雰囲気中で炭素ターゲットをスパッタする方法や、イオンビーム堆積法、ＥＣＲ（electron cyclotron resonance）ＣＶＤ法を用いて炭化水素化物またはそれに加えて水素を反応ガスとして成膜すればよい。本実施例の無機層として、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 、ＴｉＯ2 またはＴａＮを利用する場合は、スパッタ法を用いて成膜すれば良い。
【００９６】
無機層に結晶性の被膜を用いると、結晶粒界によってピンホールや亀裂が生じ、表示不良やムラの原因になる可能性が高いため、蓄積容量に用いる無機層は均一な膜質の非晶質被膜が好ましい。そのため、無機層の成膜の際に、反応圧力を高くするまたは／および温度を低くするなどにより無機層を非晶質とすることが好ましい。
【００９７】
こうして、図４Ｂに示す構成を得る。その後、無機膜１１８の上にレジストを設け、パターニングを施すことによりブラックマトリクスのパターン１３０を形成する。
【００９８】
そして、無機層である窒化珪素膜をＲＩＥ（reactive ion etching）等による異方性のドライエッチングによってエッチングする。エッチャントとしてはフッ素系、本実施例ではＣＦ4 ／Ｏ2 を４０sccm／６０sccmで用いた。
【００９９】
無機膜が窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、Ｔａ2 Ｏ5 またはＴａＮの場合、エッチャントとしてフッ素系のエッチャントを用いれば良い。また、ＤＬＣ膜の場合であれば、エッチャントに酸素系を用いれば良い。
また、化学的に安定な物質、例えばＡｌ2 Ｏ3 やＴｉＯ2 等には、ＨｅイオンやＡｒイオン等を用いた物理的なエッチング（例えばイオンミリング）を利用することが可能である。
【０１００】
その後、同一のマスクでブラックマトリクスであるチタン膜をエッチングする。エッチャントとして塩素系のエッチャント、本実施例では、Ｃｌ2 ／ＢＣｌ3 ／ＳｉＣｌ4 を４０sccm／１０sccm／１８０sccmで用いた。
【０１０１】
また、Ｃｒ、Ａｌ、ＴｉＮをブラックマトリクスに用いた場合は、同様に塩素系のエッチャントを用いてエッチングすればよい。また、Ｔａを用いた場合は、フッ素系のエッチャントを用いてエッチングすれば良い。
【０１０２】
無機層を物理的なエッチングでパターンする場合に、同時にブラックマトリクスまでエッチングすることは有効である。また、無機層に用いた材料が、塩素系のエッチャントでエッチングできる場合は、同時にブラックマトリクスもエッチングすることができ工程を簡略化することができ効果的である。
【０１０３】
また、ブラックマトリクスをエッチングする際に塩素系のエッチャントを用いると、下地の有機樹脂からなる第２の層間絶縁膜１１２への影響を少なくすることが可能である。
【０１０４】
このように、無機層１１８を形成した後であって、且つ第３の層間絶縁膜１１３を形成する前に、少なくとも１回（本実施例では無機層とブラックマトリクスとで２回）のパターニング工程を有している。
【０１０５】
こうして、図２Ｃに示すようにパターニングされたブラックマトリクス１２４を得る。この後、パターン１３０をウェットエッチングで剥離する。そして、第３の層間絶縁膜１１３を形成する。本実施例では、再びポリイミドを０．３〜０．７μｍ、本実施例では、０．５μｍの膜厚にフィルター付きのスピナーを用いて塗布する。
【０１０６】
第３の層間絶縁膜１１３としては、表面に画素電極を形成するため平坦な膜が必要であり、ポリイミド、アクリル等の有機樹脂を用いることが可能である。また、第３の層間絶縁膜１１３を第２の層間絶縁膜１１２と同一材料を用いると、応力を抑制することができ、優れた密着性を得ることができる。更に、コンタクトホールの開口に際して、エッチングレートが等しいのでエッチング残りを減らすことができ、コンタクト不良を抑制することが可能であった。
【０１０７】
こうして形成された第３の層間絶縁膜の上にレジストを用いてパターンを形成し、コンタクトホールをパターニングする。本実施例では、ＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いてドライエッチングによって形成する。
【０１０８】
コンタクトホールの開口は、ウェットエッチングによっても形成することができるが、ドライエッチングで行う方がマージンを少なくでき、余分なスペースを減らすことができより好ましかった。また、このコンタクトホールを形成する際に、同時に引き出し線とブラックマトリクスとを電気的に連絡させるためのコンタクトホールを形成する。
【０１０９】
そして、レジストを除去して、画素電極となる導電膜を形成し、ドレイン電極１２２を介して、ＴＦＴのドレイン領域１０４と電気的に連絡をさせた。この導電膜には本実施例では、ＩＴＯ（Indium Tin Oxide）を用いた。同時に、この導電膜によって、ブラックマトリクスと引き出し線とを電気的に連絡させた。
【０１１０】
そして、導電膜をパターニングすることによって画素電極１２９を形成する。こうして、図２Ａに示すように本発明を利用した液晶表示装置のＴＦＴ基板を完成させる。
【０１１１】
こうして形成されたＴＦＴ基板を用いた液晶表示装置は、画素電極１２９とブラックマトリクス１２４との間に無機層１１８として窒化珪素膜が形成されている。このため、画素部の蓄積容量を増やすことができ、高いコントラストを得ることが可能となった。また、単位面積当たりの容量を大きくすることが実現できたため、ブラックマトリクスと、画素電極とによって形成される蓄積容量の面積を少なくすることができ、その結果、画素面積を広くすることができた。
【０１１２】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１１３】
本実施例では、ブラックマトリクス１２４と無機層１１８とを自己整合的に形成したため同一形状となっているが、図３Ｂに示すように、ブラックマトリクス１２４をパターニング工程で過剰にエッチングすることにより、無機層１１８をひさし型とした構成をとると、ブラックマトリクスの端部においても有機樹脂のパーティクルによるショートから保護することができ好ましかった。
【０１１４】
図３Ｂの中で、１２９が画素電極、１１３が第３の層間絶縁膜であり、領域Ｙが蓄積容量部となっている。
【０１１５】
また、本実施例では、ブラックマトリクスと無機層とを自己整合的に形成したため同一形状となっているが、ブラックマトリクスと無機層のマスクを変えることにより、異なるパターンとすることも、本発明の有機樹脂の上に良質の無機層を設けるという効果を損ねるものではない。
【０１１６】
尚、ブラックマトリクスと無機層のマスクを変えても、無機層のひさし型の部分を除いて、無機層の下にはブラックマトリクスが必ずあり、無機層の形成後であり、第３の層間絶縁膜の形成前に少なくとも１回のパターニング工程を有している。
【０１１７】
［実施例２］
本実施例は、図２Ｂにその構造を示すように、ドレイン領域と、画素電極との電気的な連絡をとるためのドレイン電極の一つに、第２のドレイン電極２２５をブラックマトリクスを利用した例である。その作製工程を図５Ａ〜Ｃに示す。
【０１１８】
まず、基板２０１として、表面を良く洗浄した石英基板を用いる。そして、基板２０１の上に非晶質の珪素膜を８０ｎｍの膜厚にＬＰＣＶＤ法を用いて成膜する。
【０１１９】
そして、実施例１と同様にしてＮｉを添加して結晶化を行う。その後、ＨＣｌを１〜１０ｖｏｌ％含む酸素雰囲気中で８５０〜１１００℃に加熱することにより、熱酸化膜を形成する。本実施例では、ＨＣｌが３ｖｏｌ％、９５０℃、３０分の条件で熱酸化膜を形成する。こうすることにより、Ｎｉ元素が塩素によって熱酸化膜中にゲッタリングされる。
【０１２０】
そして、この熱酸化膜を除去する。その後、少なくともＴＦＴのチャネルとなる領域にボロンを添加する。このボロンは、ＴＦＴの閾値制御のために添加する。本実施例では、６×１０13ｃｍ-3のドーズ量添加する。
【０１２１】
こうして形成された結晶性の珪素膜にパターニングを施す。そして、結晶性珪素膜の上にゲイト絶縁膜として、ＳｉＨ4 とＮ2 Ｏを用いたプラズマＣＶＤ法によって、窒化酸化珪素膜を成膜する。本実施例では、１００ｎｍの膜厚に成膜する。そして、再びＨＣｌを１〜１０ｖｏｌ％含む酸素雰囲気中で８５０〜１１００℃に加熱することにより、熱酸化膜を形成する。この熱酸化膜は結晶性の珪素膜と窒化酸化珪素膜との間に形成されることによって、ゲイト絶縁膜の耐圧を大きく向上できる。
【０１２２】
そして、ゲイト配線となる金属膜をスパッタ法により成膜する。本実施例ではＡｌを用いて、４００ｎｍの膜厚に成膜する。そして、実施例１と同様に、ゲイト配線にパターニングし、２種類の陽極酸化膜を形成する。その後、ゲイト絶縁膜をゲイト配線および陽極酸化膜をマスクとしてエッチングすることにより、窒化酸化珪素膜よりなるゲイト絶縁膜２１０”ａ、２１０”ｂと熱酸化膜よりなるゲイト絶縁膜２１０’ａ、２１０’ｂが形成される。
【０１２３】
そして、実施例１と同様に多孔質の陽極酸化膜を除去し、リンを添加することにより、Ｎ型のＴＦＴを形成する。このＮ型のＴＦＴは、ゲイト電極２２０ａ、２２０ｂの下に形成されたチャネル領域２０２ａ、２０２ｂと、ゲイト絶縁膜によってドーズ量が少なくなった低不純物領域２０６が、ソース２０３とチャネル２０２ａの間、不純物添加領域２０５とチャネル２０２ａ、２０２ｂの間およびドレイン２０４とチャネル２０２ｂの間に設けられており、緻密な陽極酸化膜２１５ａ、２１５ｂの下にはオフセット領域が形成されている。
【０１２４】
このＮ型ＴＦＴの上に第１の層間絶縁膜を形成する。本実施例では、第１の層間絶縁膜として酸化珪素膜２１１’とリン珪酸ガラス膜２１１”との積層膜を用いる。酸化珪素膜は、ＴＥＯＳとＯ2 を用いたプラズマＣＶＤ法により１００ｎｍの膜厚に形成する。そしてその上にリン珪酸ガラス膜をＴＥＯＳとＰＨ3 とＯ2 を用いたプラズマＣＶＤ法により、８００ｎｍの膜厚に形成する。
【０１２５】
そして、コンタクトホールを開口して、ソース配線となる金属を形成する。本実施例では、実施例１と同様のＴｉ／Ａｌ／Ｔｉを用いた。そして、パターニングを施すことにより、ソース配線とソース領域２０３とがコンタクトしているソース電極２２１が形成される。同時に、ドレイン領域２０４と電気的に連絡している第１のドレイン電極２２２とが形成される。
【０１２６】
この工程において、実施例１と同様に画素部の外にはブラックマトリクスを接地電位とするための引き出し電極がＴｉ／Ａｌ／Ｔｉにより形成される。
【０１２７】
次に、第２の層間絶縁膜２１２として、アクリルを０．６〜２．０μｍ、本実施例では１．２μｍ設ける。アクリルは、スピナーを用いたスピンコーティング法により、平坦な表面を有する第２の層間絶縁膜を得る。そして、２５０℃で１時間加熱することによりアクリルを焼成する。
【０１２８】
この第２の層間絶縁膜に、ドレイン領域と電気的に連絡をとるためのコンタクトホールを形成する。この工程は、フッ素系のエッチャントを用いたドライエッチングにより行う。同時に、ブラックマトリクスと引き出し電極とが電気的に連絡をとるためのコンタクトホールを開口する。
【０１２９】
そして、ブラックマトリクスとしてＴａを１００〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。次に、ブラックマトリクスの上にレジストを設けパターニングすることによりパターン２３０を形成する。
【０１３０】
パターン２３０をマスクとして、フッ素系のエッチャントを用いてブラックマトリクスに異方性のドライエッチングを施す。この工程で、図示していないがフッ素系のエッチャントにより第２の層間絶縁膜２１２もわずかにエッチングされ膜厚が薄くなる。
【０１３１】
こうして、図５Ｂに示すように、ブラックマトリクスのパターン２２４と、第２のドレイン電極２２５が形成される。また、ブラックマトリクスと引き出し電極とが電気的に連絡する。
【０１３２】
次に、レジストのパターン２３０を除去し、ブラックマトリクス２２４を陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 ２１８を７０〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。
【０１３３】
本実施例では、パターニング後に陽極酸化を施すため、ブラックマトリクス２２４と第２のドレイン電極２２５とが電気的に連絡していない。そのため、陽極酸化によってブラックマトリクスの外部にさらされた表面には陽極酸化膜が形成されるが、第２のドレイン電極２２５には陽極酸化膜が形成されない。その結果、画素電極と第２のドレイン電極２２５とのコンタクトホールの形成を容易にすることができる。
【０１３４】
本実施例では、ブラックマトリクスをパターニングしてから陽極酸化を行ったが、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成してもよい。特に、無機層として陽極酸化膜と他の無機層との積層構造とするときには、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成後、他の無機層、例えば酸化珪素膜を形成する必要がある。
【０１３５】
こうして図５Ｃに示す状態を得る。次に、第３の層間絶縁膜２１３として再びアクリルを形成する。アクリルはスピナーを用いて、０．２〜０．７μｍ、本実施例では０．３μｍの膜厚に形成後２５０℃で焼成してアクリルを成膜する。
【０１３６】
続いて、第２のドレイン電極２２５へのコンタクトホールを開口するために、アクリルをドライエッチングする。エッチングは、フッ素系のエッチャントを用いて行う。注意すべき点は、第２のドレイン電極であるＴａもフッ素系のエッチャントによりエッチングされるため、選択比を取れるようにエッチャントを工夫する必要がある。本実施例ではＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いる。
【０１３７】
次に、画素電極となる導電膜としてＩＴＯを成膜し、パターニングを施す。こうして図２Ｂに示すように、ドレイン領域２０４と第１のドレイン電極２２２および第２のドレイン電極２２５を介して電気的に接続した画素電極２２９を形成することができた。
【０１３８】
また、図２Ｂ中の領域Ｙで示されるのが、画素電極２２９とブラックマトリクス２２４とで形成される蓄積容量である。本実施例では、第２および第３の層間絶縁膜としてアクリルを用いるため、ポリイミドと比較して平坦性の優れた層間絶縁膜を得ることができる。
【０１３９】
また、本実施例では、陽極酸化膜を無機層２１８として用いたため、誘電率の大きい無機層を残留応力によるピーリング等を起こさずに形成することができた。更に、パターニング後に陽極酸化を行ったためブラックマトリクスの外部表面の全面に陽極酸化膜を形成することができ、パーティクル等により発生する表示不良を更に低減させることができた。
【０１４０】
なお、本実施例のように、第２のドレイン電極２２５を設けることは、第２の層間絶縁膜と第３の層間絶縁膜とのエッチング速度の違いを考慮する必要がなく有効である。
【０１４１】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１４２】
［実施例３］
本実施例は、図３Ａにその構成を示すように逆スタガー型のＴＦＴを用いた例である。また、本実施例では、無機層を積層構造とした例である。図６Ａ〜Ｃにその作製工程を示す。
【０１４３】
まず、図６Ａに示すように、基板３０１上にゲイト電極３２０ａ、３２０ｂを形成する。本実施例では、基板として、下地酸化珪素膜を１００ｎｍ設けたガラス基板を用いた。また、ゲイト配線としてはスパッタ法で成膜したＴａをパターニングすることにより形成した。
【０１４４】
続いて、ゲイト配線を陽極として、リン酸アンモニウム水溶液を電界溶液とした陽極酸化によって陽極酸化膜３１５ａ、３１５ｂを形成する。この陽極酸化膜Ｔａ2 Ｏ5 は、５０〜３００ｎｍ、本実施例では１００ｎｍ成膜し、ゲイト絶縁膜の一つとして機能する。
【０１４５】
そして、窒化珪素膜をゲイト絶縁膜３１０として、１５０ｎｍの膜厚に成膜する。その後、半導体層として非晶質珪素膜をプラズマＣＶＤ法を用いて５０ｎｍの膜厚に成膜する。
【０１４６】
その後、エキシマーレーザを照射することにより非晶質珪素膜を結晶化する。本実施例では、ＸｅＣｌを用いた波長３０８ｎｍのレーザを用いて、室温中で３０Ｈｚ、２００〜４００ｍＪ／ｃｍ2 、本実施例では３００ｍＪ／ｃｍ2 の条件で線状に照射し、走査することにより結晶化を行う。
【０１４７】
次に、結晶化した珪素膜をパターニングし、島状の結晶性珪素膜を形成する。
【０１４８】
こうして形成された島状の結晶性珪素膜の上にレジストを形成し、ガラス基板側から露光することにより、ゲイト配線をマスクとするパターンを得ることができる。続いて、このパターンをマスクとして不純物を添加する。
【０１４９】
本実施例では、不純物としてリンを５×１０14cm-3のドーズ量で添加した。そして、再びエキシマーレーザを照射することによりソース、ドレインを活性化する。本実施例では、波長が２４８ｎｍのＫｒＦレーザを用いて２５０ｍＪ／ｃｍ2 の条件で照射する。
【０１５０】
こうして、ソース領域３０３、ドレイン領域３０４および不純物添加領域３０５と、ゲイト電極３２０ａ、３２０ｂの上に形成されたチャネル領域３０２ａ、３０２ｂとを有したＮ型のＴＦＴを得る。
【０１５１】
次に、第１の層間絶縁膜３１１として酸化珪素膜をプラズマＣＶＤ法で４００〜１２００ｎｍ、本実施例では６００ｎｍの膜厚に形成することにより、図６Ａに示す状態を得る。
【０１５２】
そして、実施例１と同様に、第１の層間絶縁膜にコンタクトホールを形成し、ソース配線を形成する。こうして、ソース電極３２１とドレイン電極３２２が形成される。同時に、ブラックマトリクスの引き出し電極も形成する。
【０１５３】
続いて、第２の層間絶縁膜として酸化珪素膜とポリイミドの積層膜を形成する。酸化珪素膜３１２’はプラズマＣＶＤ法によりＴＥＯＳとＯ2 から２００ｎｍ形成される。また、ポリイミド３１２”はスピナーを用いたスピンコーティング法により０．８μｍ形成される。
【０１５４】
こうして形成された表面が平坦な第２の層間絶縁膜の上にブラックマトリクス３２３を設ける。本実施例ではブラックマトリクス３２３としてＣｒをスパッタ法を用いて２００ｎｍ形成する。
【０１５５】
更に、図６Ｂに示すようにブラックマトリクスの上に無機層を２層設ける。本実施例では、第１の無機層３１８としてＤＬＣ膜を第２の無機層３１９として酸化珪素膜を設ける。
【０１５６】
ＤＬＣ膜３１８は、炭化水素をイオン源としたイオンビーム堆積法を用いて５０ｎｍの膜厚に形成する。その後、酸化珪素膜３１９をＳｉＨ4 とＯ2 を用いたプラズマＣＶＤ法により１００ｎｍの膜厚に形成する。
【０１５７】
そして、レジストを塗布し、パターニングすることによりパターンを形成する。続いて、パターンをマスクとしてフッ素系のエッチャントを用いてドライエッチングすることにより酸化珪素膜３１９をエッチングする。そして、エッチャントを酸素系のエッチャントとして、ＤＬＣ膜３１８のエッチングとパターンのアッシングを同時に行う。
【０１５８】
次に、無機層をマスクとして塩素系のエッチャントを用いたドライエッチングにより、ブラックマトリクス３２３をパターニングする。こうして、図６Ｃに示すようにパターニングされたブラックマトリクス３２４を得る。
【０１５９】
このように、無機層３１８、３１９を形成した後であって、且つ第３の層間絶縁膜３１３を形成する前に、少なくとも１回（本実施例では無機層を２層とブラックマトリクスとで３回）のパターニング工程を有している。
【０１６０】
続いて、第３の層間絶縁膜３１３として、アクリルを０．３μｍの膜厚に形成する。アクリルは、スピナーを用いたスピンコーティング法で形成する。
【０１６１】
そして、第２の層間絶縁膜３１２’、３１２”と第３の層間絶縁膜３１３に、ドレイン電極３２２へのコンタクトホールを開口する。このエッチングは、フッ素系のエッチャントを用いたドライエッチングにより行う。そして、画素電極３２９としてＩＴＯを形成し図３Ａに示す状態を得る。
【０１６２】
こうして、形成された液晶表示装置のＴＦＴ基板は、領域Ｙで示す蓄積容量を有している。この蓄積容量には、無機層としてＤＬＣ膜と酸化珪素膜の積層構造となっており、単位面積当たりの容量を増やすことができ、且つ漏洩電流も少なくすることができた。
【０１６３】
また、ＤＬＣ膜をエッチングする際にパターンをアッシングすることができたため、多層としたことによる工程数の増加を減らすことができた。
【０１６４】
本実施例では、画素電極としてＩＴＯを用いた透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【０１６５】
本実施例では、ブラックマトリクス３２４と無機層３１８、３１９とを自己整合的に形成したため同一形状となっているが、ブラックマトリクスをパターニング工程で過剰にエッチングすることにより、少なくとも無機層の一つをひさし型とした構成をとると、ブラックマトリクスの端部においても有機樹脂のパーティクルによるショートから保護することができ好ましかった。
【０１６６】
本実施例では、ソース配線と同時に形成したドレイン電極だけを設けた構成であるが、実施例２で概略説明したように、ブラックマトリクスを用いた第２のドレイン電極を設けた構成としてもよい。
【０１６７】
なお、本実施例のように、第２の層間絶縁膜３１２’、３１２”が積層である場合や第２の層間絶縁膜と第３の層間絶縁膜とが異なる場合に第２のドレイン電極を設けることは、エッチング速度の違いを考慮する必要がなく有効である。
【０１６８】
［実施例４］
本実施例は、画素部に本発明の構成を利用した液晶表示装置の利用例を示す。図７Ａ〜Ｆにその利用例の概略図を示す。
【０１６９】
図７ＡはＰＤＡの情報表示部に本発明を利用した液晶表示装置を利用した例である。本体２００１は、表示装置２００５、集積化回路２００６およびカメラ部を有している。ここで、表示装置２００５のブラックマトリクスと画素電極との間には無機層が挟まれている。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７０】
図中の２００２は、画像を入力するためのカメラ部であり、操作スイッチ２００４で操作する。受像部２００３は、ＣＣＤ素子やＣＭＯＳ固体撮像素子で構成されている。
【０１７１】
図７ＢはＨＭＤ（Head Mounted Display）の表示部に本発明を利用した液晶表示装置を利用した例である。本体２１０１は、表示装置２１０２およびバンド部２１０３から構成されている。ここで、表示装置２１０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７２】
図７Ｃはカーナビゲーションシステムの表示部に本発明を利用した液晶表示装置を利用した例である。本体２２０１は、表示装置２２０２、操作スイッチ２２０３およびアンテナ２２０４から構成されている。ここで、表示装置２２０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７３】
図７ＤはＰＨＳの情報表示部に本発明を利用した液晶表示装置を利用した例である。本体２３０１は、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５およびアンテナ２３０６から構成されてから構成されている。ここで、表示装置２３０４に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７４】
図７Ｅはビデオカメラの表示部に本発明を利用した液晶表示装置を利用した例である。本体２４０１は、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６および集積化回路２４０７から構成されている。ここで、表示装置２４０２に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７５】
図７Ｆはプロジェクタに本発明を利用した液晶表示装置を利用した例である。本体２５０１は、光源２５０２、表示装置２５０３、光学系２５０４およびスクリーン２５０５から構成されてから構成されている。ここで、表示装置２５０３に本発明の構成を利用している。具体的には、実施例１乃至３のＴＦＴ基板を利用している。
【０１７６】
【発明の効果】
このように、ブラックマトリクスと画素電極との間に無機層を設けることにより、従来よりも単位面積当たりの容量が大きい蓄積容量を設けることができ、従来の無機層を設けない液晶表示装置に比べて、本発明を用いて作製した液晶表示装置は、コントラスト比が２０〜３０％向上した。
【０１７７】
また、単位面積当たりの容量が大きくなったため、蓄積容量に用いる面積を小さくすることができ、その結果、開口率を大きくすることが実現できた。また、本発明を用いることにより、従来と同じパネルサイズで、より高精細化を実現することが可能となる。
【０１７８】
さらに、無機層を設けることによって、従来、第３の層間絶縁膜である有機樹脂のパーティクルによる表示不良を従来の１／１０に減らすことができた。ＳＸＧＡのパネルは約１３０万画素を有しているが、０．５μｍ以下のパーティクルによる表示不良を数個以内に抑えることができた。また、無機層を設けたことにより、パーティクルの影響が緩和され、第３の層間絶縁膜の膜厚を薄くすることが可能となり、更に、蓄積容量を大きくすることができる。
【０１７９】
また、ブラックマトリクスに限らず、有機樹脂に挟まれた導電層に対して、無機層を設けることにより、パーティクルによるショートを防止することができる。
【０１８０】
ブラックマトリクスと無機層を自己整合的に形成したことにより、無機層の応力を緩和することができ、ピーリングを減らすことができる。
【図面の簡単な説明】
【図１】 本発明の構成の上面図
【図２】 本発明の構成の断面図
【図３】 本発明の構成の断面図
【図４】 本発明の構成の作製工程図
【図５】 本発明の構成の作製工程図
【図６】 本発明の構成の作製工程図
【図７】 本発明の構成を有する表示装置の利用例
【図８】 従来の構成の断面図
【図９】 コンタクトホール形状図
【符号の説明】
１０１ 基板
１０２ チャネル領域
１０３ ソース領域
１０４ ドレイン領域
１０５ 不純物添加領域
１０６ 低不純物領域
１０７ 半導体層
１１０ ゲイト絶縁膜
１１１ 第１の層間絶縁膜
１１２ 第２の層間絶縁膜
１１３ 第３の層間絶縁膜
１１５ 陽極酸化膜
１１８ 無機層
１２０ ゲイト電極
１２１ ソース電極
１２２ ドレイン電極
１２３ ブラックマトリクス
１２４ パターニングしたブラックマトリクス
１２６ ゲイト配線
１２７ ソース配線
１２９ 画素電極
１３０ レジスト
２０１ 基板
２０２ チャネル領域
２０３ ソース領域
２０４ ドレイン領域
２０５ 不純物添加領域
２０６ 低不純物領域
２１０ ゲイト絶縁膜
２１１ 第１の層間絶縁膜
２１２ 第２の層間絶縁膜
２１３ 第３の層間絶縁膜
２１５ 陽極酸化膜
２１８ 無機層
２２０ ゲイト電極
２２１ ソース電極
２２２ 第１のドレイン電極
２２４ パターニングしたブラックマトリクス
２２５ 第２のドレイン電極
２２９ 画素電極
２３０ レジスト
３０１ 基板
３０２ チャネル領域
３０３ ソース領域
３０４ ドレイン領域
３０５ 不純物添加領域
３１０ ゲイト絶縁膜
３１１ 第１の層間絶縁膜
３１２ 第２の層間絶縁膜
３１３ 第３の層間絶縁膜
３１５ 陽極酸化膜
３１８ 無機層
３１９ 無機層
３２０ ゲイト電極
３２１ ソース電極
３２２ ドレイン電極
３２３ ブラックマトリクス
３２４ パターニングしたブラックマトリクス
３２９ 画素電極
８０１ 基板
８０２ チャネル領域
８０３ ソース領域
８０４ ドレイン領域
８０５ 不純物添加領域
８１０ ゲイト絶縁膜
８１１ 第１の層間絶縁膜
８１２ 第２の層間絶縁膜
８１３ 第３の層間絶縁膜
８２０ ゲイト電極
８２１ ソース電極
８２２ 第１のドレイン電極
８２４ パターニングしたブラックマトリクス
８２５ 第２のドレイン電極
８２９ 画素電極
９０４ ドレイン領域
９１２ 第２の層間絶縁膜
９１３ 第３の層間絶縁膜
９１８ 窒化珪素膜
Claims (8)
- 表面が平坦な有機樹脂からなる層間絶縁膜の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスの上面に接する層は、無機層からなり、
前記無機層は前記ブラックマトリクスの上面のみに接して設けられ、前記ブラックマトリクスと概略同一形状にパターニングされていることを特徴とする液晶表示装置。 - 表面が平坦な有機樹脂からなる層間絶縁膜の上に形成された、ブラックマトリクスと画素電極とから構成される蓄積容量を有する液晶表示装置において、
前記ブラックマトリクスと画素電極との間に複数の絶縁膜が配設され、
前記複数の絶縁膜の前記ブラックマトリクスの上面に接する層は、無機層からなり、
前記無機層は前記ブラックマトリクスと概略同一形状にパターニングされており、
前記複数の絶縁膜の最も表面に近い層は平坦化された有機樹脂層であり、
前記ブラックマトリクスの側面は、前記有機樹脂層に接していることを特徴とする液晶表示装置。 - 請求項１または請求項２において、前記無機層は酸化珪素、窒化珪素または窒化酸化珪素からなることを特徴とする液晶表示装置。
- 請求項１において、前記複数の絶縁膜の最も表面に近い層は平坦化された有機樹脂層であることを特徴とする液晶表示装置。
- 請求項１乃至４のいずれか一において、前記有機樹脂はポリイミドまたはアクリルからなることを特徴とする液晶表示装置。
- 絶縁表面を有する基板の上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタの上に有機樹脂からなる層を形成する第２の工程と、
前記有機樹脂からなる層の上に導電層を形成する第３の工程と、
前記導電層の上に少なくとも１層の無機層を形成する第４の工程と、
前記導電層と前記無機層とを概略同一形状にパターニングする第５の工程と、
前記第５の工程の後に、平坦化された有機樹脂層を設ける第６の工程とを有することを特徴とする液晶表示装置の作製方法。 - 絶縁表面を有する基板の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に表面が平坦な有機樹脂からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスの上に無機層を形成する工程と、
前記ブラックマトリクスと前記無機層とを概略同一形状にパターニングする工程と、
前記パターニングする工程の後に、有機樹脂からなる第３の層間絶縁膜を形成する工程と、
前記薄膜トランジスタのドレイン領域と電気的に接続している画素電極を形成する工程とを有し、
前記画素電極と前記パターニングされたブラックマトリクスとが蓄積容量を形成していることを特徴とする液晶表示装置の作製方法。 - 請求項６または請求項７において、前記無機層は酸化珪素、窒化珪素または窒化酸化珪素からなることを特徴とする液晶表示装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27344597A JP3919900B2 (ja) | 1997-09-19 | 1997-09-19 | 液晶表示装置およびその作製方法 |
| US09/153,845 US6104461A (en) | 1997-09-19 | 1998-09-16 | Liquid crystal display device for preventing short circuits and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27344597A JP3919900B2 (ja) | 1997-09-19 | 1997-09-19 | 液晶表示装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1195261A JPH1195261A (ja) | 1999-04-09 |
| JP3919900B2 true JP3919900B2 (ja) | 2007-05-30 |
Family
ID=17528017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27344597A Expired - Lifetime JP3919900B2 (ja) | 1997-09-19 | 1997-09-19 | 液晶表示装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104461A (ja) |
| JP (1) | JP3919900B2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3784491B2 (ja) | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| US6486933B1 (en) * | 1998-03-12 | 2002-11-26 | Samsung Electronics Co., Ltd. | Liquid crystal display with preventing vertical cross-talk having overlapping data lines |
| JPH11307782A (ja) * | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100312753B1 (ko) * | 1998-10-13 | 2002-04-06 | 윤종용 | 광시야각액정표시장치 |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| JP3378820B2 (ja) * | 1999-01-20 | 2003-02-17 | 三洋電機株式会社 | 垂直配向型液晶表示装置 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7821065B2 (en) * | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6531993B1 (en) | 1999-03-05 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device |
| US6690434B1 (en) | 1999-03-15 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display device |
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| JP4298131B2 (ja) * | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP3826618B2 (ja) * | 1999-05-18 | 2006-09-27 | ソニー株式会社 | 液晶表示装置 |
| US6583471B1 (en) * | 1999-06-02 | 2003-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having first and second insulating films |
| TW459275B (en) * | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| US6563482B1 (en) | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2001092426A (ja) * | 1999-07-21 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| KR100326881B1 (ko) * | 1999-10-15 | 2002-03-13 | 구본준, 론 위라하디락사 | 액정표시소자 및 그 제조방법 |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6646692B2 (en) * | 2000-01-26 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
| US6825488B2 (en) * | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6580475B2 (en) | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7804552B2 (en) * | 2000-05-12 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP2002311448A (ja) * | 2001-02-06 | 2002-10-23 | Advanced Display Inc | 液晶表示装置及びその製造方法 |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| KR100443831B1 (ko) | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
| JP4338948B2 (ja) * | 2002-08-01 | 2009-10-07 | 株式会社半導体エネルギー研究所 | カーボンナノチューブ半導体素子の作製方法 |
| US20050186690A1 (en) * | 2004-02-25 | 2005-08-25 | Megic Corporation | Method for improving semiconductor wafer test accuracy |
| US8305507B2 (en) | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| JP4934599B2 (ja) * | 2007-01-29 | 2012-05-16 | キヤノン株式会社 | アクティブマトリクス表示装置 |
| US8456586B2 (en) * | 2009-06-11 | 2013-06-04 | Apple Inc. | Portable computer display structures |
| US8408780B2 (en) * | 2009-11-03 | 2013-04-02 | Apple Inc. | Portable computer housing with integral display |
| US8743309B2 (en) * | 2009-11-10 | 2014-06-03 | Apple Inc. | Methods for fabricating display structures |
| WO2011145633A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8583187B2 (en) * | 2010-10-06 | 2013-11-12 | Apple Inc. | Shielding structures for wireless electronic devices with displays |
| US8467177B2 (en) | 2010-10-29 | 2013-06-18 | Apple Inc. | Displays with polarizer windows and opaque masking layers for electronic devices |
| US9143668B2 (en) | 2010-10-29 | 2015-09-22 | Apple Inc. | Camera lens structures and display structures for electronic devices |
| KR102019191B1 (ko) * | 2013-02-28 | 2019-09-09 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| CN111937490B (zh) * | 2018-04-20 | 2023-07-18 | 堺显示器制品株式会社 | 有机el装置及其制造方法 |
| US11637919B2 (en) | 2019-12-03 | 2023-04-25 | Apple Inc. | Handheld electronic device |
| US11503143B2 (en) | 2019-12-03 | 2022-11-15 | Apple Inc. | Handheld electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538086B2 (ja) * | 1990-01-11 | 1996-09-25 | 松下電器産業株式会社 | 液晶表示デバイスおよびその製造方法 |
| US5056895A (en) * | 1990-05-21 | 1991-10-15 | Greyhawk Systems, Inc. | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields |
| JP2770763B2 (ja) * | 1995-01-31 | 1998-07-02 | 日本電気株式会社 | アクティブマトリクス液晶表示装置 |
| JP3349332B2 (ja) * | 1995-04-28 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反射式空間光変調素子配列及びその形成方法 |
| KR100386203B1 (ko) * | 1996-02-29 | 2003-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학장치및그제조방법 |
-
1997
- 1997-09-19 JP JP27344597A patent/JP3919900B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-16 US US09/153,845 patent/US6104461A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1195261A (ja) | 1999-04-09 |
| US6104461A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3919900B2 (ja) | 液晶表示装置およびその作製方法 | |
| JP3980156B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4376979B2 (ja) | 半導体装置の作製方法 | |
| US6972263B2 (en) | Fabricating a tapered hole incorporating a resinous silicon containing film | |
| JP4318768B2 (ja) | 半導体装置の作製方法 | |
| US6338988B1 (en) | Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step | |
| JPH0945927A (ja) | 半導体装置 | |
| KR100879040B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
| US5757030A (en) | Thin film transistor with an insulating film having an increased thickness on a periphery of a semiconductor island | |
| WO2010119689A1 (ja) | 半導体装置およびその製造方法 | |
| JP2003084687A (ja) | 半導体装置およびその作製方法 | |
| JPH0992838A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4132556B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH09162415A (ja) | 半導体装置およびその作製方法 | |
| JPH11261075A (ja) | 半導体装置およびその作製方法 | |
| US20070263130A1 (en) | Liquid crystal display and manufacturing method therefor | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| JP3980117B2 (ja) | 半導体装置の作製方法 | |
| JP5117711B2 (ja) | 表示装置とその製造方法 | |
| JP2000174280A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| JP4628393B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JP5046445B2 (ja) | 半導体装置の作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| US8647980B2 (en) | Method of forming wiring and method of manufacturing semiconductor substrates | |
| JP5419730B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |