KR100722771B1 - 반도체 메모리 장치의 리페어 회로 및 방법 - Google Patents

Abstract

반도체 메모리 장치의 포스트 리페어 회로 및 그 동작 방법이 개시된다. 포스트 리페어 회로는 제어신호에 응답해서 로우 어드레스 또는 컬럼 어드레스를 생성하는 어드레스 발생부, 패키징 후 불량 어드레스를 저장하는 전기적 어드레스 퓨즈부, 상기 불량 어드레스 정보가 로우성인지 컬럼성인지를 결정하는 선택신호를 발생하는 로우/컬럼 선택 전기적 퓨즈부, 상기 선택신호의 제 1상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 로우 어드레스를 비교하는 로우 리페어 제어부 및 상기 선택신호의 제 2상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 컬럼 어드레스를 비교하는 컬럼 리페어 제어부를 구비한다. 하나의 어드레스 전기적 퓨즈박스를 이용하여 패키징 후 선택적으로 로우 및 컬럼 리페어를 가능하게 하므로 레이아웃 증가를 최소화하며 포스트 리페어의 효율을 증가 시킬 수 있는 장점이 있다.

Description

반도체 메모리 장치의 리페어 회로 및 방법 {Repair circuit for semiconductor memory device and method thereof}

도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치의 리페어 블록도이다.

도 2는 본 발명의 일실시예에 따른 도 1의 전기적 퓨즈 블록의 상세 회로도이다.

도 3A 및 3B는 각각 도1의 로우 리페어 제어부 및 컬럼 리페어 제어부의 내부 블록도를 나타낸다.

도 4A 및 도 4B는 각각 도 3의 어드레스 비교부를 제외한 로우 리페어 제어부의 상세 회로도 및 도 3의 어드레스 비교부를 제외한 컬럼 리페어 제어부의 상세 회로도이다.

도 5A 및 도 5B는 각각 도 3의 로우 리페어 제어부의 로우 어드레스 비교부 및 도 3의 컬럼 리페어 제어부의 컬럼 어드레스 비교부의 회로도이다.

본 발명은 반도체 메모리장치의 리페어 회로 및 그 동작 방법에 관한 것으로 서, 특히, 패키징 후의 불량 메모리 셀의 리페어 효율을 증가시킬 수 있는 반도체 메모리 장치의 리페어 회로 및 그 방법에 관한 것이다.

반도체 메모리 장치는 다수의 메모리 셀을 포함하는 메인 메모리 어레이와 리페어용 메모리 셀을 포함하는 리던던트 메모리 어레이를 포함한다. 이상적으로는 메모리 장치의 메인 메모리 어레이의 모든 메모리 셀들이 정상 동작하는 것이 바람직하나, 메모리 제조 공정상 또는 전기적 특성에 의해 메인 메모리 어레이에는 결함이 있는 불량 메모리 셀들을 포함하게 된다. 상기 리페어용 메모리 셀은 메인 메모리 셀에 결함이 발견되었을 때 이를 대체하여 양품의 메모리 장치를 제조하는 데 사용된다.

일반적으로 메모리 장치의 웨에퍼 제조 공정이 완료되면 메모리 셀의 정상여부를 일련의 테스트 과정을 통해 테스트 한다. 테스트 후 결함이 있는 메인 메모리 셀은 리페어 과정을 거쳐 웨이퍼 상태에서 리페어용 메모리 셀로 대체 된다.

또한 메모리 셀들의 불량 발생 형태는 로우 방향성을 갖는 로우성 불량과 컬럼 방향성을 갖는 컬럼성 불량의 형태 등으로 나타난다. 메모리 장치는 로우성 불량과 컬럼성 불량을 리페어할 수 있도록 로우 리페어 회로 및 컬럼 리페어 회로를 각각 구비하고 있어야 한다.

리페어 기술에는 상기에서 언급한 웨이퍼 상태에서 리페어가 진행되는 Before Package Repair(이하 BPR이라 한다)와 메모리 장치가 패키징 된 후에 진행되는 Post Package Repair(이하 PPR이라 한다)가 있다. PPR 리페어 기술은 웨이퍼 상태에서 발견되지 않았지만 패키징 후에 발생하는 불량 메모리셀을 전기적 퓨즈수 단(Electrical Fuse element)을 이용하여 리페어하는 것으로, 이를 통해 패키지 생산성을 향상 시킬 수 있다.

일반적으로 PPR도 BPR과 마찬가지로 로우성 불량을 리페어하는 로우용 리페어 회로와 컬럼성 불량을 리페어 하는 컬럼 리페어 회로가 각각 요구된다. 그러나 전기적 퓨즈회로는 레이저 퓨즈회로에 비해 회로 구성이 복잡하다. 그러므로 PPR은 BPR에 비해 더 많은 레이아웃 면적 및 제어 회로가 필요하게 되어 로우 리페어 회로와 컬럼 리페어 회로에 각각 전기적 퓨즈회로를 구현하기에는 레이아웃 면적 증가의 문제점이 발생하게 된다.

본 발명이 이루고자 하는 기술적 과제는 패키징 후 전기적 어드레스 퓨즈를 선택적으로 로우 리페어 또는 컬럼 리페어에 사용할 수 있는 반도체 메모리 장치의 리페어 회로를 제공함에 있다..

본 발명이 이루고자 하는 다른 기술적 과제는 패키징 후 전기적 어드레스 퓨즈를 선택적으로 로우 리페어 또는 컬럼 리페어를 수행할 수 있는 리페어 방법을 제공함에 있다.

본 발명의 실시예에 따른 메모리 장치는 제어신호에 응답해서 로우 어드레스 또는 컬럼 어드레스를 생성하는 어드레스 발생부, 패키징 후 불량 어드레스를 저장하는 전기적 어드레스 퓨즈부, 상기 불량 어드레스 정보가 로우성인지 컬럼성인지 를 결정하는 선택신호를 발생하는 로우/컬럼 선택 전기적 퓨즈부, 상기 선택신호의 제 1상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 로우 어드레스를 비교하는 로우 리페어 제어부 및 상기 선택신호의 제 2상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 컬럼 어드레스를 비교하는 컬럼 리페어 제어부를 구비한다. 상기 리페어 회로는 모드 레지스터를 더 구비하고, 상기 로우/ 컬럼 선택 전기적 퓨즈부는 상기 모드레지스터에 응답해서 상기 선택신호의 상태를 결정한다.

본 발명의 실시예에 따른 메모리 장치의 포스트 리페어 방법은 패키징 후 불량 어드레스를 발견하는 단계, 포스트 리페어 마스터 신호를 발생하는 단계, 상기 불량 어드레스가 로우성인지 컬럼성인지에 따라 로우/컬럼 선택 전기적 퓨즈를 프로그램하는 단계, 상기 불량 어드레스를 어드레스 전기적 퓨즈부에 프로그램하여 저장하는 단계, 상기 불량 어드레스가 로우성인 경우에는 로우 어드레스와 상기 어드레스 전기적 퓨즈부의 저장 어드레스와 비교하는 단계 및 상기 불량 어드레스가 컬런성인 경우에는 컬럼 어드레스와 상기 어드레스 전기적 퓨즈부의 저장 어드레스와 비교하는 단계를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 각 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 중복된 설명은 생략한다.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 개략적인 블록도이다. 도 1을 참고하면, 메모리 장치(100)는 어드레스 발생부(110), 모드레지스터(121)를 포함한 명령디코더(120), 전기적 퓨즈 마스터부(E_FUSE Master,130), 로우 /컬럼 선택 전기 퓨즈부(140), 어드레스 전기적 퓨즈박스부(E_FUSE BOX,150), 로우 리페어 제어부(160), 컬럼 리페어 제어부(170), 로우 리페어 구동부(180) 및 컬럼 리페어 구동부(190)를 포함한다.

어드레스 발생부(110)는 외부에서 입력되는 어드레스 신호(ADDR)들을 명령디코더(120)의 제어신호(AC)에 응답해서 로우 어드레스들(RA) 또는 컬럼 어드레스들(CA)로 발생한다.

명령디코더(120)는 외부 제어신호들에 응답해서 어드레스 발생부(110)를 제어하는 제어신호(AC)를 출력한다. 또한 명령디코더(120)의 모드 레지스터(121)는 포스트 리페어(PPR)의 마스터 신호(MRS_Master)를 전기적 퓨즈 마스터부(130)에 출력한다. 또한 포스트 리페어(PPR)시에 불량 어드레스들(ADDR)을 입력 받고 전기퓨즈(E-FUSE)박스(140)의 퓨즈를 절단하는 퓨즈 어드레스 제어신호들(MRS_FADDR)과, PPR시에 로우 PPR인지 컬럼 PPR인지를 결정하는 로우/컬럼 선택 전기퓨즈제어신호(MRS_SEL)를 발생한다.

전기적 퓨즈 마스터부(130)은 상기 PPR의 마스터 신호(MRS_Master)에 응답해서 전기적 퓨즈 마스터신호(EFM)을 로우 리페어 제어부(160) 및 컬럼 리페어 제어부(170)로 출력한다. EFM은 PPR을 수행하는 경우 활성화되는 신호이다.

로우/컬럼 선택 전기 퓨즈부(140)는 로우/컬럼 선택 전기퓨즈 제어신호(MRS_SEL)를 입력 받고, 전기적 퓨즈의 프로그램여부에 따라 로우 PPR를 나타내는 제1 상태와 컬럼 PPR을 나타내는 제2 상태를 갖는 선택 신호(SEL)를 생성한다.

어드레스 전기적 퓨즈 박스부(150)는 패키징 후 테스트에 의해 밝혀진 불량 어드레스 정보를 저장할 수 있는 복수개의 전기적 퓨즈회로들을 포함하며, 퓨즈 어드레스 제어신호들(MRS_FADDR)에 응답해서 대응되는 전기적 퓨즈회로들의 퓨즈를 프로그램하여 즉, 퓨즈 절단유무에 따라 불량 어드레스(E_FADDR)의 정보를 저장한다.

로우 리페어 제어부(160)는 상기 선택신호(SEL)의 제 1상태에 응답해서 상기 불량 어드레스(E_FADDR) 정보를 어드레스 발생부(110)의 출력인 로우 어드레스(RA)들과 비교한다. 상기 비교결과에 따라 로우 리페어 구동부(170)를 인에이블하는 출력신호(R_REP)를 생성한다.

컬럼 리페어 제어부(170)는 상기 선택신호(SEL)의 제 2상태에 응답해서 상기 불량 어드레스(E_FADDR) 정보를 어드레스 발생부(110)의 출력인 컬럼 어드레스(CA)들과 비교한다. 상기 비교결과에 따라 컬럼 리페어 구동부(180)의 인에이블하는 출력신호(C_REP)를 생성한다.

로우 리페어 구동부(180)는 상기 R_REP신호에 응답해서 해당 리페어 워드라인을 구동한다.

컬럼 리페어 구동부(180)는 상기 C_REP신호에 응답해서 해당 리페어 컬럼라인을 구동한다.

즉, 패키징 후 밝혀진 불량 어드레스가 로우성 불량인지 컬럼성 불량인지에 따라 로우/컬럼 선택 전기적 퓨즈부(140)의 프로그램여부를 결정하고, 어드레스 전기적 퓨즈 박스부(150)의 전기적 퓨즈들을 프로그램하여 불량 어드레스를 저장한다. 상기 로우/컬럼 선택 전기적 퓨즈부(140)의 프로그램여부에 따라 하나의 어드 레스 전기적 퓨즈 박스부(150)를 이용하여 로우성 불량과 컬럼성 불량을 선택적으로 리페어할 수 있게 된다.

도 2는 도 1의 전기적 퓨즈회로의 일 구현 예를 나타내는 회로도이다. 도 2의 전기적 퓨즈회로(200)는 도 1의 로우/컬럼 선택 전기적 퓨즈부(140), 어드레스 전기적 퓨즈 박스부(150) 및 전기적 마스터 퓨즈부(130)에 각각 적용할 수 있다. 설명의 편의를 위해 전기적 퓨즈회로(200)가 상기 로우/컬럼 선택 전기적 퓨즈부(140)에 사용된 경우를 상세히 설명하며, 괄호 안의 내용은 전기적 퓨즈회로(200)가 상기 어드레스 전기적 퓨즈 박스부(150) 및 전기적 마스터 퓨즈부(130)에 사용될 경우에 해당되는 입출력 신호를 나타낸다.

도 2를 참조하면, 전기적 퓨즈회로(200)는 퓨즈 소자(EFE), 저항소자(RE), 제1 내지 제3 엔모스 트랜지스터들(N1,N2,N3), 제1 내지 제2 피모스 트랜지스터들(P1,P2) 및 인버터(IN1,IN2)를 포함한다.

저항소자(RE)는 퓨즈소자(EFE)의 저항보다 보통 10배 정도 크도록 만들어 진다. N1의 드레인, P2 및 N2의 게이트가 제1노드(ND1)에 공통으로 접속된다. 그리고, N2의 드레인, P1 및 N1의 게이트가 제2노드(ND2)에 공통으로 접속된다. 제2노드(ND2)의 신호는 인버터들(I1,I2)을 통해 출력신호(E_FADDR)가 된다. N1,N2 및 N3의 소오스는 그라운드에 접속되고, P1 및 P2의 소오스는 각각 퓨즈소자(EFE) 및 저항소자(RE)를 통하여 전원전압에 접속된다. 그리고 N3의 게이트는 MRS_SEL에, 드레인은 P1의 소오스에 각각 접속된다.

전기적 퓨즈회로(200)는 초기상태에는 퓨즈소자(EFE)와 저항소자(RE)의 저항 차이에 의해 ND1이 “하이”, ND2가 “로우”되며 출력신호인 SEL은 “로우”가 된다. 전기적 퓨즈회로(200)를 프로그램하기 위해 MRS_SEL에 “하이”가 인가되면 N3는 턴온된다. 이에 퓨즈소자(EFE)에 과도한 전류가 흘러 퓨즈소자(EFE)가 절단된다. 퓨즈소자(EFE)의 절단에 의해 ND1이 “로우”, ND2가 “하이”가 되고 출력신호 SEL은 “하이”가 된다.

도 1 내지 도 2를 참조하여 패키징 후 전기적 퓨즈회로(200)를 프로그램하는 방법을 설명한다.

패키징 후 일련의 테스트를 거쳐 불량 셀을 찾아내고 불량 셀이 로우성 불량인지 컬럼성 불량인지를 결정한다. 불량 어드레스가 로우성 불량인 경우는 모드 레지스터(121)에서 MRS_SEL신호를 “하이”로 상기 로우/컬럼 선택 전기퓨즈부(140)에 인가하고 SEL신호가 하이로 활성화된다. 만약 불량 어드레스가 컬럼성 불량인 경우는 모드 레지스터(121)에서 MRS_SEL신호를 “로우”로 상기 로우/컬럼 선택 전기퓨즈부(140)에 인가하고 SEL신호가 “로우”로 된다.

다음으로 상기 불량 어드레스에 해당하는 어드레스를 명령디코더(120)의 모드 레지스터(121)에 인가하여 MRS_FADDR를 생성하고 각각 대응하는 어드레스 전기 퓨즈 박스부(150)의 전기적 퓨즈회로들에 인가하여 프로그램하여 불량 어드레스를 저장한다. 이와 함께 상기 모드 레지스터에서 MRS_Master를 “하이”로 전기적 퓨즈 마스터부(130)에 인가하여 전기적 퓨즈 마스터신호(EFM)를 “하이”로 활성화 한다.

도 3A 및 3B는 각각 도1의 로우 리페어 제어부 및 컬럼 리페어 제어부의 내부 블록도를 나타낸다.

로우 리페어 제어부(160)는 PPR 로우 어드레스 선택부(161), BPR 로우 어드레스저장부(162), 로우 리페어 마스터신호 발생부(163) 및 불량 로우 어드레스 전송부(164) 및 로우 어드레스 비교부(165)를 포함 한다.

컬럼 리페어 제어부는 상기 로우 리페어 제어부와 동일한 구성을 가지므로 자세한 설명은 생략한다.

도 4A 및 도 4B는 각각 도 3의 어드레스 비교부를 제외한 로우 리페어 제어부의 상세 회로도 및 도 3의 어드레스 비교부를 제외한 컬럼 리페어 제어부의 상세 회로도이다. 또한 도 5A 및 도 5B는 각각 도 3의 로우 리페어 제어부의 로우 어드레스비교부 및 도 3의 컬럼 리페어 제어부의 컬럼 어드레스 비교부의 회로도이다.

이하 도 3 내지 5를 참고로 로우 리페어 제어부의 구성 및 동작을 설명한다. 본 발명의 기술 분야의 통상의 지식을 가진 자는 로우 리페어 제어부의 구성 및 동작을 통해 쉽게 컬럼 리페어 제어부의 동작을 알 수 있으므로 이에 대한 자세한 설명은 생략한다.

PPR 로우 어드레스 선택부(161)는 선택신호(SEL)의 제 1상태 “하이”에 응답해서 불량 어드레스(E_FADDR)를 PPR 로우 어드레스(PPR_RA)로 하여 불량 로우 어드레스 전송부(164)로 출력하는 낸드게이트(ND0)를 포함한다.

BPR 로우 어드레스 저장부(162)는 레이저 퓨즈들을 프로그램하여 웨이퍼 상태의 불량 어드레스(BPR_RA)를 저장한다. BPR 로우 어드레스 저장부(162)는 전원 전압과 연결된 레이저 퓨즈(LF1), 피모스 트랜지스터(PM0) 및 엔모스 트랜지스터(NM0)를 포함한다. PVCCHB신호는 메모리 장치의 파워업 신호로서 파워업 순간에 하이를 유지하다 파워업이 안정화되면 “로우”를 유지한다. 만약 웨이퍼 상태의 불량 어드레스를 프로그램했다면 상기 레이저 퓨즈(LF1)가 절단되어 BPR_RA가 “로우”가 되어 불량 로우 어드레스 전송부(164)로 전송된다. 후술하겠지만, 웨이퍼 상태의 불량어드레스를 상기 BPR 로우 어드레스 저장부에 프로그램했다면 불량 로우 어드레스 전송부(164)는 BPR_RA를 우선적으로 로우 어드레스 비교부(165)로 출력한다.

로우 리페어 마스터신호 발생부(163)는 BPR 또는 PPR에 의해 로우 리페어가 되었다는 정보를 나타내는 로우 리페어 마스터신호(R_MASTER)를 발생한다. 로우 리페어 마스터신호 발생부(163)는 BPR정보를 나타내는 레이저퓨즈(LF2), 피모스 트랜지스터(P1), 엔모스 트랜지스터(N1) 및 래치(L1)로 구성된 제1 패스와 PPR정보를 나타내는 낸드게이트(ND1)로 구성된 제2 패스 및 노어게이트(NO0)를 포함한다. R_MASTER는 리페어를 하면 “로우”이고 리페어를 하지 않으면 “하이”이다. 만약 BPR을 하여 LF2가 절단되면 BPR정보를 나타내는 A노드가 “하이”가 되어 R_MASTER는 “로우”가 된다. 또한 패키징 후 로우성 불량 어드레스가 발생해서 PPR을 하면 전기적 퓨즈마스터신호(EFM)“하이”와 SEL“하이”에 의해 B노드가 “하이”가 된다. R_MASTER를 “로우”로 한다. BPR과 PPR 중 어느 하나도 리페어하지 않으면 R_MASTER는 “하이”가 되어 불량 로우 어드레스 전송부(164)의 불량 어드레스(RA_EN,RAB_EN)을 모두 “로우”로 출력한다.

불량 로우 어드레스 전송부(164)는 PPR_RA와 BPR_RA 어드레스 중 하나를 로우 어드레스 비교부(165)로 전송한다. 불량 로우 어드레스 전송부(164)는 PPR_RA와 BPR_RA를 입력으로 하는 낸드게이트(ND2), ND2의 출력과 R_MASTER를 입력으로 하여 불량 로우 어드레스(RA_EN)을 출력하는 노어게이트(NO1) 및 NO1의 출력과 R_MASTER를 입력으로 하여 불량 로우 어드레스바(RAB_EN)을 출력하는 노어게이트(NO2)를 포함한다. R_MASTER가 “하이”이면 불량 어드레스(RA_EN,RAB_EN)들은 모두 “로우”가 되어 로우 어드레스 비교부(165)로 전달한다. R_MASTER가“로우”일때는 PPR 어드레스(PPR_RA)와 BPR 어드레스(BPR_RA) 중 하나의 어드레스를 불량 어드레스(RA_EN,RAB_EN)로 하여 로우 어드레스 비교부(165)로 출력한다.

만약 웨이퍼 단계에서 BPR이 되었으면 BPR어드레스(BPR_RA)를 어드레스 비교부로 전송하고, 웨이퍼 단계에서 BPR이 안되고 패키징 단계에서 PPR이 되었다면 PPR어드레스(PPR_RA)를 어드레스 전송부로 전송한다. 즉, 로우 리페어 제어부는 우선적으로는 웨이퍼 단계에서 BPR을 위해 사용되고 BPR에서 사용되지 않았다면 패키징 단계에서 PPR을 위해 사용될 수 있는 것이다.

로우 어드레스 비교부(165)는 어드레스 발생부(110)의 출력인 로우 어드레스(RA)와 불량 어드레스 전송부(614)의 출력인 불량 어드레스(RA_EN,RAB_EN)를 비교하여 일치하면 로우 리페어 인에이블 신호(R_REP)를 출력한다. 어드레스 비교부(165)는 어드레스 발생부(110)의 로우 어드레스가 드레인에, 불량 어드레스 정보가 게이트에, 소스가 공통으로 접속된 다수의 엔모스 트랜지스터쌍(NP0,NP1,NP2) 및 R_MASTER에 의해 어드레스 비교부의 동작을 제어하는 엔모스 트랜지스터(N2) 및 낸 드게이트(ND3)를 포함한다. R_MASTER가 “하이”인 경우는 어드레스 비교부(165)는 동작을 하지 않고 R_MASTER가 “로우”인경우만 불량 어드레스(RA_EN,RAB_EN)과 로우 어드레스(RA)를 비교한다.

상기에서 로우 리페어 제어부를 예를 들어 설명하였지만, 컬럼 리페어 제어부(160)도 같은 구성 및 동작을 하므로 자세한 설명은 생략한다. 다만, PPR 컬럼 어드레스 선택부(171)에 인버터(IN1)을 통해 SEL을 입력 받는다. 즉, SEL의 제 2상태에 응답해서 E_FADDR를 PPR_CA로 컬럼 불량 어드레스 전송부(174)로 전달한다. 또한 컬럼 리페어 마스터 신호발생부(173)에 인버터(IN2)를 통해 SEL을 입력 받아, SEL의 제2 상태에 응답해서 컬럼 리페어 마스터신호(C_Master)를 “로우”로 하여 상기 컬럼 불량 어드레스 전송부의 불량 어드레스(CA_EN,CAB_EN)을 컬럼 어드레스 비교부(175)로 출력하게 한다.

이하 도 1내지 도 5A 및 도 5B를 참고로 본 발명의 패키징 후 리페어(PPR) 방법을 설명한다.

1)패키징 후 메모리 테스트를 통해 불량 어드레스를 찾아내고 불량 어드레스가 로우성 불량인지 컬럼성 불량인지를 결정한다.

2)모드레지스터(121)에 MRS_Master를 인가하여 전기적 퓨즈 마스터(130)에서 EFM을 “하이”로 프로그램 한다.

3)만약 불량 어드레스가 로우성 불량인 경우에는 모드레지스터(121)의 MRS_SEL을 “하이”로 하여 로우/ 컬럼 선택 전기적 퓨즈(140)를 프로그램하여 SEL을 “하이”로 한다. 만약 불량 어드레스가 컬럼성 불량인 경우에는 모드레지스터 의 MRS_SEL을 “로우”로 하여 SEL을 “로우”로유지한다.

4) 불량 어드레스를 모드레지스터에 인가하여 MRS_FADDR를 생성하고 어드레스 전기적 퓨즈부(150)를 각각 프로그램하여 E_FADDR를 저장하고 PPR 로우 어드레스 선택부(161)와 PPR컬럼 어드레스 선택부(171)에 각각 출력한다.

5)만약 불량 어드레스가 로우성 불량이면 SEL “하이”에응답해서 로우 어드레스 선택부(161)에서 E_FADDR를 PPR 로우 어드레스로 하여 불량 로우 어드레스 전송부(164)로 출력하고 불량 어드레스(RA_EN,RAB_EN)을 생성하여 로우 어드레스 비교부(165)로 출력한다.

만약 불량 어드레스가 컬럼성 불량이면 SEL “로우”에 응답해서 컬럼 어드레스 선택부(171)에서 상기 E_FADDR를 PPR 컬럼 어드레스로 하여 불량 컬럼 어드레스 전송부(174)로 출력하고 불량 어드레스(CA_EN,CAB_EN)을 생성하여 컬럼 어드레스 비교부(175)로 출력한다.

6)로우 어드레스 비교부(165)로 전송된 불량 어드레스(RA_EN,RAB_EN)와 어드레스 발생부(110)의 출력인 RA가 동일한 경우에 로우 리페어 인에이블 신호를 로우 리페어 구동부(180)로 출력하여 로우 리페어를 한다.

컬럼 어드레스 비교부(175)로 전송된 불량 어드레스(CA_EN,CAB_EN)와 어드레스 발생부(110)의 출력인 CA가 동일한 경우에 컬럼 리페어 인에이블 신호(C_REP)를 컬럼 리페어 구동부(190)기로 출력하여 컬럼 리페어를 한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명에 따른 메모리 장치의 리페어 회로 및 그 동작 방법은 하나의 어드레스 전기적 퓨즈박스를 이용하여 패키징 후 선택적으로 로우 및 컬럼 리페어를 가능하게 하므로 레이아웃 증가를 최소화하며 포스트 리페어의 효율을 증가 시킬 수 있는 장점이 있다.

Claims (14)

1. 제어신호에 응답해서 로우 어드레스 또는 컬럼 어드레스를 생성하는 어드레스 발생부(110);

   패키징 후 불량 어드레스를 저장하는 전기적 어드레스 퓨즈부(150);

   상기 불량 어드레스가 로우성인지 컬럼성인지를 결정하는 선택신호를 발생하는 로우/컬럼 선택 전기적 퓨즈부(140);

   포스트 리페어 모드르르 나타내는 포스트 리페어 마스터 신호를 발생하는 전기적 퓨즈 마스터부(130);

   상기 선택신호의 제 1상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 로우 어드레스를 비교하는 로우 리페어 제어부; 및

   상기 선택신호의 제 2상태에 응답해서 상기 패키징 후 불량 어드레스와 상기 컬럼 어드레스를 비교하는 컬럼 리페어 제어부를 포함하고,

   상기 로우 및 컬럼 리페어 제어부 각각은

   상기 선택신호에 응답하여 상기 전기적 어드레스 퓨즈부로부터 공급되는 불량 어드레스를 출력하는 포스트 리페어 어드레스 선택부;

   레이저 퓨즈방식으로 웨이퍼 상태의 불량 어드레스를 저장하는 비포 리페어 어드레스 저장부;

   비포 리페어 상태정보와 상기 선택신호 및 포스트 리페어 마스터 신호에 응답하여 리페어 마스터 신호를 발생하는 리페어 마스터 신호 발생부;

   상기 포스트 리페어 어드레스 선택부로부터 공급되는 포스트 불량 어드레스또는 상기 비포 리페어 어드레스 저장부로부터 공급되는 불량 어드레스를 상기 리페어 마스터 신호에 응답하여 출력하는 불량 어드레스 전송부; 및

   상기 리페어 마스터 신호에 응답하여 상기 불량 어드레스 전송부로부터 공급되는 불량 어드레스와 상기 어드레스 발생부로부터 공급되는 어드레스를 비교하여 일치하면 리페어 인에이블 신호를 발생하는 어드레스 비교부를 포함하는 것을 특징으로 하는 메모리 장치의 리페어 회로.
2. 제 1항에 있어서, 상기 리페어 회로는 모드 레지스터를 더 구비하고, 상기 로우/ 컬럼 선택 전기적 퓨즈부는 상기 모드레지스터에 응답해서 상기 선택신호의 상태를 결정하는 것을 특징으로 하는 리페어 회로.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제

Images