KR20130072094A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20130072094A
KR20130072094A KR1020110139643A KR20110139643A KR20130072094A KR 20130072094 A KR20130072094 A KR 20130072094A KR 1020110139643 A KR1020110139643 A KR 1020110139643A KR 20110139643 A KR20110139643 A KR 20110139643A KR 20130072094 A KR20130072094 A KR 20130072094A
Authority
KR
South Korea
Prior art keywords
memory cell
response
address
normal
signal
Prior art date
Application number
KR1020110139643A
Other languages
English (en)
Inventor
박햇빛
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139643A priority Critical patent/KR20130072094A/ko
Priority to US13/460,953 priority patent/US20130166944A1/en
Publication of KR20130072094A publication Critical patent/KR20130072094A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

노말 메모리 셀과 리던던시 메모리 셀을 구비하는 반도체 메모리 장치에 관한 것으로, 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이, 상기 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부, 및 상기 압축 정보에 응답하여 상기 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 제어하는 리페어 제어부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 노말 메모리 셀과 리던던시 메모리 셀을 구비하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 1 개라도 불량이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위한 목적으로 구비되는 회로이다. 보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다. 따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
한편, 반도체 메모리 장치는 리페어 동작을 수행하기 위하여 리던던시 메모리 셀 뿐만 아니라 이외에 다른 회로 구성을 필요로하며, 그중 하나가 리페어 퓨즈 회로이다. 리페어 퓨즈 회로는 리페어 대상 메모리 셀에 대응하는 어드레스(이하, '리페어 대상 어드레스'라 칭함)를 저장하기 위한 것으로, 리페어 퓨즈 회로에 구비되는 각 퓨즈에는 리페어 대상 어드레스가 프로그래밍 된다. 반도체 장치는 이렇게 프로그래밍 된 리페어 대상 어드레스를 이용하여 리페어 동작을 수행한다. 여기서, 프로그래밍이란 예정된 데이터를 퓨즈에 저장하기 위한 일련의 동작을 의미한다.
도 1 은 일반적인 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(110)와, 컬럼 선택 제어부(120), 및 리페어 퓨즈부(130)를 구비한다.
메모리 셀 어레이(110)는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 그 중에는 노말 메모리 셀과 리던던시 메모리 셀을 포함한다. 컬럼 선택 제어부(120)는 외부에서 입력되는 어드레스(ADD)에 응답하여 컬럼 선택 신호(YI)를 생성한다. 여기서, 컬럼 선택 신호(YI)는 메모리 셀 어레이(110)에 구비되는 다수의 메모리 셀 중 어드레스(ADD)에 대응하는 메모리 셀을 선택하기 위한 신호이다. 리페어 퓨즈부(130)는 리페어 대상 어드레스가 프로그래밍된 다수의 퓨즈를 구비하고 있으며, 어드레스(ADD)와 리페어 대상 어드레스를 비교하여 그 결과를 컬럼 선택 제어부(120)로 전달한다. 컬럼 선택 제어부(120)는 이렇게 전달된 결과에 따라 노말 메모리 셀 또는 리던던시 메모리 셀을 선택하기 위한 컬럼 선택 신호(YI)를 생성한다.
한편, 리페어 퓨즈부(130)에 구비되는 다수의 퓨즈는 프로그래밍 동작을 통해 데이터가 저장된다. 일반적으로 프로그래밍하는 방식에는 대표적으로 레이저 컷팅 방식과 전기 컷팅 방식이 있다. 여기서, 레이저 컷팅 방식은 레이저 빔을 이용하여 저장될 데이터에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이고, 전기 컷팅 방식은 저장될 데이터에 따라 퓨즈에 과전류를 인가하여 이를 녹임으로써 단선하는 방식이다. 참고로, 레이저 컷팅 방식은 전기 컷팅 방식보다 간단한 방식으로 실시할 수 있는 장점이 있으나, 반도체 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 실시되어야하는 단점을 가진다.
위에서 설명한 바와 같이, 리페어 퓨즈부(130)에 구비되는 퓨즈에 리페어 대상 어드레스를 저장하기 위한 레이저 컷팅 방식과 전기 컷팅 방식은 모두 리페어 대상 어드레스를 인지한 이후 수행하는 것이 당연하다. 즉, 리페어 대상 어드레스가 무엇인지를 알아야지만 리페어 퓨즈부(130)에 프로그래밍 동작을 수행하는 것이 가능하다. 이는 리페어 퓨즈부(130)에 수행되는 프로그래밍 동작이 수동적으로 이루어지는 한계를 가지기 때문이다.
본 발명은 리페어 대상 메모리 셀에 대응하는 리페어 퓨즈의 프로그래밍 동작을 능동적으로 수행하는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 일 측면에 따르면, 반도체 메모리 장치는 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이; 상기 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부; 및 상기 압축 정보에 응답하여 상기 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 제어하는 리페어 제어부를 구비한다.
바람직하게, 상기 압축 정보를 저장하기 위한 정보 저장부를 더 구비한다.
본 발명의 다른 측면에 따르면, 반도체 메모리 장치는 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이; 상기 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부; 상기 압축 정보를 저장하기 위한 정보 저장부; 및 상기 정보 저장부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택부를 구비한다.
바람직하게, 상기 정보 저장부는 상기 압축 정보에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 반도체 메모리 장치는 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이; 상기 메모리 셀 어레이 중 예정된 개수의 메모리 셀 어레이를 그룹핑한 메모리 셀 어레이 그룹 각각에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부; 상기 메모리 셀 어레이 그룹 각각에 대응하는 상기 압축 정보를 저장하기 위한 다수의 정보 저장부; 상기 정보 저장부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택부; 및 상기 노말 선택 신호와 상기 리던던시 선택 신호에 어드레스를 반영하여 최종 선택 신호를 활성화시키기 위한 어드레스 반영부를 구비한다.
바람직하게, 상기 어드레스에 응답하여 상기 다수의 정보 저장부 각각을 활성화시키기 위한 다수의 활성화 신호를 생성하기 위한 활성화 제어부를 더 구비한다.
본 발명의 또 다른 측면에 따르면, 반도체 메모리 장치는 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 다수의 메모리 셀 어레이; 상기 메모리 셀 어레이 중 어드레스에 대응하는 다수의 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부; 상기 압축 정보에 응답하여 상기 어드레스를 저장하기 위한 어드레스 저장부; 상기 어드레스 저장부의 출력 신호와 노말 동작시 인가되는 어드레스를 비교하기 위한 어드레스 비교부; 및 상기 어드레스 비교부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택 제어부를 구비한다.
바람직하게, 상기 어드레스 저장부는 상기 압축 정보에 응답하여 활성화되며, 상기 어드레스 비트에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 반도체 메모리 장치의 동작 방법은 메모리 셀 어레이에 저장된 다수의 데이터를 압축하는 단계; 상기 압축하는 단계의 출력 신호에 응답하여 예정된 퓨즈에 프로그래밍 동작을 수행하는 단계; 및 상기 퓨즈에 대응하는 출력 신호에 응답하여 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 수행하는 단계를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 리페어 퓨즈의 프로그래밍 동작을 능동적으로 수행하는 것이 가능하기 때문에, 반도체 메모리 장치가 양산된 이후에도 반도체 메모리 장치 스스로 불량 메모리 셀에 대한 리페어 동작이 가능하다.
반도체 메모리 장치가 양산된 이후에도 반도체 메모리 장치 스스로 리페어 동작이 가능하기 때문에, 반도체 메모리 장치의 수명을 늘려 줄 수 있는 효과를 얻을 수 있다.
도 1 은 일반적인 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 3 은 도 2 의 데이터 압축부(220)를 설명하기 위한 회로도이다.
도 4 는 도 2 의 리페어 제어부(230)의 제1 실시예를 설명하기 위한 블록도이다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 6 은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(210)와, 데이터 압축부(220), 및 리페어 제어부(230)를 구비한다.
메모리 셀 어레이(210)는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 그 중에는 노말 메모리 셀과 리던던시 메모리 셀을 포함한다. 데이터 압축부(220)는 압축 테스트 동작시 메모리 셀 어레이(210)에 저장된 데이터(DAT)를 입력받아 압축하여 압축 정보(INF_ZIP)를 생성하고, 리페어 제어부(230)는 압축 정보(INF_ZIP)에 응답하여 메모리 셀 어레이(210)의 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 제어한다.
이하, 도 2 를 통해 반도체 메모리 장치의 리페어 동작 방법을 살펴보기로 한다.
우선, 반도체 메모리 장치는 리페어 동작 이전에 압축 테스트 동작을 통해 압축 정보(INF_ZIP)를 생성한다. 즉, 압축 테스트 동작시 메모리 셀 어레이(210)에 예정된 데이터를 저장하고, 데이터 압축부(220)는 이렇게 저장된 데이터를 입력받아 압축하여 압축 정보(INF_ZIP)를 생성한다. 즉, 압축 테스트 동작시 메모리 셀 어레이(210)에는 예정된 데이터가 저장될 수 있으며, 압축 정보(INF_ZIP)는 메모리 셀 어레이(210)에 입력되는 데이터와 메모리 셀 어레이(210)에 저장되어 출력되는 데이터가 서로 대응되는지 안되는지에 대한 정보를 가진다. 다시 말하면, 만약 메모리 셀 어레이(210)에 불량이 발생했다고 가정하면, 입력되는 데이터와 저장되어 출력되는 데이터가 서로 대응되지 않게되고 압축 정보(INF_ZIP)는 이러한 정보를 내포한다.
이후, 반도체 메모리 장치는 압축 정보(INF_ZIP)에 응답하여 리페어 동작을 수행한다. 즉, 리페어 제어부(230)는 압축 정보(INF_ZIP)에 응답하여 메모리 셀 어레이(210) 중 노말 메모리 셀을 액세스하거나 리던던시 메모리 셀을 액세스하는 컬럼 선택 신호(YI)를 생성한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리페어 동작에 앞서 압축 테스트 동작을 수행하고, 압축 테스트 동작시 생성된 압축 정보(INF_ZIP)를 이용하여 리페어 동작을 수행한다. 이는 압축 정보(INF_ZIP)가 불량이 발생한 메모리 셀에 대응하는 정보 즉, 리페어 대상 메모리 셀에 대응하는 정보를 가지기 때문에 가능하다. 이후 다시 설명하겠지만, 이러한 동작을 통해 반도체 메모리 장치가 양산된 이후에도 반도체 메모리 장치 스스로 리페어 대상 메모리 셀에 대한 리페어 동작이 가능하다.
도 3 은 도 2 의 데이터 압축부(220)를 설명하기 위한 회로도이다.
도 2 및 도 3 을 참조하면, 데이터 압축부(220)는 압축 테스트 동작시 메모리 셀 어레이(210)에서 출력되는 다수의 데이터 데이터(DAT1, DAT2, ... , DAT8)를 압축하여 압축 정보(INF_ZIP)로 출력하기 위한 것으로, 다수의 배타적 논리 합 게이트(XOR)와, 다수의 부정 논리 합 게이트(NOR), 및 다수의 부정 논리 곱 게이트(NAND)로 구성될 수 있다. 이어서, 데이터 압축부(220)는 압축 테스트 동작에 대응하는 모드 신호(MOD_ZIP)를 입력받으며, 이 모드 신호(MOD_ZIP)에 응답하여 압축 정보(INF_ZIP)를 출력한다. 여기서, 압축 정보(INF_ZIP)는 다수의 데이터(DAT1, DAT2, ... , DAT8)가 모두 동일한 논리 레벨 값을 가지는 경우 논리'로우(low)'가 되고, 다수의 데이터(DAT1, DAT2, ... , DAT8) 중 어느 하나라도 다른 논리 레벨 값을 가지는 경우 논리'하이(high)'가 된다. 압축 정보(INF_ZIP)의 논리 레벨 값은 설계에 따라 달라질 수 있다.
도 4 는 도 2 의 리페어 제어부(230)의 제1 실시예를 설명하기 위한 블록도이다.
도 4 를 참조하면, 리페어 제어부(230)는 정보 저장부(410)와, 컬럼 선택부(420)를 구비한다.
정보 저장부(410)는 퓨즈 프로그래밍 동작시 압축 정보(INF_ZIP)를 저장하기 위한 것으로, 퓨즈 프로그래밍 동작에 대응하는 모드 신호(MOD_PRG)에 응답하여 압축 정보(INF_ZIP)가 이-퓨즈(F)에 프로그래밍 된다. 즉, 이-퓨즈(F)는 압축 정보(INF_ZIP)에 대응하여 프로그래밍 된다.
이하, 도 3 및 도 4 를 참조하여 정보 저장부(410)의 간단한 회로 동작을 살펴보기로 한다.
우선, 다수의 데이터(DAT1, DAT2, ... , DAT8)가 정상적인 경우 즉, 압축 정보(INF_ZIP)가 논리'로우'이거나, 퓨즈 프로그래밍 동작가 아닌 경우 즉, 퓨즈 프로그래밍 동작에 대응하는 모드 신호(MOD_PRG)가 논리'로우'이면, NMOS 트랜지스터(NM)가 턴 온되고 이-퓨즈(F)의 소오스단과 드레인단은 접지 전원 전압(VSS)이 인가된다.
이어서, 퓨즈 프로그래밍 동작에서 즉, 모드 신호(MOD_PRG)가 논리'하이'인 상태에서 다수의 데이터(DAT1, DAT2, ... , DAT8)가 비정상적인 경우 즉, 압축 정보(INF_ZIP)가 논리'하이'가 되면 PMOS 트랜지스터(PM)가 턴 온된다. 이때, 이-퓨즈(F)의 게이트단의 전압 레벨이 높아지게 되고, 게이트단과 드레인단/소스단의 전압 레벨 차이가 점점 커지면서 이-퓨즈(F)가 럽처(rupture)된다. 여기서, 정보 저장부(410)의 출력 신호(OUT_F)는 이-퓨즈(F)가 럽처되는 경우 논리'로우'가 되고, 이-퓨즈(F)가 럽처되지 않는 경우 논리'하이'가 된다. 이-퓨즈(F)의 프로그래밍 동작은 설계에 따라 달라질 수 있다.
참고로, 정보 저장부(410)의 출력 신호(OUT_F)를 예정된 전압 레벨로 프리차지시켜 주기 위한 회로가 더 구비될 수 있으며, 이 회로의 경우 예컨대, 파워 업 동작에 대응하는 신호의 제어를 받을 수 있다.
한편, 컬럼 선택부(420)는 정보 저장부(410)의 이-퓨즈(F)에 저장된 압축 정보(INF_ZIP)에 응답하여 노말 컬럼 선택 신호(YI_NRM) 또는 리던던시 컬럼 선택 신호(YI_RDN)를 활성화시키기 위한 것으로, 제1 선택 출력부(421)와 제2 선택 출력부(422)를 구비한다.
제1 선택 출력부(421)는 정보 저장부(410)의 출력 신호(OUT_F)에 응답하여 소오스 컬럼 선택 신호(YI_SRC)를 노말 컬럼 선택 신호(YI_NRM)로 출력하고, 제2 선택 출력부(422)는 정보 저장부(410)의 출력 신호(OUT_F)에 응답하여 소오스 컬럼 선택 신호(YI_SRC)를 리던던시 컬럼 선택 신호(YI_RDN)로 출력한다. 여기서, 소오스 컬럼 신호(YI_SRC)는 반도체 메모리 장치의 읽기/쓰기 동작을 비롯한 컬럼 명령에 응답하여 활성화되는 펄스 신호이다.
결국, 컬럼 선택부(420)는 정보 저장부(410)의 출력 신호(OUT_F)가 논리'하이'인 경우 노말 컬럼 선택 신호(YI_NRM)를 활성화시키고, 정보 저장부(410)의 출력 신호(OUT_F)가 논리'로우'인 경우 리던던시 컬럼 선택 신호(YI_RDN)를 활성화시킨다. 여기서, 정보 저장부(410)의 출력 신호(OUT_F)가 논리'하이'라는 것은 다수의 데이터(DAT1, DAT2, ... ,DAT8)가 정상이라는 것을 의미하며, 이 경우 노말 컬럼 선택 신호(YI_NRM)가 활성화되어 노말 메모리 셀이 액세스된다. 그리고, 정보 저장부(410)의 출력 신호(OUT_F)가 논리'로우'라는 것은 다수의 데이터(DAT1, DAT2, ... ,DAT8)가 비정상이라는 것을 의미하며, 이 경우 리던던시 컬럼 선택 신호(YI_RDN)가 활성화되어 리던던시 메모리 셀이 액세스된다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 5 를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(510)와, 데이터 압축부(520)와, 다수의 정보 저장부(530)와, 컬럼 선택부(540)와, 어드레스 반영부(550), 및 활성화 제어부(560)를 구비한다.
메모리 셀 어레이(510)는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 그 중에는 노말 메모리 셀과 리던던시 메모리 셀을 포함한다. 데이터 압축부(520)는 압축 테스트 동작시 메모리 셀 어레이(510) 중 예정된 개수의 메모리 셀 어레이를 그룹핑한 메모리 셀 어레이 그룹에 저장된 다수의 데이터(DAT)를 입력받아 압축하여 압축 정보(INF_ZIP)를 생성한다. 다수의 정보 저장부(530)는 예정된 개수의 메모리 셀 어레이 그룹 각각에 대응하는 압축 정보(INF_ZIP)를 저장한다. 컬럼 선택부(540)는 다수의 정보 저장부(530)에 저장된 압축 정보(INF_ZIP)에 응답하여 노말 컬럼 선택 신호(YI_NRM) 또는 리던던시 컬럼 선택 신호(YI_RDN)를 활성화시킨다. 이어서, 어드레스 반영부(550)는 노말 컬럼 선택 신호(YI_NRM)와 리던던시 컬럼 선택 신호(YI_RDN)에 어드레스(ADD)를 반영하여 노말 메모리 셀을 액세스하기 위한 최종 컬럼 선택 신호(YI_NRM_ADD) 또는 리던던시 메모리 셀을 액세스하기 위한 최종 컬럼 선택 신호(YI_RDN_ADD)를 활성화시킨다.
한편, 활성화 제어부(560)는 다수의 어드레스(ADD)에 응답하여 다수의 활성화 신호(EN)를 생성한다. 여기서, 다수의 활성화 신호(EN) 각각은 다수의 정보 저장부(530) 각각을 활성화시키기 위한 신호이며, 메모리 셀 어레이 그룹에 대응하는 개수를 가진다.
이하, 본 발명의 실시예에 따른 반도체 메모리 장치의 리페어 동작 방법을 살펴보기로 한다.
우선, 반도체 메모리 장치는 압축 테스트 동작을 통해 메모리 셀 어레이(510)에 예정된 데이터를 저장한다. 이어서, 어드레스 반영부(550)는 어드레스(ADD)에 응답하여 노말 메모리 셀 어레이 중 예정된 개수의 메모리 셀 어레이 그룹을 활성화시키기 위한 컬럼 선택 신호를 생성하고, 이 컬럼 선택 신호에 응답하여 메모리 셀 어레이 그룹에 저장된 데이터(DAT)가 데이터 압축부(520)로 전달된다. 데이터 압축부(520)는 이렇게 저장된 데이터(DAT)를 입력받아 압축 동작을 수행한다. 이어서, 다수의 정보 저장부(530)는 메모리 셀 어레이 그룹 각각에 대응하는 압축 정보(INF_ZIP)를 저장한다. 활성화 제어부(560)는 어드레스(ADD)에 대응하는 다수의 활성화 신호(EN)를 생성하는데, 이는 메모리 셀 어레이 그룹 각각의 압축 정보(INF_ZIP)를 다수의 정보 저장부(530) 중 해당 정보 저장부에 저장하기 위함이다.
이후, 반도체 메모리 장치는 다수의 정보 저장부(530)에 저장된 압축 정보(INF_ZIP)를 이용하여 리페어 동작을 수행한다. 다시 말하면, 반도체 메모리 장치의 읽기/쓰기 동작시 활성화 제어부(560)는 입력되는 어드레스(ADD)에 응답하여 다수의 정보 저장부(530) 중 해당 정보 저장부를 활성화시키고, 컬럼 선택부(540)는 해당 정보 저장부에서 출력되는 압축 정보(INF_ZIP)에 응답하여 노말 컬럼 선택 신호(YI_NRM) 또는 리던던시 컬럼 선택 신호(YI_RDN)를 생성한다. 마지막으로, 어드레스 반영부(550)는 노말 컬럼 선택 신호(YI_NRM)와 리던던시 컬럼 선택 신호(YI_RDN)에 어드레스(ADD)를 반영하여 최종 컬럼 선택 신호(YI_NRM_ADD, YI_RDN_ADD)를 활성화시킨다.
도 6 은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 6 을 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(610)와, 데이터 압축부(620)와, 어드레스 저장부(630)와, 어드레스 비교부(640), 및 컬럼 선택 제어부(660)를 구비한다.
메모리 셀 어레이(610)는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 그 중에는 노말 메모리 셀과 리던던시 메모리 셀을 포함한다. 데이터 압축부(520)는 압축 테스트 동작시 메모리 셀 어레이(610) 중 어드레스(ADD)에 대응하는 다수의 노말 메모리 셀에 저장된 데이터(DAT)를 입력받아 압축하여 압축 정보(INF_ZIP)를 생성한다. 어드레스 저장부(630)는 압축 정보(INF_ZIP)에 응답하여 어드레스(ADD)를 저장한다. 여기서, 어드레스 저장부(630)는 압축 정보(INF_ZIP)에 응답하여 활성화되며, 어드레스(ADD) 각각에 대응하여 프로그래밍되는 퓨즈 회로를 구비한다. 일반적으로, 어드레스(ADD)는 다수의 비트로 구성되며, 이때 이 퓨즈 회로의 개수는 어드레스(ADD)를 구성하는 비트 수에 대응할 수 있다. 즉, 각각의 퓨즈 회로는 압축 정보(INF_ZIP)에 응답하여 활성화되고, 어드레스(ADD)의 각 비트에 대응하여 프로그래밍된다.
이어서, 어드레스 비교부(640)는 어드레스 저장부(630)에 저장된 어드레스와 노말 동작시 인가되는 어드레스(ADD)를 비교하고 그 결과를 컬럼 선택 제어부(660)로 전달한다. 마지막으로, 컬럼 선택 제어부(660)는 이 결과에 응답하여 노말 메모리 셀을 액세스하기 위한 노말 컬럼 선택 신호(YI_NRM_ADD) 또는 리던던시 메모리 셀을 액세스하기 위한 리던던시 컬럼 선택 신호(YI_RDN_ADD)를 활성화시킨다.
이하, 본 발명의 실시예에 따른 반도체 메모리 장치의 리페어 동작 방법을 살펴보기로 한다.
우선, 반도체 메모리 장치는 압축 테스트 동작을 통해 메모리 셀 어레이(610)에 예정된 데이터를 저장한다. 이어서, 컬럼 선택 제어부(660)는 어드레스(ADD)에 응답하여 노말 메모리 셀 어레이 중 예정된 개수의 메모리 셀 어레이 그룹을 활성화시키기 위한 컬럼 선택 신호를 생성하고, 이 컬럼 선택 신호에 응답하여 메모리 셀 어레이 그룹에 저장된 데이터(DAT)가 데이터 압축부(620)로 전달된다. 데이터 압축부(520)는 이렇게 저장된 데이터(DAT)를 입력받아 압축 동작을 수행한다. 이때, 압축 정보(INF_ZIP)를 통하여 메모리 셀 어레이(610)에 대한 불량이 검출되는 경우 어드레스 저장부(630)는 불량이 발생한 메모리 셀 어레이에 대응하는 어드레스(ADD)를 저장한다.
이후, 반도체 메모리 장치는 어드레스 저장부(630)에 저장된 어드레스(ADD)를 이용하여 리페어 동작을 수행한다. 즉, 반도체 메모리 장치의 노말 동작시 어드레스 비교부(640)는 입력되는 어드레스(ADD)와 어드레스 저장부(630)에 저장된 어드레스를 비교하고, 컬럼 선택 제어부(660)는 그 비교 값에 따라 최종 컬럼 선택 신호(YI_NRM_ADD, YI_RDN_ADD)를 활성화시킨다. 참고로, 컬럼 선택 제어부(660)는 도 5 의 컬럼 선택부(540)와, 어드레스 반영부(550)에 대응할 수 있다.
한편, 어드레스 저장부(630)에 구비되는 퓨즈 회로의 개수는 어드레스(ADD)의 비트 수를 하나의 세트로 다수의 세트를 구비하는 것이 가능하며, 양산 이후의 리페어 동작을 고려하여 세트의 개수를 설정하는 것이 바람직하다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 압축 동작을 통해 얻어지는 압축 정보(INF_ZIP)를 이용하여 리페어 동작을 수행한다. 따라서, 리페어 대상 메모리 셀의 어드레스를 인지하지 않더라도 내부적으로 리페어 동작이 가능하다. 이는 반도체 메모리 장치가 양산된 이후에도 반도체 메모리 장치가 스스로 리페어 동작을 수행할 수 있음을 의미하며, 이는 곧 반도체 메모리 장치의 수명을 늘려줄 수 있음을 의미한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
한편, 본 발명의 실시예에 따른 반도체 메모리 장치는 컬럼 리페어 동작을 일례로 하였지만, 본 발명은 컬럼 리페어 동작 이외에 로우 리페어 동작에도 적용하는 것이 가능하다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : 메모리 셀 어레이
220 : 데이터 압축부
230 : 리페어 제어부

Claims (20)

  1. 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이;
    상기 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부; 및
    상기 압축 정보에 응답하여 상기 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 제어하는 리페어 제어부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 압축 정보를 저장하기 위한 정보 저장부를 더 구비하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 정보 저장부는 상기 압축 정보에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이;
    상기 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부;
    상기 압축 정보를 저장하기 위한 정보 저장부; 및
    상기 정보 저장부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택부
    를 구비하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 정보 저장부는 상기 압축 정보에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서,
    상기 신호 선택부는,
    상기 정보 저장부의 출력 신호에 응답하여 소오스 선택 신호를 상기 노말 선택 신호로 출력하기 위한 제1 선택 출력부; 및
    상기 정보 저장부의 출력 신호에 응답하여 상기 소오스 선택 신호를 상기 리던던시 선택 신호로 출력하기 위한 제2 선택 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 메모리 셀 어레이;
    상기 메모리 셀 어레이 중 예정된 개수의 메모리 셀 어레이를 그룹핑한 메모리 셀 어레이 그룹 각각에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부;
    상기 메모리 셀 어레이 그룹 각각에 대응하는 상기 압축 정보를 저장하기 위한 다수의 정보 저장부;
    상기 정보 저장부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택부; 및
    상기 노말 선택 신호와 상기 리던던시 선택 신호에 어드레스를 반영하여 최종 선택 신호를 활성화시키기 위한 어드레스 반영부
    를 구비하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 어드레스에 응답하여 상기 다수의 정보 저장부 각각을 활성화시키기 위한 다수의 활성화 신호를 생성하기 위한 활성화 제어부를 더 구비하는 반도체 메모리 장치.
  9. 제7항에 있어서,
    상기 다수의 정보 저장부 각각은 상기 압축 정보에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서,
    상기 신호 선택부는,
    상기 정보 저장부의 출력 신호에 응답하여 소오스 선택 신호를 상기 노말 선택 신호로 출력하기 위한 제1 선택 출력부; 및
    상기 정보 저장부의 출력 신호에 응답하여 상기 소오스 선택 신호를 상기 리던던시 선택 신호로 출력하기 위한 제2 선택 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 노말 메모리 셀과 리던던시 메모리 셀을 포함하며, 데이터를 저장하기 위한 다수의 메모리 셀 어레이;
    상기 메모리 셀 어레이 중 어드레스에 대응하는 다수의 메모리 셀 어레이에 저장된 다수의 데이터를 압축하여 압축 정보를 생성하기 위한 데이터 압축부;
    상기 압축 정보에 응답하여 상기 어드레스를 저장하기 위한 어드레스 저장부
    상기 어드레스 저장부의 출력 신호와 노말 동작시 인가되는 어드레스를 비교하기 위한 어드레스 비교부; 및
    상기 어드레스 비교부의 출력 신호에 응답하여 상기 노말 메모리 셀을 액세스하기 위한 노말 선택 신호 또는 상기 리던던시 메모리 셀을 액세스하기 위한 리던던시 선택 신호를 활성화시키기 위한 신호 선택 제어부
    를 구비하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 어드레스 저장부는 상기 압축 정보에 응답하여 활성화되며, 상기 어드레스 비트에 대응하여 프로그래밍되는 퓨즈 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제12항에 있어서,
    상기 어드레스는 다수의 비트로 구성되며,
    상기 퓨즈 회로는 상기 어드레스의 비트 수에 대응하는 개수를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 메모리 셀 어레이에 저장된 다수의 데이터를 압축하는 단계;
    상기 압축하는 단계의 출력 신호에 응답하여 예정된 퓨즈에 프로그래밍 동작을 수행하는 단계; 및
    상기 퓨즈에 대응하는 출력 신호에 응답하여 리던던시 메모리 셀을 액세스하기 위한 리페어 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제14항에 있어서,
    노말 동작시 상기 퓨즈에 대응하는 출력 신호에 응답하여 노말 메모리 셀을 액세스하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  16. 제14항에 있어서,
    상기 프로그래밍 동작을 수행하는 단계는 상기 압축하는 단계의 출력 신호에 대응하여 프로그래밍하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  17. 제14항에 있어서,
    상기 프로그래밍 동작을 수행하는 단계는 상기 압축하는 단계의 출력 신호에 응답하여 활성화되고, 해당 어드레스에 대응하여 프로그래밍하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  18. 제17항에 있어서,
    노말 동작시 인가되는 어드레스와 상기 해당 어드레스를 비교하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 리페어 동작을 수행하는 단계는 상기 비교하는 단계의 출력 신호에 응답하여 상기 리던던시 메모리 셀을 액세스하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  20. 제18항에 있어서,
    상기 노말 동작시 상기 비교하는 단계의 출력 신호에 응답하여 노말 메모리 셀을 액세스하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
KR1020110139643A 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법 KR20130072094A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110139643A KR20130072094A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법
US13/460,953 US20130166944A1 (en) 2011-12-21 2012-05-01 Semiconductor memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139643A KR20130072094A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20130072094A true KR20130072094A (ko) 2013-07-01

Family

ID=48655768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139643A KR20130072094A (ko) 2011-12-21 2011-12-21 반도체 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20130166944A1 (ko)
KR (1) KR20130072094A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007539A (ko) * 2014-05-22 2016-01-20 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 멀티-코어 마이크로프로세서 내의 캐시 어레이를 복구하는 프로그래밍 장치 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9348690B2 (en) 2013-08-21 2016-05-24 Via Alliance Semiconductor Co., Ltd. Correctable configuration data compression and decompression system
US9223715B2 (en) 2013-08-21 2015-12-29 Via Alliance Semiconductor Co., Ltd. Microprocessor mechanism for decompression of cache correction data
US9395802B2 (en) * 2014-05-22 2016-07-19 Via Alliance Semiconductor Co., Ltd. Multi-core data array power gating restoral mechanism
US9665490B2 (en) * 2014-05-22 2017-05-30 Via Alliance Semiconductor Co., Ltd. Apparatus and method for repairing cache arrays in a multi-core microprocessor
US9524241B2 (en) * 2014-05-22 2016-12-20 Via Alliance Semiconductor Co., Ltd. Multi-core microprocessor power gating cache restoral mechanism
KR102251216B1 (ko) * 2014-11-21 2021-05-12 삼성전자주식회사 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219656B1 (en) * 1998-11-25 2001-04-17 Schlumberger Resource Management Services, Inc. Memory integrity for meters
US7447950B2 (en) * 2003-05-20 2008-11-04 Nec Electronics Corporation Memory device and memory error correction method
US7350119B1 (en) * 2004-06-02 2008-03-25 Advanced Micro Devices, Inc. Compressed encoding for repair
US7373573B2 (en) * 2005-06-06 2008-05-13 International Business Machines Corporation Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing
US8307258B2 (en) * 2009-05-18 2012-11-06 Fusion-10, Inc Apparatus, system, and method for reconfiguring an array to operate with less storage elements
US8560794B2 (en) * 2010-03-12 2013-10-15 Cleversafe, Inc. Dispersed storage network for managing data deletion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007539A (ko) * 2014-05-22 2016-01-20 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 멀티-코어 마이크로프로세서 내의 캐시 어레이를 복구하는 프로그래밍 장치 및 방법

Also Published As

Publication number Publication date
US20130166944A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US9741447B2 (en) Semiconductor device including fuse circuit
KR100498456B1 (ko) 반도체 메모리 장치의 포스트 리페어 회로 및 방법
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
KR20130072094A (ko) 반도체 메모리 장치 및 그 동작 방법
TW201603035A (zh) 記憶體裝置之軟包裝後修復
US20150043288A1 (en) Semiconductor memory device having fuse cell array
US8913451B2 (en) Memory device and test method thereof
KR20230058603A (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
JP2004005912A (ja) 半導体メモリ装置、及びその不良セルアドレスプログラム回路及び方法
US8867288B2 (en) Memory device and test method thereof
KR102468865B1 (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
US11954338B2 (en) Shared components in fuse match logic
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160004585A (ko) 반도체 메모리 장치 및 그 동작 방법
US9135969B2 (en) Semiconductor device
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
JP4430298B2 (ja) 半導体メモリ装置のポストリペア回路及び方法
KR20190075354A (ko) 메모리 장치 및 메모리 장치의 동작 방법
JP2015046205A (ja) 半導体装置
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid