KR102566325B1

KR102566325B1 - 반도체 메모리 장치 및 그의 동작 방법

Info

Publication number: KR102566325B1
Application number: KR1020160090840A
Authority: KR
Inventors: 심영보
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-07-18
Filing date: 2016-07-18
Publication date: 2023-08-14
Also published as: KR20180009204A; US20180019024A1; US9870837B1

Abstract

본 발명의 일 실시 예에 따르면, 반도체 메모리 장치는 페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋이 구비된 로우 퓨즈 영역과 상기 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋이 구비된 컬럼 퓨즈 영역을 포함하고, 부트업 동작 시 상기 로우 퓨즈셋 및 상기 컬럼 퓨즈셋의 퓨즈셋 정보를 출력하고, 상기 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터 및 컬럼 페일 데이터로 출력하는 퓨즈 어레이부; 리페어 모드 시 페일 셀 정보를 토대로 페일 어드레스를 저장하고, 상기 부트업 동작 시 상기 퓨즈 어레이부로부터 출력되는 상기 퓨즈셋 정보를 토대로 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역의 미사용 퓨즈셋을 검색하고, 럽처 동작 시 상기 페일 어드레스가 상기 미사용 퓨즈셋에 프로그램되도록 제어하는 퓨즈 어레이 제어부; 및 상기 퓨즈 어레이부로부터 출력되는 상기 로우 페일 데이터 및 컬럼 페일 데이터에 대응하여 로우 리던던시 또는 컬럼 리던던시 동작을 수행하는 로우/컬럼 리던던시부를 포함할 수 있다.

Description

반도체 메모리 장치 및 그의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}

본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 포스트 패키지 리페어 동작을 수행할 수 있는 반도체 메모리 장치 및 그의 동작 방법에 관한 것이다.

통상적으로, DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치는, 설계 및 제조 이후에, 웨이퍼 레벨의 테스트(이하, '웨이페 테스트' 라고 한다) 과정과 패키지 이후의 테스트 (이하, '포스트 패키지 테스트' 라고 한다) 과정을 거쳐 칩의 불량 여부를 결정하게 된다.

반도체 메모리 장치 내에 있는 수많은 메모리 셀 중에서 한 개라도 결함이 있으면, 반도체 메모리 장치는 원하는 기능을 제대로 수행하지 못하고 불량품으로 처리된다. 그런데, 소수의 메모리 셀에 결함이 발생한 경우 반도체 메모리 장치를 불량품으로 처리하는 것은 수율 면에서 비효율적이다.

따라서, 현재는 반도체 메모리 장치 내에 리던던시 메모리 셀(redundancy memory cell)을 구비하고, 웨이페 테스트 과정과 포스트 패키지 테스트 과정을 통해, 결함 메모리 셀들을 리던던시 메모리 셀들로 대체하여 반도체 메모리 장치를 양품으로 처리하는 방법이 사용되고 있다. 이 중, 포스트 패키지 테스트 과정을 통해 결함 메모리 셀들을 리던던시 메모리 셀들로 대체하는 동작을 포스트 패키지 리페어(Post Package Repair)라고 하며, 포스트 패키지 리페어를 통해 반도체 메모리 장치의 수율이 향상될 수 있다.

한편, 결함 메모리 셀들은 로우/컬럼 단위로 리던던시 메모리 셀로 치환될 수 있지만, 현재 포스트 패키지 리페어에서는 로우 리페어만 지원하고 컬럼 리페어는 지원하지 않고 있어 컬럼성 페일이 발생하는 경우 리페어가 불가능하여 패키지 수율이 감소하게 된다. 따라서, 로우 리페어와 컬럼 리페어를 모두 지원 가능한 포스트 패키지 리페어 스킴이 필요하다.

본 발명의 실시 예가 해결하고자 하는 기술적 과제는 포스트 패키지 리페어 시 페일 유형에 따라 로우 리페어와 컬럼 리페어를 모두 지원 가능한 반도체 메모리 장치 및 이의 동작 방법을 제공하는 데 있다.

본 발명의 다른 실시 예에 따르면, 반도체 메모리 장치는 페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋이 구비된 로우 퓨즈 영역과 상기 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋이 구비된 컬럼 퓨즈 영역을 포함하는 퓨즈 어레이부; 리페어 모드 신호에 응답하여, 로우 어드레스, 컬럼 어드레스, 뱅크 어드레스 및 매트 정보를 포함하는 페일 어드레스를 저장하는 어드레스 래치부; 상기 리페어 모드 신호에 응답하여, 액티브 신호 및 라이트 신호에 응답하여 부트업 신호 및 럽처 신호를 생성하는 제어 신호 생성부; 상기 부트업 신호가 활성화되면, 클럭 신호를 카운팅하여 생성된 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역을 검색하여 로우 영역 신호와 복수 개의 컬럼 영역 신호를 출력하는 페일 영역 검색부; 상기 로우 영역 신호, 상기 복수 개의 컬럼 영역 신호 및 상기 퓨즈 어레이부로부터 출력되는 퓨즈셋 정보를 토대로 미사용 로우 퓨즈셋 정보 및 미사용 컬럼 퓨즈셋 정보를 저장하고, 상부/하부 매트 신호 및 로우/컬럼 선택 신호에 응답하여 저장된 미사용 로우 혹은 컬럼 퓨즈셋 정보를 선택적으로 출력하는 퓨즈셋 래치부; 및 상기 럽처 신호에 응답하여 상기 페일 어드레스가 상기 미사용 로우 혹은 컬럼 퓨즈셋 정보에 대응하는 로우 퓨즈셋 혹은 컬럼 퓨즈셋에 프로그램되도록 제어하는 럽처 제어 신호를 출력하는 럽처 제어부를 포함할 수 있다.

본 발명의 또 다른 실시 예에 따르면, 반도체 메모리 장치의 동작 방법은, 페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋이 구비된 로우 퓨즈 영역과 상기 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋이 구비된 컬럼 퓨즈 영역이 구비된 퓨즈 어레이부를 포함하는 반도체 메모리 장치에 있어서, 포스트 패키지 리페어 모드 시, 페일 셀 정보를 토대로 페일 어드레스를 저장하는 단계; 제 1 부트업 동작을 수행하여, 상기 퓨즈 어레이부로부터 출력되는 퓨즈셋 정보를 토대로 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역의 미사용 퓨즈셋을 검색하는 단계; 럽처 동작을 수행하여, 상기 페일 어드레스를 상기 미사용 퓨즈셋에 프로그램하는 단계; 제 2 부트업 동작을 수행하여, 상기 퓨즈 어레이부에 프로그램된 페일 데이터를 출력하는 단계; 및 상기 퓨즈 어레이부로부터 출력되는 상기 페일 데이터에 대응하여 로우 리던던시 또는 컬럼 리던던시 동작을 수행하는 단계를 포함할 수 있다.

제안된 실시 예에 따른 반도체 메모리 장치는 로우 리페어와 컬럼 리페어를 모두 지원 가능한 포스트 패키지 리페어를 수행함으로써 패키지 수율이 향상될 수 있는 효과가 있다.

도 1 은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블록도 이다.
도 2 는 도 1 의 퓨즈 어레이 제어부의 블록도 이다.
도 3 은 도 2 의 제어 신호 생성부의 상세 블록도 이다.
도 4a 및 도 4b 는 도 3 의 제어 신호 생성부(120)의 동작 파형도 이다.
도 5 는 도 2 의 부트업 제어부의 상세 블록도 이다.
도 6 은 도 5 의 페일 영역 검색부의 상세 블록도 이다.
도 7 은 도 5 의 퓨즈셋 래치부의 상세 블록도 이다.
도 8a 및 도 8b 는 본 발명의 실시 예에 따른 반도체 메모리 장치의 로우 리페어 동작을 설명하기 위한 타이밍도 및 순서도 이다.
도 9a 및 도 9b 는 본 발명의 실시 예에 따른 반도체 메모리 장치의 컬럼 리페어 동작을 설명하기 위한 타이밍도 및 순서도 이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예들을 첨부 도면을 참조하여 설명하고자 한다.

도면에서는, 설명의 편의를 위해 노멀 동작과 관련된 구성은 미도시하고, 포스트 패키지 리페어 동작과 관련된 구성 위주로 설명하기로 한다.

도 1 은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블록도 이다.

도 1 을 참조하면, 반도체 메모리 장치는 퓨즈 어레이 제어부(100), 퓨즈 어레이부(200) 및 로우/컬럼 리던던시부(300)를 포함할 수 있다.

퓨즈 어레이부(200)는, 페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋(미도시)이 구비된 로우 퓨즈 영역(210)과 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋(미도시)이 구비된 컬럼 퓨즈 영역(220)을 포함할 수 있다. 퓨즈 어레이부(200)는, 부트업 동작 시 로우 퓨즈셋 및 컬럼 퓨즈셋의 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 출력하고, 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)로 출력할 수 있다. 이 때, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)는, 해당 로우 퓨즈셋이 이미 사용되었는지에 대한 제 1 정보(RF_EN) 및 해당 로우 퓨즈셋이 사용 불가능한지에 대한 제 2 정보(RF_DIS), 해당 컬럼 퓨즈셋이 이미 사용되었는지에 대한 제 3 정보(CF_EN) 및 해당 컬럼 퓨즈셋이 사용 불가능한지에 대한 제 4 정보(CF_DIS)를 포함한다.

퓨즈 어레이 제어부(100)는, 포스트 패키지 리페어 모드 시 페일 셀 정보를 토대로 페일 어드레스를 저장하고, 부트업 동작 시 퓨즈 어레이부(200)로부터 출력되는 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 로우 퓨즈 영역(210) 및 컬럼 퓨즈 영역(220)의 미사용 퓨즈셋을 검색하고, 럽처 동작 시 페일 어드레스가 미사용 퓨즈셋에 프로그램되도록 제어할 수 있다. 퓨즈 어레이 제어부(100)는, 부트업 동작 시 검색된 미사용 퓨즈셋을 로우 퓨즈 영역(210)의 미사용 로우 퓨즈셋 정보 및 컬럼 퓨즈 영역(220)의 미사용 컬럼 퓨즈셋 정보로 저장하고, 럽처 동작 시 로우/컬럼 선택 신호(ROWCOL_SEL)에 따라 미사용 로우 퓨즈셋 정보 및 미사용 컬럼 퓨즈셋 정보 중 하나를 선택하여 출력함으로써 페일 어드레스가 미사용 퓨즈셋에 프로그램되도록 제어할 수 있다. 한편, 퓨즈 어레이 제어부(100)는, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 검색된 로우 퓨즈 영역(210) 및 상기 컬럼 퓨즈 영역(220)의 미사용 퓨즈셋이 존재하지 않을 때, 상기 럽처 동작이 수행되지 않도록 제어할 수 있다.

로우/컬럼 리던던시부(300)는, 퓨즈 어레이부(200)로부터 출력되는 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)에 대응하여 로우 리페어 또는 컬럼 리페어를 수행할 수 있다.

보다 상세하게, 퓨즈 어레이 제어부(100)는, 포스트 패키지 리페어(PPR) 모드 신호(PPR_EN)에 응답하여 PPR 모드로 진입할 수 있다. 퓨즈 어레이 제어부(100)는, 액티브 신호(ACTP) 및 라이트 신호(WTP)에 응답하여 로우 어드레스 정보(ROW<1:14>), 컬럼 어드레스 정보(COL<3:9>), 뱅크 정보(BANK<0:2>), 매트 정보(RMAT<0:3>) 및 매트 영역 정보(DOCT)를 입력받아 뱅크 어드레스(SBANK<0:2>) 및 리페어 어드레스(SADDR<0:N>)를 생성할 수 있다. PPR 모드 신호(PPR_EN)는 PPR 모드 시 모드 레지스터 셋(Mode Register Set, MRS)에 의해 활성화되는 신호이다. 액티브 신호(ACTP)는 액티브 커맨드가 입력되면 일정 구간 활성화되는 펄스 신호이다. 라이트 신호(WTP)는 라이트 커맨드가 입력되면 일정 구간 활성화되는 펄스 신호 이다. 뱅크 정보(BANK<0:2>)는 다수 개(예를 들어, 8개)의 뱅크 중 포스트 패키지 테스트 시 검출된 페일 셀이 위치한 뱅크를 나타내는 신호이다. 로우 어드레스 정보(ROW<1:14>)는 페일 셀의 로우 어드레스를 나타내는 신호이다. 컬럼 어드레스 정보(COL<3:9>)는 페일 셀의 컬럼 어드레스를 나타내는 신호이다. 매트 정보(RMAT<0:3>)는 다수 개의 셀 매트 중 페일 셀이 위치한 매트 어드레스 신호이다. 매트 영역 정보(DOCT)는 각 셀 매트에 할당된 컬럼 퓨즈 영역을 구분하기 위한 신호이다.

또한, 퓨즈 어레이 제어부(100)는, 액티브 신호(ACTP) 및 라이트 신호(WTP)에 응답하여 내부 부트업 신호(미도시, ATBOOTUP_EN) 및 내부 럽처 신호(미도시, ATRUP_EN)를 생성할 수 있다. 퓨즈 어레이 제어부(100)는, 내부 부트업 신호(ATBOOTUP_EN)에 응답하여, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 미사용 퓨즈셋을 검색하여 미사용 퓨즈셋 정보(FUSE_SET<0:K>)를 저장할 수 있다. 퓨즈 어레이 제어부(100)는, 내부 럽처 신호(ATRUP_EN)에 응답하여, 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 제어하기 위한 럽처 제어 신호(RUP_CTRL<0:S>)를 생성할 수 있다.

한편, 퓨즈 어레이 제어부(100)는, 로우/컬럼 선택 신호(ROWCOL_SEL), 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)를 조합하여, 로우 선택 신호(ROW_SEL, 미도시) 및 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL, 미도시)를 생성할 수 있다. 퓨즈 어레이 제어부(100)는, 로우 선택 신호(ROW_SEL) 및 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)에 응답하여, 로우 퓨즈 영역(210)의 미사용 로우 퓨즈셋 정보 및 컬럼 퓨즈 영역(220)의 미사용 컬럼 퓨즈셋 정보 중 하나를 선택하여 미사용 퓨즈셋 정보(FUSE_SET<0:K>)로 출력할 수 있다. 로우/컬럼 선택 신호(ROWCOL_SEL)는 PPR 모드 시 로우 리페어와 컬럼 리페어 중 하나를 선택하는 신호이다. 상부 매트 신호(TECFUPREG)는 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트를 나타내는 신호이다. 하부 매트 신호(TECFDNREG)는 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 하부 매트를 나타내는 신호이다.

참고로, 로우 리페어가 수행되는 경우, 페일 셀이 위치한 매트의 해당 로우에만 리페어가 수행되지만, 컬럼 리페어가 수행되는 경우, 페일 셀이 위치한 매트 뿐만 아니라 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어가 수행되어야 한다. 이를 위해, 퓨즈 어레이 제어부(100)는, 로우/컬럼 선택 신호(ROWCOL_SEL)와 함께 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)를 입력 받아 컬럼 리페어 시, 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어가 수행되도록 제어할 수 있다.

또한, 퓨즈 어레이 제어부(100)는, 내부 부트업 신호(ATBOOTUP_EN) 또는 내부 럽처 신호(ATRUP_EN)가 활성화되면 토글링하는 클럭 신호(CLK)와, 내부 부트업 신호(ATBOOTUP_EN)가 활성화되면 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK)를 퓨즈 어레이(200)로 제공할 수 있다. 퓨즈 어레이(200)는, 클럭 신호(CLK) 및 부트업 클럭 신호(ATBOOTUP_CLK)에 동기되어, 로우 퓨즈셋 및 컬럼 퓨즈셋의 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 출력하고, 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)로 출력할 수 있다.

상기와 같이, 본 발명의 실시 예에 따른 반도체 메모리 장치는, 포스트 패키지 리페어 시 로우 페일 혹은 컬럼 페일과 같은 페일 유형에 따라 로우 리페어와 컬럼 리페어를 모두 지원 가능하다. 따라서, 패키지 수율이 향상될 수 있다.

이하, 도면을 참조하여 퓨즈 어레이 제어부(100)의 각 구성을 구체적으로 설명하고자 한다.

도 2 는 도 1 의 퓨즈 어레이 제어부(100)의 블록도 이다.

도 2 를 참조하면, 퓨즈 어레이 제어부(100)는, 어드레스 래치부(110), 제어 신호 생성부(120), 부트업 제어부(130), 럽처 제어부(140) 및 리페어 데이터 선택부(150)를 포함할 수 있다.

어드레스 래치부(110)는, PPR 모드 신호(PPR_EN)가 활성화되면 액티브 신호(ACTP) 및 라이트 신호(WTP)에 응답하여, 페일 셀의 로우 어드레스 정보(ROW<1:14>), 컬럼 어드레스 정보(COL<3:9>), 뱅크 정보(BANK<0:2>), 매트 정보(RMAT<0:3>) 및 매트 영역 정보(DOCT)를 토대로 페일 어드레스를 저장할 수 있다. 이 때, 페일 어드레스는 로우 어드레스(RA<1:14>), 컬럼 어드레스(CA<3:9>), 뱅크 어드레스(BK<0:2>), 매트 어드레스(MAT<0:3>) 및 매트 영역 신호(OCT)를 포함할 수 있다. PPR 모드 시 로우 리페어가 수행되는 경우, 뱅크 정보(BANK<0:2>) 및 로우 어드레스 정보(ROW<1:14>)와 함께 액티브 신호(ACTP)가 어드레스 래치부(110)로 입력된다. 이에 따라, 어드레스 래치부(110)는, 로우 어드레스 정보(ROW<1:14>) 및 뱅크 정보(BANK<0:2>)를 로우 어드레스(RA<1:14>) 및 뱅크 어드레스(BK<0:2>)로 저장할 수 있다. 반면, PPR 모드 시 컬럼 리페어가 수행되는 경우, 뱅크 정보(BANK<0:2>) 및 로우 어드레스 정보(ROW<1:14>)와 함께 액티브 신호(ACTP)가 어드레스 래치부(110)로 입력된 후, 컬럼 어드레스 정보(COL<3:9>), 매트 정보(RMAT<0:3>) 및 매트 영역 정보(DOCT)와 함께 라이트 신호(WTP)가 어드레스 래치부(110)로 입력된다. 이에 따라, 어드레스 래치부(110)는, 로우 어드레스 정보(ROW<1:14>) 및 뱅크 정보(BANK<0:2>)를 로우 어드레스(RA<1:14>) 및 뱅크 어드레스(BK<0:2>)로 저장하고, 컬럼 어드레스 정보(COL<3:9>), 매트 정보(RMAT<0:3>) 및 매트 영역 정보(DOCT)를 컬럼 어드레스(CA<3:9>), 매트 어드레스(MAT<0:3>) 및 매트 영역 신호(OCT)로 저장할 수 있다.

제어 신호 생성부(120)는, PPR 모드 신호(PPR_EN)가 활성화되면, 로우/컬럼 선택 신호(ROWCOL_SEL), 액티브 신호(ACTP) 및 라이트 신호(WTP)에 응답하여, 내부 부트업 신호(ATBOOTUP_EN) 및 내부 럽처 신호(ATRUP_EN)를 순차적으로 생성할 수 있다. 또한, 제어 신호 생성부(120)는, 클럭 신호(CLK)를 입력받아, 내부 부트업 신호(ATBOOTUP_EN)의 활성화 구간 동안 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK) 및 내부 럽처 신호(ATRUP_EN)의 활성화 구간 동안 토글링하는 럽처 클럭 신호(ATRUP_CLK)를 더 생성할 수 있다.

한편, 퓨즈 어레이 제어부(100)는, 내부 부트업 신호(ATBOOTUP_EN) 및 내부 럽처 신호(ATRUP_EN)에 응답하여 클럭 신호(CLK)를 생성하는 클럭 생성부(160)를 더 포함할 수 있다. 클럭 생성부(160)는, 내부 부트업 신호(ATBOOTUP_EN) 혹은 내부 럽처 신호(ATRUP_EN)가 활성화되면 토글링하는 클럭 신호(CLK)를 생성할 수 있다.

부트업 제어부(130)는, 내부 부트업 신호(ATBOOTUP_EN) 및 부트업 클럭 신호(ATBOOTUP_CLK)에 응답하여 페일 어드레스에 대응되는 로우 퓨즈 영역(도 1 의 210) 및 컬럼 퓨즈 영역(도 1 의 220)을 검색한 후, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로, 검색된 로우 퓨즈 영역(210) 및 컬럼 퓨즈 영역(220)의 미사용 컬럼 퓨즈셋 정보를 저장할 수 있다. 부트업 제어부(130)는, 로우/컬럼 선택 신호(ROWCOL_SEL)에 대응하는 미사용 로우 퓨즈셋 정보 혹은 미사용 컬럼 퓨즈셋 정보 중 하나를 선택하여 미사용 퓨즈셋 정보(FS<0:K>)로 출력할 수 있다. 참고로, 페일 어드레스는 로우 어드레스(RA<1:14>)의 일부 비트(RA<13:14>), 뱅크 어드레스(BK<0:2>), 매트 어드레스(MAT<0:3>) 및 매트 영역 신호(OCT)를 포함할 수 있다. 이 때, 로우 어드레스(RA<1:14>)의 일부 비트(RA<13:14>)는 로우 어드레스 정보가 아닌 복수 개의 셀 매트들을 일정 개수로 그룹핑한 매트 그룹 정보를 포함할 수 있다. 이하, 로우 어드레스(RA<1:14>)의 일부 비트(RA<13:14>)는 매트 그룹 신호(RA<13:14>)로 칭하기로 한다.

이 때, 부트업 제어부(130)는, 로우/컬럼 선택 신호(ROWCOL_SEL)와 함께 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)를 입력받아, 로우 선택 신호(ROW_SEL, 미도시) 및 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL, 미도시)를 생성할 수 있다. 예를 들어, 로우 리페어를 알리는 로우/컬럼 선택 신호(ROWCOL_SEL)가 입력되면, 부트업 제어부(130)는 로우 선택 신호(ROW_SEL)에 응답하여 미사용 로우 퓨즈셋 정보를 미사용 퓨즈셋 정보(FS<0:K>)로 출력할 수 있다. 반면, 컬럼 리페어를 알리는 로우/컬럼 선택 신호(ROWCOL_SEL)가 입력되면, 부트업 제어부(130)는 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)에 응답하여 미사용 컬럼 퓨즈셋 정보를 미사용 퓨즈셋 정보(FS<0:K>)로 순차적으로 출력할 수 있다. 또한, 부트업 제어부(130)는, 페일 어드레스 중 매트 어드레스(MAT<0:3>)를 입력받아 상부 매트 어드레스(UPMAT<0:3>) 및 하부 매트 어드레스(DNMAT<0:3>)를 생성하고, 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)에 따라 선택 매트 어드레스(SMAT<0:3>)를 순차적으로 출력할 수 있다. 따라서, 부트업 제어부(130)는, 컬럼 리페어 시, 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어가 수행되도록 제어할 수 있다.

리페어 데이터 선택부(150)는, 선택 매트 어드레스(SMAT<0:3>) 및 페일 어드레스를 입력받아, 로우/컬럼 선택 신호(ROWCOL_SEL)에 대응하는 리페어 어드레스(SADDR<0:N>)를 생성할 수 있다. 이 때, 페일 어드레스는 로우 어드레스(RA<1:14>), 컬럼 어드레스(CA<3:9>), 뱅크 어드레스(BK<0:2>) 및 매트 영역 신호(OCT)를 포함할 수 있다. 리페어 데이터 선택부(150)는, 뱅크 어드레스(BK<0:2>)를 선택 뱅크 어드레스(SBANK<0:2>)로 출력하고, 미사용 퓨즈셋 정보(FS<0:K>)를 미사용 퓨즈셋 정보(FUSE_SET<0:K>)로 출력할 수 있다.

한편, 부트업 제어부(130)는, 미사용 퓨즈셋 정보(FS<0:K>)가 존재하지 않을 때, 오버플로우 신호(OVERFLOW)를 생성할 수 있다. 럽처 제어부(140)는, 내부 럽처 신호(ATRUP_EN) 및 럽처 클럭 신호(ATRUP_CLK)에 응답하여, 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 제어하기 위한 럽처 제어 신호(RUP_CTRL<0:S>)를 생성하며, 오버플로우 신호(OVERFLOW)에 응답하여, 럽처 제어 신호(RUP_CTRL<0:5>)를 비활성화시켜 출력할 수 있다.

도 3 은 도 2 의 제어 신호 생성부(120)의 상세 블록도 이다.

도 3 을 참조하면, 제어 신호 생성부(120)는, 모드 클럭 신호 생성부(122), 부트업 제어 신호 생성부(124) 및 럽처 제어 신호 생성부(126)를 포함할 수 있다.

모드 클럭 신호 생성부(122)는, 클럭 신호(CLK)를 입력받아, 내부 부트업 신호(ATBOOTUP_EN)의 활성화 구간 동안 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK) 및 내부 럽처 신호(ATRUP_EN)의 활성화 구간 동안 토글링하는 럽처 클럭 신호(ATRUP_CLK)를 생성할 수 있다.

부트업 제어 신호 생성부(124)는, PPR 모드 신호(PPR_EN)가 활성화되면, 액티브 신호(ACTP) 또는 라이트 신호(WTP), 또는 럽처 중지 신호(ATRUP_STOP)에 응답하여 활성화되고 부트업 중지 신호(ATBOOTUP_STOP)에 응답하여 비활성화되는 내부 부트업 신호(ATBOOTUP_EN)를 생성할 수 있다. 또한, 부트업 제어 신호 생성부(124)는, 부트업 클럭 신호(ATBOOTUP_CLK)가 일정 구간 토글링 한 후 부트업 중지 신호(ATBOOTUP_STOP)를 생성할 수 있다.

럽처 제어 신호 생성부(126)는, 부트업 중지 신호(ATBOOTUP_STOP)에 응답하여 활성화되고 럽처 중지 신호(ATRUP_STOP)에 응답하여 비활성화되는 내부 럽처 신호(ATRUP_EN)를 생성할 수 있다. 또한, 럽처 제어 신호 생성부(126)는, 럽처 클럭 신호(ATRUP_CLK)가 일정 구간 토글링 한 후 럽처 중지 신호(ATRUP_STOP)를 생성할 수 있다.

도 4a 및 도 4b 는 도 3 의 제어 신호 생성부(120)의 동작 파형도 이다. 도 4a 는 로우 리페어 시의 제어 신호 생성부(120)의 동작이 도시되어 있고, 도 4b 는 컬럼 리페어 시의 제어 신호 생성부(120)의 동작이 도시되어 있다.

도 4a 및 도 4b를 참조하면, PPR 모드 신호(PPR_EN)가 활성화되어 PPR 모드로 진입한다. 이 때, 도 4a 에서는, 로우 리페어를 알리는 로우 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)에 따라, 액티브 신호(ACTP)에 응답하여 내부 부트업 신호(ATBOOTUP_EN)가 활성화된다. 반면, 도 4b 에서는, 컬럼 리페어를 알리는 하이 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)에 따라, 라이트 신호(WTP)에 응답하여 내부 부트업 신호(ATBOOTUP_EN)가 활성화된다.

내부 부트업 신호(ATBOOTUP_EN)가 활성화되면, 부트업 클럭 신호(ATBOOTUP_CLK)가 일정 구간 토글링 한 후, 부트업 중지 신호(ATBOOTUP_STOP)가 생성되고, 이에 따라 내부 부트업 신호(ATBOOTUP_EN)는 비활성화 되고, 내부 럽처 신호(ATRUP_EN)는 활성화된다.

내부 럽처 신호(ATRUP_EN)가 활성화되면, 럽처 클럭 신호(ATRUP_CLK)가 일정 구간 토글링 한 후, 럽처 중지 신호(ATRUP_STOP)가 생성되고, 이에 따라 내부 럽처 신호(ATRUP_EN)는 비활성화 되고, 내부 부트업 신호(ATBOOTUP_EN)가 다시 활성화된다.

내부 부트업 신호(ATBOOTUP_EN)가 활성화되면, 부트업 클럭 신호(ATBOOTUP_CLK)가 일정 구간 토글링 한 후, 부트업 중지 신호(ATBOOTUP_STOP)가 생성되고, 이에 따라 내부 부트업 신호(ATBOOTUP_EN)는 비활성화 된다. 이후, PPR 모드 신호(PPR_EN)가 비활성화되어 PPR 모드가 종료된다.

참고로, 도면에 도시되지 않았지만, 내부 부트업 신호(ATBOOTUP_EN) 혹은 내부 럽처 신호(ATRUP_EN)가 활성화되기 전에 부트업 동작을 수행하기 위해 제공되는 부트업 파워 활성화 신호 및 럽처 동작을 수행하기 위한 럽처 파워 활성화 신호가 미리 활성화된다. 따라서, 부트업 동작 혹은 럽처 동작에 필요한 전원 전압을 미리 공급할 수 있도록 한다.

도 5 는 도 2 의 부트업 제어부(130)의 상세 블록도 이다.

도 5 를 참조하면, 부트업 제어부(130)는, 카운터(410), 페일 영역 검색부(420) 및 퓨즈셋 래치부(430)를 포함할 수 있다.

카운터(410)는, 내부 부트업 신호(ATBOOTUP_EN)가 활성화되면, 부트업 클럭 신호(ATBOOTUP_CLK)를 카운팅하여 카운팅 신호(CNT_BIT<0:M>)를 생성할 수 있다. 한편, 도 5 에서는, 카운터(410)가 부트업 클럭 신호(ATBOOTUP_CLK)를 입력받아 카운팅 동작을 수행하는 경우가 도시되어 있지만, 다른 실시 예에서는 카운터(410)가 클럭 신호(CLK)를 입력받아 카운팅 동작을 수행할 수도 있다.

페일 영역 검색부(420)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여 페일 어드레스에 대응되는 로우 퓨즈 영역(210) 및 컬럼 퓨즈 영역(220)을 검색하여 로우 영역 신호(ROW_REGION)와 복수 개의 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)를 출력할 수 있다. 페일 영역 검색부(420)는, 페일 어드레스 중 매트 어드레스(MAT<0:3>)를 입력받아 상부 매트 어드레스(UPMAT<0:3>) 및 하부 매트 어드레스(DNMAT<0:3>)를 생성할 수 있다. 본 발명의 실시 예에서, 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어를 수행하기 위해서, 복수 개의 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)는, 페일 어드레스 중 매트 어드레스(MAT<0:3>)에 대응하는 제 1 컬럼 영역 신호(COL_REGION), 상부 매트 어드레스(UPMAT<0:3>)에 대응하는 제 2 컬럼 영역 신호(COL_UPREGION) 및 하부 매트 어드레스(DNMAT<0:3>)에 대응하는 제 3 컬럼 영역 신호(COL_DNREGION)를 포함할 수 있다.

퓨즈셋 래치부(430)는, 로우 영역 신호(ROW_REGION)와 복수 개의 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)와, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 카운팅 신호(CNT_BIT<0:M>)를 미사용 퓨즈셋 정보로 저장하고, 로우/컬럼 선택 신호(ROWCOL_SEL), 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)를 조합하여 생성된 로우 선택 신호(ROW_SEL) 및 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)에 응답하여 저장된 미사용 퓨즈셋 정보(FS<0:K>)를 출력할 수 있다. 퓨즈셋 래치부(430)는, 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)에 따라 매트 어드레스(MAT<0:3>), 상부 매트 어드레스(UPMAT<0:3>) 및 하부 매트 어드레스(DNMAT<0:3>) 중 하나를 선택하여 선택 매트 어드레스(SMAT<0:3>)로 출력할 수 있다. 퓨즈셋 래치부(430)는, 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)로부터 미사용 퓨즈셋 정보(FS<0:K>)가 존재하지 않는다고 판단될 때, 오버플로우 신호(OVERFLOW)를 생성할 수 있다.

도 6 은 도 5 의 페일 영역 검색부(420)의 상세 블록도 이다.

도 6 을 참조하면, 페일 영역 검색부(420)는, 로우 영역 검색부(510) 및 컬럼 영역 검색부(530)를 포함할 수 있다.

로우 영역 검색부(510)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 페일 어드레스 중 뱅크 어드레스(BK<0:2>) 및 매트 그룹 신호(RA<13:14>)에 대응되는 로우 퓨즈 영역(210)을 검색하여 로우 영역 신호(ROW_REGION)를 출력할 수 있다.

컬럼 영역 검색부(530)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 페일 어드레스 중 뱅크 어드레스(BK<0:2>), 매트 어드레스(MAT<0:3>), 매트 영역 신호(OCT) 및 매트 그룹 신호(RA<13:14>)에 대응되는 컬럼 퓨즈 영역(220)을 검색하여 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)를 출력할 수 있다.

보다 자세하게, 컬럼 영역 검색부(530)는, 상부 매트 신호 생성부(522), 하부 매트 신호 생성부(524), 제 1 컬럼 영역 검색부(532), 제 2 컬럼 영역 검색부(534) 및 제 3 컬럼 영역 검색부(536)를 포함할 수 있다.

상부 매트 신호 생성부(522)는, 매트 어드레스(MAT<0:3>)를 업 카운팅하여 상부 매트 어드레스(UPMAT<0:3>)를 생성할 수 있다. 하부 매트 신호 생성부(524)는, 매트 어드레스(MAT<0:3>)를 다운 카운팅하여 하부 매트 어드레스(DNMAT<0:3>)를 생성할 수 있다. 바람직하게는, 상부 매트 신호 생성부(522)는 가산기로 구현되고, 하부 매트 신호 생성부(524)는 감산기로 구현될 수 있다.

제 1 컬럼 영역 검색부(532)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 뱅크 어드레스(BK<0:2>), 매트 어드레스(MAT<0:3>), 매트 영역 신호(OCT) 및 매트 그룹 신호(RA<13:14>)에 대응되는 컬럼 퓨즈 영역(220)을 검색하여 제 1 컬럼 영역 신호(COL_REGION)를 출력할 수 있다. 제 2 컬럼 영역 검색부(534)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 뱅크 어드레스(BK<0:2>), 상부 매트 어드레스(UPMAT<0:3>), 매트 영역 신호(OCT) 및 매트 그룹 신호(RA<13:14>)에 대응되는 컬럼 퓨즈 영역(220)을 검색하여 제 2 컬럼 영역 신호(COL_UPREGION)를 출력할 수 있다. 제 3 컬럼 영역 검색부(536)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 뱅크 어드레스(BK<0:2>), 하부 매트 어드레스(DNMAT<0:3>), 매트 영역 신호(OCT) 및 매트 그룹 신호(RA<13:14>)에 대응되는 컬럼 퓨즈 영역(220)을 검색하여 제 3 컬럼 영역 신호(COL_DNREGION)를 출력할 수 있다.

도 7 은 도 5 의 퓨즈셋 래치부(430)의 상세 블록도 이다.

도 7 을 참조하면, 퓨즈셋 래치부(430)는, 입력 제어부(610), 출력 제어부(620), 로우 래치부(632) 및 제 1 내지 제 3 컬럼 래치부(634, 636, 638)를 포함할 수 있다.

입력 제어부(610)는, 로우 영역 신호(ROW_REGION) 및 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 로우 입력 제어 신호(ROWLATP)를 생성하고, 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION) 및 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 토대로 제 1 내지 제 3 컬럼 입력 제어 신호(COLLATP, COLUPLATP, COLDNLATP)를 생성할 수 있다.

보다 자세하게, 입력 제어부(610)는, 로우 펄스 생성부(612), 컬럼 펄스 생성부(614), 로우 입력 제어 신호 생성부(622) 및 제 1 내지 제 3 컬럼 입력 제어 신호 생성부(624, 626, 628)를 포함할 수 있다.

로우 펄스 생성부(612)는, 퓨즈셋 정보 중 제 1 정보(RF_EN) 및 제 2 정보(RF_DIS)를 부트업 클럭 신호(ATBOOTUP_CLK)에 동기시켜 로우 펄스 신호(ROWFSMRDLATP)를 생성할 수 있다. 컬럼 펄스 생성부(614)는, 퓨즈셋 정보 중 제 3 정보(CF_EN) 및 제 4 정보(CF_DIS)를 부트업 클럭 신호(ATBOOTUP_CLK)에 동기시켜 컬럼 펄스 신호(COLFSMRDLATP)를 생성할 수 있다. 바람직하게, 로우 펄스 생성부(612) 및 컬럼 펄스 생성부(614)는 이미 사용된 로우/컬럼 퓨즈셋 및 사용 불가능한 컬럼/퓨즈셋을 제외한 경우에만 해당 로우 혹은 컬럼 펄스 신호가 활성화되도록 제어할 수 있다.

로우 입력 제어 신호 생성부(622)는, 로우 펄스 신호(ROWFSMRDLATP) 및 로우 영역 신호(ROW_REGION)를 입력받아 로우 입력 제어 신호(ROWLATP)를 생성할 수 있다. 제 1 내지 제 3 컬럼 입력 제어 신호 생성부(624, 626, 628) 각각은, 컬럼 펄스 신호(COLFSMRDLATP)와 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION) 중 해당 신호를 입력받아 제 1 내지 제 3 컬럼 입력 제어 신호(COLLATP, COLUPLATP, COLDNLATP)를 생성할 수 있다. 바람직하게는, 로우 입력 제어 신호 생성부(622) 및 제 1 내지 제 3 컬럼 입력 제어 신호 생성부(624, 626, 628) 각각은, 입력 신호들이 모두 활성화되었을 때 출력 신호를 활성화 시키는 앤드 게이트로 구현될 수 있다.

출력 제어부(620)는, 로우/컬럼 선택 신호(ROWCOL_SEL), 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)를 조합하여, 로우 선택 신호(ROW_SEL) 및 제 1 내지 제 3 컬럼 선택 신호(COL_SEL, COL_UPSEL, COL_DNSEL)를 생성할 수 있다. 예를 들어, 출력 제어부(620)는, 로우 리페어를 알리는 로우 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)가 입력되고, 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)가 모두 로우 레벨로 입력되면, 로우 선택 신호(ROW_SEL)를 활성화 시켜 출력할 수 있다. 반면, 컬럼 리페어를 알리는 하이 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)가 입력되고, 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)가 모두 로우 레벨로 입력되면, 제 1 컬럼 선택 신호(COL_SEL)를 활성화 시켜 출력할 수 있다. 또는, 컬럼 리페어를 알리는 하이 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)가 입력되고, 상부 매트 신호(TECFUPREG)가 하이 레벨로 입력되고, 하부 매트 신호(TECFDNREG)가 로우 레벨로 입력되면, 제 2 컬럼 선택 신호(COLUP_SEL)를 활성화 시켜 출력할 수 있다.

로우 래치부(632)는, 로우 입력 제어 신호(ROWLATP)에 응답하여 카운팅 신호(CNT_BIT<0:M>)의 제 1 비트 그룹(CNT_BIT<A:B>)을 미사용 로우 퓨즈셋 정보로 저장하고, 로우 선택 신호(ROW_SEL)에 응답하여 저장된 미사용 로우 퓨즈셋 정보(ROWFS<0:K>)를 출력할 수 있다. 제 1 컬럼 래치부(634)는, 제 1 컬럼 입력 제어 신호(COLLATP)에 응답하여, 카운팅 신호(CNT_BIT<0:M>)의 제 2 비트 그룹(CNT_BIT<C:D>)을 미사용 컬럼 퓨즈셋 정보로 저장하고, 제 1 컬럼 선택 신호(COL_SEL)에 응답하여 저장된 미사용 컬럼 퓨즈셋 정보(COLFS<0:J>)를 출력할 수 있다. 제 2 컬럼 래치부(636)는, 제 2 컬럼 입력 제어 신호(COLUPLATP)에 응답하여, 카운팅 신호(CNT_BIT<0:M>)의 제 2 비트 그룹(CNT_BIT<C:D>)을 미사용 컬럼 퓨즈셋 정보로 저장하고, 제 2 컬럼 선택 신호(COLUP_SEL)에 응답하여 저장된 미사용 컬럼 퓨즈셋 정보(COLUPFS<0:J>)를 출력할 수 있다. 제 3 컬럼 래치부(638)는, 제 3 컬럼 입력 제어 신호(COLDNLATP)에 응답하여, 카운팅 신호(CNT_BIT<0:M>)의 제 2 비트 그룹(CNT_BIT<C:D>)을 미사용 컬럼 퓨즈셋 정보로 저장하고, 제 3 컬럼 선택 신호(COLDN_SEL)에 응답하여 저장된 미사용 컬럼 퓨즈셋 정보(COLDNFS<0:J>)를 출력할 수 있다. 도면에 도시되지 않았지만, 로우 래치부(632) 및 제 1 내지 제 3 컬럼 래치부(634, 636, 638)는 외부로부터 입력되는 리셋 신호(RSTB)에 응답하여 리셋될 수 있다.

한편, 퓨즈셋 래치부(430)는, 로우 래치부(632) 및 제 1 내지 제 3 컬럼 래치부(634, 636, 638)로부터 출력되는 미사용 로우 퓨즈셋 정보(ROWFS<0:K>), 미사용 컬럼 퓨즈셋 정보(COLFS<0:J>), 미사용 컬럼 퓨즈셋 정보(COLUPFS<0:J>) 또는 미사용 컬럼 퓨즈셋 정보(COLDNFS<0:J>)를 래치하여 최종적으로 미사용 퓨즈셋 정보(FS<0:K>)로 출력하기 위한 래치 출력부(650)를 더 포함할 수 있다.

또한, 퓨즈셋 래치부(430)는, 오버플로우 생성부(660) 및 매트 신호 생성부(670)를 더 포함할 수 있다.

오버플로우 생성부(660)는, 로우 선택 신호(ROW_SEL)가 활성화되면 로우 입력 제어 신호(ROWLATP)를 선택하고, 컬럼 선택 신호(COL_SEL)가 활성화되면 제 1 컬럼 입력 제어 신호(COLLATP)를 선택하여 오버플로우 신호(OVERFLOW)를 생성할 수 있다. 오버플로우 신호(OVERFLOW)는 로우 리페어 시 미사용 로우 퓨즈셋 정보가 존재하지 않을 때와 컬럼 리페어 시 컬럼 미사용 퓨즈셋 정보가 존재하지 않을 때, 즉, 미사용 퓨즈셋 정보(FS<0:K>)가 존재하지 않을 때, 활성화될 수 있다. 매트 신호 생성부(670)는, 제 2 컬럼 선택 신호(COLUP_SEL) 및 제 3 컬럼 선택 신호(COLDN_SEL)를 토대로 매트 어드레스(MAT<0:3>), 상부 매트 어드레스(UPMAT<0:3>) 및 하부 매트 어드레스(DNMAT<0:3>) 중 하나를 선택하여 선택 매트 어드레스(SMAT<0:3>)를 생성할 수 있다.

이하, 도 1 내지 도 7 을 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하기로 한다.

도 8a 및 도 8b 는 본 발명의 실시 예에 따른 반도체 메모리 장치의 로우 리페어 동작을 설명하기 위한 타이밍도 및 순서도 이다.

도 8a 도 8b 를 참조하면, PPR 모드 신호(PPR_EN)가 활성화되어 PPR 모드로 진입한다. 이 때, 로우 리페어를 알리는 로우 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)에 따라, 로우 리페어가 수행된다. (S800)

1) 페일 어드레스를 저장하는 단계(S810)

어드레스 래치부(110)는 액티브 신호(ACTP)에 응답하여 로우 어드레스 정보(ROW<1:14>) 및 뱅크 정보(BANK<0:2>)를 로우 어드레스(RA<1:14>) 및 뱅크 어드레스(BK<0:2>)로 저장할 수 있다.

2) 제 1 부트업 동작을 수행하는 단계(S820)

제어 신호 생성부(120)는 액티브 신호(ACTP)에 응답하여 내부 부트업 신호(ATBOOTUP_EN)를 활성화시키고, 이에 따라 클럭 생성부(160)는 클럭 신호(CLK)를 생성할 수 있다. 이후, 제어 신호 생성부(120)는 클럭 신호(CLK)를 입력받아, 내부 부트업 신호(ATBOOTUP_EN)의 활성화 구간 동안 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK)를 생성할 수 있다.

부트업 제어부(130)의 카운터(410)는, 내부 부트업 신호(ATBOOTUP_EN)가 활성화되면, 부트업 클럭 신호(ATBOOTUP_CLK)를 카운팅하여 카운팅 신호(CNT_BIT<0:M>)를 생성할 수 있다. 페일 영역 검색부(420)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여 페일 어드레스 중 뱅크 어드레스(BK<0:2>) 및 매트 그룹 신호(RA<13:14>)에 대응되는 로우 퓨즈 영역(210)을 검색하여 로우 영역 신호(ROW_REGION)를 출력할 수 있다.

이 때, 퓨즈 어레이부(200)는, 부트업 동작 시 로우 퓨즈셋 및 컬럼 퓨즈셋의 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 출력하고, 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)로 출력할 수 있다.

퓨즈셋 래치부(430)의 입력 제어부(610)는, 로우 영역 신호(ROW_REGION)와 퓨즈셋 정보 중 제 1 정보(RF_EN) 및 제 2 정보(RF_DIS)에 응답하여 로우 입력 제어 신호(ROWLATP)를 활성화시키고, 로우 래치부(632)는 로우 입력 제어 신호(ROWLATP)에 응답하여 카운팅 신호(CNT_BIT<0:M>)의 제 1 비트 그룹(CNT_BIT<A:B>)을 미사용 로우 퓨즈셋 정보로 저장하여 부트업 동작을 완료 할 수 있다.

3) 럽처 동작을 수행하는 단계(S830)

상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)가 모두 로우 레벨로 입력되면, 출력 제어부(550)는 로우 선택 신호(ROW_SEL)를 활성화시키고, 이에 응답하여 로우 래치부(632)는 저장된 미사용 로우 퓨즈셋 정보(ROWFS<0:K>)를 출력할 수 있다. 래치 출력부(650)는 미사용 로우 퓨즈셋 정보(ROWFS<0:K>)를 래치하여 최종적으로 미사용 퓨즈셋 정보(FS<0:K>)로 출력할 수 있다. 한편, 오버플로우 생성부(660)는, 로우 선택 신호(ROW_SEL)가 활성화되면 로우 입력 제어 신호(ROWLATP)를 선택하여 오버플로우 신호(OVERFLOW)를 생성할 수 있다. 로우 선택 신호(ROW_SEL) 및 로우 입력 제어 신호(ROWLATP)가 모두 활성화되어 미사용 퓨즈셋 정보(FS<0:K>)가 존재하는 경우, 오버플로우 생성부(660)는 오버플로우 신호(OVERFLOW)를 비활성화시켜 출력할 수 있다.

리페어 데이터 선택부(150)는, 페일 어드레스 중 로우 어드레스에 대응하는 리페어 어드레스(SADDR<0:N>)를 생성하고, 뱅크 어드레스(BK<0:2>)를 선택 뱅크 어드레스(SBANK<0:2>)로 출력하고, 미사용 퓨즈셋 정보(FS<0:K>)를 미사용 퓨즈셋 정보(FUSE_SET<0:K>)로 출력할 수 있다.

제어 신호 생성부(120)는, 내부 럽처 신호(ATRUP_EN)를 활성화 시키고, 내부 럽처 신호(ATRUP_EN)의 활성화 구간 동안 토글링하는 럽처 클럭 신호(ATRUP_CLK)를 생성할 수 있다.

럽처 제어부(140)는, 내부 럽처 신호(ATRUP_EN) 및 럽처 클럭 신호(ATRUP_CLK)에 응답하여, 럽처 제어 신호(RUP_CTRL<0:S>)를 생성할 수 있다. 이 때, 미사용 퓨즈셋 정보(FS<0:K>)가 존재하지 않음을 알리는 오버플로우 신호(OVERFLOW)가 활성화된다면, 럽처 제어부(140)는 럽처 동작이 수행되지 않도록 럽처 제어 신호(RUP_CTRL<0:5>)를 비활성화시켜 출력할 수 있다

퓨즈 어레이부(200)는, 럽처 제어 신호(RUP_CTRL<0:S>)에 응답하여 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 럽처 동작을 수행할 수 있다.

4) 제 2 부트업 동작을 수행하는 단계(S840)

이 후, 제어 신호 생성부(120)는 내부 부트업 신호(ATBOOTUP_EN)를 다시 활성화시키고, 내부 부트업 신호(ATBOOTUP_EN)의 활성화 구간 동안 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK)를 생성할 수 있다.

퓨즈 어레이부(200)는, 부트업 동작 시 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)로 다시 출력할 수 있다. 이에 따라, 로우/컬럼 리던던시부(300)는, 퓨즈 어레이부(200)로부터 출력되는 로우 페일 데이터(FS_RDATA<0:P>) 및 컬럼 페일 데이터(FS_CDATA<0:Q>)를 업데이트하고, 업데이트된 데이터를 토대로 로우 리페어 또는 컬럼 리페어를 수행할 수 있다.

한편, 퓨즈 어레이부(200)는, 부트업 동작 시 로우 퓨즈셋 및 컬럼 퓨즈셋의 퓨즈셋 정보(RF_EN, RF_DIS, CF_EN, CF_DIS)를 다시 출력하고, 퓨즈 어레이 제어부(100)의 각 구성들은 제 1 부트업 동작을 재수행하여 미사용 로우 퓨즈셋 정보를 로우 래치부(632)에 업데이트 할 수 있다. 본 발명의 다른 실시 예에서는, MRS 커맨드를 인가하여 업데이트된 미사용 퓨즈셋 정보를 DQ 패드로 독출하여 PPR 퓨즈 리소스를 확인할 수 있다.

상기의 동작이 수행된 후, PPR 모드 신호(PPR_EN)가 비활성화되어 PPR 모드를 탈출할 수 있다. (S850)

도 9a 및 도 9b 는 본 발명의 실시 예에 따른 반도체 메모리 장치의 컬럼 리페어 동작을 설명하기 위한 타이밍도 및 순서도 이다.

도 9a 및 도 9b 를 참조하면, PPR 모드 신호(PPR_EN)가 활성화되어 PPR 모드로 진입한다. 이 때, 컬럼 리페어를 알리는 하이 레벨의 로우/컬럼 선택 신호(ROWCOL_SEL)에 따라, 컬럼 리페어가 수행된다. (S900)

1) 페일 어드레스를 저장하는 단계(S910)

어드레스 래치부(110)는 액티브 신호(ACTP)에 응답하여 로우 어드레스 정보(ROW<1:14>) 및 뱅크 정보(BANK<0:2>)를 로우 어드레스(RA<1:14>) 및 뱅크 어드레스(BK<0:2>)로 저장할 수 있다. 또한, 어드레스 래치부(110)는 라이트 신호(WTP)에 응답하여 컬럼 어드레스 정보(COL<3:9>), 매트 정보(RMAT<0:3>) 및 매트 영역 정보(DOCT)를 컬럼 어드레스(CA<3:9>), 매트 어드레스(MAT<0:3>) 및 매트 영역 신호(OCT)로 저장할 수 있다.

2) 제 1 부트업 동작을 수행하는 단계(S920)

제어 신호 생성부(120)는 라이트 신호(WTP)에 응답하여 내부 부트업 신호(ATBOOTUP_EN)를 활성화시키고, 이에 따라 클럭 생성부(160)는 클럭 신호(CLK)를 생성할 수 있다. 이후, 제어 신호 생성부(120)는 클럭 신호(CLK)를 입력받아, 내부 부트업 신호(ATBOOTUP_EN)의 활성화 구간 동안 토글링하는 부트업 클럭 신호(ATBOOTUP_CLK)를 생성할 수 있다.

부트업 제어부(130)의 카운터(410)는, 내부 부트업 신호(ATBOOTUP_EN)가 활성화되면, 부트업 클럭 신호(ATBOOTUP_CLK)를 카운팅하여 카운팅 신호(CNT_BIT<0:M>)를 생성할 수 있다. 페일 영역 검색부(420)는, 매트 어드레스(MAT<0:3>)를 입력받아 상부 매트 어드레스(UPMAT<0:3>) 및 하부 매트 어드레스(DNMAT<0:3>)를 생성한다. 페일 영역 검색부(420)는, 카운팅 신호(CNT_BIT<0:M>)에 응답하여, 페일 어드레스 및 각 매트 어드레스에 대응되는 컬럼 퓨즈 영역(220)을 검색하여 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)를 출력할 수 있다. 즉, 페일 영역 검색부(420)는, 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어를 수행할 수 있도록 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)를 모두 출력할 수 있다.

퓨즈셋 래치부(430)의 입력 제어부(610)는, 제 1 내지 제 3 컬럼 영역 신호(COL_REGION, COL_UPREGION, COL_DNREGION)와 퓨즈셋 정보 중 제 3 정보(CF_EN) 및 제 4 정보(CF_DIS)에 응답하여 제 1 내지 제 3 컬럼 입력 제어 신호(COLLATP, COLUPLATP, COLDNLATP)를 활성화시키고, 제 1 내지 제 3 컬럼 래치부(634, 636, 638)는 제 1 내지 제 3 컬럼 입력 제어 신호(COLLATP, COLUPLATP, COLDNLATP)에 응답하여 카운팅 신호(CNT_BIT<0:M>)의 제 2 비트 그룹(CNT_BIT<C:D>)을 미사용 컬럼 퓨즈셋 정보로 각각 저장하여 부트업 동작을 완료 할 수 있다.

3) 럽처 동작을 수행하는 단계(S930)

우선, 상부 매트 신호(TECFUPREG) 및 하부 매트 신호(TECFDNREG)가 모두 로우 레벨로 입력되면, 출력 제어부(550)는 제 1 컬럼 선택 신호(COL_SEL)를 활성화시키고, 이에 응답하여 제 1 컬럼 래치부(634)는 저장된 미사용 컬럼 퓨즈셋 정보(COLFS<0:K>)를 출력할 수 있다. 래치 출력부(650)는 미사용 로우 퓨즈셋 정보(COLFS<0:K>)를 래치하여 최종적으로 미사용 퓨즈셋 정보(FS<0:K>)로 출력할 수 있다. 리페어 데이터 선택부(150)는, 페일 어드레스 중 컬럼 어드레스에 대응하는 리페어 어드레스(SADDR<0:N>)를 생성하고, 뱅크 어드레스(BK<0:2>)를 선택 뱅크 어드레스(SBANK<0:2>)로 출력하고, 미사용 퓨즈셋 정보(FS<0:K>)를 미사용 퓨즈셋 정보(FUSE_SET<0:K>)로 출력할 수 있다.

제어 신호 생성부(120)는, 내부 럽처 신호(ATRUP_EN)를 활성화 시키고, 내부 럽처 신호(ATRUP_EN)의 활성화 구간 동안 토글링하는 럽처 클럭 신호(ATRUP_CLK)를 생성할 수 있다. 럽처 제어부(140)는, 내부 럽처 신호(ATRUP_EN) 및 럽처 클럭 신호(ATRUP_CLK)에 응답하여, 럽처 제어 신호(RUP_CTRL<0:S>)를 생성할 수 있다. 퓨즈 어레이부(200)는, 럽처 제어 신호(RUP_CTRL<0:S>)에 응답하여 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 럽처 동작을 수행할 수 있다.

다음으로, 상부 매트 신호(TECFUPREG)가 하이 레벨로 입력되고, 하부 매트 신호(TECFDNREG)가 로우 레벨로 입력되면, 출력 제어부(550)는 제 2 컬럼 선택 신호(COL_UPSEL)를 활성화시키고, 이에 응답하여 제 2 컬럼 래치부(636)는 저장된 미사용 컬럼 퓨즈셋 정보(COLUPFS<0:K>)를 출력할 수 있다. 마찬가지로 상기에서 설명된 동작을 반복 수행하여 퓨즈 어레이부(200)는, 럽처 제어 신호(RUP_CTRL<0:S>)에 응답하여 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 럽처 동작을 수행할 수 있다.

마지막으로, 상부 매트 신호(TECFUPREG)가 로우 레벨로 입력되고, 하부 매트 신호(TECFDNREG)가 하이 레벨로 입력되면, 출력 제어부(550)는 제 3 컬럼 선택 신호(COL_DNSEL)를 활성화시키고, 이에 응답하여 제 3 컬럼 래치부(638)는 저장된 미사용 컬럼 퓨즈셋 정보(COLDNFS<0:K>)를 출력할 수 있다. 마찬가지로 상기에서 설명된 동작을 반복 수행하여 퓨즈 어레이부(200)는, 럽처 제어 신호(RUP_CTRL<0:S>)에 응답하여 리페어 어드레스(SADDR<0:N>)가 미사용 퓨즈셋 정보(FUSE_SET<0:K>)에 대응하는 미사용 퓨즈셋에 프로그램되도록 럽처 동작을 수행할 수 있다.

상기의 과정을 통해, 컬럼 리페어 시, 페일 셀이 위치한 매트와 비트 라인 센스 앰프(BLSA)를 공유하는 상부 매트 및 하부 매트의 해당 컬럼에도 함께 리페어가 수행되도록 제어할 수 있다.

4) 제 2 부트업 동작을 수행하는 단계(S940)

상기의 동작이 수행된 후, PPR 모드 신호(PPR_EN)가 비활성화되어 PPR 모드를 탈출할 수 있다. (S950)

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기록되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

100: 퓨즈 어레이 제어부 200: 퓨즈 어레이부
210: 로우 퓨즈셋 영역 220: 컬럼 퓨즈셋 영역
300: 컬럼/로우 리던던시부

Claims

페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋이 구비된 로우 퓨즈 영역과 상기 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋이 구비된 컬럼 퓨즈 영역을 포함하고, 제 1 부트업 동작 시 상기 로우 퓨즈셋 및 상기 컬럼 퓨즈셋의 퓨즈셋 정보를 출력하고, 제 2 부트업 동작 시 상기 프로그램된 로우 어드레스 및 컬럼 어드레스를 로우 페일 데이터 및 컬럼 페일 데이터로 출력하는 퓨즈 어레이부;
리페어 모드 시 페일 셀 정보를 토대로 페일 어드레스를 저장하고, 상기 제 1 부트업 동작 시 상기 퓨즈 어레이부로부터 출력되는 상기 퓨즈셋 정보를 토대로 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역의 미사용 퓨즈셋을 검색하고, 럽처 동작 시 상기 페일 어드레스가 상기 미사용 퓨즈셋에 프로그램되도록 제어하는 퓨즈 어레이 제어부; 및
상기 제 2 부트업 동작 시 상기 퓨즈 어레이부로부터 출력되는 상기 로우 페일 데이터 및 컬럼 페일 데이터에 대응하여 로우 리던던시 또는 컬럼 리던던시 동작을 수행하는 로우/컬럼 리던던시부
를 포함하고, 상기 제 1 부트업 동작, 상기 럽처 동작 및 상기 제 2 부트업 동작은 순차적으로 수행되는 반도체 메모리 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 퓨즈셋 정보는,
해당 로우 퓨즈셋이 이미 사용되었는지에 대한 정보 및 상기 해당 로우 퓨즈셋이 사용 불가능한지에 대한 정보를 포함하고, 해당 컬럼 퓨즈셋이 이미 사용되었는지에 대한 정보 및 상기 해당 컬럼 퓨즈셋이 사용 불가능한지에 대한 정보를 포함하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 퓨즈 어레이 제어부는,
상기 제 1 부트업 동작 시 상기 검색된 미사용 퓨즈셋을 상기 로우 퓨즈 영역의 미사용 로우 퓨즈셋 정보 및 상기 컬럼 퓨즈 영역의 미사용 컬럼 퓨즈셋 정보로 저장하고, 상기 럽처 동작 시 로우/컬럼 선택 신호에 따라 상기 미사용 로우 퓨즈셋 정보 및 상기 미사용 컬럼 퓨즈셋 정보 중 하나를 선택하여 출력하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 퓨즈 어레이 제어부는,
상기 퓨즈셋 정보를 토대로 검색된 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역의 미사용 퓨즈셋이 존재하지 않을 때, 상기 럽처 동작이 수행되지 않도록 제어하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 퓨즈 어레이 제어부는,
상기 리페어 모드 시, 액티브 신호 및 라이트 신호에 응답하여 페일 셀의 로우 어드레스, 컬럼 어드레스, 뱅크 어드레스, 매트 정보를 포함하는 상기 페일 어드레스를 저장하는 어드레스 래치부;
상기 리페어 모드 시, 상기 액티브 신호 및 상기 라이트 신호에 응답하여, 부트업 신호 및 럽처 신호를 순차적으로 생성하는 제어 신호 생성부;
상기 부트업 신호에 응답하여 상기 페일 어드레스에 대응되는 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역을 검색한 후 상기 퓨즈셋 정보를 토대로, 상기 검색된 로우 퓨즈 영역 및 컬럼 퓨즈 영역의 미사용 퓨즈셋 정보를 저장하고, 로우/컬럼 선택 신호에 대응하는 미사용 퓨즈셋 정보를 출력하는 부트업 제어부;
상기 페일 어드레스를 입력받아, 상기 로우/컬럼 선택 신호에 대응하는 리페어 어드레스를 생성하는 리페어 데이터 선택부; 및
상기 럽처 신호에 응답하여 상기 리페어 어드레스가 상기 미사용 퓨즈셋 정보에 대응하는 로우 퓨즈셋 혹은 컬럼 퓨즈셋에 프로그램되도록 제어하는 럽처 제어 신호를 출력하는 럽처 제어부
를 포함하는 반도체 메모리 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서,
상기 어드레스 래치부는,
상기 리페어 모드 시, 상기 액티브 신호에 응답하여 상기 뱅크 어드레스 및 상기 로우 어드레스를 저장하고, 상기 라이트 신호에 응답하여 상기 컬럼 어드레스 및 상기 매트 정보를 저장하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서,
상기 부트업 제어부는,
상기 퓨즈셋 정보를 토대로 검색된 로우 퓨즈 영역 및 컬럼 퓨즈 영역의 미사용 퓨즈셋 정보가 존재하지 않을 때, 오버플로우 신호를 출력하고,
상기 럽처 제어부는,
상기 오버플로우 신호에 응답하여, 상기 럽처 제어 신호를 비활성화시켜 출력하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서,
상기 퓨즈 어레이 제어부는,
상기 부트업 신호 혹은 상기 럽처 신호가 활성화되면, 토글링 하는 클럭 신호를 생성하는 클럭 생성부
를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서,
상기 제어 신호 생성부는,
상기 클럭 신호를 입력받아, 상기 부트업 신호의 활성화 구간 동안 토글링하는 부트업 클럭 신호 및 상기 럽처 신호의 활성화 구간 동안 토글링하는 럽처 클럭 신호를 생성하는 모드 클럭 신호 생성부
상기 리페어 모드 시, 상기 액티브 신호, 상기 라이트 신호 또는 럽처 중지 신호에 응답하여 활성화되고 부트업 중지 신호에 응답하여 비활성화되는 상기 부트업 신호를 생성하고, 상기 부트업 클럭 신호가 일정 구간 토글링 한 후 상기 부트업 중지 신호를 생성하는 부트업 제어 신호 생성부; 및
상기 부트업 중지 신호에 응답하여 활성화되고 상기 럽처 중지 신호에 응답하여 비활성화되는 상기 럽처 신호를 생성하고, 상기 럽처 클럭 신호가 일정 구간 토글링 한 후 상기 럽처 중지 신호를 생성하는 럽처 제어 신호 생성부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서,
상기 부트업 제어부는,
상기 부트업 신호가 활성화되면, 상기 클럭 신호를 카운팅하여 카운팅 신호를 생성하는 카운터;
상기 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역을 검색하여 로우 영역 신호와 복수 개의 컬럼 영역 신호를 출력하는 페일 영역 검색부; 및
상기 로우 영역 신호, 상기 복수 개의 컬럼 영역 신호 및 상기 퓨즈셋 정보를 토대로 상기 카운팅 신호를 상기 미사용 퓨즈셋 정보로 저장하고, 상부/하부 매트 신호 및 상기 로우/컬럼 선택 신호에 응답하여 상기 저장된 미사용 퓨즈셋 정보를 출력하는 퓨즈셋 래치부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 10 항에 있어서,
상기 페일 영역 검색부는,
상기 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 로우 퓨즈 영역을 검색하여 상기 로우 영역 신호를 출력하는 로우 영역 검색부; 및
상기 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 컬럼 퓨즈 영역을 검색하여 상기 복수 개의 컬럼 영역 신호를 출력하는 컬럼 영역 검색부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서,
상기 컬럼 영역 검색부는,
상기 페일 어드레스 중 상기 매트 정보를 업 카운팅하여 상부 매트 정보를 생성하는 상부 매트 신호 생성부;
상기 매트 정보를 다운 카운팅하여 하부 매트 정보를 생성하는 하부 매트 신호 생성부;
상기 카운팅 신호에 응답하여, 상기 페일 어드레스 중 상기 뱅크 어드레스 및 상기 매트 정보에 대응되는 상기 컬럼 퓨즈 영역을 검색하여 제 1 컬럼 영역 신호를 출력하는 제 1 컬럼 영역 검색부;
상기 카운팅 신호에 응답하여, 상기 뱅크 어드레스 및 상기 상부 매트 정보에 대응되는 상부 컬럼 퓨즈 영역을 검색하여 제 2 컬럼 영역 신호를 출력하는 제 2 컬럼 영역 검색부; 및
상기 카운팅 신호에 응답하여, 상기 뱅크 어드레스 및 상기 하부 매트 정보에 대응되는 하부 컬럼 퓨즈 영역을 검색하여 제 3 컬럼 영역 신호를 출력하는 제 3 컬럼 영역 검색부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 10 항에 있어서,
상기 퓨즈셋 래치부는,
상기 로우 영역 신호 및 상기 퓨즈셋 정보를 토대로 로우 입력 제어 신호를 생성하고, 상기 복수 개의 컬럼 영역 신호 및 상기 퓨즈셋 정보를 토대로 제 1 내지 제 3 컬럼 입력 제어 신호를 생성하는 입력 제어부;
상기 상부/하부 매트 신호 및 상기 로우/컬럼 선택 신호를 조합하여, 로우 선택 신호 및 제 1 내지 제 3 컬럼 선택 신호를 생성하는 출력 제어부;
상기 로우 입력 제어 신호에 응답하여 상기 카운팅 신호의 제 1 비트 그룹을 미사용 로우 퓨즈셋 정보로 저장하고, 상기 로우 선택 신호에 응답하여 저장된 미사용 로우 퓨즈셋 정보를 출력하는 제 1 래치부; 및
상기 제 1 내지 제 3 컬럼 입력 제어 신호에 응답하여 상기 카운팅 신호의 제 2 비트 그룹을 미사용 컬럼 퓨즈셋 정보로 저장하고, 상기 제 1 내지 제 3 컬럼 선택 신호에 응답하여 저장된 미사용 컬럼 퓨즈셋 정보를 출력하는 복수 개의 제 2 래치부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 입력 제어부는,
상기 퓨즈셋 정보 중 로우 퓨즈셋 정보를 입력받아 로우 펄스 신호를 생성하는 로우 펄스 생성부;
상기 퓨즈셋 정보 중 컬럼 퓨즈셋 정보를 입력받아 컬럼 펄스 신호를 생성하는 컬럼 펄스 생성부;
상기 로우 펄스 신호 및 상기 로우 영역 신호에 응답하여 상기 로우 입력 제어 신호를 생성하는 제 1 입력 제어 신호 생성부; 및
상기 컬럼 펄스 신호 및 상기 복수 개의 컬럼 영역 신호에 응답하여 상기 제 1 내지 제 3 컬럼 입력 제어 신호를 생성하는 제 2 입력 제어 신호 생성부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 퓨즈셋 래치부는,
상기 로우 선택 신호에 응답하여 상기 로우 입력 제어 신호를 선택하고, 상기 제 1 컬럼 선택 신호에 응답하여 상기 제 1 컬럼 입력 제어 신호를 선택하여 오버플로우 신호를 생성하는 오버플로우 생성부; 및
상기 제 2 및 제 3 컬럼 선택 신호를 토대로 상기 매트 정보, 상기 매트 정보의 상부 매트 정보 및 하부 매트 정보 중 하나를 선택하여 선택 매트 어드레스를 생성하는 매트 신호 생성부
를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
페일 셀의 로우 어드레스를 프로그램하는 다수 개의 로우 퓨즈셋이 구비된 로우 퓨즈 영역과 상기 페일 셀의 컬럼 어드레스를 프로그램하는 다수 개의 컬럼 퓨즈셋이 구비된 컬럼 퓨즈 영역을 포함하는 퓨즈 어레이부;
리페어 모드 신호에 응답하여, 로우 어드레스, 컬럼 어드레스, 뱅크 어드레스 및 매트 정보를 포함하는 페일 어드레스를 저장하는 어드레스 래치부;
상기 리페어 모드 신호에 응답하여, 액티브 신호 및 라이트 신호에 응답하여 부트업 신호 및 럽처 신호를 생성하는 제어 신호 생성부;
상기 부트업 신호가 활성화되면, 클럭 신호를 카운팅하여 생성된 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 상기 로우 퓨즈 영역 및 상기 컬럼 퓨즈 영역을 검색하여 로우 영역 신호와 복수 개의 컬럼 영역 신호를 출력하는 페일 영역 검색부;
상기 로우 영역 신호, 상기 복수 개의 컬럼 영역 신호 및 상기 퓨즈 어레이부로부터 출력되는 퓨즈셋 정보를 토대로 미사용 로우 퓨즈셋 정보 및 미사용 컬럼 퓨즈셋 정보를 저장하고, 상부/하부 매트 신호 및 로우/컬럼 선택 신호에 응답하여 저장된 미사용 로우 혹은 컬럼 퓨즈셋 정보를 선택적으로 출력하는 퓨즈셋 래치부; 및
상기 럽처 신호에 응답하여 상기 페일 어드레스가 상기 미사용 로우 혹은 컬럼 퓨즈셋 정보에 대응하는 로우 퓨즈셋 혹은 컬럼 퓨즈셋에 프로그램되도록 제어하는 럽처 제어 신호를 출력하는 럽처 제어부
를 포함하는 반도체 메모리 장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 리페어 모드 신호는,
포스트 패키지 리페어 모드 시, 모드 레지스터 셋(MRS)으로부터 출력되는 신호인 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 퓨즈셋 래치부는,
상기 미사용 로우 퓨즈셋 정보 혹은 상기 미사용 컬럼 퓨즈셋 정보가 존재하지 않을 때, 오버플로우 신호를 출력하고,
상기 럽처 제어부는,
상기 오버플로우 신호에 응답하여, 상기 럽처 제어 신호를 비활성화시켜 출력하는 것
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 어드레스 래치부는,
상기 리페어 모드 신호가 활성화되면, 상기 액티브 신호에 응답하여 상기 뱅크 어드레스 및 상기 로우 어드레스를 저장하고, 상기 라이트 신호에 응답하여 상기 컬럼 어드레스 및 상기 매트 정보를 저장하는 것
을 특징으로 하는 반도체 메모리 장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 페일 영역 검색부는,
상기 카운팅 신호에 응답하여, 상기 페일 어드레스에 대응되는 상기 로우 퓨즈 영역을 검색하여 상기 로우 영역 신호를 출력하는 로우 영역 검색부;
상기 페일 어드레스 중 상기 매트 정보를 업 카운팅하여 상부 매트 정보를 생성하는 상부 매트 신호 생성부;
상기 매트 정보를 다운 카운팅하여 하부 매트 정보를 생성하는 하부 매트 신호 생성부;
상기 카운팅 신호에 응답하여, 상기 페일 어드레스 중 상기 뱅크 어드레스 및 상기 매트 정보에 대응되는 상기 컬럼 퓨즈 영역을 검색하여 제 1 컬럼 영역 신호를 출력하는 제 1 컬럼 영역 검색부;
상기 카운팅 신호에 응답하여, 상기 뱅크 어드레스 및 상기 상부 매트 정보에 대응되는 상부 컬럼 퓨즈 영역을 검색하여 제 2 컬럼 영역 신호를 출력하는 제 2 컬럼 영역 검색부; 및
상기 카운팅 신호에 응답하여, 상기 뱅크 어드레스 및 상기 하부 매트 정보에 대응되는 하부 컬럼 퓨즈 영역을 검색하여 제 3 컬럼 영역 신호를 출력하는 제 3 컬럼 영역 검색부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 퓨즈셋 래치부는,
상기 로우 영역 신호 및 상기 퓨즈셋 정보를 토대로 로우 입력 제어 신호를 생성하고, 상기 복수 개의 컬럼 영역 신호 및 상기 퓨즈셋 정보를 토대로 제 1 내지 제 3 컬럼 입력 제어 신호를 생성하는 입력 제어부;
상기 상부/하부 매트 신호 및 상기 로우/컬럼 선택 신호를 조합하여, 로우 선택 신호 및 제 1 내지 제 3 컬럼 선택 신호를 생성하는 출력 제어부;
상기 로우 입력 제어 신호에 응답하여 상기 카운팅 신호의 제 1 비트 그룹을 미사용 로우 퓨즈셋 정보로 저장하고, 상기 로우 선택 신호에 응답하여 저장된 미사용 로우 퓨즈셋 정보를 출력하는 제 1 래치부; 및
상기 제 1 내지 제 3 컬럼 입력 제어 신호에 응답하여 상기 카운팅 신호의 제 2 비트 그룹을 미사용 컬럼 퓨즈셋 정보로 저장하고, 상기 제 1 내지 제 3 컬럼 선택 신호에 응답하여 저장된 미사용 컬럼 퓨즈셋 정보를 출력하는 복수 개의 제 2 래치부
를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈

제 21 항에 있어서,
상기 퓨즈셋 래치부는,
상기 로우 선택 신호에 응답하여 상기 로우 입력 제어 신호를 선택하고, 상기 제 1 컬럼 선택 신호에 응답하여 상기 제 1 컬럼 입력 제어 신호를 선택하여 오버플로우 신호를 생성하는 오버플로우 생성부; 및
상기 제 2 및 제 3 컬럼 선택 신호를 토대로 상기 매트 정보, 상기 매트 정보의 상부 매트 정보 및 하부 매트 정보 중 하나를 선택하여 선택 매트 어드레스를 생성하는 매트 신호 생성부
를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제