KR100717286B1 - 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 - Google Patents
상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 Download PDFInfo
- Publication number
- KR100717286B1 KR100717286B1 KR1020060036209A KR20060036209A KR100717286B1 KR 100717286 B1 KR100717286 B1 KR 100717286B1 KR 1020060036209 A KR1020060036209 A KR 1020060036209A KR 20060036209 A KR20060036209 A KR 20060036209A KR 100717286 B1 KR100717286 B1 KR 100717286B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- lower electrode
- forming
- material layer
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 148
- 230000008859 change Effects 0.000 title claims abstract description 96
- 239000012782 phase change material Substances 0.000 title claims abstract description 95
- 239000010410 layer Substances 0.000 claims description 145
- 239000007789 gas Substances 0.000 claims description 141
- 238000000151 deposition Methods 0.000 claims description 116
- 230000008021 deposition Effects 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 68
- 239000011229 interlayer Substances 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 238000010926 purge Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052714 tellurium Inorganic materials 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- 150000004770 chalcogenides Chemical class 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000035484 reaction time Effects 0.000 description 20
- 229910052723 transition metal Inorganic materials 0.000 description 12
- -1 transition metal nitride Chemical class 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 6
- 239000010955 niobium Substances 0.000 description 6
- 150000003624 transition metals Chemical class 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- NMJKIRUDPFBRHW-UHFFFAOYSA-N titanium Chemical compound [Ti].[Ti] NMJKIRUDPFBRHW-UHFFFAOYSA-N 0.000 description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 125000000959 isobutyl group Chemical group [H]C([H])([H])C([H])(C([H])([H])[H])C([H])([H])* 0.000 description 2
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 125000000999 tert-butyl group Chemical group [H]C([H])([H])C(*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/305—Sulfides, selenides, or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화 기억 소자의 형성 방법 및 상변화 기억 소자를 제공한다. 본 발명에 따르면, 상변화 물질층을 선택적으로 형성함으로써, 보이드 및 심 없이 홀을 채우는 상변화 패턴을 구현할 수 있다. 이로써, 상변화 기억 소자의 특성 저하를 방지하고, 고집적화 및/또는 저소비전력화에 최적화된 상변화 기억 소자를 구현할 수 있다.
Description
도 1 및 도 2는 종래의 상변화 기억 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 3은 종래 방법에 의해 형성된 상변화 물질층의 심(seam)을 나타내는 단면도이다.
도 4 내지 도 6은 본 발명의 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 플로우 챠트(flow chart)이다.
도 8은 본 발명의 다른 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 플로우 챠트이다.
도 9는 본 발명의 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 일 증착 장비이다.
도 10은 본 발명의 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명 하기 위한 다른 증착 장비이다.
도 11 내지 13은 본 발명의 실시예에 따른 상변화 기억 소자의 형성 방법 중에 하부 전극을 형성하는 다른 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 15는 본 발명의 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도이다.
본 발명은 소정 물질의 형성 방법, 이를 이용한 반도체 소자의 형성 방법 및 반도체 소자에 관한 것으로, 특히, 상변화 물질층의 선택적 형성 방법, 이 선택적 형성 방법을 이용한 상변화 기억 소자의 형성 방법 및 상변화 기억 소자에 관한 것이다.
반도체 소자 중에 상변화 기억 소자는 전원 공급이 중단될지라도 저장된 데이타들이 소멸되지 않는 비휘발성 특성을 갖는다. 상변화 기억 소자는 데이타를 저장하는 요소로서 2개의 안정된 상태를 갖는 상변화 물질층을 사용한다. 상변화 물질층은 공급되는 열의 온도 및 열의 공급 시간에 따라, 비정질 상태 및 결정 상태로 변환될 수 있다. 통상, 비정질 상태의 상변화 물질층은 결정 상태의 상변화 물질층에 비하여 높은 비저항을 갖는다. 이러한 상변화 물질층의 상태에 따른 비저항의 변화를 이용하여 상변화 기억 소자의 단위 셀에 논리 "1" 또는 논리 "0"의 데이 타를 저장할 수 있다.
상변화 물질층에 공급되는 열은 통상 주울 열(Joule' heat)을 이용한다. 예컨대, 상변화 물질층에 접속된 전극에 전류를 공급하여 상변화 물질층 주변에 주울 열을 발생시킨다. 전류량 및/또는 전류 공급 시간등을 조절하여 발생된 주울 열의 온도 및/또는 주울 열의 공급 시간을 조절함으로써, 상변화 물질층을 비정질 상태 또는 결정 상태로 변화시키는 프로그램 또는 소거 동작을 수행할 수 있다.
통상적으로, 상변화 물질층의 상태를 변화시키기 위해서는 높은 온도의 열이 요구된다. 예컨대, 현재 널리 공지된 상변화 물질층인 GST(Ge-Sb-Te)를 비정질 상태로 변화시키기 위해서는 대략 630℃의 용융점 부근의 열을 공급하여야 한다. 이러한 높은 온도의 열을 발생시키기 위해서는 많은 전류량이 요구된다. 이에 따라, 상변화 기억 소자의 소비전력이 증가된다. 또한, 많은 전류량을 제어하기 위하여 상변화 기억 소자내 모스 트랜지스터의 채널 폭이 증가하는 등의 요인으로 상변화 기억 소자의 고집적화가 어려워질 수 있다. 현재, 프로그램 및/또는 소거 동작시 사용되는 전류량을 감소시키기 위한 많은 연구들이 수행되고 있다. 다음으로, 공지된 상변화 기억 소자의 형성 방법을 도면들을 참조하여 설명한다.
도 1 및 도 2는 종래의 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이고, 도 3은 종래의 상변화 기억 소자의 형성 방법에 의해 상변화 물질층막내 형성된 심(seam)을 나타내는 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 하부 산화막(2)을 형성하고, 상기 하부 산화막(2)의 소정영역 상에 하부 전극(3)을 형성한다. 상기 반도체 기판(1) 전 면을 덮는 상부 산화막(2)을 형성하고, 상기 상부 산화막(2)을 패터닝하여 상기 하부 전극(3)을 노출시키는 홀(5, hole)을 형성한다. 상기 홀(5)내를 포함한 상기 반도체 기판(1) 전면 상에 상변화 물질층막(6)을 형성하고, 상기 상변화 물질층막(6) 상에 상부 전극막(7)을 형성한다.
도 2를 참조하면, 상기 상부 전극막(7) 및 상기 상변화 물질층막(6)을 연속적으로 패터닝하여 차례로 적층된 상변화 패턴(6a) 및 상부 전극(7a)을 형성한다. 상기 상변화 패턴(6a)은 상기 하부 전극(3)과 접촉한다.
상술한 상변화 기억 소자의 형성 방법에 있어서, 상기 홀(5)의 직경을 감소시킬수록 프로그램 및/또는 소거 동작에 사용되는 전류량이 감소될 수 있다. 즉, 상기 홀(5)의 직경이 감소될수록 상기 상변화 패턴(5)과 상기 하부 전극(3)간 접촉부의 면적이 감소된다. 이에 따라, 상기 접촉부를 통하여 흐르는 전류밀도가 증가된다. 그 결과, 프로그램 및/또는 소거 동작에 사용되는 전류량을 감소시킬 수있다.
하지만, 상기 홀(5)의 직경이 감소될수록, 상기 홀(5)의 종횡비가 증가된다. 이에 따라, 상기 반도체 기판(1) 전면에 상기 상변화 물질층막(6)을 형성할때, 상기 홀(5)의 윗부분에 오버행(overhang)이 발생되어 상기 홀(5)내에 보이드(8a, void)가 발생될 수 있다. 특히, 상기 상변화 물질층막(6)을 단차도포성이 우수한 화학기상증착법으로 형성할지라도 상기 상변화 물질층막(6)은 상기 홀(5)의 측벽 및 바닥면과, 상기 상부 산화막(4)의 상부면 모두로부터 증착되기 때문에, 상기 홀(5)내에는 도 3에 도시된 바와 같이, 심(8b, seam)이 발생될 수 있다. 상기 심(8b)은 상기 홀(5)의 일측벽으로부터 옆으로 증착되는 상변화 물질층막(6)과, 상기 홀(5)의 타측벽으로부터 옆으로 증착된 상변화 물질층막(6)이 서로 맞닿아 생성된다.
상술한 보이드(8a) 및/또는 심(8b)은 상기 상변화 패턴(6a)의 특성을 열화시킨다. 예컨대, 상기 상변화 패턴(6a)의 상기 보이드(8a) 및/또는 심(8b)이 형성된 부분은 매우 높은 저항을 가질 수 있다. 이에 따라, 상기 접촉부 부근의 상기 상변화 패턴(6a)이 결정 상태 또는 비정질 상태로 변환될지라도, 상기 상변화 패턴(6a)의 저항 변화가 둔감해질 수 있다. 다시 말해서, 상기 보이드(8a) 및/또는 심(8b)으로 인하여 프로그램된 상변화 패턴(6a)의 저항값과 소거된 상변화 패턴(6a)의 저항값의 차이가 감소될 수 있다. 그 결과, 상변화 기억 소자의 센싱 마진(sensing margin)이 감소될 수 있다. 또한, 상기 보이드(8a) 및/또는 심(8b)으로 인하여, 상변화 기억 소자내 단위 셀들의 균일성(ex, 프로그램된 저항들, 소거된 저항들 및/또는 프로그램 및 소거 전류량등의 균일성)을 저하시켜 상변화 기억 소자의 불량을 초래할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 보이드(viod) 및/또는 심(seam)을 방지할 수 있는 상변화 물질층을 선택적으로 형성하는 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 물질층을 선택적으로 형성하여 고집적화 및 저소비전력에 최적화된 상변화 기억 소자 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상변화 물질층을 선택적으로 형성하여 보이드(void) 및 심(seam)이 방지된 상변화 기억 소자 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 상변화 물질층의 형성 방법을 제공한다. 이 방법은 절연체 및 도전체를 갖는 기판을 준비하는 단계; 상기 기판을 공정 하우징(process housing)내로 로딩(loading)하는 단계; 상기 공정 하우징내로 증착 가스를 주입하여 상기 도전체의 노출된 면 상에 선택적으로 상변화 물질층을 형성하는 단계; 및 상기 공정 하우징으로부터 상기 기판을 언로딩(unloading)하는 단계를 포함한다. 상기 증착 가스가 상기 공정 하우징내에서 존재하는 라이프타임(lifetime)은 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간 보다 짧다.
구체적으로, 상기 증착 가스는 상기 도전체내 잉여 전자에 의해 반응하여 상기 상변화 물질층이 형성되되, 상기 상변화 물질층은 상기 도전체의 노출된 면으로부터 위로 성장되는 것이 바람직하다. 상기 증착 가스의 라이프타임은 상기 도전체내 잉여 전자에 의해 상기 증착 가스가 반응하는데 소요되는 시간에 비하여 긴 것이 바람직하다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자의 형성 방법을 제공한다. 이 방법은 기판 전면을 덮는 층간 절연막, 및 상기 층간 절연막을 관통하는 홀에 노출된 하부 전극을 형성하는 단계; 선택적 증착법을 이용하여 상변화 물 질층을 상기 노출된 하부 전극의 상부면으로부터 위로 성장시켜 상기 하부 전극의 노출된 면 상의 홀을 채우는 상변화 패턴을 형성하는 단계; 및 상기 층간 절연막 상에 상기 상변화 패턴과 접촉하는 상부 전극을 형성하는 단계를 포함한다. 상기 선택적 증착법은 증착 공정이 수행되는 공정 하우징내로 증착 가스를 주입하여 수행하되, 상기 증착 가스가 상기 공정 하우징내에서 존재하는 라이프타임(lifetime)은 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간 보다 짧다.
구체적으로, 상기 증착 가스는 상기 하부 전극내 잉여 전자에 의해 반응하여 상기 상변화 물질층이 형성되되, 상기 상변화 물질층은 상기 하부 전극의 노출된 면으로부터 위로 성장되는 것이 바람직하다. 상기 증착 가스의 라이프타임은 상기 하부 전극내 잉여 전자에 의해 상기 증착 가스가 반응하는데 소요되는 시간에 비하여 긴 것이 바람직하다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자를 제공한다. 이 소자는 기판의 소정영역 상에 배치된 하부 전극; 기판 전면을 덮되, 상기 하부 전극을 노출시키는 홀을 갖는 층간 절연막; 상기 하부 전극의 노출된 면 위의 상기 홀을 보이드(void) 및 심(seam) 없이 채우는 상변화 패턴; 및 상기 층간 절연막 상에 배치되어 상기 상변화 패턴과 접촉하는 상부 전극을 포함한다.
구체적으로, 상기 상변화 패턴은 선택적 증착법에 의하여 상기 하부 전극의 상기 홀에 노출된 면으로부터 위로 성장된 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 4 내지 도 6은 본 발명의 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 반도체 기판(100, 이하, 기판이라 함) 상에 하부 절연막(102)을 형성한다. 상기 하부 절연막(102)은 산화막으로 형성될 수 있다. 상기 하부 절연막(102)을 관통하는 하부 플러그(104)를 형성한다. 상기 하부 플러그(104)는 상기 기판(100)과 접촉할 수 있다. 이때, 상기 하부 플러그(104)가 접촉된 상기 기판(100)에는 스위칭 소자가 형성될 수 있다. 예컨대, 상기 하부 플러그(104)가 접촉된 기판(100)은 PN 다이오드의 일단이 형성될 수 있다. 이와는 달리, 상기 하부 플러그(104)가 접촉된 기판(100)은 모스 트랜지스터의 소오스/드레인 영역이 형성될 수 있다. 상기 하부 플러그(104)는 도전 물질, 예컨대, 도핑된 폴리실리콘, 금속(ex, 텅스텐등), 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드 또는 티타늄실리사이드등) 중에 서 선택된 적어도 하나로 형성할 수 있다.
상기 하부 절연막(102) 상에 하부 전극(106)을 형성한다. 상기 하부 전극(106)은 상기 하부 플러그(104)와 접촉한다. 상기 하부 전극(106)을 갖는 기판(100) 전면 상에 층간 절연막(108)을 형성한다. 상기 층간 절연막(108)을 패터닝하여 상기 하부 전극(106)을 노출시키는 홀(110)을 형성한다. 상기 하부 전극(106)은 도전 물질로 형성한다. 예컨대, 상기 하부 전극(106)은 전이금속, 도전성 전이금속질화물, 및 도전성 삼원계질화물 중에 선택된 적어도 하나로 형성할 수 있다. 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈늄(Ta) 또는 텅스텐등에서 선택된 적어도 하나일 수 있다. 상기 도전성 전이금속질화물은 질화티타늄(TiN), 질화하프늄(HfN), 질화바나듐(VN), 질화니오브(NbN), 질화탄탈늄(TaN) 또는 질화텅스텐(WN)등에서 선택된 적어도 하나일 수 있다. 상기 도전성 삼원계질화물은 질화알루미늄티타늄(TiAlN), 질화탄소티타늄(TiCN), 질화탄소탄탈늄(TaCN), 질화실리콘티타늄(TiSiN) 또는 질화실리콘탄탈늄등에서 선택된 적어도 하나일 수 있다. 상기 층간 절연막(108)은 절연 물질로 형성한다. 예컨대, 상기 층간 절연막(108)은 실리콘을 포함하는 실리콘계 절연막(ex, 실리콘질화막, 실리콘산화막 또는 실리콘산화질화막등) 및 금속을 포함하는 금속계 절연막(ex, 산화알루미늄(AlO), 산화탄탈늄(TaO) 또는 산화하프늄(HfO)등) 중에서 선택된 적어도 하나로 형성할 수 있다.
선택적 증착법을 사용하여 상기 하부 전극(106)의 상기 홀(100)에 노출된 면 상에 상변화 물질층(112)을 형성한다. 상기 상변화 물질층(112)은 상기 하부 전 극(106)의 노출된 면으로부터 위로 성장되어 형성된다. 이때, 상기 상변화 물질층(112)은 상기 층간 절연막(108)의 상부면 및 상기 홀(110)의 측벽을 이루는 상기 층간절연막(108)의 측면으로부터는 증착되지 않는다. 이에 따라, 상기 상변화 물질층(112)은 종래의 보이드(void) 및 심(seam) 없이 상기 홀(110)을 채운다.
상기 상변화 물질층(112)을 형성하는 상기 선택적 증착법을 도면들을 참조하여 구체적으로 설명한다.
도 7은 본 발명의 일 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 플로우 챠트(flow chart)이고, 도 9는 본 발명의 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 일 증착 장비이며, 도 10은 본 발명의 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 다른 증착 장비이다.
도 5, 도 7 및 도 9를 참조하면, 먼저, 도 9에 도시된 증착 장비를 설명한다. 상기 증착 장비는 증착 공정이 수행되는 내부 공간을 갖는 공정 하우징(400, process housing)을 포함한다. 상기 공정 하우징(400)내에 기판(100)이 로딩되는 상부면을 갖는 척(405, chuck)이 배치된다. 상기 척(405) 상에 하나의 상기 기판(100)이 로딩된다. 상기 공정 하우징(400)내에 가스 공급 수단이 배치된다. 상기 가스 공급 수단은 상기 로딩된 기판(100)을 향하여 증착 가스를 공급한다. 상기 가스 공급 수단은, 도시된 바와 같이, 샤워 헤드(410, shower head)일 수 있다. 상기 샤워 헤드(410)는 상기 척(405)으로부터 위로 이격되어 배치된다. 상기 샤워 헤드(410)에는 복수개의 가스 노즐들이 배치되어 있다. 한편, 상기 가스 공급 수단은 다른 형태일 수도 있다. 즉, 상기 가스 공급 수단은 서로 이격되어 상기 공정 하우징(400)을 관통하는 복수개의 가스 공급관들(미도시함)일 수도 있다. 적어도 하나의 배기관(415)이 상기 공정 하우징(400)을 관통한다.
상술한 구조의 증착 장비를 사용하여 상기 기판(100) 상에 상변화 물질층(112)을 선택적으로 형성하는 상기 선택적 증착법의 일 방법을 구체적으로 설명한다.
먼저, 상기 홀(110)을 갖는 기판(100)을 상기 공정 하우징(400)내로 로딩(loading)한다(S200). 상기 기판(100)은 상기 척(405)의 상부면 상에 로딩된다. 상기 척(405)은 증착 공정에 요구되는 공정 온도의 열을 공급하는 수단인 것이 바람직하다. 즉, 상기 척(405)은 상기 기판(100)에 상기 공정 온도의 열을 직접 공급한다.
다음으로, 상기 공정 하우징(400)내로 증착 가스를 주입하여 상기 상변화 물질층(112)을 선택적으로 증착한다(S210). 상기 상변화 물질층(112)은 상기 상변화 패턴은 칼코게나이드(chalcogenide)계 원소인 Te 및 Se 중의 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O 및 N 중에서 선택된 적어도 하나를 포함하는 화합물로 형성할 수 있다. 좀더 구체적인 예로서, 상기 상변화 물질층(112)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, Ag-In-Sb-Te, In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se 등을 포함할 수 있다. 상술한 바와 같이, 상기 상변화 물질층(112)은 복수개의 원소들을 포함하는 화합물이다. 따라서, 상기 증착 가스는 복수 종류(이하, 복수종이라 함)의 소스 가스 들(source gases)을 포함하는 것이 바람직하다.
상기 증착 가스가 상기 공정 하우징(400)내에 존재하는 시간을 라이프타임(lifetime)으로 정의한다. 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간을 열적 반응 시간이라 정의한다. 이때, 상기 증착 가스의 라이프타임은 상기 증착 가스의 열적 반응 시간에 비하여 짧다. 상기 증착 가스의 반응이란 상기 증착 가스에 포함된 소스 가스들의 분해 및/또는 결합을 의미한다. 상기 라이프타임이 상기 열적 반응 시간에 비하여 짧음으로써, 상기 증착 가스는 상기 열에너지에 의하여 반응하지 않는다. 상기 하부 전극(106)는 도전체이기 때문에, 상기 하부 전극(106)내에는 다량의 잉여 전자들이 존재한다. 상기 증착 가스는 상기 잉여 전자에 의하여 반응되어 상기 상변화 물질층(112)이 형성된다. 상기 증착 가스는 상기 잉여전자와의 전자교환 방식에 의해 반응한다. 즉, 상기 증착 가스는 상기 하부 전극(106)의 홀(110)에 의해 노출된 면의 잉여 전자들에 의해 반응되어 상기 상변화 물질층(112)이 형성된다. 이에 따라, 상기 상변화 물질층(112)은 상기 하부 전극(106)의 노출된 면으로부터 위로 성장된다. 이때, 상기 층간 절연막(108)은 절연물질로 형성됨으로써, 잉여전자들이 존재하지 않는다. 이에 따라, 상기 상변화 물질층(112)은 상기 층간 절연막(108)의 표면에는 증착되지 않는다. 즉, 상기 상변화 물질층(112)은 상기 층간 절연막(108)으로 형성된 상기 홀(110)의 측벽 및 상기 층간 절연막(108)의 상부면으로부터는 증착되지 않는다.
상기 잉여 전자에 의해 상기 증착 가스가 반응하는데 소요되는 시간을 전자 반응 시간이라 정의한다. 상기 전자 반응 시간은 상기 열적 반응 시간에 비하여 월 등히 짧다. 상기 증착 가스의 라이프타임은 상기 전자 반응 시간에 비하여 긴 것이 바람직하다.
결과적으로, 상기 증착 가스의 라이프타임을 상기 열적 반응 시간에 비하여짧게 함으로써, 상기 증착 가스는 상기 하부 전극(106)의 잉여전자들에 의하여 상기 하부 전극(106)의 노출된 면 상에서 반응된다. 이에 따라, 상기 상변화 물질층(112)은 상기 하부 전극(106)의 노출된 면 상에만 선택적으로 형성된다. 즉, 상기 상변화 물질층(112)은 상기 층간 절연막(108)의 표면 상에는 형성하지 않는다. 이에 따라, 상기 상변화 물질층(112)은 상기 하부 전극(106)의 노출된 면으로부터 위로 성장되어 상기 상변화 물질층(112)은 상기 홀(110)을 종래의 보이드 및 심 없이 채울수 있다.
상기 증착 가스의 라이프타임은 상기 증착 가스의 유입량 및 상기 배기관을 통하여 배기되는 가스의 유출량을 이용하여 조절할 수 있다. 예컨대, 상기 증착 가스의 유입량을 상기 가스의 유출량보다 많게 하는 경우, 상기 라이프타임은 증가된다. 이와는 반대로, 상기 증착 가스의 유입량을 상기 가스의 유출량보다 적게하는 경우, 상기 라이프타임은 감소된다. 또한, 상기 라이프타임은 상기 증착 가스의 유입속도 및 상기 배기되는 가스의 유출속도를 이용하여 조절할 수 있다. 이에 더하여, 상기 라이프타임은 상기 공정 온도를 이용하여 조절할 수 있다. 예컨대, 상기 공정 온도를 감소시켜 상기 라이프타임을 증가시킬 수 있다. 즉, 상기 공정 온도를 감소시킬수록 상기 열적 반응 시간이 증가한다. 상기 열적 반응 시간이 증가함으로써, 상기 라이프타임을 증가시킬 수 있다. 상기 라이프타임은 상술한 가스의 유출 입량들, 가스의 유출입속도들 및 공정 온도 중에서 선택된 적어도 하나를 이용하여 결정할 수 있다.
상기 상변화 물질층(112)은 GST(Ge-Sb-Te)로 형성할 수 있다. 이 경우에, 상기 선택적 증착법은 상기 증착 가스에 포함된 소스 가스들로서 GeH(i-Bu)3, Sb(i-Pr)3 및 Te(t-Bu)2를 사용하고, 상기 공정 온도가 약 350℃로 수행할 수 있다. 이 경우에, 상기 라이프타임은 약 1초인 것이 바람직하다. 이로써, 상기 상변화 물질층(112)은 상기 하부 전극(106)의 노출된 면으로부터 위로 성장되어 상기 홀(110)을 종래의 보이드 및 심 없이 채울수 있다. 이 경우에, 상기 공정 온도를 350℃ 이하로 감소하는 경우에, 상기 라이프타임은 1초 이상으로 증가될 수 있다.
상기 상변화 물질층(112)을 형성한 후에, 상기 기판(100)을 상기 공정 하우징(400)으로부터 언로딩(unloading)한다(S220).
도 9에 도시된 증착 장비는 한장의 기판(100)에 상기 선택적 증착법을 수행하는 매엽식 증착 장비이다. 이와는 다르게, 상기 선택적 증착법은 다른 형태의 증착 장비로 수행할 수 있다. 다른 형태의 증착 장비를 도 10을 참조하여 설명한다.
도 10을 참조하면, 증착 장비는 공정 하우징(400')을 포함한다. 상기 공정 하우징(400')은 은 아래 및 위가 개방된 내부 공간을 갖는 프랜지(455, flange) 및 상기 프랜지(455) 상에 장착된 외부 튜브(450)를 포함한다. 상기 외부 튜브(450, outer tube)는 상기 프랜지(455)의 내부공간과 연통하는 내부공간을 갖는다. 상기 외부 튜브(450)의 상부는 닫힌 형태이다. 상기 외부 튜브(450)내에 내부 튜브(460, inner tube)가 배치된다. 상기 내부 튜브는 상기 프랜지(455)의 내벽에 형성된 돌출부에 장착된다. 상기 내부 및 외부 튜브들(460,450)은 서로 이격되어 있다. 상기 내부 튜브(460)는 아래 및 위가 개방된 내부공간을 갖는다. 상기 프랜지(450)에 가스 배기관(475) 및 가스 주입관(480)이 장착되어 있다. 상기 공정 하우징(400')내에서 증착 공정이 수행될때, 상기 외부 튜브(450)의 외벽을 둘러싸는 가열 장치(미도시함)에 의하여 상기 공정 하우징(400')내에 공정 온도의 열이 공급될 수 있다.
상기 선택적 증착 공정이 수행될때, 상기 내부 튜브(460) 내에 기판 지지 부재(470)가 장착된다. 상기 기판 지지 부재(470)는 플레이트(465) 상에 장착되어 있으며, 상기 플레이트(465)는 상기 프랜지(450)의 하부에 장착되어 상기 공정 하우징(400')을 밀폐시킨다. 상기 기판 지지 부재(470)는 복수매의 상기 기판들(100)이 탑재된다. 이러한 형태의 증착 장비를 사용하여 상술한 도 7의 선택적 증착법을 수행할 수 있다.
도 5, 도 7 및 도 10을 참조하면, 홀(110)이 형성된 복수매의 기판들(100)을 상기 기판 지지 부재(470)에 탑재시키고, 상기 기판 지지 부재(470)를 상기 내부 튜브(470)로 장착하여 상기 기판들(100)을 상기 공정 하우징(400')내로 로딩한다(S200).
다음으로, 상기 가스 주입관(480)을 통하여 증착 가스를 상기 공정 하우징(400')로 주입하여 상기 홀(110)에 노출된 하부 전극(106) 상에 상변화 물질층(112)을 선택적으로 증착한다. 상기 선택적 증착법 수행시, 상기 증착 가스의 상기 공정 하우징(400')내에 존재하는 라이프타임은 열적 반응 시간에 비하여 짧다. 이에 따라, 상기 상변화 물질층(112)은 상술한 바와 같이, 상기 하부 전극(106)의 노출된 면으로부터 위로 성장되어 선택적으로 증착된다. 물론, 상기 라이프타임은 전자 반응 시간에 비하여 긴 것이 바람직하다. 상기 상변화 물질층(112)을 형성한 후에, 상기 기판들(100)을 상기 공정 하우징(400')으로부터 언로딩한다(S220).
도 10에 도시된 증착 장비는 복수매의 기판들(100)에 동시에 상기 선택적 증착법을 수행하는 배치식(batch type) 증착 장비이다. 상기 배치식 증착 장비로 상기 선택적 증착법을 수행함으로써, 상변화 기억 소자의 생산성을 크게 향상시킬 수 있다. 또한, 상기 기판 지지 부재(470), 외부 및 내부 튜브들(450,460)은 석영으로 형성된다. 석영은 절연체이기 때문에, 상기 선택적 증착법을 수행할때, 상기 기판 지지 부재(470), 외부 및 내부 튜브들(450,460)의 표면들에는 상기 상변화 물질층(112)이 형성되지 않는다. 이에 따라, 상기 배치식 증착 장비의 세정 주기를 증가시켜 생산성을 더욱 향상시킬 수 있다. 상술한 도 10의 배치식 증착 장비는 기판들(100)이 차례로 적층되는 종형 증착 장비에 해당한다. 이와는 다르게, 본 발명의 선택적 증착법은 배치식 횡형 증착 장비로 수행할 수도 있다.
한편, 상술한 도 7의 플로우 챠트에 설명된 선택된 증착법은 복수종의 소스 가스들을 공정 하우징내에 동시에 주입한다. 이와는 다르게, 상기 선택적 증착법을 수행할 수 있다. 이를 도 8의 플로우 챠트를 참조하여 설명한다. 이 경우에는, 도 9의 증착 장비를 이용하여 상기 선택적 증착법을 수행할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 상변화 물질층의 선택적 형성 방법을 설명하기 위한 플로우 챠트이다.
도 5, 도 8 및 도 9를 참조하면, 하부 전극(106)을 노출시키는 홀(110)을 갖는 기판(100)을 공정 하우징(400)내로 로딩한다(S300). 상기 기판(100)은 척(405)의 상부면 상에 로딩된다.
상기 공정 하우징(400)내로 증착 가스의 제1 그룹 가스를 주입한다(S310). 상기 증착 가스는 복수종의 소스 가스들을 포함한다. 상기 복수종의 소스 가스들은 1종 이상의 소스 가스로 구성된 복수개의 그룹 가스들로 구분된다. 본 실시예에서는, 상기 증착 가스가 제1, 제2 및 제3 그룹 가스들을 포함하는 경우에 대해 설명한다. 물론, 상기 증착 가스는 2개의 그룹 가스 또는 4개 이상의 그룹들을 포함할 수도 있다. 증착하고자 하는 상변화 물질층(112)이 GST인 경우에, GeH(i-Bu)3, Sb(i-Pr)3 및 Te(t-Bu)2 중에 어느 하나가 상기 제1 그룹 가스이고, 다른 하나가 제2 그룹 가스이며, 또 다른 하나가 제3 그룹 가스일 수 있다. 이어서, 상기 공정 하우징(400)을 제1 퍼징(purging)한다(S320). 상기 제1 퍼징 단계(S320)는 불활성 가스를 포함하는 퍼지 가스(purge gas)로 수행할 수 있다.
상기 제1 그룹 가스가 상기 공정 하우징(400)에 존재하는 라이프타임은 열적 반응 시간에 비하여 짧다. 이에 따라, 상기 제1 그룹 가스는 상기 하부 전극(106)의 잉여 전자들에 의하여 반응된다. 상기 제1 그룹 가스는 상기 잉여 전자들에 의해 반응(ex, 분해등)되어 상기 하부 전극(106)의 노출된 면 상에만 존재한다. 즉, 상기 층간 절연막(108)의 표면에는 존재하지 않는다. 물론, 상기 제1 그룹 가스의 라이프타임은 전자 반응 시간에 비하여 길다.
상기 제1 그룹 가스의 라이프타임은 상기 제1 그룹 가스의 유입량 및/또는 유입 속도, 공정 하우징(400)의 가스 유출량 및/또는 유출속도등을 제어하여 결정할 수 있다. 또한, 공정 온도를 제어하여 상기 제1 그룹 가스의 라이프타임을 결정할 수도 있다. 이에 더하여, 상기 제1 퍼징 단계(S320)의 퍼지 가스의 유입량 및/또는 유입속도과, 상기 단계(S310) 및 단계(S320)간의 시간간격등을 이용하여 상기 제1 그룹 가스의 라이프타임을 결정할 수도 있다. 물론, 상술한 방법들을 서로 조합하여 상기 제1 그룹 가스의 라이프타임을 결정할 수 있다.
이어서, 상기 공정 하우징(400)에 상기 증착 가스의 제2 그룹 가스를 주입한다(S330). 불활성 가스를 포함하는 퍼지 가스로 상기 공정 하우징(400)을 제2 퍼징한다(S340). 상기 제2 그룹 가스의 라이프타임도 열적 반응 시간에 비하여 짧다. 또한, 상기 제2 그룹 가스의 라이프타임은 전자 반응 시간에 비하여 긴 것이 바람직하다. 이에 따라, 상기 제2 그룹 가스도 상기 하부 전극(106)의 노출된 면 상에서만 반응된다. 상기 하부 전극(106)의 노출된 면 상에는 상기 제1 및 제2 그룹 가스들로 부터 형성된 중간 화합물이 존재할 수 있다.
상기 제2 그룹 가스의 라이프타임은 상술한 제1 그룹 가스의 라이프타임과 동일한 방법으로 결정할 수 있다. 즉, 상기 제2 그룹 가스의 유입량 및/또는 유입 속도, 공정 하우징(400)의 가스 유출량 및/또는 유출속도등을 제어하거나, 공정 온도를 제어하거나, 상기 제2 퍼징 단계(S340)의 퍼지 가스의 유입량 및/또는 유입 속도를 제어하거나, 상기 단계(S330) 및 단계(S340)간의 시간간격등을 제어하여 상기 제2 그룹 가스의 라이프타임을 결정할 수 있다. 물론, 상술한 제어 방법들을 조 합하여 상기 제2 그룹 가스의 라이프타임을 결정할 수 있다.
이어서, 공정 하우징(400)내에 상기 제3 그룹 가스를 주입(S350)하고, 상기 공정 하우징(400)을 제3 퍼징 한다(S360). 상기 제3 그룹 가스의 라이프타임도 열적 반응 시간에 비하여 짧다. 또한, 상기 제3 그룹 가스의 라이프타임은 전자 반응 시간에 비하여 긴 것이 바람직하다. 이에 따라, 상기 제3 그룹 가스도 상기 하부 전극(106)의 노출된 면 상에서만 반응된다. 그 결과, 상기 상부 전극(106)의 노출된 면 상에 상기 상변화 물질층(112)이 형성된다. 상기 제3 그룹 가스의 라이프타임을 결정하는 방법은 상기 제1 및 제2 그룹 가스들의 라이프타임들을 결정하는 방법과 동일한 방법으로 결정할 수 있다.
상기 단계(S310) 내지 단계(S360)으로 형성된 상변화 물질층(112)은 원자층에 근접한 두께로 형성될 수 있다. 이에 따라, 상기 상변화 물질층(112)이 상기 홀(110)을 충분히 채우기 위하여 상기 단계(S310) 내지 단계(S360)를 반복적으로 수행할 수 있다.
상기 홀(110)을 채우는 상변화 물질층(112)을 형성한 후에, 상기 기판(100)을 상기 공정 하우징(400)으로부터 언로딩한다(S370).
도 8의 플로우 챠트에 개시된 선택적 증착법에서도 증착 가스가 상기 열적 반응 시간에 비하여 짧기 때문에, 상기 상변화 물질층(112)은 상기 하부 전극(106)의 노출된 면으로부터 위로 성장되며, 상기 층간 절연막(108)의 표면 상으로부터는 형성되지 않는다. 이에 따라, 상기 상변화 물질층(112)은 종래의 보이드 및 심 없이 상기 홀(110)을 채울 수 있다.
계속해서, 도 5를 참조하면, 상기 상변화 물질층(112)은 상기 층간 절연막(108)의 상부면 보다 높게 돌출되도록 형성될 수 있다. 즉, 상기 상변화 물질층(112)은 상기 홀(110)을 채우는 아랫부분과, 상기 아랫부분 상에 배치되어 상기 층간 절연막(108)의 상부면 높게 돌출된 윗부분을 포함할 수 있다.
도 6을 참조하면, 평탄화 공정을 수행하여 상기 상변화 물질층(112)의 돌출된 부분을 제거하여 상기 홀(110)을 채우는 상변화 패턴(112a)을 형성한다. 상기 상변화 물질층(112)의 돌출된 부분을 제거하는 방법은 에치백(etch-back) 또는 화학적기계적 연마 공정으로 수행할 수 있다. 이와는 다르게, 상기 상변화 물질층(112)의 상부면이 상기 층간 절연막(108)의 상부면에 근접한 높이로 증착될 수 있다. 이 경우에, 상기 평탄화 공정은 생략하고 상기 상변화 물질층(112)은 바로 상기 상변화 패턴(112a)으로 사용될 수 있다.
상기 층간 절연막(108) 상에 상부 전극(114)을 형성한다. 상기 상부 전극(114)은 상기 상변화 패턴(112a)과 접촉한다. 상기 상부 전극(114)은 도전 물질로 형성한다. 예컨대, 상기 상부 전극(114)은 전이금속, 도전성 전이금속질화물, 및 도전성 삼원계질화물 중에 선택된 적어도 하나로 형성할 수 있다. 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈늄(Ta) 또는 텅스텐등에서 선택된 적어도 하나일 수 있다. 상기 도전성 전이금속질화물은 질화티타늄(TiN), 질화하프늄(HfN), 질화바나듐(VN), 질화니오브(NbN), 질화탄탈늄(TaN) 또는 질화텅스텐(WN)등에서 선택된 적어도 하나일 수 있다. 상기 도전성 삼원계질화물은 질화알루미늄티타늄(TiAlN), 질화탄소티타늄(TiCN), 질화탄소탄탈 늄(TaCN), 질화실리콘티타늄(TiSiN) 또는 질화실리콘탄탈늄등에서 선택된 적어도 하나일 수 있다.
상기 하부 전극(106)의 비저항은 상기 상부 전극(114)의 비저항과 다른 것이 바람직하다. 이에 따라, 상기 상변화 패턴(112a)내 프로그램되는 영역은 상기 하부 전극(106)과 인접한 제1 영역 또는 상기 상부 전극(114)과 인접한 제2 영역 중에서 어느 하나로 한정된다. 상기 프로그램 영역이 감소될수록 상변화 기억 소자의 프로그램 및/또는 소거 동작시 요구되는 전류량이 감소된다. 상기 하부 전극(106)이 상기 상부 전극(114)에 비하여 높은 비저항을 갖는 경우, 상기 프로그램 영역은 상기 하부 전극(106)에 인접한 제1 영역이 된다. 이와는 반대로, 상기 하부 전극(106)이 상기 상부 전극(114)에 비하여 낮은 비저항을 갖는 경우, 상기 프로그램 영역은 상기 상부 전극(114)에 인접한 제2 영역이 된다.
다음으로, 상술한 하부 전극(106)과 다른 형태의 하부 전극을 갖는 상변화 기억 소자의 형성 방법을 도면들을 참조하여 설명한다. 이 방법은 상술한 방법과 유사하다. 따라서, 동일한 구성 요소는 동일한 참조부호를 사용한다.
도 11 내지 13은 본 발명의 실시예에 따른 상변화 기억 소자의 형성 방법 중에 하부 전극을 형성하는 다른 방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 기판(100) 상에 하부 절연막(102)을 형성하고, 상기 하부 절연막(102)을 관통하는 하부 플러그(104)를 형성한다. 상기 하부 절연막(102) 상에 버퍼 패턴(105)을 형성한다. 상기 버퍼 패턴(105)은 도전 물질로 형성한다.
상기 기판(100) 전면 상에 층간 절연막(108)을 형성하고, 상기 층간 절연 막(108)을 패터닝하여 상기 버퍼 패턴(105)을 노출시키는 홀(110)을 형성한다. 상기 버퍼 패턴(105)은 상기 홀(110)과 상기 하부 플러그(104)간의 정렬 마진을 증가시키는 기능을 수행할 수 있다. 경우에 따라, 상기 버퍼 패턴(105)은 생략될 수도 있다. 이 경우에, 상기 홀(110)은 상기 하부 플러그(104)를 노출시킬 수 있다.
상기 홀(110)을 채우는 플러그 형태의 예비 하부 전극(107)을 형성한다.
도 12를 참조하면, 상기 예비 하부 전극(107)을 식각하여 상기 홀(110)의 아랫부분을 채우는 하부 전극(107a)을 형성한다. 상기 하부 전극(107a)의 상부면은 상기 층간 절연막(108)의 상부면에 비하여 낮다. 상기 하부 전극(107a)의 상부면 위의 상기 홀(110)의 윗부분은 비어 있다. 상기 하부 전극(107a)은 전이금속, 도전성 전이금속질화물, 및 도전성 삼원계질화물 중에 선택된 적어도 하나로 형성할 수 있다. 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈늄(Ta) 또는 텅스텐등에서 선택된 적어도 하나일 수 있다. 상기 도전성 전이금속질화물은 질화티타늄(TiN), 질화하프늄(HfN), 질화바나듐(VN), 질화니오브(NbN), 질화탄탈늄(TaN) 또는 질화텅스텐(WN)등에서 선택된 적어도 하나일 수 있다. 상기 도전성 삼원계질화물은 질화알루미늄티타늄(TiAlN), 질화탄소티타늄(TiCN), 질화탄소탄탈늄(TaCN), 질화실리콘티타늄(TiSiN) 또는 질화실리콘탄탈늄등에서 선택된 적어도 하나일 수 있다. 상기 버퍼 패턴(105)은 상기 하부 전극(107a)에 비하여 비저항이 낮은 도전 물질로 형성하는 것이 바람직하다. 예컨대, 상기 버퍼 패턴(105)은 텅스텐으로 형성될 수도 있다.
도 13을 참조하면, 상기 하부 전극(107a) 상의 상기 홀(110)을 채우는 상변 화 패턴(112a')을 형성한다. 상기 상변화 패턴(112a')은 선택적 증착법으로 형성하는 상변화 물질층으로 형성한다. 상기 선택적 증착법은 도 7 및 도 도 8의 플로우 챠트들을 참조하여 설명한 방법들과 동일하게 수행한다. 이로써, 상기 상변화 패턴(112a')도 상기 하부 전극(107a)의 노출된 면으로부터 위로 성장되며, 선택적으로 형성된다. 상기 상변화 패턴(112a')을 형성할때, 도 5를 참조하여 설명한 평탄화 공정을 더 수행할 수도 있다. 상기 층간 절연막(114) 상에 상기 상변화 패턴(112a')과 접촉하는 상부 전극(114)을 형성한다.
상기 하부 전극(107a)의 비저항은 상기 상부 전극(114)의 비저항과 다른 것이 바람직하다. 특히, 상기 하부 전극(107a)의 비저항이 상기 상부 전극(114)의 비저항에 비하여 높은 것이 바람직하다. 이에 따라, 상기 상변화 패턴(112a')내 프로그램 영역은 상기 하부 전극(107a)에 인접한 일 영역으로 한정된다. 프로그램 및/또는 소거 동작시, 주울 열은 상기 하부 전극(107a)과 상기 상변화 패턴(112a')의 계면에서 주로 발생될 수 있다. 이때, 상기 하부 전극(107a)이 상기 홀(110)의 아랫부분을 채우는 한정된 구조임으로, 상기 계면은 상기 홀(110) 내에 배치된다. 이에 따라, 프로그램 및/또는 소거 동작시 발생되는 주울 열의 손실을 최소화하여 상변화 기억 소자의 소비전력을 최소화할 수 있다. 또한, 상기 하부 전극(107a)이 상기 홀(110)의 아랫부분을 채움으로써, 상기 홀(110)의 종횡비를 감소시킬 수 있다.
다음으로, 본 발명의 실시예에 따른 상변화 기억 소자들을 도면들을 참조하여 설명한다.
도 14는 본 발명의 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 14를 참조하면, 기판(100) 상에 하부 절연막(102)이 배치되고, 하부 플러그(104)가 상기 하부 절연막(102)을 관통하여 상기 기판(100)과 접속된다. 상기 하부 절연막(102) 상에 하부 전극(106)이 배치된다. 상기 하부 전극(106)은 상기 하부 플러그(104)와 접속된다.
층간 절연막(108)이 상기 기판(100) 전면을 덮는다. 홀(110)이 상기 층간 절연막(108)을 관통하여 상기 하부 전극(106)을 노출시킨다. 상기 하부 전극(106)의 노출된 면은 상기 홀(110) 주변의 상기 층간 절연막(108)의 하부면과 동일하거나 낮다. 상변화 패턴(112a)이 종래의 보이드(void) 및 심(seam) 없이 상기 홀(110)을 채운다. 상기 상변화 패턴(112a)은 선택적 증착법에 의하여 상기 하부 전극(106)의 홀(110)에 노출된 면으로부터 위로 성장된 것이 바람직하다. 상기 상변화 패턴(112a)의 하부면은 상기 하부 전극(106)과 접촉한다. 상부 전극(114)이 상기 층간 절연막(108) 상에 배치된다. 상기 상부 전극(114)은 상기 상변화 패턴(112a)과 접촉한다.
상부 절연막(120)이 상기 기판(100) 전면을 덮는다. 상부 플러그(122)가 상기 상부 절연막(120)을 관통하여 상기 상부 전극(114)과 접속한다. 상기 상부 절연막(120) 상에 배선(124)이 배치된다. 상기 배선(124)은 상기 상부 플러그(122)와 접속한다. 상기 배선(124)은 비트 라인에 해당할 수 있다. 상기 배선(124) 및 상부 플러그(122)는 도전 물질로 형성된다.
이와는 다르게, 상기 배선(124) 및 상부 플러그(122)가 생략되고, 상기 상부 전극(114)이 옆으로 연장되어 배선 형태일 수 있다. 이 경우에, 상기 상부 전극(114)이 비트 라인에 해당할 수도 있다.
다음으로, 다른 형태의 하부 전극을 갖는 상변화 기억 소자를 도 15를 참조하여 설명한다.
도 15는 본 발명의 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도이다.
도 15를 참조하면, 기판(100) 상에 하부 절연막(102)이 배치되고, 하부 플러그(104)가 상기 하부 절연막(102)을 관통하여 상기 기판(100)과 접속한다. 상기 하부 절연막(102) 상에 버퍼 패턴(105)이 배치되고, 층간 절연막(108)이 상기 기판(100) 전면을 덮는다. 홀(110)이 상기 층간 절연막(108)을 관통하여 상기 버퍼 패턴(105)의 일부를 노출시킨다.
하부 전극(107a)이 상기 홀(110)의 아랫부분을 채운다. 즉, 상기 하부 전극(107a)은 상기 홀(110)의 아랫부분을 채우는 한정된 구조이다. 상기 홀(110)의 하부면은 상기 버퍼 패턴(105)과 접촉한다. 상변화 패턴(112a')이 보이드 및 심 없이 상기 하부 전극(107a) 위의 상기 홀(110)을 채운다. 상기 상변화 패턴(112a')은 선택적 증착법에 의하여 상기 하부 전극(107a)의 상부면으로부터 위로 성장되어 형성된 것이 바람직하다.
상기 층간 절연막(108) 상에 상부 전극(114)이 배치된다. 상부 전극(114)은 상기 상변화 패턴(112a')과 접촉한다. 상부 절연막(120)이 상기 기판(100) 전면을 덮고, 상부 플러그(122)가 상기 상부 절연막(120)을 관통하여 상기 상부 전극(114)과 접촉한다. 배선(124)이 상부 절연막(120) 상에 배치되어 상기 상부 플러그(122) 와 접속한다. 배선(124)이 비트 라인에 해당할 수 있다. 이와는 달리, 배선(124) 및 상부 플러그(122)가 생략되고, 상기 상부 전극(114)이 옆으로 연장되어 비트 라인의 기능을 수행할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 증착 가스의 라이프타임을 열적 반응 시간에 비하여 짧게 하는 선택적 증착법으로 상변화 물질층을 선택적으로 형성할 수 있다. 이에 따라, 종래의 보이드 및 심 없이 홀을 채우는 상변화 패턴을 구현할 수 있다. 그 결과, 상변화 기억 소자의 특성 저하를 방지할 수 있으며, 고집적화 및/또는 저소비전력화에 최적화된 상변화 기억 소자를 구현할 수 있다.
Claims (34)
- 절연체 및 도전체를 갖는 기판을 준비하는 단계;상기 기판을 공정 하우징(process housing)내로 로딩(loading)하는 단계;상기 공정 하우징내로 증착 가스를 주입하여 상기 도전체의 노출된 면 상에 선택적으로 상변화 물질층을 형성하는 단계; 및상기 공정 하우징으로부터 상기 기판을 언로딩(unloading)하는 단계를 포함하되, 상기 증착 가스가 상기 공정 하우징내에서 존재하는 라이프타임(lifetime)은 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간 보다 짧은 상변화 물질층의 형성 방법.
- 제 1 항에 있어서,상기 증착 가스는 상기 도전체내 잉여 전자에 의해 반응하여 상기 상변화 물질층이 형성되되, 상기 상변화 물질층은 상기 도전체의 노출된 면으로부터 위로 성장되는 상변화 물질층의 형성 방법.
- 제 2 항에 있어서,상기 증착 가스의 라이프타임은 상기 도전체내 잉여 전자에 의해 상기 증착 가스가 반응하는데 소요되는 시간에 비하여 긴 상변화 물질층의 형성 방법.
- 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,상기 절연체는 상기 기판 전면을 덮고,상기 도전체는 상기 절연체를 관통하는 홀에 노출되며,상기 도전체의 상기 홀에 노출된 면은 상기 절연체의 상부면에 비하여 낮은 상변화 물질층의 형성 방법.
- 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,상기 증착 가스는 복수종의 소스 가스들을 포함하되, 상기 복수종의 소스 가스들은 상기 공정 하우징에 동시에 주입되는 상변화 물질층의 형성 방법.
- 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,상기 증착 가스는 복수종의 소스 가스들을 포함하되,상기 복수종의 소스 가스들은 1종 이상의 소스 가스를 포함하는 복수개의 그룹 가스들로 구분되고, 상기 복수개의 그룹 가스들은 상기 공정 하우징내로 순차적으로 주입하고,상기 각 그룹 가스를 상기 공정 하우징내로 주입한 후에, 불활성 가스를 포함하는 퍼지 가스(purge gas)로 상기 공정 하우징을 퍼징(purging)하는 단계를 더 포함하는 상변화 물질층의 형성 방법.
- 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,상기 절연체는 실리콘을 포함하는 실리콘계 절연막 및 금속을 포함하는 금속계 절연막 중에서 선택된 적어도 하나로 형성되는 상변화 물질층의 형성 방법.
- 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,상기 상변화 물질층은 칼코게나이드(chalcogenide)계 원소인 Te 및 Se 중의 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O 및 N 중에서 선택된 적어도 하나가 조합된 화합물로 형성되는 상변화 물질층의 형성 방법.
- 기판 전면을 덮는 층간 절연막, 및 상기 층간 절연막을 관통하는 홀에 노출된 하부 전극을 형성하는 단계;선택적 증착법을 이용하여 상변화 물질층을 상기 노출된 하부 전극의 상부면으로부터 위로 성장시켜 상기 하부 전극의 노출된 면 상의 홀을 채우는 상변화 패턴을 형성하는 단계; 및상기 층간 절연막 상에 상기 상변화 패턴과 접촉하는 상부 전극을 형성하는 단계를 포함하되,상기 선택적 증착법은 증착 공정이 수행되는 공정 하우징내로 증착 가스를 주입하여 수행하되, 상기 증착 가스가 상기 공정 하우징내에서 존재하는 라이프타임(lifetime)은 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간 보다 짧은 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
- 제 9 항에 있어서,상기 증착 가스는 상기 하부 전극내 잉여 전자에 의해 반응하여 상기 상변화 물질층이 형성되되, 상기 상변화 물질층은 상기 하부 전극의 노출된 면으로부터 위로 성장되는 상변화 기억 소자의 형성 방법.
- 제 10 항에 있어서,상기 증착 가스의 라이프타임은 상기 하부 전극내 잉여 전자에 의해 상기 증착 가스가 반응하는데 소요되는 시간에 비하여 긴 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 층간 절연막 및 하부 전극을 형성하는 단계는,상기 기판의 소정영역 상에 상기 하부 전극을 형성하는 단계;상기 하부 전극을 갖는 기판 상에 상기 층간 절연막을 형성하는 단계; 및상기 층간 절연막을 패터닝하여 상기 하부 전극을 노출시키는 상기 홀을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 12 항에 있어서,상기 상부 전극은 상기 하부 전극의 비저항과 다른 비저항을 갖는 도전 물질로 형성하는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 층간 절연막 및 하부 전극을 형성하는 단계는,상기 기판 상에 상기 층간 절연막을 형성하는 단계;상기 층간 절연막을 패터닝하여 홀을 형성하는 단계;상기 홀을 채우는 플러그 형태의 예비 하부 전극을 형성하는 단계; 및상기 예비 하부 전극을 식각하여 상기 홀의 아랫부분을 채우는 상기 하부 전극을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 14 항에 있어서,상기 층간 절연막을 형성하기 전에,상기 기판의 소정영역 상에 버퍼 패턴을 형성하는 단계를 더 포함하되,상기 홀은 상기 버퍼 패턴을 노출시키고, 상기 하부 전극은 상기 홀에 노출된 버퍼 패턴 상에 형성되며, 상기 버퍼 패턴은 상기 하부 전극에 비하여 비저항이 낮은 도전 물질로 형성하는 상변화 기억 소자의 형성 방법.
- 제 14 항에 있어서,상기 상부 전극은 상기 하부 전극의 비저항과 다른 비저항을 갖는 도전 물질로 형성하는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 공정 하우징내에 한장의 상기 기판이 로딩되는 척(chuck)이 배치되되,상기 선택적 증착법은 매엽식으로 수행되는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 선택적 증착법을 수행할때, 상기 공정 하우징내에는 복수매의 상기 기판들이 탑재되는 기판 지지 부재가 배치되되,상기 선택적 증착법은 배치식(batch type)으로 수행되는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 증착 가스는 복수종의 소스 가스들을 포함하되, 상기 복수종의 소스 가스들은 상기 공정 하우징에 동시에 주입되는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 증착 가스는 복수종의 소스 가스들을 포함하되,상기 복수종의 소스 가스들은 1종 이상의 소스 가스를 포함하는 복수개의 그룹 가스들로 구분되고, 상기 복수개의 그룹 가스들은 상기 공정 하우징내로 순차적으로 주입하고,상기 각 그룹 가스를 상기 공정 하우징내로 주입한 후에, 불활성 가스를 포함하는 퍼지 가스(purge gas)로 상기 공정 하우징을 퍼징(purging)하는 단계를 더 포함하는 상변화 물질층의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 상변화 패턴을 형성하는 단계는,상기 선택적 증착법으로 상기 홀을 채우는 아랫부분, 및 상기 아랫부분 상에 배치되며 상기 층간 절연막의 상부면 보다 높게 돌출된 윗부분을 갖는 상변화 물질층을 형성하는 단계; 및상기 상변화 물질층의 돌출된 부분을 평탄화하여 상기 상변화 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 층간 절연막은 실리콘을 포함하는 실리콘계 절연막 및 금속을 포함하는 금속계 절연막 중에서 선택된 적어도 하나로 형성되는 상변화 기억 소자의 형성 방법.
- 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,상기 상변화 패턴은 칼코게나이드(chalcogenide)계 원소인 Te 및 Se 중의 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O 및 N 중에서 선택된 적어도 하나가 조합된 화합물로 형성되는 상변화 기억 소자의 형성 방법.
- 기판의 소정영역 상에 배치된 하부 전극;기판 전면을 덮되, 상기 하부 전극을 노출시키는 홀을 갖는 층간 절연막;상기 하부 전극의 노출된 면 위의 상기 홀을 보이드(void) 및 심(seam) 없이 채우는 상변화 패턴; 및상기 층간 절연막 상에 배치되어 상기 상변화 패턴과 접촉하는 상부 전극을 포함하는 상변화 기억 소자.
- 제 24 항에 있어서,상기 상변화 패턴은 선택적 증착법에 의하여 상기 하부 전극의 상기 홀에 노출된 면으로부터 위로 성장된 상변화 기억 소자.
- 제 25 항에 있어서,상기 선택적 증착법은 증착 공정이 수행되는 공정 하우징내로 증착 가스를 주입하여 수행하되,상기 증착 가스가 상기 공정 하우징내에서 존재하는 라이프타임(lifetime)은 상기 증착 가스가 열에너지에 의해 반응하는데 소요되는 시간 보다 짧고,상기 증착 가스가 상기 하부 전극내 잉여 전자에 의해 반응하여 상기 상변화 패턴이 형성된 것을 특징으로 하는 상변화 기억 소자.
- 제 24 항 내지 제 26 항 중에 어느 한 항에 있어서,상기 층간 절연막은 상기 하부 전극을 덮고, 상기 홀은 상기 하부 전극의 일부를 노출시키고, 상기 하부 전극의 노출된 면은 상기 홀 주변의 상기 층간 절연막의 하부면과 동일하거나 낮은 상변화 기억 소자.
- 제 27 항에 있어서,상기 상부 전극은 상기 하부 전극의 비저항과 다른 비저항을 갖는 도전 물질로 형성된 상변화 기억 소자.
- 제 24 항 내지 제 26 항 중에 어느 한 항에 있어서,상기 하부 전극은 상기 홀의 아랫부분을 채우는 한정된 구조이되,상기 상변화 패턴은 상기 하부 전극 위의 상기 홀을 채우는 상변화 기억 소자.
- 제 29 항에 있어서,상기 하부 전극과 상기 기판 사이, 및 상기 하부 전극 주변에 인접한 상기 층간 절연막과 기판 사이에 개재된 버퍼 패턴을 더 포함하되,상기 버퍼 패턴은 상기 하부 전극과 접촉하고, 상기 버퍼 패턴은 상기 하부 전극에 비하여 낮은 비저항을 갖는 도전 물질로 형성된 상변화 기억 소자.
- 제 29 항에 있어서,상기 상부 전극은 상기 하부 전극의 비저항과 다른 비저항을 갖는 도전 물질로 형성된 상변화 기억 소자.
- 제 31 항에 있어서,상기 하부 전극의 비저항은 상기 상부 전극의 비저항에 비하여 높은 상변화 기억 소자.
- 제 24 항 내지 제 26 항 중에 어느 한 항에 있어서,상기 층간 절연막은 실리콘을 포함하는 실리콘계 절연막 및 금속을 포함하는 금속계 절연막 중에서 선택된 적어도 하나로 형성된 상변화 기억 소자.
- 제 24 항 내지 제 26 항 중에 어느 한 항에 있어서,상기 상변화 패턴은 칼코게나이드(chalcogenide)계 원소인 Te 및 Se 중의 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O 및 N 중에서 선택된 적어도 하나가 조합된 화합물로 형성된 상변화 기억 소자.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060036209A KR100717286B1 (ko) | 2006-04-21 | 2006-04-21 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
| US11/785,807 US8034683B2 (en) | 2006-04-21 | 2007-04-20 | Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed |
| JP2007111478A JP2007294964A (ja) | 2006-04-21 | 2007-04-20 | 相変化物質層の形成方法、その方法を利用した相変化記憶素子の形成方法、及び相変化記憶素子 |
| CNA2007101010227A CN101106173A (zh) | 2006-04-21 | 2007-04-23 | 形成相变材料层的方法及使用其形成的相变存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060036209A KR100717286B1 (ko) | 2006-04-21 | 2006-04-21 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100717286B1 true KR100717286B1 (ko) | 2007-05-15 |
Family
ID=38270459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060036209A KR100717286B1 (ko) | 2006-04-21 | 2006-04-21 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8034683B2 (ko) |
| JP (1) | JP2007294964A (ko) |
| KR (1) | KR100717286B1 (ko) |
| CN (1) | CN101106173A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009005700A2 (en) * | 2007-06-29 | 2009-01-08 | Sandisk 3D, Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US7812404B2 (en) | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US7846785B2 (en) | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US8263455B2 (en) | 2009-11-25 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method of forming variable resistance memory device |
| KR101515544B1 (ko) * | 2008-04-18 | 2015-04-30 | 주식회사 원익아이피에스 | 칼코제나이드 박막 형성방법 |
| KR101759791B1 (ko) * | 2014-09-18 | 2017-07-19 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 방법, 기판 처리 장치 및 프로그램 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834338B2 (en) * | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
| US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
| US7875871B2 (en) | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
| US7829875B2 (en) | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| KR101169395B1 (ko) * | 2006-10-13 | 2012-07-30 | 삼성전자주식회사 | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 |
| KR100896180B1 (ko) * | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
| US7902537B2 (en) * | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| KR20100119756A (ko) * | 2008-01-25 | 2010-11-10 | 인터내셔널 비지네스 머신즈 코포레이션 | 게르마늄 및 안티몬을 포함하는 재료들의 금속 촉매 작용된 선택적 증착 |
| KR20100055102A (ko) * | 2008-11-17 | 2010-05-26 | 삼성전자주식회사 | 가변 저항 메모리 장치, 그것의 제조 방법, 그리고 그것을 포함하는 메모리 시스템 |
| JP5462490B2 (ja) * | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
| US7785978B2 (en) * | 2009-02-04 | 2010-08-31 | Micron Technology, Inc. | Method of forming memory cell using gas cluster ion beams |
| KR20100108001A (ko) * | 2009-03-27 | 2010-10-06 | 삼성전자주식회사 | 정보 저장 패턴의 형성방법 |
| KR101559912B1 (ko) * | 2009-03-31 | 2015-10-13 | 삼성전자주식회사 | 상변화 메모리 소자의 형성방법 |
| US8003521B2 (en) | 2009-04-07 | 2011-08-23 | Micron Technology, Inc. | Semiconductor processing |
| US8697486B2 (en) * | 2009-04-15 | 2014-04-15 | Micro Technology, Inc. | Methods of forming phase change materials and methods of forming phase change memory circuitry |
| KR20110106712A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 상변화 메모리 소자 및 그의 제조방법 |
| CN102884610A (zh) * | 2010-05-12 | 2013-01-16 | 应用材料公司 | 局限工艺空间的pecvd腔室 |
| JP5696378B2 (ja) * | 2010-06-15 | 2015-04-08 | ソニー株式会社 | 記憶装置の製造方法 |
| US9276210B1 (en) * | 2014-12-04 | 2016-03-01 | Intermolecular, Inc. | Conductive barriers for ternary nitride thin-film resistors |
| CN104681720A (zh) * | 2015-02-09 | 2015-06-03 | 江苏理工学院 | 用于相变存储器的SbSe基掺氮纳米薄膜材料及其制备方法 |
| US9466792B2 (en) * | 2015-02-17 | 2016-10-11 | Macronix International Co., Ltd. | Memory device and method for fabricating the same |
| KR102301774B1 (ko) * | 2017-03-31 | 2021-09-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN110828664B (zh) * | 2019-11-19 | 2021-09-21 | 中国科学院上海微***与信息技术研究所 | 一种相变材料、相变材料的制备方法和相变存储器 |
| US11749564B2 (en) * | 2020-09-22 | 2023-09-05 | Applied Materials, Inc. | Techniques for void-free material depositions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040044882A (ko) * | 2001-10-11 | 2004-05-31 | 인텔 코오퍼레이션 | 상변화 메모리를 위한 탄소함유 계면층 |
| US6759267B2 (en) * | 2002-07-19 | 2004-07-06 | Macronix International Co., Ltd. | Method for forming a phase change memory |
| KR20060016418A (ko) * | 2004-08-17 | 2006-02-22 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR20060018172A (ko) * | 2004-08-23 | 2006-02-28 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332118B1 (ko) | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 금속 배선 형성 방법 |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US20060006472A1 (en) * | 2003-06-03 | 2006-01-12 | Hai Jiang | Phase change memory with extra-small resistors |
| KR100653701B1 (ko) * | 2004-08-20 | 2006-12-04 | 삼성전자주식회사 | 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 |
| KR101124504B1 (ko) * | 2005-09-22 | 2012-03-15 | 삼성전자주식회사 | ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 |
-
2006
- 2006-04-21 KR KR1020060036209A patent/KR100717286B1/ko active IP Right Grant
-
2007
- 2007-04-20 JP JP2007111478A patent/JP2007294964A/ja active Pending
- 2007-04-20 US US11/785,807 patent/US8034683B2/en active Active
- 2007-04-23 CN CNA2007101010227A patent/CN101106173A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040044882A (ko) * | 2001-10-11 | 2004-05-31 | 인텔 코오퍼레이션 | 상변화 메모리를 위한 탄소함유 계면층 |
| US6759267B2 (en) * | 2002-07-19 | 2004-07-06 | Macronix International Co., Ltd. | Method for forming a phase change memory |
| KR20060016418A (ko) * | 2004-08-17 | 2006-02-22 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR20060018172A (ko) * | 2004-08-23 | 2006-02-28 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812404B2 (en) | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US8687410B2 (en) | 2005-05-09 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| EP2485258A3 (en) * | 2007-06-29 | 2012-08-22 | Sandisk 3D LLC | Method of forming a memory cell that employs a selectively deposited reversible resistance-switching element |
| JP2010532569A (ja) * | 2007-06-29 | 2010-10-07 | サンディスク スリーディー，エルエルシー | 選択付着による可逆的抵抗スイッチング素子を使用するメモリセルおよびその形成方法 |
| US7846785B2 (en) | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| WO2009005700A2 (en) * | 2007-06-29 | 2009-01-08 | Sandisk 3D, Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| WO2009005700A3 (en) * | 2007-06-29 | 2009-02-26 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| KR101447176B1 (ko) | 2007-06-29 | 2014-10-08 | 쌘디스크 3디 엘엘씨 | 선택적으로 증착된 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법 |
| US8913417B2 (en) | 2007-06-29 | 2014-12-16 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| KR101494335B1 (ko) | 2007-06-29 | 2015-02-23 | 쌘디스크 3디 엘엘씨 | 선택적으로 증착된 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법 |
| KR101515544B1 (ko) * | 2008-04-18 | 2015-04-30 | 주식회사 원익아이피에스 | 칼코제나이드 박막 형성방법 |
| US8263455B2 (en) | 2009-11-25 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method of forming variable resistance memory device |
| KR101759791B1 (ko) * | 2014-09-18 | 2017-07-19 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 방법, 기판 처리 장치 및 프로그램 |
| US9735007B2 (en) | 2014-09-18 | 2017-08-15 | Hitachi Kokusai Electric, Inc. | Method of processing substrate, substrate processing apparatus, and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007294964A (ja) | 2007-11-08 |
| US20070246743A1 (en) | 2007-10-25 |
| US8034683B2 (en) | 2011-10-11 |
| CN101106173A (zh) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100717286B1 (ko) | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 | |
| KR100560659B1 (ko) | 상변화 기억 소자 및 그 제조 방법 | |
| KR100645064B1 (ko) | 금속 산화물 저항 기억소자 및 그 제조방법 | |
| KR100791477B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR101458953B1 (ko) | Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법 | |
| US20090275198A1 (en) | Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices | |
| US20090303780A1 (en) | Integrated circuit including an array of diodes coupled to a layer of resistance changing material | |
| KR101521998B1 (ko) | 상변화막 형성방법 | |
| US20080020564A1 (en) | Methods of forming a semiconductor device including a phase change material layer | |
| KR20090029488A (ko) | Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법 | |
| JP2009010337A (ja) | スペーサ材料層を有する集積回路 | |
| US20090185411A1 (en) | Integrated circuit including diode memory cells | |
| KR20230031251A (ko) | 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법 | |
| US7718464B2 (en) | Integrated circuit fabricated using an oxidized polysilicon mask | |
| KR101163046B1 (ko) | 상변화 메모리 소자의 제조 방법 | |
| US10930848B2 (en) | Variable resistance memory device and method of manufacturing the same | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| US8703237B2 (en) | Methods of forming a material layer and methods of fabricating a memory device | |
| US11037991B2 (en) | Variable resistance memory device | |
| US11411179B2 (en) | Variable resistance memory device and method of fabricating the same | |
| TWI769041B (zh) | 記憶胞及具有其之3d記憶體裝置 | |
| KR20100002792A (ko) | 상변화 메모리 소자 보호막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |