KR100653701B1 - 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 - Google Patents

반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 Download PDF

Info

Publication number
KR100653701B1
KR100653701B1 KR1020040066074A KR20040066074A KR100653701B1 KR 100653701 B1 KR100653701 B1 KR 100653701B1 KR 1020040066074 A KR1020040066074 A KR 1020040066074A KR 20040066074 A KR20040066074 A KR 20040066074A KR 100653701 B1 KR100653701 B1 KR 100653701B1
Authority
KR
South Korea
Prior art keywords
via hole
phase change
change material
film
forming
Prior art date
Application number
KR1020040066074A
Other languages
English (en)
Other versions
KR20060017409A (ko
Inventor
이장은
조성래
박정희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040066074A priority Critical patent/KR100653701B1/ko
Priority to US11/201,421 priority patent/US7473597B2/en
Priority to CNB200510092748XA priority patent/CN100359666C/zh
Priority to TW094128465A priority patent/TWI273676B/zh
Priority to JP2005240283A priority patent/JP5058466B2/ja
Publication of KR20060017409A publication Critical patent/KR20060017409A/ko
Application granted granted Critical
Publication of KR100653701B1 publication Critical patent/KR100653701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한 상변화 기억 소자의 제조방법이 제공된다. 상기 작은 비아 구조체 형성방법은 반도체 기판 상에 도전층을 형성하는 것을 구비한다. 상기 도전층을 덮는 몰딩 절연막을 형성한다. 상기 몰딩 절연막 내에 상기 도전층의 소정영역을 노출시키는 비아홀을 형성한다. 상기 몰딩 절연막 상에 그리고 상기 비아홀의 내측벽 및 기저면 상에 비아 충진막을 형성한다. 상기 비아홀의 상부 모서리 부분(top coner portion)에 형성된 상기 비아 충진막을 제거하여 적어도 상기 비아홀의 기저면 상에 잔존하는 비아 충진막 패턴을 형성한다. 상기 비아 충진막을 형성하는 공정 및 상기 비아 충진막 패턴을 형성하는 공정들을 적어도 1회 순차적으로 반복 수행하여 상기 비아홀 내에 비아 플러그를 형성한다.
상변화 기억 소자, 스퍼터링, 이온빔 식각

Description

반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한 상변화 기억 소자의 제조방법{Method of forming a small via structure in a semiconductor device and method of fabricating phase change memory device using the same}
도 1은 본 발명의 일실시예에 의한 상변화 기억소자의 제조방법을 설명하기 위한 공정 순서도이다.
도 2 내지 도 8은 본 발명의 일실시예에 의한 상변화 기억소자의 제조방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 일실시예에 사용되는 다챔버 장치의 개략적인 횡단면도이다.
도 10은 도 9의 이온빔 식각 챔버를 예시적으로 간략히 도시한 단면도이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한 상변화 기억 소자의 제조방법에 관한 것이다.
비휘발성 기억소자는 전원이 차단될지라도 저장된 데이터들이 소멸되지 않는 특징을 갖는다. 이에 따라, 상기 비휘발성 기억소자는 컴퓨터, 이동통신 단말기 (mobile communication system) 및 메모리 카드 등에 널리 채택되고 있다.
상기 비휘발성 기억소자로서 플래쉬 메모리소자가 널리 사용되고 있다. 상기 플래쉬 메모리소자는 적층 게이트 구조(stacked gate structure)를 갖는 메모리 셀들을 주로 채택하고 있다. 상기 적층 게이트 구조는 채널 영역 상에 차례로 적층된 터널산화막, 부유게이트, 게이트층간 절연막(inter-gate dielectric layer) 및 제어게이트 전극을 포함한다. 상기 플래쉬 메모리 셀의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 상기 터널산화막의 막질(film quality)이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.
상기 플래쉬 메모리 소자 대신에 새로운 비휘발성 기억소자들, 예컨대 상변화 기억소자가 최근에 제안된 바 있다. 전기적으로 기록 및 소거가 가능한 상변화 물질을 채택하는 상기 상변화 기억소자의 일반적 개념에 대하여는 오브신스키 (Ovshinsky)에 의하여 미국특허 제3,271,591호에 개시되어 있다.
상기 상변화 기억소자의 단위 셀은 억세스 소자 및 상기 억세스 소자에 직렬 연결된(serially connected) 정보 저장요소(data storage element)를 포함한다. 상기 정보 저장요소는 상기 억세스 소자에 전기적으로 연결되는 하부전극 및 상기 하부전극에 접촉하는 상변화 물질막을 구비한다. 상기 억세스 소자 및 상기 하부전극을 통하여 쓰기 전류가 흐르는 경우에, 상기 상변화 물질막 및 상기 하부전극 사이의 계면에서 주울 열(joule heat)이 생성된다. 이러한 주울 열은 상기 상변화 물질막을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시킨다. 이러한 상 변화는 완전 결정질상태 및 완전 비정질 상태간의 전환일 필요는 없으며 완전 결정질 상태 및 완전 비정질 상태 사이의 전체 스펙트럼 (spectrum) 중 국부적 배열(local order)을 갖는 검출가능한 서로 다른 두 상태간의 전환을 의미한다. 상기 상변화 물질막은 그 상태에 따라 다른 전기적 특성을 나타낸다. 즉, 비정질 상태에서는 결정질 상태일 경우 보다 더 높은 저항값을 갖게 된다.
상기 상변화 기억소자에 있어서 문제로 되는 것 중의 하나는 검출가능한 상변화를 일으키기 위하여 큰 값의 쓰기 전류를 필요로 한다는 것이다. 상기 큰 값의 쓰기 전류를 감안할때 각 셀에 이를 전달하기 위한 어드레스 라인 및 억세스 소자의 크기를 축소시키는 데 한계가 있으며 이는 상기 상변화 기억소자의 집적화에 장애가 되고 있다. 상기 쓰기 전류를 감소시키기 위한 방안으로 하부 전극의 소정영역을 노출시키는 미세한 비아홀 내에 상기 상변화 물질막을 채워 상기 하부 전극과의 접촉면적을 감소시키는 소위 콘파인드 구조(confined structure)에 대한 연구가 진행되고 있다. 상기 콘파인드 구조의 상변화 기억소자는 상기 상변화 물질막 내에서 실질적으로 상변화가 발생하는 부피를 감소시킴으로써 상기 쓰기 전류의 유효 전류 밀도(effective current density)를 향상시킬 수 있게 된다. 상기 콘파인드 구조를 갖는 상변화 기억소자의 예들이 미국특허 제6,117,720호 및 미국공개특허 제2003-73295호에 개시되어 있다.
한편, 상기 콘파인드 구조를 갖는 상변화 기억소자에 있어서 집적도를 향상시키기 위하여는 상기 상변화 물질막으로 채워지는 비아홀의 직경이 감소되어야 한 다. 예를 들어, 256메가 바이트급의 고집적 상변화 기억소자를 제조하기 위하여는 상기 비아홀은 약 50nm이하의 직경을 갖도록 형성되어야 한다. 통상적으로, 상기 상변화 물질막은 스퍼터링법에 의하여 증착되는데, 상기 스퍼터링법이 갖는 불량한 스텝 커버리지는 상기 미세한 비아홀을 안정적으로 채울 수 없게 한다. 즉, 상기 상변화 물질막의 증착시 상기 비아홀의 상부 모서리 부분에 형성되는 오버행 (overhang)으로 인하여 상기 비아홀을 채우는 상변화 물질막 내에 보이드와 같은 결함이 발생할 수 있다. 이러한, 스퍼터링법의 스텝 커버리지 문제는 상기 비아홀의 종횡비(aspect ratio)가 클수록 더욱 심각해진다.
또한, 상기 미국특허 제6,117,720호에 의하면, 상기 비아홀 내에 상기 상변화 물질막을 한정하기 위하여 화학기계적 연마(CMP) 공정을 적용하고 있으나, 상기 상변화 물질막으로써 일반적으로 채택되는 GST 합금은 휘발성이 강한 물질로써 상기 CMP 공정중에 손실되기 쉽다. 상기 CMP 공정 중에 발생할 수 있는 상기 상변화물질막의 손실을 방지하기 위하여 상기 미국공개특허 제2003-73295호에 개시된 바와 같이, 상기 비아홀을 채우는 GST 합금막을 형성하고, 계속하여 상기 GST 합금막 상에 상부전극용 도전층을 형성한 후, 상기 도전층 및 상기 상변화 물질막을 이방성식각하여 GST 합금막 패턴 및 상부전극을 형성하는 공정이 수행된다. 그러나, 상기 GST 합금막은 상기 이방성식각 중에 노출된 측면 부위에서 쉽게 식각 손상 (etch damage)을 받을 수 있다. 특히, 상기 상변화 기억소자의 고집적화에 따라 상기 GST 합금막 패턴의 크기가 감소되는 경우 상기 GST 합금막 패턴 중 실질적으로 상변화가 발생하는 부분이 식각 손상을 받게 되어 상기 상변화 기억소자의 동작 특성이 열화될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 작은 비아홀 내에 신뢰성 있는 비아 플러그를 형성할 수 있는 비아 구조체 형성방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 기억소자의 제조방법에 있어서, 작은 비아홀 내에 상변화 물질막으로 이루어진 비아 플러그를 신뢰성 있게 형성하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상변화 기억소자의 제조방법에 있어서, 상변화 물질막에 대한 이방성 식각공정을 생략하여 상기 상변화 기억소자의 동작특성이 열화되는 것을 방지하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 고집적 상변화 기억소자를 제조하는 데 있다.
본 발명의 일태양은 작은 비아 구조체 형성방법을 제공한다. 이 방법은 반도체 기판 상에 도전층을 형성하는 것을 구비한다. 상기 도전층을 덮는 몰딩 절연막을 형성한다. 상기 몰딩 절연막 내에 상기 도전층의 소정영역을 노출시키는 비아홀을 형성한다. 상기 몰딩 절연막 상에 그리고 상기 비아홀의 내측벽 및 기저면 상에 비아 충진막을 형성한다. 상기 비아홀의 상부 모서리 부분(top coner portion)에 형성된 상기 비아 충진막을 제거하여 적어도 상기 비아홀의 기저면 상에 잔존하는 비아 충진막 패턴을 형성한다. 상기 비아 충진막을 형성하는 공정 및 상기 비아 충진막 패턴을 형성하는 공정들을 적어도 1회 순차적으로 반복 수행하여 상기 비아홀 내에 비아 플러그를 형성한다.
일 실시예에 있어서, 상기 비아 충진막을 제거하는 것은 상기 비아 충진막에 상기 비아홀의 개방축과 소정각도를 이루도록 입사되는 이온 빔을 사용하는 이온 빔 식각공정에 의하여 수행될 수 있다.
이 경우에, 상기 이온 빔은 상기 비아홀의 기저면 상으로의 입사가 차단되는 범위의 입사각을 갖는 것이 바람직하다. 상기 이온빔의 입사각의 범위는 상기 비아홀의 종횡비가 커질 수록 커질 수 있다.
더나아가, 상기 이온 빔은 30도 내지 85도의 입사각을 갖을 수 있다.
몇몇 실시예에 있어서, 상기 비아홀의 상부 모서리 부분에 형성된 상기 비아 충진막을 제거하는 것은 상기 몰딩 절연막의 상부면이 노출되도록 수행될 수 있다.
이와는 달리, 상기 비아홀의 상부 모서리 부분에 형성된 상기 비아 충진막을 제거하는것은 상기 몰딩 절연막 상부면 상에 소정 두께의 상기 비아 충진막이 남도록 수행될 수 있다. 이 경우에, 상기 몰딩 절연막 상에 잔존하는 비아 충진막은 최종적으로 상기 비아 충진막 패턴을 형성하는 동안에 제거될 수 있다.
또 다른 실시예들에 있어서, 상기 비아 플러그를 형성한 후 상기 몰딩 절연막 상에 상기 비아 플러그와 접하는 상부 도전층을 형성할 수 있다.
본 발명의 다른 태양은 상변화 기억소자의 제조방법을 제공한다. 이 방법은 반도체 기판 상에 층간 절연막을 형성하는 것을 포함한다. 상기 층간 절연막 상에 하부전극을 형성한다. 상기 층간 절연막 상에 상기 하부 전극을 덮는 몰딩 절연막 을 형성한다. 상기 몰딩 절연막 내에 상기 하부 전극의 소정영역을 노출시키는 비아홀을 형성한다. 상기 몰딩 절연막 상에 그리고 상기 비아홀의 내측벽 및 기저면 상에 상변화 물질막을 형성한다. 상기 비아홀의 상부 모서리 부분(top coner portion)에 형성된 상기 상변화 물질막을 제거하여 적어도 상기 비아홀의 기저면 상에 잔존하는 상변화 물질막 패턴을 형성한다. 상기 상변화 물질막을 형성하는 공정 및 상기 상변화 물질막 패턴을 형성하는 공정들을 적어도 1회 순차적으로 반복 수행하여 상기 비아홀 내에 적어도 2층의 상기 상변화 물질막 패턴들로 이루어진 비아 플러그를 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일실시예에 의한 상변화 기억소자의 제조방법을 설명하기 위한 공정 순서도이다. 또한, 도 2 내지 도 8은 본 발명의 일실시예에 의한 상변화 기억소자의 제조방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 반도체기판(100) 상에 층간 절연막(102)을 형성한다.(도 1의 S1) 도면에 도시하지는 않았지만, 상기 반도체기판(100)의 활성영역 상에는 액세스 소자로써 제공되는 모스 트랜지스터가 형성될 수 있다. 상기 층간 절연막(102)은 실리콘 산화막으로 형성될 수 있다. 상기 층간 절연막(102)을 관통하는 하부 전극 콘택 플러그(104)가 형성된다. 상기 하부전극 콘택 플러그(104)는 공지의 다마신 공정을 사용하여 티타늄 나이트라이드(TiN) 또는 티타늄 알루미늄 나이트라이드(TiAlN)로 형성할 수 있다. 상기 하부전극 콘택 플러그(104)는 상기 모스 트랜지스터의 소스 영역에 전기적으로 연결될 수 있다. 다음으로, 상기 층간 절연막(102) 상에 상기 하부전극 콘택 플러그(104)를 덮는 하부 전극(106)을 형성한다.(S2) 상기 하부 전극(106)은 티타늄 나이트라이드막(TiN layer)과 같은 하부 전극용 도전막을 상기 층간절연막(102) 및 상기 하부전극 콘택 플러그(104) 상에 형성하고, 상기 하부전극용 도전막을 패터닝하여 형성할 수 있다.
도 1 및 도 3을 참조하면, 상기 층간절연막(102) 상에 상기 하부전극(106)을 덮는 몰딩 절연막(108)을 형성한다.(S3) 상기 몰딩 절연막(108)은 실리콘 산화막, 실리콘 산질화막 또는 실리콘 질화막으로 형성할 수 있다. 상기 몰딩 절연막(108) 내에 상기 하부전극(106)의 소정영역을 노출시키는 비아홀을 형성한다.(S4) 상기 몰딩 절연막(108) 내에 상기 비아홀을 형성하는 공정은 당업자에게 공지된 기술에 의하여 다양한 방법으로 수행될 수 있다. 예를 들어, 상기 비아홀은 통상의 포토리소그래피 및 식각 공정에 의하여 형성될 수 있다. 그러나, 상기 상변화 기억소자의 집적화에 따라 50nm이하의 직경을 갖는 작은 비아홀을 형성하기 위하여는 상기 포토리소그래피 공정의 한계를 보완할 수 있는 여러 방법들이 수행될 수 있다. 이러한, 방법들로는 포토레지스트 플로우 기술(flow resist flow technique) 또는 이하에서 예시적으로 설명될 스페이서 형성 기술(spacer formation technique)이 채택될 수 있다.
이하에서, 상기 스페이서 형성 기술을 사용하여 상기 몰딩 절연막(108) 내에 비아홀을 형성하는 방법을 설명하기로 한다.
도 1 및 도 3을 계속 참조하면, 상기 몰딩 절연막(108)을 패터닝하여 상기 하부전극(104)의 소정영역을 노출시키는 예비 비아홀(108′)을 형성한다. 상기 몰딩 절연막(108)은 포토리소그래피 및 이방성 식각 공정에 의하여 패터닝 될 수 있다. 상기 몰딩 절연막(108)의 상부면 그리고 상기 예비 비아홀(108′)의 내측벽 및 기저면을 콘포말하게 덮는 스페이서 절연막(110)을 형성한다. 상기 몰딩 절연막(108)이 실리콘 산화막인 경우에 상기 스페이서 절연막(110)은 실리콘 질화막으로 형성될 수 있다.
도 1 및 도 4를 참조하면, 상기 스페이서 절연막(110)을 전면 이방성 식각하여 상기 예비 비아홀(108′)의 내측벽을 덮는 스페이서(110′)를 형성한다. 그 결과, 상기 몰딩 절연막(108) 내에 상기 스페이서(110′)에 의하여 한정된 비아홀(112)이 최종적으로 형성된다. 상기 스페이서(110′)에 의하여 한정된 상기 비아홀(112)은 도 4에 도시된 바와 같이 양의 경사진 측벽 프로파일을 갖을 수 있다.
도 1 및 도 5를 참조하면, 상기 몰딩 절연막(108) 상에 그리고 상기 비아홀(112)의 내측벽 및 기저면 상에 상변화 물질막(114)을 형성한다.(S5) 상기 상변화 물질막(114)은 칼코게나이드막 (chalcogenide layer)으로 형성할 수 있다, 예를 들면 상기 상변화 물질막(114)은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)의 합금막(alloy layer), 즉 TexSbyGe(100-(x+y)) 합금막(GST 합금막)으로 형성할 수 있다. 여기서, 상기 "x"는 20 내지 80일 수 있고, 상기 "y"는 5 내지 50일 수 있다. 다시 말해서, 상기 GST 합금막은 20 atomic% 내지 80 atomic%의 농도를 갖는 텔루리움(Te), 5 atomic% 내지 50 atomic%의 농도를 갖는 스티비움(Sb), 및 0 atomic%보다 크고 75 atomic%와 같거나 작은 농도를 갖는 게르마늄(Ge)을 함유할 수 있다. 더 나아가서, 상기 상변화 물질막(114)은 질소 및 실리콘중 적어도 하나로 도우핑된 GST 합금막으로 형성할 수 있다.
상기 상변화 물질막(114)은 스퍼터링법에 의하여 증착될 수 있다. 이 경우에, 상기 스퍼터링법이 갖는 불량한 스텝커버리지는 상기 상변화 물질막(114)이 콘포말하게 증착되는 것을 어렵게 한다. 그 결과, 도 5에 도시된 바와 같이 상기 비아홀(112)의 상부 모서리 부분(C)에 오버행이 형성될 수 있다. 그 결과, 종래와 같이 단일 증착공정에 의하여 상기 비아홀(112) 내에 상기 상변화 물질막(114)을 증착하는 경우에 보이드와 같은 결함이 발생할 수 있다.
도 1 및 도 6을 참조하면, 상기 비아홀(112)의 상부 모서리 부분(C)에 형성된 상기 상변화 물질막(114)을 제거하여 적어도 상기 비아홀(112)의 기저면 상에 잔존하는 상변화 물질막 패턴(114′)을 형성한다.(S6) 상기 상변화 물질막(114)을 제거하는 것은 이온 빔 식각(ion beam etch;IBE)공정(S6)에 의하여 수행될 수 있다. 상기 이온 빔 식각 공정(S6)은 플라즈마 방식의 전면 이방성 식각과 달리 반 도체기판 상으로 입사되는 이온빔, 더욱 구체적으로는 상기 이온빔 내에 포함되어 있는 스퍼터 이온들의 입사각을 조절할 수 있다. 본 발명의 실시예들에 의하면, 상기 이온빔(116)은 상기 비아홀(112)의 개방축(X)과 소정각도를 이루도록 상기 상변화 물질막(114) 상으로 입사된다. 즉, 상기 이온빔(116)은 상기 비아홀(112)의 기저면 상으로의 입사가 차단되는 범위의 입사각(θ)을 갖는다. 상기 비아홀(112)의 개방축(X)은 상기 비아홀(112)의 개방 방향에 따른 축이며, 상기 이온빔(116)이 갖는 입사각(θ)의 기준축이 된다. 도 6에 도시된 바와 같이 상기 이온빔(116)이 소정의 입사각(θ)을 갖는 경우에 상기 비아홀(112)의 기저면 상으로 입사되는 이온빔(116)은 상기 몰딩 절연막(108)에 의하여 차단되며 상기 비아홀(112)의 상부 모서리 부분(C)의 상변화 물질막(114)은 식각된다. 그 결과, 상기 비아홀(112) 내에 상변화 물질막 패턴(114′)이 형성된다. 이 경우에, 상기 몰딩 절연막(108)의 상부면 상에 형성된 상기 상변화 물질막은 상기 상기 비아홀(112)의 상부 모서리 부분(C)의 상변화 물질막이 식각되는 동안 함께 식각되어 상기 몰딩 절연막(108)의 상부면이 노출될 수 있다. 이와는 달리, 상기 이온빔 식각 공정(S6)은 상기 몰딩 절연막(108) 상부면 상의 상기 상변화 물질막이 소정두께 남도록 수행될 수 있다.
상기 이온빔(116)이 갖는 입사각(θ)은 상기 비아홀(112)의 기저면으로의 입사가 차단되는 각도를 최소각도로 갖는 일정범위를 갖을 수 있다. 그러나, 상기 입사각(θ)이 과도하게 큰 경우에는 상기 상변화물질막(114)의 식각률이 감소될 수 있으므로, 상기 입사각(θ)의 최대각도는 상기 식각률을 고려하여 결정될 수 있다. 또한, 상기 입사각(θ)의 범위는 상기 비아홀(112)의 종횡비에 의하여도 달라질 수 있다. 즉, 상기 비아홀(112)의 종횡비가 커지는 경우에 상기 입사각(θ)이 갖는 최소각도가 작아질 수 있으며, 그결과, 상기 입사각(θ)의 범위는 증가될 수 있다. 바람직하게는 상기 이온빔(116)은 30도 내지 85도의 입사각을 갖을 수 있다.
도 1 및 도 7을 참조하면, 도 5에서 설명된 상변화 물질막의 증착공정(S5) 및 도 6에서 설명된 이온빔 식각공정(S6)을 순차적으로 반복 수행한다.(S7) 그 결과, 상기 비아홀(112) 내에 적어도 2층의 상기 상변화 물질막 패턴들(114′)로 이루어진 비아플러그(118)가 형성된다. 상기 공정들(S5, S6)의 반복 횟수는 상기 상변화 물질막의 추가증착의 필요성 즉, 상기 비아홀 내에 형성될 비아 플러그(118)의 두께를 고려하여 결정될 수 있다. 이 경우에, 상기 공정들(S5, S6)이 반복됨에 따라, 상기 비아홀(112)의 기저면 상에는 상기 상변화 물질막 패턴들(114′)이 적층된다. 그 결과, 상기 비아홀(112)의 종횡비가 작아지게 되어 상기 상변화 물질막(114) 증착공정(S5)시 상기 상변화 물질막(114)은 종횡비가 작아진 상기 비아홀(112)을 더욱 용이하게 채울수 있게 된다. 또한, 상기 공정들(S5, S6)이 반복되고 상기 비아홀(112)의 종횡비가 감소됨에 따라 상기 이온빔 식각공정시 이온빔(116)의 입사각(θ)의 최소각도는 커질 수 있다.
상술한 바와 같이 상기 이온빔 식각공정(S6)이 상기 몰딩 절연막(108) 상부면 상의 상기 상변화 물질막은 소정두께 남도록 수행되는 경우에, 상기 공정들(S5, S6)을 반복함으로써 상기 몰딩 절연막(108) 상부면 상에 잔존하게 되는 상기 상변화 물질막은 최종적으로 수행되는 이온빔 식각공정 동안에 제거된다. 이렇게 함으로써, 상기 이온빔 식각 공정(S6) 시 상기 몰딩 절연막(108)을 구성하는 절연물질 이 상기 상변화 물질막 패턴들(114′)의 상부면에 리스퍼터링(resputtering)되는 것을 방지할 수 있다.
본 발명에 의하면, 상변화 물질막의 증착 공정(S5) 및 이온빔 식각공정(S6)을 반복하여 비아 플러그를 형성한다. 그 결과, 상기 비아홀(112)이 50nm이하의 작은 직경을 갖는 경우에도 보이드와 같은 결함이 없는 비아 플러그를 신뢰성 있게 형성할 수 있다. 또한, CMP 공정을 수행하지 않고도 상기 비아홀(112) 내에 상기 상변화 물질막 패턴들(114′)로 이루어진 상기 비아플러그(118)를 형성할 수 있게 됨으로써, 종래와 같이 상기 CMP공정 중에 상변화 물질막이 손실되는 것을 방지 할 수 있게 된다.
한편, 상기 상변화 물질막의 증착공정(S5) 및 상기 이온빔 식각공정(S6)은 도 9에 도시된 바와 같이 스퍼터링 챔버들(5a, 5b) 및 이온빔 식각 챔버들(3a,3b)이 트랜스퍼 챔버(1)에 클러스터 형태로 연결된 다챔버 장치 내에서 수행될 수 있다. 참조 번호 7a 및 7b는 로드락들을 나타낸다.
도 10은 도 9의 이온빔 식각 챔버를 예시적으로 간략히 도시한 단면도이다.
도 10을 참조하면, 이온빔 식각 챔버(3a,3b)내의 서셉터(10) 상에 반도체 웨이퍼(W)가 고정된다. 상기 반도체 웨이퍼(W) 상에는 도 5에서 설명된 바와 같이 상변화 물질막(도 5의 114)이 증착되어 있다. 이온빔 식각은 상기 이온빔 식각 챔버(3a,3b)의 상부에 배치된 이온건(20)으로 부터 방출되는 고에너지의 이온빔(116)에 의하여 수행된다. 상기 이온빔(116)은 아르곤 이온과 같은 스퍼터 이온들을 포함한다. 이 경우에, 도 10에 도시된 바와 같이, 상기 이온빔 식각이 진행되는 동 안 상기 서셉터(10)는 회전한다. 그 결과, 상기 비아홀(112)의 상부 모서리 부분(C)에 형성된 오버행이 균일하고 효과적으로 제거될 수 있다.
도 1 및 도 8을 참조하면, 상기 상변화 물질막 패턴들(114′)로 이루어진 상기 비아 플러그(118)을 형성한 후에, 상기 몰딩 절연막(108) 상에 상기 비아 플러그(118)와 접촉하는 상부전극(120)을 형성한다.(S8) 상기 상부전극(120)은 상기 비아 플러그(118)를 갖는 반도체기판 상에 티타늄 나이트라이드막(TiN layer)과 같은 상부전극용 도전막을 형성하고, 상기 상부전극용 도전막을 패터닝하여 형성할 수 있다. 상기 상부전극용 도전막은 이방성식각 공정에 의하여 패터닝 될 수 있다. 본 발명에 의하면, 상기 상변화 물질막 패턴들(114′)로 이루어진 상기 비아 플러그(118)이 상기 비아홀(112) 내에 신뢰성 있게 형성된다. 따라서, 종래와 달리 상기 상변화 물질막 패턴들(114′)은 이방성식각을 경험하지 않게 된다. 따라서, 이방성 식각에 의한 식각손상에 의하여 상기 상변화 기억소자의 동작특성이 열화되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 작은 비아홀 내에 신뢰성 있는 비아 플러그를 형성할 수 있다. 본 발명의 일실시예에 의하면, 작은 비아홀 내에 상변화 물질막으로 이루어진 비아 플러그를 신뢰성 있게 형성하여 고집적 상변화 기억소자를 제조할 수 있다.

Claims (20)

  1. a) 반도체 기판 상에 도전층을 형성하고,
    b) 상기 도전층을 덮는 몰딩 절연막을 형성하고,
    c) 상기 몰딩 절연막 내에 상기 도전층의 소정영역을 노출시키는 비아홀을 형성하고,
    d) 상기 몰딩 절연막 상에 그리고 상기 비아홀의 내측벽 및 기저면 상에 비아 충진막을 형성하고,
    e) 상기 비아홀의 상부 모서리 부분(top coner portion)에 형성된 상기 비아 충진막을 제거하여 적어도 상기 비아홀의 기저면 상에 잔존하는 비아 충진막 패턴을 형성하고,
    상기 d) 및 e)의 공정들을 적어도 1회 순차적으로 반복 수행하여 상기 비아홀 내에 비아 플러그를 형성하는 것을 포함하는 비아 구조체 형성방법.
  2. 제 1 항에 있어서,
    상기 비아 충진막을 제거하는 것은 상기 비아 충진막에 상기 비아홀의 개방축과 소정각도를 이루도록 입사되는 이온 빔을 사용하는 이온 빔 식각공정에 의하여 수행되는 것을 특징으로 하는 비아 구조체 형성방법.
  3. 제 2 항에 있어서,
    상기 이온 빔은 상기 비아홀의 기저면 상으로의 입사가 차단되는 범위의 입사각을 갖는 것을 특징으로 하는 비아 구조체 형성방법.
  4. 제 3 항에 있어서,
    상기 이온빔의 입사각의 범위는 상기 비아홀의 종횡비가 커질 수록 커지는 것을 특징으로 하는 비아 구조체 형성방법.
  5. 제 3 항에 있어서,
    상기 이온 빔은 30도 내지 85도의 입사각을 갖는 것을 특징으로 하는 비아 구조체 형성방법.
  6. 제 1 항에 있어서,
    상기 비아홀의 상부 모서리 부분에 형성된 상기 비아 충진막을 제거하는 것은 상기 몰딩 절연막의 상부면이 노출되도록 수행되는 것을 특징으로 하는 비아 구조체 형성방법.
  7. 제 1 항에 있어서,
    상기 비아홀의 상부 모서리 부분에 형성된 상기 비아 충진막을 제거하는것은 상기 몰딩 절연막 상부면 상에 소정 두께의 상기 비아 충진막이 남도록 수행되는 것을 특징으로 하는 비아 구조체 형성방법.
  8. 제 7 항에 있어서,
    상기 몰딩 절연막 상에 잔존하는 비아 충진막은 최종적으로 수행되는 상기 e)공정 중에 제거되는 것을 특징으로 하는 비아 구조체 형성방법.
  9. 제 1 항에 있어서,
    상기 비아 충진막은 상변화 물질막인 것을 특징으로 하는 비아 구조체 형성방법.
  10. 제 1 항에 있어서,
    상기 비아 플러그를 형성한 후 상기 몰딩 절연막 상에 상기 비아 플러그와 접하는 상부 도전층을 형성하는 것을 더 포함하는 비아 구조체 형성방법.
  11. a) 반도체 기판 상에 층간 절연막을 형성하고,
    b) 상기 층간 절연막 상에 하부전극을 형성하고,
    c) 상기 층간 절연막 상에 상기 하부 전극을 덮는 몰딩 절연막을 형성하고,
    d) 상기 몰딩 절연막 내에 상기 하부 전극의 소정영역을 노출시키는 비아홀을 형성하고,
    e) 상기 몰딩 절연막 상에 그리고 상기 비아홀의 내측벽 및 기저면 상에 상변화 물질막을 형성하고,
    f) 상기 비아홀의 상부 모서리 부분(top coner portion)에 형성된 상기 상변화 물질막을 제거하여 적어도 상기 비아홀의 기저면 상에 잔존하는 상변화 물질막 패턴을 형성하고,
    상기 e) 및 f)의 공정들을 적어도 1회 순차적으로 반복 수행하여 상기 비아홀 내에 적어도 2층의 상기 상변화 물질막 패턴들로 이루어진 비아 플러그를 형성하는 것을 포함하는 상변화 기억소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 상변화 물질막을 제거하는 것은 상기 상변화 물질막에 상기 비아홀의 개방축과 소정각도를 이루도록 입사되는 이온 빔을 사용하는 이온 빔 식각공정에 의하여 수행되는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 이온 빔은 상기 비아홀의 기저면 상으로의 입사가 차단되는 범위의 입사각을 갖는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 이온빔의 입사각의 범위는 상기 비아홀의 종횡비가 커질 수록 커지는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  15. 제 13 항에 있어서,
    상기 이온 빔은 30도 내지 85도의 입사각을 갖는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  16. 제 11 항에 있어서,
    상기 비아홀의 상부 모서리 부분에 형성된 상기 상변화 물질막을 제거하는 것은 상기 몰딩 절연막의 상부면이 노출되도록 수행되는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  17. 제 11 항에 있어서,
    상기 비아홀의 상부 모서리 부분에 형성된 상기 상변화 물질막을 제거하는것은 상기 몰딩 절연막 상부면 상에 소정 두께의 상기 상변화 물질막이 남도록 수행되는 것을 특징으로 하는 상변화 기억소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 몰딩 절연막 상에 잔존하는 상기 상변화 물질막은 최종적으로 수행되는 상기 f)공정 중에 제거되는 것을 특징으로 하는 비아 구조체 형성방법.
  19. 제 11 항에 있어서,
    상기 상변화 물질막은 GST 합금막인 것을 특징으로 하는 상변화 기억소자의 제조방법.
  20. 제 11 항에 있어서,
    상기 비아 플러그를 형성한 후 상기 몰딩 절연막 상에 상기 비아 플러그와 접하는 상부 전극을 형성하는 것을 더 포함하는 상변화 기억소자의 제조방법.
KR1020040066074A 2004-08-20 2004-08-20 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 KR100653701B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040066074A KR100653701B1 (ko) 2004-08-20 2004-08-20 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
US11/201,421 US7473597B2 (en) 2004-08-20 2005-08-11 Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
CNB200510092748XA CN100359666C (zh) 2004-08-20 2005-08-19 形成通路结构的方法以及制造具有了该结构的相变存储器件的方法
TW094128465A TWI273676B (en) 2004-08-20 2005-08-19 Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
JP2005240283A JP5058466B2 (ja) 2004-08-20 2005-08-22 ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040066074A KR100653701B1 (ko) 2004-08-20 2004-08-20 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060017409A KR20060017409A (ko) 2006-02-23
KR100653701B1 true KR100653701B1 (ko) 2006-12-04

Family

ID=36080764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066074A KR100653701B1 (ko) 2004-08-20 2004-08-20 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법

Country Status (5)

Country Link
US (1) US7473597B2 (ko)
JP (1) JP5058466B2 (ko)
KR (1) KR100653701B1 (ko)
CN (1) CN100359666C (ko)
TW (1) TWI273676B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803654B2 (en) 2007-04-25 2010-09-28 Samsung Electronics Co., Ltd. Variable resistance non-volatile memory cells and methods of fabricating same
KR101024741B1 (ko) * 2007-10-31 2011-03-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8133757B2 (en) 2008-12-04 2012-03-13 Samsung Electronics Co., Ltd. Method of manufacturing a phase changeable memory unit having an enhanced structure to reduce a reset current
KR101480292B1 (ko) * 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
KR101535649B1 (ko) * 2009-01-06 2015-07-09 삼성전자주식회사 가변저항 기억 소자 및 그 제조방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100652378B1 (ko) * 2004-09-08 2006-12-01 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
KR100780865B1 (ko) * 2006-07-19 2007-11-30 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
KR100791477B1 (ko) * 2006-08-08 2008-01-03 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
WO2008090963A1 (ja) * 2007-01-25 2008-07-31 Ulvac, Inc. カルコゲナイド膜の形成方法及び記録素子の製造方法
US7695994B2 (en) * 2007-04-24 2010-04-13 Micron Technology, Inc. Material sidewall deposition method
KR100883412B1 (ko) * 2007-05-09 2009-02-11 삼성전자주식회사 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
JP2008288292A (ja) * 2007-05-16 2008-11-27 Renesas Technology Corp 半導体記憶装置及びその製造方法
US20080314738A1 (en) 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
US7863593B2 (en) * 2007-07-20 2011-01-04 Qimonda Ag Integrated circuit including force-filled resistivity changing material
SG183081A1 (en) * 2007-07-26 2012-08-30 Cabot Microelectronics Corp Compositions and methods for chemical-mechanical polishing of phase change materials
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US20090146131A1 (en) * 2007-12-05 2009-06-11 Thomas Happ Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20090050873A1 (en) * 2008-01-16 2009-02-26 Qimonda Ag System Including Memory with Resistivity Changing Material and Method of Making the Same
US8003971B2 (en) * 2008-03-19 2011-08-23 Qimonda Ag Integrated circuit including memory element doped with dielectric material
WO2009152108A2 (en) * 2008-06-10 2009-12-17 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
KR20100075273A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 상변화막 형성방법 및 이를 이용한 상변화 기억 소자의 제조방법
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
CN101840994B (zh) * 2009-03-16 2016-01-06 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法
KR20160084491A (ko) 2009-05-22 2016-07-13 엔테그리스, 아이엔씨. 저온 ｇｓｔ 방법
US7955981B2 (en) * 2009-06-30 2011-06-07 Sandisk 3D Llc Method of making a two-terminal non-volatile memory pillar device with rounded corner
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
US8936703B2 (en) * 2009-08-31 2015-01-20 Semicat, Inc. Methods to fabricate non-metal films on semiconductor substrates using physical vapor deposition
US8956516B2 (en) * 2009-08-31 2015-02-17 Semicat, Inc. System and apparatus to facilitate physical vapor deposition to modify non-metal films on semiconductor substrates
KR101747095B1 (ko) 2010-06-07 2017-06-15 삼성전자 주식회사 반도체 장치의 제조 방법
KR101094987B1 (ko) * 2010-07-06 2011-12-20 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
CN102376879B (zh) * 2010-08-10 2013-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法
US8574954B2 (en) * 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
US8497212B2 (en) * 2011-02-28 2013-07-30 Globalfoundries Inc. Filling narrow openings using ion beam etch
US20130001499A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US9847480B2 (en) * 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
CN103618045B (zh) * 2013-09-12 2016-08-17 上海新安纳电子科技有限公司 一种低功耗相变存储器结构的制备方法
US9530674B2 (en) * 2013-10-02 2016-12-27 Applied Materials, Inc. Method and system for three-dimensional (3D) structure fill
TW201522703A (zh) * 2013-11-21 2015-06-16 Applied Materials Inc 用於膜沉積的方法與設備
CN104167355A (zh) * 2014-08-27 2014-11-26 上海华力微电子有限公司 金属栅工艺中金属的填充方法及其设备
CN108257874B (zh) * 2016-12-29 2021-07-13 联华电子股份有限公司 半导体元件及其制作方法
JP2019161106A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置の製造方法
JP2020167210A (ja) * 2019-03-28 2020-10-08 キオクシア株式会社 記憶装置および記憶装置の製造方法
US11489113B2 (en) * 2020-04-17 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, memory cell and method of forming the same
US11749564B2 (en) * 2020-09-22 2023-09-05 Applied Materials, Inc. Techniques for void-free material depositions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
KR19990003867A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 비아홀 형성 방법
KR20030086820A (ko) * 2002-05-07 2003-11-12 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US6674115B2 (en) 2001-08-31 2004-01-06 Intel Corporation Multiple layer phrase-change memory
US6774388B2 (en) 2001-06-30 2004-08-10 Ovonyx, Inc. Modified contact for programmable devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
JPH02445A (ja) * 1987-12-25 1990-01-05 Shikishima Boseki Kk ヒトプロラクチン生産用組み換えｄｎａ、菌株及びヒトプロラクチンを生産する方法
JPH04142064A (ja) * 1990-10-02 1992-05-15 Sony Corp 液相メタルｃｖｄ法
JPH07106282A (ja) * 1993-09-30 1995-04-21 Sony Corp 半導体装置製造方法
JPH08153689A (ja) * 1994-11-28 1996-06-11 Mitsubishi Electric Corp 半導体装置の製造方法
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
JPH09153470A (ja) * 1995-12-01 1997-06-10 Hitachi Ltd 半導体装置の成膜方法
US5893758A (en) * 1996-06-26 1999-04-13 Micron Technology, Inc. Etching method for reducing cusping at openings
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
US6238582B1 (en) * 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6794238B2 (en) * 2001-11-07 2004-09-21 Micron Technology, Inc. Process for forming metallized contacts to periphery transistors
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
WO2004008535A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法
US7294527B2 (en) * 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6713365B2 (en) 2002-09-04 2004-03-30 Macronix International Co., Ltd. Methods for filling shallow trench isolations having high aspect ratios

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
KR19990003867A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 비아홀 형성 방법
US6774388B2 (en) 2001-06-30 2004-08-10 Ovonyx, Inc. Modified contact for programmable devices
US6674115B2 (en) 2001-08-31 2004-01-06 Intel Corporation Multiple layer phrase-change memory
KR20030086820A (ko) * 2002-05-07 2003-11-12 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019990003867 *
1020030086820 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803654B2 (en) 2007-04-25 2010-09-28 Samsung Electronics Co., Ltd. Variable resistance non-volatile memory cells and methods of fabricating same
KR101024741B1 (ko) * 2007-10-31 2011-03-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR101480292B1 (ko) * 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
US8133757B2 (en) 2008-12-04 2012-03-13 Samsung Electronics Co., Ltd. Method of manufacturing a phase changeable memory unit having an enhanced structure to reduce a reset current
KR101535649B1 (ko) * 2009-01-06 2015-07-09 삼성전자주식회사 가변저항 기억 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20060040485A1 (en) 2006-02-23
US7473597B2 (en) 2009-01-06
CN100359666C (zh) 2008-01-02
TW200625543A (en) 2006-07-16
JP5058466B2 (ja) 2012-10-24
TWI273676B (en) 2007-02-11
JP2006060235A (ja) 2006-03-02
CN1738022A (zh) 2006-02-22
KR20060017409A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100653701B1 (ko) 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
CN110914907B (zh) 三维相变存储器件
CN110914994B (zh) 用于形成三维相变存储器件的方法
KR100669851B1 (ko) 상변화 메모리 장치의 제조 방법
TWI575789B (zh) 電阻式隨機存取記憶胞及其製造方法
US7067837B2 (en) Phase-change memory devices
US7329579B2 (en) Phase changeable memory cells and methods of fabricating the same
US6995388B2 (en) Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode
US7608503B2 (en) Side wall active pin memory and manufacturing method
US7364935B2 (en) Common word line edge contact phase-change memory
US20070164266A1 (en) Semiconductor device and method of manufacturing the same
US7390714B2 (en) Method of manufacturing semiconductor device having tungsten gates electrode
US20210057489A1 (en) Memory cell manufacturing method
US11476417B2 (en) Phase change memory and method of fabricating the same
CN209785974U (zh) 相变化记忆体
US9525130B2 (en) Phase change memory and method of fabricating same
KR100895819B1 (ko) 상변화 기억 소자의 제조방법
KR20100059328A (ko) 상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 14