KR100708364B1 - 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판 - Google Patents

반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판 Download PDF

Info

Publication number
KR100708364B1
KR100708364B1 KR1020050026003A KR20050026003A KR100708364B1 KR 100708364 B1 KR100708364 B1 KR 100708364B1 KR 1020050026003 A KR1020050026003 A KR 1020050026003A KR 20050026003 A KR20050026003 A KR 20050026003A KR 100708364 B1 KR100708364 B1 KR 100708364B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
wiring pattern
connection
pattern
terminal
Prior art date
Application number
KR1020050026003A
Other languages
English (en)
Other versions
KR20060044927A (ko
Inventor
도시하루 세꼬
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060044927A publication Critical patent/KR20060044927A/ko
Application granted granted Critical
Publication of KR100708364B1 publication Critical patent/KR100708364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치는, 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 통해서 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속되어 있다. 상기 반도체 장치는, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지에 의해 피복되어 있다.
반도체 소자, 마크 패턴, 절연성 수지, 배선 기판, 접속용 단자

Description

반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, SEMICONDUCTOR MODULE DEVICE USING THE SEMICONDUCTOR DEVICE, AND WIRING SUBSTRATE USED FOR THE SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시의 일 형태에 관한 반도체 장치의 개략 구성을 나타내는 평면도.
도 2는 도 1에 도시하는 반도체 장치를 실장하여 이루어지는 액정 모듈의 개략 구성을 나타내는 평면도.
도 3은 본 발명의 실시의 일 형태에 관한 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 나타내는 평면도.
도 4는 본 발명의 실시의 일 형태에 관한 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 5a 내지 도 5d는 도 4에 도시하는 반도체 장치의 제조 공정을 나타내는 주요부 단면도.
도 6은 본 발명의 실시의 일 형태에 관한 다른 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 7은 본 발명의 실시의 일 형태에 관한 또 다른 반도체 장치의 개략 구성 을 나타내는 주요부 단면도.
도 8은 본 발명의 실시의 일 형태에 관한 또 다른 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 9는 본 발명의 실시의 일 형태에 관한 또 다른 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 10은 본 발명의 실시의 일 형태에 관한 또 다른 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 11은 본 발명의 실시의 일 형태에 관한 또 다른 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 12는 본 발명의 실시의 다른 형태에 관한 반도체 장치의 개략 구성을 나타내는 주요부 단면도.
도 13은 솔더 레지스트의 개구부의 외측에 얼라인먼트용 마크가 배치된 반도체 장치의 개략 구성을 나타내는 평면도.
도 14는 도 13에 도시하는 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 나타내는 평면도.
도 15a 내지 도 15e는 특허문헌1에 있어서 얼라인먼트용 마크를 이용했다고 가정했을 때에, 상기 반도체 소자를 배선 기판상에 실장하는 각 공정을 나타내는 주요부 단면도.
도 16a 내지 도 16e는 특허문헌2에 있어서 얼라인먼트용 마크를 이용했다고 가정했을 때에, 상기 반도체 소자를 배선 기판상에 실장하는 각 공정을 나타내는 주요부 단면도.
도 17은 비교용의 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 나타내는 평면도.
도 18a 내지 도 18d는 도 17에 도시하는 반도체 장치의 제조 공정을 나타내는 주요부 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 얼라인먼트용 마크
2 : 배선 패턴
3 : 솔더 레지스트
4 : 개구부
7 : 출력 단자
8 : 입력 단자
12 : 반도체 소자
16 : 배선 기판
20 : 반도체 장치
31 : 액정 패널
41 : 프린트 기판
100 : 액정 모듈
본 발명은, 플렉시블 배선 기판상에 COF(Chip On Film) 방식으로 반도체 소자가 접합·탑재되어 이루어지는 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판에 관한 것이다.
절연성 기판인 플렉시블 배선 기판상에 반도체 소자가 접합·탑재된 반도체 장치로서는, 상기 플렉시블 배선 기판의 기재에 절연 테이프를 사용하고, 해당 절연 테이프상에, 반도체 소자가, TCP(Tape Carrier Package) 방식을 이용하여 실장(탑재)되어 이루어지는 TCP형의 반도체 장치(이하, 단순히 TCP라고 기재함) 및 COF(Chip On Film) 방식을 이용하여 실장(탑재)되어 이루어지는 COF형의 반도체 장치(이하, 단순히 COF라고 기재함)가 널리 알려져 있다.
상기 TCP가 COF와 상이한 점은, TCP에서는, 상기 절연 테이프에 있어서의 상기 반도체 소자 탑재부에, 미리, 디바이스 홀이라고 칭하여지는 개구부(관통구)가 설치되고, 해당 개구부내에 배선 패턴이 외팔보 형상으로 돌출한 상태로, 해당 배선 패턴의 선단 부분과 반도체 소자가 접합되는 것에 대하여, COF는, 반도체 소자를 탑재하기 위한 반도체 소자 탑재용의 개구부(디바이스 홀)를 갖고 있지 않고, 반도체 소자가 상기 절연 테이프의 표면상에 접합·탑재되어 있는 점에 있다.
COF는, 그 사용 목적으로부터, 상기 절연 테이프에, 자유롭게 절곡 가능한 박막의 절연 테이프가 사용되고, 해당 절연 테이프의 표면상에 배치된 배선 패턴의 각 배선은, 반도체 소자의 대응하는 단자와 전기적으로 접속되고, 외부 접속용 커 넥터부에는, 액정 패널이나 프린트 기판 등의 외부의 전자 기기가 접속된다. 또한, 상기 배선 패턴에 있어서의 상기 반도체 소자와의 접속 영역 및 외부 접속용 커넥터부 이외의 패턴 노출부에는, 솔더 레지스트가 도포되어, 절연 상태가 확보되어 있다.
현재, COF에의 요구의 하나로서, 다핀화에의 대응이 있고, 다른 요구인 소형·박형화도 동시에 만족하기 위해서는, 배선 패턴의 외부 접속용 커넥터부 및 반도체 소자와의 접속부의 파인 피치화, 테이프 캐리어(절연 테이프)나 배선 패턴 등의 박막화가 필요로 된다. 또한, 상기 배선 패턴에 있어서의 반도체 소자와의 접속부인 내측 리드의 피치를 작게 하기 위해서는, 내측 리드의 폭을 작고, 두께도 얇게 할 필요가 있다.
다핀, 협피치, 에지 터치 등에 유효한 COF의 제조 방법으로서, MBB(Micro Bump Bonding)라고 칭하여지는 접속·밀봉 방법이나, 최근 주목받고 있는 NCP(Non Conductive Paste) 또는 ACP(Anisotropic Conductive Paste)라고 칭하여지는 접속·밀봉 방법(이하, NCP 등으로 기재함)이 있다(예를 들면, 일본국 공개 공보인 특개소60-262430호 공보(공개일: 1985년 12월 25일 공개, 대응 일본국 공고 공보: 특공평2-7180호 공보, 공고일: 1990년 2월 15일, 이하에 “특허문헌1”이라고 기재함), 일본국 공개 공보인 특개소63-151033호 공보(공개일: 1988년 6월 23일 대응 일본국 공고 공보: 특공평7-77227호 공보, 공고일: 1995년 8월 16일, 이하에 “특허문헌2”라고 기입함) 참조).
이들 NCP 등의 접속·밀봉 방법은 모두, 상기 절연 테이프의 표면에, 광 경 화성 수지 또는 열 경화성 수지를 절연성 수지로서 도포함으로써 상기 반도체 소자와 플렉시블 배선 기판 사이에 절연성 수지를 개재시키고, 그 후, 상기 반도체 소자의 돌기 전극(접속용 단자)과 플렉시블 배선 기판의 배선 패턴(접속용 단자)을 접속함과 더불어 수지 밀봉하는 방법이다.
예를 들면, MBB를 이용한 예로서, 상기 특허문헌1에서는, 반도체 소자상의 돌기 전극에 대응하는, 배선 기판의 배선 패턴상에, 광 경화성 또는 열 경화성의 수지를 도포하여, 상기 돌기 전극과 배선 패턴을 위치 정렬하고, 가압하여 상기 돌기 전극과 배선 패턴 사이의 수지를 확대하여, 상기 돌기 전극과 배선 패턴과의 압접만으로 전기적 접속을 얻음과 더불어 상기 반도체 소자의 주연부까지 상기의 수지를 비어져나오게 하고, 그 후, 이 상태로 상기의 수지를 광 또는 열에 의해 경화시켜, 상기 반도체 소자와 배선 기판을 고정하고 있다.
또한, 특허문헌2에서는, MBB에 의해, 반도체 소자상의 돌기 전극에 대응하는, 배선 기판의 배선 패턴상에, 열 경화성 수지를 도포하여, 상기 돌기 전극과 배선 패턴이 일치하고 또한 접촉하도록, 펄스 가열 툴을 이용하여 상기 반도체 소자를 가압하여 상기 배선 패턴상의 열 경화성 수지를 주위로 밀어낸 후, 상기 반도체 소자를 가압한 상태로, 상기 펄스 가열 툴에 전류를 통전하여 상기 열 경화성 수지를 가열 경화시켜 상기 반도체 소자를 배선 기판에 고착함과 더불어, 상기 돌기 전극과 배선 패턴을 전기적으로 접속하고 있다.
그러나, 상기 특허문헌1, 2는 모두, 상기 절연성 수지의 도포 방법 및 상기 돌기 전극과 배선 패턴과의 위치 정렬의 방법에 대하여, 특별히 개시되어 있지 않 다.
그러나, 상기 NCP 등의 접속·밀봉 방법에서는 모두, 절연 테이프의 배선 패턴상에 절연성 수지를 도포한 후, 반도체 소자의 돌기 전극과 절연 테이프의 배선 패턴을 위치 정렬하여 압접하고 있기 때문에, 양자의 위치 어긋남을 방지하고, 배선 패턴의 노출을 방지하기 위해서는, 양자를 접속할 때에 위치 정렬을 행하기 위한 얼라인먼트용의 마크 패턴(이하, 얼라인먼트용 마크라고 기재함)을 배치할 필요가 있다.
또한, Au(금)-Sn(주석) 공정 접합과 같이, 돌기 전극과 배선 패턴과의 접속후에 반도체 소자와 배선 기판 사이에 언더필이라고 칭하여지는 절연성 수지를 유입시키는 등의 종래 기술에 있어서는, 수지 영역의 제어가 어려워, 얼라인먼트 마크가 솔더 레지스트의 개구부의 내측에 있는 경우에는, 어중간하게 얼라인먼트용 마크가 노출되어, 배선 패턴의 노출과 분간할 수 없기 때문에, 얼라인먼트용 마크를 설치하는 경우, 해당 얼라인먼트용 마크는, 솔더 레지스트의 개구부의 외측에 설치된다.
따라서, 상기 NCP 등의 접속·밀봉 방법에 있어서도, 상기 배선 패턴의 노출을 방지하기 위해서는, 절연성 수지의 도포 영역의 외측, 즉 솔더 레지스트의 개구부의 외측에, 돌기 전극과 배선 패턴을 접속할 때에 위치 정렬을 행하는 얼라인먼트용 마크를 배치해야 한다.
실제, 얼라인먼트용 마크가 절연성 수지에 의해 부분적으로 피복되어 있으면, 상기 얼라인먼트용 마크의 검출을 행할 수 없기 때문에, 상기 얼라인먼트용 마 크는, 상기 솔더 레지스트의 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 설치된다.
따라서, 이하에, 도 13, 도 14, 도 15 및 도 16a 내지 도 16e를 참조하여, 상기 NCP 등의 접속·밀봉 방법을 이용한 COF의 제조 방법, 즉 상기 반도체 소자의 배선 기판에의 실장 방법에 대하여 설명한다.
도 13은 솔더 레지스트의 개구부의 외측에 얼라인먼트용 마크가 배치된 반도체 장치의 개략 구성을 도시하는 평면도이고, 도 14는 도 13에 도시한 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 도시하는 평면도이다. 또한, 도 14에서는, 설명의 편의상, 반도체 소자를, 이점 쇄선으로 나타냄과 더불어, 절연성 수지의 배치 영역(피복 영역)을, 상기 이점 쇄선을 둘러싸는 점선으로 나타내는 것으로 한다. 바꿔 말하면, 도 14에 있어서, 이점 쇄선으로 둘러싸인 영역이 반도체 소자의 탑재 영역이고, 상기 이점 쇄선으로 둘러싸인 영역을 둘러싸는 점선으로 둘러싸인 영역이 절연성 수지의 배치 영역, 즉 해당 절연성 수지에 의한 반도체 소자의 실장 영역이다.
도 15a 내지 도 15e 및 도 16a 내지 도 16e는 각각 상기 특허문헌1, 2에 있어서 얼라인먼트용 마크를 이용하여 상기 반도체 소자를 배선 기판상에 실장하는 각 공정을 나타내는 주요부 단면도이고, 도 15a 내지 도 15e 및 도 16a 내지 도 16e는 각각 도 14에 도시하는 반도체 장치의 B-B´선에서 본 단면도에 상당한다.
얼라인먼트용 마크를 이용하여 상기 특허문헌1에 기재된 방법에 의해 반도체 소자를 배선 기판상에 실장하는 경우, 도 13, 도 14 및 도 15a에 도시한 바와 같 이, 배선 기판(201)에 이용되는 테이프 캐리어(10)(절연 테이프)에 있어서의 반도체 소자(12)의 접속· 탑재 영역 주변에 설치되는 솔더 레지스트(3)의 개구부(4a)의 외측에, 반도체 소자(12)의 돌기 전극(13)과, 배선 패턴(2)의 접속용 단자(2a)를 접속할 때에 위치 정렬을 행하기 위한 얼라인먼트용 마크(1)를 설치한다.
또한, 도 13, 도 14 및 도 15a 내지 도 15e에 도시하는 반도체 장치에 있어서는, 솔더 레지스트(3)의 개구부(4´)의 하나로서, 얼라인먼트용 마크(1)의 설치 부분에도 솔더 레지스트(3)의 개구부(4b)가 설치되어 있다.
그리고, 도 14 및 도 15b에 도시한 바와 같이 상기 접속용 단자(2a)를 피복하도록 광 경화성 또는 열 경화성의 절연성 수지(11)를 도포한다. 계속해서, 도 15c에 있어서 화살표(14)로 나타내는 바와 같이 얼라인먼트용 마크(1)의 검출을 행하는 한편, 화살표(15)로 나타낸 바와 같이 반도체 소자(12)의 능동면에 설치된 얼라인먼트용 마크(5)(도 14 참조)의 검출을 행하여 상기 돌기 전극(13)과 접속용 단자(2a)를 위치 정렬한다. 그 후, 도 15d에 있어서 화살표(17)로 나타내는 바와 같이 가압하여 상기 돌기 전극(13)과 접속용 단자(2a)와의 사이의 절연성 수지(11)를 확대하여 상기 반도체 소자(12)의 주연부까지 비어져나오게 하고, 이 상태에서, 도 15e에 있어서 화살표(18)로 나타내는 바와 같이 광조사 또는 가열을 행하여 상기 절연성 수지(11)를 경화시켜, 상기 반도체 소자(12)와 배선 기판(201)을 고정한다.
마찬가지로, 얼라인먼트용 마크를 이용하여 상기 특허문헌2에 기재된 방법에 의해 반도체 소자를 배선 기판상에 실장하는 경우, 도 13, 도 14 및 도 16a에 도시하는 바와 같이, 배선 기판(201)에 이용되는 테이프 캐리어(10)(절연 테이프)에 있 어서의 반도체 소자(12)의 접속·탑재 영역 주변에 설치되는 솔더 레지스트(3)의 개구부(4a)의 외측에, 반도체 소자(12)의 돌기 전극(13)과, 배선 패턴(2)의 접속용 단자(2a)를 접속할 때에 위치 정렬을 행하기 위한 얼라인먼트용 마크(1)를 설치한다.
또한, 이 경우에도, 솔더 레지스트(3)의 개구부(4´)의 하나로서, 얼라인먼트용 마크(1)의 설치 부분에도 솔더 레지스트(3)의 개구부(4b)가 설치되어 있다.
그리고, 도 14 및 도 16b에 도시하는 바와 같이, 상기 접속용 단자(2a)를 피복하도록 열 경화성의 절연성 수지(11)를 도포한다. 계속해서, 도 16c에 있어서 화살표(14)로 나타내는 바와 같이 얼라인먼트용 마크(1)의 검출을 행하는 한편, 화살표(15)로 나타내는 바와 같이 반도체 소자(12)의 능동면에 설치된 얼라인먼트용 마크(5)(도 14 참조)의 검출을 행하여, 상기 돌기 전극(13)과 접속용 단자(2a)가 일치하고 또한 접촉하도록, 도시하지 않은 펄스 가열 툴을 사용하여, 도 16d에 있어서 화살표(17)로 나타내는 바와 같이 상기 반도체 소자(12)를 가압하여 상기 접속용 단자(2a)상의 절연성 수지(11)를 주위로 밀어낸다. 그 후, 상기 펄스 가열 툴에 전류를 통전하여, 도 16e에 있어서 화살표(19)로 나타내는 바와 같이 상기 반도체 소자(12)를 가압한 상태로 가열하여, 상기 절연성 수지(11)를 가열 경화시켜 상기 반도체 소자(12)를 배선 기판(201)에 고착함과 더불어, 상기 돌기 전극(13)과 접속용 단자(2a)를 전기적으로 접속한다.
그러나, 상기한 바와 같이, 상기 솔더 레지스트(3)의 개구부(4a)의 외측, 즉 상기 특허문헌1, 2에 있어서는 절연성 수지(11)의 도포 영역의 외측에 상기 얼라인 먼트용 마크(1)를 배치하면, 해당 얼라인먼트용 마크(1)를 피하여 배선 패턴(2)을 배치해야 하고, COF 방식을 이용한 반도체 장치의 외형 사이즈가 커지기 쉽다.
특히, 상기 개구부(4a)내에 있어서의 배선 패턴(2)의 노출을 방지하기 위하여, 상기 절연성 수지(11)를 상기 개구부(4a)의 외측에까지 도포하면, 해당 절연성 수지(11)에 의해 얼라인먼트용 마크(1)가 부분적으로 피복되어 버릴 우려가 있다. 이와 같이 얼라인먼트용 마크(1)가 부분적으로 절연성 수지(11)에 의해 피복되어 있으면, 해당 얼라인먼트용 마크(1)의 검출 정밀도가 저하하여, 해당 얼라인먼트용 마크(1)를 정확하게 검출할 수 없어, 상기 반도체 소자(12)의 돌기 전극(13)과 배선 패턴(2)의 접속용 단자(2a)와의 접속 위치 정밀도가 나빠진다.
따라서, 상기 돌기 전극(13)과 접속용 단자(2a)와의 위치 어긋남을 방지하기 위해서는, 도 14에 도시한 바와 같이, 상기 절연성 수지(11)를, 얼라인먼트용 마크(1) 상에 덮지 않도록 상기 얼라인먼트용 마크(1) 형성 영역(개구부(4b))으로부터 가능한 한 이격하여 도포하거나, 또는 반대로, 상기 얼라인먼트용 마크(1)를 상기 솔더 레지스트(3)의 개구부(4a)로부터 가능한 한 이격하여 형성해야 한다. 그러나, 상기 얼라인먼트용 마크(1)를 상기 솔더 레지스트(3)의 개구부(4a)로부터 멀리 이격하여 형성하면, 접속 위치 정밀도의 저하에 연결됨와 더불어, 상기 반도체 장치의 외형 사이즈가 커진다. 한편, 상기 절연성 수지(11)를 얼라인먼트용 마크(1)상에 덮지 않도록 도포하면, 도 14에 도시한 바와 같이, 상기 개구부(4a)의 내측에서 배선 패턴(2)의 노출이 발생하기 쉽다고 하는 다른 문제를 초래한다.
본 발명의 목적은, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은 COF형의 반도체 장치 및 그 제조 방법 및 반도체 모듈 장치, 및 상기 반도체 장치에 적합하게 이용되는 배선 기판을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작고, 더구나, 상기 배선 패턴의 솔더 레지스트내에서의 노출을 방지할 수 있는 COF형의 반도체 장치 및 그 제조 방법 및 반도체 모듈 장치, 및 상기 반도체 장치에 적합하게 이용되는 배선 기판을 제공하는 것에 있다.
상기의 목적을 달성하기 위해, 본 발명에 관한 반도체 장치는, 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 통해서 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속된 반도체 장치에 있어서, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지에 의해 피복되어 있는 것을 특징으로 한다.
상기의 구성에 따르면, 상기 반도체 장치가, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지에 의해 피복되어 있는 것에 의해, 상기 마크 패턴의 검출이 저해되는 일 없이, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 접속 위치 정밀도를 양호하게 유지할 수 있다. 더구나, 상기의 구성에 따르면, 상기 마크 패턴을, 상기 마크 패턴의 검출이 저해되지 않도록, 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 형성할 필요가 없다. 이 때문에, 상기의 구성에 따르면, 상기 마크 패턴을, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 마크 패턴을 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다.
따라서, 상기의 구성에 따르면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은 COF형의 반도체 장치를 제공할 수 있다.
또한, 상기의 목적을 달성하기 위하여, 본 발명에 관한 반도체 모듈 장치는, 본 발명에 관한 상기 반도체 장치를 구비하는 것을 특징으로 한다.
상기의 구성에 따르면, 본 발명에 관한 반도체 모듈 장치가, 본 발명에 관한 상기 반도체 장치를 구비하고 있음으로써, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작고, 또한, 상기 배선 패턴의 솔더 레지스트내에서의 노출을 방지할 수 있는 COF형의 반도체 장치를 이용한 반도체 모듈 장치를 제공할 수 있다.
본 발명에 관한 상기 반도체 장치는, 예를 들면 휴대 전화, 휴대 정보 단말 기, 박형 디스플레이, 노트형 컴퓨터 등의 각종 반도체 모듈 장치의 구동 장치로서 적합하게 사용할 수 있다.
또한, 상기의 목적을 달성하기 위하여, 본 발명에 관한 상기 반도체 장치의 제조 방법은, 상기의 본 발명에 관한 반도체 장치의 제조 방법에 있어서, 상기 절연성 기판상에, 상기 마크 패턴의 상면 전체면을 피복하도록 상기 절연성 수지를 배치하는 공정과, 상기 마크 패턴상의 절연성 수지를 거쳐서 상기 마크 패턴을 검출하여 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자를 위치 정렬하는 공정을 포함하는 것을 특징으로 한다.
상기의 방법에 따르면, 상기 마크 패턴의 상면 전체면을 피복하도록 상기 절연성 수지를 배치하고, 상기 마크 패턴 상의 절연성 수지를 거쳐서 상기 마크 패턴의 검출이 행해짐으로써, 상기 마크 패턴의 검출이 저해되지 않고서, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 위치 정렬을 양호한 접속 위치 정밀도로 행할 수 있다. 또한, 상기의 방법에 의하면, 상기 마크 패턴을, 상기 마크 패턴의 검출이 저해되지 않도록 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 형성할 필요가 없다. 이로 인해, 상기의 방법에 의하면, 상기 마크 패턴을, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 마크 패턴을 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다.
따라서, 상기의 방법에 의하면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은 COF형의 반도체 장치를 제공할 수 있다.
또한, 본 발명에 관한 배선 기판은, 상기의 본 발명에 관한 반도체 장치에 이용되는 배선 기판에 있어서, 상기의 목적을 달성하기 위해, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에, 상기 절연성 기판상에 실장되는 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있는 것을 특징으로 한다.
또한, 본 발명에 관한 다른 배선 기판은, 상기의 본 발명에 관한 반도체 장치에 이용되는 배선 기판에 있어서, 상기의 목적을 달성하기 위해, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 절연성 기판상에 실장되는 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 이들 각 선분을, 이들 선분끼리 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고, 해당 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있는 것을 특징으로 한다.
본 발명에 따르면, 상기 배선 기판이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에, 상기 절연성 기판상에 실장되는 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있음으로써, 상기 절연성 기판상에의 반도체 소자 실장시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
또한, 본 발명에 의하면, 상기 배선 기판이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 절연성 기판상에 실장되는 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 이들 각 선분을, 이들 선분끼리 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고, 해당 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있는 것에 의해서도, 상기 절연성 기판상에의 반도체 소자 실장시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
따라서, 상기의 각 구성에 따르면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은, 본 발명에 관한 상기 COF형의 반도체 장치에 적합하게 이용되는 배선 기판을 제공할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 것이다. 또한, 본 발명의 이익은, 첨부 도면을 참조한 다음의 설명에 의해 명백하게 될 것이다.
발명의 실시의 일 형태에 대하여 도 1 내지 도 11 및 도 17, 도 18a 내지 도 18d에 기초하여 설명하면 이하와 같다.
또한, 본 실시의 형태에서는, 본 발명에 관한 반도체 모듈의 일례로서 액정 모듈(액정 표시 장치)을 예로 들어 설명하는 것으로 하지만, 본 발명은 이것에 한정되는 것은 아니다.
도 1은 본 실시의 형태에 관한 반도체 장치의 개략 구성을 도시하는 평면도이고, 도 2는 도 1에 도시한 반도체 장치를 실장하여 이루어지는 액정 모듈의 개략 구성을 도시하는 평면도이다. 또한, 도 3은 본 실시의 형태에 관한 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 도시하는 평면도이고, 도 4는 본 실시의 형태에 관한 반도체 장치의 개략 구성을 나타내는 주요부 단면도이다. 또한, 도 3에서는, 설명의 편의상, 반도체 소자를 이점 쇄선으로 나타냄과 더불어, 절연성 수지의 배치 영역(형성 영역)을, 상기 이점 쇄선을 둘러싸는 점선으로 나타내는 것으로 한다. 바꿔 말하면, 도 3에 있어서, 이점 쇄선으로 둘러싸인 영역이 반도체 소자의 탑재 영역이고, 상기 이점 쇄선으로 둘러싸인 영역을 둘러싸는 점선으로 둘러싸인 영역이 절연성 수지의 배치 영역, 즉 해당 절연성 수지에 의한 반도체 소자의 실장 영역이고, 상기 이점 쇄선과 점선으로 둘러싸인 영역이, 후술하는 필렛부(필렛 형성 영역)에 상당한다.
이하, 본 발명에서는, 상기 반도체 소자 탑재 영역 및 그 주변부의 상기 절연성 수지에 의한 필렛 형성 영역을 합쳐서 상기 절연성 수지에 의한 상기 반도체 소자의 실장 영역으로 한다.
또한, 도 4는, 도 3에 도시한 반도체 장치의 A-A´선에서 본 단면도이다.
도 2에 도시한 바와 같이, 본 실시의 형태에 관한 액정 모듈(100)은, 액정 패널(31)의 폭 방향 단부에, 본 실시의 형태에 관한 반도체 장치(20)가 실장(탑재)되어 있는 구성을 갖고 있다. 본 실시의 형태에 관한 반도체 장치(20)는, 도 1 및 도 2에 도시하는 바와 같이, 배선 기판(16)과 반도체 소자(12)를 구비하고 있다.
상기 반도체 장치(20)는, 외부 접속용 커넥터부로서, 상기 배선 기판(16)의 일 단부에, 외부의 전자 기기, 즉 본 실시의 형태에 있어서는 액정 패널(31)과 전 기적으로 접속되는 출력 단자(7)를 구비함과 더불어, 상기 배선 기판(16)의 타 단부에, 상기 반도체 장치(20)에의 신호 입력을 위한 입력 단자(8)를 구비하고, 도 2에 도시한 바와 같이, 상기 출력 단자(7)를 거쳐서 상기 액정 패널(31)과 전기적으로 접속되어 있다.
본 실시의 형태에 관한 반도체 장치(20)는 COF형의 반도체 장치(COF)이고, 상기 액정 패널(31)에, 예를 들면, 도시하지 않은 이방성 도전막인 ACF 등에 의해 접속(접합)되어 있다.
상기 반도체 장치(20)의 출력 신호는, 상기 출력 단자(7)로부터 출력되어, 상기 액정 패널(31)을 구성하는 유리 기판(32)상의 도시하지 않은 기판상 배선(접속 배선)을 통하여, 액정 패널(31)의 각 신호선에 전달된다.
또한, 상기 반도체 장치(20)는, 입력 단자(8)를 통하여 프린트 기판(41)(배선 기판)에 접속되어 있고, 상기 입력 단자(8)를 통하여 신호 교환이나 통전이 행해진다.
상기 반도체 소자(12)는, 해당 반도체 장치가 탑재되는 전자 기기의 구동의 제어, 즉 본 실시의 형태에서는 액정 패널(31)의 구동의 제어에 사용되는 액정 드라이버(액정 구동 회로)로서 기능한다. 상기 반도체 소자(12)는, 예를 들면 실리콘 웨이퍼(실리콘 단결정 기판)에 의해 형성되고, 상기 반도체 소자(12) 상에는, 도시하지 않은 본딩 패드를 통하여, 금속재료(도전성재료)로 이루어지는 입출력용의 돌기 전극(13)(접속용 단자, 범프)이 복수 형성되어 있다. 상기 돌기 전극(13)으로서는, 예를 들면 금(Au)이 적합하게 이용된다.
한편, 상기 배선 기판(16)은, 도 3 및 도 4에 도시하는 바와 같이, 필름 기판(기재)으로서의 테이프 캐리어(10)(절연 테이프, 절연성 기판) 상에, 배선 패턴(2)(배선)이 설치되어 있는 구성을 갖고 있다. 상기 반도체 소자(12)는, 상기 반도체 소자(12)에 설치된 돌기 전극(13)과 상기 배선 패턴(2)이 접속되도록, 상기 배선 기판(16)상에, 상기 테이프 캐리어(10)에 반도체 소자(12)를 탑재하기 위한 개구부(디바이스 홀)가 형성되지 않는 COF 방식에 의해, 상기 반도체 소자(12)의 능동면을 하향(페이스 다운)으로 하여 실장(탑재)되어 있다.
상기 테이프 캐리어(10)는, 자유롭게 절곡 가능한, 유연성이 높은 절연 필름이고, 예를 들면 폴리이미드 수지, 폴리에스테르 수지 등의 플라스틱으로 이루어지는 절연 재료를 주 재료로 하는 가요성의 절연 필름이다. 또한, 본 실시의 형태에서는, 상기 테이프 캐리어(10)로서, 박막의 폴리이미드계 절연 테이프를 사용하는 것으로 하지만, 본 발명은 이것에 한정되는 것은 아니다.
또한, 상기 테이프 캐리어(10)의 두께는, 해당 테이프 캐리어(10)를 자유롭게 절곡 가능한 두께로 설정되고, 특별히 한정되는 것은 아니지만, 일반적으로는, 15μm 내지 40μm 정도, 보다 구체적으로는, 예를 들면, 15μm, 20μm, 25μm, 38μm, 또는 40μm의 층두께를 갖고 있다.
또한, 상기 배선 패턴(2)은, 예를 들면, 상기 테이프 캐리어(10)상에 접착(고정)된 두께 5μm 내지 20μm 정도의 동박을 웨트 에칭함으로써 형성되어 있다. 보다 구체적으로는, 상기 테이프 캐리어(10)의 표면에는, 예를 들면, 두께 5μm, 8μm, 9μm, 12μm, 또는 18μm의 배선 패턴(2)(동박 패턴)이 형성되어 있다. 또 한, 상기 배선 패턴(2)(동박 패턴)의 표면에는, 주석 도금이나 금 도금 등의 도시하지 않은 도금이 실시되어 있다.
또한, 상기 테이프 캐리어(10)에 있어서의 상기 반도체 소자(12)와의 접속 영역(반도체 소자 실장 영역) 및 액정 패널(31)이나 프린트 기판(41)(도 2 참조) 등이 접속되는 외부 접속용 커넥터부(출력 단자(7) 및 입력 단자(8)) 이외의 패턴 노출부에는, 에폭시 수지 등의 절연성의 수지 피막(절연성 재료)으로 이루어지는 솔더 레지스트(3)(보호막)가 도포되어 있다. 이에 의해 상기 배선 패턴(2)은, 산화 등으로부터 보호되어 있음와 더불어, 절연 상태가 확보되어 있다.
또한, 상기 솔더 레지스트(3)는, 도 3에 도시한 바와 같이, 상기 배선 패턴(2)에 있어서의 상기 반도체 소자(12)와의 접속 영역, 즉 상기 배선 기판(16)에 있어서의 상기 반도체 소자(12)의 실장 영역(접속·탑재 영역), 보다 엄밀하게는 상기 반도체 소자(12)의 탑재 영역 및 그 주변 영역이, 직사각형 형상으로 개구된 개구부(4)(솔더 레지스트 개구부)를 갖고 있다. 본 실시의 형태에 의하면, 상기 배선 기판(16)에 있어서의 상기 솔더 레지스트(3)의 개구부(4)의 내측에는, 그 4 코너(즉, 각 각부)에, 상기 반도체 소자(12)의 돌기 전극(13)과 상기 배선 패턴(2)을 접속할 때에 위치 정렬을 행하기 위한 얼라인먼트용의 마크 패턴(이하, 단순히 얼라인먼트용 마크라고 기재함)(1)이, 상기 개구부(4)의 각 연부(각 변)와 평행한 선분을 갖는 대략 십자형상(+형상; 이하, 단순히 십자 형상이라고 기재함)으로 형성되어 있다.
상기 얼라인먼트용 마크(1)는, 적합하게는 상기 배선 패턴(2)과 동일한 재료 로 형성되어 있다. 이에 의해, 상기 얼라인먼트용 마크(1)는, 상기 배선 패턴(2)의 형성과 동시에 형성할 수 있다.
본 실시의 형태에서는, 상기 배선 패턴(2)과 동일한 재료(동박)로 이루어지고, 동일한 높이를 갖는 얼라인먼트용 마크(1)가, 상기 개구부(4)의 내측의 각 각부에, 상기 반도체 소자(12)의 돌기 전극(13)과 접촉하지 않도록, 상기 배선 패턴(2)과 이격하여 설치되어 있다.
본 실시의 형태에서는, 상기 반도체 소자(12)는, 상기 십자형상의 얼라인먼트용 마크(1 …) 에 있어서의 각 교차부가 상기 반도체 소자(12)의 각 각부에 위치하도록 상기 얼라인먼트용 마크(1 …)와 중첩시킴으로써 위치 정렬되어 있다.
이에 의해, 상기 반도체 소자(12)는, 상기 배선 기판(16)에 있어서의, 상기 개구부(4)의 4 코너(각 각부)에 형성된 4개의 얼라인먼트용 마크(1 …)의 교차부에 의해 둘러싸인 영역에, 상기 반도체 소자(12)의 하면을 밀봉하는, NCP 등의 절연성 수지(11)를 이용하여, 상기 반도체 소자(12)에 설치된 돌기 전극(13)과 상기 배선 패턴(2)에 있어서의 접속용 단자(2a)가 상호 접속되도록 실장되어 있다.
본 실시의 형태에 있어서, 상기 절연성 수지(11)는, 도 3 및 도 4에 도시한 바와 같이, 상기 얼라인먼트용 마크(1)를 피복하도록, 상기 솔더 레지스트(3)의 개구부(4)의 외측에까지 배치(형성)되어 있다. 상기 절연성 수지(11)는, 상기 배선 기판(16)과 반도체 소자(12)와의 가열 가압 접속시에 유동화함으로써, 상기 배선 기판(16)과 반도체 소자(12) 사이에 설치된 절연성 수지(11)가, 상기 배선 기판(16)과 반도체 소자(12) 사이의 간극으로부터 상기 반도체 소자(12)의 외측으로 비 어져나온 상태로 경화한다. 이 때문에, 상기 반도체 소자(12)의 주변에는, 상기 반도체 소자(12)의 외측으로 확대되도록, 필렛부(지느러미형상부)(11a)가 형성되어 있다.
상기 절연성 수지(11)로서는, 상기 반도체 소자(12)의 접속·밀봉에 종래 사용되고 있는 공지의 절연성 수지를 사용할 수 있고, 그 수지 재료(조성)는 특별히 한정되는 것은 아니다. 상기 절연성 수지(11)로서는, 예를 들면, 에폭시 수지, 실리콘 수지, 페녹시 수지, 아크릴 수지, 폴리에텔설폰 수지(PES 수지) 등의, 투광성을 갖는 열 경화성 수지 또는 자외선 경화성 수지 등의 광 경화성 수지, 적합하게는 투명 수지를 들 수 있다.
다음으로, 본 실시의 형태에 관한 반도체 장치(20)의 제조 방법, 즉 상기 반도체 소자(12)의 배선 기판(16)에의 실장 방법에 대하여, 도 3 및 도 5a 내지 도 5d를 참조하여 이하에 설명한다.
도 5a 내지 도 5d는 도 4에 도시하는 본 실시의 형태에 관한 반도체 장치의 제조 공정을 나타내는 주요부 단면도이다.
본 실시의 형태에서는, 도 3 및 도 5a에 도시하는 바와 같이, 배선 기판(16)에 이용되는 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변(실장 영역)에 설치되는 솔더 레지스트(3)의 개구부(4)의 내측에 위치하도록, 반도체 소자(12)의 돌기 전극(13)과, 배선 패턴(2)의 접속용 단자(2a)를 접속할 때에 위치 정렬을 행하기 위한 얼라인먼트용 마크(1)를 설치한다.
상기 얼라인먼트용 마크(1)는, 상기 배선 패턴(2)과 동일한 재료, 동일한 형 성 방법에 의해, 상기 배선 패턴(2)의 형성 공정과 동일한 공정에 있어서, 상기 배선 패턴(2)과 동시에 형성할 수 있다. 상기 얼라인먼트용 마크(1) 및 배선 패턴(2)은, 예를 들면, 상기 테이프 캐리어(10)상에 형성된 동박을 에칭함으로써 형성할 수 있다.
이하에, 상기 얼라인먼트용 마크(1) 및 배선 패턴(2)의 형성 방법, 즉 본 실시의 형태에 관한 배선 기판(16)의 제작 방법에 대하여, 캐스팅 방식을 예로 들어 설명하지만, 본 발명은 이것에 한정되는 것은 아니고, 종래 공지의 각종 배선 패턴 형성 방법에 의해 상기 얼라인먼트용 마크(1) 및 배선 패턴(2)을 형성할 수 있다.
캐스팅 방식을 이용하여 상기 배선 기판(16)을 제작하는 경우, 우선, 동박의 표면을 조화 처리한 후, 폴리이미드 전구체 용액을 해당 동박 상에 도포하여, 폴리이미드 전구체 용액을 이미드화시킴으로써, 구리/폴리이미드의 적층 기판, 즉 폴리이미드로 이루어지는 베이스 필름(테이프 캐리어(10))상에, 배선 패턴 형성용의 동박이 적층되어 이루어지는 구리피복 베이스 필름을 제작한다. 계속해서, 상기 동박상에, 내(耐)에칭성 재료인 감광성 필름을 접착하여 패턴(배선 패턴(2) 및 얼라인먼트용 마크(1)) 형성 부분을 노광, 현상하여 상기 패턴 형성 부분에만 내에칭성의 감광성 필름이 적층된 상태로 하고, 상기 동박 표면에 에칭액을 분무함으로써, 패턴 형성 부분 이외의 동박을 에칭 제거한다. 그 후, 상기 적층 기판상의 감광성 필름을 유기 용매 등의 약품으로 제거하여 상기 패턴을 노출시킴으로써, 한쪽의 표면에 배선 패턴(2)과 얼라인먼트용 마크(1)가 형성된 테이프 캐리어(10)가 얻어진다. 그 후, 상기 얼라인먼트용 마크(1)가 노출되도록, 상기 테이프 캐리어(10)에 있어서의 상기 얼라인먼트용 마크(1)에 의해 둘러싸인 영역을 제외한 패턴 형성 영역에 솔더 레지스트(3)를 도포한다. 이 때, 상기 배선 패턴(2) 중 솔더 레지스트(3)에 의해 피복되어 있지 않은 부분은, 접속용 단자(2a)로서 이용된다. 이 때, 적어도 상기 접속용 단자(2a)의 표면에는, 주석 도금이나 금 도금이 실시된다. 이에 의해, 솔더 레지스트(3)의 개구부(4)내에 얼라인먼트용 마크(1)가 형성된 본 실시의 형태에 관한 배선 기판(16)을 얻을 수 있다.
본 실시의 형태에서는, 상기한 바와 같이, 상기 개구부(4)의 내측의 각 각부에, 상기 배선 패턴(2)과 이격하여, 평면에서 보았을 때에 십자형상의 얼라인먼트용 마크(1)를 설치했다.
다음으로, 도 3 및 도 5b에 도시한 바와 같이, 상기 접속용 단자(2a)를 피복하도록 열 경화성의 절연성 수지(11)를 도포한다. 본 실시의 형태에서는, 상기 절연성 수지(11)를, 상기 개구부(4)의 외측에까지 도포함과 더불어, 상기 얼라인먼트용 마크(1) 전체를 피복하도록, 상기 얼라인먼트용 마크(1)의 표면 전체면에도 상기 절연성 수지(11)를 도포한다.
상기 절연성 수지(11)의 도포 위치는, 상기 얼라인먼트용 마크(1)를 검출함으로써 결정된다.
상기 얼라인먼트용 마크(1)의 검출은, 예를 들면, 시판의 플립 칩 본더의 검출 기구(카메라)를 이용하여 행할 수 있다.
계속해서, 도 5c에 있어서 화살표(14)로 나타내는 바와 같이, 상기 얼라인먼트용 마크(1) 표면에 도포된 절연성 수지(11)를 거쳐서 상기 얼라인먼트용 마크(1) 의 검출을 행하는 한편, 화살표(15)로 나타낸 바와 같이 반도체 소자(12)의 능동면에 설치된 얼라인먼트용 마크(5)(도 3 참조)도 검출하여 상기 접속용 단자(2a)와 상기 반도체 소자(12)에 설치된 돌기 전극(13)과의 위치 정렬을 행한다.
이 때의 상기 얼라인먼트용 마크(1)의 검출 및 얼라인먼트용 마크(5)의 검출은, 상기한 바와 같이, 모두, 시판의 플립 칩 본더의 검출 기구(카메라)를 이용하여 상기 얼라인먼트용 마크(1) 및 얼라인먼트용 마크(5)의 위치를 검출(확인)함으로써 실시할 수 있다.
또한, 본 실시의 형태에서는, 상기 얼라인먼트용 마크(1)를, 상기 얼라인먼트용 마크(1) 표면에 도포된 절연성 수지(11)를 통하여 행하기 때문에, 정상적인 검출을 위해서는, 상기 절연성 수지(11)가 투광성을 갖고 있는 것이 바람직하다. 상기 절연성 수지(11)는 상기 얼라인먼트용 마크(1)상에 얇게 적층(도포)되기 때문에, 반드시 투명한 수지를 사용할 필요는 없고, 상기 절연성 수지(11)는, 상기 검출 기구에 의해 상기 얼라인먼트용 마크(1)의 검출이 가능한 재료, 막 두께로 설정되어 있으면 무방하다.
본 실시의 형태에서는, 상기 반도체 소자(12)를, 상기 개구부(4)의 내측의 각 각부에 설치된 십자형상의 얼라인먼트용 마크(1 …) 에 있어서의 각 교차부가 상기 반도체 소자(12)의 각 각부에 위치하도록 상기 얼라인먼트용 마크(1 …)에 중첩시킴으로써, 상기 접속용 단자(2a)와 돌기 전극(13)과의 위치 정렬이 행해진다.
그 후, 펄스 가열 툴 등의 도시하지 않은 가열 툴을 사용하여, 도 5d에 있어서 화살표(19)로 나타내는 바와 같이 상기 반도체 소자(12)를 가압 및 가열하여 상 기 절연성 수지(11)를 가열 경화시켜 상기 반도체 소자(12)를 상기 배선 기판(16)상에 접합·탑재함과 더불어, 상기 배선 기판(16)에 형성된 배선 패턴(2)의 각 배선이, 상기 반도체 소자(12)에 있어서의 대응하는 돌기 전극(13)과 전기적으로 접속되도록, 각 돌기 전극(13)과 접속용 단자(2a)를 접합한다.
또한, 상기 반도체 소자(12)를 가압하여, 상기 돌기 전극(13)과 접속용 단자(2a)를 접합할 때에, 상기 반도체 소자(12)의 하부로부터 상기 반도체 소자(12)의 주위로 밀어내여진 절연성 수지(11)와, 상기 반도체 소자(12)의 외주부에 도포되어 있는 절연성 수지(11)에 의해, 상기 반도체 소자(12)의 측면에, 필렛부(11a)(수지필렛)가 형성된다.
이에 의해, 상기 배선 기판(16)상에, 절연성 수지(11)를 이용하여 상기 반도체 소자(12)가 COF 방식에 의해 실장(탑재)된 본 실시의 형태에 관한 반도체 장치(20)를 얻을 수 있다.
또한, 상기 제조 방법에 있어서는, 상기 절연성 수지(11)로서, 열 경화성 수지를 사용하여, 상기 절연성 수지(11)를 가열 경화시키는 방법을 예로 들어 설명했지만, 상기 절연성 수지(11)로서는, 광 경화성 수지이어도 무방하고, 해당 절연성 수지(11)에 광을 조사함으로써 해당 절연성 수지(11)를 경화시키는 방법을 이용해도 무방하다. 상기 절연성 수지(11)의 경화 조건은 특별히 한정되지 않는다.
또한, 상기 절연성 수지(11)의 도포 방법으로서는, 디스펜서에 의한 분사나 노즐에 의한 적하 이외에, 시트형상의 열가소성 수지 또는 광 경화성 수지의 적층 등을 사용할 수도 있다. 상기 절연성 수지(11)의 도포 방법도 또한, 특별히 한정 되는 것은 아니다.
이상과 같이, 본 실시의 형태에서는, MBB, NCP, ACP 등의 접속·밀봉 방법에 있어서는, 절연성 수지(11)의 도포 영역 제어가 비교적 용이한 것에 착안하여, 굳이 솔더 레지스트(3)의 개구부(4)내에 얼라인먼트용 마크(1)를 설치하고, 상기 얼라인먼트용 마크(1)의 표면 전체면에, 상기 절연성 수지(11)를 피복하고 있다.
본 실시의 형태에 의하면, 상기한 바와 같이 상기 얼라인먼트용 마크(1)의 표면 전체면을 상기 절연성 수지(11)에 의해 피복함으로써, 상기 얼라인먼트용 마크(1)의 표면 전체면이 노출되어 있는 경우와 마찬가지로, 상기 얼라인먼트용 마크(1)의 정상적인 검출을 행하는 것이 가능하게 된다.
여기서, 비교를 위해, NCP 등의 접속·밀봉 방법에 의해 COF형의 반도체 장치를 제조하는 경우에, 얼라인먼트용 마크(1)를 절연성 수지(11)가 부분적으로 피복하고 있는 경우에 있어서의 상기 반도체 소자(12)의 실장에 대하여, 도 17 및 도 18a 내지 도 18d를 참조하여 이하에 설명한다.
도 17 및 도 18a 내지 도 18d에서는, 도 13 내지 도 16a 내지 도 16d에 도시한 바와 같이, 배선 기판(201)에 이용되는 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변(실장 영역)에 설치되는 솔더 레지스트(3)의 개구부(4a)의 외측에 얼라인먼트용 마크(1)를 설치한 경우에, 상기 개구부(4a)내에서의 배선 패턴(2)의 노출을 방지할 목적으로 절연성 수지(11)의 도포 영역을 크게 취했을 때에 발생하기 쉬운 과제예로서, 상기 얼라인먼트용 마크(1)를 상기 절연성 수지(11)가 부분적으로 피복하고 있는 경우를 나타내고 있다. 즉, 도 17 및 도 18a 내지 도 18d는, 절연성 수지(11)의 도포 영역내에 상기 얼라인먼트용 마크(1) 전체가 포함되는 것은 아니다.
도 17은 상기 비교용의 반도체 장치에 있어서의 반도체 소자 실장 영역의 개략 구성을 나타내는 평면도이고, 도 18a 내지 도 18d는 도 17에 도시한 반도체 장치의 제조 공정을 나타내는 주요부 단면도이다. 또한, 도 17에서도, 설명의 편의상, 반도체 소자를 이점 쇄선으로 나타냄과 더불어, 절연성 수지의 배치 영역(형성 영역)을, 상기 이점 쇄선을 둘러싸는 점선으로 나타내는 것으로 한다. 또한, 도 18a 내지 도 18d는 각각 도 17에 도시하는 반도체 장치의 C-C´선에서 본 단면도에 상당한다.
본 비교예에서는, 도 17 및 도 18a에 도시하는 바와 같이, 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변(실장 영역)에 설치되는 솔더 레지스트(3)의 개구부(4a)의 외측에 개구부(4b)를 설치하여 해당 개구부(4b)내에 얼라인먼트용 마크(1)를 설치한 후, 도 18b에 도시하는 바와 같이, 상기 개구부(4a)의 외연부에까지 열 경화성의 절연성 수지(11)를 도포한다. 본 비교예에서는, 상기 절연성 수지(11)의 도포 영역에, 상기 개구부(4b)가 형성되어 있음으로써, 상기 절연성 수지(11)가, 상기 얼라인먼트용 마크(1)를 부분적으로 피복하여 버린다.
그러나, 이 상태에서 도 18c에서 화살표(14)로 나타내는 바와 같이 상기 얼라인먼트용 마크(1)의 검출을 행하고자 하면, 상기 얼라인먼트용 마크(1)의 검출시에 검출 부분(얼라인먼트용 마크(1))에 농담이 발생하고, 정상적인 검출을 행할 수 없는 것이, 본원 발명자 등의 검토에 의해 확인되었다.
이 결과, 도 18d에 도시하는 바와 같이, 반도체 소자(12)의 돌기 전극(13)과 배선 기판(201)의 접속용 단자(2a)와의 접속 위치 정밀도가 저하하여, 양호한 접속을 행할 수 없었다.
이와 같이, 솔더 레지스트(3)의 개구부(4a)내에서의 배선 패턴(2)의 노출을 방지하기 위하여 해당 개구부(4a)의 외측에까지 절연성 수지(11)를 도포하면, 얼라인먼트용 마크(1)의 일부에 절연성 수지(11)가 덮어버려, 얼라인먼트용 마크(1)의 검출 정밀도가 저하하여, 정상적인 검출을 할 수 없게 될 우려가 있다.
이러한 경향은, 상기 얼라인먼트용 마크(1)를 상기 개구부(4a)의 외측에 배치한 경우, 상기 절연성 수지(11)의 도포 영역을 어느 정도 크게 하거나, 또는 상기 얼라인먼트용 마크(1)를 상기 개구부(4a)에 근접하여 형성한 경우에 현저한 것으로 된다.
이 때문에, 상기 얼라인먼트용 마크(1)가 부분적으로 절연성 수지(11)에 의해 피복되는 것을 방지하기 위해서는, 예를 들면, 도 14에 도시한 바와 같이 절연성 수지(11)의 도포 영역을 작게 하거나, 또는 상기 얼라인먼트용 마크(1)를, 상기 절연성 수지(11)의 도포 영역으로부터 크게 이격한 위치에 형성해야 한다. 그러나, 이 경우, 상기한 바와 같이, 상기 개구부(4a) 내에서 배선 패턴(2)이 노출되거나, 얻어지는 반도체 장치의 외형 사이즈가 커진다고 하는 문제점을 초래한다.
그러나, 본 실시의 형태에 의하면, 전술한 바와 같이 상기 얼라인먼트용 마크(1)의 표면 전체면을 상기 절연성 수지(11)에 의해 피복함에 의해, 상기 얼라인먼트용 마크(1)의 검출시에 검출 부분(얼라인먼트용 마크(1))에 농담이 발생하지 않아, 정상적인 검출을 행할 수 있는 것이, 본원 발명자들에 의해 확인되었다.
또한, 본 실시의 형태에 의하면, 상기 솔더 레지스트(3)의 개구부(4)의 외측에까지 상기 절연성 수지(11)를 도포함으로써, 상기 개구부(4) 내에서의 상기 배선 패턴(2)의 노출을 완전히 방지할 수 있다.
상기한 바와 같이, 가요성을 갖는 박막형상의 테이프 캐리어(10)상에 반도체 소자(12)를 실장(탑재)할 때에는, 통상적으로, 상기 반도체 소자(12)와 테이프 캐리어(10)와의 접속부(반도체 소자 실장 영역)의 보강이나 밀착성 향상을 위해, 상기 절연성 수지(11)를 상기 반도체 소자(12)의 주연부에 비어져나오게 한 상태로 경화시킴으로써, 상기 반도체 소자(12)의 주연부에 필렛부(11a)가 설치된다.
그러나, 이와 같이 상기 반도체 소자(12)의 주연부에 필렛부(11a)를 형성하는 경우, 해당 필렛부(11a)의 형성에 상기 테이프 캐리어(10)상에 도포한 절연성 수지(11)가 사용되기 때문에, 상기 절연성 수지(11)가, 해당 절연성 수지(11)의 도포 영역의 외측에까지 확대될 가능성은 낮고, 반대로, 상기 절연성 수지(11)에 의한 피복 영역은 작아지는 경향이 있다. 또한, 상기 필렛부(11a)의 형성에 절연성 수지(11)가 사용되더라도, 적어도, 상기 절연성 수지(11)의 도포 영역은, 상기 절연성 수지(11)의 도포 흔적으로서 얇은 수지가 잔류한다. 이 때문에, 상기 개구부(4)내에서의 상기 배선 패턴(2)의 노출을 완전히 방지하기 위해서는, 상기 솔더 레지스트(3)의 개구부(4)의 외측에까지 상기 절연성 수지(11)를 도포하는 것이 바람직하다.
이상과 같이, 본 실시의 형태에 의하면, 반도체 소자(12)의 실장 영역을 개구(노출)시키는, 상기 솔더 레지스트(3)의 개구부(4)내에, 상기 반도체 소자(12)의 돌기 전극(13)과 상기 테이프 캐리어(10)상의 배선 패턴(2)을 접속할 때에 양자의 위치 정렬을 행하기 위한 얼라인먼트용 마크(1)를 설치하고, 상기 반도체 소자(12)의 접속·밀봉을 위한 절연성 수지(11)를, 상기 얼라인먼트용 마크(1) 전체를 피복하도록 도포하여, 상기 얼라인먼트용 마크(1) 표면의 절연성 수지(11)를 거쳐서 상기 얼라인먼트용 마크(1)를 검출하기 때문에, 상기 얼라인먼트용 마크(1)의 검출이 저해되지 않고, 상기 돌기 전극(13)과 배선 패턴(2)의 접속용 단자(2a)와의 접속 위치 정밀도를 양호하게 유지할 수 있음와 더불어, 상기 얼라인먼트용 마크(1)를 피하여 상기 배선 패턴(2)을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있고, 상기 반도체 장치(20)의 외형 사이즈를 작게 할 수 있다. 그리고, 이 경우, 특히, 상기 절연성 수지(11)를, 상기 솔더 레지스트(3)의 개구부(4) 전체면을 피복하도록, 상기 개구부(4)내뿐만 아니라, 상기 개구부(4)의 외주부에까지 도포하여, 상기 얼라인먼트용 마크(1) 표면의 절연성 수지(11)를 거쳐서 상기 얼라인먼트용 마크(1)를 검출함으로써, 상기 반도체 장치의 외형 사이즈를 작게 할 수 있음과 더불어, 상기 돌기 전극(13)과 배선 패턴(2)과의 접속 위치 정밀도를 양호하게 유지하면서, 상기 솔더 레지스트(3)의 개구부(4)내에서의 상기 배선 패턴(2)의 노출을 방지할 수 있다.
또한, 최종적으로 얻어진 반도체 장치(제품)에 있어서의 상기 절연성 수지(11)의 도포 영역은, 상기 절연성 수지(11)의 도포 흔적, 또는 표면 분석에 의해 판단할 수 있다.
또한, 본 실시의 형태에 있어서는, 주로, 배선 기판(16)에 이용되는 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변(실장 영역)에 설치되는, 솔더 레지스트(3)의 평면에서 보았을 때에 직사각형 형상인 개구부(4)의 4 코너(각 각부)에, 배선 패턴(2)과 이격하여, 평면에서 보았을 때에 십자형상인 얼라인먼트용 마크(1)가 설치되어 있는 구성에 대하여 설명했지만, 상기 얼라인먼트용 마크(1)의 형상 및 배치(개수)는 이것에 한정되는 것은 아니고, 양호한 접속 위치 정밀도가 얻어지는 범위 내에서 여러가지로 변경할 수 있다.
도 6 내지 도 11은, 본 실시의 형태에 관한 반도체 장치의 변형예이고, 도 3에 도시하는 반도체 장치와는, 상기 얼라인먼트용 마크(1)의 형상 및 배치(개수)가 각각 상이하다. 또한, 도 6 내지 도 11에 있어서도, 설명의 편의상, 반도체 소자를, 이점 쇄선으로 나타냄과 더불어, 절연성 수지의 배치 영역(형성 영역)을, 상기 이점 쇄선을 둘러싸는 점선으로 나타낸다.
도 6 및 도 7은, 상기 직사각형 형상의 개구부(4)의 내측에, 해당 개구부(4)의 4개의 각부 중, 2개의 각부에, 도 3에 도시하는 얼라인먼트용 마크(1)와 마찬가지의 얼라인먼트용 마크(1)를 설치한 예를 나타내고 있다.
본원 발명자들이 확인한 결과, 본 실시의 형태에 도시하는 바와 같이 얼라인먼트용 마크(1)의 표면 전체면에 절연성 수지(11)를 도포한 경우에도, 2곳 이상, 얼라인먼트용 마크(1)를 형성하고, 2곳 이상, 얼라인먼트용 마크(1)를 검출하여 상기 위치 정렬(자동 보정)을 행하면, 도 3에 도시하는 반도체 장치(20)보다도 약간, 위치 정렬 정밀도가 저하한다고 하더라도, 문제없는 접속 위치 정밀도가 얻어지는 것을 알았다. 또한, 상기 도 6 또는 도 7에 도시하는 바와 같이 얼라인먼트용 마크(1)의 배치(개수)를 변경함으로써, 보다 더, 테이프 캐리어(10)의 소형화가 가능해진다.
또한, 도 8 및 도 9는, 도 3에 도시하는 얼라인먼트용 마크(1)보다도 작은 얼라인먼트용 마크(1)가 설치되어 있는 예를 나타내고, 도 8 및 도 9에 도시하는 반도체 장치는, 얼라인먼트용 마크(1)로서, 상기 직사각형 형상의 개구부(4)의 내측에, 도 3에 도시하는 얼라인먼트용 마크(1)의 일부에 상당하는 형상의 얼라인먼트용 마크(1)가 설치되어 있는 구성을 갖고 있다.
보다 구체적으로는, 도 8에 도시하는 반도체 장치에는, 얼라인먼트용 마크(1)로서, 대략 T자형상의 얼라인먼트용 마크(1)의 일편(一片)(장편(長片))이, 상기 반도체 소자(12)의 각부에 평면에서 보았을 때에 접촉하도록, 상기 직사각형 형상의 개구부(4)의 4 코너(각 각부)에 배치되어 있다.
또한, 도 9에 도시하는 반도체 장치에는, 얼라인먼트용 마크(1)로서, 후크형상의 얼라인먼트용 마크(1)가, 상기 반도체 소자(12)의 각부를 피복하도록, 상기 직사각형 형상의 개구부(4)의 4 코너(각 각부)에 배치되어 있다.
상기 도 8 또는 도 9에 도시하는 얼라인먼트용 마크(1)는, 예를 들면 상기 반도체 소자(12)의 연부와 개구부(4)의 연부와의 사이의 스페이스가 좁은 경우에 적합하다.
그 이외에, 상기 얼라인먼트용 마크(1)의 형상으로서는, 도 10에 도시하는 바와 같이, 도넛(고리)형상 또는 원형상 등, 여러가지의 형상으로 형성할 수 있다. 또한, 도 11에 도시하는 바와 같이, 배선 패턴(2)을, 상기 반도체 소자(12)의 각부를 향하여 연장함으로써, 돌기 전극(13)과 접촉하지 않는 위치에, 상기 배선 패턴(2)으로부터 연장하여 이루어지는 얼라인먼트용 마크(1)가 형성되어 있는 구성으로 하여도 무방하다.
이상과 같이, 본 실시의 형태에 의하면, 상기 얼라인먼트용 마크(1)의 형상이나 배치를, 예를 들면 도 6 내지 도 11에 도시하는 바와 같이 여러가지로 변경한 경우에도, 상기한 본 발명의 효과를 얻을 수 있다.
또한, 본 실시의 형태에서는, 상기 얼라인먼트용 마크(1)가, 상기 배선 패턴(2)과 동일한 재료에 의해 동일한 공정에서 동시에 형성되는 경우를 예로 들어 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 상기 얼라인먼트용 마크(1)와 배선 패턴(2)이 서로 상이한 재료에 의해 별개의 공정에서 형성되는 구성으로 하여도 무방하다.
또한, 본 실시의 형태에서는, 상기 얼라인먼트용 마크(1)를 상기 배선 패턴(2)과 마찬가지로, 도전성 재료로 형성함으로써, 상기 얼라인먼트용 마크(1)가 상기 반도체 소자(12)와 접촉하지 않도록 배치되어 있는 구성으로 했지만, 상기 얼라인먼트용 마크(1)는, 상기 절연성 수지(11)를 거쳐서 검출이 가능하면, 그 재료는 특별히 한정되는 것은 아니다. 또한, 상기 얼라인먼트용 마크(1)에 비도전성 재료를 이용한 경우에는, 상기 얼라인먼트용 마크(1)와 반도체 소자(12)가 접촉해도 상관없다.
또한, 본 실시의 형태에서는, 본 발명에 관한 반도체 모듈 장치의 일례로서 액정 모듈을 예로 들어 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 예를 들면 휴대 전화, 휴대 정보 단말기, 박형 디스플레이, 노트형 컴퓨터 등의 각종 모듈(모듈 반도체 장치)에 적용하는 것이 가능하다. 본 발명에 관한 반도체 장치, 예를 들면 상기 반도체 장치(20)는, 상기의 각종 반도체 모듈 장치의 구동 장치로서 적합하게 사용할 수 있다.
또한, 본 실시의 형태에서는, 상기 반도체 장치(20)로서, 테이프 캐리어(10)상에 반도체 소자(12)가 1개 실장되어 이루어지는 반도체 장치를 예로 들어 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 1개의 테이프 캐리어(10)상에, 복수의 반도체 소자(12)가, 예를 들면 상기 출력 단자(7)를 따라, 각각 COF 방식으로 실장되어 있는 구성으로 하여도 무방하다. 본 발명에 있어서 1개의 반도체 장치내에 실장되는 반도체 소자(12)의 개수는 조금도 한정되는 것은 아니다.
〔실시형태2〕
본 발명의 실시의 다른 형태에 대하여 도 12에 근거하여 설명하면, 이하와 같다. 또한, 설명의 편의상, 실시형태1에 관한 구성 요소와 마찬가지의 기능을 갖는 구성 요소에는 동일한 번호를 붙이고, 그 설명을 생략한다. 본 실시의 형태에서는, 주로 상기 실시형태1과의 상위점에 대하여 설명하는 것으로 한다.
또한, 상기 실시형태1에서는, 얼라인먼트용 마크(1)가, 테이프 캐리어(10)(배선 기판(16))에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변에 설치된, 솔더 레지스트(3)의 직사각형 형상의 개구부(4)내에 배치되어 있는 경우에 대해 설명 했지만, 본 실시의 형태에서는, 상기 얼라인먼트용 마크(1)가, 테이프 캐리어(10)(배선 기판(16))에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변에 설치된, 솔더 레지스트(3)의 개구부(4a)(솔더 레지스트 개구부)의 외측에 배치되어 있는 경우를 예로 들어 설명하는 것으로 한다.
본 실시의 형태에 관한 반도체 장치는, 상기 배선 기판(16)상에 반도체 소자(12)가 실장된 상태에 있어서 상기 반도체 소자(12)의 각 연부(각 변)와 평행한 선분을 갖도록 형성된 십자형상(+형상)의 얼라인먼트용 마크(1)가, 상기 반도체 소자(12)의 탑재 영역의 각부, 보다 구체적으로는, 상기 배선 기판(16)상에 상기 반도체 소자(12)가 실장된 상태에서, 상기 반도체 소자(12)의 각 각부를 둘러싸도록, 상기 반도체 소자(12)의 각부에 근접하여 형성되어 있음과 더불어, 솔더 레지스트(3)에, 상기 얼라인먼트용 마크(1)를 둘러싸도록 각각 개구된 4개의 개구부(4b)와, 상기 4개의 개구부(4b)로 둘러싸인 상기 반도체 소자(12)의 접속·탑재 영역을 개구(노출)시킴과 더불어, 상기 개구부(4b)를 피하도록 팔각형(대략 팔각형)으로 개구된 개구부(4a)가 설치되어 있다.
이에 의해, 본 실시의 형태에 관한 반도체 장치는, 솔더 레지스트(3)의 개구부(4´)로서, 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 접속·탑재 영역 주변에, 해당 반도체 소자(12)의 접속·탑재 영역을 개구(노출)시키는, 평면에서 보았을 때, 2변이 다른 변보다도 긴 팔각형상(대략 팔각 형상)의 개구부(4a)와, 해당 개구부(4a)의 사변(斜邊)(평면에서 보았을 때)을 따라 형성되어 있는 얼라인먼트용 마크(1)의 형성 영역을 개구시키는 개구부(4b)를 갖고, 상기 개구부(4b)내에, 얼라인먼트용 마크(1)가 배치된 구성을 갖고 있다.
상기 개구부(4a)는, 보다 구체적으로는, 평면에서 보았을 때, 상기 실시형태1에 있어서의 솔더 레지스트(3)의 직사각형 형상(대략 직사각형 형상)의 개구부(4)의 4 코너(각 각부)가 각각 절개된 형상(상기 반도체 소자(12)보다도 훨씬 크게 형성된 직사각형의 솔더 레지스트 개구부의 4 코너에 솔더 레지스트가 충전되어 있는 구성)을 갖고, 해당 개구부(4a)의 각 연부(변)는, 테이프 캐리어(10)에 있어서의 반도체 소자(12)의 실장 영역에 형성된 배선 패턴(2 …)에 각각 직교(대략 직교)하는 각 연부(변)와, 이들 각 연부(변)를 연결하도록, 상기 반도체 소자(12)의 실장 영역에 있어서 배선 패턴(2)이 형성되어 있지 않은 영역이 상기 솔더 레지스트(3)에 의해 밀봉됨으로써 형성되는 연부(변)로 형성(구성)되어 있다.
즉, 상기 개구부(4a)는, 상기 배선 기판(16)상에 반도체 소자(12)가 실장(탑재)되어 있는 상태에 있어서, 상기 반도체 소자(12)에 근접하는 8개의 연부(선분)로 이루어지고, 이들 8개의 선분은, 상기 반도체 소자(12)의 길이 방향을 따라 서로 대향하는 서로 같은 길이의 2개의 선분(51, 52)(긴 변)과, 상기 반도체 소자(12)의 폭 방향을 따라 서로 대향하는 서로 같은 길이의 2개의 선분(53, 54)(짧은 변)과, 이들 선분(51, 52)(긴 변)과 선분(53, 54)(짧은 변)을 연결하는 연결부 구성 선분으로서의, 상기 반도체 소자(12)의 각부에 대향하는 4개의 선분(55, 56, 57, 58)(짧은 변)으로 구성되어 있다.
이상과 같이, 본 실시의 형태에 관한 반도체 장치는, 솔더 레지스트(3)의 개구부(4a)의 개구 사이즈가 작은 경우에, 얼라인먼트용 마크(1)를 상기 개구부(4a) 의 외측에 설치하는 것으로, 구체적으로는 상기 반도체 소자(12)의 실장 영역을 개구하는 솔더 레지스트(3)의 개구부(4a)의 각부(코너부)의 개구 사이즈를, 직사각형의 개구부(4)의 개구 사이즈보다도 작게 하고, 그 외측에 상기 얼라인먼트용 마크(1)를 설치한 것이다.
이에 의해, 본 실시의 형태에 의하면, 직사각형 형상의 개구부(4a)의 외측에 얼라인먼트용 마크(1)를 설치하는 경우에 상기 절연성 수지(11)에 의해 상기 얼라인먼트용 마크(1)를 피복하는 경우와 비교하여 절연성 수지(11)의 도포 영역을 작게 할 수 있다. 따라서, 본 실시의 형태에 의하면, 상기 실시형태1과 비교하여 절연성 수지(11)의 도포 영역을 확대하는 일 없이, 상기 얼라인먼트용 마크(1)의 상면 전체면에 절연성 수지(11)를 도포할 수 있다.
즉, 본 실시의 형태에서도, 얼라인먼트용 마크(1)는, 절연성 수지(11)의 통상의 도포 영역 내에 설치되어, 절연성 수지(11)를 도포할 때에는, 상기 얼라인먼트용 마크(1)의 상면 전체면에도 해당 절연성 수지(11)를 도포하여, 이 표면에 도포된 절연성 수지(11)를 거쳐서 상기 얼라인먼트용 마크(1)를 검출한다.
따라서, 본 실시의 형태에 의하면, 상기 반도체 장치의 외형 사이즈를 작게 할 수 있음과 더불어, 상기 돌기 전극(13)과 배선 패턴(2)과의 접속 위치 정밀도를 양호하게 유지하면서, 상기 솔더 레지스트(3)의 개구부(4)내에서의 상기 배선 패턴(2)의 노출을 방지할 수 있다.
또한, 본 실시의 형태에서는, 상기 얼라인먼트용 마크(1)를, 상기 솔더 레지스트(3)의 개구부(4a)의 외측에 배치할 때, 상기 개구부(4a)를, 평면에서 보았을 때, 배선 패턴(2 …)과 교차하도록 상기 반도체 소자(12)의 길이 방향을 따라(즉, 상기 반도체 소자(12)의 길이 방향의 배선 패턴(2 …)의 배치 영역을 따라) 설치된 2변(선분(51, 52))이 다른 변(선분(53 내지 58))보다도 긴 팔각형상(대략 팔각형상)으로 하고, 해당 팔각형상(대략 팔각형상)의 개구부(4a)의 굴곡부를 형성하는, 상기 개구부(4a)의 사변(선분(55 내지 58))에 대향하여, 상기 얼라인먼트용 마크(1)가 배치된 구성으로 했지만, 본 발명은 이것에 한정되는 것은 아니고, 상기 개구부(4a)를, 상기의 2변, 즉 선분(51, 52)(연부)이 다른 변(연부)보다도 긴 다각형상 또는 타원형상으로 하고, 상기 개구부(4a)에 있어서의 굴곡부에 상기 얼라인먼트용 마크(1)를 배치하는 구성으로 하여도 무방하다.
즉, 본 실시의 형태에 의하면, 상기 얼라인먼트용 마크(1)는, 상기 반도체 소자(12)의 실장 영역에 있어서 상기 개구부(4a)의 외측에 형성되는 상기 절연성 수지(11)의 필렛부(11a)의 형성 영역내에 설치되어 있는 구성으로 하면 무방하다. 본 실시의 형태에 의하면, 상기 개구부(4a)는, 상기 반도체 소자(12)의 실장 영역에 있어서, 평면에서 보았을 때, 상기 반도체 소자(12)의 길이 방향에 있어서의 상기 배선 패턴(2 …)의 배치 영역을 따라 상기 배선 패턴(2 …)과 각각 교차(예를 들면 직교)하도록 설치된 각 선분(51, 52)(연부)과, 상기 반도체 소자(12)의 폭 방향에서의 상기 배선 패턴(2 …)의 배치 영역을 따라 상기 배선 패턴(2 …)과 각각 교차(예를 들면 직교)하도록 설치된 각 선분(53, 54)(연부)과, 이들 각 선분(51 내지 54)(연부)을, 이들 선분(51 내지 54)(연부)을 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점 P(P1, P2, P3, P4)보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분(연부)끼리 연결하는 선분(55 내지 58)(연부, 연결부 구성 선분)으로 둘러싸인 형상(구체적으로, 상기 각 선분(51 내지 54)과, 이들 선분(51 내지 54)을 각각 연장했을 때에 그 연장 거리의 합계 거리보다도 짧은 거리에서 상기 각 선분(51 내지 54)을 연결하는 선분(55 내지 58)(연부)으로 둘러싸인 형상, 예를 들면 상기 타원형상 또는 다각형상), 보다 적합하게는 최단 거리에서 연결하는 선분(연부)으로 둘러싸인 형상(예를 들면 상기 팔각형상)으로 하고, 상기 배선 패턴(2 …)에 각각 교차(예를 들면 직교)하는 각 선분(51 내지 54)(연부)을 연결하는 선분(55 내지 58)(연부)에 대향하여 상기 얼라인먼트용 마크(1)가 형성되어 있음으로써, 전술한 바와 같이 절연성 수지(11)에 의한 피복 영역이 작아, 외형 사이즈가 보다 작은 반도체 장치를 제공할 수 있다.
또한, 상기 실시형태1·2에서는, 상기 얼라인먼트용 마크(1)가, 상기 반도체 소자(12)의 실장 영역에 형성되어 있는 경우를 예로 들어 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 상기 실장 영역 근방에 형성되어 있는 구성으로 하여도 무방하다. 본 발명에 의하면, 전술한 바와 같이 상기 얼라인먼트용 마크(1)의 상면 전체면이 상기 절연성 수지(11)에 의해 피복되어 있음으로써, 상기 얼라인먼트용 마크(1)의 검출이 저해되지 않고, 상기 반도체 소자(12)의 돌기 전극(13)과 배선 패턴(2)의 접속용 단자(2a)와의 접속 위치 정밀도를 양호하게 유지할 수 있다. 이 때문에, 상기 얼라인먼트용 마크(1)의 상면 전체면이 상기 절연성 수지(11)에 의해 피복되어 있음으로써, 상기 얼라인먼트용 마크(1)를, 상기 얼라인먼트용 마크(1)의 검출이 저해되지 않도록 예를 들면 상기 솔더 레지스트(3)의 개구부(4) 또는 개구부(4a)의 외측에, 상기 솔더 레지스트(3), 나아가서는 상기 절연성 수지(11)의 배치 영역으로부터 가능한 한 이격하여 형성할 필요가 없다. 이 때문에, 본 발명에 의하면, 얼라인먼트용 마크(1)를, 그 검출 정밀도를 유지한 채로, 상기 테이프 캐리어(10)상에 있어서의 상기 절연성 수지(11)에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기(즉, 상기 얼라인먼트용 마크(1)를 상기 반도체 소자 실장영역에 가능한 한 근접시켜 형성할 수 있기) 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 얼라인먼트용 마크(1)를 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다.
본 발명에 관한 반도체 장치 및 반도체 모듈 장치는, 이상과 같이, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지에 의해 피복되어 있기 때문에, 상기 마크 패턴의 검출이 저해되지 않고, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 접속 위치 정밀도를 양호하게 유지할 수 있다. 더구나, 상기의 구성에 의하면, 상기 마크 패턴을, 상기 마크 패턴의 검출이 저해되지 않도록 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 형성할 필요가 없다. 이 때문에, 상기의 구성에 의하면, 상기 마크 패턴을, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 마크 패턴을 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다. 따라서, 본 발명에 의하면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은 COF형의 반도체 장치, 즉 상기 반도체 소자 실장 영역에 디바이스 홀을 갖지 않는 반도체 장치, 및 반도체 모듈 장치를 제공할 수 있다.
상기 반도체 장치는, 예를 들면 휴대 전화, 휴대 정보 단말기, 박형 디스플레이, 노트형 컴퓨터 등의 각종 반도체 모듈 장치의 구동 장치로서 적합하게 사용할 수 있다.
상기 마크 패턴은, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치되어 있는 것이 바람직하고, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역에 설치되어 있는 것이, 상기 반도체 장치의 소형화 및 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 접속 위치 정밀도를 향상시키는 데에 있어서, 보다 바람직하다.
또한, 본 발명에 있어서, 상기 절연성 수지에 의한 상기 반도체 소자 실장 영역이란, 상기 반도체 소자 탑재 영역 및 그 주변부의 상기 절연성 수지에 의한 필렛 형성 영역을 나타내는 것으로 한다.
상기 반도체 장치에 있어서, 상기 마크 패턴은, 구체적으로는, 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측, 또는, 상기 솔더 레지스트 개구부의 외측에 형성되는 상기 절연성 수지의 필렛 형성 영역에 설치되어 있다.
그리고, 이 경우, 상기 마크 패턴이, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 상기 솔더 레지스트 개구부의 외측에 형성되는 상기 절연성 수지의 필렛 형성 영역에 설치되어 있음으로써, 상기 반도체 장치의 외형 사이즈를 작게 할 수 있음과 더불어, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 접속 위치 정밀도를 양호하게 유지하면서, 상기 솔더 레지스트 개구부 내에서의 상기 배선 패턴의 노출을 방지할 수 있다.
한편, 상기 마크 패턴이, 상기 솔더 레지스트 개구부의 내측에 설치되어 있는 경우, 상기 절연성 수지가, 상기 솔더 레지스트 개구부 전체면을 피복하고 있음으로써, 상기 솔더 레지스트 개구부내에서의 상기 배선 패턴의 노출을 방지할 수 있다. 따라서, 상기의 구성에 의하면, 상기 반도체 장치의 외형 사이즈를 작게 할 수 있음과 더불어, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 접속 위치 정밀도를 양호하게 유지하면서, 상기 솔더 레지스트 개구부내에서의 상기 배선 패턴의 노출을 방지할 수 있다.
또한, 상기 마크 패턴을 상기 솔더 레지스트 개구부의 외측에 형성하는 경우, 상기 마크 패턴을, 솔더 레지스트 개구부의 외측에 형성되는 상기 절연성 수지의 필렛 형성 영역에, 상기 절연성 수지에 의해 상기 마크 패턴의 상면 전체면이 피복되도록 배치하기 위해서는, 상기 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 상기 반도체 소자의 폭 방향에 서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 이들 각 선분을 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고, 상기 마크 패턴은, 상기 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여 형성되어 있는 것이 바람직하다.
또한, 상기 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 2변이 다른 변보다도 긴 대략 팔각형상을 갖고, 상기 마크 패턴은, 상기 반도체 소자의 각부에 대향하는 상기 솔더 레지스트 개구부의 사변에 대향하여 형성되어 있는 것이 바람직하다.
상기 마크 패턴을 상기 솔더 레지스트 개구부의 외측에 형성하는 경우, 상기 솔더 레지스트 개구부 및 마크 패턴이 상기 어느 하나의 구성을 갖도록 형성됨으로써, 상기 마크 패턴을, 상기 솔더 레지스트 개구부의 외측에 형성하는 경우에도, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역에 배치할 수 있음과 더불어, 상기 절연성 수지에 의한 피복 영역이 작아, 외형 사이즈가 보다 작은 반도체 장치를 제공할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 이상과 같이, 상기 절연성 기판상에, 상기 마크 패턴의 상면 전체면을 피복하도록 상기 절연성 수지를 배치하는 공정과, 상기 마크 패턴상의 절연성 수지를 거쳐서 상기 마크 패턴을 검출하여 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자를 위치 정렬하는 공정을 갖고 있기 때문에, 상기 마크 패턴의 검출이 저해되지 않고, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 위치 정렬을 양호한 접속 위치 정밀도로 행할 수 있다. 또한, 상기의 방법에 의하면, 상기 마크 패턴을, 상기 마크 패턴의 검출이 저해되지 않도록 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 형성할 필요가 없다. 이 때문에, 상기의 방법에 따르면, 상기 마크 패턴을, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 마크 패턴을 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다. 따라서, 상기의 방법에 따르면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은, 본 발명에 관한 상기 COF형의 반도체 장치를 제공할 수 있다고 하는 효과가 있다.
또한, 본 발명에 관한 배선 기판은, 이상과 같이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에, 상기 절연성 기판상에 실장되는 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있기 때문에, 상기 절연성 기판상에의 반도체 소자 실장시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
또한, 본 발명에 따르면, 이상과 같이, 상기 배선 기판이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 절연성 기판상에 실장되는 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 이들 각 선분을, 이들 선분끼리를 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고, 해당 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있음에 의해서도, 상기 절연성 기판상에의 반도체 소자 실장 시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 이상과 같이, 상기 절연성 기판상에, 상기 마크 패턴의 상면 전체면을 피복하도록 상기 절연성 수지를 배치하는 공정과, 상기 마크 패턴상의 절연성 수지를 거쳐서 상기 마크 패턴을 검출하여 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자를 위치 정렬하는 공정을 갖고 있기 때문에, 상기 마크 패턴의 검출이 저해되지 않고, 상기 반도체 소자의 접속용 단자와 배선 패턴의 접속용 단자와의 위치 정렬을, 양호한 접속 위치 정밀도로 행할 수 있다. 또한, 상기의 방법에 따르면, 상기 마크 패턴을, 상기 마크 패턴의 검출이 저해되지 않도록 예를 들면, 상기 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에, 상기 솔더 레지스트로부터 가능한 한 이격하여 형성할 필요가 없다. 이 때문에, 상기의 방법에 따르면, 상기 마크 패턴을, 상기 절연성 기판상에 있어서의 상기 절연성 수지에 의한 반도체 소자 실장 영역 또는 그 근방에 설치할 수 있기 때문에, 상기 반도체 장치의 외형을 작게 할 수 있음과 더불어, 상기 마크 패턴을 피하여 배선 패턴을 배치할 필요가 없어, 배선의 자유도를 높게 할 수 있다. 따라서, 상기의 방법에 따르면, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은, 본 발명에 관한 상기 COF형의 반도체 장치를 제공할 수 있다.
또한, 본 발명에 관한 배선 기판은, 이상과 같이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에, 상기 절연성 기판상에 실장되는 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있기 때문에, 상기 절연성 기판상에의 반도체 소자 실장시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
또한, 본 발명에 따르면, 이상과 같이, 상기 배선 기판이, 절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에 있어서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 절연성 기판상에 실장되는 반도체 소자의 길이 방향에 있어서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, 이들 각 선분을, 이들 선분끼리를 각각 연장했을 때에, 상호 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 상호 인접하는 상기 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고, 해당 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있음에 의해서도, 상기 절연성 기판상에의 반도체 소자 실장 시에, 절연성 수지에 의한 반도체 소자 실장 영역에, 그 상면 전체면이 상기 절연성 수지에 의해 피복된 상기 마크 패턴이 형성된 배선 기판을 용이하게 얻을 수 있다.
따라서, 상기의 각 구성에 따르면, 반도체 소자의 접속용 단자와, 배선 기판 에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은, 본 발명에 관한 상기 COF형의 반도체 장치에 적합하게 이용되는 배선 기판을 제공할 수 있다.
본 발명은 전술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 여러가지의 변경이 가능하고, 상이한 실시 형태에 각각 개시된 기술적 수단을 적절하게 조합하여 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
또한, 발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 사항과의 범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.
본 발명은, 반도체 소자의 접속용 단자와, 배선 기판에 있어서의 배선 패턴의 접속용 단자와의 접속 위치 정밀도가 양호하고, 또한 외형 사이즈가 작은 COF형의 반도체 장치 및 그 제조 방법 및 반도체 모듈 장치, 및 상기 반도체 장치에 적합하게 이용되는 배선 기판을 제공할 수 있다.

Claims (13)

  1. 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 개재하여 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속된 반도체 장치에 있어서,
    상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지로 피복되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 절연성 수지는, 상기 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부 전체면을 피복하고 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 마크 패턴은, 상기 절연성 기판상에서의 상기 절연성 수지에 의한 반도체 소자 실장 영역에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 절연성 수지는, 상기 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부 전체면을 피복하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 마크 패턴은, 상기 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 절연성 수지는, 상기 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부 전체면을 피복하고 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 마크 패턴은, 상기 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 외측에 형성되는 상기 절연성 수지의 필렛 형성 영역에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 솔더 레지스트 개구부는, 평면에서 보았을 때, (ⅰ) 상기 반도체 소자의 길이 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, (ⅱ) 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, (ⅲ) 서로 인접하는 상기 (ⅰ) 및 (ⅱ)의 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸인 형상을 갖고,
    상기 (ⅲ)의 연결부 구성 선분은, 상기 (ⅰ) 및 (ⅱ)의 각 선분을 각각 연장하였을 때에, 서로 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 서로 인접하는 상기 각 선분끼리를 연결하고 있고,
    상기 마크 패턴은, 상기 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 솔더 레지스트 개구부는, 평면에서 보았을 때, 상기 반도체 소자의 길이 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 2변이 다른 변보다도 긴 팔각형상을 갖고,
    상기 마크 패턴은, 상기 반도체 소자의 각부(角部)에 대향하는 상기 솔더 레지스트 개구부의 사변에 대향하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 반도체 장치를 구비하는 것을 특징으로 하는 반도체 모듈 장치.
  11. 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 통해서 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속되어 있고, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지로 피복되어 있는 반도체 장치의 제조 방법에 있어서,
    상기 절연성 기판상에, 상기 마크 패턴의 상면 전체면을 피복하도록 상기 절연성 수지를 배치하는 공정과,
    상기 마크 패턴상의 절연성 수지를 통하여 상기 마크 패턴을 검출하여 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자를 위치 정렬하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 개재하여 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속되어 있고, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지로 피복되어 있는 반도체 장치에 이용되는 배선 기판에 있어서,
    절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부의 내측에, 상기 절연성 기판상에 실장되는 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있는 것을 특징으로 하는 배선 기판.
  13. 절연성 기판상에 복수의 배선 패턴이 설치된 배선 기판과, 해당 배선 기판상에, 절연성 수지를 개재하여 실장된 반도체 소자를 구비하고, 상기 반도체 소자에 설치된 복수의 접속용 단자와 상기 배선 패턴의 각 접속용 단자가 전기적으로 접속되어 있고, 상기 절연성 기판상에, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고, 해당 마크 패턴은, 그 상면 전체면이 상기 절연성 수지로 피복되어 있는 반도체 장치에 이용되는 배선 기판에 있어서,
    절연성 기판상에 설치된 복수의 배선 패턴을 피복하는 솔더 레지스트에서의, 상기 배선 패턴의 접속용 단자를 노출시키는 솔더 레지스트 개구부는, 평면에서 보았을 때, (ⅰ) 상기 절연성 기판상에 실장되는 반도체 소자의 길이 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, (ⅱ) 상기 반도체 소자의 폭 방향에서의 상기 배선 패턴의 배치 영역을 따라 상기 배선 패턴과 각각 교차하도록 설치된 각 선분과, (ⅲ) 서로 인접하는 상기 (ⅰ) 및 (ⅱ)의 각 선분끼리를 연결하는 연결부 구성 선분으로 둘러싸여진 형상을 갖고,
    상기 (ⅲ)의 연결부 구성 선분은, 상기 (ⅰ) 및 (ⅱ)의 각 선분을 각각 연장했을 때, 서로 인접하는 선분의 연장선끼리가 교차하는 점보다도 내측을 통과하도록, 서로 인접하는 상기 각 선분끼리를 연결하고 있고,
    해당 솔더 레지스트 개구부의 외측에, 상기 연결부 구성 선분에 대향하여, 상기 반도체 소자의 접속용 단자와 상기 배선 패턴의 접속용 단자와의 위치 정렬용의 마크 패턴을 갖고 있는 것을 특징으로 하는 배선 기판.
KR1020050026003A 2004-03-30 2005-03-29 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판 KR100708364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004099768A JP4024773B2 (ja) 2004-03-30 2004-03-30 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JPJP-P-2004-00099768 2004-03-30

Publications (2)

Publication Number Publication Date
KR20060044927A KR20060044927A (ko) 2006-05-16
KR100708364B1 true KR100708364B1 (ko) 2007-04-17

Family

ID=35050069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026003A KR100708364B1 (ko) 2004-03-30 2005-03-29 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판

Country Status (5)

Country Link
US (2) US20050218513A1 (ko)
JP (1) JP4024773B2 (ko)
KR (1) KR100708364B1 (ko)
CN (1) CN100552929C (ko)
TW (1) TWI292682B (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP2007150089A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP5000310B2 (ja) * 2006-01-12 2012-08-15 新日鐵化学株式会社 Ｃｏｆ用積層板及びｃｏｆフィルムキャリアテープ並びに電子装置
JP4762749B2 (ja) * 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
CN101479846B (zh) * 2006-06-26 2011-11-23 皇家飞利浦电子股份有限公司 利用已形成的耦合件进行倒装互连
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
TWI457671B (zh) 2008-11-10 2014-10-21 Au Optronics Corp 平面顯示器之玻璃基板及顯示用之積體電路晶片
FR2913529B1 (fr) * 2007-03-09 2009-04-24 E2V Semiconductors Soc Par Act Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement
KR100924552B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
TWI372861B (en) * 2008-04-23 2012-09-21 Au Optronics Corp A substrate including check marks and a method of monitoring conductive glue on the substrate thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
CN101980071B (zh) * 2009-03-10 2012-07-04 华映光电股份有限公司 导线图案以及监控膜材贴附偏差的方法
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
CN101964339B (zh) * 2009-07-23 2012-08-08 日月光半导体制造股份有限公司 半导体封装件、其制造方法及重布芯片封装体的制造方法
TWI412818B (zh) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板及其走線結構
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
DE102011004921A1 (de) * 2011-03-01 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
JP5809500B2 (ja) * 2011-09-16 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
US8665407B2 (en) * 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
CN103135826B (zh) * 2011-11-27 2015-10-21 宸鸿科技(厦门)有限公司 触控感测装置及其制造方法
US8710681B2 (en) * 2012-05-31 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation rings for blocking the interface between package components and the respective molding compound
US8994898B2 (en) * 2012-10-18 2015-03-31 Shenzhen China Star Optoelectronics Technology Co., Ltd COF base tape and manufacturing method thereof and liquid crystal display module comprising same
WO2014155405A1 (ja) * 2013-03-25 2014-10-02 株式会社 東芝 配線ケーブルの接続構造、配線ケーブルの接続方法
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
JP6370652B2 (ja) * 2014-09-16 2018-08-08 東芝メモリ株式会社 半導体装置
CN104661430A (zh) * 2015-03-17 2015-05-27 京东方科技集团股份有限公司 一种对位标识、电路板和显示装置
TWI657362B (zh) * 2015-03-23 2019-04-21 群創光電股份有限公司 觸控裝置
US10325783B2 (en) * 2015-06-09 2019-06-18 Infineon Technologies Ag Semiconductor device including structure to control underfill material flow
EP3109016B1 (en) * 2015-06-25 2018-03-07 The Gillette Company LLC Heating element for a shaving razor
TR201806833T4 (tr) * 2015-06-25 2018-06-21 Gillette Co Llc Bir kişisel bakım ürününün montaj usulü.
KR102466959B1 (ko) * 2015-12-31 2022-11-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105702635B (zh) * 2016-03-07 2018-12-21 三星半导体(中国)研究开发有限公司 半导体封装件
US10652956B2 (en) 2016-06-22 2020-05-12 The Gillette Company Llc Personal consumer product with thermal control circuitry and methods thereof
EP3351358B1 (en) 2017-01-20 2019-11-20 The Gillette Company LLC Heating delivery element for a shaving razor
US20180254257A1 (en) * 2017-03-06 2018-09-06 Innolux Corporation Package structure and method of manufacturing package structure
KR101989946B1 (ko) * 2017-12-06 2019-06-14 주식회사 엘비루셈 정렬마크를 구비한 ｃｏｆ 패키지용 필름
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
USD874061S1 (en) 2018-03-30 2020-01-28 The Gillette Company Llc Shaving razor cartridge
BR112020020111A2 (pt) 2018-03-30 2021-01-26 The Gillette Company Llc cartucho para aparelho de barbear ou depilar
CN111819044B (zh) 2018-03-30 2022-09-16 吉列有限责任公司 具有枢转部分的剃刀柄部
US11123888B2 (en) 2018-03-30 2021-09-21 The Gillette Company Llc Razor handle with a pivoting portion
US11607820B2 (en) 2018-03-30 2023-03-21 The Gillette Company Llc Razor handle with movable members
CN111819048A (zh) 2018-03-30 2020-10-23 吉列有限责任公司 具有枢转部分的剃刀柄部
CN111867795B (zh) 2018-03-30 2022-03-18 吉列有限责任公司 剃刀柄部
US11691307B2 (en) 2018-03-30 2023-07-04 The Gillette Company Llc Razor handle with a pivoting portion
JP2021516136A (ja) 2018-03-30 2021-07-01 ザ ジレット カンパニー リミテッド ライアビリティ カンパニーＴｈｅ Ｇｉｌｌｅｔｔｅ Ｃｏｍｐａｎｙ Ｌｌｃ 可動部材を有するかみそりハンドル
EP3774237A1 (en) 2018-03-30 2021-02-17 The Gillette Company LLC Razor handle with movable members
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
CN110198596B (zh) * 2019-05-27 2021-07-06 上海天马微电子有限公司 一种连接电路板和显示装置
US11302614B2 (en) * 2019-08-23 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip on film and display device
TWI726441B (zh) * 2019-10-08 2021-05-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
CN110740571B (zh) * 2019-10-30 2021-05-11 武汉天马微电子有限公司 一种电路板
CN110868799A (zh) * 2019-11-15 2020-03-06 江苏上达电子有限公司 一种透明cof设计方法
TWI754194B (zh) * 2019-12-16 2022-02-01 頎邦科技股份有限公司 電路板
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板
WO2022005134A1 (ko) * 2020-07-03 2022-01-06 주식회사 아모센스 파워모듈
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構
CN112510015B (zh) * 2020-11-30 2024-02-20 武汉天马微电子有限公司 显示面板以及电子设备
TWI758160B (zh) * 2021-04-14 2022-03-11 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JPH10163588A (ja) 1996-12-03 1998-06-19 Sumitomo Kinzoku Erekutorodebaisu:Kk 回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3759703B2 (ja) 2001-07-17 2006-03-29 株式会社ルネサステクノロジ Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JP4211246B2 (ja) 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP3847693B2 (ja) * 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Ｃｏｆ半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JPH10163588A (ja) 1996-12-03 1998-06-19 Sumitomo Kinzoku Erekutorodebaisu:Kk 回路基板

Also Published As

Publication number Publication date
US20080251946A1 (en) 2008-10-16
KR20060044927A (ko) 2006-05-16
TW200601907A (en) 2006-01-01
TWI292682B (en) 2008-01-11
US20050218513A1 (en) 2005-10-06
JP2005286186A (ja) 2005-10-13
US7750457B2 (en) 2010-07-06
CN1677660A (zh) 2005-10-05
CN100552929C (zh) 2009-10-21
JP4024773B2 (ja) 2007-12-19

Similar Documents

Publication Publication Date Title
KR100708364B1 (ko) 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US7420282B2 (en) Connection structure for connecting semiconductor element and wiring board, and semiconductor device
US9620389B2 (en) Methods of fabricating tape film packages
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
CN115312393A (zh) 封装方法以及封装体
JP2006245396A (ja) 半導体装置及びその製造方法
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
JPH10261851A (ja) フレキシブル基板
JP3661693B2 (ja) 配線基板、積層配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3900249B2 (ja) 配線基板の接続方法、電気光学装置及びその製造方法並びに電子機器
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP2005129838A (ja) 回路基板、電子モジュール、回路基板の製造方法および電子モジュールの製造方法
KR100585143B1 (ko) 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
CN115274596A (zh) 一种芯片封装体及其制程方法和电子装置
CN101494208B (zh) 半导体组件封装体
CN117202474A (zh) 电路板、应用其的显示装置、及显示装置的制作方法
JP2005005306A (ja) 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
WO2014194025A1 (en) Techniques for chip scale packaging without solder mask
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP2009283767A (ja) 接続構造
JP2006179733A (ja) 多層配線基板およびその製造方法
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13