TWI726441B - 可撓性線路基板及薄膜覆晶封裝結構 - Google Patents
可撓性線路基板及薄膜覆晶封裝結構 Download PDFInfo
- Publication number
- TWI726441B TWI726441B TW108136392A TW108136392A TWI726441B TW I726441 B TWI726441 B TW I726441B TW 108136392 A TW108136392 A TW 108136392A TW 108136392 A TW108136392 A TW 108136392A TW I726441 B TWI726441 B TW I726441B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- minimum allowable
- flexible circuit
- line segment
- boundary
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一種可撓性線路基板,包括可撓性基材、多個引腳、防焊層以及至少一輔助圖案。可撓性基材定義有預定晶片設置區以及最小容許晶片設置區。最小容許晶片設置區位於預定晶片設置區內。多個引腳配置於可撓性基材上,且延伸入最小容許晶片設置區內。防焊層配置於可撓性基材上,且局部覆蓋多個引腳。防焊層具有開口。開口的邊界對位重疊於預定晶片設置區的邊界或最小容許晶片設置區的邊界至預定晶片設置區的邊界之間。輔助圖案配置於可撓性基材上,且位於預定晶片設置區的邊界或最小容許晶片設置區的邊界。一種薄膜覆晶封裝結構亦被揭露。
Description
本發明是有關於一種線路基板及封裝結構,且特別是有關於一種可撓性線路基板及薄膜覆晶封裝結構。
薄膜覆晶(Chip on Film, COF)封裝結構為常見的液晶顯示器的驅動晶片的封裝型態。一般而言,薄膜覆晶封裝結構的可撓性線路基板包括可撓性薄膜及位於其表面上的引腳和防焊層。防焊層(solder resist layer)局部覆蓋引腳,而僅裸露出晶片設置區及引腳與外部元件連接的部分,藉以達到預防引腳受損、被汙染或短路等問題的效果。
然而,在執行防焊層的塗佈或印刷工藝時,防焊材料可能會因流體特性或塗佈/印刷精準度差異而產生溢流的問題,造成防焊層超出預計形成的範圍。特別是防焊層在形成開口以定義出晶片設置區時,防焊材料容易聚積於開口的長邊與短邊的交會處(即晶片設置區的角落),過多的防焊材料因此溢流進入晶片設置區內。如此,易導致防焊層與晶片之間的間隙過狹,而影響封裝膠體填充進入晶片底部的順暢度。再者,溢流進入晶片設置區內的防焊材料也可能會影響晶片與引腳間的電性連接。因此,如何使薄膜覆晶封裝結構能減少防焊層溢流的問題,為本領域亟需解決的一門課題。
本發明提供一種可撓性線路基板,其能減少防焊層溢流並提升防焊層形成位置的精準度。
本發明提供一種薄膜覆晶封裝結構,其能避免封裝膠體包覆不完整以及提升電氣品質。
本發明的可撓性線路基板包括可撓性基材、多個引腳、防焊層以及至少一輔助圖案。可撓性基材定義有預定晶片設置區以及最小容許晶片設置區,且最小容許晶片設置區位於預定晶片設置區內。多個引腳配置於可撓性基材上,且多個引腳延伸入最小容許晶片設置區內。防焊層配置於可撓性基材上,且局部覆蓋多個引腳。防焊層具有開口,且開口的邊界對位重疊於預定晶片設置區的邊界或最小容許晶片設置區的邊界至預定晶片設置區的邊界之間。至少一輔助圖案配置於可撓性基材上,且至少一輔助圖案位於預定晶片設置區的邊界或最小容許晶片設置區的邊界。
本發明的薄膜覆晶封裝結構包括上述的可撓性線路基板以及晶片。晶片配置於可撓性線路基板上,且位於最小容許晶片設置區內。晶片電性連接多個引腳。
基於上述,由於本發明的可撓性線路基板及包括其的薄膜覆晶封裝結構可透過配置輔助圖案於預定晶片設置區或最小容許晶片設置區的邊界(尤其是角落),且使輔助圖案的第一線段與第二線段對應重疊預定晶片設置區或最小容許晶片設置區的邊界。藉此,輔助圖案可以避免防焊層的材料溢流入預定晶片設置區及/或最小容許晶片設置區內。如此一來,防焊層的開口的邊界可更精準地對位重疊預定晶片設置區的邊界,或以可容許的公差而介於預定晶片設置區與最小容許晶片設置區之間。因此,可撓性線路基板的防焊層與晶片之間可維持足夠的空間,避免過狹的空間阻擾封裝膠體順利流入晶片的底部的情況發生,藉以提升封裝膠體的填充品質。再者,引腳的內接端可確保不會被防焊層所覆蓋,避免了晶片與引腳之間的電性連接不良的問題,薄膜覆晶封裝結構的電氣品質可被提升。此外,輔助圖案可填補可撓性線路基板於預定晶片設置區及/或最小容許晶片設置區的角落處的未佈線空白,藉以提升可撓性線路基板的強度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件,以下段落將不再一一贅述。
圖1是本發明一實施例的可撓性基材的俯視示意圖。圖2是本發明一實施例的可撓性線路基板的俯視示意圖。圖3是圖2的區域R的局部放大剖面示意圖。請先參考圖1及圖2,在本實施例中,可撓性線路基板10包括可撓性基材100、多個引腳120、防焊層160(繪示於圖2)以及至少一輔助圖案200。在此需注意的是,為了圖式清楚及方便說明,圖1繪示的可撓性基材100上尚未配置防焊層160。圖2所繪示的可撓性線路基板10則包括防焊層160覆蓋可撓性基材100的部分表面及多個引腳120的部分,但未繪示晶片140(繪示於圖7)。在本實施例中,可撓性基材100的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚醯亞胺(Polyimide, PI)、聚醚(polyethersulfone, PES)、碳酸脂(polycarbonate, PC)或其他適合的可撓性材料,但本發明不以此為限。
在本實施例中,可撓性基材100上可定義有預定晶片設置區110以及最小容許晶片設置區130。最小容許晶片設置區130位於預定晶片設置區110內。在本實施例中,預定晶片設置區110可被定義為設置晶片140(繪示於圖7)所需的最適範圍。最小容許晶片設置區130可被定義為形成預定晶片設置區110時根據內公差(tolerance)所產生的區域。
詳細而言,如圖1所示,預定晶片設置區110的邊界包括第一長邊111以及第一短邊112。第一長邊111與第一短邊112分別對應晶片140的長邊及短邊。第一長邊111連接於第一短邊112而形成第一角落C1。在本實施例中,預定晶片設置區110例如是由兩個平行的第一長邊111與兩個平行的第一短邊112所圍繞而成的矩形,因此可具有四個第一角落C1,而第一角落C1大致呈直角,但本發明不以此為限。在其他實施例中,第一角落C1也可為圓角(即R角)。
最小容許晶片設置區130的邊界包括第二長邊131以及第二短邊132。第二長邊131與第二短邊132分別對應晶片140的長邊及短邊。第二長邊131連接於第二短邊132而形成第二角落C2。在本實施例中,最小容許晶片設置區130例如是由兩個平行的第二長邊131與兩個平行的第二短邊132所圍繞而成的矩形,因此可具有四個第二角落C2,而第二角落C2大致呈直角,但本發明不以此為限。在其他實施例中,第二角落C2也可為圓角(即R角)。
在本實施例中,多個引腳120配置於可撓性基材100上。這些引腳120可以沿著第一長邊111排列,且這些引腳120延伸入最小容許晶片設置區130內。舉例而言,引腳120例如包括內接端122配置於最小容許晶片設置區130內,以與晶片140電性連接。引腳120還可包括相對於內接端122的外接端124,外接端124位於可撓性基材100上遠離預定晶片設置區110的側邊,藉以與外部元件(未繪示)連接。在本實施例中,引腳120的材質包括金屬或金屬合金,例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成,但本發明不以此為限。
請參考圖2,可撓性線路基板10還包括防焊層160。防焊層160配置於可撓性基材100上,且局部覆蓋這些引腳120,以避免引腳120產生氧化、斷裂受損,並防止因異物覆著所導致之引腳120橋接等問題。在本實施例中,防焊層160可以覆蓋這些引腳120的部分,並裸露出內接端122及外接端124,以分別用於與晶片140和外部元件電性連接。防焊層160的材料例如是綠漆,但本發明不以此為限。在本實施例中,形成防焊層160的方法包括塗佈(coating)製程或印刷(printing)製程。
在本實施例中,防焊層160具有開口163以暴露出預定晶片設置區110及/或最小容許晶片設置區130。更具體而言,預定晶片設置區110是由防焊層160的開口163所界定。而根據形成防焊層160的開口163的容許偏差所設定的內公差值,進一步界定出最小容許晶片設置區130。換言之,預定晶片設置區110是預定形成防焊層160的開口163的範圍,而最小容許晶片設置區130是自預定晶片設置區110以一公差值向內縮而定義的範圍。因此,開口163的邊界對位重疊於預定晶片設置區110的邊界或最小容許晶片設置區130的邊界至預定晶片設置區110的邊界之間的任一位置皆視為符合規格。一般而言,最小容許晶片設置區130會大於晶片140的尺寸,使得晶片140與防焊層160之間維持一間距,以利後續封裝膠體180(標示於圖7)順利填充入晶片140的底部。舉例說明,當晶片140按照預定位置放置於預定晶片設置區110內時,晶片140的邊緣至預定晶片設置區110的邊界的最短距離為250微米,而若開口163的公差值設定為±150微米,則最小容許晶片設置區130即是由預定晶片設置區110的邊界向內縮150微米,也就是說晶片140的邊緣至最小容許晶片設置區130的邊界的最短距離為100微米。
如圖2所示,在本實施例中,開口163的邊界對位重疊於預定晶片設置區110的邊界。詳細而言,開口163的邊界包括第三長邊161以及第三短邊162。第三長邊161對位重疊於第一長邊111,且第三短邊162對位重疊於第一短邊112。從另一角度而言,開口163的邊界完全重疊於預定晶片設置區110的邊界,但本發明不以此為限。在一些實施例中,開口163的邊界也可以對位重疊於最小容許晶片設置區130的邊界至預定晶片設置區110的邊界之間。上述實施例將於後續段落中進行說明。
請參考圖1、圖2及圖3,在本實施例中,可撓性線路基板10更包括至少一輔助圖案200配置於可撓性基材100上。在本實施例中,輔助圖案200位於預定晶片設置區110的邊界,但本發明不以此為限。在一些實施例中,輔助圖案200也可以位於最小容許晶片設置區130的邊界。
詳細而言,在本實施例中,至少一輔助圖案200配置於第一角落C1。如圖1及圖2所示,輔助圖案200的數量例如為四個,以分別對應預定晶片設置區110的四個第一角落C1,但本發明不以此為限。在一些實施例中,輔助圖案200也可以配置為對應重疊第一長邊111或第一短邊112,且其數量可以為至少一個至四個或多於四個,視使用者的需求而決定。
在本實施例中,輔助圖案200的材質可與引腳120的材質相同或不同,包括金屬或金屬合金,例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成,但本發明不以此為限。在本實施例中,輔助圖案200與引腳120可以相同材質同時製作於可撓性基材100上。如此一來,輔助圖案200與引腳120可屬於同一膜層。藉此,可以簡化製程工藝,並節省製造成本。
詳細而言,如圖3所示,可撓性線路基板10的至少一輔助圖案200配置於第一角落C1。在本實施例中,至少一輔助圖案200可以為圖案化凸起結構230,圖案化凸起結構230構成相連的第一線段L1以及第二線段L2,且第一線段L1與第二線段L2在第一角落C1分別對應重疊第一長邊111與第一短邊112。更具體而言,圖案化凸起結構230的邊緣具有相連的第一內側壁231以及第二內側壁232。第一內側壁231可對應第一線段L1,而第二內側壁232可對應第二線段L2,進而使圖案化凸起結構230在俯視上可形成L形。第一內側壁231與第二內側壁232分別對應重疊第一長邊111與第一短邊112,也就是說,圖案化凸起結構230可位於預定晶片設置區110外,但本發明不以此為限。
在上述的設置下,至少一輔助圖案200可以設置於第一角落C1且圖案化凸起結構230構成的第一線段L1及第二線段L2(例如:第一內側壁221及第二內側壁222)可以對應重疊預定晶片設置區110的第一長邊111及第一短邊112。因此,形成防焊層160於可撓性基材100上時,防焊層160的材料可藉由圖案化凸起結構230的阻礙而不至於溢流入預定晶片設置區110內。藉此,可以降低防焊層160的材料進入預定晶片設置區110內的機率,而能更為精準地將防焊層160的開口163對位重疊於預定晶片設置區110。
簡言之,本實施例的可撓性線路基板10可透過配置輔助圖案200於預定晶片設置區110的角落,且使輔助圖案200的第一線段L1與第二線段L2對應重疊預定晶片設置區110的第一長邊111及第一短邊112。藉此,輔助圖案200可以阻礙防焊層160的材料溢流入預定晶片設置區110或最小容許晶片設置區130內。如此一來,防焊層160的開口163的第三長邊161及第三短邊162可更精準地對位重疊第一長邊111及第一短邊112,而達成將開口163對位重疊於預定晶片設置區110。因此,防焊層160不會因為溢流入預定晶片設置區110或最小容許晶片設置區130內而導致防焊層160與晶片140之間的空間過狹,進而影響封裝膠體180流入晶片140的底部的流暢度及降低封裝膠體180的包覆完整性。再者,引腳120的內接端122可確保不會被防焊層160所覆蓋,避免了晶片140與引腳120之間的電性連接不良的問題。此外,輔助圖案200可填補可撓性線路基板10於預定晶片設置區110及/或最小容許晶片設置區130的角落處的未佈線空白,藉以提升可撓性線路基板10的強度。
在此必須說明的是,以下實施例沿用上述實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明,關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖4是本發明另一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。請參考圖3及圖4,本實施例的可撓性線路基板10A類似於上述實施例的可撓性線路基板10,而其差別在於:至少一輔助圖案200的圖案化凸起結構230配置於第二角落C2。具體而言,圖案化凸起結構230第一內側壁231以及第二內側壁232分別對應重疊最小容許晶片設置區130的第二長邊131與第二短邊132,也就是說,圖案化凸起結構230可位於最小容許晶片設置區130與預定晶片設置區110之間,但本發明不以此為限。在上述的設置下,圖案化凸起結構230構成的第一線段L1及第二線段L2的L形圖案可在第二角落C2對應第二長邊131與第二短邊132。在上述的設置下,當防焊層160A的材料部分地溢流進入預定晶片設置區110內時,輔助圖案200可以阻擋防焊層160A的材料繼續溢流進入最小容許晶片設置區130內。如圖4所示,輔助圖案200的第一線段L1可以阻擋防焊層160A的開口163A的第三長邊161A繼續往最小容許晶片設置區130靠近,第二線段L2也可以阻擋第三短邊162A往最小容許晶片設置區130靠近,故可以避免防焊層160A進入最小容許晶片設置區130內或進一步覆蓋內接端122。藉此,本實施例的可撓性線路基板10A可以獲致與上述實施例相同的效果,故於此不再贅述。
圖5是本發明再一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。請參考圖3及圖5,本實施例的可撓性線路基板10B類似於上述實施例的可撓性線路基板10,而其差別在於:輔助圖案200 A具有圖案化開口220。圖案化開口220例如是將輔助圖案200A圖案化後所形成的開口,其可裸露出可撓性基材100。在本實施例中,圖案化開口220構成第一線段L1A以及第二線段L2A。舉例而言,圖案化開口220的邊緣具有相連的第一內側壁221以及第二內側壁222。第一內側壁221可對應第一線段L1A,而第二內側壁222可對應第二線段L2A,進而使圖案化開口220在俯視上可形成L形。在本實施例中,第一內側壁221對應重疊第一長邊111,而第二內側壁222對應重疊第一短邊112。如此一來,圖案化開口220構成的第一線段L1A及第二線段L2A的L形圖案可在第一角落C1對應重疊第一長邊111與第一短邊112。此外,如圖5所示,輔助圖案200 A的部分位於預定晶片設置區110內,且圖案化開口220可位於預定晶片設置區110外,但本發明不以此為限。在上述的設置下,防焊層160的材料在流經輔助圖案200A時,部分材料會填入圖案化開口220內,因此,防焊層160的材料除了可藉由輔助圖案200A的阻礙而減緩其流動之外,亦可藉由圖案化開口220的阻斷,使得防焊層160的材料不至於溢流進入預定晶片設置區110內。藉此,可以降低防焊層160的材料進入預定晶片設置區110內的機率,而能更為精準地將防焊層160的開口163的邊界對位重疊於預定晶片設置區110的邊界。本實施例的可撓性線路基板10B可以獲致與上述實施例相同的效果,故於此不再贅述。
圖6是本發明又一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。請參考圖4、圖5及圖6,本實施例的可撓性線路基板10C類似於上述實施例的可撓性線路基板10A、10B,而其差別在於:輔助圖案20同時包括配置於第一角落C1的輔助圖案200A以及配置於第二角落C2的輔助圖案200。在本實施例中,輔助圖案200A具有圖案化開口220且圖案化開口220構成第一線段L1A以及第二線段L2A。圖案化開口220構成的第一線段L1A及第二線段L2A可在第一角落C1對應重疊第一長邊111與第一短邊112。本實施例的輔助圖案200A的型式大致上與圖5所示之實施例相同,故於此不再贅述。輔助圖案200具有圖案化凸起結構230且圖案化凸起結構230構成第一線段L1與第二線段L2。圖案化凸起結構230構成的第一線段L1及第二線段L2可在第二角落C2對應重疊最小容許晶片設置區130的第二長邊131與第二短邊132。本實施例的輔助圖案200的型式大致上與圖4所示之實施例相同,故於此不再贅述。在本實施例中,配置於第一角落C1的輔助圖案200A為具有圖案化開口220的圖案,而配置於第二角落C2的輔助圖案200為具有圖案化凸起結構230的圖案,然而本發明對於配置於預定晶片設置區110的邊界的輔助圖案200A及配置於最小容許晶片設置區130的邊界的輔助圖案200的形式不以此為限。在上述的設置下,可藉由配置於第一角落C1的輔助圖案200A來阻礙防焊層160的材料進入預定晶片設置區110內,當防焊層160的材料因聚集過多量仍不慎流入預定晶片設置區110內時,可進一步透過配置於第二角落C2的輔助圖案200阻擋防焊層160的材料進入最小容許晶片設置區130內。藉此,本實施例的可撓性線路基板10C可以獲致與上述實施例相同的效果,故於此不再贅述。
圖7是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。請參考圖2、圖3及圖7,薄膜覆晶封裝結構1包括如圖2及圖3所示的可撓性線路基板10以及晶片140。在本實施例中,多個引腳120配置在可撓性基板100上,且防焊層160覆蓋引腳120的部分。晶片140配置於可撓性線路基板10上,且位於最小容許晶片設置區130內。具體而言,晶片140配置於可撓性基材100上,並在最小容許晶片設置區130內與多個引腳120電性連接。晶片140的主動面上可具有多個凸塊142,且晶片140可透過凸塊142電性連接至引腳120的內接端122。在本實施例中,晶片140可例如是驅動晶片等。凸塊142的材質包括金屬或金屬合金,例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成,但本發明不以此為限。
此外,本實施例的輔助圖案200與引腳120可為同一膜層製作。如此一來,除了可以簡化製程,節省製作成本,輔助圖案200的配置也不會影響晶片140的配置工藝,進而能提升薄膜覆晶封裝結構1的結構可靠性及電性。
如圖7所示,薄膜覆晶封裝結構1還包括了封裝膠體180填充於可撓性基材100與晶片140之間,以覆蓋引腳120的內接端122與晶片140的凸塊142間的電性接點。舉例而言,封裝膠體180可以點膠方式沿著晶片140的周緣塗佈,經過防焊層160與晶片140之間的間隙流入晶片140的底部。更具體而言,封裝膠體180覆蓋預定晶片設置區110,並且也可局部覆蓋晶片140的側面。封裝膠體180還可以覆蓋防焊層160的部分,但本發明不以此為限。封裝膠體180的材料例如是環氧樹脂基礎的底部填充材,但不以此為限。由於輔助圖案200可避免防焊層160溢流進入預定晶片設置區110及/或最小容許晶片設置區130內,而使得防焊層160與晶片140之間可維持足夠空間,而不至於干擾封裝膠體180流動,因此,封裝膠體180可順利填充入晶片140的底部。此外,防焊層160不會因為溢流入最小容許晶片設置區130內而影響晶片140的凸塊142與內接端122之間的電性連接,進而使薄膜覆晶封裝結構1具有優良的電氣品質。
綜上所述,本發明的可撓性線路基板及包括其的薄膜覆晶封裝結構,可透過配置輔助圖案於預定晶片設置區或最小容許晶片設置區的邊界(尤其是角落),且使輔助圖案的第一線段與第二線段對應重疊預定晶片設置區或最小容許晶片設置區的邊界。藉此,輔助圖案可以避免防焊層的材料溢流入預定晶片設置區及/或最小容許晶片設置區內。如此一來,防焊層的開口的邊界可更精準地對位重疊預定晶片設置區的邊界,或以可容許的公差而介於預定晶片設置區與最小容許晶片設置區之間。因此,可撓性線路基板的防焊層與晶片之間可維持足夠的空間,避免過狹的空間阻擾封裝膠體順利流入晶片的底部的情況發生,藉以提升封裝膠體的填充品質。再者,引腳的內接端可確保不會被防焊層所覆蓋,避免了晶片與引腳之間的電性連接不良的問題,薄膜覆晶封裝結構的電氣品質可被提升。此外,輔助圖案可填補可撓性線路基板於預定晶片設置區及/或最小容許晶片設置區的角落處的未佈線空白,藉以提升可撓性線路基板的強度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1:薄膜覆晶封裝結構
10、10A、10B、10C:可撓性線路基板
100:可撓性基材
110:預定晶片設置區
111:第一長邊
112:第一短邊
120:引腳
122:內接端
124:外接端
130:最小容許晶片設置區
131:第二長邊
132:第二短邊
140:晶片
142:凸塊
160、160A:防焊層
161、161A:第三長邊
162、162A:第三短邊
163、163A:開口
180:封裝膠體
20、200、200A:輔助圖案
220:圖案化開口
221、231:第一內側壁
222、232:第二內側壁
230:圖案化凸起結構
C1:第一角落
C2:第二角落
D1:第一距離
D2:第二距離
L1、L1A:第一線段
L2、L2A:第二線段
R:區域
圖1是本發明一實施例的可撓性基材的俯視示意圖。
圖2是本發明一實施例的可撓性線路基板的俯視示意圖。
圖3是圖2的區域R的局部放大剖面示意圖。
圖4是本發明另一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。
圖5是本發明再一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。
圖6是本發明又一實施例的可撓性線路基板的區域R的局部放大剖面示意圖。
圖7是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。
10:可撓性線路基板
100:可撓性基材
110:預定晶片設置區
111:第一長邊
112:第一短邊
120:引腳
122:內接端
124:外接端
130:最小容許晶片設置區
131:第二長邊
132:第二短邊
160:防焊層
161:第三長邊
162:第三短邊
163:開口
200:輔助圖案
C1:第一角落
C2:第二角落
R:區域
Claims (8)
- 一種可撓性線路基板,包括:可撓性基材,定義有預定晶片設置區以及最小容許晶片設置區,所述最小容許晶片設置區位於所述預定晶片設置區內,且所述最小容許晶片設置區大於晶片的尺寸;多個引腳,配置於所述可撓性基材上,所述多個引腳延伸入所述最小容許晶片設置區內;防焊層,配置於所述可撓性基材上,且局部覆蓋所述多個引腳,所述防焊層具有開口,所述開口的邊界對位重疊於所述預定晶片設置區的邊界或所述最小容許晶片設置區的邊界至所述預定晶片設置區的邊界之間;以及至少一輔助圖案,配置於所述可撓性基材上,所述至少一輔助圖案位於所述預定晶片設置區的邊界或所述最小容許晶片設置區的邊界,其中所述預定晶片設置區的邊界包括第一長邊以及第一短邊,所述第一長邊連接於所述第一短邊而形成第一角落,所述最小容許晶片設置區的邊界包括第二長邊以及第二短邊,所述第二長邊連接於所述第二短邊而形成第二角落,其中所述至少一輔助圖案具有相連的第一線段以及第二線段,所述第一線段與所述第二線段分別對應重疊所述第一長邊與所述第一短邊或分別對應重疊所述第二長邊與所述第二短邊,所述第一線段的長度小於所述第二長邊的長度,所述第二線段的長 度小於所述第二短邊的長度。
- 如申請專利範圍第1項所述的可撓性線路基板,其中所述至少一輔助圖案配置於所述第一角落或所述第二角落。
- 如申請專利範圍第1項所述的可撓性線路基板,其中所述至少一輔助圖案具有圖案化凸起結構,所述圖案化凸起結構構成所述第一線段與所述第二線段。
- 如申請專利範圍第3項所述的可撓性線路基板,其中所述圖案化凸起結構的邊緣具有相連的第一內側壁以及第二內側壁,所述第一內側壁與所述第二內側壁分別對應重疊所述第一長邊與所述第一短邊或分別對應重疊所述第二長邊與所述第二短邊。
- 如申請專利範圍第1項所述的可撓性線路基板,其中所述至少一輔助圖案具有圖案化開口,所述圖案化開口構成所述第一線段與所述第二線段。
- 如申請專利範圍第5項所述的可撓性線路基板,其中所述圖案化開口的邊緣具有相連的第一內側壁以及第二內側壁,所述第一內側壁與所述第二內側壁分別對應重疊所述第一長邊與所述第一短邊或分別對應重疊所述第二長邊與所述第二短邊。
- 如申請專利範圍第1項所述的可撓性線路基板,其中所述多個引腳與所述至少一輔助圖案的材質包括金屬或金屬合金。
- 一種薄膜覆晶封裝結構,包括:如申請專利範圍第1項至第7項中任一項所述的可撓性線路 基板;以及晶片,配置於所述可撓性線路基板上,且位於所述最小容許晶片設置區內,其中所述晶片電性連接所述多個引腳。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108136392A TWI726441B (zh) | 2019-10-08 | 2019-10-08 | 可撓性線路基板及薄膜覆晶封裝結構 |
CN201911190092.3A CN112638025B (zh) | 2019-10-08 | 2019-11-28 | 可挠性线路基板及薄膜覆晶封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108136392A TWI726441B (zh) | 2019-10-08 | 2019-10-08 | 可撓性線路基板及薄膜覆晶封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202115854A TW202115854A (zh) | 2021-04-16 |
TWI726441B true TWI726441B (zh) | 2021-05-01 |
Family
ID=75283665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108136392A TWI726441B (zh) | 2019-10-08 | 2019-10-08 | 可撓性線路基板及薄膜覆晶封裝結構 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112638025B (zh) |
TW (1) | TWI726441B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101231983A (zh) * | 2007-01-23 | 2008-07-30 | 南茂科技股份有限公司 | 薄膜覆晶封装基板 |
TW201545284A (zh) * | 2014-05-26 | 2015-12-01 | Chipmos Technologies Inc | 薄膜覆晶封裝結構及其可撓性線路載板 |
TWM563659U (zh) * | 2018-01-26 | 2018-07-11 | 奕力科技股份有限公司 | 薄膜覆晶封裝結構 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175113A (ja) * | 2003-12-10 | 2005-06-30 | Fdk Corp | フリップチップ実装用プリント配線基板 |
JP4024773B2 (ja) * | 2004-03-30 | 2007-12-19 | シャープ株式会社 | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 |
CN1949487A (zh) * | 2005-10-10 | 2007-04-18 | 南茂科技股份有限公司 | 可防止密封材料溢流的膜上倒装片封装结构 |
TW200735317A (en) * | 2006-03-14 | 2007-09-16 | Novatek Microelectronics Corp | Tape |
JP4287882B2 (ja) * | 2007-01-22 | 2009-07-01 | シャープ株式会社 | フレキシブル基板及び半導体装置 |
CN101552245B (zh) * | 2008-04-03 | 2010-12-01 | 南茂科技股份有限公司 | 覆晶封装制程 |
TWI567892B (zh) * | 2015-05-13 | 2017-01-21 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構及封裝模組 |
CN206282825U (zh) * | 2016-12-21 | 2017-06-27 | 颀中科技(苏州)有限公司 | 覆晶封装结构 |
TW201919166A (zh) * | 2017-11-09 | 2019-05-16 | 瑞鼎科技股份有限公司 | 薄膜覆晶封裝結構 |
-
2019
- 2019-10-08 TW TW108136392A patent/TWI726441B/zh active
- 2019-11-28 CN CN201911190092.3A patent/CN112638025B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101231983A (zh) * | 2007-01-23 | 2008-07-30 | 南茂科技股份有限公司 | 薄膜覆晶封装基板 |
TW201545284A (zh) * | 2014-05-26 | 2015-12-01 | Chipmos Technologies Inc | 薄膜覆晶封裝結構及其可撓性線路載板 |
TWM563659U (zh) * | 2018-01-26 | 2018-07-11 | 奕力科技股份有限公司 | 薄膜覆晶封裝結構 |
Also Published As
Publication number | Publication date |
---|---|
TW202115854A (zh) | 2021-04-16 |
CN112638025B (zh) | 2022-10-21 |
CN112638025A (zh) | 2021-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100452903B1 (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
JP4024773B2 (ja) | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 | |
JP2007053331A (ja) | テープ配線基板と、それを用いたテープパッケージ及び平板表示装置 | |
JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
TWI567892B (zh) | 薄膜覆晶封裝結構及封裝模組 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
TWI726441B (zh) | 可撓性線路基板及薄膜覆晶封裝結構 | |
TWI556366B (zh) | 薄膜覆晶封裝結構及其可撓性線路載板 | |
TWI662672B (zh) | 薄膜覆晶封裝結構 | |
TW201444041A (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
TWI726675B (zh) | 薄膜覆晶封裝結構 | |
JPH10289924A (ja) | テープキャリアパッケージ | |
TWI447889B (zh) | 晶片封裝結構 | |
TWI618212B (zh) | 薄膜覆晶封裝結構 | |
JP2017157642A (ja) | 実装構造及びモジュール | |
TWI804103B (zh) | 薄膜覆晶封裝結構 | |
JP2004214255A (ja) | 電子部品の接続構造 | |
TW441059B (en) | Semiconductor package substrate structure | |
TWI760737B (zh) | 可撓性線路基板及薄膜覆晶封裝結構 | |
JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 | |
TWI841230B (zh) | 可撓性線路基板及薄膜覆晶封裝結構 | |
JP3759703B2 (ja) | Cofフィルムを用いた半導体装置及びその製造方法 | |
JP3567227B2 (ja) | 半導体集積回路装置 | |
TW201537713A (zh) | 薄膜覆晶封裝結構 | |
JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 |