KR100608111B1 - 센싱온도를 조절할 수 있는 온도센서 - Google Patents

센싱온도를 조절할 수 있는 온도센서 Download PDF

Info

Publication number
KR100608111B1
KR100608111B1 KR1020050011209A KR20050011209A KR100608111B1 KR 100608111 B1 KR100608111 B1 KR 100608111B1 KR 1020050011209 A KR1020050011209 A KR 1020050011209A KR 20050011209 A KR20050011209 A KR 20050011209A KR 100608111 B1 KR100608111 B1 KR 100608111B1
Authority
KR
South Korea
Prior art keywords
offset
output signal
voltage
differential output
control signal
Prior art date
Application number
KR1020050011209A
Other languages
English (en)
Inventor
서영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011209A priority Critical patent/KR100608111B1/ko
Priority to US11/337,498 priority patent/US7455452B2/en
Application granted granted Critical
Publication of KR100608111B1 publication Critical patent/KR100608111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

옵셋을 제어할 수 있는 차동증폭기를 구비한 온도센서가 개시되어 있다. 온도 센서는 기준전압 발생회로, 센싱온도 조절회로, 및 제 1 차동증폭기를 구비한다. 기준전압 발생회로는 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시킨다. 센싱온도 조절회로는 제 1 제어신호에 응답하여 증폭기 옵셋을 조절하고 기준전압과 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시킨다. 제 1 차동증폭기는 제 1 차동 출력신호와 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시킨다. 따라서, 온도 센서는 감지온도를 다양하게 변화시킬 수 있다.

Description

센싱온도를 조절할 수 있는 온도센서{TEMPERATURE SENSOR CAPABLE OF ADJUSTING SENSING TEMPERATURE}
도 1은 종래 기술에 따른 온도센서를 나타내는 회로도이다.
도 2a와 도 2b는 도 1의 온도센서의 주요부분의 파형을 나타내는 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 온도센서를 나타내는 회로도이다.
도 4는 도 3의 온도센서에서 센싱온도 조절회로의 일례를 나타내는 도면이다.
도 5는 도 4의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 6a 내지 도 6d는 도 5의 온도센서의 주요부분의 파형을 나타내는 도면이다.
도 7은 본 발명의 제 2 실시예에 따른 온도센서를 나타내는 회로도이다.
도 8은 도 7의 온도센서 내에 있는 센싱온도 조절회로의 일례를 나타내는 도면이다.
도 9는 도 8의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 10과 도 11은 도 8의 센싱온도 조절회로 내에 있는 옵셋 설정회로들을 나타내는 도면이다.
도 12는 도 7의 온도센서에서 옵셋 제어신호의 코드의 변화에 따른 센싱온도 의 변화를 나타내는 그래프이다.
도 13은 본 발명의 제 3 실시예에 따른 온도센서를 나타내는 회로도이다.
도 14는 도 13의 온도센서 내에 있는 센싱온도 조절회로의 일례를 나타내는 도면이다.
도 15는 도 14의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 16은 도 13의 온도센서의 히스테리시스 특성을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 기준전압 발생회로
200, 400, 500 : 센싱온도 조절회로
210, 220, 300, 410, 420 : 차동증폭기
230, 430 : 옵셋 상향 조절회로
240, 440 : 옵셋 하향 조절회로
450, 460 : 옵셋 설정회로
본 발명은 온도센서에 관한 것으로, 특히 센싱온도를 선형적으로 변화시킬 수 있는 온도센서에 관한 것이다.
온도센서는 주위의 온도를 감지하는 장치이다. 주위의 온도의 변화에 따라서 반도체 집적회로 내에 있는 회로 블록들의 동작조건을 조절할 필요가 생길 수 있 다. 예를 들면, 모바일 제품에 사용되는 DRAM(Dynamic Random Access Memory)에서 주위온도의 변화에 따라 리프레쉬 주기(refresh period)를 바꿀 필요가 생긴다.
도 1은 종래 기술에 따른 온도센서를 나타내는 회로도이다.
도 1을 참조하면, 온도센서는 기준전압 발생회로(10)와 차동증폭기들(20, 30, 40)을 구비한다. 기준전압 발생회로(10)는 이 기술분야의 통상의 지식을 가진자에게 잘 알려진 밴드갭(bandgap) 기준전압 발생회로이다. NMOS 트랜지스터들(MN1, MN2), 저항(RR), 및 다이오드들(D1, D2)이 이루는 루프에 의해 기준전류 IR이 결정된다. 다이오드(D1)와 다이오드(D2)의 사이즈 비가 M:1일 때, 저항(RR)을 통해 흐르는 전류, 즉 기준전류(IR)는 IR= kㆍT/qㆍln(M)/RR로 표현할 수 있다. 여기서 k는 볼쯔만 상수, T는 절대온도, q는 전자(electron)의 전하량을 나타낸다. 즉, 기준전류(IR)는 절대온도에 비례하여 증가한다. 그리고, NMOS 트랜지스터(MN2)의 게이트와 NMOS 트랜지스터(MN3)의 게이트가 동일한 바이어스 전압에 연결되어 있고, 이 게이트 바이어스 전압은 온도가 증가함에 따라 감소함으로, 저항들(R1, R2)을 통해 흐르는 전류(IA)는 절대온도에 비례하여 감소한다. 도 2a에는 온도와 이들 전류(IR과 IA)와의 관계가 나타나 있고, 도 2b에는 기준전압(OREF)과 온도센싱전압(OTA)과의 관계가 나타나 있다. IR은 온도의 증가에 따라 증가하고 있으며, IA는 온도의 증가에 따라 감소하고 있다. 도 2b를 참조하면, 기준전압(OREF)과 온도센싱전압(OTA)은 서로 다른 기울기를 가지고 온도의 증가에 따라 증가하고 있음을 알 수 있다. 도 2b에서, OREF의 그래프와 OTA의 그래프가 만나는 지점의 온도가 센싱온도(TS)이다.
다시 도 1을 참조하면, 기준전압 발생회로(10)의 출력신호인 온도센싱전압(OTA)과 기준 출력전압(OREF)은 차동증폭기들(20, 30, 40)에 의해 비교되고 증폭되어 출력전압(TOUT)이 발생된다. 온도센싱전압(OTA)이 기준 출력전압(OREF)보다 커지면 출력전압(TOUT)은 증가하고, 온도센싱전압(OTA)이 기준 출력전압(OREF)보다 작아지면 출력전압(TOUT)은 감소한다. 출력전압(TOUT)이 증가하면 주위의 온도가 현재 설정된 센싱온도보다 높다는 것을 의미하고, 출력전압(TOUT)이 감소하면 주위의 온도가 현재 설정된 센싱온도보다 낮다는 것을 의미한다.
도 1에 도시된 바와 같은 종래의 온도센서는 저항 스트링(R1 ~ R6)의 저항 값을 조절하여 센싱온도를 조절한다. 저항 스트링(R1 ~ R6)의 저항 값은 저항들(R3 ~ R6) 각각에 병렬 연결되어 있는 MOS 트랜지스터들(MN4 ~ MN7)을 스위칭하여 조절한다. 그런데, 저항 값을 조절하여 센싱온도를 조절하면 저항 값의 변화에 따른 센싱온도는 비선형적으로 변화하게 된다. 따라서, 도 1의 온도 센서는 주로 두 개의 온도조건에서 온도센서를 테스트하는 경우에 대해서 사용하였다.
따라서, 감지하려는 센싱온도를 다양하게 변화시킬 수 있는 온도 센서가 요구된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 센싱온도를 다양하게 변화시킬 수 있는 온도 센서를 제공하는 것이다.
본 발명의 다른 목적은 센싱온도를 선형적으로 변화시킬 수 있는 온도 센서를 제공하는 것이다.
본 발명의 다른 목적은 센싱온도를 선형적으로 변화시킬 수 있는 온도 센싱 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 온도센서는 기준전압 발생회로, 센싱온도 조절회로, 및 제 1 차동증폭기를 구비한다.
기준전압 발생회로는 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시킨다.
센싱온도 조절회로는 제 1 제어신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시킨다.
제 1 차동증폭기는 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시킨다.
본 발명의 다른 하나의 실시형태에 따른 온도센서는 기준전압 발생회로, 센싱온도 조절회로, 및 제 1 차동증폭기를 구비한다.
기준전압 발생회로는 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시킨다.
센싱온도 조절회로는 제 1 제어신호 및 N 비트 디지털 코드에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호와 제 2 차동 출력신호를 발생시킨다.
제 1 차동증폭기는 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시킨다.
본 발명의 또 다른 하나의 실시형태에 따른 온도센서는 기준전압 발생회로, 센싱온도 조절회로, 및 제 1 차동증폭기를 구비한다.
기준전압 발생회로는 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시킨다.
센싱온도 조절회로는 센서 출력신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시킨다.
제 1 차동증폭기는 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 상기 센서 출력신호를 발생시킨다.
본 발명의 하나의 실시형태에 따른 온도 센싱 방법은 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계; 제 1 제어신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 단계; 및 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 단계를 구비한다.
상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는 상기 제 1 제어신호에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키는 단계; 상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호에 응 답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 단계; 상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및 상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함한다.
본 발명의 다른 하나의 실시형태에 따른 온도 센싱 방법은 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계; 제 1 제어신호 및 N 비트 디지털 코드에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호와 제 2 차동 출력신호를 발생시키는 단계; 및 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 단계를 포함한다.
상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는 상기 기준전압과 상기 N 비트 디지털 코드에 응답하여 옵셋 조절량을 설정하는 제 1 옵셋 전류를 발생시키는 단계; 상기 제 1 제어신호 및 상기 제 1 옵셋 전류에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키는 단계; 상기 온도센싱전압과 상기 N 비트 디지털 코드에 응답하여 상기 옵셋 조절량을 설정하는 제 2 옵셋 전류를 발생시키는 단계; 상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호 및 상기 제 2 옵셋 전류에 응답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 단계; 상기 제 1 옵셋 조절신호와 상기 제 2 옵 셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및 상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함한다.
본 발명의 또 다른 하나의 실시형태에 따른 온도 센싱 방법은 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계; 센서 출력신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 단계; 및 상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 상기 센서 출력신호를 발생시키는 단계를 포함한다.
상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는 상기 센서 출력신호에 응답하여 상기 증폭기 옵셋을 조절하는 옵셋 조절신호를 발생시키는 단계; 상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및 상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 온도센서를 나타내는 회로도이다. 도 3을 참조하면, 온도센서는 기준전압 발생회로(100), 센싱온도 조절회로(200), 및 차동증폭기(300)를 구비한다. 또한, 온도센서는 래치 회로(LAT1)와 인버터(INV1)를 더 구비할 수 있다.
기준전압 발생회로(100)는 온도의 변화에 대해 제 1 기울기를 가지고 변화하는 기준전압(OREF)과 온도의 변화에 대해 제 2 기울기를 가지고 변화하는 온도센싱전압(OTA)을 발생시킨다.
센싱온도 조절회로(200)는 제어신호(CS)와 반전 제어신호(CSB)에 응답하여 증폭기 옵셋을 조절하고 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 1 차동 출력신호(DIFO1) 및 제 1 차동 출력신호(DIFO1)와 위상이 반대인 제 2 차동 출력신호(DIFO2)를 발생시킨다.
차동증폭기(300)는 제 1 차동 출력신호(DIFO1)와 제 2 차동 출력신호(DIFO2)의 차이를 증폭한다.
래치 회로(LAT1)는 차동증폭기(300)는 신호를 래치하고, 인버터(INV1)는 래치 회로(LAT1)의 출력신호를 반전시킨다.
도 4는 도 3의 온도센서에서 센싱온도 조절회로의 일례를 나타내는 도면이다. 도 4를 참조하면, 센싱온도 조절회로(200)는 옵셋 상향 조절회로(230), 옵셋 하향 조절회로(240), 차동증폭기(210), 및 차동증폭기(220)를 구비한다.
옵셋 상향 조절회로(230)는 제어신호(CS)에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호(OCCO1)를 발생시킨다. 옵셋 하향 조절회로(240)는 반전 제어신호(CSB)에 응답하여 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호(OCCO2)를 발생시킨다. 차동증폭기(210)는 제 1 옵셋 조절신호(OCCO1)와 제 2 옵셋 조절신호(OCCO2)에 응답하여 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 1 차동 출력신호(DIFO1)를 발생시킨다. 차동증폭기(220)는 제 1 옵셋 조절신호(OCCO1)와 제 2 옵셋 조절신호(OCCO2)에 응답하여 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 2 차동 출력신호(DIFO2)를 발생시킨다.
차동증폭기(210)는 온도센싱전압(OTA)을 수신하는 반전 입력단자와 기준전압(OREF)을 수신하는 비반전 입력단자와 제 1 차동 출력신호(DIFO1)가 출력되는 출력단자를 갖는다. 차동증폭기(220)는 기준전압(OREF)을 수신하는 반전 입력단자와 온도센싱전압(OTA)을 수신하는 비반전 입력단자와 제 2 차동 출력신호(DIFO2)가 출력되는 출력단자를 갖는다.
도 5는 도 4의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 5를 참조하면, 차동증폭기(220)는 PMOS 트랜지스터들(MP13, MP14), 및 NMOS 트랜지스터들(MN13, MN14)을 구비한다. PMOS 트랜지스터(MP13)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트와 차동 출력신호(DIFO1)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP14)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN13)는 PMOS 트랜지스터(MP13)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP14)의 드레인에 연결된 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN14)는 PMOS 트랜지스터(MP14)의 드레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
차동증폭기(210)는 PMOS 트랜지스터들(MP11, MP12), 및 NMOS 트랜지스터들 (MN11, MN12)을 구비한다. PMOS 트랜지스터(MP11)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트와 차동 출력신호(DIFO2)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP12)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN11)는 PMOS 트랜지스터(MP11)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP12)의 드레인에 연결된 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN12)는 PMOS 트랜지스터(MP12)의 드레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
NMOS 트랜지스터(MN11)의 드레인과 NMOS 트랜지스터(MN14)의 드레인에 제 1 옵셋 조절신호(OCCO1)가 입력되고, NMOS 트랜지스터(MN12)의 드레인과 NMOS 트랜지스터(MN13)의 드레인에 제 2 옵셋 조절신호(OCCO2)가 입력된다.
옵셋 상향 조절회로(230)는 NMOS 트랜지스터(MN17)와 NMOS 트랜지스터(MN18)를 구비한다. NMOS 트랜지스터(MN17)는 NMOS 트랜지스터(MN11)의 드레인에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN18)는 NMOS 트랜지스터(MN14)의 드레인에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다.
옵셋 하향 조절회로(240)는 NMOS 트랜지스터(MN15)와 NMOS 트랜지스터(MN16)를 구비한다. NMOS 트랜지스터(MN15)는 NMOS 트랜지스터(MN12)의 드레인에 연결된 드레인과 반전 제어신호(CSB)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN16)는 NMOS 트랜지스터(MN13)의 드레인에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다.
도 6a 내지 도 6d는 도 5의 온도센서의 주요부분의 파형을 나타내는 도면이다.
도 6a를 참조하면, 기준전압(OREF)과 온도센싱전압(OTA)은 서로 다른 기울기를 가지고 온도의 증가에 따라 증가하고 있음을 알 수 있다. 도 6b에서, OREF의 그래프와 OTA의 그래프가 만나는 지점의 온도가 센싱온도이며, 센싱온도는 약 45℃이다.
도 6b는 제어신호(CS)와 반전 제어신호(CSB)가 모두 로직 "0"인 경우 센싱온도 조절회로(200)의 두 출력인 차동 출력신호들(DIFO1, DIFO2)의 파형을 온도에 대해 나타낸 그래프이다. 도 6b의 그래프에서, 차동 출력신호들(DIFO1, DIFO2)이 서로 만나는 점의 온도가 센싱온도이며, 센싱온도는 약 45℃임을 알 수 있다.
도 6c는 제어신호(CS)는 로직 "1"이고 반전 제어신호(CSB)는 로직 "0"인 경우 센싱온도 조절회로(200)의 두 출력인 차동 출력신호들(DIFO1, DIFO2)의 파형을 온도에 대해 나타낸 그래프이다. 도 6c의 그래프에서, 센싱온도는 약 110℃임을 알 수 있다. 도 4를 다시 참조하면, 제어신호(CS)는 로직 "1"이고 반전 제어신호(CSB)는 로직 "0"이면, 옵셋 상향 조절회로(230)가 동작을 하며 센싱온도가 증가한다.
도 6d는 제어신호(CS)는 로직 "0"이고 반전 제어신호(CSB)는 로직 "1"인 경우 센싱온도 조절회로(200)의 두 출력인 차동 출력신호들(DIFO1, DIFO2)의 파형을 온도에 대해 나타낸 그래프이다. 도 6d의 그래프에서, 센싱온도는 약 -30℃임을 알 수 있다. 도 4를 다시 참조하면, 제어신호(CS)는 로직 "0"이고 반전 제어신호(CSB)는 로직 "1"이면, 옵셋 하향 조절회로(240)가 동작을 하며 센싱온도가 감소한다.
이하, 도 3 내지 도 6d를 참조하여 본 발명의 제 1 실시예에 따른 온도센서의 동작을 설명한다.
기준전압 발생회로(100)에서 발생되는 기준전압(OREF)과 온도센싱전압(OTA)은 서로 다른 기울기를 가지고 온도에 따라 변화한다. 따라서, 이 두 변수(parameter)는 어떤 온도에서 일치하는데, 이 일치하는 온도가 센싱온도이다. 기준전압(OREF)과 온도센싱전압(OTA)이 일치하는지의 판단은 센싱온도 조절회로(200)에서 이루어진다. 온도센싱전압(OTA)이 기준전압(OREF)과 비교하여 증가할 때, 차동 출력신호(DIFO1)는 감소하고 차동 출력신호(DIFO2)는 증가한다. 차동 출력신호(DIFO1)와 차동 출력신호(DIFO2)는 차동증폭기(300)에 의해 반전 증폭되므로 온도센싱전압(OTA)이 기준전압(OREF)보다 클 때 센서 출력신호(TOUT)는 증가한다. 즉, 센서 출력신호(TOUT)가 증가하면 온도센싱전압(OTA)이 기준전압(OREF)보다 크다는 것을 의미하고, 센서 출력신호(TOUT)가 감소하면 온도센싱전압(OTA)이 기준전압(OREF)보다 작다는 것을 의미한다.
도 3에 도시되어 있는 본 발명의 제 1 실시예에 따른 온도센서는 센싱온도 조절회로(200)에 인가되는 제어신호(CS)와 반전 제어신호(CSB)를 변화시킴으로써 센싱온도를 다양하게 변화시킬 수 있다.
도 6a 내지 도 6d를 참조하면, 제어신호(CS)와 반전 제어신호(CSB)를 인가하지 않았을 때 센싱온도가 45℃이며, 제어신호(CS)가 로직 "하이"이고 반전 제어신호(CSB)가 로직 "로우"이면 센싱온도는 110 ℃이며, 제어신호(CS)가 로직 "로우"이고 반전 제어신호(CSB)가 로직 "하이"이면 센싱온도는 -30℃이다. 즉, 옵셋 상향 조절회로(230)에 인가되는 제어신호(CS)를 증가시키고 옵셋 하향 조절회로(240)에 인가되는 반전 제어신호(CSB)를 감소시키면 센싱온도는 증가한다. 이와 반대로, 옵셋 상향 조절회로(230)에 인가되는 제어신호(CS)를 감소시키고 옵셋 하향 조절회로(240)에 인가되는 반전 제어신호(CSB)를 증가시키면 센싱온도는 감소한다.
도 3에 도시된 본 발명의 제 1 실시예에 따른 온도센서에서 제어신호(CS)를 선형적으로 변화시키면 선형적으로 변화하는 센싱온도를 얻을 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 온도센서를 나타내는 회로도이다. 도 7을 참조하면, 온도센서는 기준전압 발생회로(100), 센싱온도 조절회로(400), 및 차동증폭기(300)를 구비한다. 또한, 온도센서는 래치 회로(LAT1)와 인버터(INV1)를 더 구비할 수 있다.
기준전압 발생회로(100)는 온도의 변화에 대해 제 1 기울기를 가지고 변화하는 기준전압(OREF)과 온도의 변화에 대해 제 2 기울기를 가지고 변화하는 온도센싱전압(OTA)을 발생시킨다.
센싱온도 조절회로(400)는 제어신호(CS), 반전 제어신호(CSB), 및 N 비트 디지털 코드(CON[0:N])에 응답하여 증폭기 옵셋을 조절하고 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 1 차동 출력신호(DIFO1) 및 제 1 차동 출력신호(DIFO1)와 위상이 반대인 제 2 차동 출력신호(DIFO2)를 발생시킨다.
차동증폭기(300)는 제 1 차동 출력신호(DIFO1)와 제 2 차동 출력신호(DIFO2)의 차이를 증폭한다.
래치 회로(LAT1)는 차동증폭기(300)는 신호를 래치하고, 인버터(INV1)는 래 치 회로(LAT1)의 출력신호를 반전시킨다.
도 8은 도 7의 온도센서 내에 있는 센싱온도 조절회로의 일례를 나타내는 도면이다. 도 8을 참조하면, 센싱온도 조절회로(400)는 옵셋 상향 조절회로(430), 옵셋 하향 조절회로(440), 제 1 옵셋 설정회로(450), 제 2 옵셋 설정회로(460), 차동증폭기(210), 및 차동증폭기(220)를 구비한다.
제 1 옵셋 설정회로(450)는 기준전압(OREF)과 N 비트 디지털 코드(CON[0:N])에 응답하여 옵셋 조절량을 설정하는 1 옵셋 전류(OS1)를 발생시킨다.
옵셋 상향 조절회로(430)는 제어신호(CS) 및 제 1 옵셋 전류(OS1)에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호(OCCO1)를 발생시킨다.
제 2 옵셋 설정회로(460)는 온도센싱전압(OTA)과 N 비트 디지털 코드(CON[0:N])에 응답하여 옵셋 조절량을 설정하는 제 2 옵셋 전류(OS2)를 발생시킨다.
옵셋 하향 조절회로(440)는 반전 제어신호(CSB) 및 제 2 옵셋 전류(OS2)에 응답하여 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호(OCCO2)를 발생시킨다.
차동증폭기(410)는 제 1 옵셋 조절신호(OCCO1)와 제 2 옵셋 조절신호(OCCO2)에 응답하여 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 1 차동 출력신호(DIFO1)를 발생시킨다. 차동증폭기(420)는 제 1 옵셋 조절신호(OCCO1)와 제 2 옵셋 조절신호(OCCO2)에 응답하여 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 2 차동 출력신호(DIFO2)를 발생시킨다.
차동증폭기(410)는 온도센싱전압(OTA)을 수신하는 반전 입력단자와 기준전압(OREF)을 수신하는 비반전 입력단자와 제 1 차동 출력신호(DIFO1)가 출력되는 출력단자를 갖는다. 차동증폭기(420)는 기준전압(OREF)을 수신하는 반전 입력단자와 온도센싱전압(OTA)을 수신하는 비반전 입력단자와 제 2 차동 출력신호(DIFO2)가 출력되는 출력단자를 갖는다.
도 9는 도 8의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 9를 참조하면, 차동증폭기(420)는 PMOS 트랜지스터들(MP13, MP14), 및 NMOS 트랜지스터들(MN13, MN14)을 구비한다. PMOS 트랜지스터(MP13)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트와 차동 출력신호(DIFO1)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP14)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN13)는 PMOS 트랜지스터(MP13)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP14)의 드레인에 연결된 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN14)는 PMOS 트랜지스터(MP14)의 드레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
차동증폭기(410)는 PMOS 트랜지스터들(MP11, MP12), 및 NMOS 트랜지스터들(MN11, MN12)을 구비한다. PMOS 트랜지스터(MP11)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트와 차동 출력신호(DIFO2)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP12)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN11)는 PMOS 트랜지스터(MP11)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP12)의 드레인에 연결된 게이트와 접지전 압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN12)는 PMOS 트랜지스터(MP12)의 드레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
NMOS 트랜지스터(MN11)의 드레인과 NMOS 트랜지스터(MN14)의 드레인에 제 1 옵셋 조절신호(OCCO1)가 입력되고, NMOS 트랜지스터(MN12)의 드레인과 NMOS 트랜지스터(MN13)의 드레인에 제 2 옵셋 조절신호(OCCO2)가 입력된다.
옵셋 상향 조절회로(430)는 NMOS 트랜지스터들(MN27 ~ MN32)을 구비한다. NMOS 트랜지스터(MN27)는 NMOS 트랜지스터(MN11)의 드레인에 연결된 드레인과 제 1 옵셋 전류(OS1)가 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN28)는 NMOS 트랜지스터(MN14)의 드레인에 연결된 드레인과 제 1 옵셋 전류(OS1)가 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN29)는 제 1 옵셋 전류(OS1)가 인가되는 게이트 및 드레인을 갖는다. NMOS 트랜지스터(MN30)는 NMOS 트랜지스터(MN27)의 소스에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN31)는 NMOS 트랜지스터(MN28)의 소스에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN32)는 NMOS 트랜지스터(MN29)의 소스에 연결된 드레인과 제어신호(CS)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다.
옵셋 하향 조절회로(440)는 NMOS 트랜지스터들(MN21 ~ MN26)을 구비한다. NMOS 트랜지스터(MN21)는 NMOS 트랜지스터(MN12)의 드레인에 연결된 드레인과 제 2 옵셋 전류(OS2)가 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN22)는 NMOS 트랜지스터(MN13)의 드레인에 연결된 드레인과 제 2 옵셋 전류(OS2)가 인가되는 게이트 를 갖는다. NMOS 트랜지스터(MN23)는 제 2 옵셋 전류(OS2)가 인가되는 게이트 및 드레인을 갖는다. NMOS 트랜지스터(MN24)는 NMOS 트랜지스터(MN21)의 소스에 연결된 드레인과 반전 제어신호(CSB)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN25)는 NMOS 트랜지스터(MN22)의 소스에 연결된 드레인과 반전 제어신호(CSB)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN26)는 NMOS 트랜지스터(MN23)의 소스에 연결된 드레인과 반전 제어신호(CSB)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다.
도 10과 도 11은 도 8의 센싱온도 조절회로 내에 있는 옵셋 설정회로들을 나타내는 회로도로서, 5 비트의 디지털 코드(CON[0:5])에 의해 제어되는 회로를 예로 나타내었다.
도 10을 참조하면, 제 1 옵셋 설정회로(450)는 제 1 PMOS 트랜지스터들(MP21 ~ MP25), 및 제 2 PMOS 트랜지스터들(MP26 ~ MP30)을 구비한다.
제 1 PMOS 트랜지스터들(MP21 ~ MP25)은 전원전압(VDD)에 공통 연결된 소스들과 기준전압(OREF)에 의해 제어되는 게이트를 갖는다. 제 2 PMOS 트랜지스터들(MP26 ~ MP30)은 제 1 PMOS 트랜지스터들(MP21 ~ MP25) 각각의 드레인에 연결된 소스와 디지털 코드(CON[0:4])를 구성하는 각 비트에 의해 제어되는 게이트와 상기 제 1 옵셋 전류(OS1)가 출력되는 드레인을 갖는다.
도 11을 참조하면, 제 2 옵셋 설정회로(460)는 제 1 PMOS 트랜지스터들(MP31 ~ MP35), 및 제 2 PMOS 트랜지스터들(MP36 ~ MP40)을 구비한다.
제 1 PMOS 트랜지스터들(MP31 ~ MP35)은 전원전압(VDD)에 공통 연결된 소스 들과 온도센싱전압(OTA)에 의해 제어되는 게이트를 갖는다. 제 2 PMOS 트랜지스터들(MP36 ~ MP40)은 PMOS 트랜지스터들(MP31 ~ MP35) 각각의 드레인에 연결된 소스와 디지털 코드(CON[0:4])를 구성하는 각 비트에 의해 제어되는 게이트와 상기 제 2 옵셋 전류(OS2)가 출력되는 드레인을 갖는다.
도 10과 도 11에는 제 1 옵셋 설정회로(450)과 제 2 옵셋 설정회로(460)에 5 비트의 디지털 코드(CON[0:4])가 인가되는 경우를 예로 들어 설명하였지만, 본 발명의 개념을 사용하면 임의의 비트를 갖는 디지털 코드(CON[0:N])가 인가되는 옵셋 설정회로를 쉽게 설계할 수 있다.
도 12는 도 7의 온도센서에서 옵셋 제어신호의 코드의 변화에 따른 센싱온도의 변화를 나타내는 그래프이다. 도 7에서 입력코드(INPUT CODE)는 32 비트의 하향코드(DOWN CODE)와 32 비트의 상향코드(UP CODE)로 이루어져 있다. 5 비트의 디지털 코드(CON[0:4])와 1 비트의 제어신호(CS)에 의해 64 개의 코드가 발생된다. 도 12에서 알 수 있듯이, 코드의 변화에 따라 센싱온도가 선형적으로 변화하고 있음을 알 수 있다.
도 7 내지 도 11에 도시된 본 발명의 제 2 실시예에 따른 온도센서는 센싱온도를 조절하기 위해 제어신호(CS)와 반전 제어신호(CSB) 뿐만 아니라 , 센싱온도 조절회로(400)에 디지털 코드(CON[0:4])를 인가하여 64 개의 코드를 발생시켜 사용할 수 있다.
도 13은 본 발명의 제 3 실시예에 따른 온도센서를 나타내는 회로도이다. 도 13을 참조하면, 온도센서는 기준전압 발생회로(100), 센싱온도 조절회로(500), 및 차동증폭기(300)를 구비한다. 또한, 온도센서는 래치 회로(LAT1)와 인버터(INV1)를 더 구비할 수 있다.
기준전압 발생회로(100)는 온도의 변화에 대해 제 1 기울기를 가지고 변화하는 기준전압(OREF)과 온도의 변화에 대해 제 2 기울기를 가지고 변화하는 온도센싱전압(OTA)을 발생시킨다.
센싱온도 조절회로(500)는 센서 출력신호(TOUT)에 응답하여 증폭기 옵셋을 조절하고 증폭기 옵셋을 조절하고 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 1 차동 출력신호(DIFO1) 및 제 1 차동 출력신호(DIFO1)와 위상이 반대인 제 2 차동 출력신호(DIFO2)를 발생시킨다.
차동증폭기(300)는 제 1 차동 출력신호(DIFO1)와 제 2 차동 출력신호(DIFO2)의 차이를 증폭한다.
래치 회로(LAT1)는 차동증폭기(300)는 신호를 래치하고, 인버터(INV1)는 래치 회로(LAT1)의 출력신호를 반전시킨다.
도 14는 도 13의 온도센서 내에 있는 센싱온도 조절회로의 일례를 나타내는 도면이다. 도 14를 참조하면, 센싱온도 조절회로(500)는 옵셋 조절회로(530), 차동증폭기(510), 및 차동증폭기(520)를 구비한다.
옵셋 조절회로(530)는 센서 출력신호(TOUT)에 응답하여 증폭기 옵셋을 조절하는 옵셋 조절신호(OCCO2)를 발생시킨다. 차동증폭기(510)는 옵셋 조절신호(OCCO2)에 응답하여 기준전압(OREF)과 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호(DIFO1)를 발생시킨다. 차동증폭기(520)는 옵셋 조절신호(OCCO2)에 응답하 여 기준전압(OREF)과 온도센싱전압(OTA)의 차이를 증폭하여 제 2 차동 출력신호(DIFO2)를 발생시킨다.
도 15는 도 14의 센싱온도 조절회로를 상세히 나타낸 도면이다.
도 15를 참조하면, 센싱온도 조절회로(500)는 옵셋 조절회로(530), 차동증폭기(510), 및 차동증폭기(520)를 구비한다.
차동증폭기(520)는 PMOS 트랜지스터들(MP13, MP14), 및 NMOS 트랜지스터들(MN13, MN14)을 구비한다. PMOS 트랜지스터(MP13)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트와 차동 출력신호(DIFO1)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP14)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN13)는 PMOS 트랜지스터(MP13)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP14)의 드레인에 연결된 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN14)는 PMOS 트랜지스터(MP14)의 드레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
차동증폭기(510)는 PMOS 트랜지스터들(MP11, MP12), 및 NMOS 트랜지스터들(MN11, MN12)을 구비한다. PMOS 트랜지스터(MP11)는 전원전압에 연결된 소스와 기준전압(OREF)이 인가되는 게이트와 차동 출력신호(DIFO2)가 출력되는 드레인을 갖는다. PMOS 트랜지스터(MP12)는 전원전압에 연결된 소스와 온도센싱전압(OTA)이 인가되는 게이트를 갖는다. NMOS 트랜지스터(MN11)는 PMOS 트랜지스터(MP11)의 드레인에 연결된 드레인과 PMOS 트랜지스터(MP12)의 드레인에 연결된 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN12)는 PMOS 트랜지스터(MP12)의 드 레인에 공통 연결된 드레인 및 게이트와 접지전압에 연결된 소스를 갖는다.
NMOS 트랜지스터(MN12)의 드레인과 NMOS 트랜지스터(MN13)의 드레인에 제 2 옵셋 조절신호(OCCO2)가 입력된다.
옵셋 조절회로(540)는 NMOS 트랜지스터(MN15)와 NMOS 트랜지스터(MN16)를 구비한다. NMOS 트랜지스터(MN15)는 NMOS 트랜지스터(MN12)의 드레인에 연결된 드레인과 센서 출력신호(TOUT)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다. NMOS 트랜지스터(MN16)는 NMOS 트랜지스터(MN13)의 드레인에 연결된 드레인과 센서 출력신호(TOUT)가 인가되는 게이트와 접지전압에 연결된 소스를 갖는다.
도 16은 도 13의 온도센서의 히스테리시스 특성을 나타내는 도면이다. 도 16에서 알 수 있듯이, 도 13에 도시된 본 발명의 제 3 실시예에 따른 온도센서는 센싱온도를 조절하기 위해 센서 출력신호(TOUT)를 피드백시켜 사용하므로, 센서 출력신호(TOUT)는 온도에 대해 히스테리시스 특성을 나타낸다. 온도변화에 대해 센서 출력신호(TOUT)가 히스테리시스를 가지면 메모리 장치와 메모리 컨트롤러 간의 신호의 전송시 노이즈의 영향을 덜 받으므로 보다 안정적으로 온도 센싱 작업을 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명의 실시예들에 의한 온도센서는 증폭기 옵셋을 조절함으로써 센싱온도를 다양하게 변화시킬 수 있으며, 반도체 메모리 장치의 리프레쉬 주기를 바꾸는 데 사용될 수 있다. 본 발명에 따른 온도 센서 및 온도 센싱 방법은 센싱온도를 선형적으로 변화시킬 수 있다.

Claims (29)

  1. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 기준전압 발생회로;
    제 1 제어신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 센싱온도 조절회로; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 제 1 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  2. 제 1 항에 있어서, 상기 온도 센서는
    상기 제 1 차동증폭기의 출력신호를 래치하는 래치 회로를 더 구비하는 것을 특징으로 하는 온도 센서.
  3. 제 2 항에 있어서, 상기 센싱온도 조절회로는
    상기 제 1 제어신호에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키기 위한 제 1 옵셋 조절회로;
    상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호에 응답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 제 2 옵셋 조절회로;
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 제 2 차동증폭기; 및
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 제 3 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  4. 제 3 항에 있어서, 상기 제 2 차동증폭기는
    상기 온도센싱전압을 수신하는 반전 입력단자와 상기 기준전압을 수신하는 비반전 입력단자와 상기 제 1 차동 출력신호가 출력되는 출력단자를 갖는 것을 특징으로 하는 온도 센서.
  5. 제 4 항에 있어서, 상기 제 3 차동증폭기는
    상기 기준전압을 수신하는 반전 입력단자와 상기 온도센싱전압을 수신하는 비반전 입력단자와 상기 제 2 차동 출력신호가 출력되는 출력단자를 갖는 것을 특징으로 하는 온도 센서.
  6. 제 3 항에 있어서, 상기 제 2 차동증폭기는
    제 1 전원전압에 연결된 소스와 상기 온도센싱전압이 인가되는 게이트와 제 1 노드에 연결된 드레인을 갖는 제 1 PMOS 트랜지스터;
    상기 제 1 전원전압에 연결된 소스와 상기 기준전압이 인가되는 게이트와 제 2 노드에 연결된 드레인을 갖는 제 2 PMOS 트랜지스터;
    상기 제 1 노드에 연결된 드레인과 상기 제 2 노드에 연결된 게이트와 제 2 전원전압에 연결된 소스를 갖는 제 1 NMOS 트랜지스터; 및
    상기 제 2 노드에 연결된 드레인과 게이트 및 상기 제 2 전원전압에 연결된 소스를 갖는 제 2 NMOS 트랜지스터를 구비하고,
    상기 제 1 노드에서 상기 제 2 옵셋 조절신호를 수신하고 상기 제 1 차동 출력신호를 출력하고, 상기 제 2 노드에서 상기 제 1 옵셋 조절신호를 수신하는 것을 특징으로 하는 온도 센서.
  7. 제 6 항에 있어서, 상기 제 3 차동증폭기는
    제 1 전원전압에 연결된 소스와 상기 기준전압이 인가되는 게이트와 제 3 노드에 연결된 드레인을 갖는 제 3 PMOS 트랜지스터;
    상기 제 1 전원전압에 연결된 소스와 상기 온도센싱전압이 인가되는 게이트와 제 4 노드에 연결된 드레인을 갖는 제 4 PMOS 트랜지스터;
    상기 제 3 노드에 연결된 드레인과 상기 제 4 노드에 연결된 게이트와 제 2 전원전압에 연결된 소스를 갖는 제 3 NMOS 트랜지스터; 및
    상기 제 4 노드에 연결된 드레인과 게이트 및 상기 제 2 전원전압에 연결된 소스를 갖는 제 4 NMOS 트랜지스터를 구비하고,
    상기 제 3 노드에서서 상기 제 1 옵셋 조절신호를 수신하고 상기 제 2 차동 출력신호를 출력하고, 상기 제 4 노드에서 상기 제 2 옵셋 조절신호를 수신하는 것을 특징으로 하는 온도 센서.
  8. 제 7 항에 있어서, 상기 제 1 옵셋 조절회로는
    상기 제 2 노드에 연결된 드레인과 상기 제 1 제어신호가 인가되는 게이트와 상기 제 2 전원전압에 연결된 소스를 갖는 제 5 NMOS 트랜지스터; 및
    상기 제 3 노드에 연결된 드레인과 상기 제 1 제어신호가 인가되는 게이트와 상기 제 2 전원전압에 연결된 소스를 갖는 제 6 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 온도 센서.
  9. 제 8 항에 있어서, 상기 제 2 옵셋 조절회로는
    상기 제 1 노드에 연결된 드레인과 상기 제 2 제어신호가 인가되는 게이트와 상기 제 2 전원전압에 연결된 소스를 갖는 제 7 NMOS 트랜지스터; 및
    상기 제 4 노드에 연결된 드레인과 상기 제 2 제어신호가 인가되는 게이트와 상기 제 2 전원전압에 연결된 소스를 갖는 제 8 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 온도 센서.
  10. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 기준전압 발생회로;
    제 1 제어신호 및 N(N은 자연수) 비트 디지털 코드에 응답하여 증폭기 옵셋 을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호와 제 2 차동 출력신호를 발생시키는 센싱온도 조절회로; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 제 1 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  11. 제 10 항에 있어서, 상기 온도 센서는
    상기 제 1 차동증폭기의 출력신호를 래치하는 래치 회로를 더 구비하는 것을 특징으로 하는 온도 센서.
  12. 제 11 항에 있어서, 상기 센싱온도 조절회로는
    상기 기준전압과 상기 N 비트 디지털 코드에 응답하여 옵셋 조절량을 설정하는 제 1 옵셋 전류를 발생시키는 제 1 옵셋 설정회로;
    상기 제 1 제어신호 및 상기 제 1 옵셋 전류에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키기 위한 제 1 옵셋 조절회로;
    상기 온도센싱전압과 상기 N 비트 디지털 코드에 응답하여 상기 옵셋 조절량을 설정하는 제 2 옵셋 전류를 발생시키는 제 2 옵셋 설정회로;
    상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호 및 상기 제 2 옵셋 전류에 응답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 제 2 옵셋 조절회로;
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 제 2 차동증폭기; 및
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 제 3 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  13. 제 12 항에 있어서, 상기 제 2 차동증폭기는
    상기 온도센싱전압을 수신하는 반전 입력단자와 상기 기준전압을 수신하는 비반전 입력단자와 상기 제 1 차동 출력신호가 출력되는 출력단자를 갖는 것을 특징으로 하는 온도 센서.
  14. 제 13 항에 있어서, 상기 제 3 차동증폭기는
    상기 기준전압을 수신하는 반전 입력단자와 상기 온도센싱전압을 수신하는 비반전 입력단자와 상기 제 2 차동 출력신호가 출력되는 출력단자를 갖는 것을 특징으로 하는 온도 센서.
  15. 제 12 항에 있어서, 상기 제 2 차동증폭기는
    제 1 전원전압에 연결된 소스와 상기 온도센싱전압이 인가되는 게이트와 제 1 노드에 연결된 드레인을 갖는 제 1 PMOS 트랜지스터;
    상기 제 1 전원전압에 연결된 소스와 상기 기준전압이 인가되는 게이트와 제 2 노드에 연결된 드레인을 갖는 제 2 PMOS 트랜지스터;
    상기 제 1 노드에 연결된 드레인과 상기 제 2 노드에 연결된 게이트와 제 2 전원전압에 연결된 소스를 갖는 제 1 NMOS 트랜지스터; 및
    상기 제 2 노드에 연결된 드레인과 게이트 및 상기 제 2 전원전압에 연결된 소스를 갖는 제 2 NMOS 트랜지스터를 구비하고,
    상기 제 1 노드에서 상기 제 2 옵셋 조절신호를 수신하고 상기 제 1 차동 출력신호를 출력하고, 상기 제 2 노드에서 상기 제 1 옵셋 조절신호를 수신하는 것을 특징으로 하는 온도 센서.
  16. 제 15 항에 있어서, 상기 제 3 차동증폭기는
    제 1 전원전압에 연결된 소스와 상기 기준전압이 인가되는 게이트와 제 3 노드에 연결된 드레인을 갖는 제 3 PMOS 트랜지스터;
    상기 제 1 전원전압에 연결된 소스와 상기 온도센싱전압이 인가되는 게이트와 제 4 노드에 연결된 드레인을 갖는 제 4 PMOS 트랜지스터;
    상기 제 3 노드에 연결된 드레인과 상기 제 4 노드에 연결된 게이트와 제 2 전원전압에 연결된 소스를 갖는 제 3 NMOS 트랜지스터; 및
    상기 제 4 노드에 연결된 드레인과 게이트 및 상기 제 2 전원전압에 연결된 소스를 갖는 제 4 NMOS 트랜지스터를 구비하고,
    상기 제 3 노드에서서 상기 제 1 옵셋 조절신호를 수신하고 상기 제 2 차동 출력신호를 출력하고, 상기 제 4 노드에서 상기 제 2 옵셋 조절신호를 수신하는 것을 특징으로 하는 온도 센서.
  17. 제 16 항에 있어서, 상기 제 1 옵셋 조절회로는
    상기 제 2 노드에 연결된 드레인과 상기 제 1 옵셋 전류가 인가되는 게이트를 갖는 제 5 NMOS 트랜지스터;
    상기 제 3 노드에 연결된 드레인과 상기 제 1 옵셋 전류가 인가되는 게이트를 갖는 제 6 NMOS 트랜지스터;
    상기 제 1 옵셋 전류가 인가되는 게이트 및 드레인을 갖는 제 7 NMOS 트랜지스터;
    상기 제 5 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 8 NMOS 트랜지스터;
    상기 제 6 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 9 NMOS 트랜지스터; 및
    상기 제 7 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 10 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 온도 센서.
  18. 제 16 항에 있어서, 상기 제 2 옵셋 조절회로는
    상기 제 1 노드에 연결된 드레인과 상기 제 2 옵셋 전류가 인가되는 게이트 를 갖는 제 5 NMOS 트랜지스터;
    상기 제 4 노드에 연결된 드레인과 상기 제 2 옵셋 전류가 인가되는 게이트를 갖는 제 6 NMOS 트랜지스터;
    상기 제 2 옵셋 전류가 인가되는 게이트 및 드레인을 갖는 제 7 NMOS 트랜지스터;
    상기 제 5 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 반전 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 8 NMOS 트랜지스터;
    상기 제 6 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 반전 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 9 NMOS 트랜지스터; 및
    상기 제 7 NMOS 트랜지스터의 소스에 연결된 드레인과 상기 반전 제어신호가 인가되는 게이트와 상기 접지전압에 연결된 소스를 갖는 제 10 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 온도 센서.
  19. 제 12 항에 있어서, 상기 제 1 옵셋 설정회로는
    상기 제 1 전원전압에 공통 연결된 소스들과 상기 기준전압에 의해 제어되는 게이트를 갖는 N 개의 제 1 PMOS 트랜지스터들; 및
    상기 N 개의 제 1 PMOS 트랜지스터들 각각의 드레인에 연결된 소스와 상기 N 비트 디지털 코드를 구성하는 각 비트에 의해 제어되는 게이트와 상기 제 1 옵셋 전류가 출력되는 드레인을 갖는 N 개의 제 2 PMOS 트랜지스터들을 구비하는 것을 특징으로 하는 온도 센서.
  20. 제 12 항에 있어서, 상기 제 2 옵셋 설정회로는
    상기 제 1 전원전압에 공통 연결된 소스들과 상기 온도센싱전압에 의해 제어되는 게이트를 갖는 N 개의 제 1 PMOS 트랜지스터들; 및
    상기 N 개의 제 1 PMOS 트랜지스터들 각각의 드레인에 연결된 소스와 상기 N 비트 디지털 코드를 구성하는 각 비트에 의해 제어되는 게이트와 상기 제 2 옵셋 전류가 출력되는 드레인을 갖는 N 개의 제 2 PMOS 트랜지스터들을 구비하는 것을 특징으로 하는 온도 센서.
  21. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 기준전압 발생회로;
    센서 출력신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 센싱온도 조절회로; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 상기 센서 출력신호를 발생시키는 제 1 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  22. 제 21 항에 있어서, 상기 온도 센서는
    상기 제 1 차동증폭기의 출력신호를 래치하는 래치 회로를 더 구비하는 것을 특징으로 하는 온도 센서.
  23. 제 22 항에 있어서, 상기 센싱온도 조절회로는
    상기 센서 출력신호에 응답하여 상기 증폭기 옵셋을 조절하는 옵셋 조절신호를 발생시키는 옵셋 조절회로;
    상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 제 2 차동증폭기; 및
    상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 제 3 차동증폭기를 구비하는 것을 특징으로 하는 온도 센서.
  24. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계;
    제 1 제어신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 단계; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
  25. 제 24 항에 있어서,
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는
    상기 제 1 제어신호에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키는 단계;
    상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호에 응답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 단계;
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
  26. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계;
    제 1 제어신호 및 N 비트 디지털 코드에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호와 제 2 차동 출력신호를 발생시키는 단계; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 센서 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
  27. 제 26 항에 있어서,
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는
    상기 기준전압과 상기 N 비트 디지털 코드에 응답하여 옵셋 조절량을 설정하는 제 1 옵셋 전류를 발생시키는 단계;
    상기 제 1 제어신호 및 상기 제 1 옵셋 전류에 응답하여 증폭기 옵셋을 상향 조절하는 제 1 옵셋 조절신호를 발생시키는 단계;
    상기 온도센싱전압과 상기 N 비트 디지털 코드에 응답하여 상기 옵셋 조절량을 설정하는 제 2 옵셋 전류를 발생시키는 단계;
    상기 제 1 제어신호와 반대 위상을 갖는 제 2 제어신호 및 상기 제 2 옵셋 전류에 응답하여 상기 증폭기 옵셋을 하향 조절하는 제 2 옵셋 조절신호를 발생시키는 단계;
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및
    상기 제 1 옵셋 조절신호와 상기 제 2 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
  28. 온도의 변화에 대해 서로 다른 기울기를 가지고 변화하는 기준전압과 온도센싱전압을 발생시키는 단계;
    센서 출력신호에 응답하여 증폭기 옵셋을 조절하고 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 제 1 차동 출력신호 및 상기 제 1 차동 출력신호와 위상이 반대인 제 2 차동 출력신호를 발생시키는 단계; 및
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호의 차이를 증폭하여 상기 센서 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
  29. 제 28 항에 있어서,
    상기 제 1 차동 출력신호와 상기 제 2 차동 출력신호를 발생시키는 단계는
    상기 센서 출력신호에 응답하여 상기 증폭기 옵셋을 조절하는 옵셋 조절신호를 발생시키는 단계;
    상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 1 차동 출력신호를 발생시키는 단계; 및
    상기 옵셋 조절신호에 응답하여 상기 기준전압과 상기 온도센싱전압의 차이를 증폭하여 상기 제 2 차동 출력신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 온도 센싱 방법.
KR1020050011209A 2005-02-07 2005-02-07 센싱온도를 조절할 수 있는 온도센서 KR100608111B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050011209A KR100608111B1 (ko) 2005-02-07 2005-02-07 센싱온도를 조절할 수 있는 온도센서
US11/337,498 US7455452B2 (en) 2005-02-07 2006-01-24 Temperature sensor capable of controlling sensing temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011209A KR100608111B1 (ko) 2005-02-07 2005-02-07 센싱온도를 조절할 수 있는 온도센서

Publications (1)

Publication Number Publication Date
KR100608111B1 true KR100608111B1 (ko) 2006-08-02

Family

ID=36779307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011209A KR100608111B1 (ko) 2005-02-07 2005-02-07 센싱온도를 조절할 수 있는 온도센서

Country Status (2)

Country Link
US (1) US7455452B2 (ko)
KR (1) KR100608111B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038901B1 (ko) 2007-09-10 2011-06-07 가부시키가이샤 리코 온도 검출 회로 및 그것을 이용한 전자 기기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347377A (ja) * 2004-06-01 2005-12-15 Ricoh Co Ltd 過熱保護回路を備えた半導体集積回路
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
TWI355485B (en) * 2007-12-04 2012-01-01 Univ Nat Taiwan Science Tech Time domain digital temperature sensing system and
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US8057056B2 (en) * 2008-08-09 2011-11-15 Tsinghua University Light guide plates and backlight module
US8547267B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Idle tone suppression circuit
JP2017134048A (ja) * 2016-01-27 2017-08-03 三菱マテリアル株式会社 温度検出回路
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
US10996694B2 (en) 2019-06-21 2021-05-04 Micron Technology, Inc. Regulators with offset voltage cancellation
TWI719809B (zh) * 2020-01-20 2021-02-21 瑞昱半導體股份有限公司 溫度感測電路
CN112946315B (zh) * 2021-02-10 2022-09-16 复旦大学 一种无电磁流量计的流速计

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3459925A (en) * 1965-10-21 1969-08-05 Atomic Energy Commission High speed temperature monitor
US4636092A (en) * 1984-06-19 1987-01-13 Hegyi Dennis J Diode thermometer
US4760285A (en) * 1987-03-30 1988-07-26 Honeywell Inc. Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity
US5226733A (en) * 1992-07-23 1993-07-13 United Technologies Corporation Non-linear signal gain compression and sampling
US5345195A (en) * 1992-10-22 1994-09-06 United Memories, Inc. Low power Vcc and temperature independent oscillator
US5361042A (en) * 1993-06-18 1994-11-01 Digital Equipment Corporation Compensated offset voltage, low gain, high bandwidth, full swing, wide common mode range, CMOS differential voltage amplifier
US5608347A (en) * 1995-04-14 1997-03-04 Delco Electronics Corp. Apparatus and method for dual slope calibration of a digitally calibrated transducer amplifier over temperature
JPH1153882A (ja) 1997-08-05 1999-02-26 Hitachi Ltd 半導体記憶装置
US6889152B2 (en) * 1997-12-24 2005-05-03 Edward S. More Method and apparatus for economical drift compensation in high resolution measurements
US6011422A (en) * 1998-07-10 2000-01-04 Delco Electronics Corporaiton Integrated differential voltage amplifier with programmable gain and input offset voltage
KR100314438B1 (ko) * 1998-10-31 2002-04-24 구자홍 써모파일센서를이용한온도측정회로
KR100641912B1 (ko) 1998-12-24 2007-07-12 주식회사 하이닉스반도체 셀 누설전류 감지장치
US6280081B1 (en) * 1999-07-09 2001-08-28 Applied Materials, Inc. Methods and apparatus for calibrating temperature measurements and measuring currents
US6275098B1 (en) * 1999-10-01 2001-08-14 Lsi Logic Corporation Digitally calibrated bandgap reference
US6462588B2 (en) * 2000-04-03 2002-10-08 Rambus, Inc. Asymmetry control for an output driver
JP4629892B2 (ja) * 2001-03-27 2011-02-09 三菱電機株式会社 温度係数生成回路及びそれを用いた温度補償回路
TWI245122B (en) * 2001-06-29 2005-12-11 Winbond Electronics Corp Temperature measurement method and device with voltage variation compensation
US6549053B1 (en) * 2001-07-26 2003-04-15 Analog Devices, Inc. Adjustable offset voltage circuit
US6921199B2 (en) * 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP2003288786A (ja) 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
US6724196B1 (en) * 2002-08-28 2004-04-20 The United States Of America As Represented By The Department Of Energy Temperature controlled high voltage regulator
JP4114508B2 (ja) * 2003-03-03 2008-07-09 沖電気工業株式会社 オフセット電圧補正装置およびオフセット電圧補正方法
KR100532445B1 (ko) * 2003-07-04 2005-11-30 삼성전자주식회사 온도 측정 회로 및 방법
US7075353B1 (en) * 2004-01-05 2006-07-11 National Semiconductor Corporation Clock generator circuit stabilized over temperature, process and power supply variations
KR100677742B1 (ko) * 2004-07-23 2007-02-02 삼성전자주식회사 디지털 온도 센서, 디지털 온도 측정 시스템 및 방법
US7197421B2 (en) * 2004-11-30 2007-03-27 Broadcom Corporation Method and system for a temperature sensor for transmitter output power compensation
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
KR100632539B1 (ko) * 2005-02-23 2006-10-11 삼성전기주식회사 오프셋 전압 보상 회로 및 그 방법
JP2006242894A (ja) * 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
DE112006003020B4 (de) * 2005-10-27 2015-02-12 International Rectifier Corp. Operationsverstärker mit Null-Offset
US7489121B2 (en) * 2005-11-16 2009-02-10 Intersil Americas Inc. Compensation offset adjustment scheme for fast reference voltage transitioning
JP4978022B2 (ja) * 2006-02-16 2012-07-18 富士通セミコンダクター株式会社 演算増幅器
JP5226248B2 (ja) * 2006-08-02 2013-07-03 ルネサスエレクトロニクス株式会社 温度検出回路及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038901B1 (ko) 2007-09-10 2011-06-07 가부시키가이샤 리코 온도 검출 회로 및 그것을 이용한 전자 기기

Also Published As

Publication number Publication date
US20060176052A1 (en) 2006-08-10
US7455452B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
KR100608111B1 (ko) 센싱온도를 조절할 수 있는 온도센서
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
Delbruck et al. 32-bit configurable bias current generator with sub-off-current capability
JP5529450B2 (ja) ボディバイアス制御回路及びボディバイアス制御方法
JP3709059B2 (ja) 基準電圧発生回路
US6429705B1 (en) Resetting circuit independent of a transistor's threshold
US10581419B2 (en) Skew detection circuit and input circuit using the same
JP2007279949A (ja) 基準電圧発生回路
KR20060075028A (ko) 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
US8981817B2 (en) Operating conditions compensation circuit
KR100484257B1 (ko) 반도체 소자의 차동증폭형 입력 버퍼
JP2005196727A (ja) 半導体素子の内部電圧発生回路
KR100815184B1 (ko) 반도체 소자의 파워 업 신호 생성장치
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
JP2018117235A (ja) パワーオンリセット回路
KR20050011275A (ko) 내부전원 전압발생회로
KR950010284B1 (ko) 기준전압 발생회로
JP2005130020A (ja) アナログレベルシフタ
JP2006067497A (ja) 信号制御回路及びそれを搭載した装置
WO2018186390A1 (ja) 半導体装置
US20130328621A1 (en) Semiconductor integrated circuit
KR20080003048A (ko) 기준 전압 발생 회로
KR100462371B1 (ko) 밴드갭기준전압발생장치
KR20080060322A (ko) 반도체 소자의 내부전압 발생기
KR20090047700A (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13