KR100500928B1

KR100500928B1 - 스위칭포인트 감지회로 및 그를 이용한 반도체 장치

Info

Publication number: KR100500928B1
Application number: KR10-2002-0037278A
Authority: KR
Inventors: 조광래
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-06-29
Filing date: 2002-06-29
Publication date: 2005-07-14
Also published as: JP4109998B2; JP2004040757A; US7034598B2; KR20040001944A; US20040000944A1

Abstract

본 발명은 모스트랜지스터의 제조상태에 상관없이 반도체 장치의 동작이 안정적으로 유지할 수 있도록, 모스트랜지스터의 제조상태에 따른 스위칭 포인트를 감지하는 감지회로 및 그를 이용한 반도체 장치를 제공하기 위한 것으로, 이를 위한 본 발명은 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 스위칭포인트 감지장치에 있어서, 입력되는 전원전압을 분배한 기준전압을 출력하는 기준전압발생부; 설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및 설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하는 스위칭포인트 감지회로를 제공한다.

Description

스위칭포인트 감지회로 및 그를 이용한 반도체 장치{Circuit for detecting switching point and semiconductor device using the same}

본 발명은 반도체 장치에 관한 것으로서, 특히 모스트랜지스터의 제조상태에 따른 스위칭포인트를 감지하는 회로 및 그를 이용한 반도체 장치에 관한 것이다.

반도체 장치의 시모스 인버터는 입력전압이 하이레벨(예컨대 3.3V)에서 로우레벨(예컨대 0V)로 변화할 때, 또는 로우레벨(예컨대 0V)에서 하이레벨(예컨대 3.3V)로 변화할 때, 출력전압의 특성을 대칭적이 되도록 하는 것이 중요하다. 따라서 통상적으로 시모스 인버터를 설계할 때에는 입력전압이 구동전압의 반일 때 출력 전압값이 로우레벨에서 하이레벨 또는 하이레벨에서 로우레벨로 스위칭되도록 설계한다.

한편, 반도체 제조공정상의 여러조건 때문에 모스트랜지스터 제조상태가 설계시와 차이를 가지고 제조되는데, 트랜지스터가 설계시와 같게 최적으로 제조된 상태를 'N'(Normal)로 표기하고, 설계시보다 느리게 동작하게 제조된 상태를 'S'(Slow)로 표기하고, 설계시보다 빠르게 동작하게 제조된 상태를 'F'(Fast)로 표기하기로 한다. 여기서 설계시 느린동작 또는 빠른동작이라 함은 모스트랜지스터의 게이트에 일정한 전압이 가해질 때 드레인 소스간의 흘릴 수 있는 전류능력이 많고 적음을 뜻한다.

모스트랜지스터가 제조상태에 따라 설계시보다 빠르거나 느린 특성을 가지게 되는 것은 제조시 공정상황에 따라 소스/드레인영역의 도핑농도, 채널 너비 및 길이등이 설계시와 같게 제조되거나 또는 차이를 가지게 되어 발생하게 되는 것이다.

이하에서는 공정상의 조건에 따른 피모스트랜지스터와 앤모스트랜지스터의 제조상태를 'N','S','F'등으로 표기하는데, 설계시와 같은 상태로 제조되었으면 'N'으로 표기하고, 설계시보다 느리게 동작하도록 제조되었으면 'S' 상태로 표기하고, 설계시보다 빠르게 동작하도록 제조되었으면 'F'로 표기하기로 한다. 예컨대 피모스트랜지스터가 설계시와 같은 상태로 제조되고, 앤모스 트랜지스터는 설계시보다 빠르게 동작하도록 제조된 것은 'PNNF'로 표기한다.

도1a은 통상적인 시모스 인버터를 나타내는 회로도이다.

도1a을 참조하여 살펴보면, 통상적인 시모스 인버터는 입력신호(Vin)가 로우레벨일때 전원전압(VDD)를 출력전압(Vout)으로 전달하는 피모스트랜지스터(P1)와, 입력신호(Vin)가 하이레벨일때 접지전압(VSS)을 출력전압(Vout)으로 전달하는 앤모스트랜지스터(N1)로 구성된다.

시모스 인버터의 동작특성은 전원 전압, 온도, 제조상태에 따라 변화가 생기는데, 특히 공정상의 변수로 인한 제조상태에 따라 인버터를 구성하는 모스 트랜지스터들(P1, N1)의 실제 상태가 달라지게 되고, 이에 따라 인버터의 특성 변화가 심각하게 나타난다.

도1b는 모스트랜지스터의 공정상태에 따라 도1a의 인버터의 스위칭포인트를 나타내는 파형도이다.

도1b를 참조하여 살펴보면, 먼저 시모스인버터의 동작특성을 'a'의 파형처럼 전원전압의 반(VDD/2)에서 출력값이 스위칭이 되도록 설계할 것이다.

그러나, 제조상태에 따라 앤모스트랜지스터(N1)는 설계시와 같은 'N' 상태로 제조되고, 피모스트랜지스터(P1)가 'F' 인 상태로 제조된 때에는 시모스 인버터는 VDD/2보다 높은 전압에서 출력값의 스위칭이 일어나 도시된 파형'b'의 동작특성을 가지게 된다.

또한, 피모스트랜지스터(P1)는 설계시와 같은 'N'상태로 제조되고, 앤모스트랜지스터(N1)는 'F'인 상태로 제조된 시모스인버터는 VDD/2보다 낮은 전압에서 출력값의 스위칭이 일어나 도시된 파형'c'의 동작특성을 가지게 된다.

이렇게 모스트랜지스터의 제조상태에 따라 앤모스트랜지스터 및 피모스트랜지스터의 특성이 달라짐으로 인해 시모스인버터의 동작특성이 달라지게 되며, 이를 이용하여 집적회로를 설계하게 되면, 동작상의 신뢰성을 확보할 수 없다.

따라서 모스트랜지스터의 제조상태에 상관없이 인버터의 동작특성이 안정적으로 유지하기 위해서 모스트랜지스터의 제조상태를 감지하여 인버터의 스위칭포인트를 조절하는 회로가 필요하다.

본 발명은 모스트랜지스터의 제조상태에 상관없이 반도체 장치의 동작이 안정적으로 유지할 수 있도록, 모스트랜지스터의 제조상태에 따른 스위칭 포인트를 감지하는 감지회로 및 그를 이용한 반도체 장치를 제공함을 목적으로 한다.

상기의 목적을 달성하기 위한 본 발명은 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 스위칭포인트 감지장치에 있어서, 입력되는 전원전압을 분배한 기준전압을 출력하는 기준전압발생부; 설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및 설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하는 스위칭포인트 감지회로를 제공한다.

또한, 본 발명은 모스트랜지서터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 스위칭포인트 감지장치에 있어서, 전원전압의 1/2보다 큰 제1 기준전압과 상기 전원전압의 1/2보다 작은 제2 기준전압으로 분배하여 출력하기 위한 기준전압발생부; 상기 제1 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제1 시모스인버터; 및 상기 제2 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제2 시모스인버터를 구비하는 스위칭 포인트 감지장치를 제공한다.

또한, 본 발명은 모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하는 스위칭포인트 감지수단을 구비하며, 입력신호를 지연시켜 출력하되, 상기 스위칭포인트 감지수단에 제어받아 가변 지연량을 갖는 지연수단을 구비하는 반도체 장치를 제공한다.

또한, 본 발명은 모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하기 위하여 기준전압발생부; 상기 기준전압발생부로부터 출력된 기준전압을 입력받고, 상기 기준전압에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및 상기 기준전압에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하여 시모스인버터의 스위칭포인트 감지수단을 구비하며, 상기 제1 시모스인버터의 출력에 따라 전원전압 또는 입력신호를 선택적으로 출력하기 위한 제1 멀티플렉서; 상기 제2 시모스인버터의 출력에 따라 전원전압 또는 상기 입력신호를 선택적으로 출력하기 위한 제2 멀티플렉서; 상기 입력신호를 반전하여 출력하기 위한 제3 시모스 인버터; 상기 제1 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제1 풀업수단; 및 상기 제2 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제2 풀업수단를 구비하는 반도체 장치를 제공한다.

또한 본 발명은 모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하기 위하여 전원전압의 1/2보다 큰 제1 기준전압과 상기 전원전압의 1/2보다 작은 제2 기준전압으로 분배하여 출력하기 위한 기준전압발생부; 상기 제1 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제1 시모스인버터; 및 상기 제2 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제2 시모스인버터를 구비하는 시모스인버터 스위칭포인트감지회로를 구비하며, 상기 제1 시모스인버터의 출력에 따라 전원전압 또는 입력신호를 선택적으로 출력하기 위한 제1 멀티플렉서; 상기 제2 시모스인버터의 출력에 따라 전원전압 또는 상기 입력신호를 선택적으로 출력하기 위한 제2 멀티플렉서; 입력신호를 반전하여 출력하기 위한 제3 시모스 인버터; 상기 제1 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제1 풀업수단; 및 상기 제2 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제2 풀업수단를 구비하는 반도체 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2a는 본 발명의 바람직한 실시예에 따른 것으로, 모스트랜지스터의 공정상태에 따른 스위칭 포인트를 감지하기 위한 회로도이다.

도2a를 참조하여 살펴보면, 본 실시예에 따른 스위칭 포인트 감지회로는 기준전압(Vref)에서 앤모스트랜지스터(MN1)가 도미넌트(dominant)한 제1 시모스 인버터(20)와, 기준전압(Vref)에서 피모스트랜지스터(MP2)가 도미넌트한 제2 시모스 인버터(30)를 구비하며, 제1 및 제2 시모스 인버터(20,30)는 기준전압(Vref)에서 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 것을 특징으로 한다.

기준전압(Vref)은 전원전압(VDD)과 접지전압(VSS)사이에 직렬연결된 제1 및 제2 저항(R1,R2)에 의해 분배된 전압을 이용한다. 저항은 그 특성상 공정변화등에 둔감한 특성을 가지고 있기 때문에 공정상태에 따른 기준전압의 변화는 크지 않다.

또한 제1 및 제2 시모스 인버터(20,30)는 앤모스트랜지스터 또는 피모스트랜지스터의 채널 너비(width) 또는 길이(length)를 조정하여 도미넌트한 모스트랜지스터를 정한다.

도2b 및 도2c는 도2a에 도시된 스위칭 포인트를 감지하기 위한 회로의 동작을 나타내는 파형도이다. 이하 도2a 내지 도2b를 참조하여 전술한 스위칭 포인트 감지회로의 동작을 설명한다.

통상적인 모스트랜지스터는 동일한 게이트전압에서 피모스트랜지스터의 채널 너비가 앤모스트랜재스터의 채널 너비의 약 2배가 되면 동일한 전류능력을 가진다. 예컨대 피모스트랜지스터의 채널 너비를 10μ로 하고, 앤모스트랜지스터의 채널 너비를 5μ로 하게 되면 동일한 게이트 전압에서 동일한 전류능력을 가지게 되는 것이다.

따라서 피모스트랜지스터의 채널 너비를 앤모스트랜지스터의 2배가 되도록 인버터를 구성하면, 입력전압이 전원전압의 1/2일 때 출력전압이 변하는 인버터를 만들 수 있는 것이다.

따라서 도2a에 도시된 바와 같이, 제1 및 제2 저항의 저항값을 같게 구성하면 기준전압(Vref)는 1/2VDD가 되고, 이 때 피모스트랜지스터(MP1) 및 앤모스트랜지스터(MN1) 채널 너비를 각각 8μ과 5μ로하여 제1 시모스인버터(20)를 구성하면 기준전압에서 앤모스트랜지스터(MN1)가 도미넌트 하게되어 출력값(det_1.6b)이 로우레벨로 된다. 또한, 피모스트랜지스터(MP2) 및 앤모스트랜지스터(MN2) 채널 너비를 각각 12μ과 5μ로 하여 제2 시모스인버터(30)를 구성하게 되면, 기준전압에서 피모스트랜지스터(MP2)가 도미넌트해서 출력값이 하이레벨로 된다.

한편, 모스트랜지스터의 제조상태에 따라 특성이 달라질수 있음은 전술한 바와 같다.

먼저 제1 시모스 인버터(20)의 동작을 살펴보면, 제조상태가 설계에 따라 제조된 상태 즉 피모스트랜지스터가 'N'상태이고, 앤모스트랜지스터가 'N'상태이면 제1 시모스인버터(20)의 특성곡선은 도2b에 도시된 동작파형 'PNNN'으로 나타나게 된다.

한편, 반도체 제조중에 공정조건등으로 인해 설계대로 제조되지 않게 되는 경우, 즉 피모스트랜지스트는 'S'상태이고, 앤모스트랜지스터는 'F'상태인 경우는 제1 시모스인버터(20)의 특성곡선은 도2b의 'PSNF'로 나타나게 된다. 반면에 피모스트랜지스터가 'F'상태이고, 앤모스트랜지스터가 'S'인 상태로 제조된 경우에는 제1 시모스인버터(20)의 특성곡선은 PFNS로 나타나게 된다.

따라서 제1 시모스인버터(20)은 피모스트랜지스터가 'F'인 상태로 제조되고, 앤모스트랜지스터가 'S'인 상태로 제조된다면, 제1 시모스인버터(20)의 출력값은 로우에서 하이로 출력값이 변하게 되고, 이를 감지하면 모스트랜지스터의 제조상태를 감지할 수 있다.

계속해서 제2 시모스 인버터(30)의 동작을 살펴보면, 모스트랜지스터가 제조상태가 설계에 따라 제조된 상태, 즉 피모스트랜지스터가 'N'상태이고, 앤모스트랜지스터가 'N'상태이면 제2 시모스인버터(30)의 특성곡선은 도2c의 동작파형 'PNNN'로 나타나게 된다.

한편, 피모스트랜지스터가 'F'상태이고, 앤모스트랜지스터가 'S'인 상태로 제조된 경우에는 제1 시모스인버터(20)의 특성곡선은 도2c 'PFNS'로 나타나게 되고, 반면에 피모스트랜지스트는 'S'상태이고, 앤모스트랜지스터는 'F'상태인 경우는 제2 시모스인버터(30)의 특성곡선은 'PSNF'로 나타나게 된다.

따라서 제2 시모스인버터(30)는 피모스트랜지스터가 'S'인 상태로 제조되고, 앤모스트랜지스터가 'F'인 상태로 되면 출력(det_2.4b)이 하이에서 로우로 변하게 되고, 이를 감지하면 모스트랜지스터의 제조상태를 감지할 수 있다.

도3은 도2a의 스위칭 포인트 감지회로의 동작상태를 모스트랜지스터의 공정상태에 따라 진리표로 나타낸 도면이다.

도3을 참조하여 살펴보면, 제1 시모스인버터(20)의 출력은 피모스 트랜지스터(P_mos)가 'F'상태이고, 앤모스트랜지스터(N_mos)가 'S'상태일 때 출력값이 로우에서 하이로 변화하여 출력하고, 제2 시모스인버터(30)의 출력은 피모스트랜지스터(P_mos)가 'S' 상태이고, 앤모스트랜지스터(N_mos)가 'F'상태일 때 출력값이 하이에서 로우로 변화하여 출력하는 것을 알 수 있다.

따라서 제1 및 제2 시모스인버터(20,30)의 출력값을 이용하면, 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하여 보정할 수 있다.

여기서는 공정변화에 따른 시모스인버터의 스위칭포인트가 가장 심하게 변화되는 두가지 상황을 고려해서 스위칭포인트를 감지하도록 감지회로를 구성하였으나 더 다양한 공정상태를 감지하도록 구성할 수 있다. 예컨대 시모스인버터를 구성하는 모스트랜지스터의 채널 너비를 조정하여, 피모스트랜지스터가 'N'상태이고, 앤모스트랜지스가 'F' 상태를 감지하도록 할 수 있다.

도4는 도2a의 스위칭포인트 감지회로에서 기준전압을 다른게 생성하는 기준전압를 보여주는 회로도이다.

도4를 참조하여 살펴보면, 기준전압부(70)는 전원전압(VDD)에 게이트와 드레인측이 접속된 앤모스트랜지스터(MN5)와, 앤모스트랜지스터(MN5)의 드레인과 접지전원(VSS)를 연결하며 게이트가 접지전원(VSS)에 접속된 피모스트랜지스터(MP5)로 구성된다.

도4에 도시된 스위칭포인트 감지회로는 기본적으로 도2a의 스위칭포인트 감지회로와 같은 동작을 하며, 기준전압(Vref)을 생성하는 방법만 다르다.

먼저 피모스트랜지스터가 'F'인 상태이고, 앤모스트랜지스터가 'S'인 상태인 경우 기준전압(Vref)이 하강하게 되고, 이는 도2b에서 동작파형이 'PNNN'에서 'PFNS'로 이동한 것과 같은 효과를 가지게 되어 제1 시모스인버터(80)의 출력이 하이에서 로우로 된다.

또한 피모스트랜지스터가 'S'인 상태이고 앤모스트랜지스터가 'F'인 상태인 경우 기준전압(Vref)이 상승하게 되고, 이는 도2c에서 동작파형이 'PNNN'에서 'PSNF'로 이동한 것과 같은 효과를 가지게 되어 제2 시모스인버터(90)의 출력이 로우에서 하이로 된다.

도5 및 도6은 각각 본 발명의 다른 실시예를 나타낸 것으로, 모스트랜지스터의 공정상태에 따른 스위칭 포인트 감지을 위한 회로도이다.

도5를 참조하여 살펴보면, 스위칭 포인트 감지 회로는 전원전압(VDD)의 1/2보다 큰 제1 기준전압(Vref_U)과 작은 제2 기준전압(Vref_D)으로 분배하여 출력하기 위한 기준전압부(40)와, 전원전압(VDD)의 1/2에서 스위칭포인트를 가지며 제1 기준전압(Vref_U) 및 제2 기준전압(Vref_D)에 각각 입력단이 연결된 제1 시모스인버터(50) 및 제2 시모스 인버터(60)를 구비하여, 제1 및 제2 시모스 인버터(50,60)는 제1 및 제2 기준전압(Vref_U,Vref_D)에서 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 것을 특징으로 한다.

기준전압부(40)는 전원전압(VDD)과 접지전원(VSS) 사이에 직렬연결된 제1 내지 제2 저항(R3,R4,R5)으로 구성되고, 제1 저항(R3) 및 제2 저항(R4)의 공통노드에서 제1 기준전압(Vref_U)을 출력하고, 제2 저항(R4) 및 제3 저항(R5)의 공통노드에서 제2 기준전압(Vref_D)를 출력한다.

여기서 제1 및 제2 시모스 인버터(50)를 구성하는 피모스트랜지스터와 앤모스트랜지스터의 채널 너비를 2:1로 하여 스위칭포인트가 전원전압의 1/2에서 형성하게 되는데, 제1 기준전압(Vref_U)은 전원전압의 2/3가 출력되고, 제2 기준전압(Vref_D)은 전원전압의 1/3가 출력되므로 제1 시모스인버터(50)는 로우가 출력되고, 제2 시모스인버터(60)는 하이가 출력된다. 여기서 전원전압의 2/3 또는 1/3는 중요한 값은 아니며, 1/2보다 큰 전압과 작은 전압을 출력하면 된다.

이 때 제1 시모스인버터(50)의 피모스트랜지스터(MP3)가 'F'상태이고, 앤모스트랜지스터(MN3)가 'S' 상태이면 제1 시모스인버터(50)의 출력이 로우에서 하이로 변하여 출력되고, 제2 시모스인버터(60)의 피모스트랜지스터(MP4)가 'S' 상태이고, 앤모스트랜지스터(MN4)가 'F' 상태이면 제2 시모스인버터(60)의 출력이 하이에서 로우로 변하여 출력되는데, 이를 감지하면 모스트랜지스터의 제조상태를 파악할 수 있다.

도6은 도5의 스위칭포인트 감지회로의 저항(R3,R5)를 각각 앤모스트랜지스터(MN8)와 피모스트랜지스터(MP9)로 대체한 것으로 전반적인 동작은 같다.

도7a 내지 도7d는 본 발명에 의한 스위칭 포인트 감지 회로에서 기준전압을 생성하는 다양한 방법을 나타낸 회로도이다.

도7a 내지 도7d의 스위칭포인트 회로는 도2a, 도4 내지 도6에 도시된 스위칭포인트 감지회로에서 기준전압(Vref)을 생성하기 위한 기준전압부의 동작전압으로 외부전원(VEXT)을 사용한 경우를 나타낸 것이다. 기준전압부의 동작전압을 외부전압으로 사용했을 때에도 도7a 내지 도7c의 기준전압(Vref)은 내부전원전압(Vint)의 1/2이고, 도7d의 기준전압(Vref_U,Vref_D)은 각각 내부전원전압(Vint)의 1/3, 2/3가 되도록 한다. 여기서 전원전압의 2/3 또는 1/3는 중요한 값은 아니며, 1/2보다 큰 전압과 작은 전압을 출력하면 된다.

도8a는 도2a 또는 도4에 도시된 스위칭포인트 감지회로의 출력단에 차동증폭기를 추가로 구비한 것이고, 도8b는 도5 또는 도6의 스위칭포인트 감지회로의 출력단에 차동증폭기를 추가한 것을 나타낸 블럭구성도이다.

차동증폭기를 스위칭 포인트 감지회로의 출력단에 추가로 구비하는 것은 스위칭포인트 감지회로의 출력신호가 상대적으로 작기 때문에 크게 증폭하기 위해서이다.

도8c 내지 도8f는 도8a 또는 도8b의 차동증폭기를 나타내는 회로도이다. 도8c 내지 도8f에 도시된 차동증폭기는 통상적인 차동증폭기의 내부회로도로서 일측입력을 스위칭포인트 감지회로의 기준전압부에서 생성된 기준전압(Vref)을 입력받고, 타측입력으로 스위칭포인트 감지회로의 출력신호(do_1.6, do_2.4)를 입력받는다.

도9a는 종래에 반도체 장치의 입력부를 나타내는 회로도이다.

도9a를 참조하여 살펴보면, 입력신호(A)를 입력받는 입력버퍼(410)와, 입력버퍼의 출력신호를 소정시간동안 지연시켜 출력하는 딜레이(420)와, 딜레이(420)의 출력을 클럭발생기(440)에서 출력하는 클럭에 동기시켜 내부신호(B)로 출력하는 래치(430)로 구성된다. 그러나 도9a와 같이 입력부를 구성하면, 피모스트랜지스터와 앤모스트랜지스터의 제조상태에 따라 입력파형이 변형되어 내부로 출력되고 이로 인해 반도체 장치의 동작상의 신뢰성을 저하시키게 된다.

도9b는 제조상태를 감지하여 스위칭 포인트가 조절되는 입력부의 블럭구성도이다.

도9b를 참조하여 살펴보면, 본 발명에 의해 제조상태를 감지하여 스위칭 포인트가 조절되는 입력부는 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하여 입력신호의 파형을 조정하는 입력부는 기준전압(Vref)에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터(491)와, 기준전압(Vref)에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터(492)를 구비하여, 입력신호(A)를 버퍼링하여 출력하기 위한 버퍼부(463)와, 제1 및 제2 시모스 인버터(491,492)의 출력에 따라 버퍼부(450)의 출력을 패스시키거나 버퍼부(450)의 출력을 소정의 지연시간후에 출력하기 위한 지연부(460)와, 지연부(460)의 출력을 래치하기 위한 래치부(470)와 래치부에 클럭을 입력하는 클럭발생기(480)로 구성된다.

지연부(460)은 버퍼부(450)의 출력을 제1 지연시간후에 출력하기 위한 제1 딜레이(461)와, 제1 시모스인버터(491)의 출력에 따라 버퍼부(450)의 출력을 출력하거나 또는 제1 딜레이(461)의 출력을 선택적으로 출력하기 위한 제1 멀티플렉서(462)와, 제1 멀티플렉서(462)의 출력을 제2 지연시간후에 출력하기 위한 제2 딜레이(463)와, 제2 딜레이(463)의 출력을 제3 지연시간후에 출력하기 위한 제3 딜레이(464)와, 제2 시모스인버터(492)의 출력에 따라 제2 딜레이(463)의 출력을 출력하거나 또는 제3 딜레이(464)의 출력을 선택적으로 출력하기 위한 제2 멀티플렉서(465)로 구성된다.

또한 여기서 도4 내지 도6에 도시된 방법으로 기준전압을 생성하고, 제1 및 제2 시모스를 구성할 수 있다.

도9b에 도시된 반도체 장치의 입력부의 동작을 설명하면, 먼저 기준전압(Vref)은 전원전압의 1/2을 안정적으로 출력하고 이에 따라 피모스 트랜지스터와 앤모스트랜지스터의 제조공정상태에 따라 제1 시모스인버터(491)와 제2시모스인버터(492)의 출력이 정해진다. 제1 시모스인버터(491)와, 제2 시모스인버터(492)의 출력에 따라 지연부(460)는 입력신호(A)를 제1 딜레이(461)와 제3 딜레이(465)를 선택적으로 거치게 하여 지연시간을 조절한다.

따라서 모스트랜지스터의 제조상태가 변하여도 입력신호에 대한 출력신호는 항상 일정하게 유지될 수 있고, 이로 인해 반도체 장치 동작상의 신뢰성을 확보할 수 있다.

도10은 본 발명에 따른 스위칭 포인트 감지회로를 구비하여 입력신호를 버퍼링하여 출력하는 반도체 장치를 나타내는 회로도이다.

도10을 참조하여 살펴보면, 스위칭 포인트 감지회로를 구비하여 입력신호를 버퍼링하여 출력하는 반도체 장치는 모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하기 위해서, 기준전압(Vref)에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터(510)와, 기준전압(Vref)에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터(520)를 구비하여, 제1 시모스인버터(510)의 출력에 따라 전원전압 또는 기준전압(A)을 선택적으로 출력하기 위한 제1 멀티플렉서(530)와, 제2 시모스인버터(520)의 출력에 따라 전원전압 또는 입력전압(A)을 선택적으로 출력하기 위한 제2 멀티플렉서(540)와, 입력신호(A)를 전달하기 위한 버퍼부(550)와, 버퍼부(550)의 출력신호(A_B)를 반전하여 출력하기 위한 제3 시모스 인버터(560)와, 제1 멀티플렉서(530)의 출력에 제어되어 제3 시모스 인버터(550)의 출력단을 풀업시키기 위한 제1 풀업수단(570)과, 제2 멀티플렉서(540)의 출력에 제어되어 상기 제3 시모스 인버터(560)의 출력단을 풀업시키기 위한 제2 풀업수단(580)으로 구성된다.

제1 멀티플렉서(530)는 제1 시모스인버터(510)의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제1 전송게이트(TG6)와, 제1 시모스인버터(520)의 출력이 제2 논리값일 때에 턴온되며 일측이 입력전압(A)에 연결된 제2 전송게이트(TG7)로 구성된다.

제2 멀티플렉서(540)는 제2 시모스인버터(520)의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제3 전송게이트(TG8)와, 제2 시모스인버터(520)의 출력이 제2 논리값일 때에 턴온되며 일측이 입력전압(A)에 연결된 제2 전송게이트(TG9)로 구성된다. 버퍼부(550)는 항상 턴온상태를 유지하는 전송게이트(TG5)로 구성된다. 버퍼부(550)은 제1 및 제2 시모스 인버터(510,520)의 출력에 따라 제1 및 제2 풀업수단(570,580)이 동작되는 타이밍과 제3 시모스인버터(550)가 입력신호를 전달하는 타이밍을 맞추기 위한 것이다.

먼저 제1 시모스인버터(510)와 제2 시모스인버터(520)은 피모스트랜지스터와 앤모스트랜지스터의 제조상태에 따라 출력값이 정해지고 이에 따라 제1 멀티플렉서와 제2 멀티플렉서의 출력도 정해져서, 제1 풀업수단(570)과 제2 풀업수단(580)은 턴오프 또는 입력상태에 따라 동작하게 된다.

이 때 출력신호(A)가 입력되면 버퍼부(550)를 통과해서 제3 시모스 인버터의 출력으로 전달되면 제1 풀업수단(570)과 제2 풀업수단(580)에 의해서 출력파형이 조절되어 출력된다. 따라서 신호전달경로의 모스트랜지스터의 제조상태와 상관없이 안정적인 출력파형이 내부회로로 전달할 수 있는 것이다.

도11은 도10에 도시된 반도체 장치의 동작을 나타내는 파형도이다.

도11을 참조하면, 종래에 스위칭 포인트 감지회로가 없을 때에는 입력신호(A)에 대해 모스트랜지스터의 제조상태에 따라 출력파형(B)이 변형(PSNF 상태에서 출력파형 또는 PFNS상태에서 출력파형)되어 내부로 전달되었으나, 스위칭 포이트 감지회로에 의해 안정적인 파형(스위칭포인트 조정된 출력파형(B))이 출력된다.

도12a는 도10에 도시된 반도체 장치의 입력신호에 큰 부하를 가지는 라인이 연결되었을 때를 나타내는 회로도이고, 도12b는 도10에 도시된 반도체 장치에서 출력신호에 큰 부하를 가지는 라인이 연결되었을 때를 나타내는 회로도이다.

도12a 또는 도12b에서와 같이 반도체 집적회로를 구성하게 되면 필연적으로 큰 부하를 가지는 롱 라인에서 신호를 입력받거나 신호를 출력해야 한다. 예컨대 반도체 장치의 최종출력버퍼에 입력되는 입력신호는 노이즈 영향을 줄이기 위해 큰 부하를 가지도록 설계된다. 따라서 큰 부하에서의 동작은 반도체 제조상태에 따른 변화에 더 많은 영향을 주기 때문에 동작상에 신뢰성을 더욱 저하시키게 된다.

이 때에 모스트랜지스터의 제조상태에 따른 변화를 전술한 감지회로로 감지하고 이에 따라 조정하여 주면, 모스트랜지스터의 제조상태가 변하더라도 입력신호에 대한 출력신호를 일정하게 유지할 수 있게 되어 동작상의 신뢰성 저하를 방지할 수 있다.

도12c는 도12a 및 도12b에 도시된 반도체 장치의 동작을 나타내는 파형도이다.

도12c를 참조하여 살펴보면, 종래에 스위칭 포인트 감지회로가 없을 때에는 입력신호(A)에 대해 모스트랜지스터의 제조상태에 따라 출력파형(B)이 변형(PSNF 상태에서 출력파형 또는 PFNS상태에서 출력파형)되어 전달되었으나, 스위칭 포이트 감지회로에 의해 안적적인 파형(스위칭포이트 조정된 출력파형(B))이 출력된다.

결론적으로 전술한 본 발명에 의해 제조상태를 감지하는 회로를 반도체 장치에 구비함으로서 모스트랜지스터의 제조상태에 따른 반도체 장치의 동작변화를 막을 수 있어, 동작의 에러를 줄일 수 있어 반도체 장치의 동작상의 신뢰도를 향상시킬 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 모스트랜지스터의 제조상태 변화에 상관없이 안정적인 스위칭포인트를 유지하는 반도체 회로를 구현할 수 있어 반도체 집적회로에서 동작상의 신뢰성 향상을 기대할 수 있다.

도1a은 종래에 반도체 장치의 인버터를 나타내는 회로도.

도1b는 모스트랜지스터의 공정상태에 따라 도1a의 인버터의 스위칭포인트를 나타내는 파형도.

도2a는 본 발명의 바람직한 실시예에 따른 것으로, 모스트랜지스터의 공정상태에 따른 스위칭 포인트를 감지하기 위한 회로도.

도2b 및 도2c는 도2a에 도시된 스위칭 포인트를 감지하기 위한 회로의 동작을 나타내는 파형도.

도3은 도2a의 스위칭 포인트 감지회로의 동작상태를 모스트랜지스터의 공정상태에 따라 진리표로 나타낸 도면.

도4는 도2a의 스위칭포인트 감지회로에서 기준전압을 다르게 생성하는 기준전압를 보여주는 회로도이다.

도5 및 도6은 각각 본 발명의 바람직한 다른 실시예를 나타낸 것으로, 모스트랜지스터의 공정상태에 따른 스위칭 포인트 감지을 위한 회로도.

도7a 내지 도7d는 본 발명에 의한 스위칭 포인트 감지 회로에서 기준전압을 생성하는 다양한 방법을 나타낸 회로도.

도8a는 도2a 및 도4에 도시된 스위칭포인트 감지회로에서 출력신호를 증폭하기 위한 차동증폭기를 구비한 블럭구성도.

도8b는 도5 및 도6에 도시된 스위칭포인트 감지회로에서 출력신호를 증폭하기 위한 차동증폭기를 구비한 블럭구성도.

도8c 내지 도8f는 도8a 및 도8b의 차동증폭기를 나타내는 회로도.

도9a는 종래에 반도체 장치의 입력부를 나타내는 회로도.

도9b는 본 발명에 따른 스위칭 포인트 감지회로를 구비한 반도체 장치의 입력부를 나타내는 회로도.

도10은 본 발명에 따른 스위칭 포인트 감지회로를 구비하여 입력신호를 버퍼링하여 출력하는 반도체 장치를 나타내는 회로도.

도11은 도10에 도시된 반도체 장치의 동작을 나타내는 파형도.

도12a는 도10에 도시된 반도체 장치의 입력신호에 큰 부하를 가지는 라인이 연결되었을 때를 나타내는 회로도.

도12b는 도10에 도시된 반도체 장치에서 출력신호에 큰 부하를 가지는 라인이 연결되었을 때를 나타내는 회로도.

도12c는 도12a 및 도12b에 도시된 반도체 장치의 동작을 나타내는 파형도.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 기준전압 발생부

20 : 피모스트랜지스터 공정상태 감지부

30 : 앤모스트랜지스터 공정상태 감지부

R1, R2 : 저항

MP1 ~ MP24 : 피모스트랜지스터

MN1 ~ MN24 : 앤모스트랜지스터

TG1 ~ TG19 : 전송게이트

IN1 ~ IN21 : 인버터

Claims

모스트랜지스터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 스위칭포인트 감지장치에 있어서,

입력되는 전원전압을 분배한 기준전압을 출력하는 기준전압발생부;

설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및

설계된 스펙의 범위로 제조된 경우에 상기 기준전압의 전압레벨에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하는 스위칭포인트 감지회로.
제 1 항에 있어서,

상기 제1 및 제2 시모스 인버터는

앤모스트랜지스터 또는 피모스트랜지스터의 채널 너비를 조정하거나 또는 길이를 조정하여 도미넌트한 모스트랜지스터를 정하는 것을 특징으로 하는 스위칭포인트 감지회로.
제 1 항에 있어서,

상기 기준전압발생부는

저항을 이용하여 상기 기준전압을 출력하는 것을 특징으로 하는 스위칭포인트 감지회로.
제 1 항에 있어서,

상기 기준전압발생부는

전원전압에 게이트와 드레인측이 접속된 앤모스트랜지스터와, 상기 앤모스트랜지스터의 드레인과 접지전원을 연결하며 게이트가 상기 접지전원에 접속된 피모스트랜지스터에 의해 상기 기준전압을 출력하는 것을 특징으로 하는 스위칭포인트 감지회로.
제 1 항에 있어서,

상기 기준전압을 일측입력으로 하고 상기 제1 시모스 인버터의 출력을 타측입력으로 하는 제1 차동증폭기와, 상기 기준전압을 일측입력으로 하고 상기 제2 시모스 인버터의 출력을 타측입력으로 하는 제2 차동증폭기를 더 구비한 것을 특징으로 하는 스위칭 포인트 감지회로.
모스트랜지서터의 제조상태에 따른 스위칭포인트의 변화를 감지하는 스위칭포인트 감지장치에 있어서,

전원전압의 1/2보다 큰 제1 기준전압과 상기 전원전압의 1/2보다 작은 제2 기준전압으로 분배하여 출력하기 위한 기준전압발생부;

상기 제1 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제1 시모스인버터; 및

상기 제2 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제2 시모스인버터를 구비하는 스위칭 포인트 감지회로.
제 6 항에 있어서,

상기 기준전압발생부는 상기 전원전압과 접지전원 사이에 직렬연결된 제1 내지 제3 저항을 구비하여, 상기 제2 저항 및 상기 제3 저항의 연결노드에서 상기 제1 기준전압을 출력하고 상기 제1 저항 및 상기 제2 저항의 연결노드에서 상기 제2 기준전압을 출력하는 것을 특징으로 하는 스위칭포인트 감지회로.
제 6 항에 있어서

상기 기준전압발생부는

전원전압에 게이트 및 일측이 접속된 앤모스트랜지스터와, 상기 앤모스트랜지스터의 타측에 일측이 접속된 저항과, 상기 저항의 타측과 접지전원을 연결하며 게이트가 상기 접지전원에 접속된 피모스트랜지스터를 구비하여 상기 앤모스트랜지스터 및 상기 저항의 연결노드에서 상기 제1 기준전압을 출력하고, 상기 피모스트랜지스터 및 상기 저항의 연결노드에서 상기 제2 기준전압을 출력하는 것을 특징으로 하는 스위칭포인트 감지회로.
제 6 항에 있어서,

상기 제1 기준전압을 일측입력으로 하고 상기 제1 시모스 인버터의 출력을 타측입력으로 하는 제1 차동증폭기와, 상기 제2 기준전압을 일측입력으로 하고 상기 제2 시모스 인버터의 출력을 타측입력으로 하는 제2 차동증폭기를 더 구비한 것을 특징으로 하는 스위칭 포인트 감지회로.
모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하는 스위칭포인트 감지수단을 구비하며,

입력신호를 지연시켜 출력하되, 상기 스위칭포인트 감지수단에 제어받아 가변 지연량을 갖는 지연수단을 구비하는 반도체 장치.
제 10 항에 있어서,

상기 스위칭포인트 감지수단은,

기준전압발생부;

상기 기준전압발생부로부터 출력된 기준전압을 입력받고, 상기 기준전압에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및

상기 기준전압에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하는 것을 특징으로 하는 반도체 장치.
제 10 항에 있어서,

상기 스위칭포인트 감지수단은

전원전압의 1/2보다 큰 제1 기준전압과 상기 전원전압의 1/2보다 작은 제2 기준전압으로 분배하여 출력하기 위한 기준전압발생부;

상기 제1 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제1 시모스인버터; 및

상기 제2 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제2 시모스인버터를 구비하는 것을 특징으로 하는 반도체 장치.
제 11 항 또는 제12항에 있어서,

상기 지연수단은

상기 입력신호를 제1 지연시간후에 출력하기 위한 제1 딜레이;

상기 제1 시모스인버터의 출력에 따라 상기 버퍼링수단의 출력을 출력하거나 또는 상기 제1 딜레이의 출력을 선택적으로 출력하기 위한 제1 멀티플렉서;

상기 제1 멀티플렉서의 출력을 제2 지연시간후에 출력하기 위한 제2 딜레이;

상기 제2 딜레이의 출력을 제3 지연시간후에 출력하기 위한 제3 딜레이; 및

상기 제2 시모스인버터의 출력에 따라 제2 딜레이의 출력을 출력하거나 또는 상기 제3 딜레이의 출력을 선택적으로 출력하기 위한 제2 멀티플렉서를 구비하는 것을 특징으로 하는 반도체 장치.
모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하기 위하여

기준전압발생부;

상기 기준전압발생부로부터 출력된 기준전압을 입력받고, 상기 기준전압에서 앤모스트랜지스터가 도미넌트한 제1 시모스 인버터; 및

상기 기준전압에서 피모스트랜지스터가 도미넌트한 제2 시모스 인버터를 구비하여 시모스인버터의 스위칭포인트 감지수단을 구비하며,

상기 제1 시모스인버터의 출력에 따라 전원전압 또는 입력신호를 선택적으로 출력하기 위한 제1 멀티플렉서;

상기 제2 시모스인버터의 출력에 따라 전원전압 또는 상기 입력신호를 선택적으로 출력하기 위한 제2 멀티플렉서;

상기 입력신호를 반전하여 출력하기 위한 제3 시모스 인버터;

상기 제1 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제1 풀업수단; 및

상기 제2 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제2 풀업수단를 구비하는 반도체 장치.
제 14 항에 있어서,

상기 제3 시모스인버터는 상기 입력신호를 전송게이트를 통하여 입력받는 것을 것을 특징으로 하는 반도체 장치.
제 14 항에 있어서,

상기 제1 멀티플렉서는

상기 제1 시모스인버터의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제1 전송게이트와, 상기 제2 시모스인버터의 출력이 제2 논리값일 때에 턴온되며 일측이 상기 입력신호에 연결된 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 장치.
제 16 항에 있어서,

상기 제2 멀티플렉서는

상기 제2 시모스인버터의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제1 전송게이트와, 상기 제2 시모스인버터의 출력이 제2 논리값일 때에 턴온되며 일측이 상기 입력신호에 연결된 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 장치.
모스트랜지스터의 제조상태에 따른 시모스인버터의 스위칭포인트 변화를 감지하기 위하여

전원전압의 1/2보다 큰 제1 기준전압과 상기 전원전압의 1/2보다 작은 제2 기준전압으로 분배하여 출력하기 위한 기준전압발생부;

상기 제1 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제1 시모스인버터; 및

상기 제2 기준전압을 입력받으며 상기 전원전압의 1/2에서 스위칭포인트를 가지는 제2 시모스인버터를 구비하는 시모스인버터 스위칭포인트감지회로를 구비하며,

상기 제1 시모스인버터의 출력에 따라 전원전압 또는 입력신호를 선택적으로 출력하기 위한 제1 멀티플렉서;

상기 제2 시모스인버터의 출력에 따라 전원전압 또는 상기 입력신호를 선택적으로 출력하기 위한 제2 멀티플렉서;

입력신호를 반전하여 출력하기 위한 제3 시모스 인버터;

상기 제1 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제1 풀업수단; 및

상기 제2 멀티플렉서의 출력에 제어되어 상기 제3 시모스 인버터의 출력단을 풀업시키기 위한 제2 풀업수단를 구비하는 반도체 장치.
제 18 항에 있어서,

상기 제3 시모스인버터의 출력신호를 반전하여 출력하기 위한 제4 시모스 인버터를 더 구비한 것을 특징으로 하는 반도체 장치.
제 18 항에 있어서,

상기 제1 멀티플렉서는

상기 제1 시모스인버터의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제1 전송게이트와, 상기 제2 시모스인버터의 출력이 제2 논리값일 때에 턴온되며 일측이 상기 입력신호에 연결된 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 장치.
제 20 항에 있어서,

상기 제2 멀티플렉서는

상기 제2 시모스인버터의 출력이 제1 논리값일 때에 턴온되며 일측이 전원전압에 연결된 제1 전송게이트와, 상기 제2 시모스인버터의 출력이 제2 논리값일 때에 턴온되며 일측이 상기 입력신호에 연결된 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 장치.