JP5529450B2 - ボディバイアス制御回路及びボディバイアス制御方法 - Google Patents

Description

半導体装置のボディバイアスを制御するボディバイアス制御回路及びボディバイアス制御方法に関するものである。

従来から、複数のトランジスタにより構成される半導体装置において、その半導体装置が形成されている基板に対して、その基板上のトランジスタの閾値電圧を補正するために、バックバイアス電圧を印加するバックバイアス回路が知られている。

なお、バックバイアス電圧の調整は、例えば、レーザートリミングによりフューズ素子を切断して、バックバイアス電圧を発生させるための抵抗値を設定するものが知られている。

特許第３８６８１３１号公報 特開平７−１７６６２２号公報

しかし、従来技術では、バックバイアス電圧を設定する際の基準となるフューズ素子を切断するために、レーザートリミング等の製造工程が必要になってしまう。

本開示のボディバイアス制御回路は、ボディバイアスがそれぞれ印加されている２つのトランジスタを備える。また、２つのトランジスタの電圧特性を検出するモニタ部を備える。また、モニタ部が検出する電圧特性の差が少なくなるよう、２つのトランジスタの少なくとも１つについてボディバイアスを制御するボディバイアス発生器を備える。

また、本開示のボディバイアス制御方法は、ボディバイアスがそれぞれ印加されている２つのトランジスタの電圧特性を検出するステップを備える。また、電圧特性を検出するステップが検出する電圧特性の差が少なくなるよう、２つのトランジスタの少なくとも１つについてボディバイアス値を制御するステップを備える。

本開示のボディバイアス制御回路およびボディバイアス制御方法によれば、一方のトランジスタの電圧特性を基準としてボディバイアスを発生し、半導体装置においてボディバイアスが印加される回路領域内のトランジスタの閾値電圧のばらつきを小さくすることができる。

バイアス回路１における一実施例の回路図である。 バイアス回路１における一実施例のタイミングチャートである。 半導体装置１０における一実施例の回路図である。 バイアス回路１ａにおける一実施例の回路図である。 ボディバイアス特性における一実施例のグラフ（その２）である。 バイアス回路１ｂにおける一実施例の回路図である。 制御回路２ｃにおける一実施例の回路図である。 バイアス回路１ｄにおける一実施例の回路図である。 ボディバイアス特性における一実施例のグラフ（その１）である。 トランジスタの閾値電圧ばらつきにおける一実施例のグラフである。

第１実施形態を、図１ないし図３を用いて説明する。第１実施形態は、基準となるトランジスタの閾値電圧に、他のトランジスタの閾値電圧を近づける制御を行う形態である。図３に、本実施形態に係る半導体装置１０の回路図を示す。半導体装置１０は、制御回路２、ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４、デバイス回路ＤＣ１ないしＤＣ４を備える。制御回路２は、ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４に対して制御信号Ｖｅｎを供給する。ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４は、制御信号Ｖｅｎに応じてボディバイアスＶＢＢを生成し、デバイス回路ＤＣ１ないしＤＣ４に供給する。デバイス回路ＤＣ１ないしＤＣ４は、各種の動作を行う回路であり、多数のＭＯＳトランジスタを備えている。デバイス回路ＤＣ１ないしＤＣ４に備えられるＭＯＳトランジスタのバックゲートには、ボディバイアスＶＢＢが供給される。

制御回路２およびボディバイアス発生器ＢＢＧ１ないしＢＢＧ４の、半導体装置１０内でのレイアウトについて説明する。ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４は、高電圧配線や、後述するチャージポンプを備える。すると、ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４はノイズ源となるため、半導体装置１０の外縁周辺に配置することが好ましい。また、ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４は、デバイス回路ＤＣ１ないしＤＣ４に均等にボディバイアスＶＢＢを印加するために、半導体装置１０内に均等にレイアウトすることが好ましい。また、制御回路２から出力される制御信号Ｖｅｎは、デジタル信号であり、ディレイ時間が均等になることが好ましい。よって、制御回路２とボディバイアス発生器ＢＢＧ１ないしＢＢＧ４の各々とを接続する配線は、等長配線などを用いて配線することが好ましい。

図１に、第１実施形態に係るバイアス回路１の回路図を示す。バイアス回路１は、制御回路２およびボディバイアス発生器ＢＢＧ１を備える。制御回路２は、ＮＭＯＳトランジスタＴｒ１およびＴｒ２、比較器ＣＯＭＰ１、インバータＩＮＶ１、定電流回路ＣＣ１、ＰＭＯＳトランジスタＴｒ１０ないしＴｒ１２を備える。

トランジスタＴｒ１およびＴｒ２について説明する。デバイス回路ＤＣ１内には、多数のトランジスタが備えられている。これらのトランジスタには、トランジスタ間の閾値電圧ばらつきが存在する場合がある。閾値電圧ばらつきの発生原因の例としては、半導体装置の製造プロセスばらつき等に起因する場合や、トランジスタ間の閾値電圧を意図的に異ならせて回路設計することに起因する場合などが挙げられる。トランジスタ間の閾値電圧ばらつきが存在すると、トランジスタ間のスイッチング速度ばらつきや消費電力ばらつきが発生するため、トランジスタ間の閾値電圧ばらつきは小さくすることが好ましい。そこで、本実施形態に係るバイアス回路１では、トランジスタ間の閾値電圧ばらつき量をモニタするために、トランジスタＴｒ１およびＴｒ２を備える。

トランジスタＴｒ１のソース端子およびバックゲート端子には、接地電圧ＶＳＳが供給される。トランジスタＴｒ１のゲート端子とドレイン端子とは、ダイオード接続される。トランジスタＴｒ２のソース端子には、接地電圧ＶＳＳが供給される。また、バックゲート端子には、ボディバイアスＶＢＢが供給される。トランジスタＴｒ２のゲート端子とドレイン端子とは、ダイオード接続される。

トランジスタＴｒ１は、デバイス回路ＤＣ１内のトランジスタ間の閾値電圧ばらつき量の上限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタＴｒ１の閾値電圧Ｖｔｈ１は、基準電圧として用いられる。また、トランジスタＴｒ２は、デバイス回路ＤＣ１内のトランジスタ間の閾値電圧ばらつき量の下限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタＴｒ２の閾値電圧Ｖｔｈ２は、ボディバイアスＶＢＢを制御することにより、基板バイアス効果によって上昇させることが可能とされる。そして、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１と同等になる時のボディバイアスＶＢＢの値を求め、求めたボディバイアスＶＢＢをデバイス回路ＤＣ１に供給することにより、デバイス回路ＤＣ１内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑えることが可能となる。

トランジスタＴｒ１０ないしＴｒ１２によって、カレントミラ回路が構成される。トランジスタＴｒ１０ないしＴｒ１２のゲート端子は共通接続され、ソース端子の各々には電源電圧ＶＤＤが供給される。トランジスタＴｒ１０のドレイン端子には定電流回路ＣＣ１が接続される。トランジスタＴｒ１１のドレイン端子にはトランジスタＴｒ１が接続され、トランジスタＴｒ１２のドレイン端子にはトランジスタＴｒ２が接続される。定電流回路ＣＣ１によって生成された電流がトランジスタＴｒ１０に入力される。そして、ミラーされた電流ｉｍがトランジスタＴｒ１１およびＴｒ１２のドレイン端子から出力され、トランジスタＴｒ１およびＴｒ２に流される。

比較器ＣＯＭＰ１の反転入力端子にはトランジスタＴｒ１のドレイン端子が接続され、電圧Ｖｒ１が入力される。電圧Ｖｒ１は、トランジスタＴｒ１の閾値電圧Ｖｔｈ１に応じて変化する電圧であり、閾値電圧Ｖｔｈ１が高くなるほど電圧Ｖｒ１も高くなる。また、比較器ＣＯＭＰ１の非反転入力端子にはトランジスタＴｒ２のドレイン端子が接続され、電圧Ｖｒ２が入力される。電圧Ｖｒ２は、トランジスタＴｒ２の閾値電圧Ｖｔｈ２に応じて変化する電圧であり、閾値電圧Ｖｔｈ２が高くなるほど電圧Ｖｒ２も高くなる。比較器ＣＯＭＰ１からは、トランジスタＴｒ１の閾値電圧Ｖｔｈ１と、トランジスタＴｒ２の閾値電圧Ｖｔｈ２との差電圧に応じた信号Ｖｃが出力される。信号ＶｃはインバータＩＮＶ１により反転され、制御信号Ｖｅｎとしてボディバイアス発生器ＢＢＧ１ないしＢＢＧ４へ出力される。

ボディバイアス発生器ＢＢＧ１は、リングオシレータＲＯ１、チャージポンプＣＰ１を備える。リングオシレータＲＯ１は、ナンド回路ＮＤ１、インバータＩＮＶ２およびＩＮＶ３を備える。ナンド回路ＮＤ１の出力端子には、インバータＩＮＶ２およびＩＮＶ３が直列接続される。ナンド回路ＮＤ１の一方の入力端子にはインバータＩＮＶ３の出力端子が接続され、他方の入力端子には制御信号Ｖｅｎが入力される。また、インバータＩＮＶ３の出力端子からは、発振信号Ｖｃｌｋが出力され、チャージポンプＣＰ１のコンデンサＣ１に入力される。

制御信号Ｖｅｎがハイレベルの期間においては、ナンド回路ＮＤ１は、インバータＩＮＶ３からループバックされた信号を反転して出力するインバータとして動作する。よって、リングオシレータＲＯ１はハイレベルの出力信号とローレベルの出力信号とを交互に出力する発振動作を行う。一方、制御信号Ｖｅｎがローレベルの期間においては、ナンド回路ＮＤ１は、出力信号ハイレベルの信号に維持する動作を行う。よって、リングオシレータＲＯ１は、発振動作を停止する。

チャージポンプＣＰ１は、コンデンサＣ１と、ダイオードＤ１およびＤ２とを備える。ダイオードＤ１のカソードには接地電圧ＶＳＳが入力される。ダイオードＤ１のアノードとダイオードＤ２のカソードとは、ノードＮ１（ポンピングノード）で接続される。コンデンサＣ１の一端はノードＮ１に接続され、他端はノードＮ２（リングオシレータＲＯ１の出力端子）に接続される。ダイオードのＤ２のアノードからは、ボディバイアスＶＢＢが出力される。なお、ボディバイアス発生器ＢＢＧ２ないしＢＢＧ４の構成についても、ボディバイアス発生器ＢＢＧ１の構成と同様であるため、ここでは詳細な説明は省略する。

第１実施形態に係るバイアス回路１の動作を、図２のタイミングチャートを用いて説明する。例として、接地電圧ＶＳＳが０（Ｖ）である場合を説明する。また、発振信号Ｖｃｌｋの電圧振幅値が、電源電圧ＶＤＤ−接地電圧ＶＳＳ間の値とされる場合を説明する。

図２の時刻ｔ１において、半導体装置１０が動作を開始し、バイアス回路１の動作が開始される。時刻ｔ１では、ボディバイアスＶＢＢは０（Ｖ）であり、基板バイアス効果は得られていないため、トランジスタＴｒ２の閾値電圧Ｖｔｈ２の値は初期設定値となる。そして、閾値電圧Ｖｔｈ２の初期設定値は、トランジスタＴｒ１の閾値電圧Ｖｔｈ１よりも低くされているため、電圧Ｖｒ２は電圧Ｖｒ１よりも低くなる。よって比較器ＣＯＭＰ１から出力される信号Ｖｃはローレベルとなり、制御信号Ｖｅｎはハイレベルとなる（矢印Ｙ１）。

ハイレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１に入力されることにより、リングオシレータＲＯ１が発振動作を開始し、チャージポンプＣＰ１が動作を開始する。チャージポンプＣＰ１の動作を説明する。なお、説明の簡略化のため、ダイオードＤ１、Ｄ２による電圧降下を０（Ｖ）として説明する。発振信号Ｖｃｌｋがハイレベルのときは、コンデンサＣ１のノードＮ２は電源電圧ＶＤＤ、ノードＮ１は接地電圧ＶＳＳとなる。このとき、コンデンサＣ１の両電極端には、電源電圧ＶＤＤだけ電位差が印加された状態になっている。そして、発振信号Ｖｃｌｋがローレベルに遷移すると、コンデンサＣ１のノードＮ２の電位は、電源電圧ＶＤＤから接地電圧ＶＳＳまで、電源電圧ＶＤＤ分だけ低下する。コンデンサＣ１の両電極端の電位差は理想的には保持されるため、コンデンサＣ１のノードＮ１の電位は−ＶＤＤまで下がる。このとき、ダイオードＤ２が導通状態となるため、チャージポンプＣＰ１の出力端子には負電位が出力されることになる。そして、発振信号Ｖｃｌｋのハイレベルとローレベルとが周期的に繰り返されることによって、ボディバイアスＶＢＢは負の値に徐々に低下する。

ボディバイアスＶＢＢが負の値に徐々に低下することに応じて、トランジスタＴｒ２では、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスＶＢＢの低下に応じてトランジスタＴｒ２の閾値電圧Ｖｔｈ２が上昇する。そして、閾値電圧Ｖｔｈ２の上昇に応じて、電圧Ｖｒ２が上昇する。

図２の時刻ｔ２において、トランジスタＴｒ２の閾値電圧Ｖｔｈ２が、トランジスタＴｒ１の閾値電圧Ｖｔｈ１を超えて高くなると、比較器ＣＯＭＰ１の出力電圧はハイレベルへ遷移し、制御信号Ｖｅｎはローレベルへ遷移する（矢印Ｙ２）。そして、ローレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１に入力されることにより、リングオシレータＲＯ１が発振動作を停止し、チャージポンプＣＰ１の動作が停止される。これにより、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１より高くなることに応じて、ボディバイアス発生器ＢＢＧ１を停止させる制御が行われる。

ボディバイアス発生器ＢＢＧ１が停止すると、ボディバイアスＶＢＢは徐々に上昇する。ボディバイアスＶＢＢの上昇に応じて、トランジスタＴｒ２では、基板バイアス効果により、トランジスタＴｒ２の閾値電圧Ｖｔｈ２が除々に低下する。そして、閾値電圧Ｖｔｈ２の低下に応じて、電圧Ｖｒ２が低下する。

図２の時刻ｔ３において、トランジスタＴｒ２の閾値電圧Ｖｔｈ２が、トランジスタＴｒ１の閾値電圧Ｖｔｈ１よりも低くなると、比較器ＣＯＭＰ１の出力電圧はローレベルへ遷移し、制御信号Ｖｅｎはハイレベルへ遷移する（矢印Ｙ３）。そして、ハイレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１に入力されることにより、リングオシレータＲＯ１が発振動作を開始し、チャージポンプＣＰ１の動作が開始される。これにより、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１より低くなることに応じて、ボディバイアス発生器ＢＢＧ１を動作させる制御が行われる。

ボディバイアス発生器ＢＢＧ１が動作を開始すると、ボディバイアスＶＢＢは徐々に下降する。ボディバイアスＶＢＢの下降に応じて、トランジスタＴｒ２では、基板バイアス効果により、トランジスタＴｒ２の閾値電圧Ｖｔｈ２が除々に上昇する。そして、閾値電圧Ｖｔｈ２の上昇に応じて、電圧Ｖｒ２が上昇する。

以下、同様にして、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１よりも高くなるとボディバイアス発生器ＢＢＧ１を停止し、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１よりも低くなるとボディバイアス発生器ＢＢＧ１を動作させる制御が行われる。これにより、ボディバイアス発生器ＢＢＧ１のオンオフを繰り返すことで、閾値電圧Ｖｔｈ２を閾値電圧Ｖｔｈ１と等しくするための目標ボディバイアスＶＢＢｔｇｔ１（図２点線）が平均して保持される。なお、ボディバイアス発生器ＢＢＧ２ないしＢＢＧ４の動作についても、ボディバイアス発生器ＢＢＧ１の動作と同様であるため、ここでは詳細な説明は省略する。

以上より、制御回路２およびボディバイアス発生器ＢＢＧ１によって目標ボディバイアスＶＢＢｔｇｔ１が生成される。そして、生成された目標ボディバイアスＶＢＢｔｇｔ１は、デバイス回路ＤＣ１に備えられる全てのトランジスタのバックゲート端子に供給される。

デバイス回路ＤＣ１における、トランジスタの閾値電圧のばらつき抑制の効果を説明する。まず、図９のグラフを用いて、トランジスタＴｒ１およびＴｒ２のボディバイアス特性を説明する。第１実施形態に係るバイアス回路１では、トランジスタＴｒ１の初期閾値電圧Ｖｔｈ１＿ｉが、トランジスタＴｒ２の初期閾値電圧Ｖｔｈ２＿ｉよりも高くなるように設定されている。そして、ボディバイアスＶＢＢを負の値に低下させていくと、バックバイアス効果により、閾値電圧Ｖｔｈ１およびＶｔｈ２が上昇する。ここで、もともと初期閾値電圧Ｖｔｈ２＿ｉが低いトランジスタＴｒ２の閾値電圧Ｖｔｈ２の上昇割合は、もともと初期閾値電圧Ｖｔｈ１＿ｉが高いトランジスタＴｒ１の閾値電圧Ｖｔｈ１の上昇割合に比して、大きくなる。よって、図９のグラフに示すように、目標ボディバイアスＶＢＢｔｇｔ１を与えることにより、閾値電圧Ｖｔｈ１とＶｔｈ２との差電圧を、差電圧ΔＶｔｈ＿ｉから差電圧ΔＶｔｈ＿ｔへ縮小することができる。

また、図１０のグラフを用いて、デバイス回路ＤＣ１内のトランジスタの閾値電圧ばらつきについて説明する。図１０は、デバイス回路ＤＣ１に含まれるトランジスタの閾値電圧の分布を表した図である。分布曲線ＤＢ１は、デバイス回路ＤＣ１に目標ボディバイアスＶＢＢｔｇｔ１を供給しない状態における閾値電圧の分布を表している。また、分布曲線ＤＢ２は、デバイス回路ＤＣ１に目標ボディバイアスＶＢＢｔｇｔ１を供給する状態における閾値電圧の分布を表している。目標ボディバイアスＶＢＢｔｇｔ１を供給しない状態では、閾値電圧のばらつきが大きい状態である。よって、分布曲線ＤＢ１に示すように、分布曲線の分布が広くなると共にピークが低くなる。一方、目標ボディバイアスＶＢＢｔｇｔ１を供給する状態では、図９で説明したように閾値電圧の差電圧が縮小するため、閾値電圧のばらつきが小さくなる。よって、分布曲線ＤＢ２に示すように、分布曲線の分布が狭くなると共にピークが高くなる。これにより、デバイス回路ＤＣ１内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑制することが可能となる。

第１実施形態に係るバイアス回路１の効果を説明する。バイアス回路１では、トランジスタＴｒ１の閾値電圧Ｖｔｈ１とトランジスタＴｒ２の閾値電圧Ｖｔｈ２との差電圧が検出される。そして、閾値電圧Ｖｔｈ２が閾値電圧Ｖｔｈ１へ近づくように、ボディバイアスＶＢＢの値が制御される。よって、バイアス回路１の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置１０の外部から閾値電圧を制御する必要を無くすことが出来る。

また、バイアス回路１では、トランジスタＴｒ１の閾値電圧Ｖｔｈ１を基準電圧として用いている。よって、レプリカトランジスタの閾値電圧を基準電圧として用いることで、より実使用の状況に即した回路構成を形成することができるため、より高精度にボディバイアスＶＢＢを制御することが可能となる。また、レプリカトランジスタの閾値電圧を基準電圧として用いることで、基準電圧の値を予め定めておくことを不要とすることができる。

第２実施形態を、図４および図５を用いて説明する。第２実施形態は、特性の異なるトランジスタの閾値電圧のトランジスタ間ばらつき値を、ある所定の値以内に収める制御を行う形態である。図４に、第２実施形態に係るバイアス回路１ａの回路図を示す。バイアス回路１ａは、制御回路２ａおよびボディバイアス発生器ＢＢＧ１を備える。制御回路２ａは、ＮＭＯＳトランジスタＴｒ１ａおよびＴｒ２、減算器ＳＵＢ１、基準差電圧生成器ＲＥＦ１、比較器ＣＯＭＰ１ａ、インバータＩＮＶ１、定電流回路ＣＣ１、ＰＭＯＳトランジスタＴｒ１０ないしＴｒ１２を備える。

トランジスタＴｒ１ａおよびＴｒ２について説明する。トランジスタＴｒ１ａおよびＴｒ２のソース端子には、接地電圧ＶＳＳが供給される。また、トランジスタＴｒ１ａおよびＴｒ２のバックゲート端子には、ボディバイアスＶＢＢが供給される。トランジスタＴｒ１ａの閾値電圧Ｖｔｈ１、およびトランジスタＴｒ２の閾値電圧Ｖｔｈ２は、ボディバイアスＶＢＢを制御することにより、基板バイアス効果によって上昇させることが可能とされる。

また、ボディバイアスＶＢＢが０（Ｖ）とされ基板バイアス効果が得られていない状態における、トランジスタＴｒ１ａの閾値電圧を初期閾値電圧Ｖｔｈ１＿ｉと定義し、トランジスタＴｒ２の閾値電圧を初期閾値電圧Ｖｔｈ２＿ｉと定義する。第２実施形態に係るバイアス回路１ａでは、例として、トランジスタＴｒ１ａが高い閾値電圧を有するように設計され、トランジスタＴｒ２が低い閾値電圧を有するように設計される場合を説明する。よって、初期閾値電圧Ｖｔｈ１＿ｉが初期閾値電圧Ｖｔｈ２＿ｉよりも高くなるように設定される。初期閾値電圧Ｖｔｈ１＿ｉを初期閾値電圧Ｖｔｈ２＿ｉよりも高く設定する方法の例としては、トランジスタのゲート長やゲート幅を異ならせる方法が挙げられる。例えば、トランジスタＴｒ１ａのゲート長をＬ１、ゲート幅をＷ１とし、トランジスタＴｒ２のゲート長をＬ２、ゲート幅をＷ２と定義すると、（Ｗ１／Ｌ１）＞（Ｗ２／Ｌ２）の関係が成立するようにゲート長およびゲート幅を制御することで、初期閾値電圧Ｖｔｈ１＿ｉを初期閾値電圧Ｖｔｈ２＿ｉよりも高く設定することができる。なお、チャネル濃度を調整することにより、初期閾値電圧Ｖｔｈ１＿ｉと初期閾値電圧Ｖｔｈ２＿ｉとを調整してもよい。

減算器ＳＵＢ１は、オペアンプＯＰ１、抵抗素子Ｒ１ないしＲ４を備える。抵抗素子Ｒ２の一端はトランジスタＴｒ２のドレイン端子に接続され、他端はオペアンプＯＰ１の非反転入力端子に接続される。また抵抗素子Ｒ４の一端は接地電圧ＶＳＳに接続され、他端はオペアンプＯＰ１の非反転入力端子に接続される。抵抗素子Ｒ１の一端はトランジスタＴｒ１ａのドレイン端子に接続され、抵抗素子Ｒ３の一端はオペアンプＯＰ１の出力端子に接続される。抵抗素子Ｒ１の他端と抵抗素子Ｒ３の他端は共通接続された上で、オペアンプＯＰ１の反転入力端子に接続される。減算器ＳＵＢ１では、電圧Ｖｒ２から電圧Ｖｒ１を減じる動作が行われる。そして減算結果である差電圧ΔＶｒが、減算器ＳＵＢ１の出力端子から出力される。

基準差電圧生成器ＲＥＦ１は、基準差電圧ΔＶｒｅｆを出力する。基準差電圧ΔＶｒｅｆは、差電圧ΔＶｒの狙い電圧値である。後述するように、差電圧ΔＶが基準差電圧ΔＶｒｅｆの範囲内の値となるように、差電圧ΔＶｒの制御が行われる。基準差電圧ΔＶｒｅｆの値の決定方法としては、後述するトランジスタＴｒ１ａおよびＴｒ２のボディバイアス特性を予め把握しておき、把握したボディバイアス特性に基づいて基準差電圧ΔＶｒｅｆの値を決定する方法が挙げられる。なお、基準差電圧ΔＶｒｅｆは、半導体装置１０の内部で発生される形態であってもよいし、半導体装置１０の外部から印加される形態であってもよい。

比較器ＣＯＭＰ１ａの反転入力端子には、減算器ＳＵＢ１から出力される差電圧ΔＶｒが入力される。また、比較器ＣＯＭＰ１ａの非反転入力端子には、基準差電圧生成器ＲＥＦ１から出力される基準差電圧ΔＶｒｅｆが入力される。そして比較器ＣＯＭＰ１ａの出力端子からは、信号Ｖｃが出力される。

なお、その他の構成は第１実施形態に係るバイアス回路１と同様であるため、ここでは詳細な説明を省略する。

第２実施形態に係るバイアス回路１ａの動作を説明する。まず、図５のグラフを用いて、トランジスタＴｒ１ａおよびＴｒ２のボディバイアス特性を説明する。ボディバイアスＶＢＢが０（Ｖ）のときに、トランジスタＴｒ１ａのドレイン端子から出力される電圧を初期電圧Ｖｒ１＿ｉと定義し、トランジスタＴｒ２のドレイン端子から出力される電圧を初期電圧Ｖｒ２＿ｉと定義する。第２実施形態に係るバイアス回路１ａでは、トランジスタＴｒ１ａの初期閾値電圧がトランジスタＴｒ２の初期閾値電圧よりも高くなるように設定されているため、初期電圧Ｖｒ１＿ｉは初期電圧Ｖｒ２＿ｉよりも高くなる。そして、ボディバイアスＶＢＢを負の値に低下させていくと、バックバイアス効果により、閾値電圧Ｖｔｈ１およびＶｔｈ２が上昇するため、電圧Ｖｒ１およびＶｒ２も上昇する。

ここで、閾値電圧Ｖｔｈ１およびＶｔｈ２に上限値が存在することから、電圧Ｖｒ１およびＶｒ２にも上限値が存在する。そして、電圧Ｖｒ１の初期電圧Ｖｒ１＿ｉの方が電圧Ｖｒ２の初期電圧Ｖｒ２＿ｉよりも高いことから、ボディバイアスＶＢＢを低下させていくと、電圧Ｖｒ１の上昇度合いの方が電圧Ｖｒ２の上昇度合いよりも早く飽和する。よって、図５のグラフでは、電圧Ｖｒ２の上昇傾きよりも電圧Ｖｒ１の上昇傾きの方が小さくなる。すると、ボディバイアスＶＢＢを低下させていくほど差電圧ΔＶｒが小さくなっていくボディバイアス特性が得られる。

バイアス回路１ａの動作を、図５を用いて説明する。半導体装置１０が動作を開始し、バイアス回路１ａの動作が開始される時点では、ボディバイアスＶＢＢは０（Ｖ）である。よって、差電圧ΔＶｒの値は、初期差電圧ΔＶｒ＿ｉとされる。初期差電圧ΔＶｒ＿ｉは、基準差電圧ΔＶｒｅｆよりも大きいため、比較器ＣＯＭＰ１から出力される信号Ｖｃはローレベルとなり、制御信号Ｖｅｎはハイレベルとなる。

ハイレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１に入力されることにより、第１実施形態と同様にして、ボディバイアス発生器ＢＢＧ１が動作を開始するため、ボディバイアスＶＢＢが負の値に徐々に低下する。ボディバイアスＶＢＢが低下すると、基板バイアス効果により、閾値電圧Ｖｔｈ１および閾値電圧Ｖｔｈ２が上昇するため、電圧Ｖｒ１およびＶｒ２が上昇する。電圧Ｖｒ１およびＶｒ２が上昇すると、前述したボディバイアス特性により、差電圧ΔＶｒは小さくなっていく。

そして、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆよりも低くなると、比較器ＣＯＭＰ１の出力電圧はハイレベルへ遷移し、制御信号Ｖｅｎはローレベルへ遷移する。ここで、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆと等しくなるときのボディバイアスＶＢＢの値を、目標ボディバイアスＶＢＢｔｇｔと定義する。ローレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１に入力されることにより、ボディバイアス発生器ＢＢＧ１は停止される。ボディバイアス発生器ＢＢＧ１が停止すると、ボディバイアスＶＢＢは徐々に上昇するため、電圧Ｖｒ１およびＶｒ２が低下し、差電圧ΔＶｒは大きくなっていく。

以後、同様にして、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆよりも低くなるとボディバイアス発生器ＢＢＧ１を停止し、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆよりも大きくなるとボディバイアス発生器ＢＢＧ１を動作させる制御が行われる。これにより、ボディバイアス発生器ＢＢＧ１のオンオフを繰り返すことで、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆの値以内に収まるように制御される。よって、ボディバイアス発生器ＢＢＧ１から出力されるボディバイアスＶＢＢの値は、目標ボディバイアスＶＢＢｔｇｔに平均して維持される。

以上より、制御回路２ａによって、制御信号Ｖｅｎに基づいて、閾値電圧Ｖｔｈ１と閾値電圧Ｖｔｈ２との差電圧ΔＶｒが基準差電圧ΔＶｒｅｆの範囲内の値となるようにボディバイアスＶＢＢが生成される。そして、ボディバイアス発生器ＢＢＧ１で生成されたボディバイアスＶＢＢは、デバイス回路ＤＣ１へ供給される。デバイス回路ＤＣ１では、閾値電圧が高く設定されたトランジスタのバックゲート端子と、閾値電圧が低く設定されたトランジスタのバックゲート端子に対して、ボディバイアスＶＢＢが供給される。これにより、デバイス回路ＤＣ１内でのトランジスタ間の閾値電圧ばらつきを抑えることができる。

第２実施形態に係るバイアス回路１ａの効果を説明する。バイアス回路１ａでは、トランジスタＴｒ１ａの閾値電圧Ｖｔｈ１とトランジスタＴｒ２の閾値電圧Ｖｔｈ２との差電圧ΔＶｒが検出される。そして、差電圧ΔＶｒが基準差電圧ΔＶｒｅｆの範囲内の値となるようにボディバイアスＶＢＢが調整される。よって、バイアス回路１の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置１０の外部から閾値電圧を制御する必要を無くすことが出来る。

第３実施形態を、図６を用いて説明する。第３実施形態は、レプリカトランジスタの構成を、より実使用の状況に近づけることで、より高精度にボディバイアスＶＢＢを制御する形態である。図６に、第３実施形態に係るバイアス回路１ｂの回路図を示す。バイアス回路１ｂは、制御回路２ｂおよびボディバイアス発生器ＢＢＧ１を備える。制御回路２ｂは、ＮＭＯＳトランジスタＴｒ１−１およびＴｒ２−１、トランジスタ群Ｔｒ１−２およびＴｒ２−２、ゲート電圧発生器ＧＧ、比較器ＣＯＭＰ１ｂ、インバータＩＮＶ１、定電流回路ＣＣ１、ＰＭＯＳトランジスタＴｒ１０ないしＴｒ１２を備える。

レプリカトランジスタである、トランジスタＴｒ１−１およびトランジスタ群Ｔｒ１−２について説明する。トランジスタＴｒ１−１のソース端子およびバックゲート端子には、接地電圧ＶＳＳが供給される。トランジスタ群Ｔｒ１−２は、互いに直列接続されたトランジスタＴｒ１−２ａおよびＴｒ１−２ｂを備える。トランジスタＴｒ１−２ａのソース端子には、接地電圧ＶＳＳが供給される。トランジスタＴｒ１−２ａおよびＴｒ１−２ｂのバックゲート端子には、接地電圧ＶＳＳが供給される。トランジスタＴｒ１−１のドレイン端子とトランジスタＴｒ１−２ｂのドレイン端子は、トランジスタＴｒ１１のドレイン端子に共通接続される。

トランジスタ数比率について説明する。トランジスタ数比率は、トランジスタＴｒ１−１とトランジスタ群Ｔｒ１−２が備えるトランジスタの数の比である。トランジスタ数比率は、ボディバイアスＶＢＢの供給先であるデバイス回路ＤＣ１ないしＤＣ４における、トランジスタの構成比率に応じて定められる。トランジスタの構成比率の求め方の例としては、単独のトランジスタ（インバータなど）と、直列接続されたトランジスタ（ＮＡＮＤセルなど）とのトランジスタ数の比率の平均値を求める方法が挙げられる。また、構成比率は、論理設計のデータを用いて算出するとしてもよい。なお、第３実施形態では、トランジスタ数比率が１：２の場合を例として説明している。

また、レプリカトランジスタである、トランジスタＴｒ２−１およびトランジスタ群Ｔｒ２−２について説明する。トランジスタ群Ｔｒ２−２は、互いに直列接続されたトランジスタＴｒ２−２ａおよびＴｒ２−２ｂを備える。トランジスタＴｒ２−２ａおよびＴｒ２−２ｂのバックゲート端子には、ボディバイアスＶＢＢが供給される。なお、トランジスタＴｒ２−１およびトランジスタ群Ｔｒ２−２のその他の構成は、前述したトランジスタＴｒ１−１およびトランジスタ群Ｔｒ１−２と同様の構成であるため、ここでは詳細な説明は省略する。また、トランジスタ数比率についても、前述したトランジスタＴｒ１−１およびトランジスタ群Ｔｒ１−２と同様の構成であるため、ここでは詳細な説明は省略する。

ゲート電圧発生器ＧＧは、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列接続された抵抗素子Ｒ１１およびＲ１２を備える。抵抗素子Ｒ１１とＲ１２との接続点からは、ゲート電圧Ｖｇ１が出力され、トランジスタＴｒ１−１およびＴｒ２−１のゲート端子と、トランジスタ群Ｔｒ１−２およびＴｒ２−２のゲート端子に入力される。ゲート電圧Ｖｇ１の値は、抵抗分圧により定められるため、抵抗素子Ｒ１１の抵抗値とＲ１２の抵抗値の比を変更することで、任意の値のゲート電圧Ｖｇ１を生成することができる。例えば、抵抗素子Ｒ１１の抵抗値とＲ１２の抵抗値を等しくすれば、電源電圧ＶＤＤの１／２の電圧を有するゲート電圧Ｖｇ１を生成することができる。

なお、バイアス回路１ｂのその他の構成は、第１実施形態に係るバイアス回路１の構成と同様であるため、ここでは詳細な説明を省略する。

第３実施形態に係るバイアス回路１ｂの効果を説明する。バイアス回路１ｂでは、レプリカトランジスタとして、トランジスタＴｒ１−１およびＴｒ２−１と、トランジスタ群Ｔｒ１−２およびＴｒ２−２とを使用している。これにより、単体のトランジスタを使用する場合に比して、より実使用の状況に即した回路構成とすることができる。また、バイアス回路１ｂでは、ゲート電圧発生器ＧＧにより生成したゲート電圧Ｖｇ１を、各レプリカトランジスタのゲート端子に入力する。これにより、レプリカトランジスタが実使用上でオンしている状態を作り出すことができるため、より実使用の状況に即した回路構成を形成することができる。以上より、レプリカトランジスタの構成を実使用の状況に近づけることで、より高精度にボディバイアスＶＢＢを制御することが可能となる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。

図７に示す制御回路２ｃのように、ゲート電圧発生器ＧＧａを備えるとしてもよい。ゲート電圧発生器ＧＧａは、トランジスタＴｒ１３のドレイン端子と接地電圧ＶＳＳとの間に直列接続されたＮＭＯＳトランジスタＴｒ３１およびＴｒ３２を備える。トランジスタＴｒ３１のゲート端子とドレイン端子とはダイオード接続され、トランジスタＴｒ３２のゲート端子とドレイン端子とはダイオード接続される。トランジスタＴｒ３１のドレイン端子からはゲート電圧Ｖｇ１ａが出力され、トランジスタＴｒ１およびＴｒ２のゲート端子に入力される。なお、その他の構成は第１実施形態に係るバイアス回路１の構成と同様であるため、ここでは詳細な説明を省略する。

これにより、ゲート電圧発生器ＧＧａにより生成したゲート電圧Ｖｇ１ａを、トランジスタＴｒ１およびＴｒ２のゲート端子に入力することで、レプリカトランジスタであるトランジスタＴｒ１およびＴｒ２が実使用上でオンしている状態を作り出すことができる。よって、より実使用の状況に即した回路構成を形成することができる。また、ダイオード接続されたトランジスタを用いてゲート電圧を生成するため、抵抗分圧を用いてゲート電圧を生成する場合に比して、消費電流を小さくすることができる。

また、第１および第２実施形態では、ＮＭＯＳトランジスタのボディバイアスを制御する場合を説明したが、この形態に限られない。図８のバイアス回路１ｄに示すように、ＰＭＯＳトランジスタのボディバイアスを制御するとしてもよいことは言うまでもない。バイアス回路１ｄは、制御回路２ｄおよびボディバイアス発生器ＢＢＧ１ｄを備える。ＰＭＯＳトランジスタＴｒ１ｄのソース端子およびバックゲート端子には、電源電圧ＶＤＤが供給される。トランジスタＴｒ１ｄのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタＴｒ２ｄのソース端子には電源電圧ＶＤＤが供給され、バックゲート端子にはボディバイアスＶＰＰが供給される。トランジスタＴｒ２ｄのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタＴｒ２ｄの閾値電圧Ｖｔｈ２ｄは、ボディバイアスＶＰＰを制御することにより、基板バイアス効果によって上昇させることが可能とされる。

ボディバイアス発生器ＢＢＧ１ｄは、リングオシレータＲＯ１、チャージポンプＣＰ１ｄを備える。チャージポンプＣＰ１ｄは、コンデンサＣ１と、ダイオードＤ１ｄおよびＤ２ｄとを備える。ダイオードＤ１ｄのアノードには電源電圧ＶＤＤが入力される。ダイオードＤ１ｄのカソードとダイオードＤ２ｄのアノードとは、ノードＮ１ｄ（ポンピングノード）で接続される。コンデンサＣ１の一端はノードＮ１ｄに接続され、他端はノードＮ２（リングオシレータＲＯ１の出力端子）に接続される。ダイオードＤ２ｄのカソードからは、ボディバイアスＶＰＰが出力される。なお、バイアス回路１ｄのその他の構成は、第１実施形態に係るバイアス回路１の構成と同様であるため、ここでは詳細な説明を省略する。

ハイレベルの制御信号Ｖｅｎがボディバイアス発生器ＢＢＧ１ｄに入力されることにより、第１実施形態と同様にして、ボディバイアス発生器ＢＢＧ１ｄが動作を開始する。よって、ボディバイアスＶＰＰが電源電圧ＶＤＤよりも高い値に徐々に昇圧される。ボディバイアスＶＰＰが上昇することに応じて、トランジスタＴｒ２ｄでは、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスＶＰＰの上昇に応じてトランジスタＴｒ２ｄの閾値電圧Ｖｔｈ２ｄが上昇する。

また、１つの制御回路で、ＮＭＯＳトランジスタのボディバイアスＶＢＢと、ＰＭＯＳトランジスタのボディバイアスＶＰＰとの両方を制御するとしてもよい。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を、より正確に行うことが可能となる。

また、第１実施形態のバイアス回路１（図１）では、トランジスタＴｒ１のドレイン端子が比較器ＣＯＭＰ１の反転入力端子に接続され、トランジスタＴｒ２のドレイン端子が比較器ＣＯＭＰ１の非反転入力端子に接続される場合を説明した。また、第２実施形態のバイアス回路１ａ（図４）では、減算器ＳＵＢ１の出力端子が比較器ＣＯＭＰ１ａの反転入力端子に接続され、基準差電圧生成器ＲＥＦ１の出力端子が比較器ＣＯＭＰ１ａの非反転入力端子に接続されるとした。しかし、比較器ＣＯＭＰ１やＣＯＭＰ１ａの入力端子の極性は、この形態に限られない。閾値電圧Ｖｔｈ１と電圧Ｖｒ１との関係、閾値電圧Ｖｔｈ２と電圧Ｖｒ２との関係、インバータＩＮＶ１の有無などに応じて、比較器の入力端子の極性を任意に設定できることは言うまでもない。

また、第１実施形態のバイアス回路１（図１）では、トランジスタＴｒ２のバックゲート端子にボディバイアスＶＢＢが供給され、トランジスタＴｒ１のバックゲート端子に接地電圧ＶＳＳが供給される場合を説明したが、この形態に限られない。トランジスタＴｒ１のバックゲート端子にもボディバイアスＶＢＢが供給される形態としてもよい。これにより、前述したボディバイアス特性（図５）によって、電圧Ｖｒ１とＶｒ２との差電圧ΔＶｒを小さくすることができるため、閾値電圧Ｖｔｈ２を閾値電圧Ｖｔｈ１へ近づけることが可能となる。

また、第２実施形態の制御回路２ａ（図４）において、減算器ＳＵＢ１と比較器ＣＯＭＰ１ａとの接続経路上に、差電圧ΔＶｒをｋ倍して出力する増幅器を備えるとしても良い。この場合、基準差電圧ΔＶｒｅｆの値は、基準差電圧ΔＶｒｅｆ＝ΔＶｒ×ｋを満たすように設定すればよい。

なお、バイアス回路１ａないし１ｄはボディバイアス制御回路の一例、ボディバイアス発生器ＢＢＧ１ないしＢＢＧ４はボディバイアス発生器の一例、トランジスタＴｒ１は第１トランジスタの一例、トランジスタＴｒ２は第２トランジスタの一例、比較器ＣＯＭＰ１は第１比較部の一例、減算器ＳＵＢ１は減算回路の一例、基準差電圧生成器ＲＥＦ１は基準電圧設定部の一例、基準差電圧ΔＶｒｅｆは基準電圧値の一例、比較器ＣＯＭＰ１ａは第２比較部の一例、定電流回路ＣＣ１、トランジスタＴｒ１０ないしＴｒ１２は電流供給部の一例、トランジスタ群Ｔｒ１−２およびＴＲ２−２は多段トランジスタ群の一例である。

１ないし１ｄ バイアス回路
２ないし２ｄ 制御回路
Ｔｒ１、Ｔｒ２、Ｔｒ１ａ トランジスタ
ＢＢＧ１ないしＢＢＧ４ ボディバイアス発生器
ＣＯＭＰ１、ＣＯＭＰ１ａ 比較器
ＳＵＢ１ 減算器
ＲＥＦ１ 基準差電圧生成器
ＣＣ１ 定電流回路
Ｔｒ１−２、ＴＲ２−２ トランジスタ群
ＤＣ１ないしＤＣ４ デバイス回路

Claims (8)

1. ボディバイアスがそれぞれ印加されている２つのトランジスタと、
   前記２つのトランジスタの電圧特性を検出するモニタ部と、
   前記モニタ部が検出する前記２つのトランジスタの前記電圧特性の差が少なくなるよう、前記２つのトランジスタの少なくとも１つについて前記ボディバイアスを制御するボディバイアス発生器と、を備え、
   前記電圧特性は前記トランジスタの閾値電圧であり、
   前記２つのトランジスタの一方は、前記２つのトランジスタの前記閾値電圧の基準値を定める第１トランジスタであり、前記２つのトランジスタの他方は、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に印加される第２トランジスタであり、
   前記モニタ部は、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との差電圧に応じた第１比較信号を出力する第１比較部を備え、
   前記ボディバイアス発生器は、前記第１比較信号に基づいて、前記差電圧が小さくなるように前記ボディバイアスを調整し、
   前記第１トランジスタのゲート幅を前記第１トランジスタのゲート長で除した値が、
   前記第２トランジスタのゲート幅を前記第２トランジスタのゲート長で除した値よりも大きくされる
   ことを特徴とするボディバイアス制御回路。
2. ボディバイアスがそれぞれ印加されている２つのトランジスタと、
   前記２つのトランジスタの電圧特性を検出するモニタ部と、
   前記モニタ部が検出する前記２つのトランジスタの前記電圧特性の差が少なくなるよう、前記２つのトランジスタの少なくとも１つについて前記ボディバイアスを制御するボディバイアス発生器と、を備え、
   前記電圧特性は前記トランジスタの閾値電圧であり、
   前記２つのトランジスタは、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に供給され、前記閾値電圧を可変に制御可能な第１トランジスタと第２トランジスタとであり、
   前記モニタ部は、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との差電圧を出力する減算回路と、前記差電圧の基準電圧値を出力する基準電圧設定部と、前記差電圧と前記基準電圧値との差分に応じた第２比較信号を出力する第２比較部とを備え、
   前記ボディバイアス発生器は、前記第２比較信号に基づいて、前記差電圧が前記基準電圧値の範囲内の値となるように前記ボディバイアスを調整し、
   前記第１トランジスタのゲート幅を前記第１トランジスタのゲート長で除した値が、
   前記第２トランジスタのゲート幅を前記第２トランジスタのゲート長で除した値よりも大きくされる
   ことを特徴とするボディバイアス制御回路。
3. 前記ボディバイアス発生器は、
   前記第２トランジスタの前記閾値電圧が前記第１トランジスタの前記閾値電圧よりも小さい期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
   前記第２トランジスタの前記閾値電圧が前記第１トランジスタの前記閾値電圧よりも大きい期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
   ことを特徴とする請求項１に記載のボディバイアス制御回路。
4. 前記ボディバイアス発生器は、
   前記差電圧が前記基準電圧値の範囲外となる期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
   前記差電圧が前記基準電圧値の範囲内となる期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
   ことを特徴とする請求項２に記載のボディバイアス制御回路。
5. 前記第１トランジスタのゲート端子に印可される電圧値と、前記第２トランジスタのゲート端子に印可される電圧値とが等しくされる
   ことを特徴とする請求項１ないし請求項４の何れかに記載のボディバイアス制御回路。
6. 電流を供給する電流供給部と、
   前記２つのトランジスタの各々に対応して備えられ、直列接続された複数のトランジスタを備える２つの多段トランジスタ群と
   を備え、
   前記２つのトランジスタのドレイン端子が前記電流供給部に接続され、
   前記２つの多段トランジスタ群の端部に位置するドレイン端子が前記電流供給部に接続され、
   前記モニタ部は、前記２つのトランジスタおよび前記２つの多段トランジスタ群と前記電流供給部との接続点の電圧をモニタする
   ことを特徴とする請求項１ないし請求項５の何れかに記載のボディバイアス制御回路。
7. ボディバイアスがそれぞれ印加されている２つのトランジスタの閾値電圧である電圧特性を検出するステップと、
   前記２つのトランジスタの前記電圧特性の差が少なくなるよう、前記２つのトランジスタの少なくとも１つについて前記ボディバイアスを制御するステップと、
   前記２つのトランジスタの前記閾値電圧の基準値を定める、前記２つのトランジスタの第１トランジスタの閾値電圧と、制御される前記ボディバイアスがバックゲート端子に印加される前記２つのトランジスタの第２トランジスタの閾値電圧との差電圧に応じた、第１比較信号を出力するステップと、
   前記第１比較信号に基づいて、前記差電圧が小さくなるように前記ボディバイアスを調整するステップと、
   を備え、
   前記第１トランジスタのゲート幅を前記第１トランジスタのゲート長で除した値が、前記第２トランジスタのゲート幅を前記第２トランジスタのゲート長で除した値よりも大きくされる
   ことを特徴とするボディバイアス制御方法。
8. ボディバイアスがそれぞれ印加されている２つのトランジスタの閾値電圧である電圧特性を検出するステップと、
   前記２つのトランジスタの前記電圧特性の差が少なくなるよう、前記２つのトランジスタの少なくとも１つについて前記ボディバイアスを制御するステップと、
   制御される前記ボディバイアスがバックゲート端子に供給され、前記閾値電圧を可変に制御可能な第１トランジスタの閾値電圧と第２トランジスタの閾値電圧との差電圧を出力し、前記差電圧の基準電圧値を出力し、前記差電圧と前記基準電圧値との差分に応じた第２比較信号を出力するステップと、
   前記第２比較信号に基づいて、前記差電圧が前記基準電圧値の範囲内の値となるように前記ボディバイアスを調整するステップと、
   を備え、
   前記第１トランジスタのゲート幅を前記第１トランジスタのゲート長で除した値が、前記第２トランジスタのゲート幅を前記第２トランジスタのゲート長で除した値よりも大きくされる
   ことを特徴とするボディバイアス制御方法。

Images