JP2006242894A - 温度検出回路 - Google Patents

Abstract

【課題】 低電圧動作や低消費電力化を図ることができる高精度な温度検出回路を得る。
【解決手段】 第１の電圧源回路２は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する電圧ＶＰＮを生成して出力し、第２の電圧源回路３は、２つ又はそれ以上の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧ＶＲＥＦ１を生成して出力し、インピーダンス変換回路４は、電圧ＶＰＮ及び基準電圧ＶＲＥＦ１に対してそれぞれインピーダンス変換を行って減算回路５に出力し、減算回路５は、温度感度の上昇及び低電力化を実現するために、インピーダンス変換回路４を介して入力された、電圧ＶＰＮと基準電圧ＶＲＥＦ１との減算及びその差分の増幅を行って出力電圧ＶＯＵＴを生成し出力するようにした。
【選択図】 図１

Description

本発明は、低電圧動作や低消費電力動作を行うことができる高精度な温度検出回路に関する。

従来、温度検出回路としてバイポーラトランジスタを用いた絶対温度に比例する電圧源（ＰＴＡＴ：Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｔｏ−Ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ）回路が知られている。バイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅは、温度上昇に伴って減少し、約−２ｍＶ／℃の負の温度係数を有する。バイポーラトランジスタがコレクタ電流ｉ１でバイアスされるときのベース・エミッタ間電圧Ｖｂｅは次式で表される。
Ｖｂｅ＝（ｋＴ／ｑ）×ｌｎ（ｉ１／ｉｓ）………………（ａ）
前記（ａ）式において、ｋはボルツマン定数、Ｔは絶対温度、ｑはキャリアの電荷量である。また、ｉｓはトランジスタの飽和電流であり、プロセスに大きく依存する。

しかし、下記（ｂ）式で示すように異なったコレクタ電流ｉ１とｉ２でバイアスされる２つのバイポーラトランジスタのベース・エミッタ間電圧の差を用いることでプロセス依存の大きい電流ｉｓの影響をなくすことができる。
Ｖｐｔａｔ＝Ｖｂｅ（ｉ２）−Ｖｂｅ（ｉ１）＝（ｋＴ／ｑ）×ｌｎ（ｉ２／ｉｓ）−（ｋＴ／ｑ）×ｌｎ（ｉ１／ｉｓ）＝（ｋＴ／ｑ）×ｌｎ（ｉ２／ｉ１）………………（ｂ）
前記（ｂ）式から分かるように、前記ＰＴＡＴ回路から出力される電圧Ｖｐｔａｔは常数を除けば温度と電流比だけで決まるため、プロセスに依存せずに絶対温度に比例する電圧源を実現することができる。

初期のＰＴＡＴ回路の場合、電源電圧１２Ｖ消費電流は数ｍＡのレベルであったが、最近では電源電圧の低下と共に消費電流も数百μＡのレベルまで小さくなり、消費電力は１ｍＷ以下にまで下がってきた。例えば、ＣＭＯＳ温度センサ回路の場合、消費電力は約１２０μＷであった（例えば、非特許文献１参照。）。
なお、従来の関連技術として、８０℃以上の高温でも安定動作し、絶対温度に比例する電圧を発生する電界効果トランジスタを使用した電圧発生回路があった（例えば、特許文献１参照。）。
ピー・クルムネーチャー、エイチ・オグエイ（Ｐ．Ｋｒｕｍｍｅｎａｃｈｅｒ ａｎｄ Ｈ．Ｏｇｕｅｙ）著， 「スマート・テンペレーチャー・センサ・イン・ＣＭＯＳ・テクノロジー（Ｓｍａｒｔ ｔｅｍｐｅｒａｔｕｒｅ ｓｅｎｓｏｒ ｉｎ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ）」，センサー・アンド・アクチュエーターズ（Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ）， ＶｏｌＡ２１−Ａ２３，ｐｐ６３６３−６３８，１９９０ 特開２００１−２８４４６４号公報

しかし、このような消費電力ではまだ大きく、特に温度検出回路においては自己発熱による温度検出誤差の発生、バッテリ駆動システムの場合におけるバッテリ寿命の劣化、ＶＬＳＩチップへの温度センサ追加時におけるシステム全体の消費電力増加等の問題を抱えているため、できるだけ温度検出回路の低消費電力化を図ることが要求されていた。

本発明は、上記のような問題を解決するためになされたものであり、電界効果トランジスタの仕事関数差を用いて、正又は負の温度係数を有する電圧源回路と、温度係数を持たない基準電圧源回路と、それらの信号の減算かつ増幅を行う演算増幅回路を用いることによって、低電圧動作や低消費電力化を図ることができる高精度な温度検出回路を得ることを目的とする。

この発明に係る温度検出回路は、２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路と、
前記第１電圧と該基準電圧との減算を行い、該差分を増幅する減算回路と、
を備えるものである。

具体的には、前記第１の電圧源回路は、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する第１電圧を生成するようにした。

また、前記第１の電圧源回路は、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、低濃度ｎ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が同一のポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、正の温度係数を有する第１電圧を生成するようにしてもよい。

前記第１及び第２の各電界効果トランジスタは、チャネル長が異なるようにした。

一方、前記第２の電圧源回路は、高濃度ｎ型ゲートを有する第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧を生成するようにした。

この場合、前記第３及び第４の各電界効果トランジスタは、チャネル長が異なるようにした。

具体的には、前記第３及び第４の各電界効果トランジスタは、前記基準電圧が温度特性を有しないように各チャネル長の比が設定されるようにした。

また、前記第２の電圧源回路は、
高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、低濃度ｎ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が同一のポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタのゲート電極の仕事関数差を用いて正の温度係数を有する第１電圧を生成する第１電圧生成部と、
高濃度ｎ型ゲートを有する第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて負の温度係数を有する第２電圧を生成し、前記第１電圧と該第２電圧の各温度係数が相殺するように該各温度係数の傾きを調整して、温度変化に依存しない基準電圧を生成する基準電圧生成部と、
を備えるようにしてもよい。

この場合、前記第１電圧生成部は、前記第１の電圧源回路をなす。

また、前記第１及び第２の各電圧源回路で生成された第１電圧及び基準電圧に対してそれぞれインピーダンス変換を行って前記減算回路に出力するインピーダンス変換回路を備えるようにしてもよい。

また、前記第１の電圧源回路は、生成した第１電圧の降圧又は昇圧を行って電圧調整を行う電圧調整回路を備えるようにした。

また、前記第２の電圧源回路は、生成した基準電圧の降圧又は昇圧を行って電圧調整を行う電圧調整回路を備えるようにした。

また、前記第１電圧生成部は、生成した第１電圧の降圧又は昇圧を行って電圧調整を行う第１の電圧調整回路を備え、前記基準電圧生成部は、生成した基準電圧の降圧又は昇圧を行って電圧調整を行う第２の電圧調整回路を備えるようにした。

具体的には、前記電圧調整回路は、トリミングを行って抵抗値を可変する、電圧調整を行うための複数の抵抗回路を備えるようにした。

具体的には、前記第１及び第２の各電圧調整回路は、トリミングを行って抵抗値を可変する、電圧調整を行うための複数の抵抗回路をそれぞれ備えるようにした。

また、前記第１及び第２の各電圧源回路、並びに減算回路は１つのＩＣに集積されるようにした。

本発明の温度検出回路によれば、２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路と、複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路と、前記第１電圧と該基準電圧との減算を行い、該差分を増幅する減算回路とを備えるようにしたことから、低電圧動作や低消費電力化が可能な高精度な温度検出回路を得ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における温度検出回路の構成例を示した概略のブロック図である。
図１において、温度検出回路１は、第１の電圧源回路２と、第２の電圧源回路３と、インピーダンス変換回路４と、減算回路５とで構成されている。第１の電圧源回路２は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する電圧ＶＰＮを生成して出力する。第２の電圧源回路３は、２つ以上の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧ＶＲＥＦ１を生成して出力する。インピーダンス変換回路４は、電圧ＶＰＮ及び基準電圧ＶＲＥＦ１に対してそれぞれインピーダンス変換を行って減算回路５に出力する。減算回路５は、温度感度の上昇及び低消費電力化を実現するために、インピーダンス変換回路４を介して入力された、第１の電圧源回路２からの電圧ＶＰＮと第２の電圧源回路３からの基準電圧ＶＲＥＦ１との減算及びその差分の増幅を行って出力電圧ＶＯＵＴを生成し出力する。

インピーダンス変換回路４は、演算増幅回路ＡＭＰ１，ＡＭＰ２で構成されており、演算増幅回路ＡＭＰ１の非反転入力端に電圧ＶＰＮが入力され、演算増幅回路ＡＭＰ１の出力端は減算回路５の対応する一方の入力端に接続されている。また、演算増幅回路ＡＭＰ２の非反転入力端に基準電圧ＶＲＥＦ１が入力され、演算増幅回路ＡＭＰ１の出力端は減算回路５の対応する他方の入力端に接続されている。演算増幅回路ＡＭＰ１において、出力端は反転入力端に接続されてボルテージホロワを形成している。同様に、演算増幅回路ＡＭＰ２においても、出力端は反転入力端に接続されてボルテージホロワを形成している。

また、減算回路５は、演算増幅回路ＡＭＰと、抵抗Ｒ１〜Ｒ４とで構成され、演算増幅回路ＡＭＰの非反転入力端と接地電圧との間に抵抗Ｒ２が接続され、演算増幅回路ＡＭＰの出力端と反転入力端との間に抵抗Ｒ４が接続されている。また、演算増幅回路ＡＭＰの非反転入力端には、インピーダンス変換された基準電圧ＶＲＥＦ１が抵抗Ｒ１を介して入力され、演算増幅回路ＡＭＰの反転入力端には、インピーダンス変換された電圧ＶＰＮが抵抗Ｒ３を介して入力されている。
このような構成において、図２は、図１の各電圧の温度変化に対する特性を示した図である。図２から分かるように、電圧ＶＰＮは負の温度係数を有しており、基準電圧ＶＲＥＦ１は温度係数を有しておらず、基準電圧ＶＲＥＦ１から電圧ＶＰＮを減算した電圧（ＶＲＥＦ１−ＶＰＮ）及び該電圧（ＶＲＥＦ１−ＶＰＮ）を増幅した出力電圧ＶＯＵＴはそれぞれ正の温度係数を有しており、電圧（ＶＲＥＦ１−ＶＰＮ）よりも出力電圧ＶＯＵＴの方が温度係数は大きくなっている。

図３は、図１の第１の電圧源回路２の回路例を示した図である。
図３において、第１の電圧源回路２は、ｎチャネル型の電界効果トランジスタＭ１〜Ｍ４で構成され、電界効果トランジスタＭ１〜Ｍ４はデプレッション型のトランジスタである。なお、電界効果トランジスタＭ１は第１の電界効果トランジスタを、電界効果トランジスタＭ２は第２の電界効果トランジスタを、電圧ＶＰＮは第１電圧をそれぞれなす。電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１及びＭ２が直列に接続されると共に、電界効果トランジスタＭ３及びＭ４が直列に接続されている。電界効果トランジスタＭ１及びＭ３の各ゲートは接続され、該接続部は電界効果トランジスタＭ１のソースに接続されている。電界効果トランジスタＭ２のゲートは、電界効果トランジスタＭ３とＭ４との接続部に接続され、該接続部が電圧ＶＰＮを出力する出力端をなしている。また、電界効果トランジスタＭ４において、ゲートがソースに接続され、定電流源を形成している。

電界効果トランジスタＭ１及びＭ２は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各基板電圧はソース電圧と等しくなるように接続されている。電界効果トランジスタＭ１は、高濃度ｎ型ゲートを有し、デプレッション動作するようにチャネルドープの不純物濃度が調整されているため、ゲートとソースを接続することにより定電流源を形成している。電界効果トランジスタＭ２は、高濃度ｐ型ゲートを有し、ｎチャネル型の電界効果トランジスタＭ３及びＭ４からなるソースフォロア回路によってドレイン電圧が与えられ、電界効果トランジスタＭ２のゲート・ソース間電圧が電圧ＶＰＮとして出力される。

電界効果トランジスタＭ１及びＭ２のトランジスタサイズＷ（幅）／Ｌ（長さ）が等しくなるように設計することで、電界効果トランジスタＭ１及びＭ２はペア電界効果トランジスタとなる。該ペア電界効果トランジスタには同一の電流が流れるため、電界効果トランジスタＭ２のゲート・ソース間電圧である電圧ＶＰＮは、電界効果トランジスタＭ１及びＭ２の各ゲート仕事関数の差となり、電界効果トランジスタＭ１及びＭ２における各ゲート仕事関数の温度特性の違いから負の温度係数を有する。
図４は、電圧ＶＰＮの温度特性例を示しており、図４では、横軸は温度（℃）、縦軸は電圧（Ｖ）であり、電圧ＶＰＮの温度感度（温度係数）は、例えば−０.４９ｍＶ／℃である。

ここで、導電型の極性が異なるポリシリコンゲートを有する前記２つのペア電界効果トランジスタＭ１及びＭ２のチャネル長の比を変えることによって、電圧ＶＰＮの温度係数を変えることができる。一般に、温度検出回路の重要な特性である出力精度の向上のためには、温度変化に対応する電圧変化（温度係数）をできるだけ大きくして温度変化に対する感度を高くすることが望ましい。
図５は、電界効果トランジスタＭ１及びＭ２のチャネル長Ｌの比と電圧ＶＰＮの温度係数ＴＣＲとの関係例を示した図である。
図５から分かるように、出力電圧ＶＰＮの温度係数ＴＣＲはチャネル長Ｌの比に応じて変化するため、チャネル長Ｌの比を調整することにより所望の温度係数を得ることができる。したがって、チャネル長Ｌ比を選択することによって電圧ＶＰＮの温度係数ＴＣＲをより大きくすることが可能であり、温度検出回路の温度検出精度の向上を図ることができる。

また、図５から分かるように、電界効果トランジスタＭ１及びＭ２のチャネル長の比によって電圧ＶＰＮの温度係数ＴＣＲを０にすることができる。このことから、図３において、電圧ＶＰＮの温度係数ＴＣＲが０になるように電界効果トランジスタＭ１及びＭ２のチャネル長の比を設定することによって、図１の第２の電圧源回路３を形成することができる。
図６は、このようにした場合の第２の電圧源回路３の回路例を示した図であり、図６では、図３と同じもの又は同様のものは同じ符号で示している。
図６において、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２，Ｍ３及び抵抗Ｒ１１，Ｒ１２で構成され、電界効果トランジスタＭ１１，Ｍ１２，Ｍ３はデプレッション型のトランジスタである。なお、電界効果トランジスタＭ１１は第３の電界効果トランジスタを、電界効果トランジスタＭ１２は第４の電界効果トランジスタを、抵抗Ｒ１１及びＲ１２は電圧調整回路をそれぞれなす。

電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１１及びＭ１２が直列に接続されると共に、電界効果トランジスタＭ３、抵抗Ｒ１１及びＲ１２が直列に接続されている。電界効果トランジスタＭ１１及びＭ３の各ゲートは接続され、該接続部は電界効果トランジスタＭ１１のソースに接続されている。電界効果トランジスタＭ１２のゲートは、電界効果トランジスタＭ３と抵抗Ｒ１１との接続部に接続され、該接続部に基準電圧ＶＲＥＦが入力される。該基準電圧ＶＲＥＦは、抵抗Ｒ１１及びＲ１２で分圧され、基準電圧ＶＲＥＦ１として出力される。

電界効果トランジスタＭ１１及びＭ１２は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各基板電圧はソース電圧と等しくなるように接続されている。電界効果トランジスタＭ１１は、高濃度ｎ型ゲートを有し、デプレッション動作するようにチャネルドープの不純物濃度が調整されているため、ゲートとソースを接続することにより定電流源を形成している。電界効果トランジスタＭ１２は、高濃度ｐ型ゲートを有し、ｎチャネル型の電界効果トランジスタＭ３及びＭ４からなるソースフォロア回路によってドレイン電圧が与えられ、電界効果トランジスタＭ２のゲート・ソース間電圧が基準電圧ＶＲＥＦとして出力される。

電界効果トランジスタＭ１１及びＭ１２には同一の電流が流れるため、電界効果トランジスタＭ１２のゲート・ソース間電圧が基準電圧ＶＲＥＦとなり、基準電圧ＶＲＥＦの温度係数ＴＣＲが０になるように電界効果トランジスタＭ１１及びＭ１２のチャネル長の比が設定されている。このようにすることにより、抵抗Ｒ１１及びＲ１２の抵抗値の比を変えることによって、基準電圧ＶＲＥＦ１の電圧調整を行うことができる。

ここで、図６では、基準電圧ＶＲＥＦを降圧させるようにして基準電圧ＶＲＥＦ１の電圧を調整するようにしたが、図７で示すように、電界効果トランジスタＭ１２のゲートを、抵抗Ｒ１１とＲ１２との接続部に接続し、該接続部に基準電圧ＶＲＥＦが入力され、電界効果トランジスタＭ３と抵抗Ｒ１１との接続部から基準電圧ＶＲＥＦ１を出力するようにしてもよい。このようにすることにより、抵抗Ｒ１１及びＲ１２の抵抗値の比を変えることによって、基準電圧ＶＲＥＦよりも大きい基準電圧ＶＲＥＦ１を生成して電圧調整を行うことができる。

また、ヒューズを選択的に接続することによって、基準電圧ＶＲＥＦを降圧又は昇圧させて基準電圧ＶＲＥＦ１の電圧調整を行うことができるようにしてもよく、このようにした場合、図６及び図７の第２の電圧源回路３は図８のようになる。
図８において、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２，Ｍ３、抵抗Ｒ１１，Ｒ１２及びヒューズＦ１，Ｆ２で構成される。なお、抵抗Ｒ１１，Ｒ１２及びヒューズＦ１，Ｆ２は電圧調整回路をなす。抵抗Ｒ１１に並列にヒューズＦ１とＦ２の直列回路が接続され、ヒューズＦ１とＦ２との接続部に電界効果トランジスタＭ１２のゲートが接続されている。

このようにすることにより、図８は、ヒューズＦ２のみを切断して抵抗Ｒ１１とＲ１２との接続部から基準電圧ＶＲＥＦ１を出力すると図６と同じ回路になり、ヒューズＦ１のみを切断して電界効果トランジスタＭ３と抵抗Ｒ１１との接続部から基準電圧ＶＲＥＦ１を出力すると図７と同じ回路になり、基準電圧ＶＲＥＦを昇圧又は降圧させるようにして基準電圧ＶＲＥＦ１の電圧調整を行うことができ、図６又は図７の場合よりも基準電圧ＶＲＥＦ１の電圧調整範囲を広くすることができる。なお、図６〜図８では、基準電圧ＶＲＥＦの電圧を昇圧又は降圧して基準電圧ＶＲＥＦ１を生成するようにしたが、基準電圧ＶＲＥＦを基準電圧ＶＲＥＦ１として使用する場合は、図３の電界効果トランジスタＭ１及びＭ２を電界効果トランジスタＭ１１及びＭ１２に置き換えるだけでもよい。

図９は、図１の第１の電圧源回路２の他の回路例を示した図である。なお、図９では、図３と同じもの又は同様のものは同じ符号で示している。
図９において、第１の電圧源回路２は、ｎチャネル型の電界効果トランジスタＭ１及びＭ２で構成され、電界効果トランジスタＭ１及びＭ２はデプレッション型のトランジスタである。電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１及びＭ２が直列に接続され、電界効果トランジスタＭ１及びＭ２の各ゲートは接続され、該接続部は、電界効果トランジスタＭ１及びＭ２の接続部に接続されて電圧ＶＰＮを出力する出力端をなしている。

電界効果トランジスタＭ１及びＭ２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各基板電圧はソース電圧に等しくなるようにしてある。電界効果トランジスタＭ１は、高濃度ｎ型ゲートを有し、デプレッション動作するようにチャネルドープの不純物濃度が調整されているため、ゲートとソースを接続することによって定電流源となる。電界効果トランジスタＭ２は、高濃度ｐ型ゲートでゲートとドレインが接続され、電界効果トランジスタＭ２のゲート・ソース間電圧が電圧ＶＰＮとして出力される。図９のような回路においても、電界効果トランジスタＭ１及びＭ２はトランジスタサイズＷ／Ｌが等しくなるように設計されていることから、電界効果トランジスタＭ１及びＭ２はペア電界効果トランジスタとなり、ペア電界効果トランジスタには同一の電流が流れるため、電界効果トランジスタＭ２のゲート・ソース間電圧は、電界効果トランジスタＭ１とＭ２とのゲート仕事関数の差である電圧ＶＰＮになる。

図９においても、図３の場合と同様、電圧ＶＰＮの温度係数ＴＣＲが０になるように電界効果トランジスタＭ１及びＭ２のチャネル長の比を設定することによって、図１の第２の電圧源回路３を形成することができる。
図１０は、このようにした場合の第２の電圧源回路３の回路例を示した図であり、図１０では、図６と同じもの又は同様のものは同じ符号で示している。
図１０において、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２、演算増幅回路ＡＭＰ３及び抵抗Ｒ１５，Ｒ１６で構成されている。なお、演算増幅回路ＡＭＰ３及び抵抗Ｒ１５，Ｒ１６は電圧調整回路をなす。電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１１及びＭ１２が直列に接続され、電界効果トランジスタＭ１１及びＭ１２の各ゲートは接続され、該接続部は、電界効果トランジスタＭ１１及びＭ１２の接続部に接続されて基準電圧ＶＲＥＦを出力する。

演算増幅回路ＡＭＰ３の非反転入力端に基準電圧ＶＲＥＦが入力され、演算増幅回路ＡＭＰ３の出力端は、減算回路５における抵抗Ｒ１を介して演算増幅回路ＡＭＰの非反転入力端に接続されている。演算増幅回路ＡＭＰ３の出力端と接地電圧との間には、抵抗Ｒ１５及びＲ１６が直列に接続されており、抵抗Ｒ１５とＲ１６との接続部は演算増幅回路ＡＭＰ３の反転入力端に接続されている。演算増幅回路ＡＭＰ３の出力端からは、抵抗Ｒ１５及びＲ１６によって基準電圧ＶＲＥＦがインピーダンス変換されて昇圧された基準電圧ＶＲＥＦ１が出力される。

このような構成から、図１０の第２の電圧源回路３を使用する場合は、図１のインピーダンス変換回路４において、演算増幅回路ＡＭＰ２は不要になる。なお、図１０では、基準電圧ＶＲＥＦの電圧を昇圧して基準電圧ＶＲＥＦ１を生成するようにしたが、基準電圧ＶＲＥＦを基準電圧ＶＲＥＦ１として使用する場合は、図９の電界効果トランジスタＭ１及びＭ２を電界効果トランジスタＭ１１及びＭ１２に置き換えるだけでもよい。ただし、この場合、図１のインピーダンス変換回路４において、演算増幅回路ＡＭＰ２が必要になる。

図１１は、図１の第１の電圧源回路２の他の回路例を示した図であり、図１１では、図３若しくは図９と同じもの又は同様のものは同じ符号で示している。
図１１において、第１の電圧源回路２は、ｎチャネル型の電界効果トランジスタＭ１，Ｍ２，Ｍ４、ｐチャネル型の電界効果トランジスタＭ５〜Ｍ７及び定電流源７で構成されている。電界効果トランジスタＭ１及びＭ２は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各電界効果トランジスタの基板電圧はソース電圧と等しくなるように形成されている。電界効果トランジスタＭ１は、高濃度ｎ型ゲートを有し、電界効果トランジスタＭ２は高濃度ｐ型ゲートを有している。

電界効果トランジスタＭ１及びＭ２のトランジスタサイズＷ／Ｌが等しくなるように設計することにより、電界効果トランジスタＭ１及びＭ２は、ペア電界効果トランジスタとなる。該ペア電界効果トランジスタＭ１及びＭ２は、差動増幅器の入力トランジスタをなし、更にｐチャネル型電界効果トランジスタＭ５及びＭ６でカレントミラー回路が形成されており、該差動増幅器の出力電圧ＶＰＮは、ｐチャネル型電界効果トランジスタＭ７との間でフィードバックループが形成されている。ペア電界効果トランジスタＭ１とＭ２は、前記差動増幅器の入力トランジスタをそれぞれなし、該差動増幅器は負の温度係数を有する電圧ＶＰＮの入力オフセットを持っている。

図１１においても、図３の場合と同様、電圧ＶＰＮの温度係数ＴＣＲが０になるように電界効果トランジスタＭ１及びＭ２のチャネル長の比を設定することによって、図１の第２の電圧源回路３を形成することができる。
図１２は、このようにした場合の第２の電圧源回路３の回路例を示した図であり、図１２では、図６若しくは図１１と同じもの又は同様のものは同じ符号で示している。
図１２において、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２、ｐチャネル型の電界効果トランジスタＭ５〜Ｍ７、定電流源７及び抵抗Ｒ２１，Ｒ２２で構成されている。なお、抵抗Ｒ２１，Ｒ２２は電圧調整回路をなす。

電界効果トランジスタＭ１１及びＭ１２は、差動増幅器の入力トランジスタをなし、更にｐチャネル型電界効果トランジスタＭ５及びＭ６でカレントミラー回路が形成されており、該差動増幅器の出力電圧ＶＲＥＦは、ｐチャネル型電界効果トランジスタＭ７との間でフィードバックループが形成されている。電界効果トランジスタＭ１１とＭ１２は、前記差動増幅器の入力トランジスタをそれぞれなし、該差動増幅器は温度係数０の基準電圧ＶＲＥＦの入力オフセットを持っている。該基準電圧ＶＲＥＦは、抵抗Ｒ２１及びＲ２２で分圧され、基準電圧ＶＲＥＦ１として出力される。

ここで、図１２では、基準電圧ＶＲＥＦを降圧させるようにして基準電圧ＶＲＥＦ１の電圧を調整するようにしたが、図１３で示すように、電界効果トランジスタＭ１２のゲートを、抵抗Ｒ２１とＲ２２との接続部に接続し、該接続部に基準電圧ＶＲＥＦが入力され、電界効果トランジスタＭ７と抵抗Ｒ２１との接続部から基準電圧ＶＲＥＦ１を出力するようにしてもよい。このようにすることにより、抵抗Ｒ２１及びＲ２２の抵抗値の比を変えることによって、基準電圧ＶＲＥＦよりも大きい基準電圧ＶＲＥＦ１を生成して電圧調整を行うことができる。

また、ヒューズを選択的に接続することによって、基準電圧ＶＲＥＦを降圧又は昇圧させて基準電圧ＶＲＥＦ１の電圧調整を行うことができるようにしてもよく、このようにした場合、図１２及び図１３の第２の電圧源回路３は図１４のようになる。
図１４において、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２、ｐチャネル型の電界効果トランジスタＭ５〜Ｍ７、定電流源７、抵抗Ｒ２１，Ｒ２２及びヒューズＦ１，Ｆ２で構成される。なお、抵抗Ｒ２１，Ｒ２２及びヒューズＦ１，Ｆ２は電圧調整回路をなす。抵抗Ｒ２１に並列にヒューズＦ１とＦ２の直列回路が接続され、ヒューズＦ１とＦ２との接続部に電界効果トランジスタＭ１２のゲートが接続されている。

このようにすることにより、図１４は、ヒューズＦ２のみを切断して抵抗Ｒ２１とＲ２２との接続部から基準電圧ＶＲＥＦ１を出力すると図１２と同じ回路になり、ヒューズＦ１のみを切断して電界効果トランジスタＭ７と抵抗Ｒ２１との接続部から基準電圧ＶＲＥＦ１を出力すると図１３と同じ回路になり、基準電圧ＶＲＥＦを昇圧又は降圧させるようにして基準電圧ＶＲＥＦ１の電圧調整を行うことができ、図１２又は図１３の場合よりも基準電圧ＶＲＥＦ１の電圧調整範囲を広くすることができる。なお、図１２〜図１４では、基準電圧ＶＲＥＦの電圧を昇圧又は降圧して基準電圧ＶＲＥＦ１を生成するようにしたが、基準電圧ＶＲＥＦを基準電圧ＶＲＥＦ１として使用する場合は、図１１の電界効果トランジスタＭ１及びＭ２を電界効果トランジスタＭ１１及びＭ１２に置き換えるだけでもよい。

図１５は、図１の温度検出回路１の具体的な回路例を示した図である。なお、図１５では、第１の電圧源回路２に図３の回路を、第２の電圧源回路３に図１０の回路をそれぞれ使用した場合を例にして示している。
図１５において、第１の電圧源回路２は、ｎチャネル型電界効果トランジスタＭ１〜Ｍ４で形成されており、図３の回路と同様であるのでその説明を省略する。また、第２の電圧源回路３は、ｎチャネル型の電界効果トランジスタＭ１１，Ｍ１２、演算増幅回路ＡＭＰ３及び抵抗Ｒ１５，Ｒ１６で形成されており、図１０の回路と同様であるのでその説明を省略する。第２の電圧源回路３に図１０の回路を使用したことから、インピーダンス変換回路４においては、図１０の説明で示したように、演算増幅回路ＡＭＰ２は省略され、演算増幅回路ＡＭＰ１のみで構成されている。

減算回路５は、演算増幅回路ＡＭＰと、抵抗Ｒ１〜Ｒ４とで構成され、演算増幅回路ＡＭＰは、差動対をなすエンハンスメント型のｎチャネル型電界効果トランジスタＭ２１，Ｍ２２、ｎチャネル型電界効果トランジスタＭ２１，Ｍ２２の負荷をなすエンハンスメント型のｐチャネル型電界効果トランジスタＭ２３，Ｍ２４、及び電界効果トランジスタＭ２１，Ｍ２２に定電流を供給する定電流源２１からなる差動増幅段と、エンハンスメント型のｐチャネル型電界効果トランジスタＭ２５、及び定電流源をなすデプレッション型のｎチャネル型電界効果トランジスタＭ２６からなる増幅段とで構成されている。電界効果トランジスタＭ２１のゲートは演算増幅回路ＡＭＰの非反転入力端をなし、電界効果トランジスタＭ２２のゲートは演算増幅回路ＡＭＰの反転入力端をなしている。

電界効果トランジスタＭ２１及びＭ２２の各ソースは接続され、該接続部と接地電圧との間に定電流源２１が接続されている。電源電圧ＶＤＤと電界効果トランジスタＭ２１のドレインとの間には電界効果トランジスタＭ２３が接続され、電源電圧ＶＤＤと電界効果トランジスタＭ２２のドレインとの間には電界効果トランジスタＭ２４が接続されている。電界効果トランジスタＭ２３及びＭ２４はカレントミラー回路を形成しており、電界効果トランジスタＭ２３及びＭ２４の各ゲートは接続され、該接続部は電界効果トランジスタＭ２４のドレインに接続されている。

電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ２５とＭ２６が直列に接続され、電界効果トランジスタＭ２５のゲートは、電界効果トランジスタＭ２３とＭ２１との接続部に接続されている。また、電界効果トランジスタＭ２６において、ゲートはソースに接続され、電界効果トランジスタＭ２５とＭ２６との接続部が、演算増幅回路ＡＭＰの出力端をなし出力電圧ＶＯＵＴが出力される。第２の電圧源回路３からの基準電圧ＶＲＥＦ１は、抵抗Ｒ１とＲ２で分圧されて電界効果トランジスタＭ２１のゲートに入力され、第１の電圧源回路２からの電圧ＶＰＮは、演算増幅回路ＡＭＰ１でインピーダンス変換された後、抵抗Ｒ３を介して電界効果トランジスタＭ２２のゲートに入力され、演算増幅回路ＡＭＰの出力電圧ＶＯＵＴを帰還抵抗Ｒ４を介して電界効果トランジスタＭ２２のゲートに戻す構成をなしている。

このような構成において、図１５の各電圧の温度変化に対する特性は図２のようになる。電圧ＶＰＮは、負の温度係数を有するため温度上昇と共に減少する。一方、基準電圧ＶＲＥＦ１は、温度係数を持たないため温度に対して変化せず一定の電圧となる。出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦ１と電圧ＶＰＮを減算した後、抵抗比をかけた値になり、下記（１）式で示すことができる。
ＶＯＵＴ＝ｎ×（ＶＲＥＦ１−ＶＰＮ）………………（１）
なお、ｎは、抵抗比であり、抵抗Ｒ１〜Ｒ４の抵抗値をｒ１〜ｒ４で示すと、ｒ１＝ｒ３とｒ２＝ｒ４の条件において、ｒ２／ｒ１（＝ｒ４／ｒ３）の比で決まる。

ここで、図１５の温度検出回路１の低電圧動作を数値を用いて具体的に説明する。
前述したように、電圧ＶＰＮの温度係数は約−０.４９ｍＶ／℃と小さいため、温度検出回路１の温度感度を上げるためには温度係数を大きくする必要がある。温度範囲０℃〜１００℃において、電圧ＶＰＮは約１Ｖ〜０.９５Ｖの電圧範囲となり、例えば温度係数を５ｍＶ／℃にするためには、電圧ＶＰＮを約１０倍に増幅しなければならない。仮に、電圧ＶＰＮをそのまま１０倍すると、電圧ＶＰＮは、１０Ｖ〜９.５Ｖの非常に高い電圧範囲になる。一方、図１５の温度検出回路１は、前記（１）式のように、まず基準電圧ＶＲＥＦ１と電圧ＶＰＮとの差分を作り、該差分を増幅することによって低電圧動作を実現している。

次に、図１５の温度検出回路１の最低動作電圧について考える。
図１５の温度検出回路１の最低動作電圧Ｖｍｉｎは、電界効果トランジスタＭ１のドレイン・ソース間電圧ＶｄｓＭ１と、電界効果トランジスタＭ３のゲート・ソース間電圧ＶｇｓＭ３と、電圧ＶＰＮとの和になり、下記（２）式で表される。
Ｖｍｉｎ＝ＶｄｓＭ１＋ＶｇｓＭ３＋ＶＰＮ
＝（ＶｇｓＭ１−ＶｔｈＭ１）＋ＶｇｓＭ３＋ＶＰＮ
＝−ＶｔｈＭ１＋ＶｇｓＭ３＋ＶＰＮ………………（２）
なお、前記（２）式において、ＶｔｈＭ１は電界効果トランジスタＭ１のしきい値電圧であり、ＶｇｓＭ１は電界効果トランジスタＭ１のゲート・ソース間電圧である。

ここで、電界効果トランジスタＭ１のゲート・ソース間電圧ＶｇｓＭ１は、ゲートとソースが接続されていることから０になる。電界効果トランジスタＭ１〜Ｍ３の各しきい値電圧がすべて−０.４Ｖであり、電圧ＶＰＮが１Ｖである場合、最低動作電圧Ｖｍｉｎは、下記（３）式のようになる。
Ｖｍｉｎ＝−ＶｔｈＭ１＋ＶｇｓＭ３＋ＶＰＮ
＝−（−０.４）＋ＶｇｓＭ３＋１
＝１.４Ｖ＋ＶｇｓＭ３………………（３）

したがって、最終的な最低動作電圧Ｖｍｉｎは、電界効果トランジスタＭ３のゲート・ソース間電圧ＶｇｓＭ３によって決まり、例えば、ゲート・ソース間電圧ＶｇｓＭ３が−０.４Ｖの場合、約１Ｖの低い電圧で回路動作が可能になる。この場合、温度検出回路１の消費電流は約３μＡであるため、消費電力は３μＡ×１Ｖ＝３μＷとなる。このように、本第１の実施の形態における温度検出回路は、低電圧動作及び低消費電力化を実現することができる。
なお、図１５において、第１の電圧源回路２として、図９又は図１１の回路を使用してもよく、第２の電圧源回路３として図６〜８及び図１２〜１４のいずれかの回路を使用してもよい。

ただし、第２の電圧源回路３として図６〜８及び図１２〜１４のいずれかの回路を使用する場合は、図１で示したように、第２の電圧源回路３からの基準電圧ＶＲＥＦ１は、インピーダンス変換回路４の演算増幅回路ＡＭＰ２でインピーダンス変換された後、抵抗Ｒ１に入力される。
また、前記説明では、インピーダンス変換回路４を使用した場合を例にして説明したが、インピーダンス変換を行う必要がない場合は、インピーダンス変換回路４を省略してもよい。この場合、第１の電圧源回路２からの電圧ＶＰＮは抵抗Ｒ３に直接入力され、第２の電圧源回路３からの基準電圧ＶＲＥＦ１は抵抗Ｒ１に直接入力される。

なお、前記説明では、減算回路を使用した場合を例にして示したが加算回路を使用してもよく、このようにした場合、図１は、図１６のようになる。なお、図１６では、図１と同じもの又は同様のものは図１と同じ符号で示しており、ここではその説明を省略する。
図１６において、温度検出回路１は、第１の電圧源回路２と、第２の電圧源回路３と、インピーダンス変換回路４と、加算回路７とで構成されている。インピーダンス変換回路４は、電圧ＶＰＮ及び基準電圧ＶＲＥＦ１に対してそれぞれインピーダンス変換を行って加算回路７に出力する。加算回路７は、温度感度の上昇及び低消費電力化を実現するために、インピーダンス変換回路４を介して入力された、第１の電圧源回路２からの電圧ＶＰＮと第２の電圧源回路３からの基準電圧ＶＲＥＦ１との加算及び増幅を行って出力電圧ＶＯＵＴを生成し出力する。

加算回路７は、演算増幅回路ＡＭＰと、抵抗Ｒ５〜Ｒ８とで構成され、演算増幅回路ＡＭＰの出力端と接地電圧との間に抵抗Ｒ７とＲ８が直列に接続され、抵抗Ｒ７とＲ８との接続部は、演算増幅回路ＡＭＰの反転入力端に接続されている。また、演算増幅回路ＡＭＰの非反転入力端には、インピーダンス変換された電圧ＶＰＮが抵抗Ｒ５を介して入力されると共に、インピーダンス変換された基準電圧ＶＲＥＦ１が抵抗Ｒ６を介して入力されている。

このような構成において、電圧ＶＰＮは、負の温度係数を有するため温度と共に減少する。一方、基準電圧ＶＲＥＦ１は、温度係数を持たないため温度に対して変化せず一定の電圧となる。ここで、演算増幅回路ＡＭＰの非反転入力端への入力電圧は、（ＶＰＮ＋ＶＲＥＦ１）／２になり、すべての温度範囲において電圧ＶＰＮと基準電圧ＶＲＥＦ１とを加算した値の半分の値になる。出力電圧ＶＯＵＴは、演算増幅回路ＡＭＰの出力を抵抗Ｒ７及びＲ８を介して負帰還させることにより、下記（４）式のようになり、電圧ＶＰＮと基準電圧ＶＲＥＦ１を加算した値になる。
ＶＯＵＴ＝｛（ＶＰＮ＋ＶＲＥＦ）／２｝×２
＝ＶＰＮ＋ＶＲＥＦ………………（４）

第２の実施の形態．
前記第１の実施の形態では、第１の電圧源回路２に負の温度係数を有する電圧ＶＰＮを生成する回路を使用したが、第１の電圧源回路２に正の温度係数を有する電圧ＶＴＥＭＰを生成する回路を使用してもよく、このようにしたものを本発明の第２の実施の形態とする。
図１７は、本発明の第２の実施の形態における温度検出回路の構成例を示した概略のブロック図である。なお、図１７では、図１と同じもの又は同様のものは同じ符号で示している。

図１７において、温度検出回路１ａは、第１の電圧源回路２ａと、第２の電圧源回路３ａと、インピーダンス変換回路４と、減算回路５ａとで構成されている。第１の電圧源回路２ａは、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、環境温度の変化に対して正の温度係数を有する電圧ＶＴＥＭＰを生成して出力する。第２の電圧源回路３ａは、２つ以上の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧ＶＲＥＦ２を生成して出力する。インピーダンス変換回路４は、電圧ＶＴＥＭＰ及び基準電圧ＶＲＥＦ２に対してそれぞれインピーダンス変換を行って減算回路５ａに出力する。減算回路５ａは、温度感度の上昇及び低電力化を実現するために、インピーダンス変換回路４を介して入力された、第１の電圧源回路２ａからの電圧ＶＴＥＭＰと第２の電圧源回路３ａからの基準電圧ＶＲＥＦ２との減算及びその差分の増幅を行って出力電圧ＶＯＵＴを生成し出力する。

インピーダンス変換回路４は、演算増幅回路ＡＭＰ１，ＡＭＰ２で構成されており、演算増幅回路ＡＭＰ１の非反転入力端に基準電圧ＶＲＥＦ２が入力され、演算増幅回路ＡＭＰ１の出力端は減算回路５ａの対応する一方の入力端に接続されている。また、演算増幅回路ＡＭＰ２の非反転入力端に電圧ＶＴＥＭＰが入力され、演算増幅回路ＡＭＰ２の出力端は減算回路５ａの対応する他方の入力端に接続されている。演算増幅回路ＡＭＰ１において、出力端は反転入力端に接続されてボルテージホロワを形成している。同様に、演算増幅回路ＡＭＰ２においても、出力端は反転入力端に接続されてボルテージホロワを形成している。

また、減算回路５ａは、演算増幅回路ＡＭＰと、抵抗Ｒ３１〜Ｒ３４とで構成され、演算増幅回路ＡＭＰの非反転入力端と接地電圧との間に抵抗Ｒ３２が接続され、演算増幅回路ＡＭＰの出力端と反転入力端との間に抵抗Ｒ３４が接続されている。また、演算増幅回路ＡＭＰの非反転入力端には、インピーダンス変換された電圧ＶＴＥＭＰが抵抗Ｒ３１を介して入力され、演算増幅回路ＡＭＰの反転入力端には、インピーダンス変換された基準電圧ＶＲＥＦ２が抵抗Ｒ３３を介して入力されている。

このような構成において、図１８は、図１７の各電圧の温度変化に対する特性を示した図である。図１８から分かるように、電圧ＶＴＥＭＰは正の温度係数を有しており、基準電圧ＶＲＥＦ２は温度係数を有しておらず、電圧ＶＴＥＭＰから基準電圧ＶＲＥＦ２を減算した電圧（ＶＴＥＭＰ−ＶＲＥＦ２）及び該電圧（ＶＴＥＭＰ−ＶＲＥＦ２）を増幅した出力電圧ＶＯＵＴはそれぞれ正の温度係数を有しており、電圧（ＶＴＥＭＰ−ＶＲＥＦ２）よりも出力電圧ＶＯＵＴの方が温度係数は大きくなっている。

図１９は、図１７の第１の電圧源回路２ａの回路例を示した図である。
図１９において、第１の電圧源回路２ａは、ｎチャネル型の電界効果トランジスタＭ３１〜Ｍ３３と抵抗Ｒ４１，Ｒ４２で構成され、電界効果トランジスタＭ３１及びＭ３２はデプレッション型のトランジスタであり、電界効果トランジスタＭ３３はエンハンスメント型のトランジスタである。なお、電界効果トランジスタＭ３１は第１の電界効果トランジスタを、電界効果トランジスタＭ３２は第２の電界効果トランジスタを、電圧ＶＮＮは第１電圧を、抵抗Ｒ４１，Ｒ４２は電圧調整回路をそれぞれなす。電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ３１及びＭ３２が直列に接続されると共に、電界効果トランジスタＭ３３、抵抗Ｒ４１及びＲ４２が直列に接続されている。電界効果トランジスタＭ３１及びＭ３３の各ゲートは接続され、該接続部は電界効果トランジスタＭ３１のソースに接続されている。電界効果トランジスタＭ３２のゲートは、抵抗Ｒ４１とＲ４２との接続部に接続され、電界効果トランジスタＭ３３と抵抗Ｒ４１との接続部が電圧ＶＴＥＭＰを出力する出力端をなしている。

電界効果トランジスタＭ３１及びＭ３２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内にそれぞれ形成され、各基板電圧がソース電圧に等しくなるようにしてある。電界効果トランジスタＭ３１は、高濃度ｎ型ゲートを有し、デプレッション動作するようにチャネルドープの不純物濃度が調整されているため、ゲートとソースを接続することにより定電流源をなしている。電界効果トランジスタＭ３２は、低濃度ｎ型ゲートを有し、ｎチャネル型の電界効果トランジスタＭ３３と抵抗Ｒ４１，Ｒ４２とからなるソースフォロア回路によってドレイン電圧が印加され、電界効果トランジスタＭ３２のゲート・ソース間電圧が電圧ＶＮＮとして、また電界効果トランジスタＭ３３のソース電圧が電圧ＶＴＥＭＰとしてそれぞれ出力される。

電界効果トランジスタＭ３１及びＭ３２のトランジスタサイズＷ／Ｌが等しくなるように設計することで、電界効果トランジスタＭ３１及びＭ３２はペア電界効果トランジスタとなる。該ペア電界効果トランジスタには同一の電流が流れるため、電界効果トランジスタＭ３２のゲート・ソース間電圧である電圧ＶＮＮは、電界効果トランジスタＭ３１及びＭ３２の各ゲート仕事関数の差となり、電界効果トランジスタＭ３１及びＭ３２における各ゲート仕事関数の温度特性の違いから正の温度係数を有する。また、電圧ＶＴＥＭＰは、抵抗Ｒ４１及びＲ４２の各抵抗値をｒ４１及びｒ４２とすると、｛（ｒ４１＋ｒ４２）／ｒ４２｝×ＶＮＮとなり、電圧ＶＮＮを抵抗分割回路によって増幅した正の温度係数を有する電圧となる。図２０は、電圧ＶＮＮの温度特性を示しており、横軸は温度（℃）、縦軸は電圧（Ｖ）であり、電圧ＶＮＮの温度係数は例えば０.１７ｍＶ／℃である。

図２１は、図１７の第１の電圧源回路２ａの他の回路例を示した図である。なお、図２１では、図１９と同じもの又は同様のものは同じ符号で示している。
図２１において、第１の電圧源回路２ａは、ｎチャネル型の電界効果トランジスタＭ３１，Ｍ３２、ｐチャネル型の電界効果トランジスタＭ３５〜Ｍ３７、定電流源３１及び抵抗Ｒ４１，Ｒ４２で構成されている。電界効果トランジスタＭ３１及びＭ３２は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各電界効果トランジスタの基板電圧はソース電圧と等しくなるように形成されている。電界効果トランジスタＭ１は、高濃度ｎ型ゲートを有し、電界効果トランジスタＭ２は低濃度ｎ型ゲートを有している。

電界効果トランジスタＭ３１及びＭ３２のトランジスタサイズＷ／Ｌが等しくなるように設計することにより、電界効果トランジスタＭ３１及びＭ３２は、ペア電界効果トランジスタとなる。該ペア電界効果トランジスタＭ３１及びＭ３２は、差動増幅器の入力トランジスタをなし、更にｐチャネル型電界効果トランジスタＭ３５及びＭ３６でカレントミラー回路が形成されており、該差動増幅器の出力電圧ＶＮＮは、ｐチャネル型電界効果トランジスタＭ３７との間でフィードバックループが形成されている。また、所望の電圧ＶＴＥＭＰは、抵抗Ｒ４１と抵抗Ｒ４２で分圧することによって調整することができる。

ペア電界効果トランジスタＭ３１とＭ３２は、前記差動増幅器の入力トランジスタをそれぞれなし、該差動増幅器は正の温度係数を有する電圧ＶＮＮの入力オフセットを持っている。また、電圧ＶＴＥＭＰは、｛（ｒ４１＋ｒ４２）／ｒ４２｝×ＶＮＮとなり、電圧ＶＮＮを抵抗分割回路によって増幅した正の温度係数を有する信号となる。
ここで、導電型の極性が同じであるポリシリコンゲートを有する前記２つのペア電界効果トランジスタＭ３１及びＭ３２のチャネル長の比を変えることによって、電圧ＶＰＮの場合と同様に電圧ＶＮＮの温度係数を変えることができる。２つの電界効果トランジスタＭ３１，Ｍ３２のチャネル長Ｌの比を変えることで、より大きな温度係数を得ることができ、温度検出回路の出力精度の向上を図ることができる。

次に、図２２は、図１７の第２の電圧源回路３ａの回路例を示した図である。図２２の場合、第２の電圧源回路３ａの構成に第１の電圧源回路２ａの構成が含まれている。図２２では、第１の電圧源回路２ａに図１９の回路を使用し、第１の電圧源回路２ａで生成した電圧ＶＮＮを使用して図１２と同様の構成の回路で基準電圧ＶＲＥＦ２を生成する場合を例にして示しており、図１２若しくは図１９と同じもの又は同様のものは同じ符号で示している。
図２２において、第２の電圧源回路３ａは、正の温度係数を有する電圧ＶＮＮに比例した電圧ＶＮＮ２を生成する第１の電圧源回路３ａの構成をなしたＶＮＮ２生成回路部３１と、該電圧ＶＮＮ２を使用して基準電圧ＶＲＥＦ２を生成するＶＲＥＦ２生成回路部３２とを備えている。なお、ＶＮＮ２生成回路部３１は第１電圧生成部を、ＶＲＥＦ２生成回路部３２は基準電圧生成部をそれぞれなす。

ＶＮＮ２生成回路部３１は、ｎチャネル型の電界効果トランジスタＭ３１〜Ｍ３３と抵抗Ｒ４１，Ｒ４２で構成され、電界効果トランジスタＭ３１，Ｍ３２はデプレッション型であり、電界効果トランジスタＭ３３はエンハンスメント型である。なお、ＶＮＮ２生成回路部３１では、電界効果トランジスタＭ３３と抵抗Ｒ４１との接続部の電圧をＶＮＮ２とした以外は図１９と同じであるのでその説明を省略する。
一方、ＶＲＥＦ２生成回路部３２は、ｎチャネル型の電界効果トランジスタＭ１，Ｍ２、ｐチャネル型の電界効果トランジスタＭ５〜Ｍ７、定電流源７及び抵抗Ｒ４３，Ｒ４４で構成されている。なお、図２２の場合、抵抗Ｒ４１，Ｒ４２が第１の電圧調整回路を、抵抗Ｒ４３，Ｒ４４は第２の電圧調整回路をそれぞれなす。

電界効果トランジスタＭ１及びＭ２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各基板電圧はソース電圧に等しくなるように接続されている。電界効果トランジスタＭ１は高濃度ｎ型ゲートを有し、電界効果トランジスタＭ２は高濃度ｐ型ゲートを有している。ペア電界効果トランジスタＭ１及びＭ２は、差動増幅器の入力トランジスタをなし、ｐチャネル型の電界効果トランジスタＭ５及びＭ６はカレントミラー回路を形成しており、該差動増幅器には、ｐチャネル型の電界効果トランジスタＭ７との間でフィードバックループが形成されている。所望の基準電圧ＶＲＥＦ２は、抵抗Ｒ４３と抵抗Ｒ４４の抵抗値を変えることにより調整することができる。

このような構成において、正の温度係数を有した電圧ＶＮＮ２を生成するＶＮＮ２生成回路部３１を構成するペア電界効果トランジスタＭ３１及びＭ３２には同一の電流が流れるため、電界効果トランジスタＭ３２のゲート・ソース間電圧は、電界効果トランジスタＭ３１とＭ３２とのしきい値電圧の差である電圧ＶＮＮとなり、２つの電界効果トランジスタＭ３１及びＭ３２の温度特性の違いから正の温度係数を持つ信号となる。また、抵抗Ｒ４１の抵抗値をｒ４１とし、抵抗Ｒ４２の抵抗値をｒ４２とすると、電圧ＶＮＮ２は、（ｒ４１＋ｒ４２）／ｒ４２×ＶＮＮとなり、電圧ＶＮＮを抵抗Ｒ４１によって増幅した同じく正の温度係数を持つ電圧となる。

一方、ＶＲＥＦ２生成回路部３２は、差動増幅器の入力トランジスタとしてペア電界効果トランジスタＭ１，Ｍ２を使用し、電界効果トランジスタＭ５，Ｍ６でカレントミラー回路を構成していることから、ペア電界効果トランジスタＭ１，Ｍ２にはそれぞれ同一の電流が流れ、該差動増幅器は負の温度係数を有した電圧ＶＰＮの入力オフセットを持つ。したがって、電界効果トランジスタＭ１のゲートには電圧ＶＮＮ２が入力され、電圧ＶＰＮのオフセットを持つ差動増幅器と電界効果トランジスタＭ７とのフィードバックループにより、電界効果トランジスタＭ２のゲート電圧は、基準電圧ＶＲＥＦ（＝｛（ｒ４１＋ｒ４２）／ｒ４２×ＶＮＮ｝＋ＶＰＮ）として出力される。該基準電圧ＶＲＥＦは、電圧ＶＮＮとＶＰＮの各温度係数が相殺されるように、電圧ＶＮＮ及びＶＰＮの各温度係数が設定されている。また、抵抗Ｒ４３の抵抗値をｒ４３とし、抵抗Ｒ４４の抵抗値をｒ４４とすると、所望の基準電圧ＶＲＥＦ２は、（ｒ４４／（ｒ４３＋ｒ４４））の抵抗比で調整することができる。

次に、図２３は、図１７の温度検出回路１ａの具体的な回路例を示した図である。図２３では、第１の電圧源回路２ａ及び第２の電圧源回路３ａに図２２の回路を使用した場合を例にして示しているが、電圧ＶＮＮから電圧ＶＮＮ２よりも大きい電圧ＶＴＥＭＰを生成するために、電界効果トランジスタＭ３３のソースと抵抗Ｒ４１との間に抵抗Ｒ４５を追加している。
図２３において、第１の電圧源回路２ａ及び第２の電圧源回路３ａは図２２の回路と同様であるのでその説明を省略する。なお、第１の電圧源回路２ａに図１９の回路を使用し、第２の電圧源回路３ａに図６〜図８、図１０及び図１２〜図１４の回路を使用してもよい。ただし、第２の電圧源回路３ａとして図１０の回路を使用する場合は、インピーダンス変換回路４の演算増幅回路ＡＭＰ１を省略し、基準電圧ＶＲＥＦ２が直接抵抗Ｒ３３に入力されるようにする。

減算回路５ａは、演算増幅回路ＡＭＰと、抵抗Ｒ３１〜Ｒ３４とで構成され、抵抗Ｒ１〜Ｒ４を抵抗Ｒ３１〜Ｒ３４に置き換えた以外は図１５で示した減算回路５と同様である。電圧ＶＴＥＭＰは、演算増幅回路ＡＭＰ２でインピーダンス変換された後、抵抗Ｒ３１とＲ３２で分圧されて演算増幅回路ＡＭＰの非反転入力端に入力され、基準電圧ＶＲＥＦ２は、演算増幅回路ＡＭＰ１でインピーダンス変換された後、抵抗Ｒ３３を介して演算増幅回路ＡＭＰの反転入力端に入力され、演算増幅回路ＡＭＰの出力電圧ＶＯＵＴを帰還抵抗Ｒ３４を介して反転入力端に戻す構成をなしている。

このような構成において、図２３の各電圧の温度変化に対する特性は図１８のようになる。電圧ＶＮＮは正の温度特性を有するため、電圧ＶＮＮをｍ倍した電圧ＶＴＥＭＰは温度上昇と共に増加する。一方、基準電圧ＶＲＥＦ２は、温度係数を持たないため温度に対して変化せず一定の電圧となる。出力電圧ＶＯＵＴは、電圧ＶＴＥＭＰから基準電圧ＶＲＥＦ２を減算した後、抵抗比をかけた値になり、下記（５）式で示すことができる。
ＶＯＵＴ＝ｎ×（ｍ×ＶＮＮ−ＶＲＥＦ２）
＝ｎ×（ＶＴＥＭＰ−ＶＲＥＦ２）………………（５）
なお、ｍ及びｎは抵抗比を示しており、抵抗Ｒ４１，Ｒ４２，Ｒ４５の各抵抗値をｒ４１，ｒ４２，ｒ４５で示すと、ｍは、（ｒ４１＋ｒ４２＋ｒ４５）／ｒ４２の比で決まり、抵抗Ｒ３１〜Ｒ３４の抵抗値をｒ３１〜ｒ３４で示すと、ｒ３１＝ｒ３３とｒ３２＝ｒ３４の条件において、ｎは、ｒ３２／ｒ３１（＝ｒ３４／ｒ３３）の比で決まる。

ここで、図２３の温度検出回路１ａの低電圧動作を数値を用いて具体的に説明する。
前述したように、電圧ＶＮＮの温度係数は約０.１７ｍＶ／℃と小さいため、温度検出回路１ａの温度感度を上げるためには温度係数を大きくする必要がある。温度範囲０℃〜１００℃において、電圧ＶＮＮは約０.０４Ｖ〜０.０７Ｖの電圧範囲となり、例えば温度係数を５ｍＶ／℃にするためには、電圧ＶＮＮを約３０倍に増幅しなければならない。一方、図２３の温度検出回路１ａは、前記（５）式のように、まず電圧ＶＴＥＭＰと基準電圧ＶＲＥＦ２との差分を作り、該差分を増幅することによって低電圧動作を実現している。

次に、ｍ＝６、ｎ＝５であるときの図２３の温度検出回路１ａの最低動作電圧について考える。
図２３の温度検出回路１ａの最低動作電圧Ｖｍｉｎは、電界効果トランジスタＭ３１のドレイン・ソース間電圧ＶｄｓＭ３１と、電界効果トランジスタＭ３３のゲート・ソース間電圧ＶｇｓＭ３３と、電圧ＶＴＥＭＰとの和になり、下記（６）式で表される。
Ｖｍｉｎ＝ＶｄｓＭ３１＋ＶｇｓＭ３３＋ＶＴＥＭＰ
＝（ＶｇｓＭ３１−ＶｔｈＭ３１）＋ＶｇｓＭ３３＋ＶＴＥＭＰ
＝−ＶｔｈＭ３１＋ＶｇｓＭ３３＋ＶＴＥＭＰ………………（６）
なお、前記（６）式において、ＶｔｈＭ３１は電界効果トランジスタＭ３１のしきい値電圧であり、ＶｇｓＭ３１は電界効果トランジスタＭ３１のゲート・ソース間電圧である。

ここで、電界効果トランジスタＭ３１のゲート・ソース間電圧ＶｇｓＭ３１は、ゲートとソースが接続されていることから０になる。電界効果トランジスタＭ３１，Ｍ３２の各しきい値電圧がそれぞれ−０.４Ｖで、電界効果トランジスタＭ３３のしきい値電圧が０.３Ｖであり、電圧ＶＴＥＭＰが約０.３Ｖ（＝６×０.０５Ｖ）である場合、最低動作電圧Ｖｍｉｎは、下記（７）式のようになる。
Ｖｍｉｎ＝−ＶｔｈＭ３１＋ＶｇｓＭ３３＋ＶＴＥＭＰ
＝−（−０.４）＋ＶｇｓＭ３３＋０.３
＝０.７Ｖ＋ＶｇｓＭ３３………………（７）

したがって、最終的な最低動作電圧Ｖｍｉｎは、電界効果トランジスタＭ３３のゲート・ソース間電圧ＶｇｓＭ３３によって決まり、例えば、ゲート・ソース間電圧ＶｇｓＭ３３が０.３Ｖの場合、約１Ｖの低い電圧で回路動作が可能になる。この場合、温度検出回路１の消費電流は約３μＡであるため、消費電力は３μＡ×１Ｖ＝３μＷとなる。このように、本第２の実施の形態における温度検出回路は、低電圧動作及び低消費電力化を実現することができる。
また、前記説明では、インピーダンス変換回路４を使用した場合を例にして説明したが、インピーダンス変換を行う必要がない場合は、インピーダンス変換回路４を省略してもよい。この場合、第１の電圧源回路２ａからの電圧ＶＴＥＭＰは抵抗Ｒ３１に直接入力され、第２の電圧源回路３ａからの基準電圧ＶＲＥＦ２は抵抗Ｒ３３に直接入力される。

なお、前記第１及び第２の各実施の形態において、可変抵抗の記号で示した抵抗の抵抗値は製造時に固定するようにしてもよいし、図２４で示すように、複数の抵抗を直列に接続し該各抵抗にそれぞれ並列にヒューズを接続して１つの抵抗を形成するようにして、製造後にヒューズを選択的にレーザトリミングで切断して抵抗値を調整するようにしてもよい。また、前記第１及び第２の各実施の形態における温度検出回路は、１つのＩＣに集積されるようにしてもよい。

一方、前記第１及び第２の実施の形態において、正の温度係数を有する電圧としては、同一の導電型で不純物の濃度が異なるゲート電極を有する２つの電界効果トランジスタの仕事関数差からの電圧ＶＮＮを、負の温度係数を有する電圧としては、異なる導電型のゲート電極を有する２つの電界効果トランジスタの仕事関数差からの電圧ＶＰＮをそれぞれ用いている。例えば、周囲の温度をＴとすると、電圧ＶＰＮは下記（８）式のような２次回帰式で示される。
ＶＰＮ＝−４.６×１０^−７×Ｔ^２−４.９×１０^−４×Ｔ＋１.０…………（８）

前記（８）式の１次係数は、電圧ＶＰＮの温度変化に対する傾きを表しており、その温度感度（温度係数）は−０.４９ｍＶ／℃であり、実用的な温度検出回路の温度係数としては小さい値である。一般に、温度検出回路の重要な特性である出力精度の向上のためには、１℃に相当する電圧（温度係数）をできるだけを大きくして温度感度を高くすることが望ましい。例えば、電圧ＶＰＮの温度係数を５ｍＶ／℃に設定するためには、抵抗分割の比を変えて増幅倍率を約１０倍にすればよい。
しかし、温度検出回路において出力精度の尺度のひとつである直線性を表す上記（８）式の２次係数の値は、抵抗比による増幅倍率に比例して大きくなってしまうため、できるだけ増幅倍率は小さくすることが望まれる。したがって、温度検出回路の出力精度を向上させるためには増幅する前の元信号の温度係数をより大きくすることによって増幅倍率を下げる必要があり、これは２つの電界効果トランジスタにおけるチャネル長Ｌのサイズ比を調整することで実現できる。このことは、電圧ＶＮＮに対しても同様である。

なお、前記第１及び第２の各実施の形態では、第１及び第２の各電圧源回路において、ｎチャネル型の電界効果トランジスタのゲート電極の仕事関数差を用いた場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、第１及び第２の各電圧源回路において、ｐチャネル型の電界効果トランジスタのゲート電極の仕事関数差を用いて実現するようにしてもよい。

本発明の第１の実施の形態における温度検出回路の構成例を示した概略のブロック図である。 図１の各電圧の温度変化に対する特性を示した図である。 図１の第１の電圧源回路２の回路例を示した図である。 電圧ＶＰＮの温度特性例を示した図である。 電界効果トランジスタＭ１及びＭ２のチャネル長Ｌの比と電圧ＶＰＮの温度係数ＴＣＲとの関係例を示した図である。 図１の第２の電圧源回路３の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の第１の電圧源回路２の他の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の第１の電圧源回路２の他の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の第２の電圧源回路３の他の回路例を示した図である。 図１の温度検出回路１の具体的な回路例を示した図である。 本発明の第１の実施の形態における温度検出回路の変形例を示した概略のブロック図である。 本発明の第２の実施の形態における温度検出回路の構成例を示した概略のブロック図である。 図１７の各電圧の温度変化に対する特性を示した図である。 図１７の第１の電圧源回路２ａの回路例を示した図である。 電圧ＶＮＮの温度特性を示した図である。 図１７の第１の電圧源回路２ａの他の回路例を示した図である。 図１７の第２の電圧源回路３ａの回路例を示した図である。 図１７の温度検出回路１ａの具体的な回路例を示した図である。 抵抗の構成例を示した図である。

符号の説明

１，１ａ 温度検出回路
２，２ａ 第１の電圧源回路
３，３ａ 第２の電圧源回路
４ インピーダンス変換回路
５，５ａ 減算回路
７ 加算回路
ＡＭＰ，ＡＭＰ１〜ＡＭＰ３ 演算増幅回路
Ｒ１〜Ｒ４ 抵抗

Claims (16)

1. ２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路と、
   複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路と、
   前記第１電圧と該基準電圧との減算を行い、該差分を増幅する減算回路と、
   を備えることを特徴とする温度検出回路。
2. 前記第１の電圧源回路は、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する第１電圧を生成することを特徴とする請求項１記載の温度検出回路。
3. 前記第１の電圧源回路は、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、低濃度ｎ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が同一のポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、正の温度係数を有する第１電圧を生成することを特徴とする請求項１記載の温度検出回路。
4. 前記第１及び第２の各電界効果トランジスタは、チャネル長が異なることを特徴とする請求項２又は３記載の温度検出回路。
5. 前記第２の電圧源回路は、高濃度ｎ型ゲートを有する第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧を生成することを特徴とする請求項１、２、３又は４記載の温度検出回路。
6. 前記第３及び第４の各電界効果トランジスタは、チャネル長が異なることを特徴とする請求項５記載の温度検出回路。
7. 前記第３及び第４の各電界効果トランジスタは、前記基準電圧が温度特性を有しないように各チャネル長の比が設定されることを特徴とする請求項６記載の温度検出回路。
8. 前記第２の電圧源回路は、
   高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、低濃度ｎ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が同一のポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタのゲート電極の仕事関数差を用いて正の温度係数を有する第１電圧を生成する第１電圧生成部と、
   高濃度ｎ型ゲートを有する第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて負の温度係数を有する第２電圧を生成し、前記第１電圧と該第２電圧の各温度係数が相殺するように該各温度係数の傾きを調整して、温度変化に依存しない基準電圧を生成する基準電圧生成部と、
   を備えることを特徴とする請求項１記載の温度検出回路。
9. 前記第１電圧生成部は、前記第１の電圧源回路をなすことを特徴とする請求項８記載の温度検出回路。
10. 前記第１及び第２の各電圧源回路で生成された第１電圧及び基準電圧に対してそれぞれインピーダンス変換を行って前記減算回路に出力するインピーダンス変換回路を備えることを特徴とする請求項１、２、３、４、５、６、７、８又は９記載の温度検出回路。
11. 前記第１の電圧源回路は、生成した第１電圧の降圧又は昇圧を行って電圧調整を行う電圧調整回路を備えることを特徴とする請求項３記載の温度検出回路。
12. 前記第２の電圧源回路は、生成した基準電圧の降圧又は昇圧を行って電圧調整を行う電圧調整回路を備えることを特徴とする請求項５記載の温度検出回路。
13. 前記第１電圧生成部は、生成した第１電圧の降圧又は昇圧を行って電圧調整を行う第１の電圧調整回路を備え、前記基準電圧生成部は、生成した基準電圧の降圧又は昇圧を行って電圧調整を行う第２の電圧調整回路を備えることを特徴とする請求項８記載の温度検出回路。
14. 前記電圧調整回路は、トリミングを行って抵抗値を可変する、電圧調整を行うための複数の抵抗回路を備えることを特徴とする請求項１１又は１２記載の温度検出回路。
15. 前記第１及び第２の各電圧調整回路は、トリミングを行って抵抗値を可変する、電圧調整を行うための複数の抵抗回路をそれぞれ備えることを特徴とする請求項１３記載の温度検出回路。
16. 前記第１及び第２の各電圧源回路、並びに減算回路は１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４又は１５記載の温度検出回路。

Images