KR950010284B1 - 기준전압 발생회로 - Google Patents

기준전압 발생회로 Download PDF

Info

Publication number
KR950010284B1
KR950010284B1 KR1019920004474A KR920004474A KR950010284B1 KR 950010284 B1 KR950010284 B1 KR 950010284B1 KR 1019920004474 A KR1019920004474 A KR 1019920004474A KR 920004474 A KR920004474 A KR 920004474A KR 950010284 B1 KR950010284 B1 KR 950010284B1
Authority
KR
South Korea
Prior art keywords
reference voltage
electrode connected
pmos transistor
drain electrode
voltage
Prior art date
Application number
KR1019920004474A
Other languages
English (en)
Other versions
KR930020658A (ko
Inventor
이재형
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920004474A priority Critical patent/KR950010284B1/ko
Priority to TW081102803A priority patent/TW250603B/zh
Priority to FR9205286A priority patent/FR2688904B1/fr
Priority to ITMI921017A priority patent/IT1254948B/it
Priority to GB9209196A priority patent/GB2265478B/en
Priority to DE4214106A priority patent/DE4214106A1/de
Priority to JP4123538A priority patent/JPH0643953A/ja
Publication of KR930020658A publication Critical patent/KR930020658A/ko
Application granted granted Critical
Publication of KR950010284B1 publication Critical patent/KR950010284B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

기준전압 발생회로
제1도는 종래 기술에 의한 일실시예의 반도체장치의 기준전압 발생회로를 나타내는 것이다.
제2도는 종래 기술에 의한 다른 실시예의 반도체장치의 기준전압 발생회로를 나타내는 것이다.
제3도는 본 발명에 따른 반도체 장치의 기준전압 발생회로의 회로도를 나타내는 것이다.
제4도는 본 발명에 따른 기준전압 발생회로의 전원전압(Vcc)에 따른 기준전류의 변화를 나타내는 그래프이다.
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 기준전압 발생회로에 관한 것이다.
기준전압 발생회로는 디지탈 및 아날로그 반도체 장치에 폭넓게 사용되고 있다. 한편, MOS집적회로에서 온도 및 공정 변화에 무관한 기준전압 발생회로의 필요성이 점차 증가하고 있다. 그래서, 바이폴라트랜지스터를 이용한 정전압 회로나 증가형 MOS트랜지스터나 공핍형 MOS트랜지스터의 스레쉬홀드 전압 차이를 이용한 회로들이 설계되었다.
이들 회로들은 온도 및 공정 변화에 따른 기준전압의 변동을 줄일 수는 있으나 기존 MOS공정에 추가 공정이 필요하게 되고 기준전압 발생회로에서의 전력소모가 크게되는 단점을 가지고 있었다.
제1도는 종래기술에 의한 일실시예의 기준전압 발생회로를 나타내는 것이다.
제1도에 있어서, 전원전압(Vcc)과 기준전압(Vref) 사이에 연결된 저항(R)과 상기 기준전압(Vref)과 접지전압(Vss) 사이에 다수의 PMOS트랜지스터로 구성된 다이오드를 연결하여 기준전압(Vref)이 MOS트랜지스터의 스레쉬홀드 전압(Vt)에 비례함으로 MOS트랜지스터의 스레쉬홀드 전압(Vt)이 온도 및 공정 변화에 의하여 변화함에 따라서 기준전압(Vref)이 변화하는 단점이 있었다.
제2도는 종래 기술에 의한 다른 실시예의 기준전압 발생회로를 나타내는 것이다. 제2도에 있어서, 전원전압(Vcc)과 기준전압(Vref) 사이에 연결된 저항(R)과 상기 기준전압(Vref)과 접지전압(Vss)에 연결된 PMOS트랜지스터로 구성된 MOS다이오드와 상기 MOS다이오드와 직렬 연결된 NMOS트랜지스터로 구성되어 있다. 그래서, NMOS트랜지스터에 의한 궤환루프를 이용하여 기준전압(Vref)를 출력시키는 회로로 기준전압(Vref)은 PMOS트랜지스터의 스레쉬홀드 전압(Vt)과 NMOS트랜지스터에 의한 전압강하의 합으로 나타난다. 만일, 온도가 올라가 기준전압(Vref)이 떨어지면 상대적으로 NMOS트랜지스터의 저항이 증가하여 기준전압(Vref)을 올려주게 된다. 그러나, 전원전압의 변동에 따라 기준전압(Vref)의 값이 민감하게 변하는 단점이 있었다.
본 발명의 목적은 온도 및 공정 변화에 둔감한 반도체 장치의 기준전압 발생회로를 제공하는데 있다.
본 발명의 다른 목적은 전원전압의 변동에 둔감한 반도체 장치의 기준전압 발생회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위하여 본 발명에 따른 기준전압 발생회로는 정전류 발생회로와 상기 정전류 발생회로에서 발생하는 기준전류에 비례하는 전류를 기준전압 발생회로에 입력시키기 위한 전류 미러회로와, 상기 기준전압 발생회로의 기준전압과 접지전압 사이에 저항수단을 연결하여 상기 기준전압이 상기 기준전류와 상기 저항수단의 곱으로 출력되게 하는 기준전압 발생회로에서, 상기 저항수단을 MOS다이오드와 상기 기준전압으로 제어되는 MOS트랜지스터를 직렬로 연결하여 기준전압이 온도 및 공정변화에 둔감하게 변동하도록 하는 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명에 따른 기준전압 발생회로는 설명하면 다음과 같다.
제3도는 본 발명에 따른 기준전압 발생회로의 회로도를 나타내는 것이다. 제3도에 있어서, 온도 및 공정변화에 둔감한 기준 전류를 발생하는 기준전류회로(10)와, 상기 기준전류를 미러하기 위하여 전원전압에 연결된 드레인 전극과 상기 기준전류발생회로(10)에 연결된 게이트전극과 소오스전극을 가진 PMOS트랜지스터(MP1)과 전원전압에 연결된 드레인전극과 상기 PMOS트랜지스터(MP1)의 게이트 전극에 연결된 PMOS트랜지스터(MP2)로 이루어진 전류미러(20)와, 상기 PMOS트랜지스터(MP2)의 소오스 전극에 연결된 드레인전극과 기판과 기준전압 출력단자와 게이트전극과 소오스전극이 공통 연결된 PMOS트랜지스터(MP3)와 상기 PMOS트랜지스터(MP3)의 소오스전극에 연결된 드레인전극과 출력단자에 연결된 게이트전극과 접지전압에 연결된 소오스전극을 가진 NMOS트랜지스터로 구성되어 있다. 상기 기준전류 발생회로(10)는 전원전압(Vcc)에 연결된 소오스전극과 접지 전압에 연결된 게이트전극을 가진 PMOS트랜지스터(MP4)와 상기 PMOS트랜지스터(MP4)의 드레인전극에 연결된 드레인전극과 접지전압에 연결된 소오스전극을 가진 NMOS트랜지스터(MN3)와 상기 전류미러회로(20)의 PMOS트랜지스터(MP1)의 드레인전극에 연결된 드레인전극과 상기 NMOS트랜지스터(MN3)의 드레인전극에 연결된 게이트전극과 상기 NMOS트랜지스터(MN3)의 게이트전극에 연결된 소오스전극을 가진 NMOS트랜지스터(MN2)와 상기 NMOS트랜지스터(MN2)의 소오스전극에 연결된 저항(R1)과 상기 저항(R1)에 연결된 드레인전극과 게이트전극과 접지전압에 연결된 소오스전극을 가진 NMOS트랜지스터(MN4)로 구성되어 있다.
제3도의 회로에 있어서, 기준전류(Iref)는 다음과 같이 나타내어진다.
여기에서, Vt, mn3, Vt, mn4는 각각 NMOS트랜지스터들(MN3, MN4)의 스레쉬홀드전압을 나타낸다.
상기 식으로 부터, 기준전류(Iref)는 NMOS트랜지스터(MN3, MN4)의 스레쉬홀드전압 차이에 비례한다. 따라서, 기준전압(Iref)는 온도 및 공정변화에 둔감하고 전원전압에 독립적이다.
상기 기주전류(Iref)가 전류 미러 회로(20)에 흐르면 기준전압(Vref)는 전원전압에 독립적으로 기준전류(Iref)에 의하여 결정되어진다.
그리고, 기준전압(Vref)는 PMOS트랜지스터(MP3)의 스레쉬홀드전압과 NMOS트랜지스터(MN1)에 의한 전압강하의 합으로써 결정된다.
제4도는 기준전류 발생회로의 전원전압에 따른 기준전류를 나타내는 것으로서, 2V까지는 전류가 선형적으로 증가하나, 그 이후로는 항상 일정한 전류를 발생함을 알 수 있다.
또한, 본 발명에 따른 기준전압 발생회로의 온도에 따른 기준전압의 변화를 살펴보면 다음과 같다.
따라서, 본 발명에 따른 기준전압 발생회로는 온도 및 공정변화에 둔감하고 전원전압의 변동에 무관하다. 또한, 특별한 마스크나 추가되는 공정이 필요없게 된다.

Claims (3)

  1. 기준 전류를 발생시키기 위한 기준전류 발생회로 ; 상기 기준 전류를 미러시키기 위한 전류 미러회로 ; 상기 전류 미러회로로 부터 미러된 기준 전류와 일정 저항치를 유지시켜 상기 미러된 기준 전류와 상기 저항치의 곱으로 기준전압을 발생시키며, 상기 기준전압과 기판에 연결된 소오스전극과 게이트전극과 드레인전극이 공통접속된 제1PMOS트랜지스터와, 상기 기준전압에 연결된 게이트전극과 상기 PMOS트랜지스터의 드레인전극에 연결된 드레인전극과 접지전압에 연결된 소오스전극을 가진 NMOS트랜지스터로 구성되는 저항수단을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  2. 제1항에 있어서, 상기 전류미러화로는 전원 전압에 연결된 소오스전극과 게이트전극과 공통 접속된 드레인전극을 가진 제2PMOS트랜지스터와 전원 전압에 연결된 소오스전극과 상기 제2PMOS트랜지스터의 게이트전극에 연결된 게이트전극과 상기 제1PMOS트랜지스터의 소오스전극에 연결된 드레인전극을 가진 제3PMOS트랜지스터로 구성된 것을 특징으로 하는 기준전압 발생회로.
  3. 제2항에 있어서, 상기 기준전류 발생회로는 전원전압에 연결된 소오스전극과 접지 전압에 연결된 게이트전극을 가진 제4PMOS트랜지스터 ; 상기 제4PMOS트랜지스터의 드레인전극에 연결된 드레인 전극과 접지전압에 연결된 소오스전극을 가진 제2NMOS트랜지스터 ; 상기 전류미러회로의 제2PMOS트랜지스터의 드레인전극에 연결된 드레인전극과 상기 제2NMOS트랜지스터의 드레인전극에 연결된 게이트전극과 상기 제2NMOS트랜지스터의 게이트전극에 연결된 소오스전극을 가진 제3NMOS트랜지스터 ; 및 상기 제3NMOS트랜지스터의 소오스전극에 연결된 저항과 상기 저항에 연결된 드레인전극과 게이트전극과 접지전압에 연결된 소오스전극을 가진 제4NMOS트랜지스터로 구성된 것을 특징으로 하는 기준전압 발생회로.
KR1019920004474A 1992-03-18 1992-03-18 기준전압 발생회로 KR950010284B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019920004474A KR950010284B1 (ko) 1992-03-18 1992-03-18 기준전압 발생회로
TW081102803A TW250603B (ko) 1992-03-18 1992-04-10
FR9205286A FR2688904B1 (fr) 1992-03-18 1992-04-29 Circuit de generation de tension de reference.
ITMI921017A IT1254948B (it) 1992-03-18 1992-04-29 Circuito generatore di una tensione di riferimento
GB9209196A GB2265478B (en) 1992-03-18 1992-04-29 Reference voltage generating circuit
DE4214106A DE4214106A1 (de) 1992-03-18 1992-04-29 Bezugsspannungsgeneratorschaltung
JP4123538A JPH0643953A (ja) 1992-03-18 1992-05-15 基準電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004474A KR950010284B1 (ko) 1992-03-18 1992-03-18 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR930020658A KR930020658A (ko) 1993-10-20
KR950010284B1 true KR950010284B1 (ko) 1995-09-12

Family

ID=19330566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004474A KR950010284B1 (ko) 1992-03-18 1992-03-18 기준전압 발생회로

Country Status (7)

Country Link
JP (1) JPH0643953A (ko)
KR (1) KR950010284B1 (ko)
DE (1) DE4214106A1 (ko)
FR (1) FR2688904B1 (ko)
GB (1) GB2265478B (ko)
IT (1) IT1254948B (ko)
TW (1) TW250603B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9423034D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A reference circuit
DE69521287T2 (de) * 1995-03-24 2002-05-02 Sgs Thomson Microelectronics Schaltungsanordnung zur Erzeugung einer Referenzspannung und Detektion eines Versorgungsspannungsabfalls und zugehöriges Verfahren
KR100496792B1 (ko) * 1997-09-04 2005-09-08 삼성전자주식회사 기준전압발생회로
US6242972B1 (en) * 1999-10-27 2001-06-05 Silicon Storage Technology, Inc. Clamp circuit using PMOS-transistors with a weak temperature dependency
KR101133758B1 (ko) * 2005-01-19 2012-04-09 삼성전자주식회사 센서 및 이를 구비한 박막 트랜지스터 표시판
JP5482126B2 (ja) * 2009-11-13 2014-04-23 ミツミ電機株式会社 参照電圧発生回路および受信回路
CN107015594A (zh) * 2017-05-30 2017-08-04 长沙方星腾电子科技有限公司 一种偏置电流产生电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121114A (en) * 1980-02-28 1981-09-22 Seiko Instr & Electronics Ltd Constant-current circuit
US4464588A (en) * 1982-04-01 1984-08-07 National Semiconductor Corporation Temperature stable CMOS voltage reference
US4446383A (en) * 1982-10-29 1984-05-01 International Business Machines Reference voltage generating circuit
US4847518A (en) * 1987-11-13 1989-07-11 Harris Semiconductor Patents, Inc. CMOS voltage divider circuits
GB2214333B (en) * 1988-01-13 1992-01-29 Motorola Inc Voltage sources
JP2674669B2 (ja) * 1989-08-23 1997-11-12 株式会社東芝 半導体集積回路
KR920004587B1 (ko) * 1989-10-24 1992-06-11 삼성전자 주식회사 메모리장치의 기준전압 안정화회로

Also Published As

Publication number Publication date
GB9209196D0 (en) 1992-06-17
JPH0643953A (ja) 1994-02-18
KR930020658A (ko) 1993-10-20
ITMI921017A1 (it) 1993-10-29
DE4214106A1 (de) 1993-09-23
IT1254948B (it) 1995-10-11
TW250603B (ko) 1995-07-01
GB2265478A (en) 1993-09-29
GB2265478B (en) 1996-01-03
ITMI921017A0 (it) 1992-04-29
FR2688904B1 (fr) 1994-06-03
FR2688904A1 (fr) 1993-09-24

Similar Documents

Publication Publication Date Title
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
KR940003406B1 (ko) 내부 전원전압 발생회로
KR100825029B1 (ko) 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
KR100738964B1 (ko) 밴드갭 기준전압 발생 회로
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
JPH0951266A (ja) 基板電圧を所望の値に維持するための回路及び方法
JP2008108009A (ja) 基準電圧発生回路
KR20110036684A (ko) 온도 독립형 기준 회로
KR100585141B1 (ko) 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로
KR0141157B1 (ko) 기준전압발생회로
KR100234701B1 (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
KR100939291B1 (ko) 기준 전압 발생 회로
KR20190049551A (ko) 밴드갭 레퍼런스 회로
KR950010284B1 (ko) 기준전압 발생회로
KR940005510B1 (ko) 기준전류 발생회로
TWI783563B (zh) 參考電流/電壓產生器與電路系統
TWI773137B (zh) 供應電壓偵測電路與使用其的電路系統
KR100733422B1 (ko) 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
CN113885639A (zh) 基准电路、集成电路及电子设备
KR100462371B1 (ko) 밴드갭기준전압발생장치
KR101885256B1 (ko) 저전력 밴드갭 기준전압 및 기준전류 동시 발생 회로
KR100599974B1 (ko) 기준 전압 발생기
KR102204130B1 (ko) 기준 전압을 생성하기 위한 전자 회로
KR101000858B1 (ko) 밴드 갭 기준 전압 발생기
KR940005511B1 (ko) 정전류회로를 구비한 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980828

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee