KR100594534B1 - Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치 - Google Patents

Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치 Download PDF

Info

Publication number
KR100594534B1
KR100594534B1 KR1020037016010A KR20037016010A KR100594534B1 KR 100594534 B1 KR100594534 B1 KR 100594534B1 KR 1020037016010 A KR1020037016010 A KR 1020037016010A KR 20037016010 A KR20037016010 A KR 20037016010A KR 100594534 B1 KR100594534 B1 KR 100594534B1
Authority
KR
South Korea
Prior art keywords
side electrode
light emitting
emitting device
electrode film
layer
Prior art date
Application number
KR1020037016010A
Other languages
English (en)
Other versions
KR20040004700A (ko
Inventor
우에무라도시야
호리우찌시게미
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20040004700A publication Critical patent/KR20040004700A/ko
Application granted granted Critical
Publication of KR100594534B1 publication Critical patent/KR100594534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

플립 칩형 Ⅲ족 질화물계 화합물 반도체 발광 소자에서, Au 층은 p-측 전극 및 n-측 전극의 표면 각각에 Ti 층을 개재하여 제공된다.
Ⅲ족 질화물계 화합물 반도체 발광 소자, p-측 전극막, n-측 전극막, 하지층, Au 범프, 배선 패턴

Description

Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치{Ⅲ GROUP NITRIDE BASED SEMICONDUCTOR LUMINESCENT ELEMENT AND LIGHT-EMITTING DEVICE}
본 발명은 Ⅲ족 질화물계 화합물 반도체 발광 소자에 관한 것이다. 특히, 일 표면측 상에 형성된 p-측 전극 및 n-측 전극을 구비하고, 양호하게는 플립 칩형 발광 장치에 사용되는 Ⅲ족 질화물계 화합물 반도체 발광 소자에 관한 것이다.
p-측 전극 및 n-측 전극이 형성되는 소자의 일 표면이 마운트 표면으로서 사용될 때 Ⅲ족 질화물계 화합물 반도체의 발광층을 갖는 소자가 지지체 상에 마운트되도록 구성된 (플립 칩형)발광 장치가 알려져 있다.
이러한 타입의 발광 장치에서, 발광 소자의 발광층으로부터 발광한 광은 외부로 방사되도록 투광성 기판을 통과한다. 발광 소자의 전극들은 각각의 도전성 접착 부재들을 통해 지지체의 전극들(n 층과 p 층 또는 배선 패턴들)에 전기 접속된다. 높은 도전성이 도전성 접착 부재들에 요구된다. 일반적으로, Au의 접착 부재들(Au 범프들)이 도전성 접착 부재들로서 사용된다. Al, V등은 발광 소자의 n-측 전극으로서 사용될 수 있다. 반면에, 접촉 저항이 낮고 반사 효율이 높은 Rh 등이 p-측 전극으로서 사용될 수 있다.
Rh가 p-측 전극으로서 사용될 때, Au 범프에 대한 Rh의 접착성은 낮다. 따라서, Au의 두꺼운 막은 Au 범프에 대한 P-측 전극의 접착성을 향상시키도록 미리 p-측 전극의 표면 상에 형성될 수 있다. 결과적으로, 발광 소자와 지지체 사이의 접합 강도가 향상될 수 있다. n-측 전극에 주목하면, n-측 전극의 표면은 전극의 재료인 Al 등으로 제조된다. n-측 전극과 Au 범프 사이의 접합 강도는 충분하다고 말할 수 없다. 이러한 이유로, 보존 특성 또는 내구성에 있어서 여전히 개선할 여지가 있다. n-측 전극과 지지체 사이에서 접합 불량이 발생하기 때문에, 충분한 소자 기능이 발휘될 수 없는 위험 또한 존재한다. 더 나아가, 전극의 재료인 Al 등이 n-측 전극의 표면에 노출되는 내식성의 관점에서 보면 바람직하지 않다. 하나의 전극이 Al으로 제조되고 다른 하나의 전극이 Au로 제조되는 전극들이 납땜될 때, 전극들의 납땜성에 있어서 추가적인 문제가 발생한다.
본 발명은 상기 설명된 문제점들을 고려하여 개발되었고, 본 발명의 목적은 보존 특성 또는 내구성이 우수하고 더 안정적인 소자 기능을 갖는 Ⅲ족 질화물계 화합물 반도체 발광 소자를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 다음과 같이 구성된다. 즉, 본 발명에 따르면, 일 표면측 상에 형성된 p-측 전극 및 n-측 전극을 구비하는 Ⅲ족 질화물계 화합물 반도체 발광 소자가 제공되고, Ⅲ족 질화물계 화합물 반도체 발광 소자는, Au를 함유하고 p-측 전극의 표면 상에 형성되는 p-측 전극 막과 Au를 함유하고 n-측 전극의 표면 상에 형성되는 n-측 전극 막을 추가로 구비한다.
상기 설명된 구성에서, 지지체 상에 발광 소자를 마운트되도록 사용되는 접착 부재(Au 범프)의 재료(Au)를 포함하는 막이 2개의 전극 표면들 각각과 접착 부재 사이의 접착성을 향상시키도록 p-측 전극의 표면과 n-측 전극의 표면 각각에 형성된다. 결과적으로, 발광 소자가 지지체 상에 마운트될 때, 발광 소자와 지지체 사이의 접합 강도가 향상된다. 따라서, 소자 기능의 안정화가 달성되고, 보존 특성 또는 내구성이 향상된다.
더 나아가, Au를 함유하는 막은 2개의 전극 표면들 각각에 형성되므로, 2개의 전극 표면들 각각의 내식성이 향상된다. 이러한 관점에서, 보존 안정성 또는 내구성이 높은 Ⅲ족 질화물계 반도체 발광 소자가 제공된다고 말할 수 있다.
상기 설명된 바와 같이 본 발명의 구성에 따르면, 보존 특성 또는 내구성이 우수하고 더 안정적인 소자 기능을 갖는 발광 소자가 제공된다.
부수적으로, 상기 설명된 구성에서, 구성에 있어서 동일한 막들이 2개의 전극 표면들 상에 형성되기 때문에, 2개의 전극 표면들의 색조들이 서로 맞춰질 수 있다. 따라서, 2개의 전극들이 형성되는 발광 소자의 표면의 외관 인식성에서의 향상, 마운트 표면으로서 사용되는 이 표면을 구비하는 발광 소자 상에 지지체를 마운트 시 마운트 정밀도에서의 향상, 마운트 공정 등에서 효율성에 있어서의 향상을 달성하는 효과가 또한 제공된다.
도1은 본 발명의 실시예로서 발광 소자를 도시하는 도면이다.
도2는 발광 소자를 사용함으로써 형성된 LED를 도시하는 도면이다.
도3은 LED에 있어서의 컵 형상부의 근방의 확대도이다.
도4는 발광 소자를 사용함으로써 형성된 SMD형 LED를 도시하는 도면이다.
본 발명에 따른 Ⅲ족 질화물계 화합물 반도체 발광 소자는 일 표면측 상에 형성된 p-측 전극과 n-측 전극을 구비하는 플립 칩형 발광 소자이다. 플립 칩형 발광 소자는 플립 칩형 발광 장치에서 사용되는 발광 소자, 즉 p-측 전극과 n-측 전극이 형성되는 발광 소자의 표면이 마운트 표면으로서 사용될 때 보드와 같은 지지체 상에 마운트되어 사용되는 발광 소자를 의미한다. 발광된 광은 보드측, 즉 전극들이 형성되는 표면 측에 대향인 측으로부터 방사된다.
Ⅲ족 질화물계 화합물 반도체 발광 소자는 Ⅲ족 질화물계 화합물 반도체로 제조되는 발광층을 구비하는 발광 소자를 의미한다. 여기서, Ⅲ족 질화물계 화합물 반도체는 AlN, GaN 및 InN과 같은 소위 2성분 화합물과, AlxGa1-xN, AlxIn 1-xN 및 GaxIn1-xN(여기에서, 0<x<1)과 같은 3성분 화합물을 포함하는 일반적인 공식 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)에 의해 표현된다. Ⅲ족 원소들은 보론(B), 탈륨(Tl)등에 의해 부분적으로 대체될 수 있다. 질소(N)는 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi)등에 의해 부분적으로 대체될 수 있다. Ⅲ족 질화물계 화합물 반도체층은 임의의 선택적 도펀트를 함유할 수 있다. Si, Ge, Se, Te, C등이 n-형 불순물들로서 이용될 수 있다. Mg, Zn, Be, Ca, Sr, Ba등이 p-형 불순물들로서 이용될 수 있다.
Ⅲ족 질화물계 화합물 반도체층은 유기 금속 화학 증착법(MOCVD 법)에 의해 형성될 수 있거나, 분자선 에피택시 방법(MBE 방법), 할로겐 증기상 에피택시 방법(HVPE 방법), 스퍼터링 방법, 이온 플레이팅 방법, 전자 샤워 방법등과 같은 종래의 방법으로 형성될 수 있다.
부수적으로, p-형 불순물들이 첨가된 후, Ⅲ족 질화물계 화합물 반도체는 전자선 조사 또는 플라즈마 조사 또는 노에서의 가열 상태에 놓여질 수 있다. 그러나, 이는 필수적인 것은 아니다.
본 발명의 각각의 부재들이 아래에서 더욱 상세하게 설명될 것이다.
(p-측 전극)
Rh, Au, Pt, Ag, Cu, Al, Ni, Co, Mg, Pd, V, Mn, Bi, Sn, Re등 또는 그 합금과 같은 금속은 p-측 전극의 재료로서 이용될 수 있다. 특히, Rh 또는 Pt는 Ⅲ족 질화물계 화합물 반도체 발광 소자로부터 발광된 광의 파장에 대하여 높은 반사 효율을 가지기 때문에, p-측 전극의 양호한 재료로서 사용될 수 있다. p-측 전극은 조성이 상이한 층들이 적층되는 두개의 층 또는 다중 층 구조로서 형성될 수 있다.
(p-측 전극 막)
Au(금)을 함유하는 p-측 전극 막은 p-측 전극의 표면 상에 형성된다. p-측 전극 막은 발광 소자를 지지체에 마운트할 때 이용되는 Au로 된 접착 부재(이후부터는, "Au 범프"라 부른다)와 p-측 전극의 접착성을 높이고, 그 결과 발광 소자와 지지체의 접합 강도가 향상된다.
p-측 전극의 표면의 적어도 일부분이 p-측 전극 막으로 덮여질 수 있다면, 임의의 방식으로 p-측 전극 막이 형성될 수 있다. 양호하게는, p-측 전극이 p-측 전극 막으로 완전히 덮여질 수 있게 p-측 전극 막이 형성된다. 결과적으로, p-측 전극의 표면의 내식성이 향상되게 p-측 전극의 표면은 Au를 함유하는 막으로 완전히 덮여진다. 추가적으로, Au 범프에 대한 접착성의 향상이 기대될 수 있다.
p-측 전극 막은 복수의 층들의 적층체로서 양호하게는 형성된다. 예를 들어, Ti, Cr, W, Mo, Ta, Zr 및 V 으로 구성되는 그룹으로부터 선택된 금속 또는 이 금속의 합금으로 제조된 하지층과, Au 또는 Au 합금으로 제조되고 하지층 상에 형성되는 상층을 구비하는 2층 구조가 p-측 전극 막으로서 양호하게는 사용된다. 여기에서의 하지층은 p-측 전극 표면과 상층(Au 또는 Au 합금으로 제조된 층) 사이의 접착성을 향상시키도록 사용된다. 특히 양호하게는, 하지층은 증착등에 의해 용이하게 형성될 수 있기 때문에 Ti, Cr 또는 V가 하지층의 재료로서 사용된다. 상층의 재료는 양호하게는 Au 범프의 재료와 동일하게 선택된다. 이는 2개 사이의 접착성을 향상시키기 위함이다. 다른 층은 하지층과 상층 사이 또는 상층 상에 형성될 수 있다.
하지층의 막 두께는 상층의 막 두께보다 양호하게는 더 작게 선택된다. 다시 말해, 얇은 하지층은 p-측 전극의 표면 상에 형성되고 두꺼운 상층은 얇은 하지층 상에 형성되는 것이 바람직하다. 얇은 하지층의 형성은 하지층으로 인한 전기 저항에서의 증가를 억제한다. 두꺼운 상층의 형성은 p-측 전극 막과 Au 범프 사이의 접착성을 향상시킨다. 하지층의 막 두께는, 예를 들어 1 nm 내지 100 nm, 양호하게는 5 nm 내지 50 nm의 범위에 있다. 상층의 막 두께는, 예를 들어 0.1 ㎛ 내지 50 ㎛, 양호하게는 0.3 ㎛ 내지 3 ㎛의 범위에 있다.
(n-측 전극)
Al, V, Sn, Ti, Cr, Nb, Ta, Mo, W, Hf 등 또는 그 합금과 같은 금속이 n-측 전극의 재료로서 사용될 수 있다. n-측 전극은 조성이 상이한 층들이 적층되는 2층 또는 다중층 구조로서 형성될 수 있다. 예를 들어, n-측 전극은 V 및 Al의 2층으로서 형성될 수 있다.
(n-측 전극 막)
Au(금)를 함유하는 n-측 전극 막은 p-측 전극 표면과 동일하게 n-측 전극의 표면 상에 형성된다. n-측 전극 막의 형성은 발광 소자와 지지체 사이의 결합 강도를 결과적으로 향상시키도록 Au 범프에 의해 지지체 상에 발광 소자를 마운트 시 n-측 전극과 Au 범프 사이의 접착성(근접 접촉)을 향상시킨다.
n-측 전극의 표면의 적어도 일부분이 n-측 전극 막으로 덮여질 수 있다면, 임의의 방식으로 n-측 전극 막이 형성될 수 있다. 양호하게는, n-측 전극의 표면이 n-측 전극 막으로 완전히 덮여질 수 있게 n-측 전극 막이 형성된다. 결과적으로, n-측 전극의 표면의 내식성이 향상되게 n-측 전극의 표면은 Au를 함유하는 막으로 완전히 덮여진다. 추가적으로, Au 범프에 대한 접착성의 향상을 기대할 수 있다.
n-측 전극 막은 복수의 층들의 적층체로서 양호하게는 형성된다. 예를 들어, Ti, Cr, W, Mo, Ta, Zr 및 V 으로 구성되는 그룹으로부터 선택된 금속 또는 이 금속의 합금으로 제조된 하지층과, Au 또는 Au 합금으로 제조되고 하지층 상에 형성되는 상층을 구비하는 2층 구조가 n-측 전극 막으로서 양호하게는 사용된다. 여기에서의 하지층은 n-측 전극 표면과 상층(Au 또는 Au 합금으로 제조된 층) 사이의 접착성을 향상시키도록 사용된다. 특히 양호하게는, 하지층은 증착 등에 의해 용이하게 형성될 수 있기 때문에 Ti, Cr 또는 V가 하지층의 재료로서 사용된다. 상층의 재료는 양호하게는 Au 범프의 재료와 동일하게 선택된다. 이는 2개 사이의 접착성을 향상시키기 위함이다. 다른 층은 하지층과 상층 사이 또는 상층 상에 형성될 수 있다.
하지층의 막 두께는 상층의 막 두께보다 양호하게는 더 작게 선택된다. 다시 말해, 얇은 하지층은 n-측 전극의 표면 상에 형성되고 두꺼운 상층은 얇은 하지층 상에 형성되는 것이 바람직하다. 얇은 하지층의 형성은 하지층으로 인한 전기 저항에서의 증가를 억제한다. 두꺼운 상층의 형성은 n-측 전극 막과 Au 범프 사이의 접착성을 향상시킨다. 하지층의 막 두께는, 예를 들어 1 nm 내지 100 nm, 양호하게는 5 nm 내지 50 nm의 범위에 있다. 상층의 막 두께는, 예를 들어 0.1 ㎛ 내지 50 ㎛, 양호하게는 0.3 ㎛ 내지 3 ㎛의 범위에 있다.
n-측 전극 막의 구성은 p-측 전극 막의 구성과 양호하게는 동일하게 선택된다. 이러한 모드에서, n-측 전극 막과 p-측 전극 막은 그 제조 과정이 단순화되게 동시에 형성될 수 있다. 예를 들어, 각각의 n-측 전극 막과 p-측 전극 막은 Ti의 하지층 및 하지층 상에 적층된 Au의 상층을 구비하는 구조로서 형성된다.
예를 들어, 본 발명에 따른 Ⅲ족 질화물계 화합물 반도체 발광 소자는 다음과 같이 제조될 수 있다.
먼저, Ⅲ족 질화물계 화합물 반도체 층들이 성장될 수 있는 기판이 준비된다. 복수의 반도체 층들은 적어도 n-형 Ⅲ족 질화물계 화합물 반도체 층, Ⅲ족 질화물계 화합물 반도체의 발광층 및 p-형 Ⅲ족 질화물계 화합물 반도체 층이 순서적으로 정렬되게 기판 상에 적층된다. 사파이어, 스피넬, 실리콘, 실리콘 카바이드, 산화 아연, 인화 갈륨, 비화 갈륨, 산화 마그네슘, 산화 망간, Ⅲ족 질화물계 화합물 반도체 단결정등이 기판으로서 사용될 수 있다. 사파이어 기판이 사용될 때, 기판의 면(a)이 양호하게는 사용된다.
이후, 에칭 처리가 n-형 반도체 층의 일부를 노출시키기 위해 적용된다. 이후, p-측 전극과 n-측 전극은 각각 p-형 Ⅲ족 질화물계 화합물 반도체 층 및 n-형 Ⅲ족 질화물계 화합물 반도체 층 상에 형성된다. p-측 전극과 n-측 전극은 증착, 스퍼터링등과 같은 종래 방법에 의해 형성될 수 있다. 이후, 시료 표면이 세척된다. 세척 방법의 예들은 가열, 자외선 조사등을 포함한다. 시료 표면, 특히 n-전극의 표면이 세척될 때, n-측 전극과 n-측 전극 막 사이에 충분한 결합 강도가 유지될 수 있다. 이후, p-측 전극 막이 p-측 전극의 표면 상에 형성된다. 유사하게, n-측 전극 막이 n-측 전극의 표면 상에 형성된다. 각각의 p-측 전극 막과 n-측 전극 막은 증착, 스퍼터링등과 같은 종래 방법에 의해 형성될 수 있다. p-측 전극 막 및 n-측 전극 막이 서로 구성에 있어서 동일하게 선택될 때, p-측 전극 막과 n-측 전극 막이 동시에 형성될 수 있다.
<실시예>
본 발명의 구성은 본 발명의 실시예와 관련하여 아래에 상세하게 설명된다.
도1은 실시예로서 발광 소자(1)의 구성을 전형적으로 도시하는 도면이다. 발광 소자(1)에서의 각각의 층들의 상세 사항은 다음과 같다.
층 : 조성
p-형 층(15) : p-GaN :Mg
발광층을 포함하는 층(14) : InGaN 층을 포함하는 층
n-형 층(13) : n-GaN:Si
버퍼층(12) : AlN
기판(11) : 사파이어
n-형 불순물들로서 Si가 첨가된 n-형 층(13)은 버퍼층(12)을 매개로 하여 기판(11) 상에 형성된다. 사파이어가 여기에서는 기판(11)으로서 사용될 지라도, 기판(11)은 이에 한정되지 않는다. 사파이어, 스피넬, 실리콘, 실리콘 카바이드, 산화 아연, 인화 갈륨, 비화 갈륨, 산화 마그네슘, 산화 망간, Ⅲ족 질화물계 화합물 반도체 단결정등이 사용될 수 있다. 버퍼층은 MOCVD 방법에 의해 AlN으로 제조될 지라도, 버퍼층은 이에 한정되지 않는다. GaN, InN, AlGaN, InGaN, AlInGaN 등이 버퍼층의 재료로서 사용될 수 있다. 분자선 에피택시 방법(MBE 방법), 할로겐 증기상 에피택시 방법(HVPE 방법), 스퍼터링 방법, 이온 플레이팅 방법, 전자 샤워 방법등이 버퍼층을 제조하기 위한 방법으로서 이용될 수 있다. Ⅲ족 질화물계 화합물 반도체가 기판으로서 사용될 때, 버퍼층은 생략될 수 있다.
더 나아가, 반도체 소자가 형성된 후, 기판 및 버퍼층은 경우에 따라 제거될 수 있다.
n-형 층이 여기에서는 GaN으로 제조될지라도, AlGaN, InGaN 또는 AlInGaN이 사용될 수 있다.
n-형 층은 n-형 불순물로서 Si가 첨가될지라도, Ge, Se, te, C등과 같은 n-형 불순물들이 사용될 수 있다.
n-형 층(13)은 발광층을 포함하는 층(14) 측의 저전자 밀도의 n- 층과, 버퍼층(12) 측의 고전자 밀도의 n+ 층을 구비하는 이중층 구조일 수 있다.
발광층을 포함하는 층(14)은 양자 우물 구조의 발광층을 포함할 수 있다. 단일 이질형, 이중 이질형 또는 동질 결합형 구조가 발광 소자의 구조로서 이용될 수 있다.
발광층을 포함하는 층(14)은 마그네슘등과 같은 억셉터로 불순물 첨가되고 광폭의 밴드 갭을 구비하도록 p-형 층(15) 측 상에 형성된 Ⅲ족 질화물계 화합물 반도체층을 포함할 수 있다. 이는 발광층을 포함하는 층(14)내로 주입된 전자들이 p-형 층(15)내로 확산하는 것을 효과적으로 방지하도록 제공된다.
p-형 불순물들로서 Mg가 불순물 첨가된 GaN의 p-형 층(15)은 발광층을 포함하는 층(14) 상에 형성된다. p-형 층은 AlGaN, InGaN 또는 InAlGaN으로 제조될 수 있다. Zn, Be, Ca, Sr 또는 Ba이 p-형 불순물들로서 이용될 수 있다.
p-형 층(15)은 발광층 측을 포함하는 층(14) 측의 저홀 밀도의 p- 층과, 전자 측의 고홀 밀도의 p+ 층을 구비하는 이중층 구조일 수 있다.
상기 설명된 바와 같이 구성된 발광 다이오드에서, 각각의 Ⅲ족 질화물계 화합물 반도체층은 일반적인 조건에서 MOCVD의 실행에 의해 실행될 수 있거나, 분자 선 에피택시 방법(MBE 방법), 할로겐 증기상 에피택시 방법(HVPE 방법), 스퍼터링 방법, 이온 플레이팅 방법, 전자 샤워 방법등과 같은 방법에 의해 형성될 수 있다.
p-형 층(15)이 형성된 후, p-형 층(15), 발광층을 포함하는 층(14) 및 n-형 층(13)은 n-형 층(13)의 일부를 노출시키도록 에칭에 의해 부분적으로 제거된다.
이후, Rh의 p-전극(18)이 증착에 의해 p-형 층(15) 상에 형성된다. Al 및 V의 2개의 층들로 구성되는 n-전극(19)이 증착에 의해 n-형 층(13) 상에 형성된다. 이후, 종래의 수단에 의해 얼로이화한다.
각각의 p-측 전극 막(20) 및 n-측 전극 막(21)은 Ti의 하지층(20a 또는 21a) 및 하지층(20a 또는 21a) 상에 적층된 상층(20b 또는 21b)으로 구성된다. 각각의 p-측 전극 막(20) 및 n-형 전극 막(21)은 리프트-오프 방법에 의해 형성된다. 본 실시예에서, 각각의 하지층(20a 및 21a)의 막 두께는 10 nm로 설정되고, 각각의 상층(20b 및 21b)은 1 ㎛로 설정된다.
상기 설명된 공정 후에, 칩들의 분리 공정은 스크라이버(scriber)등을 사용함으로써 수행된다.
다음으로, 발광 소자(1)를 사용함으로써 형성된 발광 장치의 예가 설명될 것이다. 도2는 발광 소자(1)를 사용하는 플립 칩형 LED(2)를 도시한다. LED(2)는 발광 소자(1), 리드 프레임(30 및 31), 지지체로서의 서브 마운트 보드(50) 및 밀봉 수지(35)를 통상적으로 포함한다. 발광 소자의 마운트 모드는 리드 프레임(30)의 컵형상부(33)의 부근의 확대도(도3 참조)를 참조하여 이하 설명될 것이다.
발광 소자(1)는 서브 마운트 보드(50)를 매개로 리드 프레임(30)의 컵형상부(33) 상에 마운트된다. 보드(50)는 p-형 구역(51)과 n-형 구역(52)을 구비한다. SiO2의 전기 절연막(60)은 Au 범프(40)가 형성되는 부분들을 제외한 보드(50)의 표면 상에 형성된다. 도면에 도시된 바와 같이, 하향 전극측면을 구비하는 발광 소자(1)가 보드(50) 상에 서브 마운트될 때, p-측 전극막(20)은 n-측 전극막(21)이 다른 Au 범프를 통해 보드(50)의 n-형 구역(52)에 유사하게 연결되면서, Au 범프 중 하나를 통해 보드(50)의 p-형 구역(51)에 연결된다. 결과적으로, 발광 소자(1)의 p-전극(18) 및 n-형 전극(19)은 발광 소자(1)가 보드(50)에 부착되는 동안 보드(50)의 p-형 구역(51)과 n-형 구역(52) 각각에 전기 접속된다. 보드(50)는 발광 소자(1)가 마운트되는 표면에 대향인 보드(50)의 표면이 접착 표면으로서 사용될 때, 은 페이스트(61)에 의해 리드 프레임(30)의 컵형상부(33)에 접착 고정된다.
도4는 발광 소자(1)를 사용함으로써 형성되는 다른 형태의 발광 장치[LED(3)]를 도시한다. LED(3)는 SMD(표면 마운트 장치)형 LED이다. 부수적으로, LED(2)와 동일한 부품들은 동일한 참조 부호에 의해 표시된다.
LED(3)는 발광 소자(1), 지지체로서의 보드(70) 및 반사 부재(80)로 구성된다. 발광 소자(1)의 전극측이 LED(2)에서와 동일한 방식으로 마운트 표면으로서 사용될 때, 발광 소자(1)는 보드(70) 상에 마운트된다. 배선 패턴(71)은 보드(70)의 표면들 상에 형성된다. 발광 소자(1)의 p-측 전극막(20)과 n-측 전극막(21)이 Au 범프(40)를 통해 배선 패턴들에 결합될 때, 발광 소자(1)의 2개의 전극들은 배선 패턴들에 전기 접속된다. 발광 소자(1)가 반사 부재(80)에 의해 둘러싸이도록 반사 부재(80)는 보드(70) 상에 배치된다. 반사 부재(80)는 백색 수지로 제조되어서, 반사 부재(80)의 표면은 발광 소자(1)로부터 발광된 광을 매우 효율적으로 반사할 수 있다.
본 발명은 특정 실시예를 참조하여 상세하게 설명될 지라도, 다양한 변형예들 및 수정예들이 본 발명의 기술 사상 및 범위를 벗어나지 않고 행해질 수 있다는 것이 본 기술 분야의 당업자에게 분명할 것이다.
본 출원은 2001년 6월 6일 출원된 일본 특허 출원(일본 특허 출원 제2001-170908호)를 기초로 한다. 이 내용물들은 레퍼런스로 본문에 합체된다.
본 발명은 발명을 실시하기 위한 모드의 설명에 한정되지 않는다. 본 기술 분야의 당업자들에 의해 용이하게 착안될 수 있는 다양한 수정예들이 청구 범위의 범위를 벗어나지 않고 본 발명에 또한 포함될 수 있다.
다음의 항목들이 개시된다.
11. 일 표면측 상에 형성된 p-측 전극 및 n-측 전극을 구비하고, Au를 함유하고 p-측 전극의 표면 상에 형성되는 p-측 전극막과 Au를 함유하고 n-측 전극의 표면 상에 형성되는 n-측 전극막을 추가로 구비하는 Ⅲ족 질화물계 화합물 반도체 발광 소자이며, p-측 전극은 Rh, Au, Pt, Ag, Cu, Al, Ni, Co, Mg, Pd, V, Mn, Bi, Sn, Re 또는 이 금속 또는 금속들의 합금 또는 합금들로 구성되는 그룹으로부터 선택된 하나의 금속 또는 2개 이상의 금속들로 구성되는 Ⅲ족 질화물계 화합물 반도체 발 광 소자.
12. 일 표면측 상에 형성된 p-측 전극 및 n-측 전극을 구비하고, Au를 함유하고 p-측 전극의 표면 상에 형성되는 p-측 전극막과 Au를 함유하고 n-측 전극의 표면 상에 형성되는 n-측 전극막을 추가로 구비하는 Ⅲ족 질화물계 화합물 반도체 발광 소자이며, n-측 전극은 Al, V, Sn, Ti, Cr, Nb, Ta, Mo, W, Hf 또는 이 금속 또는 금속들의 합금 또는 합금들로 구성되는 그룹으로부터 선택된 하나의 금속 또는 2개 이상의 금속들로 구성되는 Ⅲ족 질화물계 화합물 반도체 발광 소자.
21. 일 표면측 상에 형성된 p-측 전극 및 n-측 전극을 구비하는 플립 칩형 Ⅲ족 질화물계 화합물 반도체 발광 소자를 제조하는 방법이며, p-측 전극 상에서 Au를 함유하는 p-측 전극막을 형성하는 단계와, n-측 전극 상에서 Au를 함유하는 n-측 전극막을 형성하는 단계를 포함하는 플립 칩형 Ⅲ족 질화물계 화합물 반도체 발광 소자 제조 방법.
22. n-측 전극막이 형성되기 전에 n-측 전극의 표면을 세척하는 단계를 추가로 포함하는, 항목 21에 따른 제조 방법.
23. p-측 전극막의 형성은 p-측 전극 상에, Ti, Cr, W, Mo, Ta, Zr 및 V 또는 이 금속의 합금으로 구성되는 그룹으로부터 선택된 금속으로 제조되는 하지층을 형성하는 단계와, Au 또는 Au 합금으로 제조되는 상층을 형성하는 단계를 포함하는, 항목 21 또는 22에 따른 제조 방법.
24. n-측 전극막의 형성은 n-측 전극 상에, Ti, Cr, W, Mo, Ta, Zr 및 V 또는 이 금속의 합금으로 구성되는 그룹으로부터 선택된 금속으로 제조되는 하지층을 형성하는 단계와, Au 또는 Au 합금으로 제조되는 상층을 형성하는 단계를 포함하는, 항목 21 내지 23 중 어느 하나에 따른 제조 방법.
25. p-측 전극막을 형성하는 단계에서 상층을 형성하는 단계와 n-측 전극막을 형성하는 단계에서 상층을 형성하는 단계가 동시에 실행되는, 항목 21 내지 24 중 어느 하나에 따른 제조 방법.
26. p-측 전극의 표면이 p-측 전극막으로 완전히 덮여지도록 p-측 전극막이 형성되는 것을 특징으로 하는 항목 21 내지 25 중 어느 하나에 따른 제조 방법.
27. n-측 전극의 표면이 n-측 전극막으로 완전히 덮여지도록 n-측 전극막이 형성되는 것을 특징으로 하는 항목 21 내지 26 중 어느 하나에 따른 제조 방법.

Claims (21)

  1. p-측 전극 및 n-측 전극이 일 표면측 상에 형성되는 Ⅲ족 질화물계 화합물 반도체 발광 소자이며,
    상기 p-측 전극의 표면 전체를 덮도록 Au를 함유하고 상기 p-측 전극의 표면 상에 형성되는 p-측 전극막과,
    Au를 함유하고 상기 n-측 전극의 표면 상에 형성되는 n-측 전극막을 추가로 구비하고,
    상기 p-측 전극막은 Ti, Cr 및 V로 구성되는 그룹으로부터 선택된 금속 또는 상기 금속의 합금으로 제조된 하지층과, 상기 하지층 상에 형성되고 Au 또는 Au 합금으로 제조된 상층을 포함하는 복수의 층으로 구성되고,
    상기 n-측 전극막은 Ti, Cr 및 V로 구성되는 그룹으로부터 선택된 금속 또는 상기 금속의 합금으로 제조된 하지층과, 상기 하지층 상에 형성되고 Au 또는 Au 합금으로 제조된 상층을 포함하는 복수의 층으로 구성되고,
    상기 각각의 하지층의 두께가 동일하고,
    상기 각각의 상층의 두께가 동일한 Ⅲ족 질화물계 화합물 반도체 발광 소자.
  2. 삭제
  3. 제1항에 있어서, 상기 하지층은 Ti 또는 Ti 합금으로 제조되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 발광 소자.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 p-측 전극막 및 n-측 전극막은 동일한 층 구조인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 발광 소자.
  7. 삭제
  8. 제1항에 있어서, 상기 n-측 전극의 표면이 상기 n-측 전극막으로 완전히 덮여지도록 상기 n-측 전극막이 형성되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 발광 소자.
  9. 발광 장치이며,
    그 일 표면 측 상에 형성되는 p-측 전극 및 n-측 전극과, 상기 p-측 전극의 표면 전체를 덮도록 Au를 함유하고 상기 p-측 전극의 표면 상에 형성되는 p-측 전극막과, Au를 함유하고 상기 n-측 전극의 표면 상에 형성되는 n-측 전극막을 구비하는 Ⅲ족 질화물계 화합물 반도체 발광 소자와,
    상기 발광 소자가 마운트되는 지지체를 포함하고,
    상기 p-측 전극막은 Ti, Cr 및 V로 구성되는 그룹으로부터 선택된 금속 또는 상기 금속의 합금으로 제조된 하지층과, 상기 하지층 상에 형성되고 Au 또는 Au 합금으로 제조된 상층을 포함하는 복수의 층으로 구성되고,
    상기 n-측 전극막은 Ti, Cr 및 V로 구성되는 그룹으로부터 선택된 금속 또는 상기 금속의 합금으로 제조된 하지층과, 상기 하지층 상에 형성되고 Au 또는 Au 합금으로 제조된 상층을 포함하는 복수의 층으로 구성되고,
    상기 각각의 하지층의 두께가 동일하고,
    상기 각각의 상층의 두께가 동일한 발광 장치.
  10. 제9항에 있어서, 상기 발광 소자는 Au 범프들을 통해 상기 지지체 상에 마운트되는 것을 특징으로 하는 발광 장치.
  11. 제9항에 있어서, 상기 지지체는 상기 p-측 전극에 접속된 p-측 구역과, 상기 n-측 전극에 접속된 n-측 구역을 구비하는 보드인 것을 특징으로 하는 발광 장치.
  12. 제9항에 있어서, 상기 지지체는 상기 p-측 전극 및 상기 n-측 전극에 접속된 배선 패턴들을 구비하는 보드인 것을 특징으로 하는 발광 장치.
  13. 삭제
  14. 제9항에 있어서, 상기 하지층은 Ti 또는 Ti 합금으로 제조되는 것을 특징으로 하는 발광 장치.
  15. 삭제
  16. 삭제
  17. 제9항에 있어서, 상기 p-측 전극막 및 상기 n-측 전극막은 동일한 층 구조인 것을 특징으로 하는 발광 장치.
  18. 삭제
  19. 제9항에 있어서, 상기 n-측 전극막은 상기 n-측 전극의 표면이 상기 n-측 전극막으로 완전히 덮여지도록 형성되는 것을 특징으로 하는 발광 장치.
  20. 제1항에 있어서, 상기 발광 소자는 플립 칩형인 Ⅲ족 질화물계 화합물 반도체 발광 소자.
  21. 제9항에 있어서, 상기 발광 장치는 플립 칩형인 발광 장치.
KR1020037016010A 2001-06-06 2002-06-03 Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치 KR100594534B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001170908A JP3912044B2 (ja) 2001-06-06 2001-06-06 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JPJP-P-2001-00170908 2001-06-06
PCT/JP2002/005430 WO2002101841A1 (fr) 2001-06-06 2002-06-03 Element semi-conducteur luminescent a base de nitrure du groupe iii

Publications (2)

Publication Number Publication Date
KR20040004700A KR20040004700A (ko) 2004-01-13
KR100594534B1 true KR100594534B1 (ko) 2006-06-30

Family

ID=19012758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016010A KR100594534B1 (ko) 2001-06-06 2002-06-03 Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치

Country Status (7)

Country Link
US (1) US7005684B2 (ko)
EP (1) EP1406313A4 (ko)
JP (1) JP3912044B2 (ko)
KR (1) KR100594534B1 (ko)
CN (1) CN1309099C (ko)
TW (1) TW546856B (ko)
WO (1) WO2002101841A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096855A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 발광소자

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US7211833B2 (en) * 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US20030090103A1 (en) * 2001-11-09 2003-05-15 Thomas Becker Direct mailing device
DE10203809B4 (de) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
EP2287930B1 (en) * 2002-07-22 2019-06-05 Cree, Inc. Light emitting diode including barrier layers and manufacturing method therefor
JP4030534B2 (ja) * 2003-07-25 2008-01-09 昭和電工株式会社 化合物半導体発光素子およびその製造方法
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
KR100571816B1 (ko) * 2003-09-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US20070080365A1 (en) * 2003-10-14 2007-04-12 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
JP2005142545A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
JP2005142544A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
US20070126008A1 (en) * 2003-10-14 2007-06-07 Munetaka Watanabe Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
KR100822771B1 (ko) 2003-12-10 2008-04-17 쇼와 덴코 가부시키가이샤 질화갈륨계 화합물 반도체 발광소자 및 그 음극
WO2005059982A1 (en) * 2003-12-17 2005-06-30 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
KR100586948B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2005268275A (ja) * 2004-03-16 2005-09-29 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード素子
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
CN100353576C (zh) * 2004-11-19 2007-12-05 中国科学院半导体研究所 倒装氮化镓基发光二极管芯片的制作方法
JP2006156747A (ja) * 2004-11-30 2006-06-15 Ngk Spark Plug Co Ltd 配線基板
US20060124941A1 (en) * 2004-12-13 2006-06-15 Lee Jae S Thin gallium nitride light emitting diode device
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR100675220B1 (ko) * 2005-05-18 2007-01-29 삼성전기주식회사 질화물계 반도체 발광소자
JP5138873B2 (ja) 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
JP2007158131A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
CN101385145B (zh) * 2006-01-05 2011-06-08 伊鲁米特克斯公司 用于引导来自led的光的分立光学装置
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
CN101553928B (zh) * 2006-10-02 2011-06-01 伊鲁米特克有限公司 Led***和方法
EP2240968A1 (en) * 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
JP5919284B2 (ja) * 2010-10-12 2016-05-18 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． エピ応力が低減された発光デバイス
KR20130024089A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2019150825A1 (ja) * 2018-02-01 2019-08-08 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JPH03183173A (ja) 1989-12-13 1991-08-09 Canon Inc 光学素子
JP2666228B2 (ja) 1991-10-30 1997-10-22 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JPH10125655A (ja) * 1996-10-23 1998-05-15 Sony Corp Ｉｉｉ−ｖ族化合物半導体素子の製造方法
JP3737226B2 (ja) * 1996-12-24 2006-01-18 ローム株式会社 半導体発光素子
CN1964094B (zh) * 1997-01-09 2012-03-14 日亚化学工业株式会社 氮化物半导体元器件
CN1300859C (zh) * 1997-01-31 2007-02-14 松下电器产业株式会社 发光元件
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JP4119501B2 (ja) * 1997-07-10 2008-07-16 ローム株式会社 半導体発光素子
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP3965610B2 (ja) * 1997-08-01 2007-08-29 富士通株式会社 半導体装置及びその製造方法
JP3457516B2 (ja) * 1997-08-27 2003-10-20 株式会社東芝 窒化ガリウム系化合物半導体素子
JP3822976B2 (ja) * 1998-03-06 2006-09-20 ソニー株式会社 半導体装置およびその製造方法
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP3739951B2 (ja) * 1998-11-25 2006-01-25 東芝電子エンジニアリング株式会社 半導体発光素子およびその製造方法
JP2000252230A (ja) * 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
KR100683875B1 (ko) * 1999-03-04 2007-02-15 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저소자
JP3881473B2 (ja) 1999-04-30 2007-02-14 ローム株式会社 半導体発光素子の製法
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
IL151192A0 (en) * 2000-02-16 2003-04-10 Nichia Corp Nitride semiconductor laser device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096855A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 발광소자
KR102042258B1 (ko) * 2013-01-29 2019-11-07 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
CN1309099C (zh) 2007-04-04
US7005684B2 (en) 2006-02-28
EP1406313A1 (en) 2004-04-07
TW546856B (en) 2003-08-11
EP1406313A4 (en) 2006-01-11
US20040149999A1 (en) 2004-08-05
WO2002101841A1 (fr) 2002-12-19
JP3912044B2 (ja) 2007-05-09
KR20040004700A (ko) 2004-01-13
CN1513212A (zh) 2004-07-14
JP2002368271A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
KR100594534B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치
US7291865B2 (en) Light-emitting semiconductor device
US7157294B2 (en) Group III nitride compound semiconductor light-emitting element
US8390018B2 (en) Nitride-based compound semiconductor light emitting device and method of fabricating the same
US7723743B2 (en) Semiconductor light emitting element
KR101327106B1 (ko) 반도체 발광소자
US7294864B2 (en) Flip chip type nitride semiconductor light-emitting diode
EP2763192B1 (en) Nitride semiconductor element and method for producing same
JP5045336B2 (ja) 半導体発光素子
KR100895452B1 (ko) 반도체 발광소자용 양전극
US8637888B2 (en) Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
EP1560275B1 (en) Semiconductor light emitting devices including current spreading layers
KR100986518B1 (ko) 반도체 발광소자
JP3447527B2 (ja) 半導体発光素子およびその製造方法
US20030222270A1 (en) Group III nitride compound semiconductor light-emitting element
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
US20030052328A1 (en) Group III nitride compound semiconductor light-emitting element
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005033197A (ja) 窒化物半導体素子
JP2008244161A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の電極形成方法
JP2007180326A (ja) 発光装置
US20060097283A1 (en) Group III-nitride-based compound semiconductor device
JP2006013034A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及び半導体発光素子の製造方法
JP2006120731A (ja) 窒化物半導体発光素子
KR20100054501A (ko) 플립칩용 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14