KR100585478B1 - 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치 - Google Patents

쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치 Download PDF

Info

Publication number
KR100585478B1
KR100585478B1 KR1020020067960A KR20020067960A KR100585478B1 KR 100585478 B1 KR100585478 B1 KR 100585478B1 KR 1020020067960 A KR1020020067960 A KR 1020020067960A KR 20020067960 A KR20020067960 A KR 20020067960A KR 100585478 B1 KR100585478 B1 KR 100585478B1
Authority
KR
South Korea
Prior art keywords
feature
horizontal
features
vertical
critical
Prior art date
Application number
KR1020020067960A
Other languages
English (en)
Other versions
KR20030038419A (ko
Inventor
카포디에치루이기
토레스로블레스후안안드레
판오스루데비욕후베르투스
Original Assignee
에이에스엠엘 네델란즈 비.브이.
에이에스엠엘 마스크툴즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이., 에이에스엠엘 마스크툴즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20030038419A publication Critical patent/KR20030038419A/ko
Application granted granted Critical
Publication of KR100585478B1 publication Critical patent/KR100585478B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70125—Use of illumination settings tailored to particular mask patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 방법은 쌍극조명공정에 사용하기 위한 상보형 마스크의 생성에 관한 것이다. 본 방법은 레이아웃을 형성하는 복수의 피처들로부터 "수평"임계피처 및 "수직"임계피처를 식별하는 단계; 상기 수평임계피처들 또는 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 상호연결영역을 식별하는 단계; 상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 단계; 및 상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 단계를 포함한다. 그 다음, 수평마스크패턴은 상기 수평임계피처, 수직임계피처에 대한 제1차폐계획 및 상기 에지수정계획에 의하여 수정된 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 생성된다. 수직마스크패턴은 상기 수직임계피처, 상기 수평임계피처에 대한 제2차폐계획 및 상기 에지수정계획에 의하여 수정된 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 생성된다.

Description

쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법 및 장치 {Method And Apparatus For Generating Masks Utilized In Conjunction With Dipole Illumination Techniques}
도 1은 오프액시스조명의 원리를 예시하는 도면,
도 2는 쌍극조명의 원리를 예시하는 도면,
도 3(a) 내지 도 3(h)는 쌍극원의 예시적인 형상을 예시하는 도면,
도 4는 수평임계(HC)피처 및 수직임계(VC)피처를 포함하는 디자인 레이아웃의 예시적인 부분을 예시하는 도면,
도 5(a)는 도 4의 디자인 레이아웃의 VC피처를 예시하는 도면,
도 5(b)는 도 4의 디자인 레이아웃의 HC피처를 예시하는 도면,
도 6(a) 및 도 6(b)는 도 4의 디자인 레이아웃의 수직 및 수평피처를 인쇄하는데 각각 이용되는 상보형 V-마스크 및 H-마스크를 예시하는 도면,
도 7은 다수의 교차하는 HC피처 및 VC피처를 갖는 일반적인 회로레이아웃을 예시하는 도면,
도 8(a) 및 도 8(b)는 도 7의 레이아웃의 각각의 VC피처 및 HC피처의 분할을 예시하는 도면,
도 9(a) 및 도 9(b)는 도 7의 디자인 레이아웃의 수직 및 수평피처를 인쇄하 는데 사용된 각각의 상보형 V-마스크 및 H-마스크를 예시하는 도면,
도 10(a) 내지 도 10(c)는 예시적인 "T"형상의 레이아웃피처 및 본 발명의 방법에 따라 "T"형상의 레이아웃피처를 V-마스크 및 H-마스크로 분해한 것을 예시하는 도면,
도 11은 "아웃오브스펙(out-of-spec)"인 영역을 갖는 예시적인 피처를 예시하는 도면,
도 12는 예시적인 패턴 디스토션 맵을 예시하는 도면,
도 13은 퓨필형상 및 분해값을 다르게 하면 도 12의 패턴디스톨션맵에 어떠한 영향을 미치는지를 예시하는 도면,
도 14는 본 발명에 따른 주요파라미터를 결정하는데 사용된 예시적인 세트의 초기조건을 예시하는 도면,
도 15(a) 내지 도 15(c)는 예시적인 "T"형상의 레이아웃피쳐 및 "트렌치"스타일 분할을 이용하는 본 발명의 방법에 따라 "T"형상의 레이아웃피처를 V-마스크 및 H-마스크로 분해한 것을 예시하는 도면,
도 16(a) 내지 도 16(c)는 더블조인트피처에 대한 "노치"스타일 분할을 예시하는 도면,
도 17(a) 내지 도 17(c)는 "트렌치"스타일 분할이 이용되는 것을 제외하고는 도 16(a)에 예시된 바와 동일한 더블조인트피처의 분할을 예시하는 도면,
도 18(a) 내지 도 18(o)는 예시적인 피처 및 이에 대응하는 본 발명의 "노치"스타일분할을 활용하여 생성된 H-마스크 및 V-마스크를 예시하는 도면,
도 19(a) 내지 도 19(i)는 "노치" 및 "트렌치"스타일 분할 모두를 포함하는 하이브리드의 분할스타일을 예시하는 도면,
도 20(a) 내지 도 20(c)는 라인 대 스페이스비율이 1:2인 7라인 빗살패턴(comb pattern)에 대한 "노치"스타일 분할을 예시하는 도면,
도 21(a) 내지 도 21(c)는 라인 대 스페이스비율이 1:2인 7라인 빗살패턴에 대한 "트렌치"스타일 분할을 예시하는 도면,
도 22(a) 내지 도 22(d)는 비-광근접성 파라미터를 이용하는 예시적인 에어리얼이미지 시뮬레이션을 예시하는 도면,
도 23(a) 및 도 23(b)는 본 발명에 따라 결정된 광근접성 파라미터를 이용하는 예시적인 에어리얼이미지 시뮬레이션을 예시하는 도면,
도 24는 부가적인 OPC기술이 어떻게 본 발명의 방법과 함께 이용될 수 있는 지를 예시하는 도면,
도 25는 본 발명의 지원으로 디자인된 마스크를 사용하기에 적절한 리소그래피투영장치의 개략적인 도면이다.
본 발명은 포토리소그래피, 그리고 특히 쌍극 조명기술을 이용하기 위한 마스크 레이아웃의 생성에 관한 것이다. 또한, 본 발명은 방사선의 투영빔을 제공하는 방사선시스템; 투영빔을 패터닝하는 역할을 하는 마스크를 잡아주는 마스크테이 블; 기판을 잡아주는 기판테이블; 및 기판의 타겟부상으로 패터닝된 투영빔을 투영시키는 투영시스템을 포함하는 리소그래피장치를 이용하는 디바이스제조방법에 관한 것이다.
예를 들어, 리소그래피 투영장치(툴)는 집적회로(IC)의 제조에 사용될 수 있다. 이러한 경우, 상기 마스크는 IC의 개별층에 해당하는 회로패턴을 포함할 수 있으며, 상기 패턴은 방사선감응재(레지스트)의 층으로 코팅된 기판(실리콘 웨이퍼)상의 타겟부(예를 들면, 1이상의 다이로 구성되는)에 이미징될 수 있다. 일반적으로 한장의 웨이퍼에는 인접하여 있는 여러 개의 타겟부로 구성된 전체적인 네트워크를 포함하며, 이들 타겟부는 투영시스템을 통하여 한번에 하나씩 연속적으로 조사된다. 한 가지 형태의 리소그래피 투영장치에서는 타겟부상에 전체 마스크패턴을 한번에 노광함으로써 각 타겟부가 조사되는데, 이러한 장치를 통상 웨이퍼 스테퍼(wafer stepper)라고 한다. 통상, 스텝-앤드-스캔 장치(step-and-scan apparatus)라고 불리워지는 대체장치에서는 투영빔하에서 주어진 기준방향("스캐닝" 방향)으로 마스크 패턴을 점진적으로 스캐닝하는 한편, 이 방향과 같은 방향 또는 반대방향으로 기판테이블을 동기화시켜 스캐닝함으로써 각 타겟부가 조사된다. 일반적으로 투영시스템은 배율인자 Ｍ(일반적으로 <1)을 가지므로 기판테이블이 스캐닝되는 속도 V는 마스크테이블이 스캐닝되는 속도의 인자 Ｍ배가 된다. 여기에 서술된 리소그래피장치와 관련된 보다 많은 정보는 예를 들어, US 6,046,792호로부터 얻을 수 있으며 본 명세서에서도 참조자료로 채용된다.
리소그래피 투영장치를 사용하는 제조공정에서, 마스크패턴은 방사선감응재(레지스트)의 층이 최소한의 부분에라도 도포된 기판상에 이미징된다. 이 이미징단계에 앞서, 기판은 전처리(priming), 레지스트코팅 및 소프트 베이크와 같은 여러가지 과정을 거칠 수 있다. 노광 후에는, 노광후 베이크(PEB), 현상, 하드 베이크 및 이미징된 피처의 측정/검사와 같은 또 다른 과정을 거치게 된다. 이러한 일련의 과정은, 예를 들어 IC 디바이스의 개별층을 패터닝하는 기초로서 사용된다. 그런 다음 이렇게 패터닝된 층은 에칭, 이온주입(도핑), 금속화, 산화, 화학-기계적 폴리싱 등과 같은, 모두가 개별층을 마무르도록 하는 여러 공정을 거친다. 여러 개의 층이 요구된다면, 새로운 층마다 전체공정 또는 그것의 변형된 공정이 반복되어야만 할 것이다. 그 결과로, 기판(웨이퍼)상에는 디바이스의 배열이 존재하게 될 것이다. 이들 디바이스는 다이싱 또는 소잉 등의 기술에 의하여 서로 분리된다. 그 후, 이들 각각의 디바이스는 캐리어에 장착되고 핀 등에 접속될 수 있다. 이와 같은 공정에 관한 추가 정보는, 예를 들어, 본 명세서에서 참조자료로 채용되고 있는 "Microchip Fabrication: A Practical Guide to Semiconductor Processing" (3판, Peter van Zant 저, McGraw Hill출판사, 1997년, ISBN 0-07-067250-4)으로부터 얻을 수 있다.
상기 리소그래피툴은 2이상의 기판테이블(및/또는 2 이상의 마스크테이블)을 구비하는 형태가 될 수도 있다. 이러한 "다수 스테이지" 장치에서는 추가 테이블이 병행으로 사용되거나 또는 1이상의 테이블이 노광에서 사용되고 있는 동안 1이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다. 예를 들어 US 5,969,441호 및 WO 98/40791호에는 트윈스테이지 리소그래피장치가 개시되어 있으 며, 본 명세서에서도 인용참조되고 있다.
상기 서술된 포토리소그래피 마스크는 실리콘웨이퍼상으로 집적될 회로구성요소에 대응하는 기하학적 패턴을 포함한다. 이러한 마스크를 생성하는데 사용되는 패턴은 CAD(컴퓨터지원설계)프로그램을 이용하여 생성되고, 이러한 공정은 종종 EDA(전자디자인자동화)이라 불려진다. 대부분의 CAD프로그램들은 기능적인 마스크를 생성하기 위하여 한 세트의 사전설정된 디자인룰을 따른다. 이들 룰은 공정한계 및 디자인한계로 설정된다. 예를 들어, 디자인룰은 회로디바이스 또는 라인들이 확실히 바람직하지 않은 방식으로 서로 상호작용하지 않도록 (게이트, 캐패시터 등과 같은)회로디바이스들 또는 배선라인들 간의 공간공차를 한정한다.
물론, 집적회로제조에서의 목적중 하나는 원래의 회로디자인을 (마스크를 거쳐)웨이퍼상에 충실히 재현하는 것이다. 또 다른 목적은 반도체웨이퍼의 가용면적(real estimate)을 가능한 한 크게 사용하는 것이다. 하지만, 집적회로의 크기가 작아지고, 밀도가 증가함에 따라, 대응하는 마스크패턴의 CD(임계치수)가 광학적 노광툴의 해상도한계에 다다랐다. 노광툴의 해상도는 노광툴이 웨이퍼상에 반복적으로 노광할 수 있는 최소피처로 정의된다. 본 노광장비의 해상도 값은 종종 많은 첨단 IC회로디자인에 대한 CD를 구속한다.
또한, 마이크로-전자 구성요소에 대한 마이크로프로세서 속도, 메모리패킹밀도 및 저전력소모에 있어서의 지속적인 개선은 반도체디바이스의 여러 층들위 패턴을 전사하고 형성하기 위한 리소그래피기술의 능력과 직접적인 연관이 있다. 현재의 최신기술은 사용할 수 있는 광원보다 상당히 낮은 파장에서 CD의 패터닝을 필요 로 한다. 예를 들어, 248nm의 현재 생산파장은 100nm보다 작은 CD의 패터닝을 하도록 촉구하고 있다. 이러한 산업경향은 반도체에 대한 International Technology Roadmap for Semiconductors(ITRS2000)에서 기술된 바와 같이, 향후 5 내지 10년동안 지속되고 아마도 가속화될 것이다.
허용할 수 있는 공정 관용도 및 로버스트니스(robustness)를 유지하면서, 해상도의 개선을 목표로 하는 리소그래피방법은 해상도증진기술(RET's)로 분류되고, 매우 넓은 응용범위를 포함한다. 예로서, 광원수정(예를 들어, 오프액시스조명), 광간섭현상을 이용하는 특수 마스크(예를 들어, 감쇠 위상시프트마스크, 교번 위상시프트마스크, 무크롬마스크 등등)의 사용 및 마스크 레이아웃수정(예를 들어, 광근접효과)를 포함한다.
도 1에 예시된 바와 같이, 오프액시스조명체제에서, 증가된 초점관용도 및 이미지콘트라스트는 1차 패턴공간주파수 중 적어도 하나를 캡쳐링하여 얻어진다. 도 1에 도시되는 바와 같이, 일반적인 오프액시스조명시스템은 부분적으로 광원(11), 마스크(12), 렌즈(13) 및 포토레지스터로 도포된 웨이퍼(14)를 포함한다. 쌍극조명을 사용하면, 이론상의 무한의 콘트라스트를 가진 2-빔이미징에 대한 조건을 생성하도록 광원이 2극으로 제한된다. 도 2는 쌍극이미징의 기본 원리를 예시한다. 도시된 바와 같이, 쌍극 이미징시스템은 대개 쌍극어퍼처(16)(또는 적절한 회절광학요소와 같은 여타의 쌍극 발생수단), 콘덴서렌즈(17), 마스크(18), 투영시스템("렌즈")(19) 및 웨이퍼(20)를 포함한다. 쌍극어퍼처(16)는 예를 들어, "수직", "수평" 또는 어떤 주어진 각도로 다양한 형상 및 방위를 가질 수 있다. 본 명세서(및 청구항)을 통털어 상기 문맥에 사용된 바와 같은, "수직" 및 "수평"이라는 용어는 예를 들어, 공간 직각좌표계의 Y방향 및 X방향을 따라 취해진, 기하학적 패턴의 평면에서의 1세트의 직교방향을 의미한다. 다양한 크기 및 형상을 갖는 예시적인 쌍극어퍼처(16)의 예가 도 3(a) 내지 도 3(h)에 도시된다. 쌍극조명의 개념의 상세한 설명은 예를 들어, 대만특허출원 제 89119139호에 설명되어 있다.
쌍극조명이 사용되는 경우, 극방위축선에 수직한 방위를 갖는 기하학적 패턴에 대해서만 해상도이 증가된다. 예를 들어, "수평"쌍극은 "수직"라인 또는 스페이스의 서브해상도의 패터닝을 제공한다. 수평 및 수직임계패턴을 모두 포함하는 레이아웃을 위한 일반적인 쌍극 적용에 있어서, 각 노광에 하나씩, 2개의 직교 쌍극원(dipole source)에 의한 2번의 노광이 필요하다. 따라서, 보편화된 전자디자인 레이아웃의 임계층을 패터닝시키기 위한 쌍극조명의 채택은 직교피쳐가 적절하게 분할되는 2개의 마스크레이아웃의 생성을 요구한다. 그러나, 이러한 분할은 여러 문제를 야기시킬 수 있다.
상세하게는, 원하는 패턴을 웨이퍼상에 정확히 재현하기 위하여, "교차" 또는 "상호연결"부(예를 들어, 수직방향으로 위치된 피처가 수평방향으로 위치된 피처와 교차하는 어떤 영역/위치)에 대한 확인 및 보상이 필요하다. 예를 들어, 주어진 레이아웃의 인쇄될 모든 수직피처는 "수직마스크"에 포함되고, 레이아웃의 인쇄될 모든 수평피처는 "수평마스크"에 포함되면, 수직피처와 수평피처간의 어떤 상호연결부는 필수적으로 2번 인쇄되어, 원래의 디지인레이아웃으로부터의 바람직하지 않은 편차가 일어나기 쉽다.
따라서, 원하는 패턴을 웨이퍼상에 정확하게 재현하기 위하여, 직교피처들간의 "교차"영역을 보상하는 쌍극조명기술을 사용하기 위한 마스크레이아웃을 생성하는 방법에 대한 필요성이 발생한다.
앞서의 필요성을 해결하기 위한 노력으로, 본 발명의 첫번째 목적은 서로 접촉하는 피처들에 의하여 생기는 "교차"영역을 고려하여 보상하는 쌍극조명기술을 사용하기 위한 마스크레이아웃을 생성하는 방법을 제공하는 것이다.
좀 더 상세하게는, 한 예시적인 실시예에서 본 발명은,
(a) 레이아웃을 형성하는 복수의 피처들로부터 수평임계피처 및 수직임계피처를 식별하는 단계;
(b) 상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및/또는 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결부를 식별하는 단계;
(c) 상기 복수의 피처의 서로에 대한 근접성을 토대로 한 세트의 주요파라미터를 정하는 단계;
(d) 상기 주요파라미터를 토대로 각각의 상호연결부에 대한 에지수정계획을 세우는 단계;
(e) 상기 수평임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수직임계피처에 대한 제1차폐계획(shield plan)과 상기 에지수정계획에 의하여 수정된 수평임계피처를 포함하는 상기 상호연결부를 컴파일링하여 수평마스크패턴을 생성하는 단계;
(f) 상기 수직임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수평임계피처에 대한 제2차폐계획과, 상기 에지수정계획에 의하여 수정된 수직임계피처를 포함하는 상기 상호연결부를 컴파일링하여 수직마스크패턴을 생성하는 단계를 포함하는, 쌍극조명공정에 사용하기 위한 상보형 마스크패턴을 생성하는 방법에 관한 것이다.
본 명세서에서는 IC의 제조에 본 발명을 사용하는 것에 대하여만 서술되고 있으나, 본 발명은 다른 여러 가능한 응용예를 가지고 있음이 명백히 이해되어야 한다. 예를 들어, 상기 장치는 집적광학시스템, 자기영역메모리용 유도 및 검출패턴, 액정표시패널, 박막자기헤드 등의 제조에도 채용될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서에서 사용된 "레티클", "웨이퍼" 또는 "다이"와 같은 용어가 각각 "마스크", "기판" 또는 "타겟부" 등과 같은 좀 더 일반적인 용어로 대체되고 있음을 고려하여야 할 것이다.
본 명세서에서, "방사선" 및 "빔" 과 같은 용어는(예를 들어, 365nm, 248nm, 193nm, 157nm 또는 126nm 파장을 가진)자외선 및 EUV를(예를 들어, 5mm 내지 20nm 범위의 파장을 갖는 극자외선) 포함하는 모든 전자기 방사선을 포괄하는 것으로 사용된다.
본 명세서에 채택된 마스크라는 용어는, 기판의 타겟부에 형성되어야 할 패턴에 대응하는 패터닝된 단면을 입사하는 방사빔에 부여하도록 사용될 수 있는 일 반적인 패터닝수단을 의미하는 것으로서 폭넓게 해석될 수 있으며, 본 명세서에서는 "광 밸브(light valve)"라는 용어로도 사용될 수 있다. 고전적인 마스크(투과 또는 반사마스크; 바이너리형, 위상-시프트형, 하이브리드형 등등)외에, 이러한 패터닝수단의 다른 예로는 다음과 같은 것들이 포함된다.
a) 프로그래밍 가능한 거울배열. 이러한 장치의 예로는, 점탄성 제어층 (viscoelastic control layer)과 반사면을 구비한 매트릭스-어드레서블 표면이 있다. 이러한 장치의 기본원리는, (예를 들어)반사면의 어드레스된 영역(addressed area)에서는 입사광이 회절광으로 반사되는 반면, 어드레스되지 않은 영역에서는 입사광이 비회절광으로 반사되는 것이다. 적절한 필터를 사용하면, 상기 비회절광을 필터링하여 회절광만 남게 할 수 있다. 이러한 방식으로, 상기 빔은 상기 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 패터닝된다. 이때 요구되는 매트릭스 어드레싱은 적당한 전자수단을 사용하여 수행될 수 있다. 이러한 거울배열에 관한 보다 상세한 정보는, 예를 들어 본 명세서에서 참조자료로 채용되고 있는 미국특허 US 5,296,891호 및 US 5,523,193호로부터 얻을 수 있다.
b) 프로그래밍 가능한 LCD 배열. 이러한 구조체의 일례는 본 명세서에서 참조자료로 채용되고 있는 미국특허 US 5,229,872호에 개시되어 있다.
본 발명의 방법은 종래의 기술을 능가하는 중요한 이점을 제공한다. 예를 들어, 본 발명은 웨이퍼상에 원하는 패턴을 정확히 재현하기 위하여, 피처들간의 "교차"영역을 자동으로 보상하는 쌍극조명기술을 사용하기 위한 상보형 마스크레이아웃을 생성하는 간단한 방법을 제공한다. 또한, 본 발명은 마스크 디자이너에게 OPC효과를 실시하는 추가수단을 제공한다.
당업자들은 이하의 본 발명의 예시적인 실시예의 상세한 설명으로부터 본 발명의 부가적인 이점을 명백히 알 수 있을 것이다.
본 발명의 상기 및 기타 목적 및 이점은 이하의 상세한 설명 및 첨부된 도면을 참조하여 더 잘 이해될 것이다.
알려진 바와 같이, 최신기술의 전자 디자인 레이아웃은 다양한 상대적 방위(예를 들어, 수평, 수직, 45°, 30°등등)로 배치된 수억에서 수십억의 다각형 피처로 만들어진다. 실용적인 쌍극 구현방법은 2세트의 직교 쌍극원만을 사용하므로, 임계피처의 패터닝에 대응하는 상보적인 방위로 제한한다. 예를 들어, 2세트의 수평-수직 쌍극이 사용되면, 사실상 단지 수직-수평(각각의)임계패턴만이 이미징되고 인쇄될 수 있다. 상술된 바와 같이, 일반적인 쌍극원은 도 3(a) 내지 도 3(h)에 예시된다.
쌍극조명원은 아래의 4개의 파라미터를 사용하여 전체로 표현될 수 있다:
1) 극방위(poles orientation): 수평/수직
2) 내측 반경: σin
3) 외측 반경: σout
4) 극의 각도: υ(또는 일반적인 형상에 대한 극외연)
본 발명에 따르면, 마스크레이아웃을 생성하는 공정의 제1단계는 원하는 디자인레이아웃의 다각형 패턴을 아래의 3그룹 중의 하나로 분류하는 것이다.
(a) 수평임계(HC)
(b) 수직임계(VC)
(c) 수평임계도 수직임계도 아닌 경우(NC)
수평임계피처는 실질적으로 "높이"가 최소 임계치수(CD)보다 대략 2배이상 큰 어떤 다각형의 직사각형 부분이다. 유사하게, 수직임계피처는 실질적으로 "너비"가 최소CD보다 대략 2배이상 큰 어떤 다각형의 직사각형 부분이다. 본 명세서에 사용된 "높이" 및 "너비"의 용어는 각각 상술한 "수직" 및 "수평"방향에서의 피처의 기하학적 크기를 나타낸다. 상술된 치수가 최소 CD를 초과해야 하는 양은 가변적이며, 이용되고 있는 리소그래피공정 및 특정 용도의 함수임을 유의하여야 한다. CD보다 대략 2배이상 크게 정해진 룰은 일반적인 룰이다. 그러나, 각각 최소 CD의 2배미만인 너비 및 높이치수를 갖는 수직 및 수평피처에 본 발명을 적용하는 경우에도 인쇄성능이 향상될 수 있는 상황도 있다. 임계치수를 정하는 또 다른 방법은 종횡비에 의한 것이다. 예를 들어, 2이상의 종횡비에 대응하는 것들로, 임계피처를 정하는 것은, 임계피처가 적어도 CD의 2배의 길이를 갖는다고 정하는 것과 대등하다.
모든 HC피처 및 VC피처를 식별한 후에, 나머지 모든피처는 NC피처로 정의된다. NC피처의 예는 큰 정사각형피처이다. 도 4는 HC피처(22) 및 VC피처(23)로 이루어진 (메모리형)디자인레이아웃의 부분을 예시한다. NC피처(24)도 존재한다.
이하의 설명에서, "명필드"마스크 및 "암필드"마스크를 구별하기 위하여 표준리소그래피협약이 채택된다. 레이아웃패턴은 명필드마스크의 불투명(즉, 크롬)부 분을 나타내는 동시에, 레이아웃패턴은 암필드마스크의 개방(즉, 유리질의)부분을 한정한다. 일반적으로, 명필드마스크는 포지티브레지스트(즉, DUV방사선에 노광될 때 용해되는 레지스트)를 패터닝하는데 사용되는 반면, 암필드마스크에는 네거티브레지스트(즉, DUV방사선에 노광될 때 용해되지 않는 레지스트)를 패터닝하는데 사용된다. 포지티브레지스트의 경우에는, HC피처가 패터닝될 때 VC피처를 보호하기 위하여, 또 반대의 경우를 위하여 어떠한 "차폐"의 도입이 필요하다. 이하의 방법론은 명필드 및 암필드마스크 모두에 적용될 수 있다.
상술된 바와 같이, 쌍극조명을 사용하는 리소그래피에는 (가장 일반적인 구현방법으로)상보형 극방위로 2개의 마스크 노광이 필요하다. 2개의 마스크를 생성하기 위하여, 도 5(a) 및 도 5(b)에 도시된 바와 같이 HC피처(22)를 VC피처(23)과 분리시킬 필요가 있다. 특히, 도 5(a)는 HC피처(22) 및 NC피처(24)가 모두 제거된, 도 4에 도시된 디자인의 VC피처(23)(즉, V-마스크)를 예시한다. 또한 도 5(b)는 VC피처(23) 및 NC피처(24)가 모두 제거된, 도 4에 도시된 디자인의 HC피처(22)(즉, H-마스크)를 예시한다. 수평 및 수직피처상의 정사각형 피처로 나타나는 도 4의 NC피처(24)는 V-마스크나 H-마스크 중 어디에도 표현되지 않는다. 또한, HC피처(22) 및 VC피처(23)의 어느것도 NC피처(24)의 위치에서 파손되지(즉, 끊어지지) 않는다.
도 4에 예시된 레이아웃에서 생성된 V-마스크 및 H-마스크를 위한 상보형 차폐의 예는 도 6(a) 및 도 6(b)에 예시된다. NC피처는 적용예에 따라 한쪽의 마스크 또는 양쪽 모두의 마스크에 위치될 수 있음을 유의하여야 한다. 도 6(a)는 V-마스크에 해당한다. 도시된 바와 같이, V-마스크에서는, VC 및 NC피처가 인쇄될 수 있 도록 HC피처(22)가 차폐되고, VC피처(23) 및 NC피처(24)는 차폐되지 않는다. 유사하게, H-마스크에 해당하는 도 6(b)를 참조하면, HC피처가 인쇄될 수 있도록 VC피처(23)가 차폐되고 HC피처(22)는 차폐되지 않는다. H-마스크에는 NC피처도 존재한다는 것을 유의하여야 한다. 일반적으로 V-마스크 및 H-마스크 모두에 NC피처가 포함될 수 있지만, 하나의 마스크에만 NC피처(24)가 포함시키는 것도 허용될 수 있다.
도 4의 예시적인 레이아웃에서는, VC피처(23) 및 HC피처(22)가 연결되어 있지 않다(즉, 상호연결되지 않음). 일반적인 회로의 더욱 일반적인 레이아웃(예를 들어, 프로세서-로직형 회로)이 도 7에 예시된다. 도시되는 바와 같이, HC피처(22) 및 VC피처(23) 사이에, 본 레이아웃에서 쉽게 식별되는 다수의 교차부분(25) 즉, 상호연결부가 존재한다. 도 8(a) 및 도 8(b)는 각각 도 7의 레이아웃의 VC피처(23) 및 HC피처(22)의 분할을 예시한다. 또한, 6(a) 및 도 6(b)와 유사한 도 9(a) 및 도 9(b)는 V-마스크에서의 HC피처의 차폐 및 H-마스크에서의 VC피처의 차폐를 각각 예시한다.
도 4에 예시된 바와 같이 VC피처와 HC피처 사이에 어떠한 상호연결부(즉, 교차)도 없는 레이아웃의 경우에 대한 상보형 V-마스크 및 H-마스크를 디자인할 때, 필수차폐의 결정은 비교적 쉬운 공정이다. 그러나, 레이아웃이 VC피처와 HC피처 사이에 상호연결부를 포함할 때에, 이것은 일반적으로 HC피처 및 VC피처의 정확한 범위를 결정하는 독특한 방식이 있는 것이 아니고 상이한 방식으로 중첩될 수도 있으므로, V-마스크 및 H-마스크의 디자인은 현저하게 보다 더 복잡해진다. 본 발명은 HC피처 및 VC피처 사이에 상호연결부를 갖는 레이아웃을 포함하는 어떠한 레이아웃에 대하여도 V-마스크 및 H-마스크를 생성하는 방법을 제공한다. 본 새로운 방법은 광근접효과를 보정하는 또 다른 수단을 제공할 뿐만 아니라, 원하는 레이아웃의 향상된 재현을 제공한다.
따라서, 본 발명의 방법은 쌍극조명과 관련되어 사용되도록 디자인레이아웃을 H-V분할하는 방법을 제공한다. 이하에 더 상세히 설명되는 바와 같이, 본 방법은 원래의 단일 디자인레이아웃에서 시작하여, 상보형 2마스크 세트(V-마스크 및 H-마스크)의 생성에도 사용된다. 각각의 마스크가 주어진 방위의 임계피처, 상보형 방위에 대한 적절한 차폐 및 VC피처 및 HC피처의 교차부분(또는 상호연결부)에서의 특별한 피처의 기하학적 수정을 포함한다. V-마스크 및 H-마스크가 스캐터링 바, 세리프, 해머헤드, 위상시프트(이것들로 한정되지는 않음) 등등과 같은 여타의 종류의 광근접보정(OPC)기술 및/또는 해상도증강기술을 포함할 수 있다.
이제, 본 발명의 예시적인 실시예가 기술된다. 상기 방법은 이하의 단계를 포함하지만, 이 단계들이 열거된 순서대로 수행될 필요는 없다. 제1단계는 HC임계피처(22)인 디자인레이아웃의 다각형패턴의 실질적인 직사각형 부분의 식별을 포함한다. 상술된 바와 같이, 피처가 HC피처인지 여부의 결정은 주어진 리소그래피공정/시스템 및/또는 종횡비, 문턱값차이, 너비 및 높이의 절대값 등등과 같은 특정 지오메트리 기준으로 얻어질 수 있는 CD와 같이 사전설정된 기준을 토대로 이루어진다.
공정의 제2단계는 VC피처(23)인 디지인레이아웃의 다각형패턴의 실질적인 직 사각형 부분의 식별을 포함한다. HC피처를 사용하면, 주어진 리소그래피공정/시스템 및/또는 종횡비, 문턱값차이, 너비 및 높이의 절대값 등등과 같은 특정 기하학적 기준으로 얻어질 수 있는 CD와 같이 사전설정된 기준을 토대로 VC피처의 결정이 이루어진다. 상술된 바와 같이, 주어진 피처가 HC피처인지의 여부를 결정하기 위한 하나의 예시적인 룰로서, 높이가 최소 CD보다 대략 2배이상인 임의의 다각형을 HC피처로 분류한다. 유사하게, 주어진 피처가 VC피처인지의 여부를 결정하기 위한 하나의 예시적인 룰로서, 너비가 최소 CD보다 큰 임의의 다각형을 VC피처로 분류한다. 상술된 최소치수요건에 대한 이유는, 본 발명의 방법이 피처의 너비(또는 높이)를 확대 또는 축소할 수 있음에 따라, 본 발명을 유효하게 하기 위해서, 피처가 CD보다 큰 어떤 최소너비(또는 높이)를 가질 필요가 있기 때문임을 유의하여야 한다.
공정의 제3단계는 다각형패턴의 상호연결(ITC)부분의 식별(즉, 레이아웃의 교차영역에서, 에지, 에지의 부분 또는 다각형의 부분의 식별)을 포함한다. 일반적으로, HC피처와 접촉하는 VC피처(및 그 반대의 경우)의 어떠한 부분도 배선부(ITC)를 구성함을 유의하여야 한다. VC피처 또는 HC피처가 NC피처와 접촉하는 경우에는, 일반적으로 이 영역이 ITC부분으로 취급된다는 것을 또한 유의하여야 한다. 일단, VC피처, HC피처 및 ITC피처가 식별되면, 레이아웃의 잔여부분은 비임계(NC)부분으로 식별된다. 본 발명의 바람직한 실시예에서는, 모든 상호연결부들이 처리된다는 것을 유의하여야 한다. 그러나, 주어진 상호연결부에, 주어진 배선부에서 변화가 없게 될 때에는, 0으로 처리될 수 있다는 것을 유의하여야 한다.
다음은, 상기에 정해진 HC, VC 및 ITC 카타고리에 속하는 각 피처에 대한, 리소그래피 또는 (근접군(proximity cluster), (PEi)로 불려지는)근접환경이 형성되어야만 한다. 달리 말하면, 이웃하는 요소에 대하여 피처가 어떻게 위치될지를 결정하기 위하여, HC, VC 및 ITC피처의 각각에 대하여, 디자인레이아웃이 분석되어야만 한다. 주어진 피처에 대한 근접군(proximity cluster)을 결정할 때, 포함될 아이템에는 예를 들어, 라인/스페이스비, 피치, 이웃하는 좌/우스페이스, 제1/제2최근접에지 등등이 있다. 주어진 피처에 대한 근접군을 결정할 때 디자인의 추가적인 측면들이 고려될 수 있다.
일단, (근접환경으로도 불려지는)각각의 피처에 대한 근접군(PEi)이 정해지면, 공정의 그 다음 단계는 각각의 ITC피처에 대한 에지수정계획을 세우는 것이다. 이하에 더 상세히 설명되는 바와 같이, 에지수정계획은 이하에 정해지는 12개의 파라미터로 단정되는 용도별 룰(application-specific rules)을 토대로 한다. 요컨대, (예를 들어, 수직피처와 수평피처 사이의)주어진 ITC피처에 대한 에지수정계획은 주어진 배선영역에 대응하는 수직피처에 대응하는 V-마스크의 부분은 어떻게 조정되어야 하고 또한 주어진 교차영역에 대응하는 수평피처에 대응하는 H-마스크의 부분은 어떻게 조정되어야 하는지를 상세히 열거하여, 결과로 나타내는 배선영역이 V-마스크 및 H-마스크 모두를 인쇄하면 바로, 원래의 디자인레이아웃을 정확히 재현한 것이 된다.
그 다음 단계는 ITC피처에 대한 에지수정계획을 생성하도록 사용된 동일한 용도별 룰을 토대로 VC피처 및 HC피처에 대한 상보형 차폐계획을 세우는 것이다. 달리 말하면, VC피처를 인쇄하기 위한 V-마스크를 생성하는 경우에, 상기 용도별 룰은 각각의 HC피처에 필요한 차폐를 결정하는데도 사용된다. 유사하게, HC피처를 인쇄하기 위한 H-마스크를 생성하는 경우에, 상기 용도별 룰은 각각의 VC피처에 필요한 차폐를 결정하는데 사용된다.
공정의 다음단계는 V-마스크 및 H-마스크를 생성하는 것이다. 상기 V-마스크는 VC피처, 에지수정계획이 시행된 ITC피처의 수직부분 및 차폐된 HC피처를 조립하여 생성된다. 유사하게, H-마스크는 HC피처, 에지수정계획이 시행된 ITC피처의 수평부분 및 차폐된 VC피처를 조립하여 생성된다.
일단, V-마스크 및 H-마스크가 생성되면, 표준쌍극조명기술에 따라 V-마스크를 노광시킨 후, H-마스크를 노광하여, 레이아웃이 웨이퍼상에 인쇄된다.
상술된 바와 같이, 웨이퍼상에 인쇄될 최종 패턴이 원래의 레이아웃을 정확하게 표현하도록 V-마스크 및 H-마스크 모두에서 ITC를 조정하는 역할을 하는 에지수정계획의 원리는 주어진 실시예에서, 수평피처와 수직피처 사이의 교차영역에서 에지의 부분을 제어하는 (주요파라미터(PPik)로 불려지는), 한 세트의 12개의 값의 할당으로 이루어진다. 달리 말하면, 주요파라미터는 피처의 주어진 에지가 어떻게 수정되어야 할 것이지(예를 들어, 좌, 우, 상, 하로 시프트되는 등)를 상세히 열거한다. 이하에 설명되는 바와 같이, 12개의 주요파라미터의 값은 주어진 피처의 특정 근접조건 및 주어진 리소그래피와 공정조건에서의 변동에 따라 달라진다. 피처 의 기하학적 수정을 위한 12개의 주요파라미터는 다음과 같다:
H-마스크 수정:
▶ WLH :H-마스크에 대한 좌측 확장
▶ DLH :H-마스크에 대한 좌측 디프닝(deepening)
▶ WRH :H-마스크에 대한 우측 확장
▶ DRH :H-마스크에 대한 우측 디프닝
▶ SLH :H-마스크에 대한 좌측 차폐
▶ SRH :H-마스크에 대한 우측 차폐
V-마스크 수정:
▶ WLV :V-마스크에 대한 좌측 확장
▶ DLV :V-마스크에 대한 좌측 디프닝
▶ WRV :V-마스크에 대한 우측 확장
▶ DRV :V-마스크에 대한 우측 디프닝
▶ SLV :V-마스크에 대한 좌측 차폐
▶ SRV :V-마스크에 대한 우측 차폐
서술된 바와 같이, 상기 파라미터의 각각의 값은 선택된 리소그래피 및 공정 조건에서의 변동 뿐만 아니라 각각의 다양한 근접군에 따라 달라진다. 본 발명은 상기 열거된 12개의 파라미터의 부분집합을 활용하여 실시될 수 있음을 유의하여야 한다. 달리 말해서, 12개 파라미터의 일부는 주어진 수정계획에 대한 제로의 값을 가질 수 있다.
주어진 근접군 및 일반적인 세트의 리소그래피공정조건에 대한 주요파라미터 를 결정하는 상세한 방법은 일반적인 룰에 따라, 이하에 설명된다:
PPik = fik (λ, NA, 조명, CD, 피치 등등) [k=1..12][i∈{근접군의 세트}]
여기서, fik는 (일반적인 경우에)독립함수이고, λ는 조명원의 파장(예를 들어, 248mm, 193mm, 157mm 등등)이고, NA는 투영렌즈의 개구수이고, 조명은 쌍극원의 σin, σout, υ(또는 여타의 등가의 조명파라미터)에 따라 좌우되고, CD는 목표 임계치수이며, 피치는 대응하는 피처들간의 거리에 해당한다.
도 10(a) 내지 도 10(c)는 "T"형상의 레이아웃피처 및 본 발명의 방법에 따라 "T"형상의 레이아웃피처를 V-마스크 및 H-마스크로 분해한 것을 예시한다. 더 상세하게는, 도 10(a)는 V-마스크 및 H-마스크가 생성될 예시적인 "T"형상의 피처(30)를 예시한다. 상기 "T"형상의 피처는 수평임계피처(31) 및 수직임계피처(32)를 가지는데, 이들 피처가 교차하면서 ITC피처(33)를 생성하도록 교차한다. 피처(31) 및 피처(32) 모두는 피처(31)의 높이 및 피처(32)의 너비가 모두 최소 CD의 2배이상이므로, 둘 다 "임계"로 간주될 수 있음을 유의하여야 한다. 도 10(b)는 본 발명의 방법에 의하여 생성된 H-마스크를 예시한다. 도 10(b)를 참조하면, H-마스크에서, 수평피처(31)(즉, "T"의 최상부)가 임계이다. 이에 따라, 수평피처의 높이는 피처(31)와 관련된 근접군의 함수 및 사용되고 있는 주어진 포토리소그래피시스템에 따라 결정되는 주요파라미터(WLH, WRH)의 값에 따라 조정된다. 파라미터(WLH, WRH)및 기타 모든 파라미터들의 값은 서로 독립적이며, 반드시 동일할 필요가 없음(즉, 피처의 좌측에 대한 조정이 피처의 우측에 대한 조정과 상이할 수 있음)을 유의하여야 한다. H-마스크의 수직피처(32)는 주요파라미터(SLH, SRH)에 의하여 한정되는 대로 차폐함으로써 보호된다. SLH 및 SRH의 값은 수직피처(32)의 차폐크기를 결정하며, 상술된 바와 같이, SLH 및 SRH는 피처(32)와 관련된 근접군 및 사용되는 주어진 포토리소그래피시스템의 함수로 정해진다. 마지막으로, 교차영역(33)에서 DLH 및 DRH에 의하여 정해지는 바에 따라 노치가 생성된다. 도 10(b)에 도시되는 바와 같이, 노치는 교차영역(33)의 H-마스크에 의하여 인쇄될 영역의 감소를 나타낸다.
이제, 도 10(c)를 참조하면, H-마스크와 유사하게, V-마스크에서도 수직피처(32)(즉, "T"의 수직부분)가 임계이다. 이에 따라, 수직피처의 너비는 피처(32)와 관련된 근접군 및 사용되는 주어진 포토리소그래피시스템의 함수로서 결정되는 주요파라미터(WLV, WRV)의 값에 따라 조정된다. 파라미터(WLV, WRV) 및 기타 모든 파라미터들의 값은 서로 독립적이라는 것을 또한 유의하여야 한다. V-마스크의 수평피처(31)는 주요파라미터(SLV, SRV)에 의하여 정해지는 대로 차폐함으로써 보호된다. SLV 및 SRV의 값은 수평피처(31)의 차폐크기를 결정하며, 상술된 바와 같이, SLV 및 SRV는 피처(31)와 관련된 근접군 및 사용되는 주어진 포토리소그래피시스템의 함수로 정해진다. 마지막으로, 교차영역(33)에서 DLV 및 DRV에 의하여 한정되는 바와 같이 또 다른 노치가 생성된다. 도 10(c)에 도시되는 바와 같이, 상기 노치도 마찬가지로 또한, 교차영역(33)의 V-마스크에 의하여 인쇄될 영역의 감소를 나타낸다.
상술된 바와 같이, 주요파라미터에 따른 H-마스크 및 V-마스크의 수정의 결과로, 교차영역을 포함하는 원래의 레이아웃은 표준쌍극처리에 따라 H-마스크 및 V-마스크를 노광하여 정확하게 재현된다.
H-마스크 및 V-마스크의 최적 변수(즉, 확장, 디프닝 및 차폐값의 조정)를 정하는 주요파라미터의 값을 결정하는 다수의 방법이 있다. 이러한 한 접근법은 정규화 영역에러(NAE)로 불려지는 팩터의 결정과 관련된다.
일반적으로, 생산시에 서브파장공정이 이용됨에 따라 주어진 디자인의 패턴정확도(fidelity)가 중요해진다. NAE는 필수적으로 단지 (1차원메트릭인)임계치수만을 측정하는 종래의 접근법으로부터 2차원영역으로의 확장을 가져왔다.
NAE는 주어진 디자인영역에 대하여 "에어리어아웃오브스펙(area out-of-spec)"으로 한정될 수 있다. 커버리지의 부족을 나타내는 영역 및 커버리지의 초과를 나타내는 영역 모두는 에어리어아웃오브스펙으로 간주된다. 4개의 별개의 피처(35, 36, 37, 38)를 예시하는 도 11은 에어리어아웃오브스펙의 의미를 이해하는데 유익하다. 예를 들어, 웨이퍼상에 인쇄된 결과의 레이아웃은 원래의 레이아웃 디자인보다 길어지기 때문에, 피처(35)가 양쪽 코너에서 커버리지의 초과를 나타낸다. 피처(38)는 커버리지의 부족으로 인한 에어리어아웃오브스펙을 나타낸다. 커버리지 부족영역 및 커버리지 초과영역 모두는 NAE를 계산할 때 포함된다. 상술된 바와 같이,
NAE = (총 에어리어아웃오브스펙)/(총 디자인영역)
모든 세트의 공정조건은 정규화 영역에러의 단일 값을 가지는 것을 유의하여야 한다. 주어진 디자인내의 특정영역을 목표로 NAE계산을 할 수 있다. 디자인의 특정 영역을 목표로 하는 NAE계산은 본 발명에 따른 V-마스크 및 H-마스크를 수정하기 위하여 사용되는 주요파라미터를 계산할 때 이용된다.
더 상세하게는, 본 발명의 일 실시예에 따라, 교차영역을 포함하는 임계 수직 및 수평피처의 2*α내의 영역만 샘플링되고, 그들의 NAE가 산출되며, 여기서 α는 해상도에 해당하며, 표준방정식에 따라 정해진다:
α = (k1λ)/NA
여기서, k1은 공정별 상수(process specific constant)와 동일하고, λ는 조명원의 파장이며, NA는 투영렌즈의 개구수와 동일하다.
NAE값에 관하여 계산된 데이터는 CD데이터가 소위 보쑹도(Bossung Plot)로 그려지는 방법과 유사한 방식으로 포커스노출메트릭스상에 놓일 수 있다. 포커스노출메트릭스에서 도출된 정보는 분해되거나 최신 마스크공정(다중노광, 교번위상시프트마스크, 감쇠위상시프트마스크, 쌍극분해, 피치분해 등등)을 거치게 되는 주어 진 패턴디자인에 대한 최적의 리소그래피 파라미터 세트를 식별하는데 이용된다.
도 12는 주어진 디자인에 대한 최적공정조건세트로 간주될 수 있는 예시적인 영역을 예시하고, 또한 최적 도즈 및 초점값에서 빗나갈 때 이미지가 어떻게 저하되는지도 예시한다. 패턴 디스토션맵인 도 12를 참조하면, 가장 어두운 영역(40)이 최적 공정조건세트를 정의하는 한편, 외측영역(41)은 실질적으로 이미징되지 않는 공정조건을 나타낸다. 영역(40)과 영역(41) 사이의 영역(42, 43, 44)은 상기 영역이 영역(40)으로부터 더욱 멀리 떨어질 수록 점진적으로 공정조건을 저하시키고 있음을 나타낸다.
일단 메트릭이 정해지면(예를 들어, 정규화 영역에러(NAE) 또는 임계치수측정(CD)), 주어진 디자인분해를 위한 주요파라미터의 최적 조합(즉, 확장, 디프팅 및 차폐)을 결정하는 문제가 남는다. 도 13은 분해의 로버스트니스를 나타내어, 상이한 세트의 퓨필형상 및 분해값에 대하여, 도 12의 패턴디스톨션맵이 어떻게 변하는지를 예시한다. 단순한 검사에 의하여 또는 도 13에 도시된 바와 같은 어떠한 맵으로부터 최대 중첩공정윈도우를 산출하여, 최적 세트의 확장된 값, 디프닝된 값 및 차폐값을 추정하는 것이 가능하다.
도 13을 참조하면, "로버스트 분해(robust decomposition)"가 많을수록 조명조건(예를 들어, 퓨필형상, 도즈, 포커스 등등)의 변화시에도 어두운 영역을 유지할 수 있음을 유의하여야 한다. 도 13의 분해 4는 이러한 로버스트 분해를 예시한다. 반대로, 도 13의 분해 1은 특정 서브세트(subset)에 대하여는 허용할 수는 있으나, 이것이 광범위한 조건의 최적은 아니다. 따라서, 로버스트 분해는 공정조건 이 상기 바람직한/최적의 값으로부터 벗어날 때, 최소의 변화량을 도입하는 것이다.
최대의 "로버스트 분해"를 결정하기 위하여, 각각의 분해의 어두운 영역의 면적은 어느 분해가 최대량의 어두운 영역의 면적을 포함하는 지를 결정하도록 계산된다. 주어진 실시예에서, 어두운 영역은 0 내지 0.1 범위의 NAE에 해당하는 영역으로 정해진다. 주어진 분해의 어두운 영역이 더 커질수록 NAE는 더 작아짐을 유의하여야 한다. 이상적으로는, NAE는 0으로 될 수도 있지만, 공정한계로 인하여 불가능하다는 것을 유의하여야 한다. 또한, NAE는 각각의 포커스, 노광 및 퓨필형상조건에 대하여 산출된다. 주어진 예에서, 각각의 맵은 대약 200개의 NAE계산으로 구성된다.
상술된 접근법은 시뮬레이션 또는 실험을 기초로 할 수 있으며, 그 결과는 광근접환경 및 실제공정조건(필름스택, 렌즈수차, 에칭 공정 등등)에 따라 변화될 수 있음을 유의하여야 한다.
상술된 방법에 뒤이어서, V-마스크 및 H-마스크 모두에서 VC, HC 및 ITC를 조정하는데 사용될 한 세트의 광근접성파라미터를 정의하는, 도 14에 도시된 바와 같은 표를 구성할 수 있다. 근접성 파라미터에 대한 이들 개시값들은 분해시 보조피처가 존재하지 않는다는 것을 가정한다.
도 14를 참조하면, 표 안의 상기의 개시값들은 노치스타일분해를 위하여 계산된 것임을 알 수 있다. 또한, 조정의 값은 피처가 조밀환경, 준조밀환경, 준격리환경, 격리환경에 위치되어 있는지의 여부 및 2개의 임계피처사이, 임계피처와 비 임계피처사이, 2개의 비임계피처의 사이(각각, C-C, C-nC, nC-nC)에서 상호연결부가 있는지의 여부에 따라서도 달라진다. 또한, 도 14의 Ps, Pw, PD 값은 주어진 피처의 차폐, 확장 및 디프닝을 나타낸다.
일반적으로, 생산가치있는 분해를 갖기 위하여, 또한 공정의 최종 수율을 최대로 하기 위하여 OPC 및 레티클증강기술이 사용될 필요가 있다. 그러나, 상술된 방법론을 이용하면, 최적값에서 크게 변하지 않는 초기의 패턴분해파라미터를 유도할 수 있으므로, 패턴전사의 정확성 및 로버스트니스를 확보할 수 있다.
도 14에 설명된 초기파라미터는 모든 최신공정에 대한 최적값을 제공한다기 보다는 특정 쌍극분해에 대한 최적 세트의 초기 파라미터를 결정하기 위하여 수반되는 공정의 한 방법을 예시하는 것임을 유의하여야 한다.
도 10(b) 및 도 10(c)의 V-마스크 및 H-마스크의 생성시 구현된 분할스타일은 교차영역 주변에 형성된 노치로 인하여, "노치스타일"로 불려진다. 그러나, WXY 및 DXY 파라미터의 적절한 조정에 의하여, 도 15(b) 및 도 15(c)에 도시된 바와 같은 "트렌치스타일"로 불려지는 또 다른 분할스타일이 생성될 수도 있다. 도 15(a) 내지 도 15(c)를 참조하면, 도 15(a)는 H-마스크 및 V-마스크로 분해될 "T"형상의 피처를 예시한다. 그러나, DLH 및 DLR의 조정에 의하여 형성된 노치를 포함하는 도 10(b)의 H-마스크와는 대조적으로, 도 15(b)에 예시된 H-마스크에서는, 트렌치가 교차영역에 형성되도록 파라미터(DLH , DLR)가 선택된다. 유사하게, 도 15(c)에 도시 된 V-마스크에서는, 주요파라미터(DLv , DRv)를 조정하여, 교차영역에 트렌치가 형성된다.
상술된 바와 같이, 본 발명은 12개의 주요파라미터를 이용하는 실질적으로 모든 상호연결부에 대한 H-마스크 및 V-마스크를 조정하는데 이용될 수 있다. 예를 들어, 도 16(a) 내지 도 16(c)는 더블조인트피처에 대한 노치스타일분할을 예시한다. 특히, 도 16(a)는 V-마스크 및 H-마스크로 분할될 더블조인트피처를 예시한다. 도 16(b)는 노치(51)를 갖는, 결과로 생긴 H-마스크를 예시하고, 도 16(c)는 노치(52)를 갖는, 결과로 생긴 V-마스크를 예시한다. 도 17(a) 내지 도 17(c)는 트렌치스타일분할이 이용되는 것을 제외하고는, 도 16(a)에 예시된 바와 동일한 더블조인트피처의 분할을 예시한다. 따라서, 도 17(b) 및 도 17(c)에 도시된 바와 같이 각각 결과로 생긴 H-마스크 및 V-마스크가 트렌치(53)를 포함한다.
실제로, 일반적인 디자인레이아웃에 존재하는 어떠한 주어진 형상이든 본 발명의 방법에 따른 12개의 주요파라미터를 사용하여 분할될 수 있다. 도 18(a) 내지 도 18(o)는 예시적인 추가피처 및, 본 발명의 "노치"스타일분할을 이용하여 생성되는, 그들의 대응하는 H-마스크 및 V-마스크를 예시한다. 특히, 도 18(a), (d), (g), (j), (m)은 분할될 피처를 예시하며, 도 18(b), (e), (h), (k), (n)은 각각 대응하는 H-마스크를 나타내며, 도 18(c), (f), (i), (l), (o)는 각각 대응하는 V-마스크를 나타낸다.
도 19(a) 내지 도 19(i)에 예시된 바와 같이, 하이브리드 분할스타일(예를 들어, 노치 및 트렌치분할)을 구현할 수도 있다. 특히, 도 19(a), (d), (g)는 분할될 피처를 예시하고, 도 19(b), (e), (h)는 각각 대응하는 H-마스크를 나타내며, 도 19(c), (f), (i)는 각각 대응하는 V-마스크를 나타낸다.
상기와 같이 본 발명의 방법을 다양한 격리된 피처의 분할로 예시하였지만, 임의의 주어진 피치비를 가지고, 임의의 주어진 방식으로 교차하는 라인 및 스페이스에도 적용될 수 있음을 유의하여야 한다. 예를 들어, 도 20(a) 내지 도 20(c) 및 도 21(a) 내지 도 21(c)는 각각 7라인 콤브패턴에 대한 노치스타일분할 및 트렌치스타일분할을 나타낸다.
또한 본 발명의 사용으로 생성되는 패터닝성능/향상을 평가하기 위하여 시뮬레이션작업도 수행되었다. 도 22(a) 내지 도 22(d)는 최적이 아닌 근접성파라미터를 이용하는 에어리얼이미지시뮬레이션을 예시한다. 예시된 바와 같이, 고해상도 패터닝이 수행될 수 있다고 하더라도, 강한 패턴디스토션(66)은 존재한다.
반대로, 개별적인 주요파라미터세트들(즉, 확대, 디프닝 및 차폐)을 최적화시키면, 각각 "T"형상의 피처 및 "십자가"형상의 피처에 대한, 도 23(a) 및 도 23(b)에 도시된 바와 같이 향상된 인쇄성(printability) 및 패턴충실도가 달성될 수 있다. 스캐터링바와 같은, 라인엔드(line-end)보정 및 추가 OPC기술이 이용될 수도 있으며, 도 24에 예시된 바와 같이, 완전한 제조상의 해결책을 제공할 수도 있음을 유의하여야 한다. 실제로, OPC를 실행하기 위하여 주요파라미터의 선택이 이용될 수도 있다.
본 발명의 쌍극분할방법은 (Mentor-Graphics에 의한)캘리버 CAD툴(Calibre CAD tool)을 사용하여 구현될 수도 있음을 유의하여야 한다. 본 발명의 방법은 (계산속도 및 테이터파일크기의 관점에서)상이한 정도의 성능을 갖는, 여타의 CAD툴로도 명백히 구현될 수 있다. 캘리버의 선택은 완전한 프로그램환경(SVRF 스크립트 언어), GDSII디자인레이아웃데이터를 위한 초고속 계층적데이터베이스 관리(extremely fast hierarchical database management), 및 표준 디자인검증기능으로 통합된 리소그래피 시뮬레이션, OPC 및 ORC(Optical Rule Checking)능력에 의하여 운영될 수 있었다. 캘리버환경은 현재 광범위한 쌍극이미징해결책(dipole imaging solution)의 일부로서 제조에 사용될 쌍극 소프트웨어시스템의 개발에 적절하다.
도 25는 본 발명에 따라 설계된 마스크를 사용하기에 적합한 리소그래피 투영장치를 개략적으로 도시한다. 상기 장치는,
- 방사선의 투영빔(PB)을 공급하는 방사선시스템(Ex, IL)(이 경우에는 특별히 방사선시스템이 방사원(LA)도 포함한다);
- 마스크(MA)(예를 들어, 레티클)를 잡아주는 마스크 홀더가 마련된, 아이템(PL)에 대하여 마스크를 정확히 위치시키는 제1위치설정수단에 연결된 제1대물테이블(마스크테이블)(MT);
- 기판(W)(예를 들어, 레지스트 코팅된 실리콘 웨이퍼)을 잡아주는 기판 홀더가 마련된, 아이템(PL)에 대하여 기판을 정확히 위치시키는 제2위치설정수단에 연결된 제2대물테이블(기판테이블)(WT); 및
- 기판(W)의 타겟부(C)(1이상의 다이를 포함)에 마스크(MA)의 조사된 부분을 이미징하는 투영시스템("렌즈")(PL)(예를 들어, 굴절, 커탑트릭 또는 커타디옵트릭 광시스템)을 포함하여 이루어진다.
도시된 바와 같이, 상기 장치는 (투과마스크를 구비한) 투과형(transmissive type)이다. 하지만, 일반적으로는, 예를 들어 (반사마스크를 구비한) 반사형일 수도 있다. 대안적으로, 상기 장치는 마스크를 사용하는 대안으로서 예를 들어, 프로그램 가능한 미러어레이 또는 LCD 매트릭스를 구비한 다른 종류의 패터닝수단을 채용할 수도 있다.
방사원(LA)(예를 들어, 수은램프 또는 엑시머레이저)은 방사선의 빔을 생성한다. 상기 빔은 곧바로 조명시스템(일루미네이터)(IL)에 들어 가거나, 예를 들어 빔 익스펜더(Ex)와 같은 컨디셔닝 수단을 거친 다음에 조명시스템으로 들어간다. 상기 일루미네이터(IL)는 빔내의 세기 분포의 외반경 및/또는 내반경 크기(통상 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정수단(AM)을 포함하여 이루어진다. 또한 그것은 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 그 밖의 다른 다양한 구성요소들을 포함하고 있다. 이러한 방식으로, 마스크(MA)에 도달하는 빔(PB)은 그 단면에 원하는 균일성과 세기 분포를 갖게 된다.
도 25과 관련하여, 상기 방사원(LA)은 리소그패피 투영장치의 하우징내에 놓이지만(흔히 예를 들어, 방사원(LA)이 수은램프인 경우에서처럼), 그것이 리소그래피 투영장치로부터 멀리 떨어져 있어서 그것이 만들어 낸 방사선빔이 (가령, 적절한 지향 거울에 의해) 장치 내부로 들어오게 할 수도 있다. 후자의 시나리오는 방 사원(LA)이 흔히 (예를 들어, KrF, ArF 또는 F2 레이저계) 엑시머레이저인 때의 경우이다. 본 발명과 청구 범위는 이들 시나리오를 모두 포함하고 있다.
이후, 상기 빔(PB)은 마스크테이블(MT)상에 잡혀있는 마스크(MA)를 통과한다. 마스크(MA)를 지난 빔(PB)은 렌즈(PL)를 통과하여 기판(W)의 타겟부(C)위에 빔(PB)을 포커스한다. 제2위치설정수단(및 간섭계측정수단(IF))에 의하여, 기판테이블(WT)은, 예를 들어 빔(PB)의 경로내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제1위치설정수단은 예를 들어, 마스크 라이브러리로부터 마스크(MA)를 기계적으로 회수한 후에, 또는 스캔하는 동안, 빔(PB)의 경로에 대하여 마스크(MA)를 정확히 위치시키도록 사용될 수 있다. 일반적으로 대물테이블(MT, WT)의 이동은, 도 25에 명확히 도시되지는 않았지만, 장행정모듈(long-stroke module)(개략 위치설정) 및 단행정모듈(미세 위치설정)의 도움을 받아 실현될 것이다. 하지만, (스텝앤드스캔 툴과는 대조적으로) 웨이퍼스테퍼의 경우에 마스크테이블(MT)은 단행정액추에이터에만 연결되거나 아니면 고정될 수도 있다.
도시된 툴은 다음의 두가지 상이한 모드로 사용될 수 있다.
- 스텝 모드에서는, 마스크테이블(MT)은 기본적으로 정지상태로 유지되며, 전체 마스크 이미지는 한번에(즉, 단일 "섬광"으로) 타겟부(C)에 투영된다. 이후 기판테이블(WT)이 x 및/또는 y 방향으로 쉬프트되어 다른 타겟부(C)가 빔(PB)에 의하여 조사될 수 있다.
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "섬광"으로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 마스크테이블(MT)이 v의 속도로 주어진 방향(소위 "스캔방향", 예를 들어 y 방향)으로 이동 가능해서, 투영빔(PB)이 마스크 이미지의 모든 부분을 스캐닝하도록 되고, 이와 함께 기판테이블(WT)은 속도 V=Mv로, 동일한 방향 또는 그 반대 방향으로 동시에 이동하는 데, 이 때 M은 렌즈(PL)의 배율(통상 M=1/4 또는 M=1/5)이다. 이러한 방식으로, 해상도를 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
본 발명의 다양한 실시예의 특정 세부사항은 쌍극조명기술을 사용하기 위한 V-마스크 및 H-마스크를 최적화시키기 위하여 제시된 것이지만, 여타의 변경이 가능하다는 것이 또한 명백하다. 예를 들어, 주요파라미터의 최적값을 얻기 위한 많은 상이한 방법이 가능하다. 따라서, 본 발명의 범위는 상술된 예시로 한정되지 않는다.
상술된 바와 같이, 본 발명에 따른 쌍극조명기술을 사용하기 위한 상보형 마스크를 생성하는 방법은 종래 기술을 능가하는 중요한 이점을 제공한다. 더욱 중요하게는, 본 발명은 웨이퍼상에 원하는 패턴을 정확히 재현하도록 직교피처들 사이의 "교차"영역을 자동으로 보상하는 쌍극조명기술을 사용하기 위한 상보형 마스크레이아웃을 생성하는 간단한 방법을 제공한다. 또한, 본 발명은 마스크디자이너에게 OPC효과를 주는 추가수단을 제공한다.
이상 본 발명의 어떤 특정한 실시예가 개시되었지만, 본 발명은 그 기술적 사상이나 필수 특징요소를 벗어나지 않으면서 다른 형태로 실현될 수도 있음을 밝 혀둔다. 따라서 본 실시예는 예시적인 것으로서 또한 제한요소가 아닌 것으로 고려되어야 하고, 본 발명의 범위는 첨부된 청구항에 기재된 내용이며, 따라서 청구항과 균등한 의미 및 범위에 포함되는 모든 변형례는 그 안에 속하는 것이다.
본 발명에 따르면, 서로 접촉하는 피처들에 의하여 생기는 "교차"영역을 고려하여 보상하는 쌍극조명기술을 사용하기 위한 마스크레이아웃을 생성할 수 있다.

Claims (15)

  1. 다중노광 리소그래피 이미징공정에 사용하기 위한 상보형 마스크패턴을 생성하는 방법에 있어서,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처를 식별하는 단계;
    상기 복수의 피처들로부터 상기 수평임계피처에 수직인 방향으로 연장하는 수직임계피처를 식별하는 단계;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및/또는 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 단계;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 단계;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 단계;
    상기 주요파라미터를 토대로 상기 수평임계피처에 대한 제1차폐계획(shielding plan)을 세우는 단계;
    상기 주요파라미터를 토대로 상기 수직임계피처에 대한 제2차폐계획을 세우는 단계;
    상기 수평임계피처, 상기 수직임계피처에 대한 상기 제2차폐계획 및 상기 에지수정계획에 의하여 수정된 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제1마스크패턴을 생성하는 단계;
    상기 수직임계피처, 상기 수평임계피처에 대한 제1차폐계획 및 상기 에지수정계획에 의하여 수정된 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제2마스크패턴을 생성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  2. 제1항에 있어서,
    상기 에지수정계획은 수평임계피처의 영역을 감소시키도록 상기 상호연결영역의 상기 수평임계피처에 노치를 형성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  3. 제1항에 있어서,
    상기 에지수정계획은 수직임계피처의 영역을 감소시키도록 상기 상호연결영역의 상기 수직임계피처에 노치를 형성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  4. 제1항에 있어서,
    상기 에지수정계획은 수평임계피처의 영역을 감소시키도록 상기 상호연결영역의 상기 수평임계피처에 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  5. 제1항에 있어서,
    상기 에지수정계획은 수직임계피처의 영역을 감소시키도록 상기 상호연결영역의 상기 수직임계피처에 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  6. 제1항에 있어서,
    상기 주어진 레이아웃내에서, 피처들의 서로에 대한 밀도 변화에 따라 변하는 상기 주요파라미터는 주어진 레이아웃내에서 가변적인 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  7. 제1항에 있어서,
    수평임계피처는 임계치수보다 대략 2배이상 더 큰 높이를 갖는 다각형상의 피처의 실질적으로 직사각형 부분을 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  8. 제1항에 있어서,
    수직임계피처는 임계치수보다 대략 2배이상 더 큰 너비를 갖는 다각형상의 피처의 실질적으로 직사각형 부분을 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  9. 다중노광 리소그래피이미징공정에 사용하기 위한 상보형 마스크패턴을 생성하기 위한 장치에 있어서,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처를 식별하는 수단;
    상기 복수의 피처들로부터 상기 수평임계피처에 수직인 방향으로 연장되는 수직임계피처를 식별하는 수단;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및/또는 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 수단;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 수단;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 수단;
    상기 주요파라미터를 토대로 상기 수평임계피처에 대한 제1차폐계획을 세우는 수단;
    상기 주요파라미터를 토대로 상기 수직임계피처에 대한 제2차폐계획을 세우는 수단;
    상기 수평임계피처, 상기 수직임계피처에 대한 상기 제2차폐계획 및 상기 에지수정계획에 의하여 수정된 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제1마스크패턴을 생성하는 수단;
    상기 수직임계피처, 상기 수평임계피처에 대한 제1차폐계획 및 상기 에지수정계획에 의하여 수정된 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제2마스크패턴을 생성하는 수단을 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하기 위한 장치.
  10. 다중노광 리소그래피이미징공정에 사용하기 위한 상보형 마스크패턴을 생성하는 방법에 있어서,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처 및 상기 수평임계피처에 수직인 방향으로 연장되는 수직임계피처를 식별하는 단계;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 단계;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 단계;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 단계;
    상기 수평임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수직임계피처에 대한 제1차폐계획과 상기 에지수정계획에 의하여 수정되는 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수평마스크패턴을 생성하는 단계;
    상기 수직임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수평임계피처에 대한 제2차폐계획과, 상기 에지수정계획에 의하여 수정되는 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수직마스크패턴을 생성하는 단계를 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 방법.
  11. 다중노광 리소그래피이미징공정에 사용하기 위한 상보형 마스크패턴을 생성하는 장치에 있어서,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처 및 상기 수평임계피처에 수직인 방향으로 연장하는 수직임계피처를 식별하는 수단;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 수단;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 수단;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 수단;
    상기 수평임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수직임계피처에 대한 제1차폐계획과 상기 에지수정계획에 의하여 수정된 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수평마스크패턴을 생성하는 수단;
    상기 수직임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수평임계피처에 대한 제2차폐계획과, 상기 에지수정계획에 의하여 수정된 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수직마스크패턴을 생성하는 수단을 포함하는 것을 특징으로 하는 상보형 마스크패턴을 생성하는 장치.
  12. 다중노광 리소그래피이미징공정에 사용하기 위한 상보형 마스크패턴에 대응하는 파일을 생성하도록 컴퓨터에 명령을 내리도록 수단이 기록되어 있는, 컴퓨터 판독가능한 기록매체를 포함하는 컴퓨터를 제어하는 컴퓨터프로그램을 기록한 기록매체에 있어서,
    상기 파일의 상기 생성은,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처를 식별하는 단계;
    상기 복수의 피처들로부터 상기 수평임계피처에 수직인 방향으로 연장하는 수직임계피처를 식별하는 단계;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및/또는 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 단계;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 단계;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 단계;
    상기 주요파라미터를 토대로 상기 수평임계피처에 대한 제1차폐계획을 세우는 단계;
    상기 주요파라미터를 토대로 상기 수직임계피처에 대한 제2차폐계획을 세우는 단계;
    상기 수평임계피처, 상기 수직임계피처에 대한 상기 제2차폐계획 및 상기 에지수정계획에 의하여 수정되는 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제1마스크패턴을 생성하는 단계;
    상기 수직임계피처, 상기 수평임계피처에 대한 제1차폐계획 및 상기 에지수정계획에 의하여 수정되는 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 제2마스크패턴을 생성하는 단계를 포함하는 것을 특징으로 하는 컴퓨터프로그램을 기록한 기록매체.
  13. 다중노광 리소그래피이미징공정에 사용하기 위한 상보형 마스크패턴에 대응하는 파일을 생성하도록 컴퓨터에 명령을 내리도록 수단이 기록되어 있는, 컴퓨터 판독가능한 기록매체를 포함하는 컴퓨터를 제어하는 컴퓨터프로그램을 기록한 기록매체에 있어서,
    상기 파일의 상기 생성은,
    레이아웃을 형성하는 복수의 피처들로부터 수평임계피처 및 상기 수평임계피처에 수직인 방향으로 연장되는 수직임계피처를 식별하는 단계;
    상기 수평임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역 및 상기 수직임계피처들 중의 하나가 상기 레이아웃의 또 다른 피처와 접촉하는 영역을 포함하는 상호연결영역을 식별하는 단계;
    상기 복수의 피처의 서로에 대한 근접성을 토대로 1세트의 주요파라미터를 정하는 단계;
    상기 주요파라미터를 토대로 각각의 상호연결영역에 대한 에지수정계획을 세우는 단계;
    상기 수평임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수직임계피처에 대한 제1차폐계획과 상기 에지수정계획에 의하여 수정되는 수평임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수평마스크패턴을 생성하는 단계;
    상기 수직임계피처와, 상기 주요파라미터에 의하여 정해지는, 상기 수평임계피처에 대한 제2차폐계획과, 상기 에지수정계획에 의하여 수정되는 수직임계피처를 포함하는 상기 상호연결영역을 컴파일링하여 수직마스크패턴을 생성하는 단계를 포함하는 것을 특징으로 하는 컴퓨터프로그램을 기록한 기록매체.
  14. 제1항 내지 제8항 및 제10항 중의 어느 한 항에 있어서,
    상기 다중노광 리소그래피이미징공정은 각각 쌍극 조명구성을 사용하는 2개의 연속적인 이미징단계를 포함하는 것을 특징으로 하는 방법.
  15. 집적회로 디바이스제조방법에 있어서,
    (a) 적어도 부분적으로는 방사선감응재의 층으로 덮인 기판을 제공하는 단계;
    (b) 방사선시스템을 사용하여 방사선의 투영빔을 제공하는 단계;
    (c) 패턴닝 수단을 사용하여 투영빔의 단면에 패턴을 부여하는 단계;
    (d) 방사선감응재층의 타겟부상에 방사선의 패터닝된 빔을 투영하는 단계를 포함하여 이루어지며,
    (c)단계 및 (d)단계는 제1패턴을 가지고 첫번째 수행된 다음에 제2패턴을 가지고 두번째로 수행되며, 상기 제1패턴 및 제2패턴은 제1항 내지 제8항 및 제10항 중의 어느 한 항에 따른 방법을 사용하여 생성되는 것을 특징으로 하는 집적회로 디바이스제조방법.
KR1020020067960A 2001-11-05 2002-11-04 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치 KR100585478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/985,621 2001-11-05
US09/985,621 US6553562B2 (en) 2001-05-04 2001-11-05 Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques

Publications (2)

Publication Number Publication Date
KR20030038419A KR20030038419A (ko) 2003-05-16
KR100585478B1 true KR100585478B1 (ko) 2006-06-02

Family

ID=25531646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067960A KR100585478B1 (ko) 2001-11-05 2002-11-04 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치

Country Status (5)

Country Link
US (1) US6553562B2 (ko)
EP (1) EP1308780B1 (ko)
JP (1) JP3645242B2 (ko)
KR (1) KR100585478B1 (ko)
DE (1) DE60208639T2 (ko)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060039A (ja) * 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
JP4171647B2 (ja) 2001-11-28 2008-10-22 エーエスエムエル マスクツールズ ビー．ブイ． プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
US6668367B2 (en) * 2002-01-24 2003-12-23 Nicolas B. Cobb Selective promotion for resolution enhancement techniques
DE60306438T2 (de) 2002-03-25 2007-01-04 Asml Masktools B.V. Verfahren und Vorrichtung zur Zerlegung von Halbleiter-Bauelementmustern in Phasen- und Chromregionen für chromfreie Phasenlithographie
CN100338528C (zh) * 2002-03-25 2007-09-19 Asml蒙片工具有限公司 利用双极照明进行基于规则的栅极缩小的方法和装置
US7035446B2 (en) 2002-05-22 2006-04-25 Lsi Logic Corporation Quality measurement of an aerial image
WO2003102696A2 (en) 2002-05-29 2003-12-11 Massachusetts Institute Of Technology A method for photolithography using multiple illuminations and a single fine feature mask
US7043711B2 (en) * 2002-06-26 2006-05-09 Polar Semiconductor, Inc. System and method for defining semiconductor device layout parameters
TWI272448B (en) 2002-07-26 2007-02-01 Asml Masktools Bv Orientation dependent shielding for use with dipole illumination techniques
US6775818B2 (en) * 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
SG137657A1 (en) 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP4296943B2 (ja) * 2003-01-28 2009-07-15 ソニー株式会社 露光用マスクの製造方法および露光方法ならびに３次元形状の製造方法
JP2006519480A (ja) * 2003-02-27 2006-08-24 ザ ユニバーシティ オブ ホンコン 回路性能向上のための多重露光方法
JP2004354605A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体設計レイアウトパタン生成方法および図形パタン生成装置
JP2005003996A (ja) * 2003-06-12 2005-01-06 Toshiba Corp フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
JP4520787B2 (ja) * 2003-06-30 2010-08-11 エーエスエムエル マスクツールズ ビー．ブイ． 半波長以下リソグラフィ模様付けの改良型散乱バーｏｐｃ適用方法
JP2005258387A (ja) 2003-07-29 2005-09-22 Sony Corp 露光用マスクおよびマスクパターンの製造方法
JP2005114922A (ja) * 2003-10-06 2005-04-28 Canon Inc 照明光学系及びそれを用いた露光装置
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US7378849B2 (en) * 2003-10-07 2008-05-27 Sra International, Inc. Method and apparatus for obtaining spatial information and measuring the dielectric constant of an object
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법
JP2005202102A (ja) * 2004-01-15 2005-07-28 Fujitsu Ltd 露光用マスク及びそのパターン補正方法並びに半導体装置の製造方法
US7384725B2 (en) * 2004-04-02 2008-06-10 Advanced Micro Devices, Inc. System and method for fabricating contact holes
US7165233B2 (en) * 2004-04-12 2007-01-16 Nanya Technology Corp. Test ket layout for precisely monitoring 3-foil lens aberration effects
US6960775B1 (en) * 2004-04-13 2005-11-01 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method and device manufactured thereby
US7448012B1 (en) * 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7799517B1 (en) 2004-08-31 2010-09-21 Globalfoundries Inc. Single/double dipole mask for contact holes
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7517642B2 (en) * 2004-12-30 2009-04-14 Intel Corporation Plane waves to control critical dimension
DE102005003185B4 (de) * 2005-01-19 2006-11-02 Infineon Technologies Ag Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende
DE102005003183B4 (de) * 2005-01-19 2011-06-16 Qimonda Ag Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
DE602006014319D1 (de) * 2005-04-12 2010-07-01 Asml Masktools Bv Verfahren und Programmprodukt zur Durchführung von Doppelbelichtungslithografie
US7310797B2 (en) * 2005-05-13 2007-12-18 Cadence Design Systems, Inc. Method and system for printing lithographic images with multiple exposures
US7528934B2 (en) * 2005-05-16 2009-05-05 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060256311A1 (en) * 2005-05-16 2006-11-16 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4425239B2 (ja) * 2005-05-16 2010-03-03 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置およびデバイス製造方法
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
CN101228527B (zh) * 2005-05-20 2011-03-23 凯登斯设计***有限公司 有制造意识的ic设计处理和有设计意识的ic制造处理
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7313777B1 (en) * 2005-08-01 2007-12-25 Advanced Micro Devices, Inc. Layout verification based on probability of printing fault
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7749662B2 (en) 2005-10-07 2010-07-06 Globalfoundries Inc. Process margin using discrete assist features
US7560199B2 (en) * 2005-10-20 2009-07-14 Chartered Semiconductor Manufacturing Ltd. Polarizing photolithography system
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
EP1843202B1 (en) 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
JP2007317921A (ja) * 2006-05-26 2007-12-06 Toshiba Corp リソグラフィ・シミュレーション方法及びプログラム
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7794921B2 (en) * 2006-12-30 2010-09-14 Sandisk Corporation Imaging post structures using x and y dipole optics and a single mask
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
WO2008086827A1 (en) 2007-01-16 2008-07-24 Carl Zeiss Smt Ag Projection exposure method and projection exposure system therefor
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7926000B2 (en) * 2007-03-08 2011-04-12 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing dipole multiple exposure
US8028253B2 (en) * 2007-04-02 2011-09-27 Synopsys, Inc. Method and apparatus for determining mask layouts for a multiple patterning process
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7684040B2 (en) * 2007-06-07 2010-03-23 Macronix International Co., Ltd. Overlay mark and application thereof
US20090135390A1 (en) * 2007-11-26 2009-05-28 Advanced Micro Devices, Inc. Lithographic alignment marks
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
CN101587293B (zh) * 2008-05-23 2014-07-09 立锜科技股份有限公司 用于降低金属栓塞碟化的光罩、孔布局及方法
JP5599395B2 (ja) 2008-07-16 2014-10-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8069423B2 (en) * 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices
US7674703B1 (en) 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
JP5665398B2 (ja) * 2009-08-10 2015-02-04 キヤノン株式会社 生成方法、作成方法、露光方法、デバイスの製造方法及びプログラム
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9019468B2 (en) * 2010-09-30 2015-04-28 Georgia Tech Research Corporation Interference projection exposure system and method of using same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8793626B2 (en) * 2012-03-23 2014-07-29 Texas Instruments Incorporated Computational lithography with feature upsizing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255168B2 (ja) * 1991-02-28 2002-02-12 株式会社ニコン 露光方法及びその露光方法を用いたデバイス製造方法、及び露光装置
EP0564438A1 (de) * 1992-03-30 1993-10-06 IMS Ionen Mikrofabrikations Systeme Gesellschaft m.b.H. Teilchen-, insbes. ionenoptisches Abbildungssystem
US5472814A (en) * 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
KR0164076B1 (ko) * 1995-09-29 1999-02-01 김주용 반도체 소자의 미세패턴 형성방법
US5858580A (en) * 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5807649A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5973771A (en) * 1997-03-26 1999-10-26 International Business Machines Corporation Pupil imaging reticle for photo steppers
WO2000025181A1 (fr) * 1998-10-23 2000-05-04 Hitachi, Ltd. Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
DE19937742B4 (de) * 1999-08-10 2008-04-10 Infineon Technologies Ag Übertragung eines Musters hoher Strukturdichte durch multiple Belichtung weniger dichter Teilmuster
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6503666B1 (en) * 2000-07-05 2003-01-07 Numerical Technologies, Inc. Phase shift masking for complex patterns
US6661015B2 (en) * 2000-09-15 2003-12-09 Ims-Ionen Mikrofabrikations Systeme Gmbh Pattern lock system
EP1255162A1 (en) * 2001-05-04 2002-11-06 ASML Netherlands B.V. Lithographic apparatus

Also Published As

Publication number Publication date
KR20030038419A (ko) 2003-05-16
EP1308780B1 (en) 2006-01-11
DE60208639D1 (de) 2006-04-06
US20020166107A1 (en) 2002-11-07
JP3645242B2 (ja) 2005-05-11
EP1308780A3 (en) 2004-01-14
JP2003162042A (ja) 2003-06-06
DE60208639T2 (de) 2006-07-13
US6553562B2 (en) 2003-04-22
EP1308780A2 (en) 2003-05-07

Similar Documents

Publication Publication Date Title
KR100585478B1 (ko) 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치
KR100592580B1 (ko) 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치
KR100899359B1 (ko) 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
US8495529B2 (en) Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
US7523438B2 (en) Method for improved lithographic patterning utilizing optimized illumination conditions and high transmission attenuated PSM
KR100566151B1 (ko) 무크롬 상 리소그래피를 이용하여 상 및 크롬영역으로반도체디바이스패턴을 분해하는 방법 및 장치
EP1164432A1 (en) Optical proximity correction method utilizing serifs having variable dimensions
KR20040010408A (ko) 자동 광근접성보정(ｏｐｃ) 규칙 생성방법
KR20040023784A (ko) 풀칩 cpl 제조를 위한 cd 선형제어를 달성하는 방법
KR20050043714A (ko) 프로세스 관용도를 향상시키기 위한 마스크 패턴의 투과율튜닝을 수행하는 방법
JP5191464B2 (ja) リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク
EP1467256A1 (en) Device manufacturing method and mask set for use in the method
TWI279648B (en) Method and apparatus for generating complementary mask patterns for use in a multiple-exposure lithographic imaging process, computer program product for controlling a computer, and integrated circuit device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee