JP3645242B2 - ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 - Google Patents

ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 Download PDF

Info

Publication number
JP3645242B2
JP3645242B2 JP2002355959A JP2002355959A JP3645242B2 JP 3645242 B2 JP3645242 B2 JP 3645242B2 JP 2002355959 A JP2002355959 A JP 2002355959A JP 2002355959 A JP2002355959 A JP 2002355959A JP 3645242 B2 JP3645242 B2 JP 3645242B2
Authority
JP
Japan
Prior art keywords
critical
features
vertical
horizontal
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002355959A
Other languages
English (en)
Other versions
JP2003162042A (ja
Inventor
カボディエチ ルイジ
アンドレス トーレス ロブレス ファン
フベルトゥス ファン オス ロデウィユク
Original Assignee
アスムル マスクツールズ ビー.ブイ.
エイエスエムエル ネザランドズ ベスローテン フエンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アスムル マスクツールズ ビー.ブイ., エイエスエムエル ネザランドズ ベスローテン フエンノートシャップ filed Critical アスムル マスクツールズ ビー.ブイ.
Publication of JP2003162042A publication Critical patent/JP2003162042A/ja
Application granted granted Critical
Publication of JP3645242B2 publication Critical patent/JP3645242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70125Use of illumination settings tailored to particular mask patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、フォトリソグラフィに係わり、特にダイポール照明技術と共に使用されるマスクレイアウトの生成に関するものである。加えて、本発明は、投影放射ビームを得るための放射系と、投影ビームにパターン付けするのに役立つマスクを保持するマスクテーブルと、基板を保持する基板テーブルと、パターン付けされた投影ビームを基板のターゲット部分に投影するシステムとを含むリソグラフィ装置を使用してデバイスを製造する方法に関するものである。
【0002】
【従来の技術】
リソグラフィ投影装置(用具)は、例えば集積回路(ICs)の製造に使用できる。その場合、マスクはICの個々の層に対応する回路パターンを有しており、該パターンが、放射線感受性材料(レジスト)層で被覆された基板(シリコンウェーハ)上のターゲット部分(例えば1つ以上のダイを含む)に結像される。概して、単一のウェーハは、隣接する複数ターゲット部分全体のネットワークを含み、該ターゲット部分が投影系によって1度に1つづつ順次照射される。ある型のリソグラフィ投影装置では、ターゲット部分が一括照射され、ターゲット部分に全マスクパターンが一括露光される。この種の装置は、普通、ウェーハステッパーと呼ばれる。通常、ステップ&スキャン装置とよばれる別の装置では、各ターゲット部分が、所定の基準方向(「走査方向」)でマスクパターンを投影ビーム下で漸次走査することにより照射される一方で、同時に、前記方向で平行または逆平行に基板テーブルが走査される。概して、投影系は倍率M(ほぼ<1)を有しているので、基板テーブルが走査される速度Vは、マスクテーブルが走査される速度のM倍となる。ここに説明したリソグラフィ装置に関するこれ以上の情報は、例えばUS6,046,792から得ることができ、該特許はここに引用することで本明細書に取入れられることとする。
【0003】
リソグラフィ投影装置を使用する製造工程では、マスクパターンが、放射線感受材料層(レジスト)によって少なくとも部分的に被覆された基板上に転写される。この転写段階の前に、基板は、例えばプライミング、レジスト塗布、ソフトベイク等の種々の処理を受ける。露光後、基板は、別の処理、例えば露光後焼き締め(PEB)、現像、ハードベイク、転写された形状特徴の測定/検査等を受ける。この一連の手続きは、デバイス、例えば集積回路の個別層にパターン付けする基礎として行われる。パターン付けされた層は、次にエッチング、イオン注入(ドーピング)、金属化、酸化、化学/機械式研磨等の処理を受けるが、これらはすべて、個別層を仕上げるためのものである。数層が必要な場合は、新しい各層について、すべての処理またはその変形が反復される。場合によっては、複数デバイスが基板(ウェーハ)上に配列される。それらのデバイスは、例えばダイシングまたはソーイング等の技術により互いに分離される。その後で、個々のデバイスがキャリア上に取り付けられ、ピンに接続される等の処理を受ける。これらの処理についてのこれ以上の情報は、例えばピーター・ヴァン・ザント著「マイクロチップの製造−半導体加工処理便覧」(Microchip Fablication:A Practical Guide to Semiconductor Processing)(第3版、マグロウヒル出版社1997年刊、ISBN 0−07−067250−4)参照のこと。該著作の記載は、ここに引用することにより、本明細書に取り入れられる。
【0004】
リソグラフィ装置には、2つ以上の基板テーブル(および/または2つ以上のマスクテーブル)を有する種類のものがある。そのような「多ステージ」の装置では、付加テーブルが平行段階で使用されるか、または準備段階が1つ以上のテーブルで行われる一方、1つ以上の他のテーブルで露光が行われる。例えばUS5,969,441およびWO98/40791には、2ステージのリソグラフィ装置が記載されており、該明細書は、ここに引用することで本明細書に取り入れられるものとする。
既述のフォトリソグラフィ・マスクは、シリコンウェーハ上に設けられる回路成分に対応する幾何的パターンを含んでいる。該マスクを造るのに使用されるパターンは、キャド(CAD−computer aided design)プログラムを使用して生成され、この処理は、しばしばEDA(electronic design automation)と呼ばれる。大半のキャドプログラムは、機能マスクを作成するために、1組の予め決められた設計規則に従う。該設計規則により、処理および設計に制限が加えられる。例えば設計規則には、複数回路デバイス(例えばゲート、キャパシタ等)間の空白公差または相互接続線が決められ、それにより、複数の回路デバイスまたは線が、望ましくない相互作用を生じないように保証されている。
【0005】
もちろん、集積回路製造の目標の1つは、ウェーハ上に(マスクを介して)原回路設計を忠実に転写することである。別の目標は、出来る限り、半導体ウェーハの実状態を使用することである。しかし、集積回路の寸法が小さくなり、その密度が増すにつれて、対応マスクパターンのCD(臨界寸法)が、光学露光装置の解像限界に近づいて行く。露光装置の解像度は、露光装置がウェーハ上に反復露光できる最小形状特徴と定義される。多くの進んだ集積回路設計の臨界寸法は、従来の露光装置の解像度に束縛されることが多い。
更に、マイクロエレクトロニクス構成素子の場合のマイクロプロセッサ速度、メモリパッキング密度、電力消費の低減等にかかわる不断の改善は、半導体デバイスの種々の層にパターンを転写し形成するリソグラフィ技術の能力に直接に関連している。従来の技術の場合、臨界寸法のパターン付けに要する波長は、利用可能な光源の波長を大幅に下回っている。例えば248nmの現在の生産波長は、100nm以下の臨界寸法でのパターン付けを強いられる。この工業上の傾向は、半導体国際ロードマップ(ITRS 2000)に記されているように、今後5〜10年は続き、恐らくは加速されるだろう。
【0006】
解像度を改善する一方、許容できる処理の範囲や堅固さを維持することを目指すリソグラフィ方法は、解像度増強技術(RET−Resolution Enhancement Techniques)として分類され、極めて広範囲の用途を有している。例えば光源補正(例えばオフ・アクシス照明)、光の干渉現象を利用した特殊マスクの使用(例えば減衰位相偏移マスク、交番位相偏移マスク、その他)、マスクレイアウト補正(例えば光学式近接補正)。
オフ・アクシス照明形式では、図1に示すように、焦点範囲および像のコントラストの増大が、パターンの空間周波数の1次数の少なくとも1つを捉えることにより達せられる。図1に示すように、通常のオフ・アクシス照明システムは、部分的に、光源11、マスク12、レンズ13、フォトレジストを塗布されたウェーハ14を含んでいる。ダイポール照明では、理論無限コントラストでの2ビーム結像の条件を造出するために、光源は2極に制限される。図2は、ダイポール式結像の基本原理を示している。図示のように、ダイポール結像システムは、部分的にダイポール開口16(または他のダイポール発生装置、例えば適当な回折光学素子)、集光レンズ17、マスク18、投影系(レンズ)19、ウェーハ20を含んでいる。ダイポール開口16は、種々の形状および配向、例えば「垂直」、「水平」、何らかの所定角度のいずれかの配向を有している。これに関連して本明細書(請求の範囲を含む)を通して使用される「垂直」、「水平」の用語は、例えば局所的な座標系のY方向およびX方向に沿って得られる、幾何的パターン平面内での1組の直交方向を言う。図3の(a)〜(h)には、種々の寸法および形状のダイポール開口16が示されている。ダイポール式照明概念の詳細な説明は、例えば台湾特許出願第89119139号(P−0153.030−TW)に開示されている。
【0007】
ダイポール式照明が使用される場合、解像度は、極の配向軸に対し直角の配向を有する幾何的パターンに対してのみ強化される。例えば「水平」ダイポールは、サブ解像度の「垂直」線または間隙のパターン付けを可能にする。水平、垂直両方の臨界パターンを含むレイアウト用に、通常、ダイポールを適用するさいは、各露光に1つづつの2つの直交ダイポール光源による2つの露光が必要になる。したがって、一般化された電子設計レイアウトの臨界層のパターニング用にダイポール照明を採用するには、2つのマスクレイアウトの生成が必要であり、その場合、直交する形状特徴が適宜に区分される。しかし、この区分が種々の問題を生じさせる。
より詳しく言えば、ウェーハ上に目標パターンを正確に転写するためには、「交差」区域または「相互結合」区域(例えば、垂直方向に位置する形状特徴が水平方向の形状特徴と交差する区域/箇所)を同定し、補償する必要がある。例えば、プリントされる所与のレイアウトのすべての垂直形状特徴が、「垂直マスク」に含まれ、かつプリントされるすべての水平形状特徴が、「水平マスク」に含まれている場合、垂直形状特徴と水平形状特徴との交差区域は、事実上2度プリントされ、このことにより、おそらく原設計レイアウトからの望ましくないずれが生じる結果になる。
したがって、ウェーハ上に目標パターンを正確に転写するためには、直交形状特徴間の「交差」区域を補償するダイポール照明技術と共に利用できるマスクレイアウト生成方法が必要である。
【0008】
【発明が解決しようとする課題】
前記必要を解決する努力において、本発明の1つの目的は、互いに接触する形状特徴により生じる「交差」区域を明らかにし補償するダイポール照明技術と共に利用できるマスクレイアウト生成方法を得ることである。
【課題を解決する手段】
より具体的には、本発明の一実施例により、ダイポール式照明処理に使用するための相補的なマスクパターンを生成する方法が得られ、該方法には、
(a) レイアウトを構成する複数の形状特徴から水平の臨界形状特徴と垂直の臨界形状特徴とを同定する段階と、
(b) 相互結合区域を同定する段階とが含まれ、該相互結合区域は、前記水平の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域、および/または前記垂直の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域を含んでおり、更に、
(c) 前記複数形状特徴相互の近接に基づいて1組の主パラメータを定義する段階と、
(d) 前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する段階と、
(e) 前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより水平マスクパターンを生成する段階とが含まれ、前記第1遮蔽計画が前記主パラメータにより定義され、
(f) 前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正される垂直臨界形状特徴を内包する前記相互結合区域とを編集することで垂直マスクパターンを生成する段階が含まれ、前記第2遮蔽計画が前記主パラメータによって定義される。
【0009】
本明細書では集積回路の製作に本発明を使用する場合について、特に説明するが、本発明は、言うまでもなく、他の用途に使用することも可能である。例えば、集積光学システム、磁区メモリ用の案内パターンおよび検出パターン、液晶表示パネル、薄膜磁気ヘッド、その他に使用できる。当業者には、それらの他の用途との関連では、本明細書での用語「レチクル」、「ウェーハ」、「ダイ」が、より一般的な用語「マスク」、「基板」、「ターゲット部分」に、それぞれ置き換え可能であることが理解されよう。
本明細書では、「放射線」、「ビーム」の用語は、紫外線(例えば365、284、193、157、126各nmの波長を有する)やEVU(5〜20nmの波長を有する極端紫外線)を含むあらゆる種類の電磁放射線を包含する意味で使用されている。
【0010】
本明細書で使用されるマスクの語は、包括的に、入射ビーム横断面に、基板ターゲット部分に形成されるパターンに対応するパターンを付与するパターニング素子を意味するものと広く解釈されたい。また「ライトバルブ」の語も、それに関連して使用できる。それらの他のパターニング素子の例には、古典的なマスク(透過性または反射性マスク、バイナリマスク、位相偏移マスク、ハイブリッドマスク、その他)に加えて、その他のパターニング素子、すなわちプログラム可能なミラー配列やプログラム可能なLCD配列が含まれる:
a) プログラム可能なミラー配列。この素子の一例は、粘弾性制御層と反射面とを有するマトリクスアドレス可能な表面である。この種の素子の背後の基本原理は、入射光が、反射面の(例えば)アドレス区域では回折光として反射され、非アドレス区域では、非回折光として反射されることである。適当なフィルタを用いて、前記非回折光は反射ビームから除去し、回折光のみを残すことができる。このようにして、ビームは、マトリクスアドレス可能な表面のアドレスパターンにしたがってパターン付けされる。必要なマトリクスアドレス作業は、適当な電子装置を用いて行うことができる。このミラー配列に関するこれ以上の情報は、例えば米国特許第5,296,891号および第5,523,193号から知ることができ、該特許は、ここに引用することで本明細書に取り入れられるものとする。
b) プログラム可能なLCD配列。この構成の例は、米国特許第5,229,872号に記載されており、該特許は、ここに引用することで本明細書に取り入れられるものとする。
【0011】
本発明の方法は、先行技術にまさる重要な利点を有している。例えば本発明により、ウェーハ上に目標パターンを正確に転写できるように、複数形状特徴間の「交差区域」を自動式に補正するダイポール照明技術を使用して相補的なマスクレイアウトを生成する簡単な方法が得られる。更に、本発明は、マスク設計者にOPC(光学式近接効果補正)を実施する付加的な装置を与える。
本発明の付加的な利点は、当業者には、本発明の実施例についての以下の詳細な説明により明らかとなろう。
本発明自体は、そのほかの目的および利点と共に、以下の詳細な説明および添付図面を参照することで、より良く理解されよう。
【0012】
【発明の実施の形態】
周知のように、従来技術による電子設計レイアウトは、種々の相対配向(例えば水平、垂直、45度、30度、その他)で配置された数億から数十億の多角形形状特徴で造られている。実際のダイポールの具体例では、2組の直交ダイポール光源が使用されており、したがって、臨界形状特徴のパターニングは、対応する相補的な配向に制限される。例えば、2組の水平−垂直のダイポールが使用される場合、垂直−水平(それぞれの)臨界パターンのみが実際に転写され、プリントされる。既述のように、図3の(a)〜(h)には通常のダイポール光源が示されている。
ダイポール照明光源は、次の4つのパラメータを利用することで完全に特徴づけられる:
1) 極の配向: 水平/垂直
2) 内径: σin
3) 外径: σout
4) 極の角度: θ(または全体の形状に対する極の延び)。
【0013】
本発明によれば、マスクレイアウトの生成処理の第1段階は、目標設計レイアウトの多角形パターンを、次の3群の1つに分類することである:
(a) 水平臨界(HC)
(b) 垂直臨界(VC)
(c) 非水平、非垂直臨界(NC)
水平臨界形状特徴は、何らかの多角形の事実上長方形部分であり、該長方形部分の「高さ」は、最小臨界寸法(CD)のほぼ2倍以上である。同様に、垂直臨界形状特徴も、何らかの多角形の事実上長方形部分であり、該長方形部分の「幅」は、最小CDのほぼ2倍以上である。ここで使用する「高さ」および「幅」の用語は、前記「垂直」、「水平」それぞれの方向での形状特徴の幾何的な延びを言う。前記寸法が最小CDを上回るのに要する値は可変であり、利用されるリソグラフィ工程と具体的な用途との関数であることに注意する。CDのほぼ2倍以上という前記規定は一般規定である。しかし、本発明を最小CDの2倍を下回る幅と高さを有する垂直形状特徴と寸法形状特徴にそれぞれ適用することで、プリント成績が改善される状況が存在する。臨界形状特徴を定義する別の方法は、縦横比によるものである。例えば、臨界形状特徴を2倍以上の縦横比に対応するものとして定義することは、臨界形状特徴がCDの少なくとも2倍の長さを有すると述べることに相応する。
【0014】
すべてのHC形状特徴とVC形状特徴とを同定した後、すべての残りの形状特徴はNC形状特徴として定義される。図4は、HC形状特徴22とVC形状特徴23とから成る(メモリ様)設計レイアウトの一部を示すものである。NC形状特徴24も存在する。
以下の説明では、「クリア−フィールド」マスクと「ダーク−フィールド」マスクとを区別するための標準リソグラフィ慣習が採用される。レイアウトパターンは、クリア−フィールドマスクの不透明(すなわちクロム)部分を形成する一方、ダーク−フィールドマスクの開放(すなわちガラス)部分を形成する。通常、クリア−フィールドマスクは、陽画用レジスト(すなわちDUV放射線を照射した場合に可溶性になるレジスト)のパターニングに使用される一方、ダーク−フィールドマスクは、陰画用レジスト(すなわちDUV放射線を照射した場合に不溶性になるレジスト)のパターン付けに使用される。陽画用レジストの場合、HC形状特徴のパターニング時にはVC形状特徴を保護し、またその逆を行うためには、何らかの「遮蔽」が必要になる。次の方法は、クリア−フィールド、ダーク−フィールド両方のマスクに適用可能である。
【0015】
前述のように、ダイポール式照明をリソグラフィに使用するには、(その最も一般的な実施例では)相補的な極配向による2マスク露光が必要である。2マスクの生成には、図5の(a)および(b)に示すように、HC形状特徴22をVC形状特徴23から分離する必要がある。特に図5の(a)は、図4に示した設計からHC形状特徴とNC形状特徴とを除去して、VC形状特徴23(すなわちVマスク)を示したものである。同じように、図5の(b)は、図4に示した設計からVC形状特徴23とNC形状特徴24を除去して、HC形状特徴22(Hマスク)を示している。図4のNC形状特徴は、水平と垂直の形状特徴上に方形形状特徴として現れているが、VマスクまたはHマスクには示されていない。加えて、HC形状特徴22、VC形状特徴23いずれも、NC形状特徴24の箇所で途切れて(つまり不連続になって)はいない。
【0016】
図4に示したレイアウトで生成されるVマスクとHマスク用の相補的な遮蔽の例は、図6の(a),(b)に示されている。NC形状特徴は、用途に応じてどちらかの、または両方のマスクに配置される。図6の(a)は、Vマスクに対応している。図示のように、Vマスク内では、HC形状特徴22が遮蔽され、VC形状特徴23とNC形状特徴24とは、両方とも遮蔽されていず、VCとNCの形状特徴がプリントされるようになっている。同じように、Hマスクに対応する図6の(b)では、VC形状特徴23は遮蔽されているが、HC形状特徴22は、プリントできるように、遮蔽されてはいない。NC形状特徴は、またHマスク内にも存在する。通常、NC形状特徴は、VマスクにもHマスクにも含めることが可能だが、一方のマスクにだけ含めてもよい。
図4のレイアウト例では、VC形状特徴23とHC形状特徴22とは結合されていない(つまり相互結合されていない)。図7には、一般的な回路のより典型的なレイアウト(例えばプロセッサ論理様の回路)が示されている。図示のように、HC形状特徴22とVC形状特徴23との間には多くの交差部25または相互結合部があり、それらは、このレイアウトで容易に同定できる。図8の(a),(b)は、図7のレイアウトのVC形状特徴23とHC形状特徴22とを分離して示したものである。加えて、図9の(a),(b)では、図6の(a),(b)同様に、それぞれ、Vマスク内のHC形状特徴と、Hマスク内のVC形状特徴とが遮蔽されている。
【0017】
図4に示すように、VC形状特徴とHC形状特徴との相互結合部(または交差部)のないレイアウトの場合、相補的なVマスクとHマスクの設計に当たって、必要な遮蔽を決定することは比較的簡単である。しかし、レイアウトがVC、HCの形状特徴間の相互結合部を含む場合、VマスクとHマスクの設計は、著しく複雑になる。なぜなら、HC、VCの形状特徴が種々の仕方で重なっているため、HC、VCの形状特徴の正確な範囲を決定する特別な仕方が概して存在しないからである。本発明により、HC、VCの形状特徴間の相互結合部を有するマスクを含むレイアウトの場合に、VマスクとHマスクを生成する方法が得られる。この新規な方法により、目標レイアウトの再現が改善され、光学的近接効果に対処する別の手段が得られる。
【0018】
したがって、本発明の方法により、ダイポール式照明と関連して用いられる設計レイアウトのH−V分離が可能になる。より詳しくは以下で説明するが、この方法により、単一の原設計レイアウトから出発して、相補的な2個のマスク(VマスクとHマスク)から成る1組のマスクが生成される。各マスクは、所定配向での臨界形状特徴と、相補的配向に対する適当な遮蔽と、VCとHCの形状特徴の交差部(つまり相互結合部)での形状特徴の特定の幾何的形状補正とを含む。また、VマスクとHマスクは、他の種類の光学的近接効果補正(OPC)技術および/または解像度増強技術、例えば、散乱バー(scattering bars)、セリフ、ハンマヘッド、位相シフトその他(これらに限定はされないが)を含むことが許される。
本発明の一実施例を以下で説明する。該方法は以下の段階を含むが、該段階は記載の順序で行う必要はない。第1段階は、HC臨界形状特徴22である設計レイアウトの多角形パターンの事実上長方形部分の同定を含んでいる。既述のように、形状特徴がHC形状特徴か否かの決定は、例えば所定リソグラフィ処理/システムによって得られるCD等の予め決められた識別基準、および/または例えば縦横比、閾値の差、幅および高さの絶対値等の幾何的特殊識別基準に基づいて行われる。
【0019】
前記方法の第2段階は、VC形状特徴である設計レイアウトの多角形パターンの事実上長方形部分の同定を含んでいる。HC形状特徴の場合のように、VC形状特徴の同定は、例えば所定リソグラフィ処理/システムによって得られるCD等の予め決められた識別基準、および/または例えば縦横比、閾値差、幅および高さの絶対値等の幾何的特殊識別基準に基づいて行われる。既述のように、所与の形状特徴がHC形状特徴か否かを決定する規定の一例は、最小CDのほぼ2倍以上の高さを有する多角形は、HC形状特徴に分類されるということである。同じように、所与の形状特徴がVC形状特徴か否かを決定する規定の一例は、最小CDのほぼ2倍以上の幅を有する多角形は、VC形状特徴に分類されるということである。既述の最小寸法要求の理由は、本発明の方法により、形状特徴の幅(または高さ)が拡大または減少する結果になった場合に、該方法が有効であるためには、形状特徴が、CDより大きい一定最小幅(または高さ)を有していなければならないからである。
【0020】
本発明の方法の第3段階は、多角形パターンの相互結合部(ITC)の同定(すなわちレイアウトの交差部分でのエッジまたはエッジの部分、または多角形の部分の同定)を含んでいる。通常、HC形状特徴に接触するVC形状特徴のどこかの部分(またその逆の部分)は、相互接続部(ITC)を構成している。また、VC形状特徴またはHC形状特徴がNC形状特徴に接触する場合、通常、その区域はITC部として処理される。VC形状特徴、HC形状特徴、ITC形状特徴が同定されると、レイアウトの残りの部分は、非臨界(NC)部分と同定される。本発明の好適実施例では、すべての相互結合部が処理される。しかし、所与の相互結合部の場合、処理をゼロとすることが可能であり、その結果、該相互結合部には何ら変更はなされない。
次に、既に定義したHC、VC、ITC各カテゴリーでの各形状特徴について、リソグラフィ環境または近接環境(近接クラスタPEiと呼ばれる)が定義されねばならない。言い換えると、各HC、VC、ITC形状特徴について、設計レイアウトを分析して、形状特徴が隣接要素に対しどのように位置付けられているかを検出せねばならない。所与の形状特徴に対する近接クラスタを検出する場合に含まれる項目には、例えば線/空隙比、ピッチ、左右隣接空隙、第1/第2最近接エッジ等が含まれる。設計の付加的態様は、所与の形状特徴に対する近接クラスタの検出時に考慮される。
【0021】
近接クラスタPEi(近接環境とも呼ばれる)が各形状特徴について定義されると、方法の次の段階は、各ITC形状特徴についてエッジ変更計画を生成する段階である。以下で、より詳細に説明するが、エッジ変更計画は、12のパラメータに基づく用途固有の規則に従うものである。該パラメータを以下で説明する。要約して言えば、所与のITC形状特徴(例えば垂直形状特徴と水平形状特徴との間の)に対するエッジ変更計画とは、所与の相互結合区域に対応する垂直形状特徴のVマスク部分と、所与の相互結合区域に対応する水平形状特徴のHマスク部分とを、どのように調整するかを詳述するものである。それによって、結果として得られる相互結合区域は、VマスクとHマスク双方のプリントのさい、原設計レイアウトの正確な再現となる。
【0022】
次の段階は、ITC形状特徴用のエッジ変更計画生成に利用されたものと同じ用途固有の規則に基づいて、VC形状特徴とHC形状特徴に対する相補的な遮蔽計画を生成する段階である。言い換えると、VC形状特徴のプリント用Vマスクの生成時には、用途固有の規則が、各HC形状特徴に必要な遮蔽を決定するのに利用される。同様に、HC形状特徴のプリント用Hマスクの生成時には、用途固有の規則が、各VC形状特徴に必要な遮蔽を決定するのに利用される。
方法の次の段階は、VマスクおよびHマスクの生成である。Vマスクは、VC形状特徴、エッジ変更計画を施されるITC形状特徴の垂直部分、遮蔽されたHC形状特徴を組み合わせることにより生成される。同じように、Hマスクは、HC形状特徴、エッジ変更計画を施されるITC形状特徴の水平部分、遮蔽されたVC形状特徴を組み合わせることで生成される。
VマスクとHマスクとが生成されると、レイアウトが、Vマスクの露光によりウェーハ上にプリントされ、次いで標準ダイポール照明技術によりHマスクが露光される。
【0023】
既述のように、エッジ変更計画は、VマスクとHマスク双方のITC区域を調整することで、ウェーハ上にプリントされる最終パターンが、原レイアウトの正確な再現となるようにする機能を有しており、該計画の基礎となるのが、所与の実施例の場合、主パラメータ(PPik)と呼ばれる1組の12の値である。該パラメータは、水平と垂直の形状特徴間の交差区域でのエッジ部分を制御するものである。言い換えると、該主パラメータは、形状特徴の所与のエッジをどのように変更すべきか(例えば左右上下への移動)の詳細を示すものである。以下で説明するように、12の主パラメータの値は、所与の形状特徴の特定の近接条件に応じて、また所与のリソグラフィ処理条件の変動に応じて変更される。形状特徴の幾何的形状変更のための12の主パラメータは次のとおりである:
Hマスクの変更:
LH:Hマスクに対する左側拡張
LH:Hマスクに対する左側低減
RH:Hマスクに対する右側拡張
RH:Hマスクに対する右側低減
LH:Hマスクに対する左側遮蔽
RH:Hマスクに対する右側遮蔽
Vマスクの変更:
LV:Vマスクに対する左側拡張
LV:Vマスクに対する左側低減
RV:Vマスクに対する右側拡張
RV:Vマスクに対する右側低減
LV:Vマスクに対する左側遮蔽
RV:Vマスクに対する右側遮蔽
【0024】
既述のように前記各パラメータの値は、近接クラスタの各変化や、選択したリソグラフィ処理条件の変動に応じて、変更される。更に、本発明は、前記12パラメータの部分組を利用して実施できる。言い換えると、12パラメータの内のいくつかを所与の変更計画に対しゼロの値を有するようにすることができる。所与の近接クラスタに対する主パラメータ値を決定する詳細な方法と、1組の一般的なリソグラフィ処理条件とを以下に示す。一般法則は:
Figure 0003645242
である。この式において、fikは(一般の場合)独立関数、λは光源の波長(例えば248nm、193nm、157nm等)、NAは投影レンズの開口数であり、照明は、ダイポール光源のσin,σout,θ(または他の等価の照明パラメータ)に依存し、CDは、ターゲットとされる臨界寸法等であり、ピッチは、対応形状特徴間の距離に対応する。
【0025】
図10の(a)〜(c)には、「T」字形のレイアウト形状特徴と、「T」字形レイアウト形状特徴を本発明の方法によりVマスクとHマスクとに分解した場合とが示されている。更に詳しく言えば、図10の(a)は、VマスクとHマスクとが生成される「T」字形形状特徴30の例を示している。「T」字形形状特徴は、水平臨界形状特徴31と垂直臨界形状特徴32とを有し、双方が交差してITC形状特徴33を形成している。形状特徴31,32双方とも「臨界的」と見なされるが、これは、形状特徴31の高さと形状特徴32の幅が双方とも、最小CDの2倍を超えるからである。図10の(b)は、本発明の方法により生成されたHマスクを示している。図10の(b)を見ると、Hマスクでは水平形状特徴31(すなわち「T」の頭の部分)が臨界的である。臨界的な水平形状特徴の高さは、主パラメータWLHおよびWRHの値により調整される。これらのパラメータは、形状特徴31に関連する近接クラスタと、利用されている所与のフォトリソグラフィシステムとの関数として決定される。パラメータWLHおよびWRHの値と他のすべてのパラメータとは、互いに独立しており、必ずしも等しくはない(すなわち、形状特徴の左側に対する調整は、形状特徴の右側に対する調整とは異なる)。Hマスクの垂直形状特徴32は、主パラメータSLHおよびSRHによって定義される遮蔽によって保護される。SLHおよびSRHの値は、垂直形状特徴32の遮蔽の範囲を定義し、前述のように、SLHおよびSRHは、形状特徴32に関連する近接クラスタと、利用されている所与のフォトリソグラフィシステムとの関数として決定される。最後に、交差区域33にDLHとDRHとにより定義されるノッチが生成される。該ノッチは、図10の(b)に示されるように、交差区域33でHマスクによりプリントされる面積を減少させる。
【0026】
次に図10の(c)を見ると、Hマスク同様、Vマスクでも垂直形状特徴32(すなわち「T」の垂直部分)は臨界的である。臨界的な垂直形状特徴幅は、主パラメータWLVおよびWRVの値により調整される。該パラメータは、形状特徴32に関連する近接クラスタと、利用されている所与のフォトリソグラフィシステムとの関数として決定される。またパラメータWLVおよびWRVの値と他のすべてのパラメータとは、互いに独立している。Vマスクの水平形状特徴31は、主パラメータSLVおよびSRVにより定義される遮蔽により保護される。SLVおよびSRVの値は、水平形状特徴31の遮蔽範囲を定義し、既述のように、形状特徴32に関連する近接クラスタと、利用されている所与のフォトリソグラフィシステムとの関数として決定される。最後に、DLVおよびDRVにより定義される別のノッチが、交差区域33に生成される。図10の(c)に示されているように、ノッチは、交差区域33のVマスクによってプリントされる面積を減少させる。
【0027】
既述の主パラメータによるHマスクとVマスクとの変更の結果、交差区域を含む原レイアウトは、標準ダイポール処理によるHマスクおよびVマスク露光時に正確に再現される。
HマスクおよびVマスクの最適変更(すなわち幅拡張、深さ拡張、遮蔽の各値)を定義する主パラメータの値を決定するには、多くの方法がある。その1つの手法は、正規化面積誤差(NAE)と呼ばれる係数の決定に関係する。
概して、所与の設計のパターンに対する正確さは、サブ−波長による処理が製作に使用される場合、臨界的となる。NAEは、事実上、臨界寸法(1次元での計測)のみを測定する従来の手法から2次元領域までの範囲である。
【0028】
NAEは、所与の設計面積にわたって「仕様を外れた面積」と定義できる。仕様を外れた面積と考えられるのは、占める範囲の不足をあらわす面積と、占める範囲の過剰をあらわす面積との双方である。異なる形状特徴35,36,37,38を示す図11は、「仕様を外れた面積」の意味を理解するのに役立つだろう。例えば、形状特徴35では、2つのコーナーのところに、占める範囲の過剰部分が見られる。ウェーハ上にプリントされたレイアウトは、原レイアウト設計からはみ出しているからである。形状特徴38には、占める範囲の不足による、仕様を外れた面積が見られる。NAEの計算時には、占める範囲の不足と過剰の双方が含まれる。既述のように、
NAE=(仕様を外れた全面積)/(全設計面積)
である。
【0029】
各組の処理条件がNAEの単一の値を有している。NAE計算は、また所与の設計内部の特定区域をターゲットにすることもできる。設計の特定区域へターゲットをしぼったNAE計算は、本発明によるVマスクとHマスクとの変更に使用される主パラメータの計算時に利用される。
より詳しく言えば、本発明の一実施例によれば、交差区域を含む臨界垂直および水平形状特徴の2*α内の区域のみが見本とされ、該区域のNAEが計算される。この場合、αは解像度に対応し、次の標準等式によって定義される:
α=(k1λ)/NA
この式において、k1は処理固有の定数、λは光源の波長であり、NAは投影レンズの開口数に等しい。
【0030】
NAE値に関する計算データは、CDデータをいわゆるボッスング・プロット(Bossung Plots)で描かれるのと同様の仕方で、集束露光マトリクス上に配置できる。集束露光マトリクスから導出される情報は、何らかの分解または高度のマスク処理(多重露光、交番位相シフトマスク、減衰位相シフトマスク、ダイポール分解、ピッチ分解)を要する所与のパターン設計のための最適リソグラフィパラメータ組を同定するのに利用される。
図12は、所与の設計にとって最適の処理条件組と考えられる区域を例示し、かつ最適の線量値および集束値から外れた場合、どのように結像が悪化するかを示したものである。パターンひずみマップである図12を見ると、最も濃い区域40が最適の処理条件組を定義する一方、外側区域41は、事実上結像を生じない処理条件を定義している。区域40と区域41との間の区域42、43、44は、区域40から離れるにつれて次第に悪化する処理条件を定義している。
【0031】
測定基準(例えば正規化面積誤差NAEまたは臨界寸法測定CD)が決まれば、所与の設計分解のための主パラメータ(すなわち拡張、深化、遮蔽)の最適の組み合わせを決定することが問題となる。図13は、別々の組の瞳孔形状と分解値では、図2のパターンひずみマップが、どのように変化して分解のロバスト(robust)さを示すかを示したものである。簡単に点検することで、または図13に示したマップから最大オーバーラップ処理ウインドーを計算することで、拡張、深化、遮蔽の各値の最良の組を推定できる。
図13を見ると、照明条件(例えば瞳孔形状、線量、集束等)が変化する間に、より「ロバスト(robust)な分解」によって、濃い区域が維持されている点が注目される。図13の分解4は、そのようなロバスト(robust)な分解を示している。これに対し、図13の分解1は、特定の狭い範囲の条件下では許容できるが、広い範囲の条件下では、最適ではない。したがって、ロバスト(robust)な分解とは、処理条件が目標/最適値から外れた場合、最小変化量を導入する分解である。
【0032】
最も「ロバスト(robust)な分解」を決定するためには、各分解の濃い区域の面積が計算され、どの分解が濃い区域の最大面積を含んでいるかが決定される。この実施例では、濃い区域は、0〜0.1の範囲でのNAEに対応する面積と定義される。所与の分解の濃い区域が大きければ大きいほど、NAEは小さい。理想は、NAEをゼロに等しくすることだろう。しかし、それは、処理上の制限のため不可能である。加えて、NAEは、各集束、露光、瞳孔形状の条件ごとに計算される。この実施例では、各マップがほぼ200NAE計算で作成される。
また、前記手法は、シミュレーションまたは実験に基づいており、その結果は、光学近接環境と実際の処理条件(膜の積層状態、レンズ収差、エッチング処理等)に応じて変化する点が注目される。
以上に述べた方法論に従えば、図14に示したような表を作成することができる。該表は、VマスクとHマスク双方のVC,HC,ITC各形状特徴の調整に利用される1組の最適近接パラメータを示している。近接パラメータのこれら出発値では、分解内に補助形状特徴がないことが仮定されている。
【0033】
図14を見ると、そこに設定されている出発値は、ノッチ型の区切り用に計算されているものである。加えて、調整値は、形状特徴が密、準密、準隔離、隔離いずれかの環境に位置しているか否か、また相互結合部が、2つの臨界形状特徴(C−C)間、臨界形状特徴/非臨界形状特徴(C−nC)間、2つの非臨界形状特徴(nC−nC)間のいずれかにあるかに依存する。更に、図14の値PS,PW,PDは、所与の形状特徴の遮蔽、拡張、低減を表している。
通常、生産に値する分解を有するためには、更に、OPCおよびレチクル増強技術を用いて、処理の最終収量を最大化する必要がある。しかし、前記方法を用いることにより可能になる1つのことは、最適値とあまり変わらない、したがってパターン転写の正確さとロバスト(robust)さを保証する初期パターン分解パラメータが導出されることである。
【0034】
更に、図14に設定された初期パラメータは、今日利用可能なあらゆる処理用の最適値を意図するものではまったくなく、むしろ、それらは、特定のダイポール分解用の最良の初期パラメータ組を決定するために使用する1処理方法の例である。
図10の(b),(c)のHマスクおよびVマスクの生成で実施された区切り形式は、交差区域周囲に形成されるノッチのため、「ノッチ型」と呼ばれる。しかし、WXYおよびDXYパラメータの適当な調整により、別の区切り形式も、図15の(b),(c)に示すように生成でき、該形式は、「トレンチ型」と呼ばれる。図15の(a)〜(c)を見ると、(a)には、HマスクとVマスクに分解される「T」字形形状特徴が示されている。しかし、DLHおよびDRHの調整により形成されたノッチを含む図10の(b)のHマスクと異なり、図15の(b)に示すHマスクでは、交差区域にトレンチが形成されるように、パラメータDLHおよびDLRが選択されている。同じように、図15の(c)に示すVマスクでは、主パラメータDLVおよびDRVの調整によって交差区域にトレンチが形成されている。
【0035】
既述のように、本発明は、12の主パラメータを利用することで、事実上どのような交差区域に対しても、HマスクおよびVマスクの調整に使用できる。例えば、図16の(a)〜(c)は、2重結合形状特徴の場合のノッチ型の区切りを示すものである。特に図16(a)は、VマスクとHマスクとに区切られる2重結合形状特徴を示している。結果として生じるHマスクは、図16の(b)に示すように、ノッチ51を有し、Vマスクは、図16の(c)に示すようにノッチ52を有している。図17の(a)〜(c)は、図16(a)に示したのと等しい2重結合形状特徴の区切りを示しているが、区切り形式がトレンチ型である点だけが異なっている。その結果、生じるHマスクとVマスクは、図17の(b),(c)に示すように、それぞれトレンチ53を有している。
【0036】
実際、どのような一般的な設計レイアウトに見られるどのような所与の形状でも、本発明の方法による12の主パラメータを使用して区切ることができる。図18の(a)〜(o)は、付加的な形状特徴例と、それらに対応するHマスクおよびVマスクとを示し、該マスクは、本発明の「ノッチ型」区切りを利用して生成されたものである。特に、図18の(a)、(d)、(g)、(j)、(m)は、区切られる形状特徴を示し、図18の(b)、(e)、(h)、(k)、(n)は、それぞれ対応するHマスクを示し、図18の(c)、(f)、(i)、(l)、(o)は、それぞれ対応するVマスクを示している。
また、図19の(a)〜(i)に示すようなハイブリッド型(例えばノッチとトレンチ)の区切り形式を実施することも可能である。特に、図19(a)、(d)、(g)は区切られる形状特徴を示し、図19の(b)、(e)、(h)は、それぞれ対応するHマスクを示し、図19の(C)、(F)、(I)は、それぞれ対応するVマスクを示している。
【0037】
これまでは、本発明の方法を、種々の単独の形状特徴を区切ることで説明して来たが、本発明の方法は、また所与の仕方で所与のピッチ比で交差する線や空間にも適用できる。例えば、図20の(a)〜(c)および図21の(a)〜(c)は、それぞれ7本の線の櫛形パターンのノッチ型とトレンチ型の区切りを示している。
本発明の使用の結果であるパターニングの性能/改善を評価するために、シミュレーション作業も行われた。図22の(a)〜(d)は、非最適近接パラメータを利用して結像面積シミュレーションを示したものである。図示のように、高解像度のパターニングが達せられても、著しいパターンのひずみ66が生じる。これに対し、個別の主パラメータ組(すなわち拡張、低減、遮蔽)の最適化により、図23の(a)、(b)に示すように、「T」字形形状特徴や十字形形状特徴の場合に、プリント性やパターン精度が改善される。また、線端の補正や付加的OPCの技術、例えばバーの散乱(scattering bars)が利用でき、かつ該技術は、図24に示すように、完全に製作可能な解決策を提供するものである。事実、主パラメータの選択は、またOPCを行うのにも利用できる。
【0038】
本発明のダイポール区切り方法は、キャリバCAD器具(メンター・グラフィクス社製)を使用して実施できる点が注目される。本発明の方法は、性能程度の異なる(計算速度やデータファイルサイズの観点から)他のどのCAD器具ででも実施することができる。キャリバ(Calibre)の選択は、完全なプログラミング環境(SVRFスクリプト言語)、GDSII設計レイアウトデータ用の極高速階層データベース管理、リソグラフィのシミュレーション等々の利用可能性、標準設計検証機能と統合されたOPCおよびORC(Optical Rule Checking)の技術によって動機づけられる。現在のところ、キャリバ環境は、総合的な、ダイポール式照明による結像解決策の一部として製造に使用されるダイポールソフトウエアの開発に適している。
【0039】
図25は、本発明の目的に沿って設計されたマスクと共に使用するのに適したリソグラフィ投影装置の略示図である。該投影装置は、
放射投影ビームPBを供給する放射系Ex,ILを含んでいる。この特定の事例では、放射系は放射線源LAを含んでいる。前記投影装置は、また、
第1対象テーブル(マスクテーブル)MTと、第2対象テーブル(基板テーブル)WTと、投影系(レンズ)PLとを含み、
前記第1対象テーブルMTが、マスクMAを保持するマスクホールダを備え、かつアイテムPLに対しマスクを精密位置決めするための第1位置決め装置に接続されており、
前記第2対象テーブルWTが、基板W(例えばレジスト塗布シリコンウェーハ)を保持する基板ホールダを備え、かつアイテムPLに対し基板を精密位置決めする第2位置決め装置に接続されており、
前記投影系PL(例えば屈折、反射、反射屈折の各光学系)が、基板Wのターゲット部分C(例えば1個以上のダイを含む)へ、マスクMAの照射部分を結像させる。
【0040】
図示のように、この投影装置は、透過型である(すなわち透過性マスクを有している)。しかし、概して、投影装置は、例えば反射型(反射性マスクを有する)であってもよい。あるいはまた、投影装置は、別種のパターニング装置をマスクの代わりに採用することもできる。それには、例えばプログラミング可能なミラー配列またはLCDマトリクスが含まれる。
放射線源LA(例えば水銀灯、エキシマレーザ、プラズマ放電の各線源)は、放射ビームを発生させる。このビームは、直接に、もしくは例えばビームエキスパンダEx等の状態調節装置を通過した後に、照明系(照明器)ILに供給される。照明器ILは、ビームの強度分配の半径方向外方および/または内方の範囲(普通、それぞれσ外方およびσ内方と呼ぶ)を設定する調節装置AMを含んでいる。加えて、照明器は、概して、種々の他の構成部品、例えばインテグレータINや集光器COを含んでいる。このようにして、マスクMAに入射するビームPBの横断面には、一様な目標強度分布が与えられる。
【0041】
図25に関して留意すべき点は、線源LAはリソグラフィ投影装置のハウジング内に配置できるが(線源LAが、例えば水銀灯の場合に、よくあることだが)、リソグラフィ投影装置から離れたところに配置して、線源から発せられる放射ビームを装置内へ導入するようにすることもできる(例えば適当な指向ミラーによって)点である。この後者の場合は、線源LAがエキシマレーザ(例えばKrF,ArF,F2による)の場合が多い。本発明は、これらの双方の場合を含んでいる。
ビームPBは、マスクテーブルMT上に配置されたマスクMAと交差する。マスクMAを通過したビームPBは、基板Wのターゲット部分C上にビームPBを集束させるレンズPLを通過する。第2位置決め装置(および干渉測定装置IF)により、基板テーブルWTが精密に移動せしめられ、例えばそれによりビームPBの光路内の異なるターゲット部分Cに位置決めされる。同じように、第1位置決め装置は、例えば、マスクライブラリからマスクMAを機械式に取出した後またはスキャン中に、ビームPBの光路に対しマスクMAを精密に位置決めするのに使用できる。概して、対象テーブルMT,WTの移動は、長行程モジュール(粗位置決め)と、短行程モジュール(精密位置決め)とにより実現される。該モジュールは、図25には明示されていない。しかし、ウェーハステッパの場合(ステップ・アンド・スキャン装置とは異なり)、マスクテーブルMTは、短行程アクチュエータに接続されるか、または固定される。
【0042】
図示の装置は次の2つの異なるモードで使用できる:
ステップモード: このモードでは、マスクテーブルMTは、事実上固定的に維持され、1つのターゲット部分Cへ全マスク像が一括投影される(すなわち単一「フラッシュ」で)。次いで、基板テーブルWTが、x方向および/またはy方向へ移動させられ、異なるターゲット部分CがビームPBで照射される。
スキャンモード: このモードでも、実質的には同じシナリオが適用されるが、異なる点は、所与のターゲット部分Cが単一「フラッシュ」で露光されない点である。その代わり、マスクテーブルMTが所定方向(いわゆる「スキャン方向」、例えばy方向)に速度νで移動可能であり、それによって、投影ビームPBがマスク像にわたりスキャンせしめられる。同時に、基板テーブルWTは、速度V=Mνで等方向または逆方向に移動する。該式において、MはレンズPLの倍率(通常、M=1/4または1/5)である。このように、比較的大きいターゲット部分Cが、解像度の関して妥協なしに露光される。
【0043】
ダイポール照明技術と共に使用するVマスクやHマスクを最適化する場合について、本発明の種々の実施例を詳説したが、そのほかの変化形も可能であることは言うまでもない。例えば、主パラメータの最適値を得るためには、多くの異なる方法が可能である。したがって、本発明の範囲は、既述の実施例に限定されるものではない。
既述のように、ダイポール照明技術と共に使用する相補的マスクを本発明により生成する方法は、従来技術に比して著しい利点を有している。最も重要な点は、本発明が、直交する形状特徴間の「交差」区域を自動的に補償するダイポール照明技術と共に使用する相補的マスクレイアウトを生成する簡単な方法を提供し、それにより、ウェーハ上に目標パターンを精密に再現し得る点である。更に、本発明は、OPCを実施する付加的な手段をマスク設計者に提供する。
本発明の特定実施例が開示されたが、本発明は、本発明の精神または本質的な特徴を逸脱することなしに、別の形式で実施することも可能である。既述の実施例は、したがって、あらゆる点で説明目的のもので、限定目的のものではない。本発明の範囲は、特許請求の範囲の請求項に記載されており、したがって、該請求項と等価の意味および範囲内のすべての変更は、前記範囲に含まれるものとする。
【図面の簡単な説明】
【図1】オフアクシスの原理を示す図。
【図2】ダイポール照明の原理を示す図。
【図3】(a)〜(h)は、それぞれ、ダイポール光源の各開口形状の例を示す図。
【図4】水平臨界(HC)形状特徴と垂直臨界(VC)形状特徴とを含む設計レイアウトの一部を示す図。
【図5】(a)は、図4の設計レイアウトのVC形状特徴を示す図、(b)は、図4のHC形状特徴を示す図。
【図6】(a)は、図4の設計レイアウトの垂直形状特徴をプリントするために使用される相補的なVマスクの図、(b)は、同じくHマスクの図。
【図7】交差する多くのHC形状特徴とVC形状特徴とを有する一般的な回路レイアウトを示す図。
【図8】(a)は、図7のレイアウトからVC形状特徴を切り離して示す図、(b)は、図7のレイアウトからHC形状特徴を切り離して示す図。
【図9】(a)は、図7の設計レイアウトの垂直形状特徴をプリントするため使用される相補的なVマスクの図、(b)は、図7の設計レイアウトの水平形状特徴をプリントするため使用される相補的なHマスクの図。
【図10】(a)は、「T」字形レイアウトの形状特徴、(b)は、本発明の方法により「T」字形形状特徴をHマスクに分解した図、(c)は、同じくVマスクに分解した図。
【図11】「仕様を外れた」面積を有する形状特徴の例を示す図。
【図12】パターンひずみマップの例を示す図。
【図13】図12のパターンひずみマップに影響する瞳孔形状および分解の変化状況を示す図。
【図14】本発明による主パラメータを決定するさいに使用される1組の処理条件の例を示す図。
【図15】(a)は、「T」字形レイアウトの形状特徴を示す図、(b)は、「トレンチ」型区切り方式を利用する本発明の方法により、「T」字形形状特徴をHマスクに分解して示す図、(c)は、同じくVマスクに分解して示す図。
【図16】(a)は、2重結合部を有する形状特徴を示す図、(b)は、「ノッチ型」区切り方式を利用して形成したHマスクを示す図、(c)は、同じように形成されたVマスクを示す図。
【図17】(a)は、図16に示したのと等しい2重結合部を有する形状特徴を示す図、(b)は、該形状特徴を「トレンチ型」区切り方式を利用して形成したHマスクを示す図、(c)は、同じようにして形成されたVマスクを示す図。
【図18】(a),(d),(g),(j),(m)は、本発明の「ノッチ型」の区切りを利用して生成されるべき形状特徴例を、それぞれ示す図、(b),(e),(h),(k),(n)は、対応するHマスクをそれぞれ示す図、(c),(f),(i),(l),(o)は、対応するVマスクをそれぞれ示す図。
【図19】(a),(d),(g)は「T」字形形状特徴を示す図、(b),(e),(h)は、「ノッチ型」と「トレンチ型」の双方を利用して形成された対応Hマスクを示す図、(c),(f),(i)は、同じく、それぞれ対応するVマスクを示す図。
【図20】(a)は、1:2の線/空隙比を有する7ライン櫛形パターンの図、(b)および(c)は、「ノッチ型」による各対応マスクを示す図。
【図21】(a)は、1:2の線/空隙比を有する7ライン櫛形パターンの図、(b)および(c)は、「トレンチ型」による各対応マスクを示す図。
【図22】(a)〜(d)は、それぞれ、「T」字形形状特徴について、非最適近接パラメータを利用した面積像のシミュレーションを示す図。
【図23】(a)は、「T」字形形状特徴について、本発明により決定される最適近接パラメータを利用した面積像シミュレーションを示す図、(b)は、「十字形」の形状特徴について、最適近接パラメータを利用した面積像シミュレーションを示す図。
【図24】付加的なOPC技術を本発明による方法と共に利用する仕方を示す図。
【図25】本発明により設計されたマスクと共に使用するのに適したリソグラフィ投影装置の略示図。
【符号の説明】
11 光源
12 マスク
13 レンズ
14 ウェーハ
16 ダイポール開口
17 集光レンズ
18 マスク
19 投影系(レンズ)
20 ウェーハ
22 HC(水平臨界)形状特徴
23 VC(垂直臨界)形状特徴
24 NC(非水平/非垂直臨界)形状特徴
25 交差部
30 T字形形状特徴
31 HC形状特徴
32 VC形状特徴
33 ITC(相互交差)形状特徴
LH H(水平)マスクの場合の左側深化
RH 同右側低減
LH 同左側拡張
RH 同右側拡張
LH 同左側遮蔽
RH 同右側遮蔽
LV V(垂直)マスクの場合の左側遮蔽
LV 同左側拡張
LV 同左側低減
RV 同右側低減
RV 同右側拡張
RV 同右側遮蔽
51,52 ノッチ
53 トレンチ
66 パターンひずみ
LA 線源
Ex ビームエクスパンダ
IL 照明系
AM 調節装置
IN インテグレータ
CO 集光器
PB ビーム
MA マスク
MT マスクテーブル
PL レンズ
C ターゲット部分
W 基板
IF 干渉測定装置
WT 基板テーブル

Claims (15)

  1. 多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する方法において、該方法が、
    レイアウトを構成する複数の形状特徴から水平の臨界形状特徴を同定する段階と、
    前記複数形状特徴から垂直の臨界形状特徴を同定する段階とを含み、該垂直臨界形状特徴が、前記水平の臨界形状特徴に対し直角方向に延在しており、前記方法が、また、
    相互結合区域を同定する段階を含み、該相互結合区域が、前記水平の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域、および/または前記垂直の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域を含んでおり、前記方法が、更に、
    前記複数の形状特徴相互の近接に基づいて1組の主パラメータを定義する段階と、
    前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する段階と、
    前記主パラメータに基づいて前記水平臨界形状特徴に対する第1遮蔽計画を生成する段階と、
    前記主パラメータに基づいて前記垂直臨界形状特徴に対する第2遮蔽計画を生成する段階と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより第1マスクパターンを生成する段階と、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することで第2マスクパターンを生成する段階とが含まれる、多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する方法。
  2. 前記エッジ補正計画が、水平臨界形状特徴区域を縮小するために、前記相互結合区域内の前記水平臨界形状特徴にノッチを形成する作業を含む、請求項1に記載された方法。
  3. 前記エッジ補正計画が、垂直臨界形状特徴区域を縮小するために、前記相互結合区域内の前記垂直臨界形状特徴にノッチを形成する作業を含む、請求項1に記載された方法。
  4. 前記エッジ補正計画が、水平臨界形状特徴区域を縮小するために、前記相互結合区域内の前記水平臨界形状特徴にトレンチを形成する作業を含む、請求項1に記載された方法。
  5. 前記エッジ補正計画が、垂直臨界形状特徴区域を縮小するために、前記相互結合区域内の前記垂直臨界形状特徴ににトレンチを形成する作業を含む、請求項1に記載された方法。
  6. 前記主パラメータが所与のレイアウト内で可変であり、前記主パラメータが、前記所与のレイアウト内の形状特徴相互の密度変化に応じて変化する、請求項1に記載された方法。
  7. 水平臨界形状特徴が、臨界寸法の約2倍以上の高さを有する多角形形状特徴の事実上長方形部分を含む、請求項1に記載された方法。
  8. 垂直臨界形状特徴が、臨界寸法の約2倍以上の幅を有する多角形形状特徴の事実上長方形部分を含む、請求項1に記載された方法。
  9. 多重露光リソグラフィ結像処理に使用する相補的マスクパターンを作製する装置において、該装置が、
    レイアウトを形成する複数の形状特徴から水平の臨界形状特徴を同定する装置と、
    前記複数形状特徴から垂直臨界形状特徴を同定する装置とを含み、該垂直臨界形状特徴が、前記水平臨界形状特徴に対し直角方向に延在しており、前記装置が、また、
    相互結合区域を同定する装置を含み、該相互結合区域が、前記水平臨界形状特徴のうちの1つが前記レイアウトの別の形状特徴と接触する区域、および/または前記垂直臨界形状特徴のうちの1つが前記レイアウトの別の形状特徴と接触する区域を含んでおり、前記装置が、更に、
    前記複数の形状特徴相互の近接に基づいて1組の主パラメータを定義する装置と、
    前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する装置と、
    前記主パラメータに基づいて前記水平臨界形状特徴に対する第1遮蔽計画を生成する装置と、
    前記主パラメータに基づいて前記垂直臨界形状特徴に対する第2遮蔽計画を生成する装置と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより第1マスクパターンを生成する装置と、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することにより第2マスクパターンを生成する装置とを含む、多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する装置。
  10. 多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する方法において、該方法が、
    レイアウトを構成する複数の形状特徴から、水平の臨界形状特徴および垂直の臨界形状特徴を同定する段階を含み、該垂直の臨界形状特徴が前記水平の臨界形状特徴に対し直角方向に延在しており、前記方法が、また、
    相互結合区域を同定する段階を含み、該相互結合区域が、前記水平の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域と、前記垂直の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域とを含んでおり、前記方法が、更に、
    前記複数の形状特徴相互の近接に基づいて1組の主パラメータを定義する段階と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより水平マスクパターンを生成する段階とを含み、前記第1遮蔽計画が前記主パラメータにより規定され、前記方法が、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することにより垂直マスクパターンを生成する段階を含み、前記第2シールド計画が前記主パラメータにより規定される、多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する方法。
  11. 多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する装置において、該生成装置が、
    レイアウトを形成する複数形状特徴から、水平臨界形状特徴と垂直臨界形状特徴とを同定する装置を含み、該垂直臨界形状特徴が、前記水平臨界形状特徴に対し直角方向に延在しており、前記生成装置が、また
    相互結合区域を同定する装置を含み、該相互結合区域が、前記水平臨界形状特徴のうちの1つが前記レイアウトの別の形状特徴と接触する区域と、前記垂直臨界形状特徴のうちの1つが前記レイアウトの別の形状特徴と接触する区域とを含み、前記生成装置が、更に、
    複数の前記形状特徴相互の近接に基づいて1組の主パラメータを定義する装置と、
    前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する装置と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより水平マスクパターンを生成する装置とを含み、前記第1遮蔽計画が前記主パラメータにより定義されており、更に、前記生成装置が、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することにより垂直マスクパターンを生成する装置を含み、前記第2シールド計画が前記主要パラメータによって定義される、多重露光リソグラフィ結像処理に使用する相補的マスクパターンを生成する装置。
  12. コンピュータにより読み取り可能な記録媒体を含むコンピュータを制御するコンピュータプログラム製品であって、ファイルの生成を命令するための、記録媒体に記録された手段が、多重露光リソグラフィ結像処理に使用する相補的マスクパターンに対応する形式のものにおいて、
    前記ファイルの生成作業が、
    レイアウトを構成する複数の形状特徴から水平の臨界形状特徴を同定する段階と、
    前記垂直臨界形状特徴を前記複数形状特徴から同定する段階とを含み、前記垂直臨界形状特徴が、水平臨界形状特徴に対し直角方向に延在しており、前記生成作業が、また、
    相互結合区域を同定する段階を含み、該相互結合区域が、前記水平の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域、および/または前記垂直の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域を含んでおり、前記生成作業が、更に、
    前記複数の形状特徴相互の近接に基づいて1組の主パラメータを定義する段階と、
    前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する段階と、
    前記主パラメータに基づいて前記水平臨界形状特徴に対する第1遮蔽計画を生成する段階と、
    前記主パラメータに基づいて前記垂直臨界形状特徴に対する第2遮蔽計画を生成する段階と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより第1マスクパターンを生成する段階と、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することで第2マスクパターンを生成する段階とが含まれる、コンピュータプログラム製品。
  13. コンピュータにより読み取り可能な記録媒体を含むコンピュータを制御するコンピュータプログラム製品であって、コンピュータにファイルを生成するよう命令するため記録媒体に記録された手段が、多重露光リソグラフィ結像処理に使用する相補的マスクパターンに対応する形式のものにおいて、
    前記ファイルの前記生成作業が、
    レイアウトを構成する複数の形状特徴から、水平の臨界形状特徴と垂直臨界形状特徴とを同定する段階を含み、該垂直臨界形状特徴が、前記水平臨界形状特徴に対し直角方向に延在し、前記生成作業が、また、
    相互接続区域を同定する段階を含み、該相互接続区域が、前記水平の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域、および/または前記垂直の臨界形状特徴の1つが前記レイアウトの別の形状特徴と接触する区域を含んでおり、前記生成作業が、更に、
    前記複数の形状特徴相互の近接に基づいて1組の主パラメータを定義する段階と、
    前記主パラメータに基づいて各相互結合区域に対するエッジ補正計画を生成する段階と、
    前記水平臨界形状特徴と、前記垂直臨界形状特徴用の第1遮蔽計画と、前記エッジ補正計画により補正された水平臨界形状特徴を内包する前記相互結合区域とを編集することにより水平マスクパターンを生成する段階とを含み、前記第1遮蔽計画が前記主パラメータにより定義され、前記生成作業が、更に、
    前記垂直臨界形状特徴と、前記水平臨界形状特徴用の第2遮蔽計画と、前記エッジ補正計画により補正された垂直臨界形状特徴を内包する前記相互結合区域とを編集することで垂直マスクパターンを生成する段階を含み、前記第2遮蔽計画が前記主パラメータにより定義される、コンピュータ制御用のコンピュータプログラム製品。
  14. 前記多重露光リソグラフィ結像処理が2つの連続的な結像段階を含み、該段階のそれぞれが、ダイポール式の照明構成を使用している、請求項1から請求項8までと請求項10のいずれか1項に記載された方法。
  15. 集積回路デバイスの製造方法であって、該製造方法が、
    (a)放射線感受性材料層により少なくとも部分的に被覆された基板を得る段階と、
    (b)放射系を使用して放射投影ビームを得る段階と、
    (c)投影ビーム横断面にパターン付けするパターニング装置を使用する段階と、
    (d)前記放射線感受性材料層のターゲット部分へパターン付けされた放射ビームを投影する段階とを含む形式のものにおいて、
    前記段階(c)と(d)とが、1度目に第1パターンで行われ、2度目に第2パターンで行われ、該第1と第2のパターンが、請求項1から8と請求項10のいずれか1項に記載された方法を用いて生成せしめられる、集積回路デバイスの製造方法。
JP2002355959A 2001-11-05 2002-11-01 ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 Expired - Fee Related JP3645242B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/985,621 US6553562B2 (en) 2001-05-04 2001-11-05 Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US985621 2001-11-05

Publications (2)

Publication Number Publication Date
JP2003162042A JP2003162042A (ja) 2003-06-06
JP3645242B2 true JP3645242B2 (ja) 2005-05-11

Family

ID=25531646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002355959A Expired - Fee Related JP3645242B2 (ja) 2001-11-05 2002-11-01 ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置

Country Status (5)

Country Link
US (1) US6553562B2 (ja)
EP (1) EP1308780B1 (ja)
JP (1) JP3645242B2 (ja)
KR (1) KR100585478B1 (ja)
DE (1) DE60208639T2 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060039A (ja) * 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
JP4171647B2 (ja) 2001-11-28 2008-10-22 エーエスエムエル マスクツールズ ビー.ブイ. プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
US6668367B2 (en) * 2002-01-24 2003-12-23 Nicolas B. Cobb Selective promotion for resolution enhancement techniques
SG114607A1 (en) * 2002-03-25 2005-09-28 Asml Masktools Bv Method and apparatus for performing rule gate shrink utilizing dipole illumination
TWI301229B (en) * 2002-03-25 2008-09-21 Asml Masktools Bv Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US7035446B2 (en) 2002-05-22 2006-04-25 Lsi Logic Corporation Quality measurement of an aerial image
US6934007B2 (en) * 2002-05-29 2005-08-23 Massachusetts Institute Of Technology Method for photolithography using multiple illuminations and a single fine feature mask
US7043711B2 (en) * 2002-06-26 2006-05-09 Polar Semiconductor, Inc. System and method for defining semiconductor device layout parameters
EP1385052B1 (en) * 2002-07-26 2006-05-31 ASML MaskTools B.V. Orientation dependent shielding for use with dipole illumination techniques
US6775818B2 (en) * 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP4296943B2 (ja) * 2003-01-28 2009-07-15 ソニー株式会社 露光用マスクの製造方法および露光方法ならびに3次元形状の製造方法
EP1597631B1 (en) * 2003-02-27 2009-07-22 The University of Hong Kong Multiple exposure method for circuit performance improvement and maskset
JP2004354605A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体設計レイアウトパタン生成方法および図形パタン生成装置
JP2005003996A (ja) * 2003-06-12 2005-01-06 Toshiba Corp フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
JP4520787B2 (ja) * 2003-06-30 2010-08-11 エーエスエムエル マスクツールズ ビー.ブイ. 半波長以下リソグラフィ模様付けの改良型散乱バーopc適用方法
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
JP2005258387A (ja) 2003-07-29 2005-09-22 Sony Corp 露光用マスクおよびマスクパターンの製造方法
JP2005114922A (ja) * 2003-10-06 2005-04-28 Canon Inc 照明光学系及びそれを用いた露光装置
US7378849B2 (en) * 2003-10-07 2008-05-27 Sra International, Inc. Method and apparatus for obtaining spatial information and measuring the dielectric constant of an object
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법
JP2005202102A (ja) * 2004-01-15 2005-07-28 Fujitsu Ltd 露光用マスク及びそのパターン補正方法並びに半導体装置の製造方法
US7384725B2 (en) * 2004-04-02 2008-06-10 Advanced Micro Devices, Inc. System and method for fabricating contact holes
US7165233B2 (en) * 2004-04-12 2007-01-16 Nanya Technology Corp. Test ket layout for precisely monitoring 3-foil lens aberration effects
US6960775B1 (en) * 2004-04-13 2005-11-01 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method and device manufactured thereby
US7448012B1 (en) * 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7799517B1 (en) 2004-08-31 2010-09-21 Globalfoundries Inc. Single/double dipole mask for contact holes
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7517642B2 (en) * 2004-12-30 2009-04-14 Intel Corporation Plane waves to control critical dimension
DE102005003185B4 (de) * 2005-01-19 2006-11-02 Infineon Technologies Ag Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende
DE102005003183B4 (de) * 2005-01-19 2011-06-16 Qimonda Ag Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
SG126877A1 (en) 2005-04-12 2006-11-29 Asml Masktools Bv A method, program product and apparatus for performing double exposure lithography
US7310797B2 (en) * 2005-05-13 2007-12-18 Cadence Design Systems, Inc. Method and system for printing lithographic images with multiple exposures
JP4425239B2 (ja) * 2005-05-16 2010-03-03 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置およびデバイス製造方法
US20060256311A1 (en) * 2005-05-16 2006-11-16 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7528934B2 (en) * 2005-05-16 2009-05-05 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
JP2008546005A (ja) * 2005-05-20 2008-12-18 ケイデンス デザイン システムズ,インコーポレイテッド 製造を理解した設計および設計を理解した製造
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7313777B1 (en) * 2005-08-01 2007-12-25 Advanced Micro Devices, Inc. Layout verification based on probability of printing fault
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7749662B2 (en) 2005-10-07 2010-07-06 Globalfoundries Inc. Process margin using discrete assist features
US7560199B2 (en) * 2005-10-20 2009-07-14 Chartered Semiconductor Manufacturing Ltd. Polarizing photolithography system
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
JP2007317921A (ja) * 2006-05-26 2007-12-06 Toshiba Corp リソグラフィ・シミュレーション方法及びプログラム
US7966585B2 (en) 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7794921B2 (en) * 2006-12-30 2010-09-14 Sandisk Corporation Imaging post structures using x and y dipole optics and a single mask
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
WO2008086827A1 (en) 2007-01-16 2008-07-24 Carl Zeiss Smt Ag Projection exposure method and projection exposure system therefor
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7926000B2 (en) * 2007-03-08 2011-04-12 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing dipole multiple exposure
US8028253B2 (en) * 2007-04-02 2011-09-27 Synopsys, Inc. Method and apparatus for determining mask layouts for a multiple patterning process
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7684040B2 (en) * 2007-06-07 2010-03-23 Macronix International Co., Ltd. Overlay mark and application thereof
US20090135390A1 (en) * 2007-11-26 2009-05-28 Advanced Micro Devices, Inc. Lithographic alignment marks
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
CN101587293B (zh) * 2008-05-23 2014-07-09 立锜科技股份有限公司 用于降低金属栓塞碟化的光罩、孔布局及方法
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8069423B2 (en) 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices
US7674703B1 (en) 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
JP5665398B2 (ja) * 2009-08-10 2015-02-04 キヤノン株式会社 生成方法、作成方法、露光方法、デバイスの製造方法及びプログラム
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US20120082943A1 (en) * 2010-09-30 2012-04-05 Georgia Tech Research Corporation Diffractive photo masks and methods of using and fabricating the same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8793626B2 (en) * 2012-03-23 2014-07-29 Texas Instruments Incorporated Computational lithography with feature upsizing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255168B2 (ja) * 1991-02-28 2002-02-12 株式会社ニコン 露光方法及びその露光方法を用いたデバイス製造方法、及び露光装置
EP0564438A1 (de) * 1992-03-30 1993-10-06 IMS Ionen Mikrofabrikations Systeme Gesellschaft m.b.H. Teilchen-, insbes. ionenoptisches Abbildungssystem
US5472814A (en) * 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
KR0164076B1 (ko) * 1995-09-29 1999-02-01 김주용 반도체 소자의 미세패턴 형성방법
US5858580A (en) * 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5807649A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5973771A (en) * 1997-03-26 1999-10-26 International Business Machines Corporation Pupil imaging reticle for photo steppers
KR100699941B1 (ko) * 1998-10-23 2007-03-26 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
DE19937742B4 (de) * 1999-08-10 2008-04-10 Infineon Technologies Ag Übertragung eines Musters hoher Strukturdichte durch multiple Belichtung weniger dichter Teilmuster
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6503666B1 (en) * 2000-07-05 2003-01-07 Numerical Technologies, Inc. Phase shift masking for complex patterns
US6661015B2 (en) * 2000-09-15 2003-12-09 Ims-Ionen Mikrofabrikations Systeme Gmbh Pattern lock system
EP1255162A1 (en) * 2001-05-04 2002-11-06 ASML Netherlands B.V. Lithographic apparatus

Also Published As

Publication number Publication date
DE60208639T2 (de) 2006-07-13
US20020166107A1 (en) 2002-11-07
EP1308780B1 (en) 2006-01-11
KR100585478B1 (ko) 2006-06-02
DE60208639D1 (de) 2006-04-06
KR20030038419A (ko) 2003-05-16
EP1308780A3 (en) 2004-01-14
JP2003162042A (ja) 2003-06-06
EP1308780A2 (en) 2003-05-07
US6553562B2 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
KR100592580B1 (ko) 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치
JP4558770B2 (ja) マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
KR100566143B1 (ko) 풀칩 cpl 제조를 위한 cd 선형제어를 달성하는 방법
JP4267245B2 (ja) 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
KR100899359B1 (ko) 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
KR100566153B1 (ko) 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치
US20090146259A1 (en) Sub-Resolution Assist Feature To Improve Symmetry for Contact Hole Lithography
JP2004133427A (ja) ダイポール照明技術とともに用いる配向依存遮蔽
JP2004133426A (ja) 自動光近接補正(opc)ルール作成
KR20050025095A (ko) 서브-파장 광학 리소그래피용 위상-평형 스캐터링바아들의 모델 기반 배치를 수행하는 방법 및 장치
US7376930B2 (en) Method, program product and apparatus for generating assist features utilizing an image field map
KR20070100182A (ko) 다크 필드 더블 이중극 리소그래피(ddl)를 수행하는방법 및 장치
JP2006079117A (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
KR100563776B1 (ko) 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치
JP5191464B2 (ja) リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク
TWI279648B (en) Method and apparatus for generating complementary mask patterns for use in a multiple-exposure lithographic imaging process, computer program product for controlling a computer, and integrated circuit device manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees