CN100338528C - 利用双极照明进行基于规则的栅极缩小的方法和装置 - Google Patents

利用双极照明进行基于规则的栅极缩小的方法和装置 Download PDF

Info

Publication number
CN100338528C
CN100338528C CNB031286380A CN03128638A CN100338528C CN 100338528 C CN100338528 C CN 100338528C CN B031286380 A CNB031286380 A CN B031286380A CN 03128638 A CN03128638 A CN 03128638A CN 100338528 C CN100338528 C CN 100338528C
Authority
CN
China
Prior art keywords
mask
gate features
active area
horizontal part
vertical member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031286380A
Other languages
English (en)
Other versions
CN1450411A (zh
Inventor
D·-F·S·苏
N·科尔科兰
J·F·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML FRISKET TOOLS BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML FRISKET TOOLS BV filed Critical ASML FRISKET TOOLS BV
Publication of CN1450411A publication Critical patent/CN1450411A/zh
Application granted granted Critical
Publication of CN100338528C publication Critical patent/CN100338528C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Processing (AREA)

Abstract

一种在衬底上印刷栅极图形的方法，包括以下步骤：在栅极特征与一个有源区重叠的图形中确定出至少一个区域；在所述一个栅极特征重叠一个有源区的位置处减小一个栅极特征的宽度尺寸；从图形提取栅极特征；将栅极特征分解为垂直部件掩模和水平部件掩模；以及利用双极照明照射垂直部件掩模和水平部件掩模。

Description

利用双极照明进行基于规则的栅极缩小的方法和装置
技术领域
本发明涉及光刻技术，特别涉及和双极照明技术共同使用产生掩模布图，该技术减小了晶体管的最小可印刷的栅极长度并提高了所得分辨率。此外，本发明涉及使用光刻装置的器件制造方法，光刻装置包括提供辐照的投射束的辐照***；固定掩模的掩模台，用于构图投射束；固定衬底的衬底台；以及将构图的投射束投射到衬底的靶部分上的投射***。
背景技术
光刻投射装置(设备)可以用在例如集成电路(IC)的制造中。此时，掩模含有对应于IC各层的电路图形，该图形成像到已涂敷有辐照敏感材料(抗蚀剂)层的衬底(硅晶片)上的靶部分(例如，包括一个或多个管芯)上。一般来说，单个晶片含有借助投影***一次一个地连续地辐照的相邻靶部分的整个网络。在一种类型的光刻投影装置中，通过将整个掩模图形一次(one go)暴露到靶部分照射每个靶部分；这种装置通常称做晶片步进器。在一个备选装置——通常称做分步-扫描装置——在给定参考方向中(“扫描方向”)中在投影束下渐进地扫描掩模图形辐照靶部分，同时同步扫描与该方向平行或反向平行的衬底台；由于，一般来说，投影***具有放大因子M(通常＜1)，扫描衬底台的速度V将为扫描掩模台速度的因子M倍。有关这里介绍的光刻装置的更详细信息可以参考例如US 6,046,792，在这里作为参考引入。
在使用光刻投影装置的制造工艺中，掩模图形成像到至少部分被辐照敏感材料(抗蚀剂)层覆盖的衬底上。在该成像步骤之前，对衬底进行各种工序，例如涂底漆(priming)、涂敷抗蚀剂以及软烘焙。曝光之后，对衬底进行其它工艺，例如曝光后烘焙(PEB)、显影、硬烘焙以及成像特征的测量/检查。这种工艺排列为构图如IC的器件各层的基础。然后这种构图的层经历各种工艺，例如腐蚀、离子注入(掺杂)、金属化、氧化、化学机械抛光等，所有这些都用来完成各层。如果需要几层，那么对每个新层都要重复整个工序或变化的工序。最后，器件的阵列出现在衬底(晶片)上。然后通过如划片或切割等的技术将这些器件相互分离。此后，各器件安装在载体上，连接到管脚等。有关这种工艺的进一步信息可以从书“Microchip Fabrication：A Practical Guide toSemiconductor Processing”，第三版，作者Peter van Zant，McGraw Hill PublishingCo.，1997，ISBN 0-07-067250-4得到，在这里作为参考引入。
光刻设备可以是具有两个或更多衬底台(和/或两个或多个掩模台)的类型。在这种“多级”装置中，可以并排使用辅助工作台，或者可以在一个或多个台上进行准备步骤，同时使用一个或多个其它台用于曝光。例如在US5,969,441和WO 98/40791中介绍了双级光刻设备，在这里作为参考引入。
以上提到的光刻掩模包括对应于集成到硅晶片上的电路部件的几何图形。产生这种掩模使用的图形利用CAD(计算机辅助设计)程序产生，这种过程经常称做EDA(电子设计自动化)。大多数CAD程序遵循一套预定的设计规则，以便产生功能掩模。这些规则由处理和设计限制设置。例如，设计规则定义了电路器件(例如栅极、电容器等)之间或者互连线之间的空间容差，以确保电路器件或线不以不希望的方式相互影响。
当然，集成电路制造中的一个目标是忠实地在晶片上再现原始电路设计(借助掩模)。另一目标是尽可能多地利用半导体晶片的可利用空间。然而，随着集成电路尺寸的减小和密度的增加，它的对应掩模图形的CD(临界尺寸)接近了光学曝光设备的分辨率极限。对于曝光设备的分辨率定义为曝光设备能在晶片上重复地曝光的最小特征。本曝光设备的分辨率值经常限制了许多先进IC电路设计的CD。
此外，随着微处理器速度的不断提高，对于微电子部件存储压缩密度和低功耗直接涉及光刻技术在半导体器件的多种层上转移和形成图形的能力。现有的技术需要在可得到的光波长下很好地构图CD。例如目前248nm的制造波长推动了小于100nm的CD构图。如International Technology Roadmap forSemiconductor(ITRS 2000)中介绍的，在未来的5到10年中，这种制造趋势将继续并可能加速。
目标在于提高分辨率同时保持可接受的工艺范围和强度的光刻法被分为分辨率增强技术(RET’s)并且包括很广的应用范围。例如包括：光源调整(例如，离轴照明)、使用专门的掩模，削减光干扰现象(例如，衰减相移掩模，交替相移掩模、无铬掩模等)以及掩模布局调整(例如，光学临近效应校正)。
对于集成电路设计者特别重要的一个问题是尽可能减小晶体管栅极的长度。众所周知，晶体管栅极的长度减小导致晶体管工作速度增加，并相应地减小了功率需求。此外，栅极长度减小增加了晶体管在较低电压电平下更完全关断的能力并减小了漏电流。由此，非常需要能精确地再现具有减小栅极宽度的晶体管。
因此，需要一种利用目前可使用的光刻设备进一步减小可得到的最小栅极长度的方法，以便得到以上与减小晶体管栅极长度相关的优点。
发明内容
为了解决以上需要，本发明的一个目的是提供一种利用目前可使用的光刻技术减少集成电路中含有的晶体管栅极长度的方法。换句话说，本发明的一个目的是提供一种印刷长度减小的栅极的方法，同时保持高级别的分辨率。此外，本发明的一个目的是允许减少栅极长度同时不需要完全重新调节半导体设计。
更具体地，在一个示例性实施例中，本发明涉及在衬底上印刷栅极图形的方法，包括以下步骤：在其中一个栅极特征覆盖其中一个有源区的图形中确定出至少一个区域；在其中一个栅极特征覆盖其中一个有源区的位置处减小其中一个栅极特征的宽度尺寸；从图形中提取出栅极特征；将栅极特征分解成垂直部件掩模和水平部件掩模；以及利用双极照明照射垂直部件掩模和水平部件掩模。
虽然在本文中以IC的制造为例介绍了本发明，但应该清楚地理解本发明具有许多其它可能的应用。例如，它可以用于制造集成的光学***、用于磁区存储器的引导和检测图形、液晶显示板、薄膜磁头等。技术人员应理解在这些备选应用中，本文中的术语“模板”、“晶片”或“管芯”可以分别由更通用的术语“掩模”、“衬底”和“靶部分”代替。
在本文中，术语“辐照”和“束”用于包含所有类型的电磁辐照，包括紫外线辐照(例如，365、248、193、157或126nm的波长)和EUV(极远紫外辐照，例如具有5-20nm范围内的波长)。
在本文中使用的术语掩模广义地称做普通的构图方式，是指用于施加具有构图的剖面的入射辐照束，对应于在衬底的靶部分中产生图形；术语“光阀”也可以在本文中使用。除了传统的掩模(透射或反射；二进制，相移，混合等)之外，其它这种构图方式的例子包括：
a)可编程的镜面阵列。这种器件的一个例子是具有粘弹性的控制层和反射表面的可寻址矩阵表面。这种器件的基本原理是(例如)反射表面的编址区域反射入射光作为衍射光，而未编址的区域反射入射光作为未衍射光。使用适当的滤光片，所述未衍射光可以从反射束中滤掉，仅留下衍射光；以此方式，根据可寻址矩阵表面的寻址图形，可以构图束。可以使用适当的电子装置进行需要的矩阵寻址。有关这种镜面阵列的更详细信息例如可以参考美国专利US5,296,891和US 5,523,193中，在这里作为参考引入。
b)可编程的LCD阵列。这种结构的一个例子介绍在美国专利US 5,229,872中，在这里作为参考引入。
和现有技术相比本发明的方法提供了重要的优点。例如，本发明提供了利用目前可使用的光刻技术减小晶体管栅极长度的简单方法。如上所述，栅极长度减小有利地增加了晶体管的工作速度、减小了晶体管功率要求并减少了漏电流。重要的是，本发明的技术允许减小晶体管的栅极长度同时不必完全重新调整半导体设计。
从下面本发明的示例性实施例的详细说明中，对于本领域中的技术人员来说，本发明的其它优点将变得很显然。
通过参考下面详细的说明和附图，将更容易理解本发明以及其它的目的和优点。
附图说明
图1示出了离轴照明的原理。
图2示出了双极照明的原理。
图3(a)-3(h)示出了双极源的示例性形状。
图4示出了100nm线的双极照明得到的图像亮度。
图5示出了当第二照射中使用的屏蔽的宽度增加时，图4中示出的照明得到的图像亮度变化。
图6示出了本发明方法的示例性实施例的流程图。
图7示出了示例性靶设计图形，为具有100nm线的SRAM设计。
图8示出了本发明的“栅极缩小”步骤，其中与有源区重叠的栅极部分的沟道宽度减小。在给定的例子中，栅极图形的这些重叠部分减小到70nm。
图9示出了从图8中示出的整个图形提取的图8的栅极图形。
图10示出了利用双极分解法从图9的栅极图形提取的垂直部件图形。
图11示出了利用双极分解法从图9的栅极图形提取的水平部件图形。
图12示出了应用了屏蔽和光学临近效应校正技术之后的垂直部件掩模。
图13示出了应用了屏蔽和光学临近效应校正技术之后的水平部件掩模。
图14示出了利用图12和13中示出的掩模照射衬底得到的模拟结果。
图15示出了叠加在图12和13中示出的垂直掩模和水平掩模上的图14的模拟结果。如图所示，模拟结果精确地对应于需要的图形。
图16示出了利用本发明的方法得到的以上例子的栅极图形的3维抗蚀剂轮廓。
图17示意性示出了适合于和借助本发明设计的掩模一起使用的光刻投影装置。
具体实施方式
如下面将详细介绍的，本发明的优选实施例利用了为离轴照明(OAI)技术的双极照明结合栅极缩小技术，以便减小印刷在衬底上的半导体器件中含有的晶体管的栅极长度。图1示出了离轴照明的概念。如图所示，通过获取至少一个第一级图形空间频率获得增加的聚焦幅值和图像对比度。典型的离轴照明***包括部分(in-part)光源11、掩模12、透镜13和由光致抗蚀剂覆盖的晶片14。
图2示出了双极照明的基本原理。如图所示，光源限制为两极，以便产生具有理论无限对比度的两束成像条件。参考图2中的例子，双极照明***包括部分双极孔径16(或其它双极产生装置，例如合适的衍射光学元件)、聚光透镜17、掩模18、凸透镜19和晶片20。双极孔径16可以是各种形状和取向，例如水平、垂直或者任何给定角度。各种尺寸和形状的示例性双极孔径16如图3(a)-3(h)所示。双极照明概念的详细说明介绍在2000年9月28日申请的US专利申请序列号No.09/671,802中，在这里作为参考引入。
图4示出了结合本发明利用的双极图像形成。图4中示出的例子对应于100nm垂直线42的印刷。如图所示，当利用双极照明时，通常有至少两次曝光。在第一次曝光中，X双极孔径44为100nm的线42的垂直部分提供了最大空间图像亮度(即，最大调制)。所得图像轮廓由图4中的线43表示。在第二次曝光中，利用了Y双极孔径41，为100nm线42的水平部分产生最大空间图像亮度。然而，应该指出在使用Y双极孔径的第二次曝光期间，需要屏蔽100nm线的垂直部分以便第一次曝光期间形成的垂直特征在第二次曝光期间不退化。图4示出了用档板(shield)45屏蔽100nm线42，在水平方向中每个为20nm宽。由此，当使用Y双极孔径曝光水平线时，垂直特征42基本上没有成像(即，调制)。空间成像为图4中的线46显示的DC调制，对应于20nm屏蔽。由图4中的线47表示的最终空间图像亮度对应于使用X双极孔径的第一曝光和使用Y双极孔径的第二曝光的总和。
参考图5，应该指出，假设曝光能量不变，对于100nm垂直线42将屏蔽宽度从20nm档板45增加到40nm档板48使所得图像的最小亮度级别移动到较低级别。这由图5中的线51表示，示出了与特征的垂直部分相关的空间图像。如图所示，空间图像51仅为DC调制。然而，它比与20nm档板相关的DC调制46低。由此，利用40nm屏蔽形成的合成图像53提供了比利用20nm屏蔽形成的合成图像47更好的成像。
应该指出虽然首先可以照射任何取向，但通常首先照射Y双极孔径以印刷水平特征，之后照射X双极孔径以印刷垂直特征。只有当对于两次曝光曝光能量相同时，Y双极孔径和X双极孔径才能互换。
从以上可以清楚看出，当利用双极照明技术时，要成像的需要图形必须分成独立的水平和垂直几何结构。然而，在很多半导体设计中，例如静态随机存取存储器(SRAM)，经常有45度角的几何结构(即，线)。这种认为短(例如，从多边形的短边到多边形的相对短边测量的直线距离不到临界尺寸的5倍)的45度几何结构可以认为是对应的垂直或水平几何结构中的垂直或水平特征。不认为是短的45度角的几何结构(即，超过以上短的定义的那些结构)应该从设计中取消，是由于这种几何结构不容易在可接受的限制内在晶片上再现。
根据本发明，以上的图形分解和随后的双极照明可以与后面的栅极缩小技术结合使用以便获得具有减小栅极长度的半导体设计。图6示出了本发明方法的示例性实施例的流程图。参考图6，第一步骤60涉及获得与要印刷在晶片上或衬底上的需要图形相关的数据。要印刷的示例性图形显示在图7中。如图所示，图形含有有源区81和栅极区82。工艺中的下一步骤，步骤61，需要识别与有源区81重叠的那部分栅极区域82。这种区域由图7中的参考数字83表示。
在下一步骤中，步骤62，为可选的步骤，与有源区81重叠的一部分垂直栅极区域84在垂直方向中延伸重叠容差(例如，25nm)以校正(或补偿)未对准容差。类似地，与有源区81重叠的一部分水平栅极区域85在水平方向中延伸相同的重叠容差。虽然重叠的量随成像衬底使用的装置的规格以及设计规则要求变化而变化，但通常重叠在30％的临界尺寸范围内。
接下来，在步骤63中，每个重叠有源区81的垂直栅极区域84和每个重叠有源区81的水平栅极区域85的尺寸减小(即，缩小)，通常在10％或更多的数量级，栅极图形的垂直和水平几何结构相互分离。以上工艺显示在图8-11中。首先，图8示出了结合本发明进行的栅极缩小。如图8所示，每个垂直栅极区域84宽度(即，沿水平轴从边缘到边缘测量)减小以上的量，每个水平栅极区域85宽度(即，沿垂直轴从边缘到边缘测量)也减小相同的量。在本例中，栅极区域84和85的初始宽度为100nm。这些区域已缩小到70nm的宽度。接下来，如图9所示，“缩小”的栅极图形从整个图形(即，有源区域)提取出。应该注意提取出栅极图形的垂直和水平几何图形。此后，和以上针对双极照明讨论的相同方式，栅极图形被分为图10所示的垂直几何图形91和图11中所示的水平几何图形92。
接下来，在步骤64中，产生两个测试图形，一个用于水平特征一个用于垂直特征，此后用于确定用于各种间距和线：空间比的特定成像***的性能。然后测试这些测试图形，借助模拟或实验，确定用于测试图形中制定的各种间距条件的所得性能。然后利用性能结果确定是否需要光学临近效应校正特征以提高成像性能。应该注意步骤64为工艺中的可选步骤。
参考图12和13，在工艺的下一步骤中，步骤65和66，需要屏蔽垂直特征91和水平特征92。更具体地，图12示出了用于印刷含在需要栅极图形中的垂直栅极区域91的掩模(即，垂直掩模)。如图12所示，屏蔽94添加到含在垂直掩模中的水平特征92以防止水平特征被曝光。应该指出，通常档板的尺寸(即，宽度)与掩模图形允许的(例如，档板不干扰相邻特征的)一样大。类似地，图13示出了用于印刷含在图形中的水平栅极区域92的掩模(即，水平掩模)。如图13所示，屏蔽96添加到含在水平掩模中的垂直特征91，以防止垂直特征被曝光。以与以上针对双极照明讨论的相同方式施加屏蔽。还应该指出在图12中示出的垂直掩模和图13中示出的水平掩模都包括光学临近特征97，例如线端校正和散射条。这种OPC技术可选，但经常使用。
一旦屏蔽(和可选的OPC)施加到垂直掩模和水平掩模，在步骤67中，利用布尔“OR”运算对垂直掩模和水平掩模进行清除操作，以除去不对应于需要的特征或OPC特征的额外成像。
图1流程中的最终步骤为步骤68，如步骤64，该步骤也是可选步骤。根据步骤68，当进行光学临近效应校正以提高整体成像性能时，需要考虑结合垂直掩模和水平掩模施加的OPC技术。这是由于本发明的方法为两个照射工艺。换句话说，结合由垂直和水平掩模照射得到的合成抗蚀剂图形时必须考虑OPC技术。
一旦完成了以上工艺，那么也完成了利用双极照明用于印刷“缩小”栅极特征的垂直掩模和水平掩模，并且可以用于在晶片上印刷“缩小”栅极图形。如上所述，在两次分别照射中使用垂直和水平掩模。
图14示出了在全抗蚀剂模拟中利用以上工艺得到的模拟结果。更具体地，图14示出了利用本发明的工艺图5(即，100nm的SRAM栅极缩小到70nm)中示出的图形的俯视抗蚀剂成像的结果。如图14所示，利用适当的垂直和水平极照射设置，根据利用的工艺设备部分确定，栅极区域转移到具有清晰的图形分辨率的抗蚀剂。还应该注意也可以完全校正线端缩短误差。图15示出了叠加在图12和13示出的垂直掩模和水平掩模上的图14的模拟结果。如图所示，模拟结果精确地对应于需要的图形。图16示出了利用本发明的方法得到的以上例子的栅极图形的3维抗蚀剂轮廓。
应该注意虽然在以上的例子中本发明的方法应用于SRAM器件的设计中，但本发明不限于此。以上设计方法可以用在其它逻辑设计或IC设计的形成中。
此外，虽然以上介绍的方法在分解垂直和水平栅极特征之前进行了缩小栅极的工艺，但也可以在进行栅极缩小步骤之前进行垂直和水平栅极特征的分解。由此，可以在分解垂直和水平分量(component)之前或之后进行栅极缩小步骤。
图17示意性地示出了适合于和借助本发明设计的掩模一起使用的光刻投影装置。装置包括：
辐照***Ex，IL，用于提供辐照的投射束PB。在特定情况中，辐照***也包括辐照源LA；
第一物体台(掩模台)MT，提供有支撑掩模MA(例如模板)的掩模支架，并连接到相对于单元PL精确地定位掩模的第一定位装置；
第二物体台(衬底台)WT，提供有支撑衬底W(例如，涂敷抗蚀剂的硅晶片)的衬底支架，并连接到相对于单元PL精确地定位衬底的第二定位装置；
投影***(“透镜”)PL(例如，折射、反射或反射折射光学***)，将掩模MA的照射部分成像到衬底W的靶部分C(例如，包括一个或多个管芯)。
如这里所介绍的，装置为透射型(即，具有透射掩模)。然而，一般来说，例如它也可以是反射型，(具有反射掩模)。此外，装置可以使用其它种类的构图装置代替使用掩模；例子包括可编程的镜面阵列或LCD矩阵。
源LA(例如，汞灯、受激准分子激光器或等离子体放电源)产生辐照束。该束进入照明***(照明装置)IL，直接或具有横越调节装置之后，例如束扩展器Ex。照明装置IL包括调节装置AM，用于设置束中强度分布的外部和/或内部射线扩展(通常分别称做σ外部和σ内部)。此外，它通常包括各种其它元件，例如积分装置IN和聚光器CO。以此方式，撞击掩模MA的束PB在它的截面具有需要的一致性和强度分布。
应该指出对于图17，源LA可以在光刻投影装置的外壳内(例如当源LA为汞灯时的常见情况)，但它也可以远离光刻投影装置，产生的辐照束被引入到装置内(例如，借助合适的定向镜)；后一种情况为当源LA为受激准分子激光器(例如基于KrF、ArF或F2激光)时的常见情况。本发明包含这两种情况。
束PB随后与支撑在掩模台MT上的掩模MA相交。穿越掩模MA之后，束PB穿过透镜PL，将束PB聚焦到衬底W的靶部分C上。借助第二定位装置(和干涉测量装置IF)，可以精确地移动衬底台WT，例如在束PB的路径中定位不同的靶部分C。类似地，例如从掩模库中机械地重新获取掩模MA之后，或者扫描期间，第一定位装置可以相对于束PB的路径精确地定位掩模MA。通常，借助在图17中没有明确示出的长程组件(粗定位)和短程组件(精细定位)可以实现物体台MT，WT的移动。然而，对于晶片步进器(与步进-扫描装置相对)，掩模台MT可以连接到短程致动器，或者可以固定。
可以两种方式使用介绍的装置。
在步进方式中，掩模台MT基本上保持静止，整个掩模图像一次(即，“闪”一次)投射到靶部分C上。然后在x和/或y方向中移动衬底台WT，以便由束PB照射不同的靶部分C；
在扫描方式中，除了给定的靶部分C不是“闪”一次曝光之外，情况基本上相同。取而代之，掩模台MT以速度v在给定的方向中(称做“扫描方向”，例如y方向)中移动，由此投射束PB在掩模图像上扫描；同时，衬底台WT以速度V＝Mv在相同或相反的方向中同时移动，其中M是透镜PL的放大倍数(通常，M＝1/4或1/5)。以此方式，可以曝光较大的靶部分C，同时不必损害分辨率。
如上所述，和现有技术相比本发明的方法提供了重要的优点。例如，本发明提供了利用目前可使用的光刻技术减小晶体管栅极长度的简单方法。如上所述，栅极长度减小有利地增加了晶体管的工作速度、减小了晶体管功率要求并减少了漏电流。重要的是，本发明的技术允许减小晶体管的栅极长度同时不必完全重新调整半导体设计。
虽然公开了本发明的一些具体实施例，但应该注意本发明可以其它形式实施，同时不脱离本发明的精神或基本特性。因此可以认为本实施例为示例性而不是限定性的，本发明的范围由附带的权利要求指示出，并将在权利要求书的等效含义和范围内的所有变化都包含其内。

Claims (16)

1.一种在衬底上印刷图形的方法，该图形包括栅极特征和有源区，所述方法包括以下步骤：
在一个所述栅极特征与一个所述有源区重叠的所述图形中确定出至少一个区域；
在所述一个所述栅极特征重叠所述一个所述有源区的位置处减小所述一个所述栅极特征的宽度尺寸；
从所述图形提取所述栅极特征；
将所述栅极特征分解为垂直部件掩模和水平部件掩模；以及
利用双极照明照射所述垂直部件掩模和所述水平部件掩模。
2.根据权利要求1的方法，其特征在于，在栅极特征与有源区重叠的位置处，具有与有源区重叠部分的每个所述栅极特征宽度尺寸减小。
3.根据权利要求1的方法，还包括添加屏蔽部件到所述垂直部件掩模的步骤，所述屏蔽部件防止了当照射所述垂直部件掩模时照射所述栅极特征中含有的水平部件。
4.根据权利要求1的方法，还包括添加屏蔽部件到所述水平部件掩模的步骤，所述屏蔽部件防止了当照射所述水平部件掩模时照射所述栅极特征中含有的垂直部件。
5.根据权利要求1的方法，还包括添加光学邻近效应校正特征到所述垂直部件掩模和所述水平部件掩模的步骤。
6.根据权利要求1的方法，其特征在于，所述垂直部件掩模包括印刷在所述衬底上的垂直栅极分量，所述水平部件掩模包括印刷在所述衬底上的水平栅极分量。
7.根据权利要求6的方法，其特征在于，对于重叠有源区的每个垂直栅极分量，调节所述垂直部件掩模以增加在垂直方向中垂直栅极分量的重叠量，对于重叠有源区的每个水平栅极分量，调节所述水平部件掩模以增加水平方向中水平栅极分量的重叠量。
8.一种在多曝光光刻成像工艺中使用的产生补模的方法，所述方法包括以下步骤：
定义要印刷在衬底上的图形，所述图形包括栅极特征和有源区；
在一个所述栅极特征与一个所述有源区重叠的所述图形中确定出至少一个区域；
在所述一个所述栅极特征重叠所述一个所述有源区的位置处减小所述一个所述栅极特征的宽度尺寸；
从所述图形提取所述栅极特征；以及
将所述栅极特征分解为垂直部件掩模和水平部件掩模。
9.根据权利要求8的方法，其特征在于，在栅极特征与有源区重叠的位置处，具有与有源区重叠部分的每个所述栅极特征宽度尺寸减小。
10.根据权利要求8的方法，还包括将第一组屏蔽部件添加到所述垂直部件掩模的步骤，所述第一组屏蔽部件防止了当照射所述垂直部件掩模时照射所述栅极特征中含有的水平部件，第二组屏蔽部件添加到所述水平部件掩模的步骤，所述第二组屏蔽部件防止了当照射所述水平部件掩模时照射所述栅极特征中含有的垂直部件。
11.根据权利要求8的方法，还包括添加光学邻近效应校正特征到所述垂直部件掩模和所述水平部件掩模的步骤。
12.一种在多曝光光刻成像工艺中使用的产生补模的装置，所述装置包括：
定义要印刷在衬底上的图形的装置，所述图形包括栅极特征和有源区；
在一个所述栅极特征与一个所述有源区重叠的所述图形中确定出至少一个区域的装置；
在所述一个所述栅极特征重叠所述一个所述有源区的位置处减小所述一个所述栅极特征的宽度尺寸的装置；
从所述图形提取所述栅极特征的装置；以及
将所述栅极特征分解为垂直部件掩模和水平部件掩模的装置。
13.根据权利要求12的装置，其特征在于，在栅极特征与有源区重叠的位置处，具有与有源区重叠部分的每个所述栅极特征宽度尺寸减小。
14.根据权利要求12的装置，还包括将第一组屏蔽部件添加到所述垂直部件掩模的装置，所述第一组屏蔽部件防止了当照射所述垂直部件掩模时照射所述栅极特征中含有的水平部件，第二组屏蔽部件添加到所述水平部件掩模的步骤，所述第二组屏蔽部件防止了当照射所述水平部件掩模时照射所述栅极特征中含有的垂直部件。
15.根据权利要求12的装置，还包括添加光学邻近效应校正特征到所述垂直部件掩模和所述水平部件掩模的步骤。
16.一种器件的制造方法，包括以下步骤：
(a)提供至少部分由辐照敏感材料层覆盖的衬底；
(b)使用辐照***提供投射束；
(c)使用构图装置使投射束的截面具有图形；
(d)将辐照的构图的束投射到辐照敏感材料层的靶部分；
其中用第一图形进行第一次步骤(c)和(d)，然后用第二图形进行第二次，使用根据权利要求8的方法产生所述第一和第二图形。
CNB031286380A 2002-03-25 2003-03-25 利用双极照明进行基于规则的栅极缩小的方法和装置 Expired - Fee Related CN100338528C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36653702P 2002-03-25 2002-03-25
US60/366537 2002-03-25
US60/366,537 2002-03-25

Publications (2)

Publication Number Publication Date
CN1450411A CN1450411A (zh) 2003-10-22
CN100338528C true CN100338528C (zh) 2007-09-19

Family

ID=27805317

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031286380A Expired - Fee Related CN100338528C (zh) 2002-03-25 2003-03-25 利用双极照明进行基于规则的栅极缩小的方法和装置

Country Status (7)

Country Link
US (1) US6915505B2 (zh)
EP (1) EP1349003A3 (zh)
JP (1) JP2003332232A (zh)
KR (1) KR100566153B1 (zh)
CN (1) CN100338528C (zh)
SG (1) SG114607A1 (zh)
TW (1) TWI293476B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315027B (en) 2002-04-23 2009-09-21 Canon Kabushiki Kaish Mask designing method, and exposure method for illuminatiing a mask and exposing an object
TWI272448B (en) * 2002-07-26 2007-02-01 Asml Masktools Bv Orientation dependent shielding for use with dipole illumination techniques
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7667821B2 (en) * 2004-06-04 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-focus scanning with a tilted mask or wafer
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7372540B2 (en) * 2004-10-12 2008-05-13 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100620190B1 (ko) * 2004-12-29 2006-09-01 동부일렉트로닉스 주식회사 게이트 라인의 스케일링 방법
WO2006100641A2 (en) * 2005-03-24 2006-09-28 Koninklijke Philips Electronics N.V. Static random access memory cells with shared contacts
DE602006014319D1 (de) * 2005-04-12 2010-07-01 Asml Masktools Bv Verfahren und Programmprodukt zur Durchführung von Doppelbelichtungslithografie
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
CN101228527B (zh) * 2005-05-20 2011-03-23 凯登斯设计***有限公司 有制造意识的ic设计处理和有设计意识的ic制造处理
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7560199B2 (en) * 2005-10-20 2009-07-14 Chartered Semiconductor Manufacturing Ltd. Polarizing photolithography system
US7569309B2 (en) * 2005-11-09 2009-08-04 Texas Instruments Incorporated Gate critical dimension variation by use of ghost features
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
KR100771550B1 (ko) * 2006-09-29 2007-10-31 주식회사 하이닉스반도체 포토마스크 및 그 형성방법
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7914975B2 (en) * 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
KR100935733B1 (ko) 2008-06-20 2010-01-08 주식회사 하이닉스반도체 피치 변화 구간을 포함하는 레이아웃 보정방법
KR20120081657A (ko) * 2010-12-15 2012-07-20 삼성전자주식회사 테스트 마스크 셋트 및 마스크 셋트
CN102445834A (zh) * 2011-09-15 2012-05-09 上海华力微电子有限公司 一种sram栅极尺寸的光学建模临近修正方法
US8527915B2 (en) * 2011-11-01 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for modifying doped region design layout during mask preparation to tune device performance
US10489778B2 (en) * 2013-11-24 2019-11-26 Zanguli Llc Secure payment card
US9529268B2 (en) * 2014-04-03 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for improving pattern transfer
CN106292187A (zh) * 2015-05-13 2017-01-04 鸿富锦精密工业（深圳）有限公司 曝光方法
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815247A (en) * 1995-09-21 1998-09-29 Siemens Aktiengesellschaft Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures
US6055367A (en) * 1997-01-10 2000-04-25 International Business Machines Corporation Semiconductor device compensation system and method
EP1091252A2 (en) * 1999-09-29 2001-04-11 Asm Lithography B.V. Lithographic method and apparatus
EP1152289A2 (en) * 2000-05-01 2001-11-07 ASML Masktools Netherlands B.V. Hybrid phase-shift mask

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881125A (en) 1992-09-25 1999-03-09 Intel Corporation Attenuated phase-shifted reticle using sub-resolution pattern
KR0164076B1 (ko) * 1995-09-29 1999-02-01 김주용 반도체 소자의 미세패턴 형성방법
JP2001308076A (ja) * 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6625802B2 (en) 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815247A (en) * 1995-09-21 1998-09-29 Siemens Aktiengesellschaft Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures
US6055367A (en) * 1997-01-10 2000-04-25 International Business Machines Corporation Semiconductor device compensation system and method
EP1091252A2 (en) * 1999-09-29 2001-04-11 Asm Lithography B.V. Lithographic method and apparatus
EP1152289A2 (en) * 2000-05-01 2001-11-07 ASML Masktools Netherlands B.V. Hybrid phase-shift mask

Also Published As

Publication number Publication date
CN1450411A (zh) 2003-10-22
JP2003332232A (ja) 2003-11-21
US20040003368A1 (en) 2004-01-01
EP1349003A3 (en) 2004-04-07
TWI293476B (en) 2008-02-11
SG114607A1 (en) 2005-09-28
KR20030077446A (ko) 2003-10-01
TW200306615A (en) 2003-11-16
EP1349003A2 (en) 2003-10-01
KR100566153B1 (ko) 2006-03-31
US6915505B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
CN100338528C (zh) 利用双极照明进行基于规则的栅极缩小的方法和装置
KR100570196B1 (ko) 마스크 생성방법 및 장치, 패턴프린팅 방법, 및 컴퓨터프로그램물
US7549140B2 (en) Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US7666554B2 (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP5001235B2 (ja) リソグラフィ処理方法
CN1550900A (zh) 为用于深的亚波长光刻的掩模原版图案提供光学逼近特征的方法和装置
CN1495521A (zh) 全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法
CN1664702A (zh) 亚波长光刻的实施相平衡散射条放置模型的方法及其装置
US7316870B2 (en) Device manufacturing method, mask set for use in the method, data set for controlling a programmable patterning device, method of generating a mask pattern and a computer program
CN1293426C (zh) 利用二倍空间频率技术定义掩膜图案的方法及其装置
KR20030043772A (ko) 프로세스 관용도 개선을 위하여 이용된 어시스트 피처를제거하는 방법
EP0969326B1 (en) Lithographic apparatus
EP1467256A1 (en) Device manufacturing method and mask set for use in the method
TWI279648B (en) Method and apparatus for generating complementary mask patterns for use in a multiple-exposure lithographic imaging process, computer program product for controlling a computer, and integrated circuit device manufacturing method
EP1471386A1 (en) Lithographic processing method and device manufactured thereby

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ASML HOLLAND CO., LTD.

Free format text: FORMER OWNER: ASML FRISKET TOOLS B.V.

Effective date: 20140211

TR01 Transfer of patent right

Effective date of registration: 20140211

Address after: Holland Weide Eindhoven

Patentee after: ASML Holland Co., Ltd.

Address before: Holland Weierde Eindhoven

Patentee before: ASML Frisket Tools B.V.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070919

Termination date: 20170325

CF01 Termination of patent right due to non-payment of annual fee