CN101587293B - 用于降低金属栓塞碟化的光罩、孔布局及方法 - Google Patents
用于降低金属栓塞碟化的光罩、孔布局及方法 Download PDFInfo
- Publication number
- CN101587293B CN101587293B CN200810098458.XA CN200810098458A CN101587293B CN 101587293 B CN101587293 B CN 101587293B CN 200810098458 A CN200810098458 A CN 200810098458A CN 101587293 B CN101587293 B CN 101587293B
- Authority
- CN
- China
- Prior art keywords
- critical part
- reduction
- hole
- contact portion
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于降低金属栓塞碟化的孔布局,包括一基板和一绝缘层,其中,所述绝缘层在所述基板上,且所述绝缘层内设有一供填充金属的孔,所述孔在水平面上具有一由封闭的边界定义出来的外形及一缩减的临界部分在所述边界内,所述临界部分用以减少所述金属栓塞的碟化。本发明的用于降低金属栓塞碟化的孔布局具有降低填充至所述孔中的金属栓塞的碟化现象,降低制造过程风险和增加光罩布局的自由度和减少芯片面积的优点。
Description
技术领域
本发明涉及一种集成电路的布局(layout),具体地说,是一种提供金属栓塞(plug)的孔(hole)布局。
背景技术
在半导体制造过程中,主要通过光学微影制造过程将光罩上的布局图案移转到晶圆(wafer)上,再经沉积及蚀刻等制造过程形成集成电路构造,因此,光罩上的布局图案的设计需考虑到各种制造过程的能力,从而产生许多的布局规则(layout rule)。因为要根据布局规则在光罩上设计电路的布局图案,再将光罩上的布局图案精确地移转到晶圆上,所以使移转到晶圆上的图案与光罩上的布局图案完全吻合一直是研究的重点。例如,美国专利第7,063,923号及第5,867,253号所揭示的,通过使用计算器***执行集成电路布局的光学邻近校正(optical proximity correction;OPC)法或逻辑运算,以抑制光学邻近效应(optical proximity effect),解决将光罩上高密度的布局图案移转到晶圆上时所产生的缺陷,例如直角角落圆化、线末端变小与线宽增加或减少等。然而,受到布局规则的限制,光罩上的布局图案具有特定的外形及大小,例如孔布局在栓塞制造过程都被限定为固定大小的方形或固定宽度的长方形,以避免受到后续金属材料间隙填充(gap filling)能力的限制而增加制造过程风险。
如图1所示,为形成毗连接触(butted contact),根据布局规则设计的孔 布局100包括位于闸极102与体块拾取(bulkpickup)104之间的孔图案106、108、110及112,以及位于体块拾取104中心的孔图案114,它们都具有标准的外形。由于孔图案106-114具有对称性,因此,若以十字形的孔图案116取代符合布局规则的孔图案106-114,形成如图2所示的孔布局,将能有效减少所需的芯片面积。然而,如图2所示的孔图案116并不符合布局规则,其尺寸大于标准孔布局的尺寸。例如图3所示,左侧是以图2中孔图案116在晶圆上形成的孔120在水平面上的图案,右侧是沿着AA’方向的剖面图130,孔120在绝缘层135内,当钨(W)填充至孔120中形成钨栓塞132时,受限于钨的间隙填充能力,即使孔120的线宽d等于标准外形的孔图案的线宽,钨仍然无法填满孔120中靠近十字交叉的部分118,钨栓塞132因而产生严重的碟化(dishing),其碟化部位134的深度D约为720nm。通孔(via)堆栈在非标准外形的接触或通孔120上,会在晶圆制造过程中产生微粒而增加制造过程风险。
因此已知的孔布局及其形成的方法存在着上述种种不便和问题。
发明内容
本发明的目的,在于提出一种用于降低金属栓塞碟化的光罩。
本发明的另一目的,在于提出一种用于降低金属栓塞碟化的孔布局。
本发明的又一目的,在于提出一种用于降低金属栓塞碟化的方法。
为实现上述目的,本发明的技术解决方案是:
一种用于降低金属栓塞碟化的光罩,包括一用于形成一金属栓塞的孔图案,其中,所述孔图案具有一由封闭的边界定义出来的外形和一缩减的临界部分在所述边界内,所述临界部分用以减少所述金属栓塞的碟化。
本发明的用于降低金属栓塞碟化的光罩还可以采用以下的技术措施来进一步实现。
前述的用于降低金属栓塞碟化的光罩,其中所述外形包括一十字形,所述缩减的临界部分位于所述十字形的十字交叉处。
前述的用于降低金属栓塞碟化的光罩,其中所述缩减的临界部分位于所述L形的转角处。
前述的用于降低金属栓塞碟化的光罩,其中所述孔图案包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
前述的用于降低金属栓塞碟化的光罩,其中所述缩减的临界部分沿着所述边界从第一宽度步阶式地缩减至第二宽度。
前述的用于降低金属栓塞碟化的光罩,其中所述缩减的临界部分沿着所述边界从第一宽度线性地缩减至第二宽度。
一种用于降低金属栓塞碟化的孔布局,包括一基板和一绝缘层,其中,所述绝缘层在所述基板上,且所述绝缘层内设有一供填充金属的孔,所述孔在水平面上具有一由封闭的边界定义出来的外形及一缩减的临界部分在所述边界内,所述临界部分用以减少所述金属栓塞的碟化。
本发明的用于降低金属栓塞碟化的孔布局还可以采用以下的技术措施来进一步实现。
前述的用于降低金属栓塞碟化的孔布局,其中所述外形包括一十字形,所述缩减的临界部分位于所述十字形的十字交叉处。
前述的用于降低金属栓塞碟化的孔布局,其中所述外形包括一L形, 所述缩减的临界部分位于所述L形的转角处。
前述的用于降低金属栓塞碟化的孔布局,其中所述孔包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触部分,所述缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
前述的用于降低金属栓塞碟化的孔布局,其中所述缩减的临界部分沿着所述边界从第一宽度步阶式地缩减至第二宽度。
前述的用于降低金属栓塞碟化的孔布局,其中所述缩减的临界部分沿着所述边界从第一宽度线性地缩减至第二宽度。
一种用于降低金属栓塞碟化的方法,其特征在于,包括下列步骤:
第一步骤:提供一光罩,所述光罩上具有一孔图案,所述孔图案具有一由封闭的第一边界定义出来的第一外形和一第一缩减的临界部分在所述边第一界内;
第二步骤:利用所述光罩形成一金属栓塞的孔在一绝缘层内,所述孔在水平面上具有一由封闭的第二边界定义出来的第二外形及一第二缩减的临界部份在所述第二边界内。
本发明的用于降低金属栓塞碟化的方法还可以采用以下的技术措施来进一步实现。
前述的用于降低金属栓塞碟化的方法,其中所述利用所述光罩形成一金属栓塞的孔在一绝缘层内的步骤包括下列步骤:
第一步骤:将所述孔图案移转至所述绝缘层;
第二步骤:根据所述绝缘层的孔图案蚀刻所述绝缘层,以形成所述孔。
前述的用于降低金属栓塞碟化的方法,其中所述第一外形包括一十字 形,所述第一缩减的临界部分位于所述十字形的十字交叉处。
前述的用于降低金属栓塞碟化的方法,其中所述第一外形包括一L形,所述第一缩减的临界部分位于所述L形的转角处。
前述的用于降低金属栓塞碟化的方法,其中所述孔图案包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述第一缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
前述的用于降低金属栓塞碟化的方法,其中所述第一缩减的临界部分沿着所述第一边界从第一宽度步阶式地缩减至第二宽度。
前述的用于降低金属栓塞碟化的方法,其中所述第一缩减的临界部分沿着所述第一边界从第一宽度线性地缩减至第二宽度。
前述的用于降低金属栓塞碟化的方法,其中所述第二外形包括一十字形,所述第二缩减的临界部份位于所述十字形的十字交叉处。
前述的用于降低金属栓塞碟化的方法,其中所述第二外形包括一L形,所述第二缩减的临界部份位于所述L形的转角处。
前述的用于降低金属栓塞碟化的方法,其中所述孔包括一源极接触部份与一体块接触部份彼此邻接构成一毗连接触图案,所述第二缩减的临界部份位于所述源极接触部份与所述体块接触部份的交界处。
前述的用于降低金属栓塞碟化的方法,其中所述第二缩减的临界部份沿着所述第二边界从第一宽度步阶式地缩减至第二宽度。
前述的用于降低金属栓塞碟化的方法,其中所述第二缩减的临界 部份沿着所述第二边界从第一宽度线性地缩减至第二宽度。
一种用于降低金属栓塞碟化的方法,其特征在于,包括下列步骤:
第一步骤:提供一光罩,所述光罩上具有一孔图案,所述孔图案具有一由封闭的第一边界定义出来的第一外形及一临界部分在所述第一边界内;
第二步骤:在将所述孔图案移转至一绝缘层的过程中,以逻辑运算或光学邻近校正法缩减所述临界部分;
第三步骤:根据所述绝缘层的孔图案蚀刻所述绝缘层,以形成一金属栓塞的孔,所述孔在水平面上具有一由封闭的第二边界定义出来的第二外形及一缩减的临界部份在所述第二边界内。
本发明的用于降低金属栓塞碟化的方法还可以采用以下的技术措施来进一步实现。
前述的用于降低金属栓塞碟化的方法,其中所述第一外形包括一十字形,所述临界部分位于所述十字形的十字交叉处。
前述的用于降低金属栓塞碟化的方法,其中所述第一外形包括一L形,所述临界部分位于所述L形的转角处。
前述的用于降低金属栓塞碟化的方法,其中所述孔图案包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述临界部分位于所述源极接触部分与所述体块接触部分的交界处。
前述的用于降低金属栓塞碟化的方法,其中所述缩减的临界部分在水平面上沿着所述第二边界从第一宽度步阶式地缩减至第二宽度。
前述的用于降低金属栓塞碟化的方法,其中所述缩减的临界部分在水 平面上沿着所述第二边界从第一宽度线性地缩减至第二宽度。
采用上述技术方案后,本发明的用于降低金属栓塞碟化的光罩、孔布局及方法具有以下优点:
1.降低填充至所述孔中的金属栓塞的碟化现象。
2.降低制造过程风险。
3.增加光罩布局的自由度和减少芯片面积。
附图说明
图1是根据布局规则设计的孔布局;
图2是未根据布局规则设计的孔布局;
图3A和图3B是图2所示的孔布局造成碟化现象的示意图;
图4是根据本发明的第一实施例的示意图;
图5是根据本发明的第二实施例的示意图;
图6是根据本发明的第三实施例的示意图;
图7A和图7B是经本发明改善碟化现象后的示意图;
图8是根据本发明的第四实施例的示意图;
图9是根据本发明的第五实施例的示意图。
具体实施方式
以下结合实施例及其附图对本发明作更进一步说明。
现请参阅图3A和图3B,图3A和图3B是图2所示的孔布局造成碟化现象的示意图。如图所示,所述钨栓塞132的碟化部位134在孔120中靠近十字交叉的部分118,即为孔120的临界部分。
再请参阅图4,图4是根据本发明的第一实施例的示意图。如图所示,所述光罩210包括在基板上制备的孔图案220,所述孔图案220具有一由封闭的边界定义出来的外形及一缩减的临界部分222在所述边界内,临界部分222的最小尺寸d2被故意缩减为比原来的布局设计的尺寸d1更小。以所述光罩210进行光学微影制造过程230,移转孔图案220至晶圆250上的绝缘层,再经蚀刻制造过程240蚀刻所述绝缘层形成孔260,其具有缩减的临界部分222。在本实施例中,孔图案220及孔260沿着其边界从宽度d1步阶式地缩减至宽度d2。
现请参阅图5,图5是根据本发明的第二实施例的示意图。如图所示,所述光罩310上的孔图案320的临界部分322沿着边界从宽度d1线性地缩减至宽度d2。通过所述孔图案320在晶圆330上形成的孔340,具有缩减的临界部分322。
在不同的实施例中,对于不同外形的孔图案,可根据其所产生的碟化现象,缩减其临界部分的尺寸、范围及形状,在光罩或晶圆上设计适合的布局。例如,在图8中,图8是根据本发明的第四实施例的示意图。如图所示,所述孔620的外形是L形,缩减的临界部分622位于L形的转角处,其外侧角被缩减尺寸。在图9中,图9是根据本发明的第五实施例的示意图。如图所示,所述孔720包括源极接触部分730与体块接触部分740彼此邻接构成的毗连接触,其缩减的临界部分722位于源极接触部分730与体块接触部分740的交界处,沿着边界从宽度d1步阶式地缩减至宽度d2。
如图6所示,图6是根据本发明的第三实施例的示意图。如图所示,所述光罩410上具有一孔图案420,其具有一由封闭的边界定义出来的外 形及一临界部分422在所述边界内。以所述光罩410进行一光学微影制造过程430,在将孔图案420移转至晶圆460上的绝缘层的过程中,利用计算器***以逻辑运算或光学邻近校正法微调孔图案420的外形,缩减其临界部分422的尺寸,结果相当于具有缩减的临界部分442的孔图案440。因此,最终在晶圆460上形成的470具有缩减的临界部分442。在本实施例中,计算器***以步阶式地从原布局设计的宽度d1缩减至较小的宽度d2。在不同的实施例中,计算器***可以线性地或其它方式,将临界部分422沿着边界从宽度d1缩减至宽度d2,形成缩减的临界部分442。
图6所示的方法也可以用来制作其它不同外形的孔,例如图8的孔620和图9的孔720,其过程与图6的实施例相同。
最后请参阅图7和图7B,图7A和图7B是经本发明改善碟化现象后的示意图。图7A和图7B的左侧是图4的孔260或图6的孔470在水平面上的图案,它们具有一由封闭的边界定义出来的外形及一缩减的临界部分222或442在所述边界内。图7的右侧是沿着左侧图中AA’方向的剖面图510,其中显示已经经过后续的金属化制造过程,孔260(470)在绝缘层内,孔260(470)中有金属,例如钨,形成金属栓塞520,所述碟化部位522的深度D’约为250nm,相比在图3中约720nm的碟化深度,明显改善,因此有效降低制造过程风险。
以上实施例仅供说明本发明之用,而非对本发明的限制,有关技术领域的技术人员,在不脱离本发明的精神和范围的情况下,还可以作出各种变换或变化。因此,所有等同的技术方案也应该属于本发明的范畴,应由各权利要求限定。
组件符号说明
100 孔布局
102 闸极
104 体块拾取
106-116孔图案
118 十字交叉的部分
120 孔
130 孔的剖面图
132 钨栓塞
134 碟化部位
135 绝缘层
210 光罩
220 孔图案
222 缩减的临界部分
230 光学微影制造过程
240 蚀刻制造过程
250 晶圆
260 孔
310 光罩
320 孔图案
322 缩减的临界部分
330 晶圆
340 孔
410 光罩
420 孔图案
422 临界部分
430 光学微影制造过程
440 等效的孔图案
442 缩减的临界部分
450 曝光显影制造过程
460 晶圆
470 孔
510 孔的剖面图
515 绝缘层
520 金属栓塞
522 碟化部位
620 孔
622 缩减的临界部分
720 孔
722 缩减的临界部分
730 源极接触部分
740 体块接触部分
Claims (24)
1.一种用于降低金属栓塞碟化的孔布局,包括一基板和一绝缘层,其特征在于,
所述绝缘层在所述基板上,且所述绝缘层内设有一供填充金属的孔,所述孔在水平面上具有一由封闭的边界定义出来的外形及一缩减的临界部分在所述边界内,所述临界部分用以减少所述金属栓塞的碟化。
2.如权利要求1所述的孔布局,其特征在于,所述外形包括一十字形,所述缩减的临界部分位于所述十字形的十字交叉处。
3.如权利要求1所述的孔布局,其特征在于,所述外形包括一L形,所述缩减的临界部分位于所述L形的转角处。
4.如权利要求1所述的孔布局,其特征在于,所述孔包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触部分,所述缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
5.如权利要求1所述的孔布局,其特征在于,所述缩减的临界部分沿着所述边界从第一宽度步阶式地缩减至第二宽度。
6.如权利要求1所述的孔布局,其特征在于,所述缩减的临界部分沿着所述边界从第一宽度线性地缩减至第二宽度。
7.一种用于降低金属栓塞碟化的方法,其特征在于,包括下列步骤:
第一步骤:提供一光罩,所述光罩上具有一孔图案,所述孔图案具有一由封闭的第一边界定义出来的第一外形和一第一缩减的临界部分在所述第一边界内;
第二步骤:利用所述光罩形成一金属栓塞的孔在一绝缘层内,所述孔 在水平面上具有一由封闭的第二边界定义出来的第二外形及一第二缩减的临界部分在所述第二边界内;
所述第一缩减的临界部分及第二缩减的临界部分用以减少所述金属栓塞的碟化。
8.如权利要求7所述的方法,其特征在于,所述利用所述光罩形成一金属栓塞的孔在一绝缘层内的步骤包括下列步骤:
第一步骤:将所述孔图案移转至所述绝缘层;
第二步骤:根据所述绝缘层的孔图案蚀刻所述绝缘层,以形成所述孔。
9.如权利要求7所述的方法,其特征在于,所述第一外形包括一十字形,所述第一缩减的临界部分位于所述十字形的十字交叉处。
10.如权利要求7所述的方法,其特征在于,所述第一外形包括一L形,所述第一缩减的临界部分位于所述L形的转角处。
11.如权利要求7所述的方法,其特征在于,所述孔图案包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述第一缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
12.如权利要求7所述的方法,其特征在于,所述第一缩减的临界部分沿着所述第一边界从第一宽度步阶式地缩减至第二宽度。
13.如权利要求7所述的方法,其特征在于,所述第一缩减的临界部分沿着所述第一边界从第一宽度线性地缩减至第二宽度。
14.如权利要求7的方法,其特征在于,所述第二外形包括一十字形,所述第二缩减的临界部分位于所述十字形的十字交叉处。
15.如权利要求7的方法,其特征在于,所述第二外形包括一L形,所述第二缩减的临界部分位于所述L形的转角处。
16.如权利要求7的方法,其特征在于,所述孔包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述第二缩减的临界部分位于所述源极接触部分与所述体块接触部分的交界处。
17.如权利要求7的方法,其特征在于,所述第二缩减的临界部分沿着所述第二边界从第一宽度步阶式地缩减至第二宽度。
18.如权利要求7的方法,其特征在于,所述第二缩减的临界部分沿着所述第二边界从第一宽度线性地缩减至第二宽度。
19.一种用于降低金属栓塞碟化的方法,其特征在于,包括下列步骤:
第一步骤:提供一光罩,所述光罩上具有一孔图案,所述孔图案具有一由封闭的第一边界定义出来的第一外形及一临界部分在所述第一边界内;
第二步骤:在将所述孔图案移转至一绝缘层的过程中,以逻辑运算或光学邻近校正法缩减所述临界部分;
第三步骤:根据所述绝缘层的孔图案蚀刻所述绝缘层,以形成一金属栓塞的孔,所述孔在水平面上具有一由封闭的第二边界定义出来的第二外形及一缩减的临界部分在所述第二边界内;
所述第一边界及第二边界中的临界部分用以减少所述金属栓塞的碟 化。
20.如权利要求19所述的方法,其特征在于,所述第一外形包括一十字形,所述临界部分位于所述十字形的十字交叉处。
21.如权利要求19所述的方法,其特征在于,所述第一外形包括一L形,所述临界部分位于所述L形的转角处。
22.如权利要求19所述的方法,其特征在于,所述孔图案包括一源极接触部分与一体块接触部分彼此邻接构成一毗连接触图案,所述临界部分位于所述源极接触部分与所述体块接触部分的交界处。
23.如权利要求19所述的方法,其特征在于,所述缩减的临界部分在水平面上沿着所述第二边界从第一宽度步阶式地缩减至第二宽度。
24.如权利要求19所述的方法,其特征在于,所述缩减的临界部分在水平面上沿着所述第二边界从第一宽度线性地缩减至第二宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810098458.XA CN101587293B (zh) | 2008-05-23 | 2008-05-23 | 用于降低金属栓塞碟化的光罩、孔布局及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810098458.XA CN101587293B (zh) | 2008-05-23 | 2008-05-23 | 用于降低金属栓塞碟化的光罩、孔布局及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101587293A CN101587293A (zh) | 2009-11-25 |
CN101587293B true CN101587293B (zh) | 2014-07-09 |
Family
ID=41371584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810098458.XA Expired - Fee Related CN101587293B (zh) | 2008-05-23 | 2008-05-23 | 用于降低金属栓塞碟化的光罩、孔布局及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101587293B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102219177A (zh) * | 2010-04-14 | 2011-10-19 | 原相科技股份有限公司 | 改善钨沉积拓朴形貌的微机电***光罩与方法 |
CN103186033B (zh) * | 2011-12-31 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、连接孔的制作方法 |
CN110501626B (zh) * | 2018-05-17 | 2022-09-23 | 瑞昱半导体股份有限公司 | 电子装置测试数据库产生方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6096651A (en) * | 1999-01-11 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Key-hole reduction during tungsten plug formation |
US6553562B2 (en) * | 2001-05-04 | 2003-04-22 | Asml Masktools B.V. | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques |
-
2008
- 2008-05-23 CN CN200810098458.XA patent/CN101587293B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6096651A (en) * | 1999-01-11 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Key-hole reduction during tungsten plug formation |
US6553562B2 (en) * | 2001-05-04 | 2003-04-22 | Asml Masktools B.V. | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques |
Also Published As
Publication number | Publication date |
---|---|
CN101587293A (zh) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101093830A (zh) | 具有用作识别标记的符号图案的半导体器件及其制造方法 | |
KR20110063204A (ko) | 반도체 소자 및 그의 형성 방법 | |
TWI707456B (zh) | 快閃記憶體與其形成方法及快閃記憶體結構 | |
CN101587293B (zh) | 用于降低金属栓塞碟化的光罩、孔布局及方法 | |
CN102760651A (zh) | 版图逻辑运算方法以及集成电路制造方法 | |
US8841774B2 (en) | Semiconductor device including a first wiring having a bending portion a via | |
KR20010108772A (ko) | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 | |
KR20190022248A (ko) | 비선형 전력 레일로의 ic 설계 및 방법 | |
CN100547764C (zh) | 制造具有球形凹陷栅极的半导体器件的方法 | |
CN103915410A (zh) | 半导体器件和半导体器件的制作方法 | |
US20160086883A1 (en) | Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto | |
US20110309522A1 (en) | Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy | |
KR20070003338A (ko) | 반도체 소자 | |
US11508659B2 (en) | Interconnect structure in semiconductor device and method of forming the same | |
TWI427677B (zh) | Used to reduce the embossing of the metal mask, hole layout and methods | |
CN103579087B (zh) | 一种三维集成电路结构的制作方法和三维集成电路结构 | |
JP5417169B2 (ja) | パワーmosfetのコンタクトメタライゼーション | |
US20130056803A1 (en) | Semiconductor device | |
US7196421B2 (en) | Integrated circuit having at least one metallization level | |
CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 | |
KR20090103508A (ko) | 반도체 소자 | |
CN102956495B (zh) | 浅沟槽隔离结构制造方法 | |
KR100884472B1 (ko) | 플래시 메모리의 제조 방법 | |
CN103972154A (zh) | 插塞的形成方法 | |
TWI528528B (zh) | 積體電路元件構造與製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140709 Termination date: 20200523 |
|
CF01 | Termination of patent right due to non-payment of annual fee |