KR100575888B1 - Semiconductor device having pad with change of use - Google Patents

Semiconductor device having pad with change of use Download PDF

Info

Publication number
KR100575888B1
KR100575888B1 KR1020040098136A KR20040098136A KR100575888B1 KR 100575888 B1 KR100575888 B1 KR 100575888B1 KR 1020040098136 A KR1020040098136 A KR 1020040098136A KR 20040098136 A KR20040098136 A KR 20040098136A KR 100575888 B1 KR100575888 B1 KR 100575888B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
internal circuit
switching means
test
Prior art date
Application number
KR1020040098136A
Other languages
Korean (ko)
Inventor
장채규
양종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040098136A priority Critical patent/KR100575888B1/en
Application granted granted Critical
Publication of KR100575888B1 publication Critical patent/KR100575888B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치의 테스트 패드를 정상 패드로 사용하여 패드의 수를 감소시킬 수 있는 패드의 용도 변경이 가능한 반도체 장치에 관한 것이다. 본 발명에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 스위칭수단; 상기 제 2 내부회로에 연결된 제 2 스위칭수단; 상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및 외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블된다.The present invention relates to a semiconductor device capable of changing the use of a pad that can reduce the number of pads by using the test pad of the semiconductor device as a normal pad. According to the present invention, there is provided a semiconductor device capable of changing a pad's use by using a test pad as a normal pad, the semiconductor device comprising: a first internal circuit; A second internal circuit; First switching means connected to the first internal circuit; Second switching means connected to the second internal circuit; A first pad connected to the first and second switching means; And a second pad for transmitting an enable signal applied from the outside to the first and second switching means, wherein the first switching means is enabled in the test mode, and the first pad in the normal mode. 2 switching means are enabled.

Description

패드의 용도 변경이 가능한 반도체 장치{Semiconductor device having pad with change of use}Semiconductor device having pad with change of use

도 1은 본 발명의 일 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면.1 is a view for explaining a semiconductor device capable of changing the use of a pad according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면.2 is a view for explaining a semiconductor device capable of changing a pad according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11,12,21,22: 내부회로 13,14,23: 패드11, 12, 21, 22: internal circuit 13, 14, 23: pad

24,25: 퓨즈24,25: fuse

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 반도체 장치의 테스트 패드를 정상 패드로 사용하여 패드의 수를 감소시킬 수 있는 패드의 용도 변경이 가능한 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device capable of changing the use of a pad capable of reducing the number of pads by using a test pad of a semiconductor device as a normal pad.

일반적으로 반도체 장치는, 반도체 장치의 내부를 테스트하기 위한 테스트 패드 및 반도체 장치의 동작을 위한 정상 패드(데이터 패드, 전압 패드, 어드레스 패드 등)를 각각 구비한다. 이러한 테스트 패드 및 정상 패드의 수는, 반도체 장치의 소형화, 고집적화 및 다기능화가 급속히 진행됨에 따라 점점 증가한다. 테스트 패드가 많을 수록 반도체 장치 내부를 더욱 정확하게 테스트하여 제작함으로써 반도체 장치의 신뢰성을 향상시킬 수 있으며, 반도체 장치의 테스트 시간을 단축시킴으로써 반도체 장치의 제작 시간을 감소시킬 수 있다.In general, a semiconductor device includes a test pad for testing the inside of the semiconductor device and a normal pad (data pad, voltage pad, address pad, etc.) for operation of the semiconductor device. The number of such test pads and normal pads increases gradually as miniaturization, high integration, and multifunction of semiconductor devices proceed rapidly. The more test pads, the more accurate the test and fabrication of the inside of the semiconductor device can be improved, the reliability of the semiconductor device can be improved, and the manufacturing time of the semiconductor device can be reduced by shortening the test time of the semiconductor device.

그러나, 상기 테스트 패드들은 반도체 장치의 제작이 완료되면 더 이상 필요하지 않다. 즉, 제작 완료된 반도체 장치에 있어서 테스트 패드들은 불필요한 요소가 되며, 이렇게 불필요한 테스트 패드들은 칩의 크기를 증가시키는 요인이 된다. 그 결과, 종래의 반도체 장치는 소형화 및 고집적화 추세에 반하는 문제점이 있다.However, the test pads are no longer needed when fabrication of the semiconductor device is completed. That is, test pads become unnecessary elements in the fabricated semiconductor device, and these unnecessary test pads increase the size of the chip. As a result, the conventional semiconductor device has a problem contrary to the trend of miniaturization and high integration.

따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 반도체 장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 반도체 장치의 테스트 패드를 정상 패드로 사용함으로써 패드의 수를 줄여 칩의 크기를 감소시키며, 그 결과 반도체 장치를 소형화 및 고집적화할 수 있는 패드의 용도 변경이 가능한 반도체 장치를 제공함에 있다.Therefore, the present invention was created to solve the problems inherent in the semiconductor device according to the prior art as described above, an object of the present invention is to reduce the number of pads by using the test pad of the semiconductor device as a normal pad chip The present invention provides a semiconductor device capable of changing the use of a pad capable of reducing the size of the semiconductor device and miniaturizing and integrating the semiconductor device.

상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 스위칭수단; 상기 제 2 내부회로에 연결된 제 2 스위칭수단; 상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및 외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블되는 것을 특징으로 한다.In order to achieve the above object, according to an aspect of the present invention, there is provided a semiconductor device capable of changing the use of the pad by using the test pad as a normal pad, the semiconductor device comprising: a first internal circuit; A second internal circuit; First switching means connected to the first internal circuit; Second switching means connected to the second internal circuit; A first pad connected to the first and second switching means; And a second pad for transmitting an enable signal applied from the outside to the first and second switching means, wherein the first switching means is enabled in the test mode, and the first pad in the normal mode. It is characterized in that the two switching means are enabled.

상기 구성에서, 상기 제 1 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 1 내부회로가 연결되고, 상기 제 2 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 2 내부회로가 연결된다.In the above configuration, when the first switching means is enabled, the first pad and the first internal circuit are connected, and when the second switching means are enabled, the first pad and the second internal circuit Is connected.

본 발명의 다른 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 연결수단; 상기 제 2 내부회로에 연결된 제 2 연결수단; 및 상기 제 1 및 제 2 연결수단에 연결된 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 연결수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 연결수단이 인에이블되는 것을 특징으로 한다.According to another aspect of the invention, there is provided a semiconductor device capable of changing a pad's use by using a test pad as a normal pad, the semiconductor device comprising: a first internal circuit; A second internal circuit; First connecting means connected to the first internal circuit; Second connecting means connected to the second internal circuit; And a pad connected to the first and second connecting means, wherein the first connecting means is enabled in the test mode, and the second connecting means is enabled in the normal mode. .

본 발명의 또 다른 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 및 상기 제 1 및 제 2 내부회로에 연결된 패드;를 구비하며, 메탈 옵션에 의해 테스트 모드일 경우에는 상기 제 1 내부회로와 상기 패드가 선택되어 사용되고, 정상 모드일 경우에는 상기 제 2 내부회로와 상기 패드가 선택되어 사용되는 것을 특징으로 한다.According to yet another aspect of the present invention, a semiconductor device capable of changing a pad's use by using a test pad as a normal pad is provided, the semiconductor device comprising: a first internal circuit; A second internal circuit; And pads connected to the first and second internal circuits, wherein the first internal circuit and the pad are selected and used in the test mode by a metal option, and the second internal circuit in the normal mode. The pad is selected and used.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면이다.1 is a view for explaining a semiconductor device capable of changing a pad according to an embodiment of the present invention.

본 발명에 따른 반도체 장치는, 제 1 및 제 2 내부회로(11,12), 제 1 및 제 2 스위칭 트랜지스터(T1,T2), 및 제 1 및 제 2 패드(13,14)를 구비한다. 제 1 및 제 2 내부회로(11,12)는 반도체 장치의 내부회로로서, 제 1 내부회로(11)는 반도체 장치를 테스트하기 위한 회로이고 제 2 내부회로(12)는 반도체 장치를 동작시키기 위한 회로이다. 또한, 제 1 및 제 2 내부회로(11,12)는 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)와 연결된다. 상기 제 1 및 제 2 스위칭 트랜지스터(T1,T2)는 제 2 패드(14)로부터 인가된 인에이블신호에 의해 인에이블되며, 인에이블될 경우에는 상기 제 1 패드(13)가 제 1 및 제 2 내부회로(11,12)와 각각 연결된다. 상기 인에이블신호는 제 1 및 제 2 스위칭 트랜지스터(T1,T2)의 게이트 단자에 전달된다. 제 2 스위칭 트랜지스터(T2)에 인가되는 인에이블신호는, 상기 제 1 스위칭 트랜지스터(T1)에 인가되는 인에이블신호가 인버터(IN)에 의해 반전되어 인가된다. 제 1 및 제 2 스위칭 트랜지스터(T1,T2)의 기판 전압단자는 외부전압(VEXT)에 연결된다. 제 2 패드(14)는 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 상기 인에이블신호를 전달하며, 제 1 패드(13)는 제 1 및 제 2 내부회로(11,12)의 입출력 패드가 된다.The semiconductor device according to the present invention includes first and second internal circuits 11 and 12, first and second switching transistors T1 and T2, and first and second pads 13 and 14. The first and second internal circuits 11 and 12 are internal circuits of the semiconductor device, wherein the first internal circuit 11 is a circuit for testing the semiconductor device and the second internal circuit 12 is for operating the semiconductor device. Circuit. In addition, the first and second internal circuits 11 and 12 are connected to the first pad 13 by the first and second switching transistors T1 and T2. The first and second switching transistors T1 and T2 are enabled by an enable signal applied from the second pad 14, and when enabled, the first pad 13 is first and second. It is connected to the internal circuits 11 and 12, respectively. The enable signal is transmitted to the gate terminals of the first and second switching transistors T1 and T2. The enable signal applied to the second switching transistor T2 is inverted by the inverter IN and applied to the enable signal applied to the first switching transistor T1. The substrate voltage terminals of the first and second switching transistors T1 and T2 are connected to an external voltage VEXT. The second pad 14 receives the enable signal and transmits the enable signal to the first and second switching transistors T1 and T2, and the first pad 13 includes the first and second internal circuits 11. And 12).

이하, 반도체 장치의 모드와 관련하여 본 발명에 따른 반도체 장치의 동작에 대해 설명하기로 한다.Hereinafter, the operation of the semiconductor device according to the present invention will be described with reference to the mode of the semiconductor device.

우선, 반도체 장치의 내부를 테스트하기 위한 테스트 모드일 경우, 제 2 패드(14)를 접지단자에 연결하면, 상기 제 2 패드(14)는 로우레벨의 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 전달한다. 상기 인에이블신호에 의해 제 1 스위칭 트랜지스터(T1)는 인에이블되고, 제 2 스위칭 트랜지스터(T2)는 디스에이블된다. 그 결과, 제 1 패드(13)가 제 1 내부회로(11)와 연결됨에 따라, 반도체 장치는 제 1 내부회로(11)에 의해 테스트되며, 그 테스트 신호는 제 1 패드(13)를 통해 입출력된다. 즉, 제 1 패드(13)는 반도체 장치의 테스트 패드로 사용되며, 상기 제 1 패드(13)를 통해 반도체 장치의 내부전압을 측정하는 등의 테스트 동작을 수행한다.First, in the test mode for testing the inside of the semiconductor device, when the second pad 14 is connected to the ground terminal, the second pad 14 receives the low level enable signal and the first and second electrodes. It transfers to the switching transistors T1 and T2. The first switching transistor T1 is enabled by the enable signal, and the second switching transistor T2 is disabled. As a result, as the first pad 13 is connected to the first internal circuit 11, the semiconductor device is tested by the first internal circuit 11, and the test signal is input and output through the first pad 13. do. That is, the first pad 13 is used as a test pad of the semiconductor device, and performs a test operation such as measuring an internal voltage of the semiconductor device through the first pad 13.

다음, 반도체 장치를 정상적으로 동작시키는 정상 모드일 경우, 제 2 패드(14)는 하이레벨의 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 전달한다. 상기 인에이블신호에 의해 제 1 스위칭 트랜지스터(T1)는 디스에이블되고, 제 2 스위칭 트랜지스터(T2)는 인에이블된다. 그 결과, 제 1 패드(13)가 제 2 내부회로(12)와 연결됨에 따라, 반도체 장치는 제 2 내부회로(12)에 의해 동작하게 되며, 그 동작 신호는 제 1 패드(13)를 통해 입출력된다. 즉, 제 1 패드(13)는 반도체 장치의 정상 패드로 사용되며, 상기 제 1 패드(13)를 통해 반도체 장치의 데이터 입출력, 전압 공급 및 어드레스 인가 등의 정상 동작을 수행한다.Next, in the normal mode in which the semiconductor device is normally operated, the second pad 14 receives a high level enable signal and transmits the enable signal to the first and second switching transistors T1 and T2. The first switching transistor T1 is disabled and the second switching transistor T2 is enabled by the enable signal. As a result, as the first pad 13 is connected to the second internal circuit 12, the semiconductor device is operated by the second internal circuit 12, and the operation signal is transmitted through the first pad 13. Input and output That is, the first pad 13 is used as a normal pad of the semiconductor device, and performs normal operations such as data input / output, voltage supply, and address application of the semiconductor device through the first pad 13.

이와 같이 본 발명에 따른 반도체 장치에 있어서, 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)는 제 1 내부회로(11)와 연결되거나 제 2 내부회로(12)와 연결된다. 이러한 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)는 반도체 장치의 테스트 패드 또는 정상 패드로서의 기능을 수행한다.As described above, in the semiconductor device according to the present invention, the first pad 13 is connected to the first internal circuit 11 or the second internal circuit 12 by the first and second switching transistors T1 and T2. Connected. By the switching transistors T1 and T2, the first pad 13 functions as a test pad or a normal pad of the semiconductor device.

도 2는 본 발명의 다른 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면이다. 이하에서는, 도 1의 구성 요소와 상이한 부분에 대해서만 설명하기로 한다.2 is a diagram for describing a semiconductor device capable of changing a pad according to another exemplary embodiment of the present disclosure. Hereinafter, only portions different from those of FIG. 1 will be described.

본 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치는, 스위칭 트랜지스터(T1,T2)를 이용하여 반도체 장치의 내부회로(11,12)와 패드(13)를 연결하였던 상기 실시예와는 달리, 퓨즈(24,25)를 이용하여 내부회로(21,22)와 패드(23)를 연결한다. 아울러, 인에이블신호를 수신하는 하나의 패드(14)를 더 구비하며 그 인에이블신호를 통해 상기 스위칭 트랜지스터(T1,T2)를 인에이블시켰던 상기 실시예와는 달리, 상기 퓨즈(24,25)의 연결을 통해 퓨즈(24,25)를 인에이블시킨다. 여기서, 내부회로(21,22)와 패드(23)를 퓨즈(24,25)가 아닌 마스크를 이용한 메탈 옵션(option)의 방법으로 연결할 수도 있다.Unlike the above embodiment in which the pad of the semiconductor device according to the present embodiment can be used, the pads 13 and the internal circuits 11 and 12 of the semiconductor device are connected using the switching transistors T1 and T2. The fuses 24 and 25 connect the internal circuits 21 and 22 to the pads 23. In addition, unlike the embodiment of the present invention, which further includes a pad 14 for receiving an enable signal and enables the switching transistors T1 and T2 through the enable signal, the fuses 24 and 25 are provided. The fuses 24 and 25 are enabled through the connection of. Here, the internal circuits 21 and 22 and the pads 23 may be connected by a metal option method using a mask instead of the fuses 24 and 25.

이와 같은 구조를 갖는 패드의 용도 변경이 가능한 반도체 장치 또한 이전 실시예와 동일한 효과를 구현할 수 있다.A semiconductor device capable of changing the use of a pad having such a structure may also implement the same effects as in the previous embodiment.

본 발명의 상기한 바와 같은 구성에 따라, 테스트 패드를 정상 패드로 사용함으로써 패드의 수가 감소되어 반도체의 칩 크기를 감소시킬 수 있으며, 그 결과 반도체 장치의 소형화 및 고집적화를 이룰 수 있다.According to the above-described configuration of the present invention, by using the test pad as a normal pad, the number of pads can be reduced to reduce the chip size of the semiconductor, resulting in miniaturization and high integration of the semiconductor device.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not so limited, and it is to be understood that the invention is capable of various modifications without departing from the spirit or field of the invention as set forth in the claims below. It will be readily apparent to one of ordinary skill in the art that modifications and variations can be made.

Claims (6)

테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,In a semiconductor device capable of changing the purpose of the pad by using the test pad as a normal pad, 제 1 내부회로;A first internal circuit; 제 2 내부회로;A second internal circuit; 상기 제 1 내부회로에 연결된 제 1 스위칭수단;First switching means connected to the first internal circuit; 상기 제 2 내부회로에 연결된 제 2 스위칭수단;Second switching means connected to the second internal circuit; 상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및A first pad connected to the first and second switching means; And 외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며,And a second pad configured to transmit an enable signal applied from the outside to the first and second switching means. 테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고,In the test mode, the first switching means is enabled, 정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.In the normal mode, the second switching means is enabled, the semiconductor device capable of changing the pad, characterized in that enabled. 제 1 항에 있어서,The method of claim 1, 상기 제 1 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 1 내부회로가 연결되고,When the first switching means is enabled, the first pad and the first internal circuit are connected, 상기 제 2 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 2 내부회로가 연결되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.And the first pad and the second internal circuit are connected to each other when the second switching means is enabled. 제 2 항에 있어서,The method of claim 2, 상기 제 2 스위칭수단은 상기 인에이블신호를 반전하여 수신하는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.And the second switching means inverts and receives the enable signal. 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,In a semiconductor device capable of changing the purpose of the pad by using the test pad as a normal pad, 제 1 내부회로;A first internal circuit; 제 2 내부회로;A second internal circuit; 상기 제 1 내부회로에 연결된 제 1 연결수단;First connecting means connected to the first internal circuit; 상기 제 2 내부회로에 연결된 제 2 연결수단; 및Second connecting means connected to the second internal circuit; And 상기 제 1 및 제 2 연결수단에 연결된 패드;를 구비하며,A pad connected to the first and second connecting means; 테스트 모드일 경우에는 상기 제 1 연결수단이 인에이블되고,In the test mode, the first connecting means is enabled, 정상 모드일 경우에는 상기 제 2 연결수단이 인에이블되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.And the second connection means is enabled in the normal mode. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 및 제 2 연결수단이 퓨즈로 구성되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.The semiconductor device capable of changing the use of the pad, characterized in that the first and second connecting means is composed of a fuse. 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,In a semiconductor device capable of changing the purpose of the pad by using the test pad as a normal pad, 제 1 내부회로;A first internal circuit; 제 2 내부회로; 및A second internal circuit; And 상기 제 1 및 제 2 내부회로에 연결된 패드;를 구비하며,Pads connected to the first and second internal circuits; 메탈 옵션에 의해 테스트 모드일 경우에는 상기 제 1 내부회로와 상기 패드가 선택되어 사용되고, 정상 모드일 경우에는 상기 제 2 내부회로와 상기 패드가 선택되어 사용되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.In the test mode, the first internal circuit and the pad are selected and used in the test mode, and in the normal mode, the second internal circuit and the pad are selected and used. Semiconductor device.
KR1020040098136A 2004-11-26 2004-11-26 Semiconductor device having pad with change of use KR100575888B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098136A KR100575888B1 (en) 2004-11-26 2004-11-26 Semiconductor device having pad with change of use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098136A KR100575888B1 (en) 2004-11-26 2004-11-26 Semiconductor device having pad with change of use

Publications (1)

Publication Number Publication Date
KR100575888B1 true KR100575888B1 (en) 2006-05-03

Family

ID=37181039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098136A KR100575888B1 (en) 2004-11-26 2004-11-26 Semiconductor device having pad with change of use

Country Status (1)

Country Link
KR (1) KR100575888B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (en) 1987-01-20 1988-07-22 Nec Corp Semiconductor integrated circuit device
KR20000014072A (en) * 1998-08-17 2000-03-06 윤종용 Memory logic complex semiconductor device and test method therof for wafer burn-in test

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (en) 1987-01-20 1988-07-22 Nec Corp Semiconductor integrated circuit device
KR20000014072A (en) * 1998-08-17 2000-03-06 윤종용 Memory logic complex semiconductor device and test method therof for wafer burn-in test

Similar Documents

Publication Publication Date Title
KR100794313B1 (en) Semiconductor memory device having bump pads and test method thereof
US5859442A (en) Circuit and method for configuring a redundant bond pad for probing a semiconductor
KR930022382A (en) Parallel test circuit of semiconductor memory chip
KR100343914B1 (en) Semiconductor device
KR100575888B1 (en) Semiconductor device having pad with change of use
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
KR100362056B1 (en) Integrated semiconductor chip with data input/output-organisation form preset by bonding pad
CN111123066A (en) Chip test circuit, memory and wafer
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
KR100206700B1 (en) Pad connecting method for semiconductor memory device
US20060119371A1 (en) Semiconductor device and evaluation circuit for the same
KR0146524B1 (en) Device of semiconductor memory
KR20020008610A (en) Bonding option circuit
KR100192583B1 (en) Output buffer circuit
KR0147453B1 (en) Semiconductor integrated circuit
KR100213266B1 (en) Semiconductor device having test circuit
JPS59160778A (en) Testing circuit
US20080003714A1 (en) Chip-packaging with bonding options connected to a package substrate
KR100390974B1 (en) Semiconductor device
JPH04128668A (en) Semiconductor integrated circuit
JPH10115671A (en) Semiconductor integrated circuit
KR19990000475A (en) Signature circuit of semiconductor chip
JPH11354643A (en) Presilicon evaluation tool mounting structure
JPH0548493B2 (en)
JPS59210381A (en) Testing circuit of integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee