KR100575888B1 - 패드의 용도 변경이 가능한 반도체 장치 - Google Patents

패드의 용도 변경이 가능한 반도체 장치 Download PDF

Info

Publication number
KR100575888B1
KR100575888B1 KR1020040098136A KR20040098136A KR100575888B1 KR 100575888 B1 KR100575888 B1 KR 100575888B1 KR 1020040098136 A KR1020040098136 A KR 1020040098136A KR 20040098136 A KR20040098136 A KR 20040098136A KR 100575888 B1 KR100575888 B1 KR 100575888B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
internal circuit
switching means
test
Prior art date
Application number
KR1020040098136A
Other languages
English (en)
Inventor
장채규
양종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040098136A priority Critical patent/KR100575888B1/ko
Application granted granted Critical
Publication of KR100575888B1 publication Critical patent/KR100575888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치의 테스트 패드를 정상 패드로 사용하여 패드의 수를 감소시킬 수 있는 패드의 용도 변경이 가능한 반도체 장치에 관한 것이다. 본 발명에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 스위칭수단; 상기 제 2 내부회로에 연결된 제 2 스위칭수단; 상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및 외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블된다.

Description

패드의 용도 변경이 가능한 반도체 장치{Semiconductor device having pad with change of use}
도 1은 본 발명의 일 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면.
도 2는 본 발명의 다른 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11,12,21,22: 내부회로 13,14,23: 패드
24,25: 퓨즈
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 반도체 장치의 테스트 패드를 정상 패드로 사용하여 패드의 수를 감소시킬 수 있는 패드의 용도 변경이 가능한 반도체 장치에 관한 것이다.
일반적으로 반도체 장치는, 반도체 장치의 내부를 테스트하기 위한 테스트 패드 및 반도체 장치의 동작을 위한 정상 패드(데이터 패드, 전압 패드, 어드레스 패드 등)를 각각 구비한다. 이러한 테스트 패드 및 정상 패드의 수는, 반도체 장치의 소형화, 고집적화 및 다기능화가 급속히 진행됨에 따라 점점 증가한다. 테스트 패드가 많을 수록 반도체 장치 내부를 더욱 정확하게 테스트하여 제작함으로써 반도체 장치의 신뢰성을 향상시킬 수 있으며, 반도체 장치의 테스트 시간을 단축시킴으로써 반도체 장치의 제작 시간을 감소시킬 수 있다.
그러나, 상기 테스트 패드들은 반도체 장치의 제작이 완료되면 더 이상 필요하지 않다. 즉, 제작 완료된 반도체 장치에 있어서 테스트 패드들은 불필요한 요소가 되며, 이렇게 불필요한 테스트 패드들은 칩의 크기를 증가시키는 요인이 된다. 그 결과, 종래의 반도체 장치는 소형화 및 고집적화 추세에 반하는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 반도체 장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 반도체 장치의 테스트 패드를 정상 패드로 사용함으로써 패드의 수를 줄여 칩의 크기를 감소시키며, 그 결과 반도체 장치를 소형화 및 고집적화할 수 있는 패드의 용도 변경이 가능한 반도체 장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 스위칭수단; 상기 제 2 내부회로에 연결된 제 2 스위칭수단; 상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및 외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블되는 것을 특징으로 한다.
상기 구성에서, 상기 제 1 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 1 내부회로가 연결되고, 상기 제 2 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 2 내부회로가 연결된다.
본 발명의 다른 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 상기 제 1 내부회로에 연결된 제 1 연결수단; 상기 제 2 내부회로에 연결된 제 2 연결수단; 및 상기 제 1 및 제 2 연결수단에 연결된 패드;를 구비하며, 테스트 모드일 경우에는 상기 제 1 연결수단이 인에이블되고, 정상 모드일 경우에는 상기 제 2 연결수단이 인에이블되는 것을 특징으로 한다.
본 발명의 또 다른 일면에 따라, 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치가 제공되며: 이 반도체 장치는, 제 1 내부회로; 제 2 내부회로; 및 상기 제 1 및 제 2 내부회로에 연결된 패드;를 구비하며, 메탈 옵션에 의해 테스트 모드일 경우에는 상기 제 1 내부회로와 상기 패드가 선택되어 사용되고, 정상 모드일 경우에는 상기 제 2 내부회로와 상기 패드가 선택되어 사용되는 것을 특징으로 한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 1은 본 발명의 일 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면이다.
본 발명에 따른 반도체 장치는, 제 1 및 제 2 내부회로(11,12), 제 1 및 제 2 스위칭 트랜지스터(T1,T2), 및 제 1 및 제 2 패드(13,14)를 구비한다. 제 1 및 제 2 내부회로(11,12)는 반도체 장치의 내부회로로서, 제 1 내부회로(11)는 반도체 장치를 테스트하기 위한 회로이고 제 2 내부회로(12)는 반도체 장치를 동작시키기 위한 회로이다. 또한, 제 1 및 제 2 내부회로(11,12)는 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)와 연결된다. 상기 제 1 및 제 2 스위칭 트랜지스터(T1,T2)는 제 2 패드(14)로부터 인가된 인에이블신호에 의해 인에이블되며, 인에이블될 경우에는 상기 제 1 패드(13)가 제 1 및 제 2 내부회로(11,12)와 각각 연결된다. 상기 인에이블신호는 제 1 및 제 2 스위칭 트랜지스터(T1,T2)의 게이트 단자에 전달된다. 제 2 스위칭 트랜지스터(T2)에 인가되는 인에이블신호는, 상기 제 1 스위칭 트랜지스터(T1)에 인가되는 인에이블신호가 인버터(IN)에 의해 반전되어 인가된다. 제 1 및 제 2 스위칭 트랜지스터(T1,T2)의 기판 전압단자는 외부전압(VEXT)에 연결된다. 제 2 패드(14)는 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 상기 인에이블신호를 전달하며, 제 1 패드(13)는 제 1 및 제 2 내부회로(11,12)의 입출력 패드가 된다.
이하, 반도체 장치의 모드와 관련하여 본 발명에 따른 반도체 장치의 동작에 대해 설명하기로 한다.
우선, 반도체 장치의 내부를 테스트하기 위한 테스트 모드일 경우, 제 2 패드(14)를 접지단자에 연결하면, 상기 제 2 패드(14)는 로우레벨의 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 전달한다. 상기 인에이블신호에 의해 제 1 스위칭 트랜지스터(T1)는 인에이블되고, 제 2 스위칭 트랜지스터(T2)는 디스에이블된다. 그 결과, 제 1 패드(13)가 제 1 내부회로(11)와 연결됨에 따라, 반도체 장치는 제 1 내부회로(11)에 의해 테스트되며, 그 테스트 신호는 제 1 패드(13)를 통해 입출력된다. 즉, 제 1 패드(13)는 반도체 장치의 테스트 패드로 사용되며, 상기 제 1 패드(13)를 통해 반도체 장치의 내부전압을 측정하는 등의 테스트 동작을 수행한다.
다음, 반도체 장치를 정상적으로 동작시키는 정상 모드일 경우, 제 2 패드(14)는 하이레벨의 인에이블신호를 수신하여 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 전달한다. 상기 인에이블신호에 의해 제 1 스위칭 트랜지스터(T1)는 디스에이블되고, 제 2 스위칭 트랜지스터(T2)는 인에이블된다. 그 결과, 제 1 패드(13)가 제 2 내부회로(12)와 연결됨에 따라, 반도체 장치는 제 2 내부회로(12)에 의해 동작하게 되며, 그 동작 신호는 제 1 패드(13)를 통해 입출력된다. 즉, 제 1 패드(13)는 반도체 장치의 정상 패드로 사용되며, 상기 제 1 패드(13)를 통해 반도체 장치의 데이터 입출력, 전압 공급 및 어드레스 인가 등의 정상 동작을 수행한다.
이와 같이 본 발명에 따른 반도체 장치에 있어서, 제 1 및 제 2 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)는 제 1 내부회로(11)와 연결되거나 제 2 내부회로(12)와 연결된다. 이러한 스위칭 트랜지스터(T1,T2)에 의해 제 1 패드(13)는 반도체 장치의 테스트 패드 또는 정상 패드로서의 기능을 수행한다.
도 2는 본 발명의 다른 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치를 설명하기 위한 도면이다. 이하에서는, 도 1의 구성 요소와 상이한 부분에 대해서만 설명하기로 한다.
본 실시예에 따른 패드의 용도 변경이 가능한 반도체 장치는, 스위칭 트랜지스터(T1,T2)를 이용하여 반도체 장치의 내부회로(11,12)와 패드(13)를 연결하였던 상기 실시예와는 달리, 퓨즈(24,25)를 이용하여 내부회로(21,22)와 패드(23)를 연결한다. 아울러, 인에이블신호를 수신하는 하나의 패드(14)를 더 구비하며 그 인에이블신호를 통해 상기 스위칭 트랜지스터(T1,T2)를 인에이블시켰던 상기 실시예와는 달리, 상기 퓨즈(24,25)의 연결을 통해 퓨즈(24,25)를 인에이블시킨다. 여기서, 내부회로(21,22)와 패드(23)를 퓨즈(24,25)가 아닌 마스크를 이용한 메탈 옵션(option)의 방법으로 연결할 수도 있다.
이와 같은 구조를 갖는 패드의 용도 변경이 가능한 반도체 장치 또한 이전 실시예와 동일한 효과를 구현할 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, 테스트 패드를 정상 패드로 사용함으로써 패드의 수가 감소되어 반도체의 칩 크기를 감소시킬 수 있으며, 그 결과 반도체 장치의 소형화 및 고집적화를 이룰 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (6)

  1. 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,
    제 1 내부회로;
    제 2 내부회로;
    상기 제 1 내부회로에 연결된 제 1 스위칭수단;
    상기 제 2 내부회로에 연결된 제 2 스위칭수단;
    상기 제 1 및 제 2 스위칭수단에 연결된 제 1 패드; 및
    외부에서 인가되는 인에이블신호를 상기 제 1 및 제 2 스위칭수단에 전달하는 제 2 패드;를 구비하며,
    테스트 모드일 경우에는 상기 제 1 스위칭수단이 인에이블되고,
    정상 모드일 경우에는 상기 제 2 스위칭수단이 인에이블되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 1 내부회로가 연결되고,
    상기 제 2 스위칭수단이 인에이블될 경우, 상기 제 1 패드와 상기 제 2 내부회로가 연결되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 2 스위칭수단은 상기 인에이블신호를 반전하여 수신하는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
  4. 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,
    제 1 내부회로;
    제 2 내부회로;
    상기 제 1 내부회로에 연결된 제 1 연결수단;
    상기 제 2 내부회로에 연결된 제 2 연결수단; 및
    상기 제 1 및 제 2 연결수단에 연결된 패드;를 구비하며,
    테스트 모드일 경우에는 상기 제 1 연결수단이 인에이블되고,
    정상 모드일 경우에는 상기 제 2 연결수단이 인에이블되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 연결수단이 퓨즈로 구성되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
  6. 테스트 패드를 정상 패드로 사용하여 패드의 용도 변경이 가능한 반도체 장치에 있어서,
    제 1 내부회로;
    제 2 내부회로; 및
    상기 제 1 및 제 2 내부회로에 연결된 패드;를 구비하며,
    메탈 옵션에 의해 테스트 모드일 경우에는 상기 제 1 내부회로와 상기 패드가 선택되어 사용되고, 정상 모드일 경우에는 상기 제 2 내부회로와 상기 패드가 선택되어 사용되는 것을 특징으로 하는 패드의 용도 변경이 가능한 반도체 장치.
KR1020040098136A 2004-11-26 2004-11-26 패드의 용도 변경이 가능한 반도체 장치 KR100575888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098136A KR100575888B1 (ko) 2004-11-26 2004-11-26 패드의 용도 변경이 가능한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098136A KR100575888B1 (ko) 2004-11-26 2004-11-26 패드의 용도 변경이 가능한 반도체 장치

Publications (1)

Publication Number Publication Date
KR100575888B1 true KR100575888B1 (ko) 2006-05-03

Family

ID=37181039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098136A KR100575888B1 (ko) 2004-11-26 2004-11-26 패드의 용도 변경이 가능한 반도체 장치

Country Status (1)

Country Link
KR (1) KR100575888B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (ja) 1987-01-20 1988-07-22 Nec Corp 半導体集積回路装置
KR20000014072A (ko) * 1998-08-17 2000-03-06 윤종용 웨이퍼 번인 테스트를 위한 메모리 로직 복합 반도체 장치 및그 테스트 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (ja) 1987-01-20 1988-07-22 Nec Corp 半導体集積回路装置
KR20000014072A (ko) * 1998-08-17 2000-03-06 윤종용 웨이퍼 번인 테스트를 위한 메모리 로직 복합 반도체 장치 및그 테스트 방법

Similar Documents

Publication Publication Date Title
KR100794313B1 (ko) 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
US5859442A (en) Circuit and method for configuring a redundant bond pad for probing a semiconductor
KR100343914B1 (ko) 반도체 장치
KR100575888B1 (ko) 패드의 용도 변경이 가능한 반도체 장치
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
KR100362056B1 (ko) 본딩 패드에 의해 프리세팅된 데이터 입출력-구성 형태를갖는 집적 반도체칩
CN111123066A (zh) 芯片测试电路、存储器以及晶圆
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
US20060119371A1 (en) Semiconductor device and evaluation circuit for the same
KR0146524B1 (ko) 반도체 메모리 장치
KR20010028416A (ko) 공동 패드를 구비한 반도체장치의 입력회로
KR20020008610A (ko) 본딩 옵션 회로
KR100192583B1 (ko) 출력버퍼회로
KR0147453B1 (ko) 반도체 집적회로
KR100213266B1 (ko) 테스트 회로를 갖는 반도체장치
JPS59160778A (ja) 試験回路
US20080003714A1 (en) Chip-packaging with bonding options connected to a package substrate
KR100390974B1 (ko) 반도체 디바이스
JPH04128668A (ja) 半導体集積回路
JPH10115671A (ja) 半導体集積回路装置
KR19990000475A (ko) 반도체 칩의 시그너처 회로
JPH11354643A (ja) プリシリコン評価ツール実装構造
JPH0548493B2 (ko)
JPS59210381A (ja) 集積回路装置の試験回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee