KR19990000475A - Signature circuit of semiconductor chip - Google Patents
Signature circuit of semiconductor chip Download PDFInfo
- Publication number
- KR19990000475A KR19990000475A KR1019970023391A KR19970023391A KR19990000475A KR 19990000475 A KR19990000475 A KR 19990000475A KR 1019970023391 A KR1019970023391 A KR 1019970023391A KR 19970023391 A KR19970023391 A KR 19970023391A KR 19990000475 A KR19990000475 A KR 19990000475A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- mos transistor
- signature circuit
- signature
- external power
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 칩의 시그너처 회로를 개시한다. 이는 외부 전원(External Power)과 반도체 칩의 외부 핀(External Pin)사이에서 칩 내부에서 발생되는 신호가 게이트로 입력되는 모스 트랜지스터와 다수의 다이오드가 직렬로 연결된다. 즉, 퓨즈 대신 모스 트랜지스터를 사용함으로써 시그너처 테스트시 보다 정확한 칩 정보를 알 수 있다는 잇점이 있다.The present invention discloses a signature circuit of a semiconductor chip. The MOS transistor and a plurality of diodes are connected in series between an external power supply and an external pin of a semiconductor chip and a signal generated inside the chip is input to the gate. In other words, the use of MOS transistors instead of fuses provides more accurate chip information during signature testing.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 칩의 시그너처 회로(Signature Circuit)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a signature circuit of a semiconductor chip.
디램(DRAM)에서의 시그너처 회로는 디램이 어떤 상태로 셋팅되어 있는지를 나타내는 회로이다.The signature circuit in the DRAM is a circuit that indicates the state in which the DRAM is set.
도 1은 종래 기술에 의한 반도체 칩의 시그너처 회로이다.1 is a signature circuit of a semiconductor chip according to the prior art.
상기 도 1을 참조하면, 시그너처 회로는 반도체 칩의 외부핀(External Pin)에 게이트와 드레인이 연결되어 다이오드 형태를 가지고 직렬로 연결된 다수의 모스 트랜지스터들(Q1,Q2,Q3,Q4,Q5), 상기 모스 트랜지스터들(Q1,Q2,Q3,Q4,Q5)과 연결된 퓨즈, 상기 퓨즈와 연결된 외부 전원(External Power)으로 구성된다.Referring to FIG. 1, a signature circuit includes a plurality of MOS transistors Q1, Q2, Q3, Q4, and Q5 connected in series with a gate and a drain connected to an external pin of a semiconductor chip in the form of a diode. A fuse connected to the MOS transistors Q1, Q2, Q3, Q4, and Q5, and an external power connected to the fuse.
따라서 상기 모스 트랜지스터들(Q1,Q2,Q3,Q4,Q5) 각각은 상기 외부핀 방향이 +이고 상기 외부 전원 방향이 -인 다이오드로서, 상기 외부핀에 인가하는 전압이 상기 외부 전원보다 클 때 전류가 흐르고 그 방향은 상기 외부핀에서 상기 외부 전원 방향이 된다. 이때 상기 퓨즈가 끊어진 상태이면 전류가 흐르지 않고 상기 퓨즈가 연결된 상태이면 전류가 흐르는 특성을 이용하여 패키지된 칩 내부의 정보를 얻을 수 있다.Therefore, each of the MOS transistors Q1, Q2, Q3, Q4, and Q5 is a diode having a positive external pin direction and a negative external power direction, and is a current when the voltage applied to the external pin is greater than the external power source. Flows from the external pin to the external power source. In this case, when the fuse is blown, no current flows, and when the fuse is connected, information on the packaged chip may be obtained using a property of flowing current.
예를 들어 디램에 리프레쉬 모드를 2K 또는 4K로 할 수 있도록 설계되었을 경우 패키지 공정에서는 2K 리프레쉬 모드와 4K 리프레쉬 모드중 어느 하나로 결정하여 패키지해야한다. 2K 리프레쉬 모드로 패키지하기 위해서는 외부핀에 연결된 퓨즈를 끊고 4K로 패키지하기 위해서는 외부핀에 연결된 퓨즈를 연결하여 패키지후 상기 외부핀에 상기 외부 전원보다 높은 전압을 인가함으로써 전류가 흐르는 외부핀은 4K 리프레쉬 모드로 패키지되었고 전류가 흐르지 않는 외부핀은 2K 리프레쉬 모드로 패키지되었음을 알 수 있다.For example, if the DRAM is designed to have 2K or 4K refresh mode, the packaging process must decide whether to package 2K refresh mode or 4K refresh mode. To package in 2K refresh mode, disconnect the fuse connected to the external pin, and package the fuse connected to the external pin to package in 4K, and apply a higher voltage than the external power to the external pin after packaging. External pins packaged in mode and no current flow are packaged in 2K refresh mode.
그런데 웨이퍼 상태에서 2K가 되도록 퓨즈를 끊고 패키지에서는 4K가 되도록 했다면 시그너처 회로를 테스트할 때 올바른 정보가 나타나지 않고 사용할 때 에러가 발생하는 문제점이 있다. 즉, 웨이퍼 상태에서 한번 퓨즈를 끊으면 패키지도 퓨즈를 끊은채로 해야 한다.However, if the fuse is cut to 2K in the wafer state and 4K in the package, there is a problem in that an error occurs when the signature circuit is tested without the correct information. In other words, once the fuse is blown in the wafer state, the package must be blown.
따라서 본 발명은 상기와 같은 문제점을 해결하기위한 시그너처 회로이다.Accordingly, the present invention is a signature circuit for solving the above problems.
본 발명이 이루고자 하는 기술적 과제는, 보다 정확한 칩 정보를 알 수 있는 반도체 칩의 시그너처 회로를 제공하는데 있다.An object of the present invention is to provide a signature circuit of a semiconductor chip capable of knowing more accurate chip information.
도 1은 종래 기술에 의한 반도체 칩의 시그너처 회로이다.1 is a signature circuit of a semiconductor chip according to the prior art.
도 2은 본 발명에 의한 반도체 칩의 시그너처 회로이다.2 is a signature circuit of a semiconductor chip according to the present invention.
상기 과제를 이루기 위하여 본 발명은, 외부 전원(External Power)과 반도체 칩의 외부 핀(External Pin)사이에서 칩 내부에서 발생되는 신호가 게이트로 입력되는 모스 트랜지스터와 다수의 다이오드가 직렬로 연결된 것을 특징으로하는 반도체 칩의 시그너처 회로를 제공한다.In order to achieve the above object, the present invention is characterized in that between the external power (External Power) and the external pin (External Pin) of the semiconductor chip, a MOS transistor and a plurality of diodes in which a signal generated inside the chip is input to the gate is connected in series A signature circuit of a semiconductor chip is provided.
상기 다이오드는 게이트와 드레인이 연결된 형태의 모스 트랜지스터인 것이 바람직하다.The diode is preferably a MOS transistor having a gate and a drain connected thereto.
본 발명에 의한 반도체 칩의 시그너처 회로는 퓨즈 대신 모스 트랜지스터를 사용함으로써 시그너처 테스트시 보다 정확한 칩 정보를 알 수 있다는 잇점이 있다.The signature circuit of the semiconductor chip according to the present invention has an advantage that more accurate chip information can be known at the time of signature test by using a MOS transistor instead of a fuse.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 반도체 칩의 시그너처 회로이다.2 is a signature circuit of a semiconductor chip according to the present invention.
상기 도 2를 참조하면, 시그너처 회로는 반도체 칩의 외부핀(External Pin)에 게이트와 드레인이 연결되어 다이오드 형태를 가지고 직렬로 연결된 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5), 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)과 연결된 제 6 모스 트랜지스터(Q6), 상기 제 6 모스 트랜지스터(Q6)의 소오스와 연결된 외부 전원(External Power)으로 구성된다. 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)의 한쪽 끝인 제 5 모스 트랜지스터(Q5)의 소오스는 상기 제 6 모스 트랜지스터(Q6)의 드레인에 연결되고, 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)의 다른 끝인 제 1 모스 트랜지스터(Q1)의 드레인은 상기 외부 핀에 연결된다.Referring to FIG. 2, the signature circuit includes first to fifth MOS transistors Q1, Q2, Q3, Q4, and Q5 connected in series with a gate and a drain connected to an external pin of a semiconductor chip in the form of a diode. ), A sixth MOS transistor Q6 connected to the first to fifth MOS transistors Q1, Q2, Q3, Q4 and Q5, and an external power source connected to a source of the sixth MOS transistor Q6. It is composed. A source of the fifth MOS transistor Q5, which is one end of the first to fifth MOS transistors Q1, Q2, Q3, Q4, and Q5, is connected to the drain of the sixth MOS transistor Q6, and the first to fifth MOS transistors Q6. A drain of the first MOS transistor Q1, which is the other end of the fifth MOS transistors Q1, Q2, Q3, Q4 and Q5, is connected to the external pin.
따라서 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5) 각각은 상기 외부핀 방향이 +이고 상기 외부 전원 방향이 -인 다이오드로서, 상기 외부핀에 인가하는 전압이 상기 외부 전원보다 클 때 전류가 흐르고 그 방향은 상기 외부핀에서 상기 외부 전원 방향이 된다.Therefore, each of the first to fifth MOS transistors Q1, Q2, Q3, Q4, and Q5 is a diode in which the external pin direction is + and the external power direction is-, and the voltage applied to the external pin is the external power source. When greater, current flows and the direction is from the external pin to the external power source.
상기 제 6 모스 트랜지스터(Q6)는 내부적으로 발생하는 신호(signal)에 따라 상기 외부 전원과 상기 외부 핀을 연결하거나 끊는 스위칭 역할을 한다. 예를 들어 디램이 ×4,×8,×16의 여러 모드로 설계되어 패키지할 때 ×4로 패키지하면 내부적으로 ×4임을 알려주는 신호가 발생되어 ×4임을 나타내는 시그너처 회로를 턴온시키고 ×8 및 ×16과 관련한 시그너처 회로를 턴오프시킨다.The sixth MOS transistor Q6 plays a switching role of connecting or disconnecting the external power supply and the external pin according to an internally generated signal. For example, when DRAMs are designed in several modes: × 4, × 8, and × 16, packaging into × 4 generates a signal internally indicating that it is × 4, turning on the signature circuit indicating that it is × 4, and turning on × 8 and Turn off the signature circuit associated with x16.
따라서 종래와 같이 ×4로 퓨즈를 끊었다가 ×4물량은 남아돌고 ×16물량은 모자란 경우 ×4에 대한 시그너처 회로의 퓨즈를 끊은 칩들을 ×16으로 패키지할 때 시그너처 테스트를 하면 올바른 정보를 주지 못하지만 본 발명은 모스 트랜지스터 및 내부적으로 발생되는 신호를 이용하므로 좀더 정확한 시그너처 테스트를 할 수 있다.Therefore, if the fuse is blown to × 4 and the × 4 quantity remains and the × 16 quantity is insufficient, the signature test for packaging the fuse circuits of the signature circuit for × 4 as × 16 does not give the correct information. The present invention uses a MOS transistor and an internally generated signal to enable more accurate signature test.
상기 시그너처 회로는 상기와 같은 실시예 이외에 다음과 같이, 상기 제 6 모스 트랜지스터(Q6)의 드레인이 상기 외부 핀에 연결되고, 상기 제 6 모스 트랜지스터(Q6)의 소오스가 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)의 한쪽 끝에 있는 상기 제 1 모스 트랜지스터(Q1)의 드레인에 연결되고, 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)의 다른 쪽 끝에 있는 상기 제 5 모스 트랜지스터(Q5)의 소오스는 상기 외부 전원에 연결할 수 있다.In the signature circuit, the drain of the sixth MOS transistor Q6 is connected to the external pin, and the source of the sixth MOS transistor Q6 is connected to the first to fifth MOSs as follows. Connected to the drain of the first MOS transistor Q1 at one end of the transistors Q1, Q2, Q3, Q4, Q5, and the first to fifth MOS transistors Q1, Q2, Q3, Q4, Q5 The source of the fifth MOS transistor Q5 at the other end may be connected to the external power source.
또한 상기 제 6 모스 트랜지스터(Q6)를 상기 제 1 내지 제 5 모스 트랜지스터(Q1,Q2,Q3,Q4,Q5)중 어느 둘 사이에 형성할 수 있다.The sixth MOS transistor Q6 may be formed between any one of the first to fifth MOS transistors Q1, Q2, Q3, Q4 and Q5.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
이상, 설명된 바와 같이 본 발명에 의한 반도체 칩의 시그너처 회로는 퓨즈 대신 모스 트랜지스터를 사용함으로써 시그너처 테스트시 보다 정확한 칩 정보를 알 수 있다는 잇점이 있다.As described above, the signature circuit of the semiconductor chip according to the present invention has an advantage that more accurate chip information can be known at the time of signature test by using a MOS transistor instead of a fuse.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970023391A KR19990000475A (en) | 1997-06-05 | 1997-06-05 | Signature circuit of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970023391A KR19990000475A (en) | 1997-06-05 | 1997-06-05 | Signature circuit of semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990000475A true KR19990000475A (en) | 1999-01-15 |
Family
ID=65988630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970023391A KR19990000475A (en) | 1997-06-05 | 1997-06-05 | Signature circuit of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990000475A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546300B1 (en) * | 1999-10-01 | 2006-01-26 | 삼성전자주식회사 | Output circiut for chip information |
-
1997
- 1997-06-05 KR KR1019970023391A patent/KR19990000475A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546300B1 (en) * | 1999-10-01 | 2006-01-26 | 삼성전자주식회사 | Output circiut for chip information |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950001293B1 (en) | Parallel test circuit of semiconductor memory chip | |
KR970029882A (en) | Semiconductor memory device with wafer test signal generator | |
US6621283B1 (en) | Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit | |
KR960004460B1 (en) | Semiconductor device | |
KR100343283B1 (en) | A circuit for supplying test power of semiconductor device | |
US6442009B1 (en) | Semiconductor device having protective and test circuits | |
US20010025993A1 (en) | Semiconductor device | |
JP2010266254A (en) | Open test circuit of semiconductor device, and semiconductor chip and semiconductor device equipped with open test circuit | |
KR0146544B1 (en) | Semiconductor memory device | |
KR100248350B1 (en) | Fuse option circuit for memory device | |
US6693447B1 (en) | Configuration for identifying contact faults during the testing of integrated circuits | |
KR19990000475A (en) | Signature circuit of semiconductor chip | |
KR100594204B1 (en) | Input circuit of semiconductor device with cavity pad | |
KR100344838B1 (en) | bonding option circuit | |
KR100206700B1 (en) | Pad connecting method for semiconductor memory device | |
US6388460B1 (en) | Alternate timing wafer burn-in method | |
KR19990076398A (en) | Internal Information Display Circuit of Semiconductor Device | |
US7335957B2 (en) | Semiconductor memory integrated circuit and layout method of the same | |
KR100250029B1 (en) | Double erasing protecting circuit of semiconductor memory redundancy | |
KR100390974B1 (en) | Semiconductor device | |
KR0146524B1 (en) | Device of semiconductor memory | |
JPH03139842A (en) | Integrated circuit wafer | |
KR100239906B1 (en) | Circuit for recognizing level difference between input pins and having pads in common | |
KR960011258B1 (en) | Pad structure of semiconductor device | |
KR100363843B1 (en) | Circuit for measuring signal sources in an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |