KR100547241B1 - 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 - Google Patents
듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100547241B1 KR100547241B1 KR1020040060530A KR20040060530A KR100547241B1 KR 100547241 B1 KR100547241 B1 KR 100547241B1 KR 1020040060530 A KR1020040060530 A KR 1020040060530A KR 20040060530 A KR20040060530 A KR 20040060530A KR 100547241 B1 KR100547241 B1 KR 100547241B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric
- gate
- peripheral circuit
- negative photoresist
- reticle
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 추가의 레티클이 필요없이 게이트 레티클과 네가티브 포토레지스트를 사용하여 셀트랜지스터와 주변회로트랜지스터의 각 게이트 유전체를 서로 다른 두께로 제조하기 위한 반도체 소자 제조 방법을 제공하기 위한 것으로서, 이를 위한 본 발명은 셀영역과 주변회로영역을 갖는 반도체 기판 상부에 제1유전체를 형성하는 단계; 네가티브 포토레지스트를 도포하고 게이트 레티클을 사용하는 노광공정으로 상기 주변회로영역의 게이트 형성 예정지역만을 오픈시킨 네가티브 포토레지트스 패턴을 형성하는 단계; 상기 네가티브 포토레지스트 패턴을 식각마스크로하여 상기 제1유전체를 식각하는 단계; 상기 제1유전체가 선택적으로 식각된 결과물의 전면에 제2유전체를 형성하는 단계를 포함한다.
게이트 유전체, 네가티브 포토레지스트, 게이트전극
Description
도 1a 내지 도 1e는 종래 기술에 따른 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법을 도시한 공정 단면도.
도 2a 내지 도 2f는 본 발명의 제 1실시예에 따른 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제1유전체
23 : 네가티브 레지스트 24 : 게이트 레티클(포토마스크)
25 : 제2유전체 26 : 게이트전극
27 : 포지티브 레지스트
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 듀얼 게이트 유전체 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 셀(cell)영역과 주변회로영역(peri)은 동일한 두께의 게이트 유전체(gate dielectric)를 이용하는 단순 공정이었으나 장치(device)의 고속화를 위하여 셀영역의 게이트 유전체는 두껍게, 주변회로영역의 게이트 유전체는 얇게 하는 공정이 도입되었다.
일반적인 DRAM 셀 트랜지스터에서는 안정성과 리프레쉬(refresh) 특성이 무엇보다 중요하다. 따라서, 반도체 소자의 안정성과 리프레쉬 특성을 만족시키기 위해서는 주변회로영역의 트랜지스터에 사용할 얇은 게이트 유전체와 셀 트랜지스터에 사용할 두꺼운 게이트 유전체를 동일 칩 내에서 동시에 구현할 수 있는 듀얼 게이트 유전체 공정으로 게이트 유전체를 형성해야 한다.
도 1a 내지 도 1e는 종래 기술에 따른 듀얼 게이트 유전체 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 셀영역(A), 주변회로영역(B)의 반도체 기판(11) 상에 제1유전체(12)를 형성한다.
다음으로, 제1유전체(12)상에 포지티브 포토레지스트를 도포하고, 셀영역(A)을 마스킹한 레티클(14)을 사용하여 노광 및 현상하므로써, 포토레지스트 패턴(13)을 형성한다. 이러한 공정에 의해 형성되는 포토레지스트 패턴(13)은 셀영역(A)은 덮고, 주변회로영역(B)을 오픈시키는 형태이다.
도 1b에 도시된 바와 같이, 통상적인 습식식각(Wet etch) 또는 건식식각(Dry etch)을 이용하여, 주변회로영역(B)상의 제1유전체(12)를 제거한다. 습식식각은 HF용액을 이용하여 실시할 수 있다. 그리고나서, 포토레지스트 패턴(13)을 제거한다.
도 1c에 도시된 바와 같이, 기판 전체구조 상에 제2유전체(15)를 형성한다. 따라서 셀영역(A)에는 제1유전체(12a)와 제2유전체(15)가 적층으로 이루어진 두꺼운 게이트 유전체(16)가 형성되고, 주변회로영역(B)에는 제2유전체로(15)만 이루어진 얇은 게이트 유전체가 형성된다. 이로써, 반도체 기판(11) 상부에 셀영역(A)과 주변회로영역(B)에서 서로 다른 두께를 갖는 듀얼 게이트를 형성할 수 있다.
이어서, 도 1d에 도시된 바와 같이, 게이트용 도전층을 형성하고 포지티브 포토레지스트를 도포한 후, 게이트 레티클(19)을 사용하여 노광 및 현상하므로써 포토레지스트 패턴(18)을 형성한다.
도 1e에 도시된 바와 같이, 이를 식각마스크로하여 도전층을 식각하므로써 게이트전극(17a)을 형성한다.
상술한 바와 같이 종래 기술에 따른 듀얼 게이트 유전체 제조 공정은 추가의 레티클(14)을 사용하여, 주변회로영역의 활성(active)영역의 게이트 유전체를 전체적으로 스트립하는 공정이므로, 새로운 레이아웃 결정 및 레티클 제작이 필요하다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 추가의 레티클이 필요없이 게이트 레티클과 네가티브 포토레지스트를 사용하여 셀트랜지스터와 주변회로트랜지스터의 각 게이트 유전체를 서로 다른 두께로 제조하기 위 한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 듀얼 게이트 유전체 제조 방법은 셀영역과 주변회로영역을 갖는 반도체 기판 상부에 제1유전체를 형성하는 단계, 네가티브 포토레지스트를 도포하고 게이트 레티클을 사용하는 노광공정으로 상기 주변회로영역의 게이트 형성 예정지역만을 오픈시킨 네가티브 포토레지트스 패턴을 형성하는 단계, 상기 네가티브 포토레지스트 패턴을 식각마스크로하여 상기 제1유전체를 식각하는 단계, 상기 제1유전체가 선택적으로 식각된 결과물의 전면에 제2유전체를 형성하는 단계를 포함하는 듀얼 게이트 유전체를 갖는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법을 도시한 공정 단면도이다. 이하, 반도체 소자는 DRAM에서 셀영역과 주변회로영역에 형성되는 트랜지스터다.
도 2a에 도시된 바와 같이, 셀영역(A), 주변회로영역(B)의 반도체 기판(21)상부에 제1유전체(22)를 증착한다.
도 2b에 도시된 바와 같이, 제1유전체(22) 상부에 네가티브 포토레지스트 (23)를 도포하고, 게이트 레티클(24)을 이용하여 네가티브 포토레지스트(23)를 노광 및 현상하여 포토레지스트 패턴(12)을 형성한다. 이 때, 셀영역(A)의 경우는 레티클상의 패턴간 피치(pitch)가 주변회로영역(B)에 비해 매우 작으므로 노광에너지가 필요치보다 작아 포토레티스트 패턴에 의해 셀영역(A) 전체가 마스킹된다.
이어서, 도 2c에 도시된 바와 같이, 식각을 진행하여, 주변회로영역에 게이트전극이 형성될 예정영역의 제1유전체(22)를 제거한다. 이후, 네가티브 포토레지스트(23)를 제거한다.
이어서, 도 2d에 도시된 바와 같이, 주변회로영역(B) 중에서 게이트가 형성될 영역의 제1유전체(22a)가 선택적으로 식각된 결과물의 전면에 제2유전체(25)를 형성한다. 따라서, 이미 제1유전체(22)가 제거된 부분의 유전체의 두께는 제2유전체(25)의 두께와 같고, 제1유전체(22a)가 남아있는 부분의 유전체의 두께는 제1유전체(22a)와 제2유전체(25)의 두께가 합쳐진 것과 같다. 주변회로영역(B)에서 게이트전극이 형성될 예정영역에는 제2유전체(25)만 형성된다. 이 때, 제1유전체, 제2유전체로 SiO2를 사용한다.
도 2e에 도시된 바와 같이, 게이트전극(26)을 증착하고, 게이트전극(26) 상부에 포지티브 포토레지트스(27)를 도포한다. 이 때, 게이트전극 물질로 텅스텐, 텅스텐실리사이드, 도핑된 폴리실리콘 등을 사용한다. 그리고나서, 게이트 레티클(24)을 이용하여 노광 및 현상하여 포토레티스트 패턴(27)을 형성한다.
이어서, 도 2f에 도시된 바와 같이, 포토레지스트 패턴(27)을 식각마스크로 하여 게이트전극(26)을 식각한다. 이에 의해 셀영역(A)에서는 제1유전체(22a)와 제2유전체(25a), 게이트전극(26a)이 차례로 적층되어있고, 주변회로영역(B)에서는 제 2유전체(25a), 게이트전극(26a)이 차례로 적층되어있다.
결국, 본 발명은 레이아웃이 동일한 게이트 레티클만을 사용하여 셀영역의 게이트 유전체의 두께가 주변회로영역의 게이트 유전체의 두께보다 두껍게 형성된 듀얼 게이트 유전체를 갖는 반도체 소자를 구현할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 게이트 레티클을 사용하고, 네가티브 포토레지스트를 사용하여 듀얼 게이트 유전체를 형성하는 것으로, 게이트 레티클 이외의 별도의 레티클 제작이 필요없어서 장비 투자 및 개발 기간을 단축할 수 있다.
Claims (3)
- 셀영역과 주변회로영역을 갖는 반도체 기판 상부에 제1유전체를 형성하는 단계;네가티브 포토레지스트를 도포하고 게이트 레티클을 사용하는 노광공정으로 상기 주변회로영역의 게이트 형성 예정지역만을 오픈시킨 네가티브 포토레지트스 패턴을 형성하는 단계;상기 네가티브 포토레지스트 패턴을 식각마스크로하여 상기 제1유전체를 식각하는 단계; 및상기 제1유전체가 선택적으로 식각된 결과물의 전면에 제2유전체를 형성하는 단계를 포함하는 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 제2유전체가 형성된 결과물의 전면에 상기 게이트 레티클 및 포지티브 포토레지스트를 사용하여 게이트전극 패턴을 형성하는 단계를 더 포함하는 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법.
- 제 1항 또는 제 2항에 있어서,상기 주변회로영역의 게이트 형성 예정 지역만을 오픈시킨 네가티브 포토레지스트 패턴을 형성하는 단계는,노광에너지를 조절하여 상기 셀영역이 상기 네가티브 포토레지스트 패턴에 의해 마스킹되도록 하는 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060530A KR100547241B1 (ko) | 2004-07-30 | 2004-07-30 | 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060530A KR100547241B1 (ko) | 2004-07-30 | 2004-07-30 | 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100547241B1 true KR100547241B1 (ko) | 2006-01-31 |
Family
ID=37178507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040060530A KR100547241B1 (ko) | 2004-07-30 | 2004-07-30 | 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100547241B1 (ko) |
-
2004
- 2004-07-30 KR KR1020040060530A patent/KR100547241B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| KR100822581B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR970030843A (ko) | 반도체 기판상에 캐패시터를 형성하는 방법 | |
| US6518151B1 (en) | Dual layer hard mask for eDRAM gate etch process | |
| KR100547241B1 (ko) | 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100390948B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR100515008B1 (ko) | 복합 반도체 소자의 제조방법 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR100677992B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100246467B1 (ko) | 위상반전마스크의 사이드 로브를 이용하는 반도체 소자의 캐패시터 제조방법 | |
| KR20080095602A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040000887A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR980012412A (ko) | 양호한 프로파일을 갖는 캐패시터의 제조방법 | |
| KR20060074980A (ko) | 풀딥아웃 공정을 이용한 반도체메모리장치의 제조 방법 | |
| JPH0697129A (ja) | 半導体装置の製造方法 | |
| JPH05114713A (ja) | 半導体装置およびその製造方法 | |
| KR19990001901A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19980017256A (ko) | 반도체 소자의 제조 방법 | |
| KR20030000824A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20050033681A (ko) | 포토 마스크 정렬키 형성방법 | |
| KR20030000907A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |