JP2011066122A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2011066122A
JP2011066122A JP2009214381A JP2009214381A JP2011066122A JP 2011066122 A JP2011066122 A JP 2011066122A JP 2009214381 A JP2009214381 A JP 2009214381A JP 2009214381 A JP2009214381 A JP 2009214381A JP 2011066122 A JP2011066122 A JP 2011066122A
Authority
JP
Japan
Prior art keywords
terminal electrode
electrode layer
support substrate
layer
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009214381A
Other languages
English (en)
Inventor
Shunsuke Chisaka
俊介 千阪
Minoru Hatase
稔 畑瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009214381A priority Critical patent/JP2011066122A/ja
Publication of JP2011066122A publication Critical patent/JP2011066122A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】支持基板に設けられた端子電極層の剥離やひび割れ等の損傷を確実に防止する。
【解決手段】支持基板9の一方の主面に設けられた端子電極層3の周部31がその一部を除きレジスト層2により連続的に覆われており、端子電極層3と支持基板9との接合が補強され、端子電極層3が支持基板9から剥離することが防止される。また、支持基板9、端子電極層3およびレジスト層2のそれぞれの熱膨張係数が大きく異なるときに、例えばリフローの際に支持基板9、端子電極層3およびレジスト層2が加熱されて膨張することにより応力が生じても、生じた応力は、端子電極層周部31のレジスト層2により被覆されない部分から逃げるため、端子電極層3が支持基板9から剥離したり、ひび割れたりするのを防止することができる。
【選択図】図2

Description

本発明は、支持基板の少なくとも一方の主面に端子電極層のパターンが形成された回路基板に関する。
従来、マザー基板に搭載される回路基板は、その支持基板の少なくとも一方の主面にランドやパッドなどの端子電極層のパターンが形成される。そして、端子電極層は銅箔などの電極材料により形成され、支持基板は樹脂やセラミックなどの絶縁材料を用いた単層、多層の構成である。そして、端子電極層を形成する材料と、支持基板を形成する材料とは異なる材質であり、機械的な摩擦や温度変化等の影響を受けてはがれるおそれがあるため、端子電極層と支持基板との接合を補強する種々の試みが行われている。例えば、支持基板の少なくとも一方の主面に設けられた端子電極層の周部を、絶縁材(レジスト)で覆って端子電極層を支持基板に押えつけ、端子電極層と支持基板との接合を補強することが提案されている(特許文献1,2参照)。
図7(a),(b)に示すように、特許文献1に記載の回路基板300では、導体パッド301からなる端子電極層の外周部301aが全周に渡ってオーバーコート材302により被覆されている。一方、図8に示すように、特許文献2に記載の回路基板400では、導体401からなる端子電極層の2ヶ所が保護ガラス402により開口部403を挟んで被覆されることにより、導体ランド401aが形成されている。なお、図7(a),(b)はそれぞれ回路基板の断面図および平面図であり、図8は回路基板の平面図である。
特開2002−198637号公報(段落[0018],[0020],[0021]、図1、要約書など) 特開平9−213881号公報(段落[0010],[0012]、図1など)
図7(a),(b)に示す回路基板300では、導体パッド301の外周部301aが全周に渡ってオーバーコート材302で被覆されて基板に押しつけられるため、支持基板303と導体パッド301との接合がオーバーコート材302により補強される。しかしながら、はんだリフローなどの際に支持基板303、オーバーコート材302および導体パッド301が加熱されると、それらの熱膨張係数の相違等に基づき、オーバーコート材302によって導体パッド301が外周部側から中心側に押されて、導体パッド301が浮き上がって支持基板303から剥離するおそれがあり、また、導体パッド301にひびが生じるおそれもある。
一方、図8に示す回路基板400では、導体401の2ヶ所が開口部403を挟んで保護ガラス402により被覆されて基板に押付けられる。この場合、導体401は保護ガラス402により周部の2ヶ所のみが部分的に被覆されるため、保護ガラス402が導体401を支持基板に押しつける力は、図7の回路基板300の例と比較して小さく、支持基板と導体401との接合が十分に補強されないおそれがある。
また、複数の導体ランド401aは隣接して配置されるが、隣接する導体ランド401a間に保護ガラス402が設けられていないため、溶融したはんだなどの接合部材により導体ランド401a間が短絡するおそれもある。
本発明は、支持基板に設けられた端子電極層の剥離やひび割れ等の損傷を確実に防止することを第1の目的とし、また、支持基板に島状に複数の端子電極層が設けられた場合には、併せて、それらの層間が溶融したはんだ等で短絡することを防止することを第2の目的とする。
上記した第1の目的を達成するために、本発明の回路基板は、支持基板と、前記支持基板の少なくとも一方の主面に設けられた端子電極層と、前記端子電極層を部分的に被覆するレジスト層とを備え、前記レジスト層は、前記端子電極層の周部のうち、前記支持基板の少なくとも一の端縁側を除く前記周部を連続的に覆うように設けられていることを特徴としている(請求項1)。
また、本発明の回路基板の前記レジスト層は、前記レジスト層は、前記端子電極層と当該レジスト層との重合部分が、前記周部を除く前記端子電極層上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと前記端子電極層の周端との交点のうち少なくとも3点を含むことを特徴としている(請求項2)。
また、上記した第2の目的を達成するために、本発明の回路基板は、複数の前記端子電極層が前記主面の端縁に沿って島状に設けられ、前記レジスト層は、前記主面の前記各端子電極層間および前記主面の中央部分を覆うように設けられていることを特徴としている(請求項3)。
また、本発明の回路基板は、前記レジスト層は、前記端子電極層の全ての隅部を覆うように設けられていることを特徴としている(請求項4)。
請求項1の発明によれば、レジスト層は、支持基板の端縁側を除く端子電極層の周部を連続的に覆うように設けられているため、端子電極層はレジスト層により支持基板に押しつけられて、端子電極層と支持基板との接合が十分に補強される。この場合、機械的な衝撃が加えられても端子電極層は支持基板から容易に剥離することがない。
また、端子電極層の周部の一部がレジスト層により被覆されないため、例えばはんだリフローの際に、支持基板、端子電極層、レジスト層が加熱され、それらの熱膨張係数の差により生じる端子電極層を浮き上がらせようとする力は、端子電極層周部のレジスト層により被覆されない部分から逃がされ、端子電極層が支持基板から剥離したり、ひび割れたりすることがない。
また、はんだリフローなどの際に支持基板、端子電極層、レジスト層が加熱されて膨張しても、端子電極層を浮き上がらせようとする力(歪み)は、端子電極層の周部のレジスト層により被覆されない部分から支持基板の端縁側に逃がされて、支持基板の他の部分に影響を与えることがない。したがって、機械的な衝撃や加熱による端子電極層の破損を確実に防止することができ、回路基板の信頼性が向上する。
請求項2の発明によれば、レジスト層は、支持基板の少なくとも一方の主面に設けられた端子電極層の周部をその一部を除き連続的に覆い、かつ、端子電極層と当該レジスト層との重合部分が、周部を除く端子電極層上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層の周端との交点のうち少なくとも3点を含むように設けられているため、端子電極層はレジスト層により3方向から支持基板に効率よく押え込まれて、端子電極層と支持基板との接合が十分に補強される。この場合、機械的な衝撃が加えられても端子電極層は支持基板から容易に剥離することがない。したがって、より確実に端子電極層の破損を防止することができる。
請求項3の発明によれば、複数の端子電極層が支持基板の主面の端縁に沿って島状に設けられ、レジスト層は、端子電極層が設けられた支持基板の主面の各端子電極層間および中央部分を覆うように設けられているため、各端子電極層間に設けられたレジスト層により、例えば溶融したはんだが端子電極層どうしを短絡するおそれがなく、支持基板に島状に設けられた複数の端子電極層間が短絡することも併せて確実に防止できる。
請求項4の発明によれば、レジスト層は、端子電極層の全ての隅部を覆うように設けられているため、支持基板からの剥離が生じやすい端子電極層の角の部分である隅部が全てレジスト層により支持基板に押しつけられるため、端子電極層が支持基板から剥離することをさらに一層確実に防止できる。
本発明の回路基板を備える部品内蔵モジュールの第1実施形態を示す断面図である。 図1の底面図である。 図1の部品内蔵モジュールの第2実施形態を示す底面図である。 図1の部品内蔵モジュールの変形例を示す底面図である。 図1の部品内蔵モジュールの変形例を示す底面図である。 (a)〜(c)は端子電極層の変形例を示す図である。 従来の回路基板の一例を示す図であって、(a)は断面図、(b)は平面図である。 従来の回路基板の一例を示す平面図である。
<第1実施形態>
本発明の回路基板を備える部品内蔵モジュール1の第1実施形態について、図1および図2を参照して説明する。
図1は本発明の回路基板10を備える部品内蔵モジュール1の第1実施形態を示す断面図である。図1に示すように、部品内蔵モジュール1は、レジスト層2と、端子電極層3と、接続層4と、部品内蔵層5と、配線層6,8と、コア基板7とが積層され一体化されて形成されている。また、配線層8と電子部品ICの端子電極tICとが接続されることにより、部品内蔵モジュール1には電子部品ICが搭載されている。
部品内蔵層5は、封止用の樹脂層51に、部品52,53などの部品が設けられて形成されている。また、部品内蔵層5には必要に応じて導電性ペーストの充填、ビアフィルめっき等により形成された層間接続導体(ビア導体)54が設けられている。
樹脂層51は例えば熱硬化性の樹脂により形成されている。また、部品52,53などの各部品はコンデンサ、コイル、トランジスタなどの電子回路素子のチップであり左右端部に電極(外部電極)521,531を有している。熱硬化性の樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂などがある。
接続層4は、樹脂層51と同様の樹脂層41を有し、樹脂層41の必要な箇所にビア構造の層間接続導体42を設けて形成され、硬化した部品内蔵層5に接続層4を介して端子電極層3が貼り付けられる。また、コア基板7は、樹脂やセラミックなどで形成されており、必要な箇所にビア構造の層間接続導体71が設けられて形成されている。
配線層6,8は、例えば銅箔を配線パターンにしたがってレーザ加工やエッチング加工などして形成される。また、端子電極層3は、接続層4の一方の主面に設けられ、例えば銅箔を配線パターンにしたがってレーザ加工やエッチング加工などして形成される。そして、配線層6,8および端子電極層3として形成されたランドやパッドなどに層間接続導体42,54,71の端面が、合金や金属間化合物を形成することによって、あるいは、物理的に接触することによって接合することにより、配線層6,8および端子電極層3が接続される。
レジスト層2は、端子電極層3のはんだ付けが必要な部分を露出させて、端子電極層3を部分的に被覆するように設けられている。また、レジスト層2は、端子電極層3のはんだ付けが不要な部分を覆うことにより、端子電極層3に無駄なはんだが付着しないように、例えば熱硬化性エポキシ樹脂により形成されている。なお、レジスト層2を形成する材質としては、上記した材質に限られず、端子電極層3が設けられる接続層4(支持基板9)の種類に応じて、例えばガラスにより形成するなど、種々変更することができる。
次に、図1の部品内蔵モジュール1の製造方法の一例についてその概略を説明する。まず、両面に配線層6,8を設けたコア基板7に部品52,53が実装される。そして、部品52,53が埋まるように未硬化の樹脂層51が充填されて加熱硬化された後、硬化した樹脂層51にビア孔が形成される。
次に、未硬化の接続層4が用意され、接続層4にもビア孔が形成される。そして、樹脂層51(部品内蔵層5)および接続層4のビア孔に導電性ペーストが充填されたり、ビアフィルめっきが施されたりして層間接続導体42,54が形成される。
続いて、接続層4に銅箔が貼り付けられ、エッチング加工などによって端子電極層3が形成される。そして、接続層4の一方の主面に形成された端子電極層3の周部を一部を除いて覆うように接続層4上にレジスト層2が形成される。
その後、コア基板7の配線層8にはんだバンプなどを介して電子部品ICが実装されることにより、部品内蔵モジュール1が完成する。
以上のようにして、接続層4および部品内蔵層5を有する支持基板9が形成され、レジスト層2、端子電極層3、支持基板9および配線層6により回路基板10が構成されている。なお、端子電極層3は、回路基板10をマザー基板に接続する外部電極を構成する。
次に、図2を参照して、レジスト層2が端子電極層3の周部31を被覆する構成について説明する。図2は、図1の底面図であって、レジスト層2が端子電極層3の周部31を被覆する様子を示す図である。
図2に示すように、レジスト層2は、矩形状の端子電極層3の周部31のうち、支持基板9の一の端縁91に平行な一部を除いた部分を連続的に覆うように設けられている。そして、レジスト層2は、端子電極層3と当該レジスト層2との重合部分21が、周部31を除く端子電極層3上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層3の周端33との交点のうち少なくとも3点を含むように設けられている。さらに、レジスト層2は、端子電極層3の全ての隅部32を覆うように設けられている。
したがって、この実施形態によれば、支持基板9の一方の主面に設けられた端子電極層3の周部31がその一部を除きレジスト層2により連続的に覆われており、かつ、端子電極層3と当該レジスト層2との重合部分21が、周部31を除く端子電極層3上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層3の周端33との交点のうち少なくとも3点を含むようにレジスト層2が設けられているため、端子電極層3はレジスト層2により支持基板9に効率よく押え込まれて、端子電極層3と支持基板9との接合が補強され、例えば部品内蔵モジュール1に機械的な衝撃が加えられたときに端子電極層3が支持基板9から剥離することが防止される。
また、支持基板9、端子電極層3およびレジスト層2のそれぞれの熱膨張係数が大きく異なるときに、例えばリフローの際に支持基板9、端子電極層3およびレジスト層2が加熱されて膨張することにより応力が生じても、端子電極層3の周部31の一部がレジスト層2により被覆されていないため、生じた応力は、端子電極層周部31のレジスト層2により被覆されない部分から逃げる。したがって、リフローの際の加熱などに起因して回路基板10を破損するおそれのある応力が生じても、端子電極層3が支持基板9から剥離したり、ひび割れたりすることが防止される。そのため、機械的な衝撃が部品内蔵モジュール1に加えられたり、部品内蔵モジュール1が加熱されたりしたときに、支持基板9に設けられた端子電極層3が破損することが防止されて、部品内蔵モジュール1(回路基板10)の信頼性が向上する。
また、支持基板9の端縁91の側を除く端子電極層3の周部31がレジスト層2により連続的に覆われているため、例えばリフローの際に回路基板10が加熱されて、支持基板9、端子電極層3およびレジスト層2が膨張することにより回路基板10を破損するおそれのある応力が生じても、生じた応力は、端子電極層3の周部31がレジスト層102により被覆されない支持基板9の端縁91側から逃げることとなる。したがって、支持基板9、端子電極層103およびレジスト層102を形成する各材料が膨張することにより生じた応力(歪み)などが支持基板9の端縁91から支持基板9の外へと逃げる構造であるため、支持基板9に設けられた端子電極層3の破損を防止することができる。
また、端子電極層3の全ての隅部32がレジスト層2により覆われているため、支持基板9からの剥離が生じやすい端子電極層3の角の部分である隅部32がレジスト層2により支持基板9に確実に押しつけられて、端子電極層3が支持基板9から剥離するのをさらに確実に防止できる。
<第2実施形態>
次に、図3を参照して部品内蔵モジュール1の第2実施形態について説明する。図3は図1の部品内蔵モジュール1の第2実施形態を示す底面図である。
この第2実施形態が、上記した第1実施形態と異なる点は、図3に示すように、複数の端子電極層103が支持基板9の一方の主面の端縁91に沿って島状に設けられている点である。そして、レジスト層102は、支持基板9の主面の各端子電極層103間および主面の中央部分を覆うように設けられている。また、レジスト層2は、全周部のうち、支持基板9の端縁91側を除く端子電極層103の周部を覆うように設けられている。その他の構成は上記した第1実施形態と同様であるため、その構成の説明は同一符号を付すことにより省略する。
この第2実施形態によれば、上記した第1実施形態と同様の効果を奏することができるとともに、以下のような効果を奏することができる。すなわち、複数の端子電極層103が支持基板9の主面の端縁91に沿って島状に設けられており、端子電極層103が設けられた支持基板9の主面の各端子電極層103間および中央部分がレジスト層102により被覆されている。したがって、例えばリフローの際に、各端子電極層103間に設けられたレジスト層102により溶融したはんだが端子電極層103どうしを短絡するおそれがなく、支持基板9に島状に設けられた複数の端子電極層103間が短絡するのを確実に防止できる。
<第1変形例>
次に、図4を参照して部品内蔵モジュール1の第1変形例について説明する。図4は図1の部品内蔵モジュール1の第1変形例を示す底面図である。
この第1変形例が、上記した第2実施形態と異なる点は、図4に示すように、レジスト層112が、端子電極層113の支持基板9の端縁91側の境界と揃うようにして、支持基板9の主面の各端子電極層113間および主面の中央部分を覆うように設けられている点である。その他の構成は上記した第2実施形態と同様であるため、その構成の説明は同一符号を付すことにより省略する。
この第1変形例によれば、上記した第1および第2実施形態と同様の効果を奏することができる。
<第2変形例>
次に、図5を参照して部品内蔵モジュール1の第2変形例について説明する。図5は図1の部品内蔵モジュール1の第2変形例を示す底面図である。
この第2変形例が、上記した第2実施形態と異なる点は、図5に示すように、端子電極層123の境界が、支持基板9の端縁91と揃うように端子電極層123が支持基板9に設けられている点である。そして、レジスト層122が、支持基板9の端縁91まで覆うようにして、支持基板9の主面の各端子電極層123間および主面の中央部分を覆うように設けられている。その他の構成は上記した第2実施形態と同様であるため、その構成の説明は同一符号を付すことにより省略する。
この第2変形例によれば、上記した第1および第2実施形態と同様の効果を奏することができる。
<端子電極層の変形例>
次に、図6を参照して端子電極層3,103,113,123の変形例について説明する。図6(a)〜(b)は端子電極層3,103,113,123の変形例を示す図である。
図6(a)に示すように、端子電極層133は円形状に形成されている。そして、レジスト層132が、端子電極層133と当該レジスト層132との重合部分が、周部を除く端子電極層133上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層133の周端との交点のうち少なくとも3点を含むように設けられている。
図6(b)に示すように、端子電極層143は円形の一部を切欠いた形状に形成されている。そして、レジスト層142が、端子電極層143と当該レジスト層142との重合部分が、周部を除く端子電極層143上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層143の周端との交点のうち少なくとも3点を含むように設けられている。さらに、レジスト層142は、端子電極層143の全ての隅部を覆うように設けられている。
図6(c)に示すように、端子電極層153はライン状に形成されている。そして、レジスト層152が、端子電極層153と当該レジスト層152との重合部分が、周部を除く端子電極層153上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと端子電極層153の周端との交点のうち少なくとも3点を含むように設けられている。
<その他>
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、端子電極層3,103,113,123,133,143、153の周部のうち、レジスト層2,102,112,122,132,142,152により覆われない部分は、支持基板9の端縁91側に限られない。また、端子電極層3,103,113,123,133,143、153の全ての隅部がレジスト層2,102,112,122,132,142,152により覆われる必要はない。
また、部品内蔵層5の各部品はどのような形状、大きさのものであってもよく、その個数などもどのようであってもよい。また、樹脂層51などは光硬化性樹脂などで形成されていてもよい。さらに、支持基板9は樹脂やセラミックの単層、多層の基板であってもよく、支持基板9の両面に端子電極層3,103,113,123,133,143、153を設けてもよい。そして、本発明は、種々の回路基板に適用することができる。
2,102,112,122,132,142,152 レジスト層
21 重合部分
3,103,113,123,133,143、153 端子電極層
31 周部
32 隅部
33 周端
9 支持基板
10 回路基板

Claims (4)

  1. 支持基板と、
    前記支持基板の少なくとも一方の主面に設けられた端子電極層と、
    前記端子電極層を部分的に被覆するレジスト層とを備え、
    前記レジスト層は、前記端子電極層の周部のうち、前記支持基板の少なくとも一の端縁側を除く前記周部を連続的に覆うように設けられていることを特徴とする回路基板。
  2. 前記レジスト層は、前記端子電極層と当該レジスト層との重合部分が、前記周部を除く前記端子電極層上の1点を原点とするX−Y座標軸のX軸、Y軸それぞれと前記端子電極層の周端との交点のうち少なくとも3点を含む請求項1に記載の回路基板。
  3. 複数の前記端子電極層が前記主面の端縁に沿って島状に設けられ、
    前記レジスト層は、前記主面の前記各端子電極層間および前記主面の中央部分を覆うように設けられている請求項1に記載の回路基板。
  4. 前記レジスト層は、前記端子電極層の全ての隅部を覆うように設けられている請求項1ないし3のいずれかに記載の回路基板。
JP2009214381A 2009-09-16 2009-09-16 回路基板 Pending JP2011066122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009214381A JP2011066122A (ja) 2009-09-16 2009-09-16 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009214381A JP2011066122A (ja) 2009-09-16 2009-09-16 回路基板

Publications (1)

Publication Number Publication Date
JP2011066122A true JP2011066122A (ja) 2011-03-31

Family

ID=43952089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214381A Pending JP2011066122A (ja) 2009-09-16 2009-09-16 回路基板

Country Status (1)

Country Link
JP (1) JP2011066122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041647A (ja) * 2011-08-17 2013-02-28 Dainippon Printing Co Ltd サスペンション用基板
WO2022059455A1 (ja) * 2020-09-17 2022-03-24 株式会社村田製作所 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230513A (ja) * 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2003249746A (ja) * 2002-02-25 2003-09-05 Hitachi Ltd プリント基板
JP2005051240A (ja) * 2003-07-29 2005-02-24 Samsung Electronics Co Ltd 改善された半田ボールランドの構造を有する半導体パッケージ
JP2006024858A (ja) * 2004-07-09 2006-01-26 Audio Technica Corp プリント配線板の製造方法およびプリント配線板
JP2009182330A (ja) * 2008-01-30 2009-08-13 Samsung Electronics Co Ltd 印刷回路基板、半導体パッケージ、カード及び電子システム
JP2010086987A (ja) * 2008-09-29 2010-04-15 Fujitsu Media Device Kk 電子部品モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230513A (ja) * 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2003249746A (ja) * 2002-02-25 2003-09-05 Hitachi Ltd プリント基板
JP2005051240A (ja) * 2003-07-29 2005-02-24 Samsung Electronics Co Ltd 改善された半田ボールランドの構造を有する半導体パッケージ
JP2006024858A (ja) * 2004-07-09 2006-01-26 Audio Technica Corp プリント配線板の製造方法およびプリント配線板
JP2009182330A (ja) * 2008-01-30 2009-08-13 Samsung Electronics Co Ltd 印刷回路基板、半導体パッケージ、カード及び電子システム
JP2010086987A (ja) * 2008-09-29 2010-04-15 Fujitsu Media Device Kk 電子部品モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041647A (ja) * 2011-08-17 2013-02-28 Dainippon Printing Co Ltd サスペンション用基板
WO2022059455A1 (ja) * 2020-09-17 2022-03-24 株式会社村田製作所 電子部品

Similar Documents

Publication Publication Date Title
US7884484B2 (en) Wiring board and method of manufacturing the same
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2008226945A (ja) 半導体装置およびその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2009135391A (ja) 電子装置およびその製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4312148B2 (ja) 中継基板と立体配線構造体
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
KR101483874B1 (ko) 인쇄회로기판
JP2011066122A (ja) 回路基板
US20120175158A1 (en) Circuit board
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP4654971B2 (ja) 積層型半導体装置
JP2009010201A (ja) プリント回路板、及び電子機器
JP2004266271A (ja) 電子部品の実装体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304