JPH11195867A - 印刷回路配線基板 - Google Patents

印刷回路配線基板

Info

Publication number
JPH11195867A
JPH11195867A JP9369018A JP36901897A JPH11195867A JP H11195867 A JPH11195867 A JP H11195867A JP 9369018 A JP9369018 A JP 9369018A JP 36901897 A JP36901897 A JP 36901897A JP H11195867 A JPH11195867 A JP H11195867A
Authority
JP
Japan
Prior art keywords
pad
printed circuit
connection
electronic component
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9369018A
Other languages
English (en)
Inventor
Hirobumi Ojiri
博文 尾尻
Takashi Yasumoto
隆 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9369018A priority Critical patent/JPH11195867A/ja
Publication of JPH11195867A publication Critical patent/JPH11195867A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 隣接する接続パッド上の半田間で高い絶縁性
を達成し、電子部品の半田ボールの半田と接続パッドと
の間および接続パッドとパターン配線との間の剥離強度
を向上して、電子部品と印刷回路配線基板との接続不良
の発生を防止する。 【解決手段】 表面実装形電子部品43が搭載される実
装表面45に、第1パッド部分46と、この第1パッド
部分46から外方へ突出する第2パッド部分47a,4
7bとを有する複数の接続パッド42を形成し、第1パ
ッド部分46の周側面が露出するようにして、各接続パ
ッド42の第2パッド部分47a,47bと絶縁基材の
表面とにわたってレジスト膜49を形成し、第2パッド
部分47a,47bを絶縁基材の表面上で押える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、BGA(Ball Gri
d Array)形電子部品およびCSP(Chip ScalePackage
または Chip Size Package)形電子部品などの表面実
装形電子部品がリフロー半田付け法によって接続される
印刷回路配線基板の実装構造に関する。
【0002】
【従来の技術】近年、LSIパッケージなどの電子部品
の実装形態として、フラットパッケージと称される表面
実装形が主流となっている。この表面実装形の電子部品
としては、LSIのベアチップを印刷回路配線基板(プ
リント配線基板ともいう)上に載せて封止し、基板の裏
面に半田ボールと呼ばれる球形のアレイ状端子が形成さ
れるBGA形およびベアチップとほぼ同じ寸法のパッケ
ージでその裏面にはBGAと同様な球形のアレイ状端子
が形成されるCSP形が周知である。
【0003】このようなBGA形電子部品およびCSP
形電子部品を印刷回路配線基板に実装した際には、パッ
ケージ裏面の半田ボールと印刷回路配線基板の接続パッ
ドとが対向した状態でリフロー半田付け法によって接続
されているため、半田パッドと接続パッドとの溶融接合
部であるいわゆるコラプス(つぶれ)部分には、部品実
装後に、電子部品および印刷回路配線基板がたとえば2
35℃程度のリフロー加熱温度雰囲気中で昇温加熱され
た状態から自然冷却による温度低下およびプラスチック
モールドの収縮などによって、機械的応力および熱応力
が発生し、電子部品と印刷回路配線基板との間の接続不
良が生じる場合がある。
【0004】図11は、従来の印刷回路配線基板1の実
装表面2を示す平面図である。BGA形電子部品または
CSP形電子部品である電子部品3の裏面には、上述し
たように球形の半田ボールが2次元マトリクス状にたと
えば縦横に所定の端子ピッチΔL1,ΔL2で形成され
る。各端子ピッチΔL1,ΔL2は、BGA形電子部品
であれば、たとえば1.5mmまたは1.27mmなど
の後述のCSP形電子部品に比べて比較的大きい値に選
ばれる。またCSP形電子部品であれば、たとえば0.
8mm、0.65mm、0.5mmまたは0.4mmな
どの上述のBGA形電子部品に比べて比較的小さい値に
選ばれる。
【0005】このような電子部品3が搭載される印刷回
路配線基板1の実装表面2には、電子部品3の端子ピッ
チΔL1,ΔL2に合わせて同一の間隔で複数の接続パ
ッド4が形成される。各接続パッド4の平面形状はたと
えば円形であり、前記複数の接続パッド4の一部は絶縁
基材8上のパターン配線5に接続される。各接続パッド
4およびパターン配線5が形成される絶縁基材8の表面
8a上には、各接続パッド4を露出させ、かつパターン
配線5を覆うようにして、レジスト膜6が形成される。
【0006】図12は図11に示される印刷回路配線基
板1の接続パッド4付近を拡大して示す平面図であり、
図13は図12の切断面線XIII−XIIIから見た
断面図である。接続パッド4のランド径D1は、BGA
形電子部品を実装する場合であれば、たとえばD1=
0.8〜1.0mmであり、CSP形電子部品を実装す
る場合であれば、前記BGA形電子部品用のランド径D
1よりもさらに小さく、たとえばD1=0.3〜0.8
mm程度である。また接続パッド4の厚みT1は、BG
A形電子部品およびCSP形電子部品のいずれを実装す
る場合であってもT1=20〜40μm程度である。
【0007】このような接続パッド4は上記のとおりラ
ンド径D1を有する円形であり、その周囲には同一の厚
みでレジスト膜6が形成される。このレジスト膜6は、
接続パッド4の直円筒状の外周面7のほぼ全周にわたっ
て接触し、隣接する接続パッド4間に露出する絶縁基材
8の表面8aを覆い、半田付け時に溶融した半田がパタ
ーン配線5および絶縁基材8の表面8aに付着すること
を防止している。
【0008】図14は、他の従来技術の印刷回路配線基
板11の一部の拡大断面図である。この従来技術は、た
とえば特開平9−135069号公報に示されている。
この従来技術では、搭載される電子部品12の半田ボー
ルが加熱溶融して同図に示されるように変形してコラプ
ス13となり、パターン配線14上の接続パッド15に
接続される。前記接続パッド15の周縁部16と絶縁基
材22の表面22aとにわたってレジスト膜18が形成
される。電子部品12はBGA形電子部品であり、その
半田ボールの位置に対応して前記レジスト膜18によっ
て凹部19が形成され、この凹部19の底面に前記接続
パッド15が形成されている。電子部品12の前記半田
ボールが設けられる背面20と凹部19の表面22aと
の間隔ΔT1は、溶融した半田の流れ出しを防止する適
正な値とされ、隣接する接続パッド15間の短絡および
絶縁不良を回避するように構成されている。
【0009】具体的には、半田ボールの直径が0.5m
m、背面20からの高さが0.46mm、ピッチが1.
0mmのBGA形電子部品を搭載した場合、印刷回路配
線基板11のパターン配線14の直径D2が0.4m
m、接続パッド15の直径D3が0.8mm、接続パッ
ド15の厚みが0.06mm、レジスト膜18の厚みが
0.12mm、凹部19の直径D4が0.6mmとし、
電子部品12が搭載位置からずれた場合であっても、加
熱によって半田ボールが溶融したとき、この溶融した半
田が凹部19内に留まり、隣接する接続パッド15に向
かって流れ出ることを防止している。
【0010】図15は、さらに他の従来技術の印刷回路
配線基板25の一部の拡大平面図である。この従来技術
は、たとえば特開平5−304353号公報に示されて
いる。この従来技術では、絶縁基材26の表面26a上
に楕円形の接続パッドであるランド27が形成され、そ
の中央には孔28が形成されるとともに、図15の左右
方向である短軸方向両端部には先端が尖った突起部29
a,29bが形成される。このような突起部29a,2
9bによって、半田付けした際に各突起部29a,29
b上に溶融した半田が侵入し、その半田の外表面がラン
ド27の表面と成す角を小さくして、ランド27の剥離
強度を減少させることなく隣接する各ランド27間に半
田ブリッジが形成されることを防止するように構成され
ている。
【0011】
【発明が解決しようとする課題】上記の図11〜図13
に示される従来技術では、電子部品3を印刷回路配線基
板1に実装した後、機械的応力および熱応力の発生によ
って電子部品3の溶融した半田ボールが接続パッド4か
ら剥離し易く、また接続パッド4が絶縁基材8から剥離
し易いため、印刷回路配線基板1と電子部品3との接続
不良が発生してしまうという問題がある。
【0012】また図14に示される他の従来技術では、
接続パッド15の周縁部16がレジスト膜18によって
押えられているため、接続パッド15が前記機械的応力
および熱応力によってパターン配線14から剥離するこ
とが防がれるが、コラプス13が大きな剥離強度で接続
パッド15に接合されるためには、接続パッド15の底
面20を大きな面積で凹部19内に露出させなければな
らない。一方、電子部品12の半田ボールの端子ピッチ
に対応して、各パターン配線14の配線パターンが決定
されているため、隣接するパターン配線14間の間隔Δ
L2が小さくなってしまい、これによって隣接するコラ
プス13間の間隔ΔL3が小さくなって半田ブリッジが
形成されやすいという問題がある。これとは逆に、隣接
するコラプス13間の間隔ΔL3を半田ブリッジが形成
されないように大きくするには、底面21の直径D2を
小さくする必要があり、このようにすると剥離強度が低
下してしまうという相反する問題が生じる。
【0013】上記の図15に示す他の従来技術では、接
続パッド27の短軸方向両端部に突起部29a,29b
が形成されるが、各突起部29a,29b上にも半田が
流れ込み、隣接する接続パッド27上の半田が近接し、
絶縁性が低下してしまうという問題がある。
【0014】本発明の目的は、隣接する接続パッド上の
半田間で高い絶縁性を達成し、電子部品の半田ブリッジ
の半田と接続パッドとの間および接続パッドとパターン
配線との間の剥離強度を向上して、電子部品と印刷回路
配線基板との接続不良の発生を防止することができる印
刷回路配線基板を提供することである。
【0015】
【課題を解決するための手段】請求項1記載の本発明
は、表面実装形電子部品が搭載される実装表面に、第1
パッド部分と、この第1パッド部分から外方へ突出する
第2パッド部分とを有する複数の接続パッドが形成さ
れ、第1パッド部分の周側面が露出するようにして、各
接続パッドの第2パッド部分と絶縁基材の表面とにわた
ってレジスト膜が形成されることを特徴とする印刷回路
配線基板である。
【0016】本発明に従えば、接続パッドは、その第1
パッド部分から突出する第2パッド部分が形成され、こ
の第2パッド部分と絶縁基材の表面とにわたってレジス
ト膜が形成されるため、接続パッドと印刷回路配線基板
との間で大きな剥離強度を達成することができる。また
接続パッドの周側面がレジスト膜から露出するように形
成されるため、実装時に加熱溶融した電子部品の半田ボ
ールの溶融半田が第1パッド部分の表面から周側面にわ
たって付着し、接続パッドと半田との間の剥離強度を向
上して、電子部品と印刷回路配線基板との接続不良の発
生を防止することができる。特に本発明では、図14の
従来技術のように、接続パッドの周縁部を全周にわたっ
てレジスト膜によって押える構成ではないので、第1パ
ッド部分と半田との接着面積が減少せず、さらに溶融半
田は第1パッド部分の周側面まで付着するので、前記接
着面積は従来に比べて増加し、隣接する接続パッド上の
半田間の絶縁性を向上し、機械的応力および熱応力によ
る電子部品と印刷回路配線基板との間の接続不良を防ぐ
ことができる。
【0017】請求項2記載の本発明は、前記レジスト膜
は、第2パッド部分の第1パッド部分に連なる基端部お
よび遊端部間の途中位置と、絶縁基材の表面とにわたっ
て形成されることを特徴とする。
【0018】本発明に従えば、第2パッド部分の第1パ
ッド部分に連なる基端部と遊端部との間の途中位置より
も前記遊端部側の領域と絶縁基材の表面とにわたって前
記レジスト膜が形成されるので、溶融半田が第1パッド
部分から第2パッド部分の基端部から前記途中位置を越
えて遊端部側へ侵入することが防がれ、これによって隣
接する接続パッド上の半田間の絶縁性を向上することが
できる。
【0019】
【発明の実施の形態】図1は本発明の実施の一形態の印
刷回路配線基板41を示す平面図であり、図2は図1に
示される印刷回路配線基板41の接続パッド42を拡大
して示す平面図であり、図3は印刷回路配線基板41に
搭載される電子部品43の裏面44の構造を示す底面図
であり、図4は図3の上方から見た電子部品43の側面
図である。
【0020】本実施形態の印刷回路配線基板41は、表
面実装形電子部品であるBGA形電子部品(以下、単に
電子部品と略記する)43が搭載される実装表面45
に、円形の第1パッド部分46と、この第1パッド部分
46から半径方向外方へ突出する一対の第2パッド部分
47a,47bとを有する複数の接続パッド42が、2
次元マトリクス状に縦横に所定の間隔をΔL3,ΔL4
をあけてたとえば印刷法によって形成されるとともに、
第1パッド部分46の周側面48が露出するようにして
各接続パッド42の第2パッド部分47a,47bと絶
縁基材65の表面65aとにわたってレジスト膜49が
形成される。
【0021】電子部品43は、LSIなどの半導体素子
のベアチップを印刷回路配線基板上に載せて封止し、基
板の裏面44に複数の半田ボール50が2次元マトリク
ス状に形成される。この半田ボール50の縦横のピッチ
は、前記印刷回路配線基板41の接続パッド42のピッ
チΔL3,ΔL4と同一である。
【0022】本実施形態において、印刷回路配線基板4
1は、Cu箔のついた銅張り積層板を絶縁基材65と
し、この絶縁基材65にドリルによってビアホールを形
成し、基板表面65aおよびビアホールの内面を一括し
てCuめっきする。前記銅張り積層板のCu箔厚は18
μm程度であり、Cuめっき厚は10μm〜20μm程
度に選ばれる。したがって絶縁基材65の表面65aに
は、Cu箔の表面にCuめっき層が付着したCu導電層
が形成され、その厚みは30μm〜40μmとされる。
このようにして形成された銅張り積層板に配線パターン
をエッチングし、パターン配線51が形成される。
【0023】このようにしてパターン配線51が形成さ
れた基板には、前記接続パッド42およびレジスト膜4
9が形成され、印刷回路配線基板41として用いられ
る。この印刷回路配線基板41の前記パターン配線51
が形成される表面を、実装表面45とする。
【0024】図5は図2の切断面線V−Vから見た断面
図であり、図6は図2の切断面線VI−VIから見た断
面図であり、図7は接続パッド42の第2パッド部分4
7a,47bがレジスト膜49によって押えられた状態
を示す一部の斜視図である。前記接続パッド42におい
て、第1パッド部分46の直径D11は0.4mmであ
り、各第2パッド部分47a,47bは第1パッド部分
46の外周部から一直径線方向に半径方向外方にそれぞ
れ突出して形成され、その突出長さL3,L4は0.1
mmに選ばれる。各第2パッド部分47a,47bの図
2における上下方向となる幅B1,B2は0.1mmに
選ばれる。
【0025】前記レジスト膜49は、第2パッド部分4
7a,47bの第1パッド部分46に連なる基端部52
および遊端部53間の途中位置よりも前記遊端部53側
の領域54と、絶縁基材65の表面65aとにわたって
形成され、各第2パッド部分47a,47bが領域54
で押えられる。第1パッド部分46の周側面48は、各
第2パッド部分47a,47bの両側で周方向に円弧状
に延びる一対の円弧面56a,56bから成る。各円弧
面56a,56bには、各第2パッド部分47a,47
bの前記領域54を除くレジスト膜49から露出した両
側面57a,57b;58a,58bが連なる。またレ
ジスト膜49の内周面61は、各円弧面56a,56b
および各側面57a,57b;58a,58bよりも半
径方向外方にほぼ一定の間隔をあけて形成される。
【0026】このようにしてレジスト膜49の内径D1
2=0.5mmの内周面61と接続パッド42との間に
は、一対の半円弧状の空隙62a,62bが形成され、
各空隙62a,62b内には電子部品43の実装時にリ
フロー加熱によって各半田ボール50が溶融して流れ込
み、第1パッド部分46の各円弧面56a,56bおよ
び第2パッド部分47a,47bの側面57a,57
b;58a,58bに付着し、電気的に接続される。溶
融した半田はまた、第1パッド部分46の上面63およ
び各第2パッド部分47a,47bの上面64a,64
bにも付着し、半田ボール50と接続パッド42との剥
離強度が向上される。
【0027】また上記のように各第2パッド部分47
a,47bは、それらの遊端部53寄りの領域54でレ
ジスト膜49によって押えられているため、接続パッド
42と絶縁基材65の表面65aとの剥離強度が向上さ
れる。また本実施形態では、第1半田パッド部分46か
ら一対の第2パッド部分47a,47bを突出して形成
し、各第2パッド部分47a,47bの遊端部53側の
領域54を、本実施形態では0.05mm程度、すなわ
ちL3/2またはL4/2程度をレジスト膜49によっ
て押えるように構成したので、図14に示される従来技
術のように接続パッド15の周縁部16を周方向全周に
わたってレジスト膜18によって押える構成に比べて、
各接続パッド42間のピッチを小さくすることができ、
これによって配線パターンの高密度化が可能となる。
【0028】上記のような印刷回路配線基板41は、次
のようにして製造することができる。すなわち接続パッ
ド42を形成する位置に下地として銅または導線性材料
を固着させてランドを設け、このランドの中心位置にド
リルによってビアホールを形成し、基板表面65aおよ
びビアホールの内面を銅または導線性材料でめっきし、
このめっきパターンの不要な部分をエッチングによって
溶解除去して、接続パッド42およびパターン配線51
を形成する。その後、半田を付着させたくない範囲に耐
熱性被覆材料でレジスト膜49を表面処理するが、仕上
がり精度のよい液状フォトソルダレジストを用い、接続
パッド42とレジスト膜49との間に空隙62a,62
bが形成されるようにする。
【0029】このような上記基板の製造手順は一方法に
すぎず、各種の異なる手順で製造されてもよい。
【0030】図8は、本発明の実施の他の形態の印刷回
路配線基板に設けられる接続パッド42付近を拡大して
示す平面図である。本実施形態の印刷回路配線基板に
は、前述と同様な電子部品43が搭載される実装表面4
5上に、円形の第1パッド部分67と、この第1パッド
部分67から周方向に90°毎に間隔をあけて半径方向
外方へ突出する4つの第2パッド部分68a,68b,
68c,68dとを有する複数の接続パッド42aが形
成される。第1パッド部分67の4つの円弧面69a,
69b,69c,69dを有する周側面74、および各
第2パッド部分68a〜68dの各一対の側面70a,
70b;71a,71b;72a,72b;73a,7
3bが露出するようにして、各接続パッド42aの第2
パッド部分68a〜68dと絶縁基材の表面とにわたっ
てレジスト膜75が形成される。
【0031】このような構成によってレジスト膜75の
内周面76と接続パッド42aの周側面74との間に
は、各第2パッド部分68a〜68d毎に仕切られた4
つの空隙76a,76b,76c,76dが形成され
る。これらの空隙76a〜76dには、実装時に電子部
品43の半田ボール50の溶融した半田が流れ込んで付
着し、前述の図1〜図7に示される実施形態と同様に、
半田ボール50と接続パッド42aとの剥離強度が向上
されるとともに、接続パッド42aの絶縁基材に対する
剥離強度が向上される。この接続パッド42aの絶縁基
材に対する剥離強度は、4つの第2パッド部分68a〜
68gが設けられ、これらがレジスト膜75によって押
えられているため、より大きな強度を達成することがで
きる。
【0032】さらに本実施形態では、前記レジスト膜7
5は、各第2パッド部分68a〜68dの第1パッド部
分67に連なる基端部79および遊端部80間の途中位
置よりも前記遊端部80側の領域89と、絶縁基材の表
面とにわたって形成される。これによって電子部品43
を実装する最適な大きさのランド形状を確保するととも
に、第1パッド部分67とレジスト膜75との間で各第
2パッド部分68a〜68dによって仕切られた円弧状
の空隙76a,76b,76c,76d内に半田が流れ
込んで第1および第2パッド部分67,68a〜68d
の円弧面69a〜69dおよび各側面70a,70b;
71a,71b;72a,72b;73a,73bに付
着し、半田と接続パッド42aとの剥離強度を向上する
ことができる。特に本実施形態では、4つの第2パッド
部分68a〜68dが形成されるので、半田のコラプス
に発生した機械的応力および熱的応力を四方に分散して
各第2パッド部分68a〜68dに作用する剥離しよう
とする力を小さくすることができ、これによって各第2
パッド部分68a〜68dの第1パッド部分67から半
径方向外方への突出量hを小さくして、隣接する接続パ
ッドとの間隔を少なくし、端子ピッチを高密度化するこ
とができる。
【0033】本発明の実施のさらに他の形態として、図
9の平面図に示されるように、前記接続パッド42,4
2aに代えて、平面形状が四角形の第1パッド部分81
と、対向する両側部にそれぞれ外方に突出して形成され
る一対の第2パッド部分82a,82bとを有する接続
パッド42bを用いるようにしてもよい。
【0034】本発明の実施のさらに他の形態として、図
9において、仮想線83a,83bで示されるように、
前記第2パッド部分82a,82bに加えてさらに他の
両側部に第2パッド部分を形成するようにしてもよい。
この実施形態においても、上述の図1〜図8に示される
各実施形態と同様な効果を達成することができる。
【0035】さらに本発明の実施の他の形態として、図
10の平面図に示されるように、平面形状が楕円形の第
1パッド部分85と、この第1パッド部分85の長軸方
向両端部から外方に突出する一対の第2パッド部分86
a,86bとを有する接続パッド42cを、図1〜図9
に示される各実施形態の接続パッド42,42a,42
bに代えて用いるようにしてもよい。この場合において
も、図1〜図9に示される各実施形態と同様な効果を達
成することができる。
【0036】さらに本発明の実施の他の形態として、図
10の仮想線87a,87bで示されるように、楕円形
の第1パッド部分85の短軸方向両端部から外方に突出
する第2パッド部分を前記長軸方向両端部から外方に突
出する前記第2パッド部分86a,86bに加えて形成
するようにしてもよい。
【0037】さらに本発明の他の実施の形態として、図
10において前記長軸方向両端部の第2パッド部分86
a,86bを形成せずに、短軸方向両端部の第2パッド
部分87a,87bだけが形成される接続パッドを用い
るようにしてもよい。
【0038】以上の図1〜図10に示される各実施形態
では、第1パッド部分に周方向に180°間隔をあけて
一対の第2パッド部分を形成し、あるいは周方向に90
°毎に間隔をあけて4つの第2パッド部分を形成する構
成について述べたけれども、本発明の実施のさらに他の
形態として、第1パッド部分の平面形状は上記に限るも
のではなく、また第2パッド部分が第1パッド部分に対
して形成される位置および形状は、上記に限るものでは
なく、配線パターンに応じて本発明を逸脱しない限り適
宜変更し得る。
【0039】
【発明の効果】請求項1記載の本発明によれば、第1パ
ッド部分の周側面が露出するようにしてレジスト膜によ
って第2パッド部分が押えられるので、配線パターンの
自由度が大きく制限することなしに接続パッド間で高い
絶縁性が得られ、電子部品の半田ボールの半田と接続パ
ッドとの間および接続パッドとパターン配線との間の剥
離強度を向上することができ、電子部品と印刷回路配線
基板との接続不良の発生を防止することができる。
【0040】請求項2記載の本発明によれば、第2パッ
ド部分の途中位置よりも遊端部側がレジスト膜によって
押えられるので、第1パッド部分上に表面実装形電子部
品の実装に最適な大きさのランド形状を得ることができ
るとともに、第2パッド部分の前記レジスト膜によって
覆われていない表面にも溶融半田が付着して接続される
ため、より一層大きな剥離強度を実現することができ
る。
【図面の簡単な説明】
【図1】本発明の実施の一形態の印刷回路配線基板41
を示す平面図である。
【図2】図1に示される印刷回路配線基板41の接続パ
ッド42を拡大して示す平面図である。
【図3】印刷回路配線基板に搭載される電子部品43の
裏面44の構造を示す底面図である。
【図4】図3の上方から見た電子部品43の側面図であ
る。
【図5】図2の切断面線V−Vから見た断面図である。
【図6】図2の切断面線VI−VIから見た断面図であ
る。
【図7】接続パッド42の第2パッド部分47a,47
bがレジスト膜49によって押えられた状態を示す一部
の斜視図である。
【図8】本発明の実施の他の形態の印刷回路配線基板に
設けられる接続パッド42a付近を拡大して示す平面図
である。
【図9】本発明の実施のさらに他の形態の印刷回路配線
基板に設けられる接続パッド42b付近を拡大して示す
平面図である。
【図10】本発明の実施のさらに他の形態の印刷回路配
線基板に設けられる接続パッド42c付近を拡大して示
す平面図である。
【図11】従来の印刷回路配線基板1の実装表面2を示
す平面図である。
【図12】図11に示される印刷回路配線基板1の接続
パッド4を拡大して示す平面図である。
【図13】図12の切断面線XIII−XIIIから見
た断面図である。
【図14】他の従来技術の印刷回路配線基板11の一部
の拡大断面図である。
【図15】さらに他の従来技術の印刷回路配線基板25
の一部の拡大平面図である。
【符号の説明】
41 印刷回路配線基板 42,42a,42b,42c 接続パッド 43 電子部品 44 裏面 45 実装表面 46,67 81,85 第1パッド部分 47a,47b;68a〜68d;82a,82b;8
6a,86b 第2パッド部分 48 周側面 49,75 レジスト膜 50 半田ボール 51 パターン配線 52 基端部 53 遊端部 54 領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面実装形電子部品が搭載される実装表
    面に、第1パッド部分と、この第1パッド部分から外方
    へ突出する第2パッド部分とを有する複数の接続パッド
    が形成され、 第1パッド部分の周側面が露出するようにして、各接続
    パッドの第2パッド部分と絶縁基材の表面とにわたって
    レジスト膜が形成されることを特徴とする印刷回路配線
    基板。
  2. 【請求項2】 前記レジスト膜は、第2パッド部分の第
    1パッド部分に連なる基端部および遊端部間の途中位置
    と、絶縁基材の表面とにわたって形成されることを特徴
    とする請求項1記載の印刷回路配線基板。
JP9369018A 1997-12-27 1997-12-27 印刷回路配線基板 Pending JPH11195867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9369018A JPH11195867A (ja) 1997-12-27 1997-12-27 印刷回路配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9369018A JPH11195867A (ja) 1997-12-27 1997-12-27 印刷回路配線基板

Publications (1)

Publication Number Publication Date
JPH11195867A true JPH11195867A (ja) 1999-07-21

Family

ID=18493349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9369018A Pending JPH11195867A (ja) 1997-12-27 1997-12-27 印刷回路配線基板

Country Status (1)

Country Link
JP (1) JPH11195867A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777999A1 (en) * 2005-10-24 2007-04-25 Alps Electric Co., Ltd. Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2009117862A (ja) * 2003-07-29 2009-05-28 Samsung Electronics Co Ltd 改善された半田ボールランドの構造を有する半導体パッケージ
JP2014060200A (ja) * 2012-09-14 2014-04-03 Fujitsu Component Ltd プリント基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117862A (ja) * 2003-07-29 2009-05-28 Samsung Electronics Co Ltd 改善された半田ボールランドの構造を有する半導体パッケージ
EP1777999A1 (en) * 2005-10-24 2007-04-25 Alps Electric Co., Ltd. Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2014060200A (ja) * 2012-09-14 2014-04-03 Fujitsu Component Ltd プリント基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP3898891B2 (ja) バイアプラグアダプター
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP5001731B2 (ja) 配線回路基板と電子部品との接続構造
JPH11354677A (ja) 半導体装置の実装構造および実装方法
KR20010109141A (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP4513973B2 (ja) 半導体装置の製造方法
JPH11195867A (ja) 印刷回路配線基板
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2001358442A (ja) 半導体パッケージの実装構造
JPH10313167A (ja) 配線基板
JPH10284846A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JP2004055660A (ja) 配線基板及び半導体装置
JPH0766318A (ja) 半導体装置
JP3978906B2 (ja) Icパッケージ
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JP5389748B2 (ja) 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板
JP4328978B2 (ja) 半導体装置の製造方法
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JP2000307212A (ja) 配線基板及びその製造方法
JP2001035872A (ja) 半導体素子の実装構造及びバンプの構造
JP2006165088A (ja) ボールグリッドアレイ
JP2006013251A (ja) プリント配線板、該プリント配線板を用いた情報処理装置、該プリント配線板の製造方法、該プリント配線板の半田付け方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207