본 발명의 발명자들은, 스퍼터링과, 결정 구조, 전기 및 광학적 특성들을 상세히 실험하여 다양한 조성의 투명한 도전성 박막을 제조함으로써 상기 문제점을 해결하기 위하여 광범위한 연구를 행한 끝에, 주성분으로서 산화인듐과 텅스텐 및 규소, 또는 주성분으로서 산화인듐과 텅스텐 및 게르마늄을 포함하는 것으로 구성된 투명한 도전성 박막이, 특정한 조건에 의해 제조될 때, 그것이 무정형이라서 우수한 표면 평활성과 낮은 저항 및 높은 가시광 투광도를 가지게 되기 때문에, 유기 EL 디바이스와 LCD 용의 투명한 전극막에 유용하다는 것을 발견하고, 본 발명을 완성하였다.
본 발명의 제 1 발명은, 주성분으로서의 산화인듐 및 규소를 포함하고 있고, 실질적으로 무정형 구조이며, 규소가 인듐 및 규소 전체에 대해 0.5 내지 13 원자%로 포함되어있는 투명한 전도성 박막을 제공한다.
본 발명의 제 2 발명은, 제 1 발명에 있어서, 주석 및 텅스텐으로 이루어진 군으로부터 선택된 적어도 한 종류의 도펀트가 포함되어있는 투명한 도전성 박막을 제공한다.
본 발명의 제 3 발명은, 제 2 발명에 있어서, 주석이 주석 및 인듐 전체에 대해 0.5 내지 15 원자%로 포함되어있는 투명한 도전성 박막을 제공한다.
본 발명의 제 4 발명은, 제 2 발명에 있어서, 텅스텐이 텅스텐 및 인듐 전체에 대해 0.2 내지 15 원자%로 포함되어있는 투명한 도전성 박막을 제공한다.
본 발명의 제 5 발명은, 제 1 내지 제 4 발명 중의 어느 하나에 있어서, 9.0 × 10-4 Ω·㎝ 이하의 저항을 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 6 발명은, 제 1 내지 제 5 발명 중의 어느 하나에 있어서, 2.5 ㎜ 이하의 중심선 평균 표면 조도(average centerline surface roughness: Ra)를 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 7 발명은, 제 1 내지 제 6 발명 중의 어느 하나에 있어서, 85% 이상의 평균 가시광(400 내지 800 ㎚) 투과도를 가진 투명한 도전성 박막을 제공한다.
본 발명의 제 8 발명은, 제 1 내지 제 7 발명 중의 어느 하나에 있어서, 180℃ 이상의 결정화 온도를 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 9 발명은, 주성분으로서의 산화인듐 및 텅스텐과 게르마늄을 포함하고 있고, 상기 텅스텐이 0.003 내지 0.047의 W/In 원자 비율로 포함되어있고, 상기 게르마늄이 0.001 내지 0.190의 Ge/In 원자 비율로 포함되어있는 투명한 도전성 박막을 제공한다.
본 발명의 제 10 발명은, 제 9 발명에 있어서, 텅스텐이 0.005 내지 0.026의 W/In 원자 비율로 포함되어있고, 게르마늄이 0.033 내지 0.190의 원자 비율로 포함되어있는 투명한 도전성 박막을 제공한다.
본 발명의 제 11 발명은, 제 1 내지 제 9 발명의 어느 하나에 있어서, 8.0 × 10-4 Ω·㎝ 이하의 저항을 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 12 발명은, 제 11 발명에 있어서, 4.0 × 10-4 Ω·㎝ 이하의 저항을 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 13 발명은, 제 9 발명에 있어서, 박막 구조가 X선 회절기에 의해 측정할 때 실질적으로 무정형(amorphous)인 투명한 도전성 박막을 제공한다.
본 발명의 제 14 발명은, 제 9 발명에 있어서, 180℃ 이상의 결정화 온도를 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 15 발명은, 제 9 발명에 있어서, 1.5 ㎚ 이하의 표면 조도(Ra)를 가지는 투명한 도전성 박막을 제공한다.
본 발명의 제 16 발명은, 소결된(sintered) 산화인듐, 주석으로 도핑된 산화인듐, 및 텅스텐으로 도핑된 산화인듐으로 이루어진 군에서 선택된 소결된 타겟 상에, 거의 동일한 간격으로 다수의 실리콘 칩이 놓여있는, 제 1 발명 내지 제 8 발명 중의 어느 하나에 따른 투명한 도전성 박막을 제조하기 위한 소결된 타겟을 제공한다.
본 발명의 제 17 발명은, 규소로 도핑된 산화인듐, 및 규소와 함께 주소 및/또는 텅스텐으로 도핑된 산화인듐으로 이루어진 군에서 선택되는 제 1 내지 제 8 발명의 어느 하나에 따른 투명한 도전성 박막을 제조하기 위한 소결된 타겟을 제공한다.
본 발명의 제 18 발명은, 주성분으로서의 산화인듐과 텅스텐 및 게르마늄을 포함하는 것으로 구성되어있고, 상기 텅스텐은 0.003 내지 0.045의 W/In 원자 비율로 포함되어있고, 상기 게르마늄은 0.001 내지 0.256의 원자 비율로 포함되어있는, 제 9 내지 제 15 발명 중의 어느 하나에 따른 투명한 도전성 박막을 제조하기 위한 소결된 타겟을 제공한다.
본 발명의 제 19 발명은, 제 18 항에 있어서, 스퍼터링이나 이온 플레이팅(ion plating)을 위한 타겟으로 사용되는 소결된 타겟을 제공한다.
본 발명의 제 20 발명은, 제 18 항에 있어서, 2.9 ㎛ 이하의 표면 조도(Rmax)를 가지는 소결된 타겟을 제공한다.
본 발명의 제 21 발명은, 기재와 제 16 또는 제 17 발명의 소결된 타겟을 포함하고 있는 스퍼터링 장치에서, 산소-함유 불활성 가스 분위기에서 스퍼터링에 의해, 규소-도핑 산화인듐으로 구성된 얇고 무정형의 투명한 전기전도성 막을 기재상에 제조하는 방법을 제공한다.
본 발명의 제 22 발명은, 제 21 발명에 있어서, 기재를 100 내지 300℃로 가열하는, 투명한 도전성 박막을 제조하는 방법을 제공한다.
본 발명의 제 23 발명은, 제 21 발명에 있어서, 불활성 가스가 아르곤 가스와 산소의 혼합물이고, 상기 산소가 1% 이상인, 투명한 도전성 박막의 제조방법을 제공한다.
본 발명의 제24 발명은, 제 21 발명에 있어서, 스퍼터링 장치내의 압력이 0.1 내지 1 Pa로 설정된 이후에, 산소-함유 불활성 가스 분위기에서 DC 스퍼터링에 의해 막을 제조하는, 투명한 도전성 박막의 제조방법을 제공한다.
본 발명의 제 25 발명은, 제 18 발명의 소결된 타겟으로 스퍼터링 또는 이온 플레이팅에 의해, 텅스텐과 게르마늄으로 도핑된 산화인듐으로 구성된 투명한 도전성 박막을 기재상에 제조하는 방법을 제공한다.
본 발명의 제 26 발명은, 제 1 발명 내지 제 15 발명 중의 어느 하나에 따른 투명한 도전성 박막이 유리기재, 수정 플레이트 및 수지 플레이트 또는 막으로 이루어진 군에서 선택된 기재상에 형성되어있는, 디스플레이 패널용의 투명한 전기전도성 기재를 제공한다.
본 발명의 제 27 발명은, 제 26 발명에 있어서, 기재가 전기 절연성, 반도체, 가스 차단(barrier) 및 방어(protective)층으로 이루어진 군에서 선택된 적어도 하나의 층으로 코팅되어있는, 디스플레이 패널용의 투명한 전기전도성 기재를 제공한다.
본 발명의 제 28 발명은, 제 1 발명 내지 제 15 발명 중의 어느 하나에 따른 투명한 도전성 박막을 양극(anode) 및/또는 음극(cathode)로 사용하는 유기 전기루미네선스 디바이스를 제공한다.
본 발명의 제 29 발명은, 제 28 발명에 있어서, 양극이 얇은 광-반사 막으로 구성되어있고, 음극이 투명한 도전성 박막이나 투명한 도전성 박막 및 금속 박막으로 구성되어있는 유기 전기루미네선스 디바이스를 제공한다.
본 발명의 제 30 발명은, 제 26 발명에 따른 디스플레이용의 투명한 전기전도성 기재의 양극상에 형성되어있는 유기층과 음극을 포함하는 것으로 구성되어있는 유기 전기루미네선스 디바이스를 제공한다.
투명한 도전성 박막, 그것의 제조방법, 그것의 제조를 위한 소결된 타겟, 및 투명한 도전성 박막을 포함하고 있는 디스플레이 패널과 유기 전기루미네선스 디바이스용의 투명한 전기전도성 기재에 대해 이하에서 상세히 설명한다.
1.
얇고 투명한 전기전도성 막
본 발명의 투명한 도전성 박막은 (1) 규소 또는 (2) 텅스텐 및 게르마늄을 함유하고 있는 주성분으로서의 산화인듐을 포함하고 있는 것으로 구성되어있다.
(1)
규소를 함유하고 있는 얇고 투명한 전기전도성 막
이러한 투명한 도전성 박막은 도펀트로서 규소를 특정한 함량으로 함유하고 있는 주성분으로서의 산화인듐을 포함하는 것으로 구성되어있고, 실질적으로 무정형 구조(amorphous structure)를 가지고 있다(본 박막은 이하에서 제 1 투명 도전성 박막으로 칭한다). 규소 이외에 주석 및/또는 텅스텐을 도펀트로서 특정한 함량으로 함유하고 있는 투명 도전성 박막은 제 1 투명 도전성 박막의 개념에 포함된다.
본 발명에 있어서 실질적으로 무정형 구조는, 막의 결정성을 관찰하기 위한 CiKα선의 X선 회절기에 의해 관찰할 때, 무정형상에 관련된 할로 패턴(halo pattern)만이 관찰되고 결정상에 관련된 회절 피크는 관찰되지 않는 구조를 의미한다. 산화인듐의 결정상을 예로 들 때, 2θ로서의 22, 31, 35, 37, 46, 52 및 56°주위에서 회절 피크가 관찰되지 않는 것이 중요하다.
얇은 ITO 막, 즉, 주석-도핑 산화인듐 막은 태양전기 및 다양한 디스플레이 패널용의 투명 도전성 박막용으로 사용되어 왔다. 그것의 전기전도성 메카니즘은 다음과 같이 설명된다. 주석은 3가(trivalent) 인듐 이온 자리에서 산화인듐을 치환한 이후에 용해될 때 캐리어 전자를 방면함으로써 4가(tetravalent) 이온으로 변환되어 막의 전기전도성을 향상시키는 경향이 있다.
또한, 산소 결핍이 산화인듐에서 발생하는 경향이 있고, 그것이 발생할 때 캐리어 전자를 방면한다. 따라서, ITO는 도펀트와 동시에 산소 결핍의 보충량으로서 주석을 필요로 하여, 증가된 캐리어 전자 밀도를 가진다. 그러나, 산소 결핍을 증가시키는 것은 캐리어 전자 운동성을 떨어뜨린다. 필름의 전기 저항을 최소화시키는 한가지 방법은, 3가 인듐 자리에서 산화인듐을 치환할 때 4가 이온의 형태를 취하는 경향이 있어서 캐리어 전자를 방면하는, 주석과 같은, 또다른 도펀트를 사용하는 것이다.
Sn+4 이온은 In3+ 이온보다 약간 작은 이온 반경을 가진다: 0.71 대 0.81Å. 반면에, Si4+ 이온은 In+3 이온보다 훨씬 작은 0.41Å의 이온 반경을 가진다. 따라서, 규소는 인듐 자리에서 산화인듐을 치환하기 위하여 용해될 때 주석보다도 격자(lattice)를 훨씬 많이 긴장(strain)시켜서, 막을 좀더 용이하게 무정형으로 만드는 것으로 생각된다.
따라서, 본 발명에 있어서, 규소는 주석 대신에 도펀트로서 사용되고, 규소 및 인듐 전체에 대해, 0.5 내지 13 원자%, 바람직하게는 1 내지 12 원자%, 더욱 바람직하게는 3 내지 11 원자%로 첨가되어, 막의 전기전도성을 향상시킨다. 상기 범위를 넘어서는 규소 함량은 바람직하지 않을 수 있는데, 이는 0.5% 미만에서는 무정형 막이 얻어지기 어려울 수 있고, 13% 초과에서는 막의 저항도가 지나치게 커질 수 있기 때문이다.
주성분으로서 산화인듐과 도펀트로서 규소를 포함하고 있는 것으로 구성된 본 발명의 투명 도전성 박막에는 주석이 더 첨가될 수도 있다. 상기 설명한 전기전도성 메카니즘에 따르면, 이러한 막은, 주성분으로서 산화인듐과 도펀트로서 주석으로 구성된 종래의 투명 도전성 박막에 규소가 더 첨가된 얇은 ITO 막으로 간주된다.
주석은 주석과 인듐 전체에 대해 0.5 내지 15 원자%, 바람직하게는 1 내지 13 원자%, 더욱 바람직하게는 3 내지 10 원자%로 첨가될 때 막의 전기전도성을 향상시킬 수 있다. 상기 범위를 넘어서는 주석 함량은 바람직하지 않을 수 있는데, 이는 0.5 원자% 미만에서는 무정형 막이 얻어지기 어려울 수 있고, 15% 초과에서는 막의 저항도가 지나치게 높을 수 있기 때문이다.
규소와 주석으로 도핑된 산화인듐의 투명 도전성 박막이 상기에 기재되어있다. 도펀트로서 텅스텐이 포함된 산화인듐은, 4가 내지 6가 텅스텐 이온이 3가 인듐 이온 자리에서 산화인듐을 치환하도록 용해되어 캐리어 전자를 방면하기 때문에, 막의 전기전도성에 유사하게 기여할 수 있다.
따라서, 본 발명에 있어서, 텅스텐은 규소 또는 규소 및 주석으로 도핑된 산화인듐에 첨가되어 얇은 무정형의 투명 전기전도성 막을 제조할 수 있다.
텅스텐은 텅스텐 및 인듐 전체에 대해 0.2 내지 15 원자%, 바람직하게는 1 내지 13 원자%, 더욱 바람직하게는 3 내지 10 원자%로 첨가되어 막의 전기전도성을 향상시킬 수 있다. 상기 범위를 넘어서는 텅스텐 함량은 바람직하지 않을 수 있는데, 이는 0.2% 미만에서는 무정형 막이 얻어지기 어려울 수 있고, 15% 초과에서는 막의 저항도가 지나치게 높아질 수 있기 때문이다.
제 1 투명 도전성 박막은 구조적으로 무정형이고, 180℃ 이상, 바람직하게는 180 내지 450℃의 결정화 온도를 가진다. 결정화 온도는, 고온 X선 회절기에 의해 판단할 때, 투명 도전성 박막의 무정형 구조가 결정화될 때의 온도 수준을 의미한다. 본 발명에 있어서, 그것은 막을 상온으로부터 3℃/분으로 가열하는 분석에서 회절 피크가 나타나는 수준이다.
본 발명의 제 1 투명 도전성 박막은 9×10-4 Ω·㎝ 이하, 바람직하게는 6×10-4 Ω·㎝의 저항도를 가진다. 이것은 막형성 조건이 최적화될 때 3×10-4 Ω·㎝ 이하의 저항도를 가질 수도 있다. 반대로, 종래의 무정형 ITO 막은 6×10-4 Ω·㎝ 내지 8×10-4 Ω·㎝로 제한된 저항도를 가지며, 앞서 설명한 바와 같은 특정한 막형성 방법에 의해 제조되어야 한다. 9×10-4 Ω·㎝ 이상의 저항도를 가지는 막은 더욱 두터워야 하기 때문에 바람직하지 않다.
본 발명의 제 1 투명 도전성 박막은 100 내지 500 ㎚, 바람직하게는 150 내지 450 ㎚, 더욱 바람직하게는 200 내지 400 ㎚의 두께를 가진다. 상기 범위를 넘어서는 두께를 가진 막은 바람직하지 않은데, 이것은 100 ㎚ 미만에서는 충분한 저항도를 가지는 것을 보장할 수 없을 수도 있고, 500 ㎚ 초과에서는 색상화 문제에 부닥칠 수도 있기 때문이다.
투명 도전성 박막은 평균 가시광선(400 내지 800 ㎚)에서 85% 이상, 바람직하게는 90% 이상, 더욱 바람직하게는 95% 이상의 투과도를 가진다. 85% 미만의 투과도를 가진 막은 유기 EL 디바이스에 적용될 수 없다.
본 발명의 제 1 투명 도전성 박막은 그것의 평활한 표면에 의해 특징지워 진다. 더욱 상세하게는, 그것은 2.5 ㎚ 이하의 중심선 평균 조도(Ra)를 가진다. 막형성 조건이 최적화될 때에는 1.0 ㎚ 이하의 Ra 값을 갖는 매우 평활한 박막이 제조될 수도 있다.
중심선 평균 조도(Ra)는 원자간력 현미경(atomic force microscope)에 의해 결정된다. 더욱 구체적으로, 막 표면상에 임의로 선택된 10 개의 점들에서 1 ㎛ 씩의 영역에서 막을 관찰하고, 확인값을 평균한다. 2.5 ㎚ 초과의 Ra 값을 가진 막은 바람직하지 않은데, 이는 유기 EL 전극에 직접 적용될 수 없고 그위에 형성되는 유기 화합물의 초박막을 지지하도록 에칭 또는 그라인딩에 의한 평활화 처리를 필요로 하기 때문이다.
(2)
텅스텐과 게르마늄을 함유하고 있는 얇고 투명한 전기전도성 막
이러한 투명 도전성 박막은 도펀트로서 텅스텐과 게르마늄을 함유하고 있고 있고 주성분으로서 산화인듐을 포함하는 것으로 구성되어있다 (본 박막은 이하에서 제 2 투명 도전성 박막으로 칭한다).
제 2 투명 도전성 박막은 주성분으로서의 산화인듐과, 0.003 내지 0.047의 W/In 원자 비율과 0.001 내지 0.190의 Ge/In 원자 비율로 텅스텐과 게르마늄을 포함하는 것으로 구성되어있다. 텅스텐과 게르마늄이 0.005 내지 0.026의 W/In 원자 비율과 0.033 내지 0.190의 Ge/In 원자 비율로 첨가될 때 특히 바람직하다.
본 발명의 제 2 투명 도전성 박막은 8.0×10-4 Ω·㎝ 이하, 바람직하게는 4.0×10-4 Ω·㎝ 이하의 저항도를 가진다. 이것은 X선 회절기로 확인할 때 무정형 구조를 가지며, 180℃ 이하의 결정화 온도 및 1.5 ㎚ 이하의 표면 조도 Ra를 가진다.
본 발명의 제 2 투명 도전성 박막은, 0.003 내지 0.047의 W/In 원자 비율과 0.001 내지 0.190의 Ge/In 원자 비율로 제 2 또는 제 3 성분으로서 텅스텐과 게르마늄을 함유하고 있는, 주성분으로서의 산화인듐을 포함하는 것으로 구성된, In2O3-W-Ge 계 박막이다. 상기 범위에서의 각각의 함량으로 텅스텐과 게르마늄이 첨가된 박막은 150℃ 이하의 온도 수준으로 유지된 기재상에 스퍼터링 또는 이온 플레이팅에 의해 제조될 수 있다. 이것은 조성과 막형성 조건이 최적화될 때 8.0×10-4 Ω·㎝ 이하 또는 4.0×10-4 Ω·㎝ 이하의 저항도를 가지는 매우 낮은 저항성을 나타낸다. 이것은 완전히 무정형이고, 1.5 ㎚ 이하의 표면 조도 Ra(중심선 평균 조도)를 가져 표면 평활성에서 우수하다.
본 발명에서 바람직하게는 0.005 내지 0.026의 W/In 원자 비율과 0.033 내지 0.190의 Ge/In 원자 비율로 제 2 및 제 3 성분으로서의 텅스텐과 게르마늄이 첨가된다. 상기 범위의 각각의 함량에서 텅스텐과 게르마늄이 첨가된 박막은 150 내지 300℃에서 유지된 기재상에 스퍼터링 또는 이온 플레이팅에 의해 제조될 수 있다. 그것은, 조성과 막형성 조건이 최적화될 때에, 8.0×10-4 Ω·㎝ 이하 또는 4.0×10-4 Ω·㎝ 이하의 저항도를 가지는 매우 낮은 저항성을 나타낸다. 그것은 완전히 무정형이고, 1.5 ㎚ 이하의 표면 조도 Ra를 가져 표면 평활성에서 매우 우수하다.
180℃ 이상의 결정화 온도를 가진 제 2 투명 도전성 박막은 180℃의 열에 노출되었을 때조차도 증가된 저항도 또는 감소된 표면 조도에 있어서 어떠한 열화도 보이지 않는다. 저파장 영역을 포함한 가시광선 영역의 투과도에 있어서 ITO 만큼 우수하다. W/In 또는 Ge/In 원자 비율에서 상기 범위를 넘어서는 텅스텐 또는 게르마늄은 바람직하지 않은데, 이는 결정상으로 오염됨으로 인해 투명 도전성 박막의 저항도를 높이거나 표면 평활성을 떨어뜨릴 수도 있기 때문이다.
2.
소결된 타겟(sintered target)
본 발명의 소결된 타겟은 (1) 규소, 또는 규소 및 주석나 텅스텐, 또는 (2) 텅스텐과 게르마늄을 함유하고 있는, 주성분으로서의 산화인듐을 포함하는 것으로 구성되어있다.
(1)
규소를 함유하고 있는 소결된 타겟
도펀트로서 규소를 특정한 함량으로 함유하고 있는 본 발명의 소결된 타겟(이하에서는 제 1 소결 타겟으로 칭함)은, 산화인듐계 타겟이고, 단일 타겟과 복합 타겟으로 구별된다.
예를 들어, 소결된 산화인듐, 주석으로 도핑된 산화인듐, 및 텅스텐으로 도핑된 산화인듐으로 이루어진 군에서 선택된 소결 타겟 상에 거의 동일한 간격으로 다수의 실리콘 칩이 설장되어 있는 복합 타겟에 중점을 두어 설명한다.
본 발명의 복합 소결 타겟은 산화인듐과 같은 침식 타겟 표면상에 거의 동일한 간격으로 다수의 실리콘 칩을 설장함으로써 제조된다. 이러한 복합 소결 타겟은 산화인듐의 소결 타겟상에서의 실리콘 칩의 표면적 비율을 변화시킴으로써, 소망하는 범위내에서 다양한 함량으로 규소를 함유할 수 있다. 따라서, 얻어진 투명 도전성 박막의 무정형 정도나 표면 평활성에 대한 막 조성 또는 막형성 조건의 영향을 상세하게 관찰할 수 있다.
베이스(base)로 작용하는 산화인듐의 소결 타겟은 실질적으로 산화인듐으로 이루어져 있고, 이는 그것이 99.99% 이상으로 산화인듐을 함유하고 있고 본질적으로 불순물이 없는 것을 의미한다. 주석-도핑 또는 텅스텐-도핑 산화인듐의 소결 타겟은 주석-도핑 또는 텅스텐-도핑 산화인듐 소결물로 만들어진 타겟이다.
도펀트로서 주석 또는 텅스텐이 첨가되어있을 때의 산화인듐 소결물은, (인듐과 도펀트 전체에 대해) 바람직하게는 0.5 내지 15 원자%의 주석 또는 0.2 내지 15 원자%의 텅스텐을 포함하고 있다. 여기에는 본 발명의 목적을 손상시키지 않는 범위에서 몰리브덴, 레늄, 하프늄, 게르마늄, 지르코늄, 티타늄, 은, 팔라듐, 백금 또는 구리가 더 첨가될 수도 있다.
소결 산화인듐을 제조하는 방법은, 출발 분말(starting powder)을 성형물(molded article)로 만드는 제 1 단계와 상기 성형물을 노(furnace)에서 소결하는 제 2 단계를 포함하고 있다.
출발 분말을 성형물로 만드는 단계에서, 경우에 따라서는 주석 또는 텅스텐 화합물이 첨가될 수도 있는, 분말상 산화인듐을 출발 분말로서 사용한다. 다음의 소결 단계에는, 노 안의 노 마루 플레이트(furnace floor plate)나 셋터(setter) 상에 성형물을 놓는 하부 단계와 산소 분위기에서 성형물을 소결하는 연속된 하부 단계를 포함하고 있다.
분말상 산화인듐은 0.5 ㎛ 이하, 바람직하게는 0.4 ㎛ 이하의 평균 입경을 가지고, 0.1 내지 0.8 ㎛의 입자들을 80 중량% 이상, 바람직하게는 95 중량% 이상으로 가지는 입경 분포를 가진다.
주석 또는 텅스텐 산화물은, 그것이 사용될 때에는, 출발 분말로서 2.5 ㎛ 이하의 평균 입경을 가진다. 출발 분말들은 공지된 장치에 의해 서로 혼합하고 교반한다. 혼합물은 바인더(PVA) 등의 존재하에서 과립화(granulation)한 다음 10 내지 100 ㎛의 입경으로 조절할 수도 있다. 얻어진 과립들은 1000 ㎏/㎠ 이상의 압력으로 가압되어 그린 바디(green body)로 만든다.
소결 단계를 위한 소결로의 종류는 한정되지 않는다. 그러나, 보통은 가열된 분위기의 조절이 용이한 전기로가 사용된다. 그린 바디는, 그린 바디의 하부와 노 마루 플레이트 사이 및 그린 바디의 상부와 천장 플레이트(ceiling plate) 사이에 산소 가스의 흐름을 위한 충분한 공간을 가진 노에서, 노 안에 산소 분위기를 대체하도록 산소 가스가 그린 바디 표면위를 1000℃ 이상으로 지나가도록 하면서, 1 시간 이상, 바람직하게는 5 내지 20 시간 이상 동안 1400℃로 소결된다. 소결 단계의 종료시, 산소 가스의 흐름은 차단되고, 소결물은 냉각된다. 소결 단계는 그린 바디내에서의 온도 유동(fluctuation)을 20℃ 이하로 유지하는 방식으로 제어된다.
그린 바디는 그것이 충분히 작을 때에는 30 분 이하 동안의 산소 가스 흐름하에 소결될 수도 있다. 그러나, 산화인듐의 소결 타겟은 최근에 더욱 커지고 있다. 예를 들어, 300 ㎟과 5 ㎜ 두계를 초과하는 큰 바디는 전체 바디내에서 그것의 온도 분포를 제어하기 더욱 어렵고, 그러한 크기의 바디를 바람직하게는 60 분 이상 가열하에 두도록 권장되고 있다.
그린 바디는, 충분한 시간동안 가열될 때에는, 평면(plane)과 두께 방향 모두에 있어서 거의 균일하게 소결되어, 소결물 밀도의 분산(scattering)과 평균 기공 수를 상당히 제어할 수 있다. 또한, 소결 공정 중에 수축되면서 불균일 가열로부터 초래되는 소결물의 왜곡(warp)은 소결물 자체의 중량에 의해 줄어들 수 있다.
가열과 산소 가스의 흐름이 차단된 이후, 냉각 공정이 소결 공정을 뒤따르게 된다. 냉각된 소결물은 소결 온도로 재차 가열될 수도 있다(재소결).
그렇게 제조된 소결물은 표면 그라인딩 등에 의해 규격화되어 의도한 크기로 만들고, 베이킹 플레이트에 놓아 복합 타겟 베이를 제조할 수도 있다. 경우에 따라서는, 다수의 소결물들을 가진 분화된 구조(divided structure)로 만들어질 수도 있다.
실리콘 칩은, 1 내지 10 ㎟, 0.5 내지 3 ㎜ 두께 형상으로 만들어진 단결정 또는 다결정 규소와 같은 결정성 규소로 만들어져 있다. 이러한 칩은 보드(board)용으로 통상 사용되는 온-스펙(on-spec) 등급 이외에 반도체 베이스 보드용의 오프-스펙 등급으로 만들어질 수도 있다. 본 발명의 복합 타겟은, 앞서 설명한 바와 같이, 산화인듐의 소결 타겟 상에 거의 일정한 간격으로 다수의 칩들을 올려놓음으로써 제조될 수 있다. 규소는, 산화인듐의 소결 타겟 상의 실리콘 칩들의 표면적 비율을 변화시킴으로써, 소망하는 범위에서 다양한 함량으로 막에 포함될 수 있다.
본 발명의 소결 타겟을 주로 복합 타겟을 가지고 설명하였지만, 단일 타겟 주변의 상황도 유사하다. 그것은 특정한 조건이 필요없이 규소를 특정한 함량으로 산화인듐 소결물에 첨가함으로써 제조될 수 있다.
규소는 바람직하게는 2.5 ㎛ 이하의 평균 입경을 가진 이산화규소 등의 출발 분말로부터 제조된다. 출발 분말은 공지된 기계에 의해 산화인듐과 혼합하여 교반할 수 있다. 혼합물은 바인더(PVA) 등의 존재하에 과립화한 다음 10 내지 100 ㎛의 입경으로 조절할 수도 있다. 제조된 과립물은 1000 ㎏/㎠ 이상으로 가압하여 그린 바디로 만들고 유사한 방법으로 소결한다.
(2)
텅스텐과 게르마늄을 함유하고 있는 소결된 타겟
본 발명의 제 2 소결 타겟은, 필요에 따라, 0.003 내지 0.045의 W/In 원자 비율과 0.001 내지 0.256의 원자 비율로 텅스텐과 게르마늄을 함유하고 있는, 주성분으로서의 산화인듐을 포함하는 것으로 구성되어 있다. 상기 범위를 초과하는 함량으로 텅스텐 또는 게르마늄을 함유하고 있는 소결 타겟은 막형성 조건을 조절하더라도 투명한 도전성 박막을 제공하지 못할 수 있다.
소결 타겟의 제 2 및 제 3 성분으로서의 텅스텐과 게르마늄은 가장 바람직하게는 인듐 자리내에 용해되어 산화인듐을 치환하는 원자 상태로 존재한다. 그러나, 이들은 소결체내에서 원자 수준으로 분산되어있는 게르마늄화 인듐(indium germanide) 화합물 또는 텅스텐화 인듐(indium tungstate) 화합물의 형태로 존재할 수도 있다. 텅스텐과 게르마늄이, 그렇게 분산되어있을 때에는, 스퍼터일 공정에서 방전을 안전화시키도록 함으로써 낮은 저항성의 투명 도전성 박막을 제조하는데 유용하다. 텅스텐과 게르마늄은 바람직하게는 실질적으로 균일하게 분산되어 있다. 게르마늄 산화물이 존재하지 않는 것이 특히 바람직하다.
본 발명의 제 2 소결 타겟은 바람직하게는 스퍼터된 표면에서 2.9 ㎛의 표면 조도 Rmax(최대 조도)를 가진다. 산화물 타겟은, 긴 시간동안 스퍼터될 때에는, 스퍼터된 침식 표면상에 비정상적으로 성장한 돌기(노듈: nodule)들이 생성되고, 이들은 필름 특성의 아킹(arcing) 또는 열화를 초래할 수 있다. 반대로, 본 발명의 제 2 소결 타겟은 긴 시간동안 스퍼터링될 때에도 그것의 표면 조도 Rmax를 2.9 ㎛ 이하로 유지함으로써 침식 표면상에 노듈을 보이지 않는다. 결과적으로 아킹이 방지될 수 있다.
표면 조도 Rmax는, 곡선과 접합하고 전체 단면 곡선을 그 사이에 놓는, 표준 길이에 대해 구해진 단면 곡선의 평균 선에 대해 평행하게 그려진 두 직선들 사이의 거리이다. 표준 길이는 Rmax 범위에 의해 6 개의 표준 길이를 제공하는 JIS에 의해 특정된다. 예를 들어, 0.8 내지 6.3 ㎛의 Rmax 범위에 대한 표준 길이는 0.8 ㎜이고, 6.2 내지 25 ㎛의 Rmax 범위에 대한 표준 길이는 2.5 ㎛이다. 평균 선(직선 또는 곡선)은 구해진 단면 곡선에서의 측정된 면의 기하학적 형상을 나타내고, 그것과 단면 곡선 사이의 편차의 제곱의 최소 합계를 가지도록 설정된다.
3.
투명한 도전성 박막을 제조하는 방법
본 발명의 제 1 및 제 2 투명 도전성 박막은 상기에서 설명한 소결 타겟을 가지고 스퍼터링 또는 이온 플레이팅함으로써 제조될 수 있다. 스퍼터링 방식을 채택할 때에는, 기재와, 규소, 또는 텅스텐 및 게르마늄으로 도핑된 산화인듐의 소결 타겟을 포함하고 있는 장치안에서, 특정 함량의 산소를 함유하고 있는 불활성 가스 분위기에서 박막을 제조할 수 있다.
본 발명의 제 1 투명 도전성 박막을 제조하는 방법에 의해, 규소-도핑 산화인듐을 가지고 특정한 스퍼터링 조건(예를 들어, 기재 온도, 압력, 산소 농도)하에서, 기재상에, 규소-도핑 산화인듐의 얇은 무정형 투명 도전성 막을 제조하게 된다.
본 발명은, 산소 가스가 1% 이상, 바람직하게는 1 내지 5%로 존재하는, 아르곤과 산소의 혼합물을 가진 DC 스퍼터링을 필요로 한다. 상기 범위를 넘어서는 산소 함량은 바람직하지 않은데, 그것이 1% 미만일 때에는 도펀트가 표면에 남으려는 경향으로 인해 불충분한 투명성과 편향된 조성을 가질 수 있고, 그것이 5% 초과일 때에는 지나치게 높은 저항을 가질 수도 있기 때문이다.
무정형 막은 스퍼터링 장치의 압력이 0.1 내지 1 Pa, 특히, 0.3 내지 0.8 Pa로 유지될 때에는 더욱 용이하게 제조될 수 있고 더욱 큰 표면 평활성을 가질 수 있다. 상기 범위를 넘어서는 압력은 바람직하지 않은데, 0.1 Pa 미만일 때에는 막을 무정형으로 만들이 어렵고, 1 Pa 초과일 때에는 막을 밀도있게 만들기 더욱 어렵기 때문이다.
본 발명에 있어서, 막은 기재를 가열하지 않고 제조할 수도 있다. 그러나, 무정형 막은 기재를 100 내지 300℃, 특히, 100 내지 200℃에서 가열함으로써 제조될 수 있다. 본 발명의 막은 또한 공기, 불활성 분위기, 또는 진공 분위기에서 막의 결정화 온도 이하로 막을 열처리함으로써 제조될 수 있다. 이러한 효과는 도펀트로서 규소를 함유하고 있는 산화인듐의 소결 타겟의 사용에 의해, 더욱 효과적으로는 도펀트로서 규소와 텅스텐을 함유하고 있는 산화인듐의 소결 타겟의 사용에 의해 달성될 수 있다.
특정한 조건하에서 행해지는 DC 스퍼터링에 의해 산화인듐이 규소로 도핑되는 이러한 방법에 의해 제조된 박막은, 주석-도핑 ITO 보다도 많은 변형 격자(distorted lattice)들을 가지고 있고, 결과적으로 그것의 결정화 온도를 상승시켜, 무정형 구조를 형성하는 것을 더욱 용이하게 하여 준다.
달리 말하면, Si4+ 이온은 In3+ 이온보다 작은 이온 반경(0.39 대 0.92 Å)을 가지기 때문에, 규소는 격자를 긴장시킨다. 더욱이, 텅스텐으로 산화인듐을 도핑하는 것은 In-O 공유결합을 강화시키고, 그로 인해 무정형 구조를 안정화시킨다. 결과적으로, 막의 무정형 구조는 상기에 설명한 조건 이외의 다른 막형성 조건에서도 안정하게 유지될 수 있다. 텅스텐은 또한 막의 저항도를 줄이는 역할을 한다.
규소와 주석으로 도핑된 산화인듐의 투명한 도전성 박막의 제조에 관한 종래의 RF 스퍼터링 기술을 설명하였다. 그러나, 종래의 RF 스퍼터링 기술은 무정형이고 평평/평활한 구조의 투명한 도전성 박막을 안정적으로 제조할 수 없다.
본 발명의 발명자들은 이산화규소로 도핑된 산화인듐의 소결 타겟과 순수한 아르곤 가스를 가지고 RF 스퍼터링에 의해 투명한 도전성 박막을 제조하려도 시도하여, 기재를 가열하지 않을 때에도, 제조된 박막이 매우 거친 표면을 가진 결정성임을 확인하였다. 유사한 경향은 도펀트를 이산화규소 및 산화주석으로 대체하였을 때에도 관찰되었다.
RF 스퍼터링에 의해 생성된 플라즈마는 DC 스퍼터링에 비해 훨씬 높은 에너지를 가지는 것으로 알려져 있다. 결과적으로, RF 스퍼터링은 높은 결정성의 막을 만들어 낸다. 높은 결정성 막은 말할 필요도 없이 훨씬 거칠고 평활하지 못한 표면을 가진다. 또한, 많은 산소 결핍량을 가지고 있는 산화주석은, 막에 포함되어있는 산소가 타겟으로부터 공급되는 산소로 한정되기 때문에, 산소 부재의 순수 아르곤 가스 분위기에서 RF 스퍼터링에 의해 제조될 때, 초래될 것이다.
많은 산소 결핍량을 함유하고 있는 산화인듐내의 In-O 결합은, 결정들이 막형성 공정 중에 플라즈마로부터의 열에 의해 막에 더욱 손쉽게 결정함으로 인해, 더욱 금속화된다. 달리 말하면, 산소 부재의 순수한 아르곤 가스 분위기에서의 RF 스퍼터링은, 기재를 가열하지 않을 때에도, 매우 거친 표면을 가진 높은 결정성 막을 만들어 낸다. 따라서, 무정형 막을 제조하는 필수적인 조건은, 막내에 규소를 첨가하는 것과 함께, 1% 이상의 산소를 함유하는 아르곤/산소 혼합물의 스퍼터링 가스를 가지고 낮은 플라즈마 에너지의 DC 스퍼터링을 사용하는 것이다.
규소나, 규소 및 주석으로 도핑된 산화인듐의 막이, 스퍼터링 가스로서 순수한 아르곤을 가지고 RF 스퍼터링에 의해 제조될 때에는, 결정성이 될 것이다. 그러나, 규소 이외에 텅스텐으로 도핑된 산화인듐은 상기 조건하에서도 안정적으로 무정형 막으로 만들어질 수 있다.
본 발명의 발명자들은, 분자의 오비탈 계산을 위한 DV-Xa 법에 의해 물성을 측정함으로써, 산화인듐내의 In-O 결합이 텅스텐의 존재하에서 자연적으로 더욱 공유결합되는 것을 확인하였다. In-O 결합이 더욱 공유결합됨에 따라 막은 더욱 높은 결정화 온도를 가지는 것으로 예상된다. 이는 또한 실험적으로도 확인되었다.
In2O3의 결정화 온도는 150℃ 전후이다. 오직 텅스텐만이 0.6 원자%로 첨가될 때에는 200℃로 증가됨이 고온 X선 회절기에 의해 확인되었다. 따라서, 규소 이외에 텅스텐으로 도핑된 산화인듐은 평활한 표면을 가진 무정형 막으로 안정적으로 제조될 수 있음을 생각할 수 있다.
규소-도핑 산화인듐은 낮은 가스압에서 제조될 때에도 완전히 무정형 막으로 만들어질 수 있다. 기재를 가열할 때에는 더욱 용이하게 무정형 막으로 만들어진다. 달리 말하면, 높아진 결정화 온도를 가지는, 충분한 규소로 도핑된 산화인듐은, 스퍼터링이 실질적으로 기재 온도를 높이거나 기재가 의도적으로 가열될 때에도, 막이 막 조성에 의해 결정된 결정화 온도 보다 낮은 온도에 노출되는 한, 무형정 막으로 만들어질 수 있다.
스퍼터링에 의해 무정형 막으로 만들어지는 종래의 ITO에서는, 기재를 가열되지 않게 유지하면서, 스퍼터된 입자들의 에너지를 낮추도록 높은 가스압에서 스퍼터링 공정을 실행하는 것이 필요하다. 그러나, 본 발명의 규소-도핑 산화인듐은 더욱 낮은 가스압에서도 완전히 무정형의 막으로 만들어질 수 있다. 달리 말하면, 높아진 결정화 온도를 가지는, 충분한 량의 규소로 도핑된 산화인듐은, 스퍼터링이 실질적으로 기재 온도를 높이거나 기재가 의도적으로 가열될 때에도, 막이 막 조성에 의해 결정된 결정화 온도보다 낮은 온도에 노출되는 한, 무정형 막으로 만들어질 수 있다.
본 발명의 제 2 투명 도전성 박막을 제조하는 방법에 따르면, 텅스텐과 게르마늄으로 도핑된 산화인듐의 소결 타겟을 가지고 특정한 스퍼터링 조건(예를 들어, 기재 온도, 압력, 산소 농도)하에서 얇은 무정형의 투명한 전기전도성 막을 기재상에 제조한다.
본 발명의 제 2 투명 도전성 박막은 일반적인 스퍼터링 또는 이온 플레이팅에 의해 제조될 수 있다. 스퍼터링을 채택할 때에는, 소결 타겟과 박막의 조성 차이는 가스압, 스퍼터링 가스의 산소 함량, 타겟과 기재 사이의 거리, 플라즈마에서의 자기장 강도에 따라 좌우된다. 이온 플레이팅에 있어서, 막과 타겟 사이의 조성 차이는 막형성 공정 중의 가스압와 타겟과 기재 사이의 거리에도 좌우된다.
스퍼터링이 채택될 때에는 아르곤과 산소의 혼합물을 가지고 DC 스퍼터링을 하는 것이 필요하다. 0.3% 이상, 바람직하게는 0.5 내지 5%의 산소 함량을 가지는 것이 중요하다. 상기 범위를 넘어서는 산소 함량은 바람직하지 않은데, 그것의 함량이 0.3% 미만일 때에는 도펀트가 표면에 남아 있으려는 경향으로 인해 충분치 못한 투명성과 평향된 조성을 가질 수 있고, 5% 초과일 때에는 과도하게 높은 저항도를 가질 수 있으므로, 바람직하지 않다.
스퍼터링 장치의 압력이 0.1 내지 1 Pa, 특히, 0.3 내지 0.8 Pa로 유지될 때 무정형 막은 더욱 용이하게 만들어지고 더욱 높은 표면 평활성을 가질 수 있다. 상기 범위를 넘어서는 압력은 바람직하지 않은데, 0.1 Pa 미만일 때에는 막을 무정형으로 만들기 더욱 어렵게 되고, 1 Pa 초과일 때에는 막을 밀도있게 만들기 더욱 어렵기 때문이다.
본 발명에 있어서, 막은 기재를 가열하지 않고 만들어질 수도 있다. 그러나, 무정형 막은 기재를 100 내지 300℃로 가열함으로써 만들어질 수 있다. 본 발명의 막은 공기, 불활성 또는 진공 분위기에서 막의 결정화 온도 이하로 막을 열처리함으로써 또한 만들어질 수 있다.
특정한 조건하에서 행해지는 DC 스퍼터링에 의해 산화인듐이 텅스텐과 게르마늄으로 도핑되는 이러한 방법에 의해 제조된 본 발명의 제 2 투명 도전성 박막은, 그것의 결정화 온도가 상승함으로 인해 주석-도핑 산화인듐보다도 왜곡된 격자를 가지게 되며, 이는 무정형 구조의 형성을 더욱 용이하게 만든다.
4.
디스플레이 패널용의 투명한 전기전도성 기재
디스플레이용의 본 발명의 투명한 전기전도성 기재는, 유리 기재, 수정 플레이트 및 수지 플레이트나 막으로 이루어진 군에서 선택된 기재상에 형성된 제 1 또는 제 2 투명 도전 박막을 포함하는 것으로 구성되어 있다.
디스플레이 패널에는 LCD, PDP 및 EL 디바이스가 포함된다. 디스플레이 패널용의 본 발명의 투명한 전기전도성 기재는 패널용 양극(anode) 및/또는 음극(cathode)으로 작용하는 투명한 전기전도성 박막을 포함하고 있다. 기재는 또한 광-투과 지지체(light-transmitting support)로도 작용하여 일정한 강도와 투명도를 가져야 한다.
수지 플레이트나 막을 구성하는데 적합하게 사용되는 물질에는 폴리에틸렌 테레프탈레이트(PET), 폴리에테르 술폰(PES), 폴리아크릴레이트 및 폴리카보네이트가 있다. 이들 물질의 수지 플레이트나 막은 아크릴 수지로 코팅될 수도 있다.
기재의 두께는 제한되지 않는다. 그러나, 유리 기재나 수정 플레이트에서는 0.5 내지 10 ㎜, 바람직하게는 1 내지 5 ㎜이고, 수지 플레이트나 막에서는 0.1 내지 5 ㎜, 바람직하게는 1 내지 3 ㎜이다. 상기 범위를 넘어서는 두께는 바람직하지 않은데, 상기 하한치보다 얇으면 충분한 강도를 가지기 어렵고 다르기 어려울 수 있으며, 상기 상한치보다 두꺼우면 투명성이 떨어지고 지나치게 무거울 수 있기 때문이다.
기재는 전기절연층, 반도체층, 가스 차단층 또는 보호층의 적어도 하나의 층에 의해 코팅될 수도 있다. 전기절연층은 산화규소(Si-O) 또는 규소 산화질화물(silicon oxynitride: Si-O-N)로 만들어질 수도 있다. 반도체층은 박막 트랜지스터(TFT)로 만들어질 수도 있고, 유리 기재상에 주로 형성될 수도 있다. 가스 차단층은 증기 차단층으로서 수지 플레이트나 막 상에 형성될 수도 있다. 보호층은 긁힘이나 충격으로부터 기재 표면을 보호하는 역할을 하며, 규소계, 티타늄계 또는 아크릴계 물질과 같은 다양한 코팅 물질로 되어있다. 기재 상에 형성될 수 있는 층은 상기의 것으로 한정되지 않는다. 예를 들어, 얇은 전기전도성 금속층이 사용될 수도 있다.
본 발명의 디스플레이용 투명 전기전도성 기재는, 다른 것들 보다 저항성, 광 투과도 및 표면 평평성 등에서 우수한 투명 도전성 박막을 포함하는 것으로 구성되어있기 때문에, 다양한 디스플레이 패널용 부품으로 매우 유용하다.
5.
유기 전기루미네선스 디바이스
본 발명의 유기 전기루미네선스 디바이스는 양극 및/또는 음극으로 작용하는 제 1 또는 제 2 투명 도전성 박막을 포함하는 것으로 구성되어있다. 이것은 두가지 유형으로 나뉜다: (A) 양극용으로 얇은 광-반사막과 음극용으로 투명 도전성 박막을 가지고, 경우에 따라서는, 막이 얇은 금속막과 결합되어 있는 디바이스, 및 (B) 투명 도전성 박막이 음극으로 작용하는, 상기 설명한 디스플레이 패널용의 투명한 전기전도성 기재를 가지고 있고, 상기 기재는 유기층과 양극으로 코팅되어있는 디바이스.
도 7은 본 발명의 유기 전기루미네선스 디바이스의 구조에 대한 하나의 예를 보여주고 있다. 그것은, 광-방출 층(7)을 포함하고 있는 유기층(6)을 사이에 보지하고 있는 양극(2)과 음극(3)을 가지고 있다. 양극(2)과 음극(3)의 적어도 하나는 본 발명의 투명 도전성 박막(4)를 포함하는 것으로 구성되어있고, 그것은 얇은 금속막(5)으로 코팅되어있을 수도 있다.
유기층(6)은, 각각 양극(2)과 음극(3)으로부터 공급되는 홀과 전자들의 재조합에 의해 만들어진 광을 방출하는 광-방출 층(7)을 가진 단층 구조로 되어있을 수도 있다. 그것은 또한, 홀-주사 층(8)과 홀-이송 층(9)을 가진 다층 구조(적층)로 되어있을 수도 있다. 또한, 그것은 투명 도전성 박막(4)과 기재(1) 상에 각각 보호층(11)과 전기절연층(10)을 가진 구조로 되어있을 수도 있다.
양극(2)과 음극(3) 사이에 보지되어있는 유기층(6)은 다양한 기능을 제공한다: (A) 전기장에 놓였을 때, 양극(2)쪽으로부터 홀을 주사하고 음극(3)쪽으로부터 전자를 주사하는 기능, (B) 전기장 힘에 의해 주사 전위(전자 및 홀)를 이송하는 기능, (C) 전자와 홀의 재조합을 위해 광-방출 층(7)에 전계(field)를 제공하는 기능. 그것은 또한 광을 방출하기 위해 이들 기능들을 서로 연결함으로써 광-방출 기능을 제공한다.
홀-주사 층(8)과 홀-이송 층(9)의 각각은 홀-이송 화합물로 구성되어있고, 양극(2)으로부터 주사된 홀을 광-방출 층(7)으로 이송하는 기능을 한다. 다량의 홀은, 양극(2)과 광-방출 층(7) 사이에 홀-주사 층(8)과 홀-이송 층(9)이 존재하는 상황에서, 낮은 전기장에서 광-방출 층(7)으로 주사될 수 있다.
음극(3)은 기본적으로 본 발명의 투명 도전성 박막(4)으로 구성되어 있다. 그러나, 이것은 투명 도전성 박막(4)과 얇은 금속층(5)을 가진 이층 구조(적층)로 되어있을 수도 있다. 얇은 금속층(5)은 광-방출 층(7)을 포함하고 있는 유기층(6) 안으로 전자를 더욱 효율적으로 주사하기 위하여 제공된다. 음극(3)쪽으로부터 광-방출 층(7)안으로 주사될 전자들은, 광-방출 층(7)과 홀-이송 층(9) 사이의 계면에 존재하는 전자 장벽에 의해 계면 가까이에서 광-방출 층(7)에 축적되어, EL 디바이스의 광-방출 효율을 향상시킨다. 얇은 금속층(5)은 바람직하게는 50% 이상, 더욱 바람직하게는 60% 이상의 광 투과도를 가짐으로 하여, 투명한 광-방출 디바이스를 가진다. 얇은 금속층(5)은 바람직하게는 0.5 내지 20 ㎚ 전후의 초박막이다. 얇은 금속층(5)은 바람직하게는 3.8 eV 이하의 일함수를 가지는 금속으로 되어있다. 바람직한 금속에는 Mg, Ca, Ba, Sr, Yb, Eu, Y, Sc, Li 및 그것의 합금들이 있다.
반면에, 양극(2)은 4.4 eV 이상, 바람직하게는 4.8 eV 이상의 일함수를 가진 전기전도성 금속이나, 투명 도전성 박막 또는 그것의 적층으로 이루어져 있다. 본 발명에 유용한 전기전도성 금속은 반드시 투명할 필요는 없고, 흑색 탄소층 등으로 코팅될 수도 있다. 본 발명에 유용한 금속에는 Au, Pt, Ni, Pd, Cr 및 W가 있다. 투명 도전성 박막에는, 말할 필요도 없이, 본 발명의 투명 도전성 박막들, 제 1 투명 도전성 박막(In-Si-O, In-Si-Sn-O, In-Si-W-O 또는 In-Si-Sn-W-O)와 제 2 투명 도전성 박막(In-W-Ge-O)가 유용하다. 본 발명의 투명 도전성 박막을 사용하는 양극은 기재가 제공되는 디스플레이 패널용의 얇고 투명한 전기전도성 기재에 상응한다.
본 발명에 유용한 적층에는 Au와 In-Si-O, Pt와 In-Si-O, In-Si-O와 Pt, Au와 In-W-Ge-O, 및 Pt와 In-W-Ge-O가 있다. 양극은 유기층의 반대쪽에서 4.8 eV 이하의 일함수를 가지는 이층 구조로 되어있을 수도 있는데, 이는 양극이 유기층과의 계면에서 4.8 eV 이상의 일함수를 가질 때 그것의 기능을 수행할 수 있기 때문이다. 이 경우에, 전기전도성 층용으로 유용한 물질로는 Al, Ta 및 Nb 등의 금속과, Al 및 Ta-W 등의 합금 등이 있다. 이들에는 또한, 도핑된 폴리아닐린, 폴리페닐렌 비닐렌 등의 전기전도성 고분자, a-Si, a-SiC 및 a-C 등의 무정형 반도체 등이 포함된다. 또한, 이들에는 Cr2O3, Pr2O3, NiO, Mn2O
3 및 MnO2 등의 흑색 반도체 산화물이 포함된다.
(A)
양극용으로 얇은 광-반사막과 음극용으로 투명 도전성 박막을 가진 유기 EL 디바이스
이러한 유형은 본 발명의 EL 디바이스의 바람직한 하나의 예이다. 도 7을 참조하면, 이러한 EL 디바이스는 양극(2)용으로 얇은 광-반사막(예를 들어, 크롬으로 된 막)과, 음극(3)용으로 본 발명의 투명 도전성 박막을 가지고 있고, 경우에 따라서는, 상기 투명 도전성 박막은 얇은 금속층(5)으로 코팅되어 있을 수 있다. 이러한 EL 디바이스는 음극(3)이 본 발명의 투명 도전성 박막(4)으로 구성되어있기 때문에, 주로 음극(3)쪽으로부터 광을 효율적으로 방출할 수 있다.
(B)
음극으로 작용하는 투명 도전성 기재를 가지고 있고, 유기층과 양극으로 코팅되어있는 유기 EL 디바이스
이러한 유형의 EL 디바이스는 투명한 기재쪽으로부터 광을 방출한다. 그것은 투명한 전기절연성 기재(1)에 투명 도전성 박막이 형성되어있고 양극(2)과 유기층(6) 등으로 코팅되어 있는 디스플레이 패널용 투명 전기전도성 기재를 가지고 있다. 투명한 전기절성 기재(1)는, 수지, 규소 산화물이나 규소 산화질화물의 증기 차단막과 같은 차단막으로 코팅되어있는 유리나 수지 막으로 되어있을 수 있다.
본 발명의 유기 EL 디바이스는 초기 단계동안의 높은 평균 루미네선스와 루미네선스의 높은 반감기로 특징지워 진다.
[실시예]
본 발명을 이하 실시예들에 의거하여 자세히 설명하지만, 본 발명이 그것에 의해 한정되는 것은 아니다.
투명 도전성 박막의 물성들은 하기 과정에 의해 결정되었다.
(1) 투명 도전성 박막의 조성은, 기재용의 수정 유리를 폴리이미드 막으로 대체되었다는 점을 제외하고는, 본 발명에서와 동일한 방법으로 제조된 막에 대하여 ICP 방출 분광기에 의해 결정되었다. 폴리이미드 막은, ICP 방출 분광기에 의해 확인된 것처럼, 실질적으로 규소, 인듐, 주석, 텅스텐 또는 게르마늄 원소들이 없었다.
(2) 박막의 결정성은 CuKα선 X선 회절기, 투과전자현미경 및 원자 회절기에 의해 분석되었다.
(3) 박막의 결정화 온도는 고온 X선 회절기에 의해 결정되었다. 막은 상온으로부터 3℃/분으로 가열하는 동안에 X선 회절기로 분석되었다. 회절 피크가 나타나는 온도 수준을 그것의 결정화 온도로 판단하였다.
(4) 투명 도전성 박막의 저항은 4-탐침 법에 의해 측정하였고, 기재를 포함한 막의 투과도는 분광광도기에 의해 결정하였다.
(5) 막 표면의 중심선 평균 조도(Ra)는 원자간력 현미경에 의해 결정하였고, 막은 막 표면에서 임의로 선택된 10 개의 포인트에서 1 ㎛의 영역에서 측정되었다.
[실시예 1 내지 6]
분말상 In2O3(순도: 99.99%)를 가압하고 1400℃에서 소결하여 산화인듐 소결물을 제조하였다. 이것을 직경 6 in와 두께 5 ㎜의 형상으로 만들어, In계 합금을 통해 산소-부존 구리의 베이킹 플레이트(baking plate)에 올려놓아, In2O3의 타겟을 제조하였다. 1 × 1 × 0.5 ㎜ 또는 2 × 2 × 1 ㎜ 크기로 순도 99.99%의 단결정 실리콘 칩들을 상기 타겟의 침식 표면상에 동일한 간격으로 위치시켜서, 복합 타겟을 제조하였다.
약 100 내지 300 ㎚ 두께의 투명한 도전성 박막을 하기 과정으로 제조하였다. 스퍼터링을 위한 상기 타겟을 DC 마그네트론 스퍼터링 장치내에서 비자성 타겟용 음극상에 설치하고, 50 × 50 ×1.0 ㎜ 크기의 수정 유리 기재를 70 ㎜ 간격으로 타겟을 대면하도록 설치하였다. 챔버내에서 진공도가 1×10-4 Pa 이하에 도달하였을 때, Ar 가스(순도: 99.9999 중량%)을 챔버내로 통과시켰다. 챔버를 0.6 Pa로 유지하면서, 산소를 막형성 가스안으로 1 내지 3%로 통과시켰다. 기재를 상온으로 유지하면서, 100 내지 200 W의 DC 전력을 타겟-기재 공간에 인가하여 스퍼터링용 DC 플라즈마를 만들었다.
In2O3 타겟 상의 다양한 수의 단결정 칩의 복합 타겟을 가지고 다양한 규소 함량의 얇은 산화인듐 막을 제조하였다. 막은 저항 및 가시광선 투과도는 스퍼터링 가스의 산소 함량과 함께 변화하였다. 각 실시예에서 적어도 80%의 가시광선 투과도를 유지하면서 낮은 저항을 보이는 막에 대한 조성 및 표면 조도를 상세히 분석하였다.
도 1 및 도 2는 실시예 4에서 제조된 막의 X선 회절 패턴과 원자간력 현미경 영상을 각각 보여준다. 표 1은 각 실시예에서 제조된 막의 Si 원자 함량(규소와 인듐 전체에 대한 규소 비율), 저항, 결정성 및 표면 조도 Ra(평균)를 제공한다. X선 회절기는 2θ로서 22, 31, 35, 37, 46, 52 또는 56°에서 아무런 피크도 검출하지 못하였다.
|
필름의 Si 원자함량 (%) |
기재 온도(℃) |
저항(Ω·㎝) |
결정성 |
표면 조도Ra |
실시예 1 |
0.5 |
25 |
5.6×10-4
|
무정형 |
2.48 |
실시예 2 |
2.3 |
100 |
4.2×10-4
|
무정형 |
2.10 |
실시예 3 |
5.2 |
100 |
4.6×10-4
|
무정형 |
1.23 |
실시예 4 |
7.4 |
100 |
4.8×10-4
|
무정형 |
0.94 |
실시예 5 |
10.5 |
200 |
6.5×10-4
|
무정형 |
0.95 |
실시예 6 |
13.0 |
300 |
8.8×10-4
|
무정형 |
1.25 |
표 1에서 보는 바와 같이, 본 발명에서 특정된 함량에서 규소로 도핑된 산화인듐은, 기재를 100 내지 300℃로 가열하면서 0.6 Pa의 낮은 가스압에서도 스퍼터링에 의해 막으로 만들때, 무정형으로 유지되었다. 막들은 8.8×10-4 Ω·㎝ 이하, 대부분은 6.0×10-4 Ω·㎝이하의 낮은 저항을 가졌다. 원자간력 현미경에 의해 측정한 중심선 평균 조도 Ra도 분석된 모든 막에서 2.48 ㎚ 이하로서 매우 낮았다. 막(기재를 포함)의 평균 가시광선 투과도 또한 85 내지 90%로 높았다. 실시예 1 내지 6에서 제조된 무정형의 투명 도전성 박막의 결정성은 고온 X선 회절기에 의해 결정할 때 190 내지 390℃였다.
규소-도핑 산화인듐의 단일 소결 타겟으로 복합 타겟을 대체하였다는 점을 제외하고는, 실시예 1 내지 5에서와 동일한 방식으로 막들을 또한 제조하였다. 규소-도핑 산화인듐의 소결 타겟의 제조를 위해, 분말상 인듐과 규소 산화물의 혼합물을 제조하여, 가압하고 소결한 다음 분쇄하였다. 상기 타겟과 기재를 상온에서부터 300℃까지 변화하는 온도로 유지하면서, 산소를 1 내지 3%로 함유하는 아르곤/산소 혼합물 가스내에서 DC 스퍼터링을 행하였다. 이들 막들의 평가 결과는 표 1에 주어진 것과 거의 동일하였다. 따라서, 칩을 포함하고 있는 복합 타겟뿐만 아니라 규소-도핑 산화인듐의 소결 타겟으로도, 우수한 표면 평활성과 낮은 저항의 무정형 막이 생산될 수 있음을 알 수 있다.
[실시예 7 내지 22]
산화인듐 타겟 대신에 다양한 함량의 주석으로 도핑된 산화인듐(즉, ITO)의 소결 타겟을 사용하고 단결정 실리콘 칩을 타겟의 침식 표면 바로 위에 동일한 간격으로 놓음으로써, 복합 타겟을 제조하였다. 이전과 마찬가지로, 그것은 6 in. 직경과 5 ㎜ 두께를 가졌다.
주석과 규소로 도핑된 산화인듐의 약 100 내지 300 ㎚ 두께의 박막들을, 스퍼터링 가스의 산소 함량을 1 내지 3%로 유지하는 실시예 1 내지 6에서와 유사한 방법으로 제조하였다. 각 실시예에서 적어도 80%의 광 투과도를 유지하면서 가장 낮은 저항을 보이는 막에 대하여 조성과 표면 조도를 측정하였다. 표 2는, 각 실시예에서 제조된 필름에 대하여 유사한 방법으로 분석한 Sn 원자 함량(인듐과 주석 전체에 대한 주석 비율), Si 원자 함량(규소와 인듐 전체에 대한 규소의 비율), 저항, 결정성 및 중심선 평균 표면 조도(Ra)를 제공한다.
|
막의 Sn 원자함량 (%) |
막의 Si 원자함량 (%) |
기재 온도(℃) |
저항(Ω·㎝) |
결정성 |
표면 조도Ra |
실시예 7 |
0.5 |
1.1 |
25 |
5.0×10-4
|
무정형 |
2.30 |
실시예 8 |
1.2 |
5.4 |
100 |
5.2×10-4
|
무정형 |
2.42 |
실시예 9 |
3.5 |
3.5 |
200 |
3.8×10-4
|
무정형 |
2.21 |
실시예 10 |
3.4 |
7.5 |
200 |
3.5×10-4
|
무정형 |
2.10 |
실시예 11 |
3.5 |
10.2 |
200 |
4.0×10-4
|
무정형 |
2.05 |
실시예 12 |
3.8 |
12.5 |
200 |
4.5×10-4
|
무정형 |
2.32 |
실시예 13 |
7.4 |
1.2 |
25 |
5.6×10-4
|
무정형 |
1.95 |
실시예 14 |
7.7 |
3.2 |
100 |
3.5×10-4
|
무정형 |
1.98 |
실시예 15 |
7.5 |
7.5 |
200 |
4.6×10-4
|
무정형 |
1.85 |
실시예 16 |
7.6 |
10.5 |
200 |
5.2×10-4
|
무정형 |
1.75 |
실시예 17 |
7.4 |
12.6 |
200 |
5.4×10-4
|
무정형 |
1.85 |
실시예 18 |
10.3 |
3.0 |
100 |
5.5×10-4
|
무정형 |
0.95 |
실시예 19 |
10.1 |
8.0 |
200 |
5.6×10-4
|
무정형 |
0.85 |
실시예 20 |
10.5 |
9.0 |
200 |
5.8×10-4
|
무정형 |
0.87 |
실시예 21 |
14.9 |
2.0 |
100 |
5.5×10-4
|
무정형 |
1.12 |
실시예 22 |
15.0 |
12.0 |
300 |
5.7×10-4
|
무정형 |
1.25 |
표 2에서 볼 수 있는 바와 같이, 본 발명에서 특정하는 각 함량에서 규소 및 주석으로 도핑된 산화인듐은 200℃에서도 스퍼터링에 의해 막으로 만들어질 때에는 무정형으로 유지되었다. 저항은 5.8×10-4 Ω·㎝ 이하로서 낮았다. 원자간력 현미경에 의해 결정된 중심선 평균 표면 조도(Ra)는 2.42 이하로서 낮았다. 막(기재를 포함)의 평균 가시광선 투과도는 84 내지 90%로 또한 높았다. 실시예 7 내지 22에서 제조된 무정형의 투명 도전성 박막의 결정화 온도는 고온 X선 회절기에 의해 결정할 때 180 내지 230℃였다.
규소와 주석 원소로 도핑된 산화인듐의 단일 소결 타겟으로 복합 타겟을 대체하였다는 점을 제외하고는, 실시예 7 내지 22에서와 동일한 방법으로 막을 또한 제조하였다. 규소와 주석으로 도핑된 산화인듐의 소결 타겟의 제조를 위하여, 산화인듐, 규소 산화물 및 주석 산화물의 혼합물(출발 분말)을 제조하여, 가압하고 소결한 뒤 분쇄하였다. 상온에서부터 300℃로 변화하는 온도에서 유지되는 타겟과 기재상에서, 1 내지 3%의 산소를 함유하고 있는 아르곤/산소 혼합물 가스에서 DC 스퍼터링을 행하였다. 이들 막의 평가 결과들은 표 2에 주어진 것들과 거의 동일하였다. 따라서, 우수한 표면 평활성과 낮은 저항의 무정형 막은 칩들을 포함하고 있는 복합 타겟뿐만 아니라 규소 및 주석 원소로 도핑된 산화인듐의 소결 타겟으로도 제조될 수 있음을 알 수 있다.
[실시예 23 내지 42]
산화인듐 타겟 대신에 다양한 함량의 텅스텐으로 도핑된 산화인듐의 소결 타겟을 사용하고, 타겟의 침식 표면상에 동일한 간격으로 단결정 실리콘 칩들을 위치시켜서, 복합 타겟을 제조하였다. 그것은 앞서와 같이 6 in. 직경과 5 ㎜ 두께를 가졌다.
텅스텐과 규소로 도핑된 두께 100 내지 300 ㎚ 두께의 산화인듐의 박막은 스퍼터링 가스의 산소 함량이 1 내지 3%로 유지되는 상기 설명한 실시예들에 유사한 방법으로 제조하였다. 각 실시예에서 적어도 80%의 가시광선 투과도를 유지하면서 가장 낮은 저항을 나타내는 필름에 대하여 조성 및 표면 조도를 분석하였다. 표 3은 각 실시예에서 제조된 필름에 대하여 유사한 방법으로 분석된 W 원자 함량(텅스텐 및 인듐 전체에 대한 텅스텐 비율), Si 원자 함량(규소 및 인듐 전체에 대한 규소 비율), 저항, 결정성 및 중심선 평균 표면 조도(Ra)를 제공한다.
|
막의 W 원자 함량 (%) |
막의 Si 원자 함량 (%) |
기재 온도(℃) |
저항(Ω·㎝) |
결정성 |
표면 조도Ra |
실시예 23 |
0.2 |
1.0 |
25 |
7.8×10-4
|
무정형 |
2.46 |
실시예 24 |
0.4 |
1.1 |
25 |
3.8×10-4
|
무정형 |
2.41 |
실시예 25 |
0.6 |
1.1 |
25 |
3.8×10-4
|
무정형 |
2.41 |
실시예 26 |
0.6 |
2.3 |
25 |
4.5×10-4
|
무정형 |
0.89 |
실시예 27 |
0.6 |
2.4 |
100 |
3.3×10-4
|
무정형 |
0.51 |
실시예 28 |
1.1 |
5.0 |
100 |
4.2×10-4
|
무정형 |
2.25 |
실시예 29 |
3.2 |
3.1 |
100 |
3.4×10-4
|
무정형 |
2.21 |
실시예 30 |
3.1 |
7.7 |
200 |
4.5×10-4
|
무정형 |
1.90 |
실시예 31 |
3.0 |
10.2 |
200 |
4.7×10-4
|
무정형 |
2.23 |
실시예 32 |
3.3 |
12.5 |
200 |
4.3×10-4
|
무정형 |
2.31 |
실시예 33 |
7.1 |
1.1 |
25 |
5.6×10-4
|
무정형 |
2.22 |
실시예 34 |
7.2 |
3.7 |
100 |
3.4×10-4
|
무정형 |
1.72 |
실시예 35 |
7.1 |
6.0 |
200 |
4.7×10-4
|
무정형 |
2.35 |
실시예 36 |
7.5 |
10.0 |
200 |
4.2×10-4
|
무정형 |
1.55 |
실시예 37 |
7.4 |
12.8 |
200 |
5.2×10-4
|
무정형 |
1.75 |
실시예 38 |
11.1 |
3.5 |
100 |
5.5×10-4
|
무정형 |
1.95 |
실시예 39 |
11.5 |
5.3 |
200 |
5.3×10-4
|
무정형 |
1.67 |
실시예 40 |
11.5 |
9.9 |
200 |
5.5×10-4
|
무정형 |
1.54 |
실시예 41 |
13.9 |
2.3 |
100 |
5.1×10-4
|
무정형 |
1.30 |
실시예 42 |
14.9 |
11.9 |
300 |
4.3×10-4
|
무정형 |
1.16 |
표 3에서 볼 수 있는 바와 같이, 본 발명에서 특정하는 각 함량에서 규소와 텅스텐으로 도핑된 산화인듐은, 300℃에서 조차 스퍼터링에 의해 막으로 만들어질 때에는, 무정형이 유지되었다. 저항은 5.6×10-4 Ω·㎝ 이하로서 낮았다. 원자간력 현미경에 의해 결정된 중심선 평균 조도(Ra)는 2.41 이하로서 낮았다. 막(기재를 포함)의 평균 가시광선 투과도도 85 내지 90%로 높았다. 실시예 23 내지 42에서 제조된 무정형의 투명 도전성 박막의 결정화 온도는 고온 X선 회절기에 의해 결정할 때 180 내지 450℃였다.
실시예 1 내지 42에서 제조된 막들에 대해 약산 에천트(etchant)로 그들의 에칭 특성을 측정하였다. 모든 막들이 높은 비율로 에칭되었고 에칭-유발 잔재를 남기지 않았기 때문에, 이들의 에칭 특성은 우수하였다.
규소 및 텅스텐 원소로 도핑된 산화인듐의 단일 소결 타겟으로 복합 타겟을 대체하였다는 점을 제외하고는, 실시예 23 내지 42에서와 동일한 방법으로 막을 제조하였다. 규소와 텅스텐으로 도핑된 산화인듐의 소결 타겟의 제조를 위하여, 산화인듐, 규소 산화물 및 텅스텐 산화물의 혼합물(출발 분말)을 제조하여, 가압하고 소결한 뒤 분쇄하였다. 상온에서부터 300℃로 변화하는 온도에서 유지되는 타겟과 기재상에서, 1 내지 3%의 산소를 함유하고 있는 아르곤/산소 혼합물 가스에서 DC 스퍼터링을 행하였다. 이들 막의 평가 결과들은 표 3에 주어진 것들과 거의 동일하였다. 따라서, 우수한 표면 평활성과 낮은 저항의 무정형 막은 칩들을 포함하고 있는 복합 타겟뿐만 아니라 규소 및 주석 원소로 도핑된 산화인듐의 소결 타겟으로도 제조될 수 있음을 알 수 있다.
[비교예 1 내지 6]
각각 널리 사용되고 있는 순수한 산화인듐과 주석-도핑 산화인듐의 소결 타겟을 가지고 스퍼터링에 의해 약 100 내지 300 ㎚ 두께의 박막들을 제조하였다. 스퍼터링 공정중의 가스압, 타겟-기재 거리 및 타겟 크기는 앞서 설명한 실시예들에서와 동일하였다. 스퍼터링 가스의 산소 함량은 1 내지 3%로 유지되었다. 각 비교예에서 적어도 80%의 가시광선 투과도를 유지하면서 가장 낮은 저항을 나타내는 막에 대하여 조성 및 표면 조도를 분석하였다. 표 4는 각 비교예에서 제조된 막에 대하여 유사한 방법으로 분석한 Sn 원자 함량(인듐 및 주석 전체에 대한 주석 비율), 저항, 결정성 및 중심선 평균 표면 조도(Ra)를 제공한다.
|
막의 Sn 원자 함량 (%) |
기재 온도(℃) |
저항(Ω·㎝) |
결정성 |
표면 조도 Ra |
비교예 1 |
0 |
25 |
4.0×10-3
|
무정형/결정성 혼합 |
5.34 |
비교예 2 |
0 |
100 |
3.8×10-3
|
결정성 |
8.84 |
비교예 3 |
4.5 |
25 |
5.2×10-4
|
무정형/결정성 혼합 |
5.54 |
비교예 4 |
4.6 |
200 |
4.5×10-4
|
결정성 |
7.95 |
비교예 5 |
7.5 |
200 |
2.5×10-4
|
결정성 |
8.45 |
비교예 6 |
14.8 |
200 |
5.6×10-4
|
결정성 |
9.51 |
표 4에서 보는 바와 같이, 비교예 1 내지 6에서 제조된 박막들은 저항이 2.5×10-4 내지 5.6×10-4 Ω·㎝으로 낮을지라도 X선 회절기로 검출할 때 항상 결정상을 포함하고 있다. 도 3 및 4는 각각 비교예 3에서 제조된 막의 X선 패턴과 원자간력 현미경 이미지를 보여주고 있고, 여기서의 막은 무정형상과 결정상을 모두 포함하고 있다. 도 5 및 6은 각각 비교예 5에서 제조된 막의 X선 패턴과 원자간력 현미경 이미지를 보여주고 있고, 여기서의 막은 결정상들로 구성되어 있었다. X선 회절기는 2θ로서 22, 31, 35, 37, 46, 52 또는 56의 하나에서 큰 피크를 검출하였다.
이들 막들은 실시예 1 내지 22에서 제조된 본 발명의 것보다 현저히 큰 5.3 ㎚ 이상의 중심선 평균 조도(Ra)를 가졌다. 이들은 또한 기재를 가열하지 않고 스퍼터링에 의해 제조될 때에도 조차, 높은 저항을 가졌고 미세한 결정상을 함유하고 있었다. 이들은 무정형상과 결정상의 혼합물로 구성되어 있었다.
이들 막들에 대하여 실시예들에서와 동일한 조건하에서 약산 에천트로 이들의 에칭 특성을 측정하였다. 이들은 결정상의 에칭-유발 잔재를 남기는 경향이 있었고, 실시예들에서 제조된 것보다 1.5 내지 2 배의 긴 시간이 걸리는 등 낮은 비율로 에칭됨이 확인되었다.
이들 결과는, 이들이 LCD 및 유기 EL 디바이스용 투명 전극에 사용될 때에는 그라인드하여 표면 조도를 제거하는 것이 필요함을 나타낸다.
[실시예 43 내지 70]
주성분으로서의 산화인듐과 텅스텐 및 게르마늄으로 구성된 In2O3-W-Ge 계 소결 타겟을 하기 과정에 의해 제조하였으며, 타겟에서의 W/In 및 Ge/In 원자 비율은 표 5에 주어진 수준에서 변화시켰다. 출발 분말은 각각 1 ㎛ 이하의 평균 입경을 가진 In2O3, WO3 및 GeO2로 구성하였다.
주어진 량의 In2O3, WO3 및 GeO2의 혼합물을 매체로서 물과 단단한 ZrO2 볼을 사용하여 수지 팟(resin pot)에서 20 시간동안 볼 밀링하였다. 얻어진 혼합 슬러리를 거르고 건조 및 분쇄하였다. 분쇄물을 3 톤/㎠로 냉각 이소스태틱 가압에 의해 의도한 형상으로 몰드내에서 성형하였다.
다음으로, 상기 성형물을, 노 내부 부피의 0.1 ㎥ 당 5 ℓ/분으로 흐르는 산소 분위기의 소결로내에서, 5 시간 동안 1200℃로 유지하였다. 여기서, 성형물은 1000℃ 까지는 1℃/분으로, 1000 부터 1200℃ 까지는 3℃/분으로 가열되었다. 그런 다음, 산소 흐름을 정지하고, 얻어진 소결물을 1200부터 1000℃ 까지 10℃/분으로 냉각되도록 하였다. 최종적으로, 노 내부 부피의 0.1 ㎥ 당 10 ℓ/분으로 아르곤 분위기에서 3 시간 동안 1000℃로 유지한 다음, 그대로 두어 상온으로 냉각되게 하였다.
얻어진 소결물의 밀도를 아르키메디안 법에 의해 측정하고 이론 밀도에 대한 상대 밀도로 변환하였다. 이론 밀도는 단위 격자의 중량을 단위 격자의 부피로 나누어서 얻었는데, 상기 단위 격자의 중량은 W 와 Ge의 분석량이 모두 용해되어 산소 결점 부재의 In2O3 결정(bixbite형 구조)을 In 자리에서 치환한다고 가정하여 결정하였고, 상기 단위 격자의 부피는 X선 회절기에 의해 확인된 격자 상수로부터 결정하였다. 각각의 소결물은 90% 이상의 상대 밀도를 가지는 것으로 확인되었다. ICP 방출 분광기 결과는 소결물의 분석된 W 및 Ge 함량이 부과된 량으로부터 예측한 것과 일치함을 확인시켜 주었다.
각각의 소결물은 2.2 내지 2.7 ㎛의 범위에서 표면 조도를 가지도록 컵 그라인드스톤으로 분쇄하고, 직경 152 ㎜ 및 두께 5 ㎜의 형상으로 절단하여, 소결 타겟을 제조하였다. 그것을 In계 합금을 경유하여 산소 부재 구리의 베이킹 플레이트에 올려놓아, In2O3-W-Ge 계 소결물의 스퍼터링 타겟을 제조하였다.
스퍼터링 타겟을 DC 마그네트론 스퍼터링 장치내의 비자성 타겟용 음극상에 설치하고, 기재를 60 내지 80 ㎜ 떨어져 타겟을 대면하도록 설치하였다. 기재는 두께 1 ㎜의 합성된 수정 유리였다. 챔버를 1×10-4 Pa 이하의 진공도, 즉, 0.6 Pa의 가스압으로 만든 후, Ar 가스(순도: 99.9999 중량%)를 챔버내로 통과시켰다. 약 200 ㎚의 두께를 가지는 투명 도전성 박막을 제조하기 위하여, 기재를 상온(약 25℃)으로 유지하고 300℃ 이하로 가열하면서, 150 내지 400 W의 DC 전력을 타겟-기재 공간상에 인가하여 스퍼터링을 위한 DC 플라즈마를 생성하였다.
표 5는, 타겟의 존재하에 스퍼터링에 의해 제조되고 ICP 방출 분광기에 의해 정량적으로 측정된 소결 타겟과 투명 도전성 박막의 조성, W/In과 Ge/In 원자 비율, 막형성 공정중의 기재 온도를 보여주고 있다. 또한, 각각의 투명 도전성 박막에 대해, 4-탐침 방법에 의해 공기중의 180℃에서의 어닐링 전후의 저항 및 표면 조도 Ra를 측정하였다. 그 결과가 표 6에 주어져 있다.
|
타겟 조성 (원자 비율) |
베이스 온도 (℃) |
막 조성 (원자 비율) |
W/In |
Ge/In |
W/In |
Ge/In |
실시예 43 |
0.003 |
0.012 |
상온 |
0.003 |
0.012 |
실시예 44 |
0.004 |
0.015 |
상온 |
0.004 |
0.015 |
실시예 45 |
0.004 |
0.019 |
상온 |
0.004 |
0.019 |
실시예 46 |
0.003 |
0.057 |
상온 |
0.003 |
0.057 |
실시예 47 |
0.006 |
0.001 |
상온 |
0.006 |
0.001 |
실시예 48 |
0.006 |
0.012 |
상온 |
0.006 |
0.012 |
실시예 49 |
0.010 |
0.001 |
상온 |
0.010 |
0.001 |
실시예 50 |
0.010 |
0.004 |
상온 |
0.010 |
0.004 |
실시예 51 |
0.015 |
0.001 |
상온 |
0.015 |
0.001 |
실시예 52 |
0.030 |
0.005 |
120 |
0.030 |
0.005 |
실시예 53 |
0.030 |
0.010 |
120 |
0.030 |
0.010 |
실시예 54 |
0.045 |
0.150 |
120 |
0.046 |
0.150 |
실시예 55 |
0.045 |
0.190 |
120 |
0.047 |
0.190 |
실시예 56 |
0.006 |
0.041 |
180 |
0.005 |
0.033 |
실시예 57 |
0.006 |
0.205 |
250 |
0.006 |
0.150 |
실시예 58 |
0.006 |
0.256 |
300 |
0.005 |
0.186 |
실시예 59 |
0.012 |
0.042 |
180 |
0.015 |
0.036 |
실시예 60 |
0.012 |
0.205 |
250 |
0.016 |
0.153 |
실시예 61 |
0.012 |
0.256 |
300 |
0.015 |
0.188 |
실시예 62 |
0.020 |
0.041 |
180 |
0.018 |
0.040 |
실시예 63 |
0.022 |
0.203 |
250 |
0.019 |
0.153 |
실시예 64 |
0.021 |
0.255 |
300 |
0.018 |
0.188 |
실시예 65 |
0.025 |
0.041 |
180 |
0.023 |
0.035 |
실시예 66 |
0.025 |
0.205 |
250 |
0.023 |
0.154 |
실시예 67 |
0.025 |
0.256 |
300 |
0.022 |
0.189 |
실시예 68 |
0.032 |
0.041 |
180 |
0.024 |
0.037 |
실시예 69 |
0.032 |
0.205 |
250 |
0.025 |
0.155 |
실시예 70 |
0.032 |
0.256 |
300 |
0.026 |
0.190 |
|
막 저항 ((Ω·㎝) |
막 표면 조도 Ra (㎚) |
아닐링 전 |
아닐링 후 |
아닐링 전 |
아닐링 후 |
실시예 43 |
7.5×10-4
|
7.8×10-4
|
0.83 |
0.93 |
실시예 44 |
5.8×10-4
|
6.2×10-4
|
0.89 |
0.95 |
실시예 45 |
5.5×10-4
|
5.9×10-4
|
0.88 |
0.92 |
실시예 46 |
7.5×10-4
|
7.9×10-4
|
0.93 |
0.89 |
실시예 47 |
2.2×10-4
|
2.5×10-4
|
0.94 |
0.98 |
실시예 48 |
3.9×10-4
|
4.3×10-4
|
0.92 |
1.02 |
실시예 49 |
2.8×10-4
|
3.5×10-4
|
0.95 |
0.98 |
실시예 50 |
3.8×10-4
|
4.2×10-4
|
0.88 |
0.96 |
실시예 51 |
4.0×10-4
|
4.5×10-4
|
0.80 |
0.96 |
실시예 52 |
6.5×10-4
|
7.1×10-4
|
0.98 |
0.98 |
실시예 53 |
6.9×10-4
|
7.3×10-4
|
1.32 |
1.48 |
실시예 54 |
7.5×10-4
|
8.0×10-4
|
1.32 |
1.43 |
실시예 55 |
7.3×10-4
|
7.9×10-4
|
1.32 |
1.45 |
실시예 56 |
3.5×10-4
|
3.7×10-4
|
0.85 |
0.97 |
실시예 57 |
3.4×10-4
|
3.8×10-4
|
0.93 |
0.97 |
실시예 58 |
3.6×10-4
|
3.9×10-4
|
0.96 |
0.98 |
실시예 59 |
2.8×10-4
|
3.2×10-4
|
0.93 |
0.98 |
실시예 60 |
3.0×10-4
|
3.3×10-4
|
0.96 |
0.94 |
실시예 61 |
3.1×10-4
|
3.5×10-4
|
0.85 |
0.97 |
실시예 62 |
2.8×10-4
|
2.9×10-4
|
0.89 |
0.98 |
실시예 63 |
3.3×10-4
|
3.4×10-4
|
0.85 |
0.92 |
실시예 64 |
3.2×10-4
|
3.5×10-4
|
0.86 |
0.94 |
실시예 65 |
3.2×10-4
|
3.5×10-4
|
0.96 |
0.96 |
실시예 66 |
3.3×10-4
|
3.4×10-4
|
0.89 |
0.99 |
실시예 67 |
3.5×10-4
|
3.6×10-4
|
0.87 |
0.94 |
실시예 68 |
3.3×10-4
|
3.9×10-4
|
0.84 |
0.93 |
실시예 69 |
3.4×10-4
|
3.8×10-4
|
0.89 |
0.98 |
실시예 70 |
3.5×10-4
|
4.0×10-4
|
0.83 |
0.98 |
[비교예 7 내지 14]
W 나 Ge 만으로 도핑되었거나, 또는 W 및 Ge 만으로 도핑되었지만 W/In 및 Ge/In 원자비율은 본 발명의 범위 밖에 있는 In2O3로 구성된 얇고 투명한 전기전도성 막을 제조하였다. 달리 말하면, 다양한 W/In or Ge/In 원자 비율로 W or Ge를 함유하고 있는 소결 타겟을 실시예들과 동일한 방법으로 제조하였다(표 7). ICP 방출 분광기 결과는, 소결물의 분석된 W 및 Ge 함량은 부과된 량으로부터 예측된 것과 일치되게 유지되었음을 확인시켜 주었다. 다음으로, 각 소결물을 동일한 방법에 의해 스퍼터링 타겟으로 형성하였다. 약 200 ㎚의 두께를 가지는 투명한 도전성 박막을 실시예들에서와 동일한 조건에서 동일한 기재상에 상기 타겟을 가지고 제조하였다.
비교예 7 내지 14에서 제조된 이들 소결 타겟들과 스터링-제조 투명 도전성 막들에 대해 조성을 측정하였고, 얻어진 투명 도전성 박막들에 대해 저항 및 표면 조도 Ra를 측정하였다. 표 7은 소결 타겟들과 투명 도전성 박막에 대한 조성과 스퍼터링 공정중의 기재 온도를 제공하고 있고, 표 8은 얻어진 투명 도전성 박막의 저항 및 표면 조도 Ra를 제공하고 있다.
|
타겟 조성 (원자 비율) |
베이스 온도 (℃) |
막 조성 (원자 비율) |
W/In |
Ge/In |
W/In |
Ge/In |
비교예 7 |
- |
0.041 |
상온 |
- |
0.035 |
비교예 8 |
- |
0.076 |
상온 |
- |
0.062 |
비교예 9 |
- |
0.205 |
상온 |
- |
0.157 |
비교예 10 |
- |
0.256 |
상온 |
- |
0.190 |
비교예 11 |
- |
0.041 |
180 |
- |
0.037 |
비교예 12 |
- |
0.256 |
300 |
- |
0.201 |
비교예 13 |
0.002 |
0.001 |
상온 |
0.002 |
0.100 |
비교예 14 |
0.003 |
- |
상온 |
0.003 |
- |
|
막 저항 (Ω·㎝) |
막 표면 조도 Ra (㎚) |
아닐링 전 |
아닐링 후 |
아닐링 전 |
아닐링 후 |
비교예 7 |
8.5×10-4
|
1.3×10-3
|
1.65 |
1.98 |
비교예 8 |
7.5×10-4
|
9.1×10-4
|
1.75 |
1.99 |
비교예 9 |
6.3×10-4
|
7.9×10-4
|
2.41 |
2.56 |
비교예 10 |
5.9×10-4
|
9.3×10-4
|
2.65 |
2.98 |
비교예 11 |
5.1×10-4
|
7.5×10-4
|
1.54 |
2.03 |
비교예 12 |
4.9×10-4
|
5.5×10-4
|
1.75 |
1.99 |
비교예 13 |
8.5×10-4
|
9.6×10-4
|
3.50 |
4.10 |
비교예 14 |
8.7×10-4
|
9.5×10-4
|
2.70 |
3.50 |
표 5 및 6에서 보는 바와 같이, 본 발명의 각각의 투명 도전성 박막들은 0.003 내지 0.047과 0.001 내지 0.190의 W/In 및 Ge/In 원자 비율로 각각 W 및 Ge를 함유하고 있다. 상온에서 유지된 기재상에 형성된 각각의 막(실시예 43 내지 51에서 제조된 막들)은 8.0×10-4 Ω·㎝ 이하의 낮은 저항, X선 회절기에 의해 확인된 무정형 구조, 및 원자간력 현미경에 의해 결정된 1.0 ㎚ 이하의 표면 조도 Ra를 가지고 있었다. 이들 막들은 180℃의 어닐링 열에 노출되었을 때에도 변하지 않고 본질적으로 유지되는 특성들을 가졌다.
150 내지 300℃에서 유지된 기재상에 형성된 각각의 막(실시예 52 내지 70에서 제조된 막들) 역시 8.0×10-4 Ω·㎝ 이하의 낮은 저항, X선 회절기에 의해 확인된 무정형 구조, 및 원자간력 현미경에 의해 결정된 1.5 ㎚ 이하의 표면 조도 Ra를 가지고 있었다. 특히, 180 내지 300℃에서 유지되는 기재상에 형성된 막들은 우수한 표면 평활성을 유지하면서 4.0×10-4 Ω·㎝ 이하의 낮은 저항을 가지고 있어서 주목할 만 하였다. 이들 막들 모두는 180℃의 어닐링 열에 노출되었을 때에도 변하지 않고 본질적으로 유지되는 특성들을 가졌다.
반면에, W 또는 Ge가 없거나 또는 W와 Ge를 동시에 함유하고 있지만 W/In 및 Ge/In 원자 비율이 본 발명의 범위 밖에 있는 비교예 7 내지 14에서 제조된 투명 도전성 박막들은 1.5 ㎚ 이상의 표면 조도를 가지고 있었다. 또한, 이들의 특성들은 180℃의 어닐링 열에 의해 크게 변화되었다. 비교예 8 내지 12에서 제조된 것들은 어닐링 전에는 8.0×10-4 Ω·㎝ 이하의 저항을 갖지만 180℃의 어닐링 열에 노출되었을 때에는 크게 증가된 저항을 가지고 있었다.
본 발명의 투명 도전성 박막들의 광 투과도를 분광광도기에 의해 결정하였다. 결과적으로, 이들은 89 내지 91%의 평균 가시광선 투과도를 가지는 것으로 확인되었다. ZnO를 10 중량%로 함유하고 있는 In2O3-ZnO의 박막을, 실시예들과 동일한 방법으로, 동일한 기재상에 동일한 두께로 별도 제작하여, 그것의 광 투과도를 본 발명의 막과 비교하였다. 본 발명의 투명한 도전성 박막들은 In2O3-ZnO계 박막보다 가시광선의 단파장(예를 들어, 400 ㎚)에서 분명히 높은 투과도를 가지는 것으로 확인되었다.
1 ㎛ 두께의 아크릴계 하드 코트층(전체 두께: 0.2 ㎜)으로 코팅되어 있고 50 ㎚ 두께의 규소 산화질화물 막으로 더 코팅되어 있는 폴리에테르 술폰(PES)로 기재를 대체하였다는 점을 제외하고는, 실시예들과 동일한 방법으로 투명 도전성 박막을 제조하였다. 역시 본 발명의 범주에 속하는 기재상에 형성된 투명 도전성 박막들 각각은, 동일한 조성으로 실시예 43 내지 55에서 제조된 것들과 거의 동일한 특성을 가지는 것으로 확인되었다.
[비교예 15]
종래의 타겟용으로 사용되고 있는, 5 중량% SnO2로 도핑된 In2O3(ITO)의 소결 타겟으로 타겟을 대체하였다는 점을 제외하고는 실시예들과 동일한 방법으로 약 200 ㎚ 두께의 박막을 제조하였다. 소결 ITO는 98%의 상대밀도를 가지고 있었고, 방출 분광기로 결정한 Sn 함량은 출발 분말 혼합물의 제조를 위해 부과된 량으로부터 예측되는 것과 일치하였다. ITO계의 투명한 도전성 박막은 본 발명의 투명 도전성 박막보다 훨씬 높은 8.5×10-4 Ω·㎝의 저항을 가졌다. 그것은 무정형이었지만, 180℃에서 공기중에 어닐링하였을 때에는 3.5×10-4 Ω·㎝으로 크게 줄어든 저항을 가졌으며, 결정상으로 전환되어 훨씬 거친 표면을 가졌다.
[실시예 71 내지 75]
0.032 및 0.205의 W/In 및 Ge/In 원자 비율로 W와 Ge를 함유하고 있는 In2O3-W-Ge계 소결물을 제조하고, 다양한 컵 그라인드스톤으로 분쇄하여 1.5 내지 4.9의 다양한 표면 조도 Rmax를 가지는 소결 타겟을 제조하였다.
실시예 71 내지 75에서 제조된 각각의 타겟을 실시예 43 내지 70에서처럼 DC 마그네트론 스퍼터링 장치내에서 비자성 타겟용 음극상에 설치하였다. 거리: 60 ㎜, Ar 가스 순도: 99.9999 중량%, 가스압: 0.5 Pa, 및 사용된 DC 전력: 500 W의 막형성 조건하에서, 실시예 43 내지 70에서와 유사한 과정을 쫓아, 각각의 타겟을 가지고 DC 플라즈마의 존재하에서 연속 스퍼터링에 의해 투명 도전성 박막을 제조하였다.
아킹 현상이 관찰될 때까지 연속 스퍼터링 공정에 소모된 누적 분말과, 아킹이 시작될 때의 최대 침식 깊이(스퍼터된 면의 반대쪽 면으로부터의 깊이)를 특정하였다. 그러한 관찰은 표면 조도 Rmax와 에킹 조건 사이의 관계를 설정하는데 사용되었다. 그 결과가 표 9에 주어져 있다.
|
스퍼터된 타겟 표면의 표면 조도 Rmax (㎛) |
아킹 개시시 최대 침식 깊이 (㎜) |
실시예 71 |
1.5 |
테스트 기간중 관찰 안됨 |
실시예 72 |
2.0 |
테스트 기간중 관찰 안됨 |
실시예 73 |
2.1 |
테스트 기간중 관찰 안됨 |
실시예 74 |
2.5 |
테스트 기간중 관찰 안됨 |
실시예 75 |
2.9 |
테스트 기간중 관찰 안됨 |
비교예 16 |
3.3 |
4.5 ㎜에서 아킹 개시 |
비교예 17 |
3.6 |
3.7 ㎜에서 아킹 개시 |
비교예 18 |
4.3 |
2.6 ㎜에서 아킹 개시 |
비교예 19 |
4.9 |
1.8 ㎜에서 아킹 개시 |
표 9에서 보는 바와 같이, 실시예 71 내지 75의 소결 타겟은, 누적 분말이 증가하였을 때에도, 연속 스퍼터링 공정 전반에 걸쳐 아킹이나 흑색 돌출을 보이지 않았다. 따라서, 이들 타겟 각각은 테스트 기간 전체에 결쳐 사용가능하였다. 막형성율과 막 특성 테스트 결과는 누적 분말이 증가할 때에도 실시예 71 내지 75의 각각의 타겟이 초기 특성을 유지하였음을 나타내었고, 이는 테스트 기간 전체에 걸쳐 바람직한 낮은 저항과 높은 투과도를 보여주었다. 실시예 43 내지 70에 유사한 과정을 따르는 실시예 71 내지 75에서 제조된 소결 타겟들의 어느 것이라도 가지고 제조된 투명 도전성 박막은, 막형성 시간 및 소모된 누적 분말에 관계없이, 테스트 기간 전체에 결쳐 일정하고 우수한 특성을 보여주었다. 동일한 경향은 0.003 내지 0.045 및 0.001 내지 0.256의 W/In 및 Ge/In의 원자 비율로 W와 Ge를 함유하고 있는 소결 타겟에서 관찰되었다.
[비교예 16 내지 19]
반면에, 소결 타겟이 스퍼터된 면에서 2.9를 초과하는 표면 조도를 가진다는 점을 제외하고는, 실시예 71 내지 75에서와 동일한 방법으로 연속 스퍼터링을 행하였다. 표 9에서 보는 바와 같이, 누적 분말이 증가함에 따라 표면에 흑색 돌출부들을 생성함에 따라 각 타겟에서 아킹이 관찰되었다. 아킹이 현저하에 관찰된 이후 제조된 막은 아킹 현상이 관찰되기 전에 제조된 것과 비교하여 크게 열화된 저항 및 가시광선 투과도를 가졌다. 따라서, 열화된 소결물은 그 상태로는 사용할 수 없었다. 아킹이 대량으로 관찰된 이후 제조된 투명 도전성 박막의 전극으로 가지고 있는 유기 EL 디바이스는 현저하게 열화된 루미네선스를 보여주었다.
[실시예 76]
하기 과정에 의해 본 발명의 유기 EL 다바이스를 제조하였다. 그것은 음극용으로 얇은 In-W-Si-O계 막과 Mg-Ag계 막의 적층(laminate)과 양극용으로 크롬을 가졌다. 스퍼터링 가스: Ar, 압력: 0.4 Pa, 및 DC 전력: 300W의 조건하에서, 6 인치의 직경을 가진 Cr 타겟을 가지고 DC 스퍼터링에 의해, 200 ㎚ 두께의 Cr 막을 유리 기재상에 형성하였다. Cr 막을 보통의 리쏘그래피 기술에 의해 패턴화하여 그것의 위에 주어진 형상의 양극을 형성하였다.
다음으로, Cr 양극으로 코팅된 유리 기재를, Si 타겟을 가지고 산소-반응성 스퍼터링에 의해, 200 ㎚ 두께의 이산화규소(SiO2)의 전기절연층으로 더 코팅하였다. Cr 양극상의 이러한 절연층을 일반적인 리쏘그라피 기술에 의해 천공하였다. 플루오린(fluorine)와 불화 알루미늄(ammonium flouride)의 혼합 용액으로 SiO2를 에칭하였다. 드라이 에칭을 행할 수도 있다.
진공 기화 장치내에서 기화에 의해, 유리 기재를 유기층과 얇은 금속층으로 더 코팅하였다. 유기층은 4,4',4"-트리스(3-메틸페닐아미노)트리페닐아민(MTDATA)의 홀-주사 층, 비스(N-나프틸)-N-페닐벤지딘 (α-NPD)의 홀-이송 층, 및 8-퀴놀린/알루미늄 복합체(Alq)의 광-방출 층으로 구성하였다. 유기층 상에 음극으로서 형성된 얇은 금속은 마그네슘/은 합금(Mg: Ag)으로 되어있었다.
저항 가열을 위해 보트내에 넣은, 유기층용 각 물질들(0.2 g)과 금속층용 마그네슘(0.1 g) 및 은(0.4 g)을, 진공 기화 장치내에서 주어진 전극상에 설치하였다. 진공 챔버를 1.0×10-4 Pa로 진공시킨 후, 각 보트에 전압을 인가하여 그것들을 하나씩 가열하였다. 주어진 부위들, 즉, 크롬이 기재에 노출되는 부위들에서 유기층과 Mg:Ag의 금속층으로 코팅되도록, 유리 기재를 기화 공정중에 금속으로 마스킹하였다. Cr-노출 부위들에 대한 선별적 기화에 의해 유기층과 금속층을 정밀하게 형성하는 것은 어렵기 때문에, 기화 마스크는 Cr-노출 부위들 전체와 절연층 엣지들 일부를 도포하도록 설계하였다.
기재를 우선, 홀-주사 층으로서 30 ㎚ 두께의 MTDATA 층으로, 홀-이송 층으로서 20 ㎚ 두께의 α-NPD 층으로, 광-방출 층으로서 50 ㎚ 두께의 Alq 층으로 하나씩 코팅하여 유기층을 형성하였다. 그런 다음, 마그네슘과 은의 공기화에 의해 유기층상에 음극으로서 10 ㎚ 두께의 Mg:Ag 금속을 코팅하였다. 마그네슘은 은보다 9 배 높은 비율로 막으로 만들었다.
코팅된 기재는 DC 스퍼티링에 의해 또다른 챔버내에서 동일한 마스크를 경유하여 투명 도전성 박막으로 더 코팅하였다. 이 경우, 실시예 23의 것과 균등한 In-W-Si-O 계 투명 도전성 박막을, 스퍼터링 가스: 아르곤/산소 혼합물(Ar/O2 비율: 99/1 부피), 압력: 0.6 Pa 및 DC 전력: 160 W의 막형성 조건하에서, 200 ㎚의 두께로 형성하였다. 그렇게 제조된 투명 도전성 박막은 상온에서 제조되었음에도 불구하고 우수한 전기전도성과 투과 특성을 보여주었다.
끝으로, 보호층으로서 200 ㎚ 두께의 SiO2 층을, 투명한 전기전도성 막 표면 전체를 도포하는 방식으로, 스퍼터링에 의해 제공하였다. 이것으로 유기 EL 디바이스의 제조를 완료하였다. 이것은 2 ㎜의 간격으로 총 16 개의 이미지 요소들(8 x 2)를 가지고 있었고, 여기에 2 개의 평형 줄무늬(equilibrium stripe)형 음극과 8 개의 평형 줄무늬형 양극이 2 x 2 ㎜의 크기로 16 개의 요소를 형성하고 있었다.
평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에서 개시된 이후 200 시간내에 흑점(dark spot)이 관찰되는지 여부를 알아보기 위하여, 10 mA/㎠의 일정한 전류 밀도로 연속적으로 구동하도록, N2 대기에서 유기 EL 디바이스에 DC 전압을 인가하였다. 그 결과가 표 10에 주어져 있다.
[실시예 77]
실시예 25의 것에 균등한, In-W-Si-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
[실시예 78]
실시예 34의 것에 균등한, In-W-Si-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
[실시예 79]
실시예 38의 것에 균등한, In-W-Si-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
[비교예 20]
비교예 1의 것에 균등한, In-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
[비교예 21]
비교예 3의 것에 균등한, In-Sn-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
[비교예 22]
In2O3-ZnO(10 중량%)의 소결 타겟을 가지고 상온의 막형성 온도에서 DC 스퍼터링에 의해 제조된, In-Zn-O 계의 얇고 투명한 전기전도성 층으로 음극용의 투명한 전기전도성 층을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 16 개의 이미지 요소들을 가진 유기 EL 디바이스를 제조하였다. 장치에 대해, 평균 초기 루미네선스, 전극들 사이의 전류 누전의 수, 광 방출의 반감기, 광 방출이 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에 개시된 후 200 시간내에 흑점이 관찰되는지 여부를 유사하게 분석하였다. 그 결과가 표 10에 주어져 있다.
|
평균 루미넌스 |
루미넌스 반감기 |
흑점 |
실시예 76 |
440 cd/㎡ |
800 h |
관찰 안됨 |
실시예 77 |
430 cd/㎡ |
800 h |
관찰 안됨 |
실시예 78 |
450 cd/㎡ |
800 h |
관찰 안됨 |
실시예 79 |
480 cd/㎡ |
800 h |
관찰 안됨 |
비교예 20 |
310 cd/㎡ |
400 h |
10 ㎟ 당 전체 35 개 흑점 관찰됨 |
비교예 21 |
340 cd/㎡ |
300 h |
10 ㎟ 당 전체 21 개 흑점 관찰됨 |
비교예 22 |
350 cd/㎡ |
750 h |
관찰 안됨 |
표 10에서 보는 바와 같이, 본 발명의 투명 도전성 박막을 음극으로 사용하는 실시예 76 내지 79에서 제조된 각각의 유기 EL 디바이스는, 종래의 물질을 사용하는 비교예 20 내지 22에서 제조된 유기 EL 디바이스의 어느 것보다도 높은 평균 초기 루미넌스(luminance)와 명백히 긴 루미넌스 반감기를 가졌다. 그것은 400 cd/㎡ 이상의 루미넌스와 800 시간의 루미넌스 반감기를 가지는 것으로 확인되었다. 많은 흑점(광이 방출되지 않는 곳)들이, 종래의 물질을 사용하는 비교예 20 내지 22에서 제조된 각각의 유기 EL 디바이스에서, 광 방출 개시 후 200 시간내에 관찰되었다. 반대로, 본 발명의 투명 도전성 박막을 음극으로 사용하는 실시예 76 내지 79에서 제조된 각각의 유기 EL 디바이스는 동일한 기간내에 흑점을 보이지 않았다. 비교예 22에서 제조된 유기 EL 디바이스는 광 방출 개시 후 200 시간내에 아무런 흑점(광이 방출되지 않는 곳)을 보이지 않았고, 비교예 76 내지 79에서 제조된 디바이스 만큼 긴 루미넌스 반감기를 보였지만, 상대적으로 낮은 초기 루미넌스를 보였다.
음극으로서 얇은 In-Zn-O 막은 광 투과에 있어서 본 발명의 단일의 투명 도전성 박막보다 나쁘다는 것이, 광 투과를 비교 테스트에 의해 명백하다. 이는 종래 디바이스의 더욱 낮은 루미넌스의 원인일 것이다. 얇은 In-Zn-O 막의 XPS 분석은 그것이 금속 Zn을 함유하고 있다는 것을 밝혀 주었고, 이는 약 400 ㎚에서 본 발명의 막보다 낮은 투과도에 책임이 있는 것으로 판단된다.
실시예들에서 제조된 이들 유기 EL 디바이스에 대해, 이들을 95% RH의 대기에서 80℃로 100 시간 동안 누출시킨 후, 유사한 방법으로 이들의 광-투과 특성을 테스트하였다. 이들 테스트에 의해, 본 발명의 투명 도전성 박막의 높은 내열으로 인해 실시예 76 내지 79에서 제조된 유기 EL 디바이스가 광 방출 개시 후 200 시간내에서도 아무런 흑점을 보이지 않았음에 반하여, 비교예 21 및 22에서 제조된 디바이스들은, 광 방출의 매우 초기 단계에 많은 흑점들을 보였다.
정확히 동일한 경향이, 기재를 상온 내지 100℃에서 유지하면서, 실시예 24, 실시예 26 내지 33, 실시예 35 내지 37, 및 실시예 39 내지 42 각각에서 제조된 조성을 가지는 In-W-Si-O 계 무정형 박막의 양극을 포함하는 장치에서 관찰되었다. 따라서, 본 발명의 이들 박막들은 광방출 특성, 내열성 및 내수분성이 우수하고 흑점을 보이지 않는 유기 EL 디바이스의 제작을 가능케 한다.
박막 트렌지스터와 그것의 회로가 제공되는 유리 기재를 사용하여, 실시예 76에서와 유사한 방법으로 액티브 매트릭스 형 유기 EL 디바이스를 제조하였다. 그것은 상기에서와 정확히 동일한 결과를 보여 주었다. 따라서, 그것은 광방출 특서, 내열성 및 내수분성이 우수하고 흑점을 보이지 않는 유기 EL 디바이스의 제작을 가능케 한다.
[실시예 80]
실시예 76 내지 79에서 제조된 것에 사용된 크롬 양극을 파라듐 양극으로 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 동일한 구조의 유기 EL 디바이스를 제조하였다. 그것은 Cr 양극을 사용하는 실시예 76 내지 79에서 제조된 것처럼 우수한 광방출 특성을 보여주었고, 방 방출이 개시된 후 200 시간내에서도 아무런 흑점을 보이지 않았다.
[실시예 81]
기재를 상온 내지 300℃로 유지하면서, 실시예 76 내지 79에서 제조된 것에 사용된 In-W-Si-O 계 무정형 박막의 음극을 실시예 1 내지 6에서 제조된 In-Si-O 계 무정형 박막 또는 실시예 7 내지 22 중의 어느 하나에서 제조된 In-Sn-Si-O 계 무정형 박막으로 대체하였다는 점을 제외하고는 실시예 76에서와 동일한 방법으로 동일한 구조의 유기 EL 디바이스를 제조하였다.
이들 유기 EL 디바이스는 In-W-Si-O 계의 무정형인 투명 도전성 박막의 음극을 사용하는 실시예 76 내지 79에서 제조된 것과 같은 우수한 광방출 특성을 나타내었고, 광 방출이 개시된 이후 200 시간에서도 아무런 흑점을 보이지 않았다.
[실시예 82]
기재를 상온 내지 300℃로 유지하면서, 실시예 76 내지 79에서 제조된 것에 사용된 In-W-Si-O 계 무정형 박막의 양극을, 실시예 1 내지 42의 어느 하나에서 제조된 In-Sn-Si-O 계 또는 In-W-Si-O 계의 무정형 박막으로 대체하였다는 점을 제외하고는 실시예 76에서와 동일한 방법으로 도 7에 개시되어있는 구조의 유기 EL 디바이스를 제조하였다.
이들 유기 EL 디바이스들은 음극으로부터 뿐만 아니라 양극으로부터도 광을 방출할 수 있었다. 이들 광방출 특성을 분석하였다. 이들은 실시예들에서 제조된 것과 같은 우수한 광방출 특성을 나타내었고, 광 방출이 개시된 이후 200 시간에서도 아무런 흑점을 보이지 않았다. 그러나, 비교예 1 내지 6의 어느 하나에서 제조된 In-Si-O 계 또는 In-Sn-O 계 박막의 양극을 가진 유사한 유기 EL 디바이스는 광 방출 개시 후 200 시간내에 많은 흑점들을 보였다.
[실시예 83]
1 ㎛ 두께의 아크릴계 하드 코트층으로 코팅된 폴리에테르 술폰(PES) 막(전체 두께: 0.2 ㎜)의 기재상에 도 7에 개시되어있는 구조의 유기 EL 디바이스를 제조하였고, 이를 50 ㎚ 두께의 규소 산화질화물 막으로 더 코팅하였다.
이들은 기재를 상온 내지 120℃로 유지한 상태에서 실시예 1 내지 42의 어느 하나에서 제조된 In-Si-O 계, In-Sn-Si-O 계 또는 In-W-Si-O 계의 무정형인 투명한 도전성 박막의 양극과 음극을 가지고 있었다.
실리콘-도핑 산화인듐의 투명 도전성 박막을 하기 막형성 조건하에서 RF 스퍼터링에 의해 유리 기재상에 형성하였다. 얻어진 박막은, 7.5×10-4 Ω·㎝의 저항을 가지고 있음에도, 수많은 X선 회절 피크와 5.7 ㎚의 표면 조도 Ra를 가진, 매우 나쁜 표면 평활성의 투명한 결정성 전기전도성 막이었다.
막형성 조건
타겟 조성: In2O3 + SiO2 (2 중량%), 타겟 크기: 직경 6 인치, 가스압: 0.2 Pa, 스퍼터링 가스: 순수한 Ar, 타겟-기재 거리: 40 ㎜, RF 전력: 500 W, 및 기재는 가열하지 않음
비교예 23에서 제조된 얇은 In-Si-O 계 막의 양극에 의해 상기 양극을 대체하였다는 점을 제외하고는, 실시예 76에서와 동일한 방법으로 도 7에 개시되어있는 구조의 유기 EL 디바이스를 제조하였다. 그것은 광 방출 개시 후 200 시간내에 수많은 흑점을 보였다.
[실시예 84 내지 87]
음극용의 얇은 In-W-Ge-O계 막와 Mg-Ag계 막의 적층을 가지고 양극용으로 4.5 eV의 일함수를 가지는 크롬을 가지도록, 하기 과정에 의해 본 발명의 유기 EL 디바이스를 제조하였다. 스퍼터링 가스: Ar, 압력: 0.4 Pa 및 DC 전력: 300 W의 조건하에서, 6 인치의 직경을 가지는 Cr 타겟을 가지고 DC 스퍼터링에 의해 유리 기재상에 200 ㎚ 두께의 Cr 막을 형성하였다. 그 위에 주어진 형상의 양극을 가지도록 통상의 리쏘그래피 기술에 의해 Cr 막을 패턴화하였다.
다음으로, Cr 양극으로 코팅된 유리 기재를, Si 타겟을 가지고 산소-반응성 스퍼터링에 의해, 200 ㎚ 두께의 이산화규소(SiO2) 전기절연층으로 더 코팅하였다. Cr 양극상의 이러한 절연층을 통상의 리쏘그래피 기술로 천공하였다. 플루오린과 불화 알루미늄의 혼합 용액으로 SiO2를 에칭하였다. 이것은 드라이 에칭에 의해 행해질 수도 있다.
진공 기화 장치내에서 기화에 의해, 유리 기재를 유기층과 얇은 금속층으로 더 코팅하였다. 유기층은 4,4',4"-트리스(3-메틸페닐아미노)트리페닐아민(MTDATA)의 홀-주사 층, 비스(N-나프틸)-N-페닐벤지딘 (α-NPD)의 홀-이송 층, 및 8-퀴놀린/알루미늄 복합체(Alq)의 광-방출 층으로 구성하였다. 유기층 상에 음극으로서 형성된 얇은 금속은 마그네슘/은 합금(Mg: Ag)으로 되어있었다.
저항 가열을 위해 보트내에 넣은, 유기층용 각 물질들(0.2 g)과 금속층용 마그네슘(0.1 g) 및 은(0.4 g)을, 진공 기화 장치내에서 주어진 전극상에 설치하였다. 진공 챔버를 1.0×10-4 Pa로 진공시킨 후, 각 보트에 전압을 인가하여 그것들을 하나씩 가열하였다. 주어진 부위들, 즉, 크롬이 기재에 노출되는 부위들에서 유기층과 Mg:Ag의 금속층으로 코팅되도록, 유리 기재를 기화 공정중에 금속으로 마스킹하였다.
유기층과 얇은 금속층의 기화를 위해, 유리 기재를 우선, 홀-주사 층으로서 30 ㎚ 두께의 MTDATA 층으로, 홀-이송 층으로서 20 ㎚ 두께의 α-NPD 층으로, 광-방출 층으로서 50 ㎚ 두께의 Alq 층으로 하나씩 코팅하여 유기층을 형성하였다. 그런 다음, 마그네슘과 은의 공기화에 의해 유기층상에 음극으로서 10 ㎚ 두께의 Mg:Ag 금속을 코팅하였다. 마그네슘은 은보다 9 배 높은 비율로 막으로 만들었다.
코팅된 기재는, 전체 코팅 기재가 안으로 이송되는 또다른 챔버내에서 DC 스퍼터링에 의해 동일한 마스크를 통해 200 ㎚ 두께의 투명한 도전성 박막으로 더 코팅하여, 이러한 막과 얇은 금속막으로 구성된 음극을 형성하였다. 전기전도성 막을 제조하기 위한 조건은 다음과 같다: 스퍼터링 가스: 아르곤/산소 혼합물(Ar/O2 비율: 99/1 부피), 압력: 0.6 Pa 및 DC 전력: 160 W.
끝으로, 보호층으로서 200 ㎚ 두께의 SiO2 층을, 투명한 전기전도성 막 표면 전체를 도포하는 방식으로, 스퍼터링에 의해 제공하였다. 이것으로 유기 EL 디바이스의 제조를 완료하였다. 실시예 84 내지 87에서 제조된 유기 EL 디바이스는 실시예 47, 51, 46 및 43에서 각각 제조된 조성을 가진 투명한 도전성 박막을 사용하였다. 각각의 디바이스는 2 ㎜의 간격으로 총 16 개의 이미지 요소들(8 x 2)를 가지고 있었고, 여기에 2 개의 평형 줄무늬(equilibrium stripe)형 음극과 8 개의 평형 줄무늬형 양극이 2 x 2 ㎜의 크기로 16 개의 요소를 형성하고 있었다.
[비교예 25 내지 27]
비교예 7 및 9와 비교예 25 및 26에서 각각 제조된 박막과, 비교예 27을 위한 In2O3-ZnO 계의 투명한 도전성 박막(비교예 22에서 제조된 것과 균등)으로 투명한 도전성 박막을 대체하였다는 점을 제외하고는, 실시예 84 내지 87에서와 동일한 방법으로 이들 비교예들 각각에서 동일한 구조의 유기 EL 디바이스를 제조하였다. 상기 In2O3-ZnO 계 막은 10 중량%의 ZnO로 도핑된 소결 타겟과 상온으로 유지된 기재를 가지고 DC 스퍼터링에 의해 제조되었다.
평균 초기 루미네선스, 광 방출의 반감기, 10 개의 디바이스의 요소들에 해당하는 160 개의 이미지 요소들에서 광 방출이 개시된 이후 200 시간내에 흑점이 관찰되는지 여부를 알아보기 위하여, 10 mA/㎠의 일정한 전류 밀도로 연속적으로 구동하도록, N2 대기에서 유기 EL 디바이스에 DC 전압을 인가하였다. 그 결과가 표 11에 주어져 있다.
|
평균 루미넌스 |
루미넌스 반감기 |
흑점 |
실시예 84 |
450 cd/㎡ |
800 h |
관찰 안됨 |
실시예 85 |
420 cd/㎡ |
800 h |
관찰 안됨 |
실시예 86 |
400 cd/㎡ |
800 h |
관찰 안됨 |
실시예 87 |
410 cd/㎡ |
800 h |
관찰 안됨 |
비교예 25 |
300 cd/㎡ |
600 h |
10 ㎟ 당 전체 9 개 흑점 관찰됨 |
비교예 26 |
320 cd/㎡ |
300 h |
10 ㎟ 당 전체 23 개 흑점 관찰됨 |
비교예 27 |
350 cd/㎡ |
800 h |
관찰 안됨 |
표 11에서 보는 바와 같이, 본 발명의 투명 도전성 박막을 음극으로 사용하는 실시예 84 내지 87에서 제조된 각각의 유기 EL 디바이스는, 종래의 물질을 사용하는 비교예 25 내지 27에서 제조된 유기 EL 디바이스의 어느 것보다도 높은 400 cd/㎡의 평균 초기 루미넌스와 명백히 긴 800 시간의 루미넌스 반감기를 가졌다. 그것은 400 cd/㎡ 이상의 루미넌스와 800 시간의 루미넌스 반감기를 가지는 것으로 확인되었다. 많은 흑점(광이 방출되지 않는 곳)들이, 종래의 물질을 사용하는 비교예 25 내지 27에서 제조된 각각의 유기 EL 디바이스에서, 광 방출 개시 후 200 시간내에 관찰되었다. 반대로, 본 발명의 투명 도전성 박막을 음극으로 사용하는 실시예 84 내지 87에서 제조된 각각의 유기 EL 디바이스는 동일한 기간내에 흑점을 보이지 않았다.
In2O3-ZnO 계의 투명한 도전성 박막을 사용한 비교예 27에서 제조된 유기 EL 디바이스는 광 방출 개시 후 200 시간내에 아무런 흑점(광이 방출되지 않는 곳)을 보이지 않았고, 본 발명의 디바이스와 거의 같은 800 시간의 루미넌스 반감기를 가졌다. 그러나, 초기 루미넌스는 본 발명의 디바이스보다도 훨씬 낮은 겨우 350 cd/㎡ 였다. 낮은 루미넌스는 음극용으로 사용된 얇은 In2O3-ZnO 계 막의 충분치 못한 투과도로부터 아마도 초래되었다. 얇은 In2O3-ZnO 계 막의 XPS 분석은 그것이 금속 Zn을 함유하고 있다는 것을 밝혀 주었고, 이는 약 400 ㎚에서 본 발명의 막보다 훨씬 낮은 투과도에 책임이 있는 것으로 판단된다.
실시예들에서 제조된 이들 유기 EL 디바이스에 대해, 이들을 95% RH의 대기에서 80℃로 100 시간 동안 누출시킨 후, 유사한 방법으로 이들의 광-투과 특성을 테스트하였다. 이들 테스트에 의해, 실시예 84 내지 87에서 제조된 유기 EL 디바이스가 광 방출 개시 후 200 시간내에서도 아무런 흑점을 보이지 않았음에 반하여, 비교예 25 및 27에서 제조된 디바이스들은, 광 방출의 매우 초기 단계에 많은 흑점들을 보였다. 이는 본 발명의 투명 도전성 박막이 내열성도 우수함을 의미한다.
박막 트렌지스터와 그것의 회로가 제공된 기재로 상기 기재를 대체하였다는 점을 제외하고는 실시예 84 내지 87에서와 동일한 방법으로 동일한 구조의 유기 EL 디바이스를 제조하였다. 이것은 실시예 84 내지 87에서 제조된 것과 같이 우수한 광방출 특성을 나타내었다. 광방출 개시 후 200 시간내에도 아무런 흑점을 보이지 않았다.
[실시예 88 내지 91]
팔라듐(Pd) 양극을 크롬(Cr) 양극을 대체하였고, 본 발명의 투명 도전성 박막으로만 구성된 음극으로 얇은 Mg-Ag 합금막의 음극을 대체하였다는 점을 제외하고는, 실시예 84 내지 87에서와 동일한 방법으로 동일한 구조의 유기 EL 디바이스를 제조하였다. Pd 양극을 가지고 있는 이들 유기 EL 디바이스는 Cr 양극을 가지고 있는 실시예 84 내지 87에서 제조된 것들처럼 우수한 광방출 특성을 나타내었고, 광방출 개시 후 200 시간내에서도 아무런 흑점을 보이지 않았다.
실시예 52 내지 70 중의 어느 하나에서 제조된 것과 균등한 조성을 가진 투명한 도전성 박막의 양극으로 Cr 양극을 대체하였다는 점을 제외하고는, 실시예 84 내지 87에서와 동일한 방법으로 동일한 구조의 유기 EL 디바이스를 또한 제조하였다. 이들 유기 EL 디바이스는 음극으로부터 뿐만 아니라 양극으로부터도 광을 방출할 수 있었다. 이들 광방출 특성을 분석하였다. 이들은 실시예 84 내지 87에서 제조된 것처럼 우수한 광방출 특성을 보여 주었고, 광방출 개시 후 200 시간내에서도 아무런 흑점을 보이지 않았다. 그러나, 비교예 7 내지 14 중의 어느 하나에서 제조된 In2O3-Ge 계 박막이나 In2O3-Sn (ITO)계 박막의 양극을 가지고 있는 유사한 유기 EL 디바이스는 광방출 개시 후 200 시간내에 많은 수의 흑점을 보여 주었다.
1 ㎛ 두께의 아크릴계 하드 코트층으로 코팅된 폴리에테르 술폰(PES) 막상에 실시예 84 내지 87에서와 유사한 방법으로 동일한 구조의 유기 EL 디바이스를 제조하고, 그것을 50 ㎚ 두께의 규소 산화질화물 막으로 더 코팅하였다. 이들은 실시예 43 내지 51의 어느 하나에서 제조된 것에 균등한 조성을 가진 투명 도전성 박막의 양극과 음극을 가졌다. 이들은 우수한 광방출 특성을 보였다.