CN105552114A - 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 - Google Patents

一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105552114A
CN105552114A CN201510931171.0A CN201510931171A CN105552114A CN 105552114 A CN105552114 A CN 105552114A CN 201510931171 A CN201510931171 A CN 201510931171A CN 105552114 A CN105552114 A CN 105552114A
Authority
CN
China
Prior art keywords
film transistor
layer
thin
amorphous oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510931171.0A
Other languages
English (en)
Inventor
宁洪龙
刘贤哲
陈建秋
蔡炜
兰林锋
姚日晖
王磊
徐苗
邹建华
陶洪
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201510931171.0A priority Critical patent/CN105552114A/zh
Publication of CN105552114A publication Critical patent/CN105552114A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法。该薄膜晶体管由下至上依次包括衬底、栅极、栅极绝缘层、有源层、源漏电极和钝化层;所述的有源层是以非晶氧化物SiSnO薄膜作为有源层。本发明基于背沟道刻蚀型薄膜晶体管结构,引入了非晶锡硅氧化物SiSnO作为有源层。该氧化物抗刻蚀能力强,能够大大减少刻蚀源漏电极的过程中对薄膜晶体管背沟道的损伤,且阈值电压较好。使用本发明制作背沟道刻蚀型薄膜晶体管稳定性大大提升,满足了薄膜晶体管产品化的要求,因此具有很高的应用价值。

Description

一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
技术领域
本发明属于半导体制造领域,尤其涉及一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法。
背景技术
近年来,新型平板显示(FPD)产业发展迅猛。消费者对于大尺寸、高分辨率平板显示的高需求量刺激着整个产业不断提升显示技术。而作为FPD产业核心技术的薄膜晶体管(TFT)背板技术,也在经历着深刻的变革。
传统的非晶硅(a-Si)TFT因为迁移率较低(一般小于0.5cm2/(V·s)),难以实现高分辨率显示,正面临着被市场淘汰的命运;低温多晶硅(LTPS)TFT虽然迁移率高(50~150cm2/(V·s)),但是一方面生产工艺复杂、设备投资昂贵,一方面在大尺寸显示中存在着均匀性差、良品率低等问题,导致LTPS在大尺寸FPD领域的进一步发展举步维艰。相比之下,氧化物TFT不仅具有较高的迁移率(在5~50cm2/(V·s)左右),制作工艺简单,制造成本较低,而且具有优异的大面积均匀性。因此氧化物TFT技术自诞生以来便备受业界瞩目。
目前氧化物TFT主要使用的结构有背沟道刻蚀结构和刻蚀阻挡层结构。背沟道刻蚀结构是在生成有源层之后,直接在有源层上光刻源漏电极。而刻蚀阻挡层结构是在有源层生成之后,先光刻一层刻蚀阻挡层,再在之上再沉积并光刻源漏电极。
背沟道刻蚀结构制作工艺较为简单,并且与传统非晶硅制作工艺相同,设备投资和生产成本都较低廉。该结构被认为是,非晶氧化物薄膜晶体管实现大规模量产和能够广泛使用的必然发展方向。但是在有源层上刻蚀源漏电极时,氧化物会受到离子损伤,导致暴露的沟道表面有载流子陷阱生成以及氧空位浓度增加,从而使得器件稳定性较差。该结构的氧化物TFT还无法实现产品化。
另一方面,使用刻蚀阻挡层结构的氧化物TFT可以很大程度地避免上述问题,因此它的稳定性比较好,目前该结构薄膜晶体管已商业化。但是因为其需要增加额外的光刻掩膜版制作刻蚀阻挡层,导致工艺复杂,制作成本高。
发明内容
为了克服现有技术的缺点与不足,本发明的首要目的在于提供一种基于非晶氧化物半导体材料的薄膜晶体管。该薄膜晶体管以非晶氧化物半导体材料作为有源层材料,这种新型氧化物相对于传统的氧化物更加耐刻蚀,使得器件的稳定性更强,性能更好。
本发明的另一目的在于提供所述的基于非晶氧化物半导体材料的薄膜晶体管的制备方法。
本发明的目的通过下述技术方案实现:
一种基于非晶氧化物半导体材料的薄膜晶体管,由下至上依次包括衬底、栅极、栅极绝缘层、有源层、源漏电极和钝化层;
所述的有源层是以非晶氧化物SiSnO薄膜作为有源层。
所述的有源层的半导体材料是非晶锡硅氧化物(SiO2)x(SnO2)y,SiO2和SnO2的重量比为(5~15)∶(85~95)wt%;优选为5∶95wt%。
所述的有源层的厚度为5nm~30nm;更优选为10nm~30nm;
可选的,所述衬底包括:具有缓冲层的玻璃衬底,或具有水氧阻隔层的柔性衬底;
可选的,所述柔性衬底包括:PEN,PET,PI或金属箔;
所述的栅极为金属导电层,所述的金属导电层所使用的金属包括:
铝(Al),铜(Cu),钼(Mo),钛(Ti),银(Ag),金(Au),钽(Ta),钨(W),铬(Cr)单质或铝合金;
所述金属导电层为单层金属薄膜,或由单层Al,Cu,Mo,Ti,Ag,Au,Ta,W,Cr或铝合金中任意两层以上组成的多层薄膜;
所述的栅极的厚度为100nm~2000nm;
所述的栅极绝缘层为基于SiO2,Si3N4,Al2O3,五氧化二钽(Ta2O5)或氧化镱(Y2O3)绝缘薄膜的单层薄膜,或是以上绝缘材料组成的多层薄膜;
所述的栅极绝缘层的厚度为50nm~500nm;
可选的,所述的源漏电极所使用的金属包括:Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料;
所述的源漏电极为单层金属薄膜,或由单层Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料任意两层以上组成的多层薄膜;
所述的源漏电极的厚度为100nm~2000nm;
可选的,所述的钝化层的材料为SiO2,Si3N4,Al2O3,Y2O3,聚酰亚胺,光刻胶,苯丙环丁烯或聚甲基丙烯酸甲酯,或是以上绝缘材料组成的多层薄膜;所述的钝化层厚度为50nm~2000nm。
一种基于非晶氧化物半导体材料的薄膜晶体管的制备方法,包括如下步骤:
(1)在衬底上制备并图形化金属导电层作为栅极;
(2)在所述金属导电层上沉积绝缘薄膜作为栅极绝缘层;
(3)在所述栅极绝缘层上沉积非晶氧化物SiSnO薄膜并图形化,作为有源层;
(4)在所述有源层上沉积金属层,然后图形化成为源漏电极图形;由于SiSnO薄膜的存在,使得在进行背沟道刻蚀时,刻蚀过程对有源层的损伤大大减轻;
(5)在所述源漏电极上沉积绝缘薄膜作为钝化层;得到基于非晶氧化物半导体材料的薄膜晶体管。
所述的有源层通过射频溅射;溅射功率为140~300W,工作压强为2mTorr~10mTorr,溅射气体为氩气,或者氩气和氧气混合;
所述的有源层沉积完毕后进行前退火处理,前退火温度为150℃~450℃,前退火时间为5~60min;
所述的源漏电极图形化后进行后退火处理,后退火温度为150℃~450℃,后退火时间为5~60min。
本发明相对于现有技术具有如下的优点及效果:
本发明基于背沟道刻蚀型薄膜晶体管结构,引入了非晶锡硅氧化物SiSnO作为有源层。该氧化物抗刻蚀能力强,能够大大减少刻蚀源漏电极的过程中对薄膜晶体管背沟道的损伤,且阈值电压较好。使用本发明制作背沟道刻蚀型薄膜晶体管稳定性大大提升,满足了薄膜晶体管产品化的要求,因此具有很高的应用价值。
附图说明
图1是制作工艺流程第1个步骤下的TFT结构示意图。
图2是制作工艺流程第2个步骤下的TFT结构示意图。
图3是制作工艺流程第3个步骤下的TFT结构示意图。
图4是制作工艺流程第4个步骤下的TFT结构示意图,此时完成金属层的沉积。
图5是制作工艺流程第4个步骤下的TFT结构示意图,此时图形化的源漏电极。
图6是制作工艺流程第5个步骤下的TFT结构示意图。
其中,01是衬底;02是作为栅极的金属导电层;03是作为栅极绝缘层的绝缘薄膜;04是作为有源层的非晶SiSnO氧化物薄膜;05是源漏电极的金属层;06是源漏电极;07是作为钝化层的绝缘薄膜。
图7是有源层厚度分别为10nm,20nm和30nm薄膜晶体管器件性能结果图;其中,图7A为10nm;图7B为20nm;图7C为30nm。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
一种薄膜晶体管的制备方法,包括如下工序:
(1)在衬底上制备并图形化金属导电层作为栅极;;
(2)在所述金属导电层上沉积绝缘薄膜作为栅极绝缘层;
(3)在所述栅极绝缘层上沉积非晶氧化物SiSnO薄膜并图形化,作为有源层;
(4)在所述有源层上沉积金属层,然后图形化成为源漏电极图形;由于SiSnO薄膜的存在,使得在进行背沟道刻蚀时,刻蚀过程对有源层的损伤大大减轻;
(5)在所述源漏电极上沉积绝缘薄膜作为钝化层;得到基于非晶氧化物半导体材料的薄膜晶体管。
所述的有源层通过射频溅射;溅射功率为140~300W,工作压强为2mTorr~10mTorr,溅射气体为氩气,或者氩气和氧气混合;
所述的有源层沉积完毕后进行前退火处理,前退火温度为150℃~450℃,前退火时间为5~60min;
所述的源漏电极图形化后进行后退火处理,后退火温度为150℃~450℃,后退火时间为5~60min。
所述的有源层是以非晶氧化物SiSnO薄膜作为有源层。
所述的有源层的半导体材料是非晶锡硅氧化物(SiO2)x(SnO2)y,SiO2和SnO2的重量比为(5~15)∶(85~95)wt%;优选为5∶95wt%。
所述的有源层的厚度为5nm~30nm;
可选的,所述衬底包括:具有缓冲层的玻璃衬底,或具有水氧阻隔层的柔性衬底;
可选的,所述柔性衬底包括:PEN,PET,PI或金属箔;
所述的栅极为金属导电层,所述的金属导电层所使用的金属包括:
铝(Al),铜(Cu),钼(Mo),钛(Ti),银(Ag),金(Au),钽(Ta),钨(W),铬(Cr)单质或铝合金;
所述金属导电层为单层金属薄膜,或由单层Al,Cu,Mo,Ti,Ag,Au,Ta,W,Cr或铝合金中任意两层以上组成的多层薄膜;
所述的栅极的厚度为100nm~2000nm;
所述的栅极绝缘层为基于SiO2,Si3N4,Al2O3,五氧化二钽(Ta2O5)或氧化镱(Y2O3)绝缘薄膜的单层薄膜,或是以上绝缘材料组成的多层薄膜;
所述的栅极绝缘层的厚度为50nm~500nm;
可选的,所述的源漏电极所使用的金属包括:Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料;
所述的源漏电极为单层金属薄膜,或由单层Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料任意两层以上组成的多层薄膜;
所述的源漏电极的厚度为100nm~2000nm;
可选的,所述的钝化层的材料为SiO2,Si3N4,Al2O3,Y2O3,聚酰亚胺,光刻胶,苯丙环丁烯或聚甲基丙烯酸甲酯,或是以上绝缘材料组成的多层薄膜;所述的钝化层厚度为50nm~2000nm。
如图1所示,使用带有200nm的SiO2缓冲层的无碱玻璃作为衬底01。使用PVD(PhysicalVaporDeposition)法依次沉积Mo/Al/Mo三层金属薄膜,厚度分别为25nm/100nm/25nm。使用光刻工艺将其图形化形成栅极金属导电层02。需要说明的是,金属导电层的厚度范围在100nm~2000nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。金属导电层的构成材料也不限于本实施例的情况。
如图2所示,在已图形化的栅极导电金属层上,使用PECVD法(PlasmaEnhancedChemicalVaporDeposition)沉积绝缘膜,绝缘膜由300nm的SiNx和30nm的SiO2叠层而成作为栅极绝缘层03。需要说明的是,第一绝缘膜层的厚度范围在50nm~500nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。第一绝缘膜层的构成材料也不限于本实施例的情况。
如图3所示,分别使用射频溅射法沉积10nm、20nm、30nm(样品A1、A2、A3)非晶氧化物SiSnO薄膜(SiO2:SnO2=5%:95wt%))作为有源层04,溅射功率为140w,工作压强为2mTorr,溅射气体Ar∶O2=25∶0sccm。需要说明的是,有源层的厚度范围在5nm~30nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。沉积完毕后,以330℃后退火处理0.5小时。结果见表1。图7是有源层厚度分别为10nm,20nm和30nm薄膜晶体管器件性能结果图。
表1样品A1、A2、A3的性能参数
样品 迁移率(cm2/Vs) 阈值电压(V) 开关电流比Ion/Ioff
A1 6.81 0.8 1.2e6
A2 10.22 3.8 1.1e5
A3 10.19 -8.5 3.4e5
实施例2
一种薄膜晶体管的制备方法,参照实施例1。不同之处在于有源层。
如图3所示,使用射频溅射法沉积10nm非晶氧化物SiSnO薄膜(SiO2:SnO2=5%:95wt%))作为有源层04,溅射功率为300w,工作压强为5mTorr,溅射气体的比例分别为Ar∶O2=60∶0sccm、60:3sccm、60:6sccm(样品B1、B2、B3)。沉积完毕后,以300℃后退火处理0.5小时。结果见表2。
表2样品B1、B2、B3的性能参数
样品 迁移率(cm2/Vs) 载流子浓度(cm-3)
B1 2.65 6.75E+19
B2 3.38 9.32E+19
B3 2.58 8.44E+19
实施例3
一种薄膜晶体管的制备方法,参照实施例1。不同之处在于有源层。
如图3所示,使用射频溅射法沉积10nm非晶氧化物SiSnO薄膜(SiO2:SnO2=5%:95wt%))作为有源层04,溅射功率为300w,工作压强分别为2mTorr、5mTorr、10mTorr(样品C1、C2、C3),溅射气体的比例分别为Ar∶O2=20∶2sccm、60:6sccm、90:9sccm。沉积完毕后,以300℃后退火处理0.5小时。结果见表3。
表3样品C1、C2、C3的性能参数
样品 迁移率(cm2/Vs) 载流子浓度(cm-3)
C1 7.08 2.97E+19
C2 2.58 8.44E+19
C3 1.24 4.38E+19
实施例4
一种薄膜晶体管的制备方法,参照实施例1。不同之处在于有源层。
如图3所示,使用射频溅射法沉积10nm非晶氧化物SiSnO薄膜(SiO2:SnO2=5%:95wt%))作为有源层04,溅射功率为300w,工作压强为2mTorr,溅射气体的比例为Ar∶O2=60∶0sccm。沉积完毕后,分别以150℃、250℃、350℃、450℃(样品D1、D2、D3、D4)后退火处理0.5小时。结果见表4。
表4样品D1、D2、D3、D4的性能参数
样品 有源层薄膜粗糙度RMS(nm) 有源层薄膜相对密度ρ(%)
D1 0.18 92.6
D2 0.19 99.9
D3 0.09 103.2
D4 0.09 104.7
实施例5
一种薄膜晶体管的制备方法,参照实施例1。
在所述有源层上沉积金属层,使用PVD(PhysicalVaporDeposition)法依次沉积Mo/Al/Mo三层金属薄膜,厚度分别为25nm/100nm/25nm,形成源漏电极的金属层05,如图4所示。并使用30%的H2O2和1%的KOH作为湿法刻蚀药液,分别刻蚀叠层金属中的Mo和Al。使用该方法具有将Mo/Al/Mo图形化形成源漏电极06,如图5所示。
在所述源漏电极上使用PECVD沉积厚度为300nm的SiO2作为钝化层07,如图6所示。完成薄膜晶体管的制作。
该工艺制作的薄膜晶体管,可以用于液晶显示器LCD(LiquidCrystalDisplay)以及主动矩阵有机发光二极体面板AMOLED(ActiveMatrix/OrganicLightEmittingDiode)领域。
综上所述,本发明的制备工艺,具有制备工艺简单,所制备的薄膜晶体管稳定性好等特点,可实现薄膜晶体管驱动背板高精细化、低成本制作。
需要说明的是,本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺,在实际制备过程中,使用者可以根据具体需要灵活调整。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:由下至上依次包括衬底、栅极、栅极绝缘层、有源层、源漏电极和钝化层;
所述的有源层是以非晶氧化物SiSnO薄膜作为有源层。
2.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述的有源层的半导体材料是非晶锡硅氧化物(SiO2)x(SnO2)y,SiO2和SnO2的重量比为(5~15)∶(85~95)wt%;
所述的有源层的厚度为5nm~30nm。
3.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述衬底包括:具有缓冲层的玻璃衬底,或具有水氧阻隔层的柔性衬底;
所述柔性衬底包括:PEN,PET,PI或金属箔。
4.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述的栅极为金属导电层,所述的金属导电层所使用的金属包括:Al,Cu,Mo,Ti,Ag,Au,Ta,W,Cr单质或铝合金;
所述金属导电层为单层金属薄膜,或由单层Al,Cu,Mo,Ti,Ag,Au,Ta,W,Cr或铝合金中任意两层以上组成的多层薄膜;
所述的栅极的厚度为100nm~2000nm。
5.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述的栅极绝缘层为基于SiO2,Si3N4,Al2O3,Ta2O5或Y2O3绝缘薄膜的单层薄膜,或是以上绝缘材料组成的多层薄膜;
所述的栅极绝缘层的厚度为50nm~500nm。
6.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述的源漏电极所使用的金属包括:Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料;
所述的源漏电极为单层金属薄膜,或由单层Al,Cu,Mo,Ti单质,或以上述金属单质作为主体的合金材料任意两层以上组成的多层薄膜;
所述的源漏电极的厚度为100nm~2000nm。
7.根据权利要求1所述的基于非晶氧化物半导体材料的薄膜晶体管,其特征在于:所述的钝化层的材料为SiO2,Si3N4,Al2O3,Y2O3,聚酰亚胺,光刻胶,苯丙环丁烯或聚甲基丙烯酸甲酯,或是以上绝缘材料组成的多层薄膜;
所述的钝化层厚度为50nm~2000nm。
8.权利要求1~7任一项所述的基于非晶氧化物半导体材料的薄膜晶体管的制备方法,其特征在于包括如下步骤:
(1)在衬底上制备并图形化金属导电层作为栅极;
(2)在所述金属导电层上沉积绝缘薄膜作为栅极绝缘层;
(3)在所述栅极绝缘层上沉积非晶氧化物SiSnO薄膜并图形化,作为有源层;
(4)在所述有源层上沉积金属层,然后图形化成为源漏电极图形;
(5)在所述源漏电极上沉积绝缘薄膜作为钝化层;得到基于非晶氧化物半导体材料的薄膜晶体管。
9.根据权利要求8所述的基于非晶氧化物半导体材料的薄膜晶体管的制备方法,其特征在于:
所述的有源层通过射频溅射;溅射功率为140~300W,工作压强为2mTorr~10mTorr,溅射气体为氩气,或者氩气和氧气混合。
10.根据权利要求8所述的基于非晶氧化物半导体材料的薄膜晶体管的制备方法,其特征在于:
所述的有源层沉积完毕后进行前退火处理,前退火温度为150℃~450℃,前退火时间为5~60min;
所述的源漏电极图形化后进行后退火处理,后退火温度为150℃~450℃,后退火时间为5~60min。
CN201510931171.0A 2015-12-14 2015-12-14 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 Pending CN105552114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510931171.0A CN105552114A (zh) 2015-12-14 2015-12-14 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510931171.0A CN105552114A (zh) 2015-12-14 2015-12-14 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN105552114A true CN105552114A (zh) 2016-05-04

Family

ID=55831197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510931171.0A Pending CN105552114A (zh) 2015-12-14 2015-12-14 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105552114A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法
WO2017166343A1 (zh) * 2016-03-30 2017-10-05 深圳市华星光电技术有限公司 薄膜晶体管阵列面板
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107731930A (zh) * 2017-10-12 2018-02-23 华南理工大学 一种氧化锡基半导体薄膜晶体管及其制备方法
CN107749423A (zh) * 2017-10-12 2018-03-02 华南理工大学 一种非晶氧化物柔性薄膜晶体管及其制备方法
CN107833893A (zh) * 2017-11-14 2018-03-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
WO2019037504A1 (zh) * 2017-08-22 2019-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子器件
CN109637933A (zh) * 2018-12-25 2019-04-16 惠科股份有限公司 薄膜晶体管及其制作方法
CN112992919A (zh) * 2019-12-16 2021-06-18 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
WO2022087782A1 (zh) * 2020-10-26 2022-05-05 中国科学院微电子研究所 基于氧化锌纳米线的压力传感器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060219988A1 (en) * 2002-03-27 2006-10-05 Sumitomo Metal Mining Co., Ltd. Transparent conductive thin film, process for producing the same, sintered target for producing the same, and transparent, electroconductive substrate for display panel, and organic electroluminescence device
WO2009031634A1 (en) * 2007-09-05 2009-03-12 Canon Kabushiki Kaisha Field effect transistor
CN101800250A (zh) * 2009-02-06 2010-08-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060219988A1 (en) * 2002-03-27 2006-10-05 Sumitomo Metal Mining Co., Ltd. Transparent conductive thin film, process for producing the same, sintered target for producing the same, and transparent, electroconductive substrate for display panel, and organic electroluminescence device
WO2009031634A1 (en) * 2007-09-05 2009-03-12 Canon Kabushiki Kaisha Field effect transistor
CN101800250A (zh) * 2009-02-06 2010-08-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIANWEN YANG ETC.: "Effect of silicon doping on the performance of tin oxide thin film transistors", 《PHYS.STATUS SOLIDI》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166343A1 (zh) * 2016-03-30 2017-10-05 深圳市华星光电技术有限公司 薄膜晶体管阵列面板
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
WO2019037504A1 (zh) * 2017-08-22 2019-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子器件
CN107731930A (zh) * 2017-10-12 2018-02-23 华南理工大学 一种氧化锡基半导体薄膜晶体管及其制备方法
CN107749423A (zh) * 2017-10-12 2018-03-02 华南理工大学 一种非晶氧化物柔性薄膜晶体管及其制备方法
CN107833893A (zh) * 2017-11-14 2018-03-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
WO2019095408A1 (zh) * 2017-11-14 2019-05-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN109637933A (zh) * 2018-12-25 2019-04-16 惠科股份有限公司 薄膜晶体管及其制作方法
CN112992919A (zh) * 2019-12-16 2021-06-18 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN112992919B (zh) * 2019-12-16 2024-05-14 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
WO2022087782A1 (zh) * 2020-10-26 2022-05-05 中国科学院微电子研究所 基于氧化锌纳米线的压力传感器及其制备方法

Similar Documents

Publication Publication Date Title
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN103236443B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN104934481B (zh) 一种薄膜晶体管及其制备方法
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103018977B (zh) 一种阵列基板及其制造方法
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
WO2016045164A1 (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103579219B (zh) 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103337462B (zh) 一种薄膜晶体管的制备方法
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法
US20140054580A1 (en) Array substrate and manufacturing method thereof
CN106233196B (zh) 液晶显示面板及其制造方法
CN105552080A (zh) 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504