KR100403454B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100403454B1
KR100403454B1 KR10-2000-0033980A KR20000033980A KR100403454B1 KR 100403454 B1 KR100403454 B1 KR 100403454B1 KR 20000033980 A KR20000033980 A KR 20000033980A KR 100403454 B1 KR100403454 B1 KR 100403454B1
Authority
KR
South Korea
Prior art keywords
copper
forming
layer
metal wiring
cvd
Prior art date
Application number
KR10-2000-0033980A
Other languages
English (en)
Other versions
KR20010114051A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0033980A priority Critical patent/KR100403454B1/ko
Priority to US09/875,698 priority patent/US6723645B2/en
Priority to TW090114706A priority patent/TW490805B/zh
Priority to JP2001184676A priority patent/JP4850354B2/ja
Publication of KR20010114051A publication Critical patent/KR20010114051A/ko
Application granted granted Critical
Publication of KR100403454B1 publication Critical patent/KR100403454B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, CVD법으로 초미세 다마신 패턴을 구리로 매립하는 공정기술의 낮은 증착 속도를 개선하기 위해 구리의 증착 속도를 증가시키기 위한 화학적 강화제층을 형성한 후 구리 전구체를 이용한 MOCVD법으로 다마신 패턴을 매립하는 CECVD법으로 구리 배선을 형성하되, 비아부분에서 확산 방지막에 의하여 비아저항이 높아지는 것을 방지하기 위하여 확산 방지막을 다마신 패턴의 측벽에 스페이서 형태로 형성하고, 화학적 강화제층을 다마신 패턴에 의해 노출된 식각 방지막 및 하부 금속층 상에 선택적으로 형성하여 다마신 패턴 내에 선택적 부분 매립(Selective Partial Fill)을 가능캐 하므로써, 초 미세구조에서의 구리 매립을 용이하게 함과 동시에 구리 배선의 전기적 비저항 특성을 극대화 할 수 있는 반도체 소자의 금속 배선 형성 방법이 개시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 구리의증착을 가속화시킬 수 있는 화학적 강화제층을 형성한 후 구리 전구체를 이용하여 초미세구조의 다마신 패턴을 구리로 매립하는 공정기술에서, 구리의 선택적 부분 매립을 가능케하고, 확산 방지막에 의한 구리 배선의 비아저항이 높아지는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가하고 신호전달 속도가 감소함에 따라 전류를 전달하여주는 금속 배선으로서 기존의 알루미늄 대신 비저항이 약 40% 낮은 구리를 사용하려는 노력이 한창이다. 구리는 전기전도도가 우수한 반면, 반도체 소자의 절연막으로 사용되는 실리콘산화물 내로의 확산 속도가 매우 빠르다는 단점을 갖고 있다. 실리콘 산화물을 확산하여 이동한 구리 원자는 반도체 소자의 트랜지스터 및 커패시터를 열화시키고 누설전류를 증가시킬 수 있어 구리의 확산을 방지하기 위한 확산 방지막의 사용은 필수적이다. 그러나, 듀얼 다마신 구조에서 구리 배선 형성시 확산 방지막이 비아 콘택 저면(Via Contact Bottom)에도 존재하기 때문에 구리 배선의 비아 저항을 높이는 요인으로 작용하게 된다. 따라서, 비저항이 낮은 확산장벽 금속을 선택하지 못하면 저항효과가 크리라 생각되며, 또한 구리의 화학적 기계적 연마시 확산장벽층과의 선택비 차이로 인하여 디싱(Dishing) 및 침식(Erosion)을 야기시킬 수 있다.
또한, 차세대 반도체 소자의 급격한 고성능화 및 소형화 추세로 인해 CVD 법을 이용한 구리 배선 형성 방법을 적용하려는 추세이나, CVD법에 의한 구리 매립은 낮은 증착속도 및 이로 인한 높은 비용이 큰 문제점으로 작용하고 있다. 최근에는화학적 강화 CVD(CECVD)법을 이용한 구리배선 매립을 적용하는 관심이 증대되고 있으나, 이러한 방법 역시 화학적 강화제를 균일하게 분사하는 문제 및 화학적 강화제를 특정 원하는 곳에 분포시켜 선택적(Selective) 매립 공정을 하게하는 방법 등이 문제로 남아 있다.
따라서, 본 발명은 확산 방지막을 다마신 패턴의 측벽에 스페이서를 형태로 형성하여 비아저항이 높아지는 것을 방지하고, 화학적 강화제층의 선택적 반응 성질을 이용하여 다마신 패턴 내에 화학적 강화제층을 선택적으로 형성하므로써, 구리 전구체를 이용한 다마신 패턴의 선택적 부분 매립을 용이하게 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 하부 금속층 상에 제 1, 제 2 및 제 3 절연막으로 이루어진 층간 절연막이 형성된 반도체 기판이 제공되는 단계; 상기 층간 절연막에 트랜치 및 비아로 이루어진 다마신 패턴을 형성하는 단계; 상기 트랜치 및 비아의 측벽에 확산 방지막 스페이서를 형성하는 단계; 상기 트랜치 저면을 이루는 제 2 절연막 및 상기 비아 저면을 이루는 하부 금속층 상에 선택적으로 화학적 강화제층을 형성하는 단계; 화학적 기상 증착법으로 구리층을 형성하는 단계; 및 수소 환원 열처리 및 화학적 기계적 연마공정을 실시하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 20 : 제 1 층간 절연막
30 : 하부 금속층 40a : 제 1 절연막
40b : 제 2 절연막 40c : 제 3 절연막
40 : 제 2 층간 절연막 50 : 확산 방지막 스페이서
60 : 화학적 강화제층 70 : 구리 배선
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위하여 순차적으로 도시한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(10) 상에 제 1 층간 절연막(20), 하부 금속층(30) 및 제 2 층간 절연막(40)을 순차적으로 형성한다. 제 2 층간 절연막(40)은 제 1 절연막(40a), 제 2 절연막(40b) 및 제 3 절연막(40c)으로 구성된다. 이 중에서 제 2 절연막(40b)은 질화물질로 형성되어 제 2 층간 절연막(40)에 다마신 패턴을 형성하는 공정 중 트랜치(Trench) 형성시 제 1 절연막(40a)이 식각되지 않도록 식각 방지막 역할을 한다. 제 2 층간 절연막(40)에 트랜치 및 비아로 이루어진 다마신 패턴을 형성하고, 세정 공정을 실시하여 다마신 패턴에 의해 노출된 하부 금속층(30)의 표면에 잔류하는 산화물층을 제거한다. 이후, 노출된 하부 금속층(30)을 포함한 제 2 층간 절연막(40) 상에 50 내지 500Å의 두께로 확산 방지막을 형성하고, 전면식각으로 확산 방지막이 다마신 패턴의 측벽에만 존재하도록 하여 확산 방지막 스페이서(50)를 형성한다.
제 1 및 제 3 절연막(40a 및 40c)은 저유전 상수값을 가지는 산화물질을 이용하여 형성하며, 제 2 절연막(40b)은 질화물질을 이용하여 형성한다. 제 2 층간절연막(40)에 형성된 트랜치 및 비아는 이중 다마신 방식으로 형성된다. 세정 공정은 하부 금속층(30)이 W 및 Al등의 금속일 경우에는 RF 플라즈마를 이용하고, 하부 금속층(30)이 Cu일 경우에는 리액티브 세정(reactive cleaning) 방법을 적용하여 실시한다. 확산 방지막은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 적어도 어느 하나로 형성한다. 확산 방지막을 스페이서 형태로 형성하는 이유는, 하부 금속층(20) 표면을 포함하여 확산 방지막을 형성하게 되면 확산 방지막의 저항성분에 의해 비아저항이 높아지기 때문이다.
즉, 확산 방지막 스페이서(50)는 다마신 패턴 내에서 제 1 및 제 3 절연막(40a 및 40c)을 덮고 있어구리 원자의 외부 확산을 방지하는 본연의 역할을 충분히 수행할 수 있을 뿐만 아니라, 하부 금속층(20)의 표면이 노출되므로 인하여 비아저항을 낮출 수 있다. 확산 방지막 스페이서(50)는 비아 저면부에 존재하기 않기 때문에 실리콘 질화막(SiN) 또는 SiON(실리콘 산화질화막) 등과 같은 부도체로 형성할 수도 있다.
도 1b를 참조하면, 하부 금속층(30)을 포함한 전체구조 상에 화학적 강화제층(60)을 형성한다. 화학적 강화제층(60)은 산화물질과는 반응이 잘 일어나지 않고 질화물질 및 금속과는 반응이 잘 일어나는 선택적인 반응 성질을 가지고 있기 때문에 산화물질로 형성된 제 3 절연막(40c) 상에는 반응하지 않고, 도시한 바와 같이 질화 물질로 이루어진 제 2 절연막(40b) 및 하부 금속층(30)의 상부에만 집중적으로 형성된다.
화학적 강화제층(60)은 50 내지 500Å의 두께로 형성한다. 화학적 강화제층(60) 형성을 위한 촉매로는 CH3I, C2H5I, CD3I, CH2I2등의 I(요오드)함유 액체화합물, Hhfac1/2H2O, Hhfac, TMVS 순수(pure) I2, I(요오드) 함유 가스 및 수증기(water vapor)중 어느 하나를 이용하며 -20 내지 300℃의 온도범위에서 1 내지 600초 동안 실시된다. 또한 주기율표상의 7족 원소들인 액체상태의 F, Cl, Br, I, At, 가스상태의 F, Cl, Br, I, At도 촉매로 사용된다.
도 1c를 참조하면, 다마신 패턴을 포함한 제 2 층간 절연막(40) 상에 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열의 hfac계열의 모든 전구체 중 어느 하나를 이용한 유기금속 화학 기상 증착법(MOCVD)으로 구리층을 형성하여 다마신 패턴을 구리로 매립한다. 제 2 절연막(40b) 및 하부 금속층(30) 상부에는 화학적 강화제층(60)이 형성되어 있기 때문에, 제 3 절연막(40c) 상에 증착되는 구리의 증착속도보다 다마신 패턴 내부로 증착되는 구리의 증착속도가 월등히 빨라 다마신 패턴 내부로의 선택적 구리 증착이 가능하다. 상기의 선택적 증착 공정은 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 모든 구리 증착 장비에서 실시한다. 이후, 수소 환원 열처리 공정을 실시하고 화학적 기계적 연마(CMP) 공정으로 제 3 절연막(40c) 상에 증착된 구리층을 제거하여 구리 배선(70)을 형성한다. 제 3 절연막(40c) 상에 구리층이 증착되기는 하나 화학적 강화제층(60)에 의해 가속되어 증착된 구리층의 두께에 비하면 아주 얇은두께이기 때문에 화학적 기계적 연마 공정으로 쉽게 제거할 수 있다.
상기한 본 발명의 원리를 적용하여 구리 대신에 알루미늄이나 텅스텐 등과 같은 금속을 이용하여 배선을 형성할 수 있다.
상술한 바와 같이, 본 발명은 확산 방지막을 스페이서 형태로 형성하고 화학적 강화제층을 선택적으로 다마신 패턴 내에 형성한 후 구리를 증착하여 배선을 형성하므로써, 다마신 패턴으로의 구리 매립 및 화학적 기계적 연마 공정을 용이하게 실시할 수 있고, 확산 방지막에 의한 비아저항 성분을 줄일 수 있어 소자의 동작 속도 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 하부 금속층 상에 제 1 산화막, 질화막 및 제 2 산화막으로 이루어진 층간 절연막이 형성된 반도체 기판이 제공되는 단계;
    상기 층간 절연막에 트랜치 및 비아로 이루어진 다마신 패턴을 형성하는 단계;
    상기 트랜치 및 상기 비아의 측벽에 확산 방지막 스페이서를 형성하는 단계;
    질화물질 및 금속과는 반응이 잘 일어나는 촉매를 사용하여, 상기 트랜치 저면을 이루는 질화막과 상기 비아 저면을 이루는 상기 하부 금속층 상에 선택적으로 화학적 강화제층을 형성하는 단계;
    화학적 기상 증착법을 이용하여 구리층을 형성하고, 상기 구리층은 상기 화학적 강화제층이 형성된 영역의 구리 증착속도가 빨라 상기 다마신 패턴 내부에서 두껍게 형성되는 단계; 및
    수소 환원 열처리 및 화학적 기계적 연마공정을 실시하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 다마신 패턴 형성 후 실시하는 세정은 상기 하부 금속층이 W 및 Al 중 어느 하나일 경우에 RF 플라즈마를 이용하여 실시하고, 상기 하부 금속층이 구리일 경우에 리액티브 세정 공정을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 확산 방지막 스페이서는 상기 다마신 패턴을 포함한 전체 상부에 50 내지 500Å의 두께로 확산 방지막을 형성한 후 전면 식각 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 확산 방지막 스페이서는 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 확산 방지막 스페이서는 SiN 및 SiON 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 화학적 강화제층은 I(요오드)함유 액체화합물, Hhfac1/2H2O, Hhfac, TMVS 순수(pure) I2, I(요오드) 함유 가스, 수증기(water vapor), 주기율표상의 7족 원소들인 액체상태의 F, Cl, Br, I, At, 가스상태의 F, Cl, Br, I, At 중 어느 하나를 촉매로 이용하여 -20 내지 300℃의 온도범위에서 1 내지 600초 동안 처리하여 50 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 6 항에 있어서,
    상기 I(요오드)함유 액체화합물은 CH3I, C2H5I, CD3I 및 CH2I2중 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 구리층은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열 등의 hfac를 이용한 모든 전구체 중 어느 하나를 이용하여 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 구리 증착 장비에서 MOCVD법으로 실시되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2000-0033980A 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법 KR100403454B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0033980A KR100403454B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법
US09/875,698 US6723645B2 (en) 2000-06-20 2001-06-06 Method of forming a metal wiring in a semiconductor device
TW090114706A TW490805B (en) 2000-06-20 2001-06-18 Method of forming a metal wiring in a semiconductor device
JP2001184676A JP4850354B2 (ja) 2000-06-20 2001-06-19 半導体素子の金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0033980A KR100403454B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010114051A KR20010114051A (ko) 2001-12-29
KR100403454B1 true KR100403454B1 (ko) 2003-11-01

Family

ID=19672824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0033980A KR100403454B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법

Country Status (4)

Country Link
US (1) US6723645B2 (ko)
JP (1) JP4850354B2 (ko)
KR (1) KR100403454B1 (ko)
TW (1) TW490805B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046389B1 (ko) 2009-06-16 2011-07-14 한국과학기술원 비아 매립방법 및 이를 이용한 반도체 패키지의 관통전극 형성방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US8158197B2 (en) 2005-03-03 2012-04-17 Ulvac, Inc. Method for forming tantalum nitride film
JP4931173B2 (ja) 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
US11859277B2 (en) * 2021-05-21 2024-01-02 Applied Materials, Inc. Catalyst enhanced molybdenum deposition and gap fill

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629246A (ja) * 1991-02-04 1994-02-04 Internatl Business Mach Corp <Ibm> 選択的な無電解メッキの方法
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
JPH10284600A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH1126394A (ja) * 1997-07-08 1999-01-29 Toshiba Corp 半導体装置の製造方法
WO2000013207A2 (en) * 1998-09-01 2000-03-09 Genitech Co., Ltd. Method for forming a metal film
KR20000022014A (ko) * 1998-09-11 2000-04-25 이지화 표면 촉매를 이용한 화학 증착방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322712A (en) * 1993-05-18 1994-06-21 Air Products And Chemicals, Inc. Process for improved quality of CVD copper films
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629246A (ja) * 1991-02-04 1994-02-04 Internatl Business Mach Corp <Ibm> 選択的な無電解メッキの方法
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
JPH10284600A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH1126394A (ja) * 1997-07-08 1999-01-29 Toshiba Corp 半導体装置の製造方法
WO2000013207A2 (en) * 1998-09-01 2000-03-09 Genitech Co., Ltd. Method for forming a metal film
KR20000022014A (ko) * 1998-09-11 2000-04-25 이지화 표면 촉매를 이용한 화학 증착방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046389B1 (ko) 2009-06-16 2011-07-14 한국과학기술원 비아 매립방법 및 이를 이용한 반도체 패키지의 관통전극 형성방법

Also Published As

Publication number Publication date
US6723645B2 (en) 2004-04-20
JP4850354B2 (ja) 2012-01-11
JP2002026124A (ja) 2002-01-25
KR20010114051A (ko) 2001-12-29
US20020006727A1 (en) 2002-01-17
TW490805B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
KR100407678B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
US8975749B2 (en) Method of making a semiconductor device including barrier layers for copper interconnect
US6686278B2 (en) Method for forming a plug metal layer
US6593236B2 (en) Method of forming a metal wiring in a semiconductor device with copper seed
KR100403454B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
KR100404941B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100407679B1 (ko) 반도체 소자의 구리 금속 배선 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR20020032709A (ko) 반도체 소자의 금속 배선 형성 방법
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR100398038B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100743770B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100612548B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100612542B1 (ko) 반도체 소자의 구리배선 형성방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100576046B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100891524B1 (ko) 반도체 소자의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR20010057734A (ko) 구리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee