KR100612543B1 - 반도체 소자의 구리 금속배선 형성 방법 - Google Patents

반도체 소자의 구리 금속배선 형성 방법 Download PDF

Info

Publication number
KR100612543B1
KR100612543B1 KR1020000035352A KR20000035352A KR100612543B1 KR 100612543 B1 KR100612543 B1 KR 100612543B1 KR 1020000035352 A KR1020000035352 A KR 1020000035352A KR 20000035352 A KR20000035352 A KR 20000035352A KR 100612543 B1 KR100612543 B1 KR 100612543B1
Authority
KR
South Korea
Prior art keywords
copper
hydrogen
forming
semiconductor device
thin film
Prior art date
Application number
KR1020000035352A
Other languages
English (en)
Other versions
KR20020001143A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000035352A priority Critical patent/KR100612543B1/ko
Publication of KR20020001143A publication Critical patent/KR20020001143A/ko
Application granted granted Critical
Publication of KR100612543B1 publication Critical patent/KR100612543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 금속배선 형성 방법에 관한 것으로, 화학기상증착(Chemical Vapor Deposition; CVD)법으로 구리를 증착하여 초미세 배선을 형성하는 경우 구리의 증착 속도를 향상시키기 위하여, 구리박막 증착시 수소 원격 플라즈마(Hydrogen Remote Plasma) 처리를 동시에 실시하므로써, 구리박막의 증착 속도를 개선하고, 이에 따라 시드층(seed layer)의 적용 및 벌크 매립(bulk filling)이 가능하도록 하기 위한 반도체 소자의 구리 금속배선 형성 방법이 개시된다.
구리 금속배선, 수소 원격 플라즈마 처리

Description

반도체 소자의 구리 금속배선 형성 방법{Method of forming a copper metal wiring in a semiconductor device}
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 구리 금속배선 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 기판 12 : 제 1 층간 절연막
13 : 하부 금속층 14 : 제 2 층간 절연막
15 : 확산 장벽층 16 : 구리 금속배선
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 구리를 증착하여 금속배선을 형성하는 경우 구리박막의 증착 속도를 향상시키기 위한 반도체 소자의 구리 금속배선 형성 방법에 관한 것이다.
차세대 반도체 소자는 급격히 고성능화되고 있으며, 이에 따라 콘택 크기가 감소하고 단차(aspect ratio)가 급격화되어, 금속배선 형성시 우수한 콘택 매립 특성 및 단차 피복성(step coverage)이 요구된다.
현재 반도체 소자의 금속배선 형성 방법으로는 티타늄(Ti) 박막을 증착한 후 물리기상증착(Physical Vapor Deposition; 이하, 'PVD'라 함) 및 화학기상증착(Chemical Vapor Deposition; 이하, 'CVD'라 함)법으로 알루미늄(Al)을 증착하는 방법이나, PVD법에 의해 탄탈륨(Ta) 또는 탄탈륨 나이트라이드(TaN) 박막을 확산 방지막으로 형성하고, 이를 이용하여 전기도금법으로 구리(Cu)를 증착하는 방법이 이용되고 있다. 그러나 전자의 방법은 알루미늄이 구리보다 저항이 높아서 차세대 고성능 반도체 소자의 적용에는 문제점을 가지고 있으며, 후자의 방법은 콘택 크기의 급격한 감소 및 단차의 증가로 인해 구리의 매립 특성에 한계가 있다. 또한, 구리의 확산 방지막으로 적용되고 있는 탄탈륨 나이트라이드막은 확산 방지막을 적용하지 않는 알루미늄과 비교할 때 저항 증가 효과가 크므로, 매우 얇은 박막이 요구되는 등의 문제점이 있다. 이와 같이, 알루미늄 배선 및 전기도금을 이용한 구리 배선의 적용은 차세대 반도체 소자에 많은 문제점을 가지고 있다.
그러나 구리박막은 알루미늄에 비해 녹는점이 높아 전기적 이동(Electro-Migration; EM)에 대한 저항이 높아 반도체 소자의 신뢰성을 향상시키고, 비저항이 1.7μΩ㎝로 낮아 신호 전달 속도를 증가시킬 수 있기 때문에, 고속 소자 및 고집적 소자에 유리하게 이용된다. 그런데, 초미세구조에 CVD법으로 구리를 매립할 경우 가장 큰 문제점으로 지적되고 있는 것은 구리박막의 낮은 증착속도이다. 증착속 도가 낮으면 제조 비용 측면에서 전기도금법으로 구리를 증착하는 방법에 비하여 제조 비용이 비교될 수 없을 정도로 비싸고, 공정 시간이 길어서 양산 적용에 한계가 있다.
이와 같이, CVD법으로 구리를 증착하는 경우 증착속도를 향상시켜야 하는데, 증착속도를 향상시키기 위한 방법으로 새로운 전구체를 개발하여 전구체의 효율을 높여서 증착속도를 향상시키는 방법, CVD 장비의 하드웨어 개선 방법, 리퀴드 딜리버리 시스템(Liquid Delivery System)의 효율을 향상시키는 방법 등이 있다. 그러나, 이러한 방법으로는 구리의 증착속도를 만족할 수준만큼 개선할 수 없는 문제점이 있다.
따라서, 본 발명은 확산 장벽층 형성 후 수소 원격 플라즈마(Hydrogen Remote Plasma) 처리를 하면서 동시에 구리를 증착시키므로써, 구리박막의 증착속도를 향상시킬 수 있는 반도체 소자의 구리 금속배선 형성 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리 금속배선 형성 방법은 하부구조가 형성된 기판 상에 층간 절연막을 형성하고, 층간 절연막에 다마신 패턴을 형성하는 단계; 세정 공정을 실시한 후, 다마신 패턴이 형성된 전체구조 상에 확산 장벽층을 형성하는 단계; 확산 장벽층이 형성된 전체구조 상에 수소 원격 플라즈마 처리를 실시함과 동시에 구리박막을 증착하는 단계; 및 구리박막 을 연마하여 다마신 패턴 내에 구리 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 구리 금속배선 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하여, 하부구조가 형성된 기판(11) 상에 제 1 층간 절연막(12), 하부 금속층(13) 및 제 2 층간 절연막(14)을 순차적으로 형성한다. 이후, 싱글 다마신(Single damascene) 또는 듀얼 다마신(Dual damascene) 공정으로 제 2 층간 절연막(14)을 하부 금속층(13)이 노출되도록 식각하여 콘택 및 트렌치로 이루어진 다마신 패턴을 형성하고, 세정 공정을 실시한다. 다음에, 다마신 패턴이 형성된 전체구조 상에 확산 장벽층(15)을 형성한다.
여기에서, 제 2 층간 절연막(14)은 저유전율을 갖는 절연물질을 증착하여 형성한다. 그리고, 세정 공정은 하부 금속층(13)이 텅스텐, 알루미늄 등의 금속층인 경우에는 RF 플라즈마를 이용하여 실시하고, 하부 금속층(13)이 구리로 된 금속층인 경우에는 반응성(reactive) 세정 방법을 적용하여 실시한다.
확산 장벽층(15)은 티타늄 나이트라이드(TiN)를 이온화 PVD, CVD 및 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition; 이하, 'MOCVD'라 함) 중 어느 하나의 방법으로 증착하여 형성하거나, 탄탈륨(Ta) 또는 탄탈륨 나이트라 이드(TaN)를 이온화 PVD법 또는 CVD법으로 증착하여 형성하거나, 텅스텐 나이트라이드(WN)를 CVD법으로 증착하여 형성하거나, 티타늄 알루미늄 나이트라이드(TiAlN), 티타늄 실리콘 나이트라이드(TiSiN), 탄탈륨 실리콘 나이트라이드(TaSiN) 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성한다.
그리고, 확산 장벽층(15)과 후속 공정에서 형성될 구리층과의 접착력(adhesion)을 개선하기 위하여 플라즈마 처리를 실시하는 단계를 더 포함하는 것도 가능하다. 접착력 향상을 위한 플라즈마 처리는 수소(H2), 아르곤(Ar), 질소(N2) 와 같은 단일 가스를 이용하여 실시하거나, 이들 단일 가스가 혼합된 가스 예를 들어 5 내지 95%의 수소와 5 내지 95%의 아르곤 혼합 가스를 이용하여 실시한다. 또한, 플라즈마 처리는 단일 스텝 및 1 내지 10회의 다단계로 실시한다.
도 1b를 참조하여, 확산 장벽층(15)이 형성된 전체구조 상에 수소 원격 플라즈마(Hydrogen Remote Plasma) 처리를 실시함과 동시에 구리를 증착한다. 미설명 부호(16A)는 증착 진행중인 구리층을 나타낸다.
이와 같이, 수소 원격 플라즈마 처리와 동시에 구리를 증착하게 되면 구리의 증착속도를 향상시킬 수 있는데, 그 개념은 다음과 같다.
특정 장치를 이용하여 수소기(Hydrogen radical)만 챔버 내부로 유도하면, 수소기에 의한 축합 반응을 반응 기구로 유도할 수 있으며, 이는 불균형화 반응에 의하여 높은 박막 증착 속도를 확보할 수 있다.
즉, 수소기 처리를 하지 않는 경우의 일반 반응은 다음의 [화학식 1]과 같다.
2Cu(hfac)(TMVS) = Cu +Cu(hfac)2+ 2TMVS
[화학식 1]에서 알 수 있듯이 최대 효율은 50%에 불과하다. 한편, 수소기를 첨가한 경우 구리 전구체와 수소의 반응은 다음의 [화학식 2]와 같다.
2Cu(hfac)(TMVS) = Cu +Cu(hfac)2+ 2TMVS
Cu(hfac)2 + 2H+ = Cu + 2Hhfac
이와 같이, 수소기를 플라즈마 처리에 의하여 첨가할 경우는 최대 100%까지 효율을 향상시킬 수 있다.
수소 원격 플라즈마 처리는 공급전력을 50 내지 70W의 범위로 하고, 50 내지 500sccm의 수소(H2), 질소(N2), 아르곤(Ar) 및 헬륨(He) 중 어느 하나의 단일 가스를 사용하거나, 이들 단일 가스가 혼합된 가스 예를들어 5 내지 95%의 아르곤과 5 내지 95%의 수소가 혼합된 혼합 가스를 이용하여 10초 내지 10분동안 처리한다. 또한, 원격 플라즈마 처리는 단일 스텝 및 다단계 스텝으로 실시할 수 있는데, 단일 스텝을 적용하는 경우에는 수소, 질소, 아르곤 및 헬륨과 같은 단일 가스나, 이들 단일 가스가 혼합된 혼합 가스를 사용하여 실시하며, 다단계 스텝을 적용하는 경우 에는 수소, 질소, 아르곤 및 헬륨과 같은 단일 가스나, 이들 단일 가스가 혼합된 혼합 가스를 이용하여 먼저 처리한 후에 수소 가스를 이용하여 최종 처리를 하는 주기를 1 내지 10회 반복 실시한다.
수소 원격 플라즈마 처리와 동시에 실시되는 구리박막 증착 공정은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열, (hfac)CuTMVS 계열 등의 hfac를 이용한 모든 종류의 구리 전구체를 이용하여 다이렉트 리퀴드 인젝션(Direct Liquid Injection; DLI), 컨트롤 에바포레이션 믹서(Control Evaporation Mixer; CEM) 또는 오리피스(Orifice)와 스프레이(Spray) 방식의 모든 베이퍼라이저(vaporizer)와 같은 리퀴드 딜리버리 시스템(Liquid Delivery System; LDS), 샤워 헤드 및 반응 챔버가 포함되어 이루어진 모든 증착 장비를 이용하여 MOCVD법으로 실시한다. 한편, 구리박막 증착 공정은 상기한 구리 전구체 및 증착 장비를 이용하여 수소 원격 플라즈마 처리와 동시에 화학 강화제 처리하는 화학 강화 화학기상증착(Chemical Enhanced Chemical Vapor Deposition; CECVD)법으로 실시할 수 있다. 이때, 구리 전구체의 유량비(folw rate)는 0.1 내지 5.0sccm으로 한다.
구리박막 증착시 캐리어 가스로는 헬륨(He), 수소(H2), 아르곤(Ar) 등을 사용하고, 그 유량비는 100 내지 700sccm으로 한다. 그리고, 반응 챔버 내의 압력은 0.5 내지 5Torr를 유지하도록 하고, 반응 챔버 내의 온도는 증착 장비의 온도와 동일하게 유지하며 샤워 헤드의 온도가 일정하게 유지되도록 제어한다.
그리고, 구리의 증착 온도는 50 내지 300℃로 하고, 반응 챔버 내에서 샤워 헤드와 서셉터 플래이트와의 간격은 5 내지 50㎜가 유지되도록 한다.
도 1c는 이상에서 설명한 바와 같이, 수소 원격 플라즈마 처리와 동시에 구리를 증착하여 구리박막(16B)이 형성된 상태를 나타내는 소자의 단면도이다.
이상과 같은 방법으로 구리박막(16B)을 형성한 후에는 수소 환원 분위기 및 상온 내지 450℃의 온도에서 1분 내지 3시간동안 열처리를 하여 그레인 조직 형태를 변화시킨다. 이 때의 수소 환원 분위기는 H2만을 적용하거나 H2에 95% 이하의 Ar 또는 N2가 혼합된 수소 혼합 기체를 사용한다.
도 1d에 도시된 바와 같이, 화학적 기계적 연마(CMP) 공정으로 제 2 층간 절연막(14) 상부 표면이 노출될 때까지 구리박막(16B)을 연마하여 다마신 패턴 내에 구리 금속배선(16)이 형성된다. 이후, 세정 공정을 실시한다.
상술한 바와 같이, 본 발명은 구리박막 증착시 수소 원격 플라즈마(Hydrogen Remote Plasma) 처리를 동시에 실시하므로써, 구리박막의 증착속도를 향상시킬 수 있다. 이에 따라 초미세 배선 구조에 구리를 매립할 때 시드층(seed layer) 적용 및 벌크 매립(bulk filling)을 가능하게 하며, 공정시간을 단축시킬 수 있고 제조 비용을 감소시킬 수 있는 효과가 있다.

Claims (16)

  1. 하부구조가 형성된 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막에 다마신 패턴을 형성하는 단계;
    세정 공정을 실시한 후, 상기 다마신 패턴이 형성된 전체구조 상에 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층이 형성된 전체구조 상에 수소 원격 플라즈마 처리를 실시함과 동시에 hfac를 포함하는 구리 전구체를 사용하여 화학기상증착법으로 구리 박막을 증착하는 단계; 및
    상기 구리박막을 연마하여 상기 다마신 패턴 내에 구리 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 세정 공정은 상기 다마신 패턴의 저면을 이루는 층이 텅스텐이나 알루미늄으로 형성된 경우에는 RF 플라즈마를 이용하여 실시하고, 구리로 형성된 경우에는 반응성 세정 방법을 적용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  3. 제 1 항에 있어서.
    상기 확산 장벽층은 티타늄 나이트라이드를 이온화 PVD, CVD 및 MOCVD법 중 어느 하나의 방법으로 증착하여 형성하거나, 탄탈륨 또는 탄탈륨 나이트라이드를 이온화 PVD법 또는 CVD법으로 증착하여 형성하거나, 텅스텐 나이트라이드를 CVD법으로 증착하여 형성하거나, 티타늄 알루미늄 나이트라이드, 티타늄 실리콘 나이트라이드, 탄탈륨 실리콘 나이트라이드 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 확산 장벽층 형성 후에 플라즈마 처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 플라즈마 처리는 수소, 아르곤, 질소와 같은 단일 가스를 이용하거나, 상기 단일 가스로 이루어진 혼합 가스를 이용하여, 단일 스텝 및 1 내지 10회의 다단계 스텝으로 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 수소 원격 플라즈마 처리는 공급전력을 50 내지 70W의 범위로 하고, 50 내지 500sccm의 수소, 질소, 아르곤, 헬륨과 같은 단일 가스를 사용하거나, 상기 단일 가스로 이루어진 혼합 가스를 이용하여 10초 내지 10분동안 처리하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 수소 원격 플라즈마 처리는 단일 스텝이나 다단계 스텝으로 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  8. 제 7 항에 있어서,
    상기 단일 스텝은 수소, 질소, 아르곤, 헬륨과 같은 단일 가스나, 상기 단일 가스로 이루어진 혼합 가스를 사용하여 처리하며, 상기 다단계 스텝은 상기 단일 가스나 상기 혼합 가스 이용하여 1차 처리한 후, 수소 가스를 이용하여 최종 처리를 하는 주기를 1 내지 10회 반복 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 harf를 포함하는 구리 전구체로는 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열, (hfac)CuTMVS 계열의 구리 전구체 중 선택된 어느 하나를 이용하며, 상기 화학기상증착법으로는 MOCVD(Metal Organic Chemical Vapor Deposition)법이나 CECVD(Chemical Enhanced Chemical Vapor Deposition)법을 이용하며, 상기 구리 박막의 증착 장비로는 리퀴드 딜리버리 시스템, 샤워 헤드 및 반응 챔버를 포함하여 이루어진 증착 장비를 이용하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  10. 제 9 항에 있어서,
    상기 CECVD법은 수소 원격 플라즈마 처리와 동시에 화학 강화제 처리하여 상기 구리박막을 증착하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  11. 제 9 항에 있어서,
    상기 구리박막은 전구체의 유량비를 0.1 내지 5.0sccm으로 하고, 캐리어 가스의 유량비를 100 내지 700sccm으로 하여 증착하는 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  12. 제 11 항에 있어서,
    상기 캐리어 가스는 헬륨, 수소, 아르곤중 적어도 하나인 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  13. 제 9 항에 있어서,
    상기 구리박막은 상기 반응 챔버의 압력을 0.5 내지 5Torr로 유지하고, 상기 반응 챔버의 온도를 상기 리퀴드 딜리버리 시스템의 기화 수단의 온도와 동일하게 유지하며, 상기 샤워 헤드의 온도를 일정하게 유지하며, 50 내지 300℃의 증착 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  14. 제 9 항에 있어서,
    상기 샤워 헤드와 상기 반응 챔버내의 서셉터 플래이트와의 간격은 5 내지 50㎜가 유지되도록 하는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  15. 제 1 항에 있어서,
    상기 구리박막 형성 후, 수소 환원 분위기 및 상온 내지 450℃의 온도에서 1분 내지 3시간동안 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
  16. 제 15 항에 있어서,
    상기 수소 환원 분위기는 수소만을 적용하거나 수소에 아르곤이나 질소가 95% 이하 혼합된 수소 혼합 기체를 사용한 분위기인 것을 특징으로 하는 반도체 소자의 구리 금속배선 형성 방법.
KR1020000035352A 2000-06-26 2000-06-26 반도체 소자의 구리 금속배선 형성 방법 KR100612543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035352A KR100612543B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 구리 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035352A KR100612543B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 구리 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020001143A KR20020001143A (ko) 2002-01-09
KR100612543B1 true KR100612543B1 (ko) 2006-08-11

Family

ID=19673932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035352A KR100612543B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 구리 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100612543B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671610B1 (ko) * 2000-10-26 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7387962B2 (en) 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
KR101225642B1 (ko) 2007-11-15 2013-01-24 삼성전자주식회사 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법

Also Published As

Publication number Publication date
KR20020001143A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100407678B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
KR100407680B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100383759B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP4790163B2 (ja) 半導体素子の金属配線形成方法
US6468907B2 (en) Method of manufacturing a copper wiring in a semiconductor device
KR100341849B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100671610B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
JP2002057125A (ja) 金属配線形成方法
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
KR100398038B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100743770B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100612548B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20010113318A (ko) 반도체 소자의 구리 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee