KR20010057734A - 구리막 형성방법 - Google Patents

구리막 형성방법 Download PDF

Info

Publication number
KR20010057734A
KR20010057734A KR1019990061129A KR19990061129A KR20010057734A KR 20010057734 A KR20010057734 A KR 20010057734A KR 1019990061129 A KR1019990061129 A KR 1019990061129A KR 19990061129 A KR19990061129 A KR 19990061129A KR 20010057734 A KR20010057734 A KR 20010057734A
Authority
KR
South Korea
Prior art keywords
copper
film
forming
substrate
surface catalyst
Prior art date
Application number
KR1019990061129A
Other languages
English (en)
Inventor
고원용
박형상
Original Assignee
이경수
지니텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이경수, 지니텍 주식회사 filed Critical 이경수
Priority to KR1019990061129A priority Critical patent/KR20010057734A/ko
Priority to US09/738,213 priority patent/US6720262B2/en
Priority to PCT/KR2000/001474 priority patent/WO2001045149A1/en
Priority to JP2001545352A priority patent/JP3925780B2/ja
Priority to EP00983564A priority patent/EP1247292B1/en
Priority to DE60041522T priority patent/DE60041522D1/de
Priority to KR10-2002-7007693A priority patent/KR100465982B1/ko
Publication of KR20010057734A publication Critical patent/KR20010057734A/ko
Priority to JP2006336417A priority patent/JP2007123924A/ja
Priority to JP2006336416A priority patent/JP4792379B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 구리막 형성방법은 기판상에 표면촉매를 도입하는 단계와 화학기상증착방법으로 구리를 증착하는 단계를 번갈아가며 2회 이상 반복하여 수행하는 것을 특징으로 한다. 구리와 기판사이의 상호반응을 방지하기 위하여 상기 기판상에 질화티타늄(TiN)이나 질화탄탈륨(TaN) 등으로 이루어진 확산방지막을 더 형성한 다음에, 상기 표면촉매를 도입하는 것이 바람직하다. 본 발명에 의하면, 표면촉매의 도입과 구리의 화학기상증착을 교번하여 2회 이상 수행함으로써, 스퍼터링방법으로는 연속적인 구리막을 형성시킬 수 없을 만큼 폭이 좁은 구멍이나 도랑에도, 연속적인 구리막의 형성이 가능하다. 따라서, 본 발명에 의해 형성된 구리막을 전기도금의 전극으로 사용하게 되면, 전기도금법으로도 미세한 구멍이나 도랑에 구리를 공극없이 채워넣을 수 있다.

Description

구리막 형성방법 {Method of forming a copper thin film}
본 발명은 구리막 형성방법에 관한 것으로서, 특히 표면촉매를 이용한 화학증착방법으로 평탄하고 연속적인 구리막을 형성하는 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 금속배선의 최소 선폭은 계속적으로 축소되고 있으며, 이에 따라, RC 지연에 따른 동작속도의 저하가 문제점으로 대두되고 있다. 따라서, 최근에는 반도체 소자의 고속동작에 대한 요구를 만족시키기 위해 도전율이 높은 구리가 종래의 알루미늄을 대체할 재료로서 사용되기 시작했다.
구리는 도전율이 높기 때문에 반도체 소자의 고속화로 인해 도선에 흐르는 전자량이 증대하더라도 이에 따른 내성을 유지할 수 있다는 이점을 가진다. 그러나, 구리는 알루미늄에 비해 식각하기가 어렵고, 또한 고온에서 증착이 이루어지기 때문에 PR 마스크(photoresist mask)를 이용한 선택적 증착이 어려운 난점이 있다. 따라서, 구리배선을 형성시키는 방법으로, 구리배선의 하부에 위치할 절연막에 미리 회로 도선부에 대응하는 도랑(trench)을 형성하고 그곳에 구리를 채워넣는 다마신(damascene) 공정이 적용되고 있다. 또한, 아래층 도선부와의 연결에 필요한 비아홀을 도랑과 함께 형성하고 비아홀과 도랑을 한꺼번에 채우는 이중 다마신 공정(dual damascene)도 적용되고 있다.
다마신 또는 이중 다마신 공정의 간단한 일 예를 살펴보면 다음과 같다. 먼저, 절연막에 구멍이나 도랑을 형성한 다음에, 구리와 절연막과의 상호반응을 방지하기 위하여 질화탄탈륨(TaN)으로 이루어진 확산방지막을 형성한다. 이어서, 확산방지막이 형성된 결과물상에 구리 씨앗층을 스퍼터링방법으로 형성한 후에, 구리 씨앗층을 전극으로 사용하여 전기도금방법으로 웨이퍼 전면을 구리막으로 덮는다.
이와 같은 방법으로 현재 250nm 및 180nm 폭을 가지는 구리배선을 효과적으로 형성하고는 있지만, 앞으로 배선폭이 더욱 작아지면 전기도금의 전극으로 사용하기 위한 구리 씨앗층을 스퍼터링방법으로 형성하는 것은 바람직하지 않게 된다. 왜냐하면, 스퍼터링방법은 직시형(line of sight) 증착특성을 가져서단차도포성(step coverage)이 나쁘기 때문이다. 즉, 스퍼터링방법에 의할 경우에는 큰 종횡비(aspect ratio)를 가지는 구멍이나 트렌치의 내부에 구리 씨앗층이 제대로 형성되지 않기 때문이다. 따라서, 구리 씨앗층을 형성함에 있어서는 단차도포성이 좋은 화학기상증착방법을 이용하는 것이 바람직하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 대한민국 특허출원 제 98-53575호에 개시된 바 있는 표면촉매를 이용한 화학기상증착방법으로 전기도금의 전극 등으로 쓸 수 있는 평탄하고 연속적인 구리막을 형성하는 방법을 제공하는 데 있다.
도 1은 내지 도 4는 본 발명에 따른 구리막 형성방법을 적용하여 전기도금방법으로 구멍에 구리를 채워넣는 방법을 설명하기 위한 단면도들이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
110: 기판 120: 절연막
130: 확산방지막 140: 제1 구리막
150: 제2 구리막
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 구리막 형성방법은 기판상에 표면촉매를 도입하는 단계와 화학기상증착방법으로 구리를 증착하는 단계를 번갈아가며 2회 이상 반복하여 수행하는 것을 특징으로 한다.
기판표면이 표면촉매가 잘 흡착되지 아니하는 물질로 이루어져 있거나, 또는 표면촉매가 잘 흡착되는 물질로 이루어져 있다 할지라도 공기중에 노출되어 그 표면에 산화막이 형성되어 있다면, 단 한번의 표면촉매 도입만으로는 구리의 화학기상증착반응을 활성화시키기 위한 표면촉매의 양이 충분하지 못할 수 있다. 따라서, 표면촉매의 양이 충분하도록, 상기와 같이 표면촉매의 도입과 구리의 증착을 번갈아 가며 수행한다.
여기서, 상기 표면촉매는 대한민국 특허출원 제98-53575호에 개시된 바 와 같이 증착되는 구리막에 매몰되지 아니하고, 그 막의 표면으로 이동하여 화학기상증착반응을 촉진하는 역할을 한다. 본 발명에서는 상기 표면촉매가 아이오딘 또는 브롬을 함유하는 것이 바람직하다.
그리고, 상기 표면촉매를 도입하는 단계와 구리를 증착하는 단계 사이에서는 상기 기판이 장입된 반응기를 진공으로 만들거나 비활성 기체로 씻어내는 것이 바람직하다.
또한, 구리와 기판사이의 상호반응을 방지하기 위하여 상기 기판상에 질화티타늄(TiN)이나 질화탄탈륨(TaN) 등으로 이루어진 확산방지막을 더 형성한 다음에, 상기 표면촉매를 도입하는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1은 내지 도 4는 본 발명에 따른 구리막 형성방법을 적용하여 전기도금방법으로 구멍에 구리를 채워넣는 방법을 설명하기 위한 단면도들이다.
도 1은 구멍(A)을 형성하는 단계를 설명하기 위한 단면도로서, 기판(110) 상에 절연막(120)을 형성한 후, 절연막(120)을 식각함으로써 기판(110)을 노출시키는 구멍(A)을 형성한다.
도 2는 확산방지막(130)을 형성하는 단계를 설명하기 위한 단면도로서, 구멍(A)이 형성된 결과물 전면에 질화티타늄(TiN)이나 질화탄탈륨(TaN) 등으로 이루어진 확산방지막(130)을 형성한다. 이는 후속되어 형성되는 구리와 기판(110) 및 절연막(120) 사이의 상호반응을 방지하기 위한 것이다.
도 3은 본 발명에 해당하는 공정으로써 제1 구리막(140)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 확산방지막(130)이 형성된 결과물상에 브롬 또는 아이오딘을 함유하는 표면촉매를 먼저 도입한 후에, 구리의 화학기상증착원료로서 (hfac)Cu(vtms)를 공급하여 화학기상증착방법으로 구리를 증착한다.
표면촉매가 잘 흡착되지 않는 경우를 고려하여, 표면촉매의 양이 충분하도록 상기와 같은 표면촉매의 도입과 구리의 증착을 번갈아 2회 이상 반복함으로써 제1 구리막(140)을 형성한다. 여기서, 표면촉매는 증착되는 구리막에 매몰되지 아니하고, 그 막의 표면으로 계속 이동하여 구리의 화학기상증착반응을 촉진하는 역할을 한다. 그리고, 상기 표면촉매를 도입하는 단계와 구리를 증착하는 단계 사이에서는 상기 기판이 장입된 반응기를 진공으로 만들거나 비활성 기체로 씻어낸다.
스퍼터링방법으로는 연속적인 구리막을 형성시킬 수 없을 만큼 구멍이나 도랑의 폭이 좁더라도, 표면촉매의 도입과 구리의 화학기상증착을 교번하여 2회 이상 수행하는 본 발명에 의하면, 제1 구리막(140)을 연속적으로 형성시킬 수 있다.
도 4는 제2 구리막(150)을 형성하는 단계를 설명하기 위한 단면도로서, 제1 구리막(140)을 전극으로 사용하여 전기도금방법으로 제2 구리막(150)을 형성함으로써 구멍을 구리로 채워넣는다.
상술한 바와 같은 본 발명에 따른 구리막 형성방법에 의하면, 표면촉매의 도입과 구리의 화학기상증착을 교번하여 2회 이상 수행함으로써, 스퍼터링방법으로는 연속적인 구리막을 형성시킬 수 없을 만큼 폭이 좁은 구멍이나 도랑에도, 연속적인 구리막의 형성이 가능하다.
따라서, 본 발명에 의해 형성된 구리막을 전기도금의 전극으로 사용하게 되면, 전기도금법으로도 미세한 구멍이나 도랑에 구리를 공극없이 채워넣을 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (4)

  1. 기판상에 표면촉매를 도입하는 단계와 화학기상증착방법으로 구리를 증착하는 단계를 번갈아가며 2회 이상 반복하여 수행하는 것을 특징으로 하는 구리막 형성방법.
  2. 제 1항에 있어서, 상기 표면촉매는 아이오딘 또는 브롬을 함유하는 것을 특징으로 하는 구리막 형성방법.
  3. 제 1항에 있어서, 상기 표면촉매를 도입하는 단계와 구리를 증착하는 단계 사이에 상기 기판이 장입된 반응기를 진공으로 만들거나 비활성 기체로 씻어내는 것을 특징으로 하는 구리막 형성방법.
  4. 제 1항에 있어서, 상기 표면촉매를 도입하는 단계는 상기 기판상에 확산방지막을 더 형성한 후에 행해지는 것을 특징으로 하는 구리막 형성방법.
KR1019990061129A 1999-12-15 1999-12-23 구리막 형성방법 KR20010057734A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019990061129A KR20010057734A (ko) 1999-12-23 1999-12-23 구리막 형성방법
US09/738,213 US6720262B2 (en) 1999-12-15 2000-12-15 Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
PCT/KR2000/001474 WO2001045149A1 (en) 1999-12-15 2000-12-15 Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
JP2001545352A JP3925780B2 (ja) 1999-12-15 2000-12-15 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法
EP00983564A EP1247292B1 (en) 1999-12-15 2000-12-15 Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
DE60041522T DE60041522D1 (de) 1999-12-15 2000-12-15 Methode zur herstellung von kupfer-zwischenverbindungen und dünnen filmen mittels cvd und einem katalysator
KR10-2002-7007693A KR100465982B1 (ko) 1999-12-15 2000-12-15 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
JP2006336417A JP2007123924A (ja) 1999-12-15 2006-12-13 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法
JP2006336416A JP4792379B2 (ja) 1999-12-15 2006-12-13 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061129A KR20010057734A (ko) 1999-12-23 1999-12-23 구리막 형성방법

Publications (1)

Publication Number Publication Date
KR20010057734A true KR20010057734A (ko) 2001-07-05

Family

ID=19628785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061129A KR20010057734A (ko) 1999-12-15 1999-12-23 구리막 형성방법

Country Status (1)

Country Link
KR (1) KR20010057734A (ko)

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
KR20210000732A (ko) 완전히 정렬된 비아의 비아 사전충진
US7166922B1 (en) Continuous metal interconnects
US20090081863A1 (en) Method of forming metal wiring layer of semiconductor device
US6258713B1 (en) Method for forming dual damascene structure
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
JPH10294294A (ja) 半導体デバイスの金属配線の形成方法
KR100403454B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100282232B1 (ko) 반도체장치의 배선 형성방법
KR20000034526A (ko) 반도체소자의 금속 배선층 형성방법
US5948705A (en) Method of forming interconnection line
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
US6077771A (en) Method for forming a barrier layer
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR20010057734A (ko) 구리막 형성방법
KR20020057552A (ko) 반도체 집적 회로의 제조 방법
KR100186509B1 (ko) 반도체장치의 배선 형성방법
KR20010063028A (ko) 구리배선 형성방법
KR100190074B1 (ko) 금속배선층 구조 및 그 형성방법
KR100190078B1 (ko) 금속배선층 구조 및 그 형성방법
KR20010061583A (ko) 반도체 소자의 대머신 금속배선 형성방법