KR100612542B1 - 반도체 소자의 구리배선 형성방법 - Google Patents
반도체 소자의 구리배선 형성방법 Download PDFInfo
- Publication number
- KR100612542B1 KR100612542B1 KR1020000032922A KR20000032922A KR100612542B1 KR 100612542 B1 KR100612542 B1 KR 100612542B1 KR 1020000032922 A KR1020000032922 A KR 1020000032922A KR 20000032922 A KR20000032922 A KR 20000032922A KR 100612542 B1 KR100612542 B1 KR 100612542B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- semiconductor device
- copper wiring
- forming
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000010949 copper Substances 0.000 title claims abstract description 70
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000126 substance Substances 0.000 claims abstract description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000003623 enhancer Substances 0.000 claims abstract description 6
- 125000002524 organometallic group Chemical group 0.000 claims abstract description 6
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 12
- 229910052740 iodine Inorganic materials 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000003054 catalyst Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011630 iodine Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 claims 1
- 239000002243 precursor Substances 0.000 claims 1
- 239000006200 vaporizer Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 239000012691 Cu precursor Substances 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 2
- 239000012744 reinforcing agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910021474 group 7 element Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, 구리를 금속배선으로 사용하는 기술에서 소자가 초 미세구조로 되어감에 따라 절연막에 형성된 이중 다마신 패턴 내부로의 구리매립 한계를 극복하기 위하여 이중 다마신 패턴 측벽에 시드층 스페이서를 형성하고, 시드층 스페이서 표면에 화학적 강화제층을 형성한 후 구리전구체를 이용한 MOCVD법으로 선택적 성장에 의해 구리를 성장시켜 구리배선을 형성하므로써 미세한 구조에서도 신뢰성이 우수한 구리배선을 용이하게 형성할 수 있는 반도체 소자의 구리배선 형성방법이 개시된다.
구리배선, 시드층, 화학적 강화제층, 유기금속 화학기상증착, 구리 전구체
Description
도 1a 내지 1f는 본 발명에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위해 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 11 : 제 1 절연막
12 : 제 1 금속층 13 : 층간 절연막
14 : 확산 방지막 15 : 시드층
15a : 시드층 스페이서 16 : 화학적 강화제층
17 : 구리 17a : 구리배선
본 발명은 구리를 이용하여 금속배선을 형성하는 반도체 소자의 구리배선 형 성방법에 관한 것이다.
현재 금속배선 재료로서 알루미늄을 이용하고 있으나, 차세대 반도체 소자의 급격한 고성능화 추세로 인하여 콘택의 크기가 감소하게 되고, 단차(Aspect ratio)가 급격하게 증가하게 되어 알루미늄을 이용한 금속배선은 한계가 있다. 이렇게 반도체 소자의 집적도가 증가하고, 이에 의해 신호전달 속도가 빨라져야함에 따라 전류를 전달하여 주는 금속 배선으로서 기존의 알루미늄 대신 비저항이 약 40% 낮은 구리를 사용하려는 연구가 진행중이다. 구리를 금속 배선으로 사용하기 위한 방법으로 생산비용 측면 및 증착속도 면에서 유리한 전기도금법(Electroplating)을 상용화하는 것이 진행되고있다. 그러나 전기도금법도 초미세구조에서는 매립에 한계가 일어날 것이기 때문에 화학 기상 증착(CVD)법을 이용한 구리증착이 차세대에서는 필연적으로 대두될 것이다. 또한, 구리의 직접적인 식각은 용이하지 않기 때문에 구리 배선이 형성될 부분에 이중 다마신 패턴을 미리 형성한 후 구리를 매립하고 화학적 기계적 연마공정을 실시하므로써 구리배선을 형성하는 방법이 일반적이다.
이러한 이중 다마신 패턴에 구리를 매립하여 구리 배선을 형성하는 방법을 개략적으로 설명하면 다음과 같다.
반도체 소자를 제조하기 위한 다수의 구조가 형성된 반도체 기판 상부에 형성된 층간 절연막의 소정 영역을 패터닝하여 이중 다마신 패턴을 형성한 후 반도체 기판의 표면에 형성된 자연 산화막을 진공상태에서 스퍼터 세정 공정으로 제거한 다. 그리고, 이중 다마신 패턴을 포함한 층간 절연막 표면에 확산 방지막을 형성한다. 이후 이중 다마신 패턴 내부로 구리를 매립하고, 화학적 기계적 연마공정을 실시하여 배선을 위한 이중 다마신 패턴 내부의 구리를 제외한 층간 절연막 표면의 구리 및 확산 방지막을 제거한다.
그러나 상기한 바와 같은 화학적 기상 증착법을 이용한 구리배선 형성방법은 낮은 증착속도 및 높은 생산비용으로 인하여 이의 개발에 어려움이 따르고 있어서 벌크 필링(Bulk filling)에는 한계가 있다.
따라서, 본 발명은 시드층 스페이서를 형성하고 CECVD 공정으로 화학적 강화제를 형성한 후 구리전구체를 이용한 MOCVD 공정으로 구리를 증착하여 구리배선을 형성하므로써 미세한 구조에서도 신뢰성이 우수한 구리배선을 형성할 수 있는 반도체 소자의 구리배선 형성방법이 개시된다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 구리 배선 형성 방법은 반도체 소자를 형성하기 위한 여러 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막의 소정 영역을 패터닝하여 다마신 패턴을 형성하는 단계; 상기 다마신 패턴을 포함한 층간 절연막 상부에 확산 방지막을 형성하는 단계; 상기 확산방지막 상에 시드층을 형성한 후, 전면식각 공정을 실시하여 시드층 스페이서를 형성하는 단계; 상기 시드층 스페이서 측벽에만 화학적 강화제층 을 형성하는 단계; 상기 다마신 패턴이 매립되도록 전체 구조 상부에 구리층을 형성하는 단계; 수소환원 열처리 공정 후 화학적 기계적 연마 공정을 실시하여 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a를 참조하면, 반도체 소자를 제조하기 위한 여러 구조가 형성된 반도체 기판(10) 상에 제 1 절연막(11), 제 1 금속층(12) 및 층간 절연막(13)을 순차적으로 형성한 후, 층간 절연막(13)에 콘택홀 및 트랜치로 이루어진 다마신 패턴을 형성하고 세정 공정을 실시한다. 다마신 패턴의 측벽을 포함한 층간 절연막(13)의 표면에 확산 방지막(14)을 형성한다.
층간 절연막(13)은 저유전상수값을 가지는 절연물질을 이용하여 형성한다. 층간 절연막(13)에 형성된 다마신 패턴은 듀얼 다마신 방식으로 형성된다. 세정 공정은 제 1 금속층(12)이 W 및 Al등의 금속일 경우에는 RF 플라즈마를 이용한다. 제 1 금속층(12)이 Cu일 경우에는 리액티브 세정(reactive cleaning) 방법을 적용하여 실시한다. 확산 방지막(14)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 적어도 어느 하나로 형성한다.
도 1b를 참조하면, 시드층(15)을 확산 방지막(14) 상부에 형성한다.
시드층(15)은 50 내지 500Å의 두께로 Cu, Ti 및 Al 중 어느 하나를 이용하 여 형성한다. 시드층(15)은 상기한 전도체 금속대신에 화학적 강화제(Chemical Enhancer)가 잘 부착될 수 있는 부도체로도 형성할 수 있다.
도 1c를 참조하면, 전면 식각공정으로 시드층(15)이 이중 다마신 패턴의 측벽에만 남도록 식각하여 시드층 스페이서(15a)를 형성한다.
도 1d를 참조하면, 시드층 스페이서(15a)를 포함한 전체구조상에 화학적 강화제층(16)을 형성한다.
화학적 강화제층(16)은 시드층에 선택성이 좋기 때문에 시드층 스페이서(15a)에 집중적으로 생기게 되어 스페이서 형태로 형성된다. 화학적 강화제층(16)은 I(요오드)함유 액체화합물, Hhfac1/2H2O, Hhfac, TMVS 순수(pure) I2, I(요오드) 함유 가스 및 수증기(water vapor)중 어느 하나를 촉매로 이용하여 CECVD(Chemically Enhanced CVD)공정으로 형성한다. 또한 주기율표상의 7족 원소들인 액체상태의 F, Cl, Br, I, Ar, 가스상태의 F, Cl, Br, I, Ar도 촉매로 사용된다. CECVD 공정 시간은 촉매 및 그 화합물을 액체 및 가스 상태의 운송이 가능한 리퀴드 딜리버리 시스템(LDS)이 포함된 유기금속 화학기상증착(MOCVD) 장비에서 1 내지 600초 동안 실시된다. CECVD 공정은 -20 내지 300℃에서 실시되기 때문에 유기금속 화학기상증착(MOCVD) 장비 역시 -20 내지 300℃의 온도에서 공정이 가능해야 한다.
도 1e를 참조하면, 유기금속 화학기상증착법(MOCVD)으로 이중 다마신 패턴내부를 구리(Cu)로 매립한다. 이러한 공정은 도 1d의 공정에서 사용된 요오드등의 화 학적 강화제가 집중되어 있는 부분을 중심으로 구리(Cu)의 증착이 가속화되기 때문에 이중 다마신 패턴 내부가 구리(Cu)로 쉽게 매립된다. 구리의 매립은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열 등의 hfac를 이용한 모든 종류의 구리 전구체를 이용하여 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식의 모든 베이퍼라이져(vaporizer)에 적용이 가능하며 이를 이용한 MOCVD법으로 증착한다. 화학적 강화제를 형성한 후에 구리대신 알루미늄이나 텅스텐으로 매립을 할 수도 있다.
도 1f를 참조하면, MOCVD 공정에 의해 구리매립이 완료된 후, 수소환원 열처리 공정을 실시하고, 화학적 기계적 연마(CMP) 공정을 실시하여 다마신 패턴 내부를 제외한 층간 절연막(13)의 표면에 잔류하는 구리(17) 및 확산 방지막(14)을 제거하여 구리배선(17a)을 형성한다.
상술한 바와 같이 본 발명은 시드층 및 화학적 강화제층을 형성하고 유기금속 화학기상증착법으로 구리를 성장시키므로써 초미세구조의 구조에서도 이중 다마신 패턴 내부로 구리를 매립을 용이하게 하므로써 신뢰성이 높은 구리배선을 형성하여 소자의 성능 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (19)
- 반도체 소자를 형성하기 위한 여러 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막의 소정 영역을 패터닝하여 다마신 패턴을 형성하는 단계;상기 다마신 패턴을 포함한 층간 절연막 상부에 확산 방지막을 형성하는 단계;상기 확산방지막 상에 시드층을 형성한 후, 전면식각 공정을 실시하여 시드층 스페이서를 형성하는 단계;상기 시드층 스페이서 측벽에만 화학적 강화제층을 형성하는 단계;상기 다마신 패턴이 매립되도록 전체 구조 상부에 구리층을 형성하는 단계;수소환원 열처리 공정 후 화학적 기계적 연마 공정을 실시하여 구리배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 다마신 패턴은 이중 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막은 저유전 상수값을 가지는 절연물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 다마신 패턴을 형성한 후 세정 공정을 실시하는 단계를 더 포함하는 것으 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 4 항에 있어서,상기 세정공정은 하부층이 W 및 Al중 어느 하나일 경우에 RF 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 4 항에 있어서,상기 세정공정은 하부층이 구리일 경우에 리액티브 세정 공정을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 확산 방지막은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 시드층은 Cu, Ti 및 Al 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 시드층은 50 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 화학적 강화제층은 1 내지 600초 동안의 CECVD 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 11 항에 있어서,상기 CECVD 공정은 요오드 함유 액체 화합물, Hhfac1/2H2O, Hhfac 및 TMVS중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 11 항에 있어서,상기 CECVD 공정은 pure I2, 요오드 함유 가스 및 water vapor중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 11 항에 있어서,상기 CECVD 공정은 액체상태의 F, Cl, Br, I, Ar, 가스상태의 F, Cl, Br, I, Ar중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 11 항에 있어서,상기 CECVD 공정은 액체상태인 F, Cl, Br, I, Ar와의 화합물 및 가스상태인 F, Cl, Br, I, Ar와의 화합물을 운송하는 리퀴드 딜리버리 시스템이 포함된 유기금속 화학기상증착장비에서 실시되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 11 항에 있어서,상기 CECVD 공정은 -20 내지 300℃에서 실시되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 구리층은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열 중 어느 하나의 전구체를 이용한 MOCVD 방법으로 형성하는 것을 특징으로 하는 반 도체 소자의 구리배선 형성방법.
- 제 17 항에 있어서,상기 MOCVD 공정은 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식중 어느 한 가지의 베이퍼라이저(vaporizer)를 갖는 구리 증착 장비에서 실시되는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 구리 대신에 알루미늄 및 텅스텐중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032922A KR100612542B1 (ko) | 2000-06-15 | 2000-06-15 | 반도체 소자의 구리배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032922A KR100612542B1 (ko) | 2000-06-15 | 2000-06-15 | 반도체 소자의 구리배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010112965A KR20010112965A (ko) | 2001-12-24 |
| KR100612542B1 true KR100612542B1 (ko) | 2006-08-11 |
Family
ID=19671991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000032922A KR100612542B1 (ko) | 2000-06-15 | 2000-06-15 | 반도체 소자의 구리배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100612542B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641068B1 (ko) * | 2005-01-21 | 2006-11-06 | 삼성전자주식회사 | 듀얼 다마신 채널 구조물과 그 제조 방법 |
| KR100895811B1 (ko) * | 2006-08-31 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
-
2000
- 2000-06-15 KR KR1020000032922A patent/KR100612542B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010112965A (ko) | 2001-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407678B1 (ko) | 반도체 소자의 구리 금속배선 형성 방법 | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| US6372633B1 (en) | Method and apparatus for forming metal interconnects | |
| KR100407680B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6110828A (en) | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization | |
| KR100404941B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100403454B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100383759B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| KR100407679B1 (ko) | 반도체 소자의 구리 금속 배선 형성방법 | |
| KR100612542B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100671610B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6475913B1 (en) | Method for forming damascene type of metal wires in semiconductor devices | |
| KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR100398038B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100612543B1 (ko) | 반도체 소자의 구리 금속배선 형성 방법 | |
| KR100743770B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| KR100612548B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20010113318A (ko) | 반도체 소자의 구리 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |