KR100400769B1 - 반도체 소자의 확산 방지막 형성 방법 - Google Patents
반도체 소자의 확산 방지막 형성 방법 Download PDFInfo
- Publication number
- KR100400769B1 KR100400769B1 KR10-2000-0085726A KR20000085726A KR100400769B1 KR 100400769 B1 KR100400769 B1 KR 100400769B1 KR 20000085726 A KR20000085726 A KR 20000085726A KR 100400769 B1 KR100400769 B1 KR 100400769B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- diffusion barrier
- cobalt silicide
- cobalt
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000004888 barrier function Effects 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 34
- 239000010941 cobalt Substances 0.000 claims abstract description 28
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000008859 change Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- -1 cobalt Cobalt nitride Chemical class 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000009257 reactivity Effects 0.000 abstract description 4
- 239000010937 tungsten Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- CCEKAJIANROZEO-UHFFFAOYSA-N sulfluramid Chemical group CCNS(=O)(=O)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F CCEKAJIANROZEO-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 플러그 형성 공정시에 일어나는 반응성을 최소화하여 공정 마진을 충분히 확보하고 공정을 단순화 할 수 있도록한 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 반도체 기판상에 절연층을 형성하고 선택적으로 패터닝하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함하는 전면에 코발트실리사이드 형성하는 단계;상기 코발트실리사이드를 열공정으로 하부의 기판과 반응이 없는 상태로 상변이 코발트실리사이드를 형성함과 동시에 상기 상변이 코발트실리사이드상에 코발트 나이트라이드가 형성되도록 하는 것이다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 플러그 형성 공정시에 일어나는 반응성을 최소화하여 공정 마진을 충분히 확보하고 공정을 단순화 할 수 있도록한 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.
현재 반도체 소자의 내부 배선층(inter connection layer)은 소자의 고집적화에 따라서 확산방지막 Ti/TiN 증착후 텅스텐 플러그 공정을 많이 이용하고 있다.
그에 따라 텅스텐 증착공정시에 그 하부의 금속 확산 방지막의 불균일한 증착 또는 그 박막이 얇을 경우 이후 텅스텐 증착 공정에서 사용하는 WF6가스와 하부 타이타늄과의 강한 반응성으로 인하여 볼캐이노 발생의 원인이 되기도 한다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 메모리 장치에서 채택하는 확산 방지막에 대하여 설명하면 다음과 같다.
도 1은 종래 기술의 텅스텐 볼케이노 발생 영역을 나타낸 사진이다.
종래 기술에서는 절연층을 증착한후에 콘택홀 형성 공정을 진행하고, 콘택홀을 포함하는 표면에 금속 확산 방지막으로 Ti/TiN을 증착한다.
그리고 상기 콘택홀내에 텅스텐을 증착 매립하여 플러그를 형성한다.
이와 같은 증착 공정에서 금속 확산방지막으로 사용하는 티타늄과 타타늄나이트라이드는 각각의 역할이 틀리다.
하부의 티타늄은 실리콘과의 반응을 통하여 콘택 저항을 낮추기 위한 목적으로 사용하며 상부의 티타늄나이트라이드는 후속 텅스텐 증착 공정에서 사용되는 WF6가스와 그 아래쪽 티타늄과의 반응을 억제하기 위하여 사용된다.
티타늄과 WF6가스의 반응으로 인하여 도 1에서와 같이 반도체 소자의 콘택홀 저항에 치명적인 볼캐이노 발생으로 소자의 신뢰성을 떨어뜨리게 된다.
이처럼 현재의 공정에서 티타늄나이트라이드 박막의 균일한 증착과 적정 두께의 증착이 점점 어려워짐에 따라서 소자의 집적도가 높아질수록 증착 장비의 개선내지는 교체가 필요하게 되었다.
이와 같은 종래 기술의 반도체 소자의 금속 확산 방지막은 다음과 같은 문제가 있다.
확산 방지막으로 사용하는 티타늄 나이트라이드의 균일한 두께의 증착이 어렵고, 티타늄과 WF6가스의 반응으로 인한 볼캐이노 현상을 완전하게 억제하지 못하여 소자의 적정한 콘택 저항의 확보가 어렵다.
본 발명은 이와 같은 종래 기술의 확산 방지막의 문제를 해결하기 위한 것으로, 본 발명은 반도체 소자에 관한 것으로, 특히 플러그 형성 공정시에 일어나는 반응성을 최소화하여 공정 마진을 충분히 확보하고 공정을 단순화 할 수 있도록한 반도체 소자의 확산 방지막 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술의 텅스텐 볼케이노 발생 영역을 나타낸 사진
도 2는 확산 방지막 형성 물질에 따른 물성 비교 그래프
도 3a내지 도 3c는 본 발명에 따른 확산 방지막 형성 공정을 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31. 반도체 기판 32. 절연층
33. 콘택홀 34. 코발트 실리사이드
34a. 상변이 코발트 실리사이드 35. 코발트 나이트라이드
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법은 반도체 기판상에 절연층을 형성하고 선택적으로 패터닝하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함하는 전면에 코발트실리사이드 형성하는 단계;상기 코발트실리사이드를 열공정으로 하부의 기판과 반응이 없는 상태로 상변이 코발트실리사이드를 형성함과 동시에 상기 상변이 코발트실리사이드상에 코발트 나이트라이드가 형성되도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 확산 방지막형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2는 확산 방지막 형성 물질에 따른 물성 비교 그래프이고, 도 3a내지 도 3c는 본 발명에 따른 확산 방지막 형성 공정을 위한 공정 단면도이다.
본 발명은 금속 확산방지막으로 사용되던 물질을 달리하여 텅스텐 증착 공정에서의 볼캐이노의 발생을 원천적으로 막을 수 있고 또한 코발트실리사이드를 직접 증착함에 따라서 하부 실리콘서브의 손실없이 반도체 소자에서 원하는 콘택 저항을 얻을 수 있어서 반도체소자의 수율 및 신뢰를 높일 수 있도록한 것이다.
즉, 타이타늄계열의 확산방지막 대신 그에 준하는 저항을 갖는 코발트실리사이드를 이용하는 확산 방지막을 제안한다.
타이타늄 계열과 코발트 계열의 실리사이드의 물성 비교는 도 2에서와 같다.
먼저, 도 3a에서와 같이, 반도체 기판(31)상에 절연층(32)을 형성하고 선택적으로 패터닝하여 콘택홀(33)을 형성한다.
그리고 도 3b에서와 같이, 자연 산화막을 제거하는 클리닝 공정을 진행한후 금속확산방지막 역할을 수행하는 코발트실리사이드(34)를 물리적 기상 증착 방법으로 300~1000Å 두께로 증착한다.
여기서, 증착 온도는 0~400℃이다.
이어, 도 3c에서와 같이, 코발트실리사이드(34)는 약 600℃ 이상의 열공정을 거쳐서 하부의 실리콘 서브와의 반응이 거의 없는 상태로 다시 재반응을 하여 비저항이 낮은 상변이 코발트실리사이드(CoSi2)(34a)를 형성한다.
여기서, 상변이 코발트실리사이드(CoSi2)(34a)는 오믹 콘택층으로 작용한다.
그리고 상기 상변이 코발트실리사이드(CoSi2)(34a)상에는 상기 열공정에 의해 코발트 나이트라이드(35)가 형성된다.
열공정은 N2분위기의 RTP(Rapid Thermal Process) 또는 어닐링 공정으로 진행하고 RTP 온도는 550~850℃, 어닐링 온도는 450~700℃로 진행한다.
그리고 상변이 코발트실리사이드(34a)와 코발트나이트라이드(35)의 생성비율이 1:1~5 정도가 된다.
이러한 코발트실리사이드는 티타늄실리사이드 형성과 비교하여 도 2에서와 같이, 거의 비슷한 비저항을 갖고 또한 베리어 크기(barrier height)도 거의 비슷하게 된다.
따라서, 이미 적용되고 있는 소자에서의 공정들 특히 이온주입 공정에 대해 특별한 변화를 요구하지 않는다.
이러한 코발트실리사이드를 물리적 기상 증착 방법으로 직접 증착후 열공정으로 재반응을 시키는 경우의 가장 큰 장점은 역시 서브 실리콘의 손실이 거의 없어서 콘택홀 형성시의 식각공정에의 마진을 높일 수 있다는 것이다.
그리고 후속 텅스텐 증착 공정에서의 볼케이노의 사고 가능성을 거의 없앨 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법은 다음과같은 효과가 있다.
타이타늄/타이타늄나이트라이드 증착후 열공정을 거치는 공정을 증착 공정 그리고 열공정의 2단계로 공정수를 줄일 수 있고 또한 공정의 안정성을 확보할 수 있음으로 인하여 현재의 공정보다 훨씬 큰 공정 마진을 갖는다.
또한 텅스텐 볼케이노를 완벽하게 막을 수 있다는 장점을 갖는다.
그리고 새로운 장비의 추가 없이 타켓만을 바꿔서 그 장비를 그대로 활용할 수 있어서 특별한 투자비용이 필요하지 않아 경제적인 측면에서 유리하다.
Claims (4)
- 반도체 기판상에 절연층을 형성하고 선택적으로 패터닝하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함하는 전면에 코발트실리사이드 형성하는 단계;상기 코발트실리사이드의 재반응 온도보다 높은 온도에서 열공정을 진행하여 하부의 기판과 반응이 없는 상태에서 상변이 코발트실리사이드를 형성함과 동시에 상기 상변이 코발트실리사이드상에 코발트 나이트라이드가 형성되도록 하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 코발트실리사이드를 물리적 기상 증착 방법으로 0 ~ 400℃의 온도로 300~1000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 열공정을 N2분위기의 RTP(Rapid Thermal Process) 또는 어닐링 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 3 항에 있어서, RTP 온도는 550~850℃, 어닐링 온도는 450~700℃로 진행하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085726A KR100400769B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085726A KR100400769B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056377A KR20020056377A (ko) | 2002-07-10 |
| KR100400769B1 true KR100400769B1 (ko) | 2003-10-08 |
Family
ID=27688874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0085726A KR100400769B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100400769B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970072318A (ko) * | 1996-04-24 | 1997-11-07 | 김광호 | 반도체 장치의 배선 형성방법 |
| JPH11330002A (ja) * | 1998-05-13 | 1999-11-30 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US5998873A (en) * | 1998-12-16 | 1999-12-07 | National Semiconductor Corporation | Low contact resistance and low junction leakage metal interconnect contact structure |
| KR20000027706A (ko) * | 1998-10-29 | 2000-05-15 | 김규현 | 콘택 식각후 손실된 실리사이드 보상 방법 |
| KR20000045861A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 반도체소자의 비트라인 형성방법 |
| KR20000061705A (ko) * | 1999-03-30 | 2000-10-25 | 김영환 | 반도체장치의 제조방법 |
-
2000
- 2000-12-29 KR KR10-2000-0085726A patent/KR100400769B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970072318A (ko) * | 1996-04-24 | 1997-11-07 | 김광호 | 반도체 장치의 배선 형성방법 |
| JPH11330002A (ja) * | 1998-05-13 | 1999-11-30 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR20000027706A (ko) * | 1998-10-29 | 2000-05-15 | 김규현 | 콘택 식각후 손실된 실리사이드 보상 방법 |
| US5998873A (en) * | 1998-12-16 | 1999-12-07 | National Semiconductor Corporation | Low contact resistance and low junction leakage metal interconnect contact structure |
| KR20000045861A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 반도체소자의 비트라인 형성방법 |
| KR20000061705A (ko) * | 1999-03-30 | 2000-10-25 | 김영환 | 반도체장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056377A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| JPH05102078A (ja) | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 | |
| KR100407684B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100459717B1 (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| US6100191A (en) | Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits | |
| KR100564617B1 (ko) | 금속 샐리사이드막의 형성방법 및 그 방법을 사용한반도체 장치의 제조방법 | |
| KR100400769B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100564417B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100695483B1 (ko) | 반도체소자의 메탈콘택 형성 방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR100338114B1 (ko) | 반도체소자의금속층형성방법 | |
| KR20000041873A (ko) | 금속배선 형성방법 | |
| KR19990006108A (ko) | 베리어 금속 증착 방법 | |
| KR100358058B1 (ko) | 반도체 소자의 베리어 메탈층 형성방법 | |
| JPH0562933A (ja) | 半導体装置の製造方法 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100379522B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100529382B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |