JP2542617B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2542617B2 JP2542617B2 JP62104520A JP10452087A JP2542617B2 JP 2542617 B2 JP2542617 B2 JP 2542617B2 JP 62104520 A JP62104520 A JP 62104520A JP 10452087 A JP10452087 A JP 10452087A JP 2542617 B2 JP2542617 B2 JP 2542617B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- semiconductor device
- manufacturing
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に配線
層接続の改良をはかった半導体装置の製造方法に関す
る。
層接続の改良をはかった半導体装置の製造方法に関す
る。
（従来の技術） 近年、Si基板上に形成した絶縁膜に設けた開口部に対
する電極配線の形成方法として、Alを主成分とする材料
のスパッタ法等に代り、水素（H2）と６弗化タングステ
ン（WF6）ガスを用いた化学気相成長法（CVD法）により
Ｗ膜を形成する方法が提案されている。この方法では、
基板表面での反応速度が堆積速度を律速する支配的要因
となるため、従来のスパッタ法等に比べて大幅な段差被
覆率の向上が実現される。
する電極配線の形成方法として、Alを主成分とする材料
のスパッタ法等に代り、水素（H2）と６弗化タングステ
ン（WF6）ガスを用いた化学気相成長法（CVD法）により
Ｗ膜を形成する方法が提案されている。この方法では、
基板表面での反応速度が堆積速度を律速する支配的要因
となるため、従来のスパッタ法等に比べて大幅な段差被
覆率の向上が実現される。
しかしながら、Ｗ膜と下地酸化膜（SiO2膜）とは密着
性が弱く、Ｗ膜とSi基板との間の応力に耐えられずＷ膜
の剥離が頻繁に起こる。そのため、Ｗ膜の表面形状は平
坦性を失い、その後のパターン加工を困難にする。ま
た、剥がれが起こらないようにＷ膜を薄膜化すると、開
口部の中心部は凹部となるので、上層に絶縁膜を被着し
てその開口部の真上に第２の開口部を形成する場合、局
所的に絶縁膜厚が異なってしまう。このため、均一なエ
ッチングが困難であり、接続部が接触不良となる虞れが
あった。
性が弱く、Ｗ膜とSi基板との間の応力に耐えられずＷ膜
の剥離が頻繁に起こる。そのため、Ｗ膜の表面形状は平
坦性を失い、その後のパターン加工を困難にする。ま
た、剥がれが起こらないようにＷ膜を薄膜化すると、開
口部の中心部は凹部となるので、上層に絶縁膜を被着し
てその開口部の真上に第２の開口部を形成する場合、局
所的に絶縁膜厚が異なってしまう。このため、均一なエ
ッチングが困難であり、接続部が接触不良となる虞れが
あった。
この問題を解決する方法として最近、Ｗ膜とSi基板と
の間に密着性の良好な金属層を設ける方法が提案されて
いる。特に、下層との密着性が良好でそれ自身電気的抵
抗率が100μΩcm以下となり、また上層に堆積したＷ膜
と下層に位置するSi基板との反応を高温（700℃以上）
でも阻止し得る物質として、Ti,Zr,Hf,Nb,Ta,Mo,W等の
窒化物が有効である。
の間に密着性の良好な金属層を設ける方法が提案されて
いる。特に、下層との密着性が良好でそれ自身電気的抵
抗率が100μΩcm以下となり、また上層に堆積したＷ膜
と下層に位置するSi基板との反応を高温（700℃以上）
でも阻止し得る物質として、Ti,Zr,Hf,Nb,Ta,Mo,W等の
窒化物が有効である。
ところが、これらの金属窒化物層上にＷ膜をCVD法で
堆積させる際に、従来通りのWF6の水素還元法を用いる
と、Ｗ膜の成長速度が極めて遅いか、堆積しないことが
判明した。即ち、WF6の水素還元法を用いたCVD法では、
Al,W,Si上には制御性良く所望の膜厚のＷ膜を形成し得
るが、同じ導電性物質である金属窒化物上では極めて不
安定なＷ膜成長が観察された。スパッタ法では金属窒化
物層上にも問題なく金属膜の形成できるが、この場合は
先に述べたように段差被覆性の点で問題がある。このた
め、金属窒化物層上にCVD法で金属膜を再現性良く形成
する技術が要望される。
堆積させる際に、従来通りのWF6の水素還元法を用いる
と、Ｗ膜の成長速度が極めて遅いか、堆積しないことが
判明した。即ち、WF6の水素還元法を用いたCVD法では、
Al,W,Si上には制御性良く所望の膜厚のＷ膜を形成し得
るが、同じ導電性物質である金属窒化物上では極めて不
安定なＷ膜成長が観察された。スパッタ法では金属窒化
物層上にも問題なく金属膜の形成できるが、この場合は
先に述べたように段差被覆性の点で問題がある。このた
め、金属窒化物層上にCVD法で金属膜を再現性良く形成
する技術が要望される。
一方、高融点金属窒化物は、金属間化合物より化合物
形成で生じる自由エネルギー低下が大きく且つ導電性を
有することから、反応障壁として有効であり、これまで
にTin,ZrN,HfN等が応用されている。通常、これらの金
属窒化物とSiとの接触抵抗が高いため、その間にシリサ
イドを予め介在させるか、または金属層を介在させ熱処
理によって金属硅化物を形成している。ところが、高融
点金属の１つであるＷを用いてW/TiN/TiSi2/Si構造を実
現すると、900℃を越える熱処理によってSi原子の外方
拡散が顕著となり、Ｗの硅化物化速度が極めて大きくな
ってしまう。また、Al/TiN/TiSi2/Si構造においてもTiN
の表面層を若干酸化する等の熱処理を行わないと、450
℃程度でAlがTiNを突き抜けてSi基板に侵入していくた
め、Si層で接合破壊等が起り易くなってしまう。
形成で生じる自由エネルギー低下が大きく且つ導電性を
有することから、反応障壁として有効であり、これまで
にTin,ZrN,HfN等が応用されている。通常、これらの金
属窒化物とSiとの接触抵抗が高いため、その間にシリサ
イドを予め介在させるか、または金属層を介在させ熱処
理によって金属硅化物を形成している。ところが、高融
点金属の１つであるＷを用いてW/TiN/TiSi2/Si構造を実
現すると、900℃を越える熱処理によってSi原子の外方
拡散が顕著となり、Ｗの硅化物化速度が極めて大きくな
ってしまう。また、Al/TiN/TiSi2/Si構造においてもTiN
の表面層を若干酸化する等の熱処理を行わないと、450
℃程度でAlがTiNを突き抜けてSi基板に侵入していくた
め、Si層で接合破壊等が起り易くなってしまう。
（発明が解決しようとする問題点） このように従来、半導体若しくはその上に形成した絶
縁膜或いは金属膜上に形成した金属窒化物層上に所望厚
みの金属膜をCVD法で形成する方法においては、再現性
良く所望の厚みの金属膜を短時間で形成することは困難
であった。また、反応障壁としての金属窒化物層を用い
ても、金属とSiとの反応を確実に防止することは困難で
あった。
縁膜或いは金属膜上に形成した金属窒化物層上に所望厚
みの金属膜をCVD法で形成する方法においては、再現性
良く所望の厚みの金属膜を短時間で形成することは困難
であった。また、反応障壁としての金属窒化物層を用い
ても、金属とSiとの反応を確実に防止することは困難で
あった。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、金属窒化物層上にCVD法で金属膜を
再現性良く且つ短時間に堆積することができ、スループ
ットの向上をはかり得る半導体装置の製造方法を提供す
ることにある。
的とするところは、金属窒化物層上にCVD法で金属膜を
再現性良く且つ短時間に堆積することができ、スループ
ットの向上をはかり得る半導体装置の製造方法を提供す
ることにある。
また、本発明の他の目的は、金属とSiとの反応を確実
に防止することができ、信頼性の高い金属/Siコンタク
トを実現し得る半導体装置の製造方法を提供することに
ある。
に防止することができ、信頼性の高い金属/Siコンタク
トを実現し得る半導体装置の製造方法を提供することに
ある。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、CVD法で用いるガスを選択すること
により、金属窒化物層上への金属膜の成長を容易にした
ことにある。さらに、金属窒化物層の窒素を過剰として
反応障壁効果を高めることにある。
により、金属窒化物層上への金属膜の成長を容易にした
ことにある。さらに、金属窒化物層の窒素を過剰として
反応障壁効果を高めることにある。
即ち本発明は、半導体基板上に金属窒化物層を介して
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、金属ハロゲン化合物ガスと硅素−水素化合物ガス
を含有する水素ガスとの混合ガスを用いた化学気相成長
法によって、前記金属膜を前記金属窒化物層上に堆積す
るようにした方法である。
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、金属ハロゲン化合物ガスと硅素−水素化合物ガス
を含有する水素ガスとの混合ガスを用いた化学気相成長
法によって、前記金属膜を前記金属窒化物層上に堆積す
るようにした方法である。
また本発明は、半導体基板上に金属窒化物層を介して
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、前記金属窒化物層をその初期平均組成が該金属窒
化物の金属−窒素間で形成される最も窒素成分の多い金
属窒化物よりも窒素成分が過剰となるように形成する方
法である。
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、前記金属窒化物層をその初期平均組成が該金属窒
化物の金属−窒素間で形成される最も窒素成分の多い金
属窒化物よりも窒素成分が過剰となるように形成する方
法である。
（作用） 本発明によれば、半導体基板上に金属窒化物層を介し
てCVD法により金属膜を形成することにより、半導体基
板上に密着性が良好で段差被覆性及び電気伝導性共に良
好な配線層を形成することが可能となる。さらに、金属
膜形成のためのCVD法において、水素中に硅素−水素化
合物ガスを含有せしめたことにより、金属窒化物上に多
数の核形成場所が生じることになり、これにより所望の
膜厚の金属膜を短時間で再現性良く形成することが可能
となる。
てCVD法により金属膜を形成することにより、半導体基
板上に密着性が良好で段差被覆性及び電気伝導性共に良
好な配線層を形成することが可能となる。さらに、金属
膜形成のためのCVD法において、水素中に硅素−水素化
合物ガスを含有せしめたことにより、金属窒化物上に多
数の核形成場所が生じることになり、これにより所望の
膜厚の金属膜を短時間で再現性良く形成することが可能
となる。
また、金属窒化物層の窒素を過剰とすることにより、
窒化物粒界に窒素を析出させ、該窒化物層における未反
応の金属の残留を防止でき、金属との界面及び窒化物内
部での粒界における金属或いはSiの拡散を抑制し、金属
/Si構造の熱的安定性をより高温まで保持することがで
きる。このため、良好なコンタクト特性及び良好なPN接
合特性を得ることが可能となる。従って、低抵抗配線を
信頼性良く形成することができ、半導体装置の高密度化
及び高集積化をはかることも可能となる。
窒化物粒界に窒素を析出させ、該窒化物層における未反
応の金属の残留を防止でき、金属との界面及び窒化物内
部での粒界における金属或いはSiの拡散を抑制し、金属
/Si構造の熱的安定性をより高温まで保持することがで
きる。このため、良好なコンタクト特性及び良好なPN接
合特性を得ることが可能となる。従って、低抵抗配線を
信頼性良く形成することができ、半導体装置の高密度化
及び高集積化をはかることも可能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の第１の実施例方法に係わる半導体装
置の製造工程を示す断面図である。まず、第１図（ａ）
に示す如く、比抵抗６Ωcmのｐ型（100）Si基板11上にL
P−CVD法により400℃でSiH4とN2Oとの混合ガスを用い
て、0.8μｍのSiO2膜12を形成し、続いて500ÅのTiN膜
（金属窒化物層）13を形成する。TiN膜13は200℃の基板
温度にて、TiのターゲットをN2とAr（50％ずつ）の混合
ガス中で圧力を5m Torrと設定し、スパッタ法により形
成した。
置の製造工程を示す断面図である。まず、第１図（ａ）
に示す如く、比抵抗６Ωcmのｐ型（100）Si基板11上にL
P−CVD法により400℃でSiH4とN2Oとの混合ガスを用い
て、0.8μｍのSiO2膜12を形成し、続いて500ÅのTiN膜
（金属窒化物層）13を形成する。TiN膜13は200℃の基板
温度にて、TiのターゲットをN2とAr（50％ずつ）の混合
ガス中で圧力を5m Torrと設定し、スパッタ法により形
成した。
次いで、LP−CVD法により水素（H2），モノシラン（S
iH4）及び６弗化タングステン（WF6）の混合ガスを用
い、H2を0.173Torr,SiH4を0.013Torr,WF6を0.065Torrの
各分圧に保持し、380℃の基板温度で、第１図（ｂ）に
示す如くTiN膜13上にＷ膜（金属膜）14を0.2μｍ形成す
る。このとき、堆積時間は２分40秒であった。その後、
第１図（ｃ）に示す如く、通常のリソグラフィと反応性
イオンエッチング（RIE）を用いて、配線パターンを加
工する。
iH4）及び６弗化タングステン（WF6）の混合ガスを用
い、H2を0.173Torr,SiH4を0.013Torr,WF6を0.065Torrの
各分圧に保持し、380℃の基板温度で、第１図（ｂ）に
示す如くTiN膜13上にＷ膜（金属膜）14を0.2μｍ形成す
る。このとき、堆積時間は２分40秒であった。その後、
第１図（ｃ）に示す如く、通常のリソグラフィと反応性
イオンエッチング（RIE）を用いて、配線パターンを加
工する。
なお、上記CVD法の実施に際しては、第２図に示す如
きコールドウォール型CVD装置を用い、反応炉21内に収
容されるサセプタ22に複数の基板23を配置し、ヒータ24
により基板を加熱すると共に、反応炉21内に所定のガス
を導入してＷ膜やSiO2膜等の成長を行った。
きコールドウォール型CVD装置を用い、反応炉21内に収
容されるサセプタ22に複数の基板23を配置し、ヒータ24
により基板を加熱すると共に、反応炉21内に所定のガス
を導入してＷ膜やSiO2膜等の成長を行った。
ここで、Ｗ膜を成長する際に用いたSiH4の添加量は0.
013Torrであったが、このときにＷ膜中に含まれるSiの
量はSIMS分析により1.3〜1.8％程度であった。また、Si
H4の添加量に対してＷ膜の成長速度をプロットすると、
第３図のようになる。SiH4添加なしの場合０〜48Å/min
であり、0.013TorrのSiH4分圧では750Å/min、0.026Tor
rでは1400Å/minとなり、成長速度の安定性は飛躍的に
向上した。また、下地がＷの場合はSiH4の添加なしで
も、200Å/minと安定した成長速度であった。
013Torrであったが、このときにＷ膜中に含まれるSiの
量はSIMS分析により1.3〜1.8％程度であった。また、Si
H4の添加量に対してＷ膜の成長速度をプロットすると、
第３図のようになる。SiH4添加なしの場合０〜48Å/min
であり、0.013TorrのSiH4分圧では750Å/min、0.026Tor
rでは1400Å/minとなり、成長速度の安定性は飛躍的に
向上した。また、下地がＷの場合はSiH4の添加なしで
も、200Å/minと安定した成長速度であった。
かくして本実施例方法によれば、Ｗ膜の形成の際にCV
D法で用いるガスとして、WF6とH2との混合ガスにSiH4を
添加することにより、つまりキャリアガスとしてのH2に
SiH4を添加することにより、TiN膜13上に十分速い速度
で再現性良くＷ膜14を成長することができる。ここで、
TiN膜13は下地SiO2膜12との密着性が良く、さらにTiN膜
13とＷ膜14との密着性は極めて良好である。従って、Si
O2膜12上に密着性良くＷ膜14を形成することができ、配
線パターンの形成に極めて有効である。また、従来工程
を大幅に変えることなく、ガスの種類を選択するのみの
で簡易に実現し得る等の利点もある。
D法で用いるガスとして、WF6とH2との混合ガスにSiH4を
添加することにより、つまりキャリアガスとしてのH2に
SiH4を添加することにより、TiN膜13上に十分速い速度
で再現性良くＷ膜14を成長することができる。ここで、
TiN膜13は下地SiO2膜12との密着性が良く、さらにTiN膜
13とＷ膜14との密着性は極めて良好である。従って、Si
O2膜12上に密着性良くＷ膜14を形成することができ、配
線パターンの形成に極めて有効である。また、従来工程
を大幅に変えることなく、ガスの種類を選択するのみの
で簡易に実現し得る等の利点もある。
第４図は本発明の第２の実施例方法を説明するための
工程断面図である。この実施例は深い開口部を有する下
地の上に開口部の穴埋めも兼ねた平坦化配線を形成する
例である。
工程断面図である。この実施例は深い開口部を有する下
地の上に開口部の穴埋めも兼ねた平坦化配線を形成する
例である。
まず、第４図（ａ）に示す如く、比抵抗６Ωcmのｐ型
（100）Si基板41の表面にヒ素（As）ドープによるn+層4
2を形成し、この上に約1.3μｍのSiO2膜43をLP−CVD法
で形成する。続いて、RIEによりSiO2膜43の所望の位置
に直径0.5μｍの開口部44を設ける。
（100）Si基板41の表面にヒ素（As）ドープによるn+層4
2を形成し、この上に約1.3μｍのSiO2膜43をLP−CVD法
で形成する。続いて、RIEによりSiO2膜43の所望の位置
に直径0.5μｍの開口部44を設ける。
次いで、650℃のLP−CVD法により分圧0.1TorrでH
2を，分圧0.05TorrでTiCl4を，分圧0.06TorrでNH3を導
入し、第４図（ｂ）に示す如く全面に約500ÅのTiN膜
（金属窒化物層）45を被着する。続いて、基板温度を40
0℃とし、分圧0.173TorrでH2を，分圧0.013TorrでSiH4
を，分圧0.065TorrでWF6を導入し、TiN膜45上に約300Å
のＷ膜（金属膜）46を堆積する。
2を，分圧0.05TorrでTiCl4を，分圧0.06TorrでNH3を導
入し、第４図（ｂ）に示す如く全面に約500ÅのTiN膜
（金属窒化物層）45を被着する。続いて、基板温度を40
0℃とし、分圧0.173TorrでH2を，分圧0.013TorrでSiH4
を，分圧0.065TorrでWF6を導入し、TiN膜45上に約300Å
のＷ膜（金属膜）46を堆積する。
次いで、分圧0.272TorrのH2と分圧0.03TorrのWF6を導
入して、第４図（ｃ）に示す如く約2000ÅのＷ膜47を堆
積する。このとき、Ｗ膜47は下地がＷ膜46であることか
ら、SiH4の添加なしで再現性良く形成される。次いで、
第４図（ｄ）に示す如く、RIE等によりＷ膜47,46及びTi
N膜45を選択エッチングして配線パターンを形成する。
入して、第４図（ｃ）に示す如く約2000ÅのＷ膜47を堆
積する。このとき、Ｗ膜47は下地がＷ膜46であることか
ら、SiH4の添加なしで再現性良く形成される。次いで、
第４図（ｄ）に示す如く、RIE等によりＷ膜47,46及びTi
N膜45を選択エッチングして配線パターンを形成する。
このように本実施例方法では、TiN上に最初SiH3を含
むH2とWF6を導入し、SiH4還元でＷ膜を成長させたの
ち、H2とWF6のみのH2還元でＷ膜を成長させている。２
段階成長としているのは、SiH4還元では成長速度が大き
いため、アスペクト比2.6の開口部では反応ガスの濃度
が不足して、開口部内の成長速度が平坦部より遅くなる
ため、より段差被覆性の優れたH2還元で補っている。即
ち、SiH4還元でTiN表面上でのＷ膜の安定な成長をさせ
てから、H2還元でＷ膜を厚膜化させている。H2還元を用
いた場合、TiN上に直接用いると、その表面状態により
０〜48Å/minと云う成長速度になるが、TiN上にＷ膜が
形成されていれば150Å/minと云う安定した成長速度が
得られる。従って、アスペクト比の大きな開口部44内に
Ｗ膜46,47を段差被覆性良く埋込むことができ、配線層
の形成に極めて有効である。
むH2とWF6を導入し、SiH4還元でＷ膜を成長させたの
ち、H2とWF6のみのH2還元でＷ膜を成長させている。２
段階成長としているのは、SiH4還元では成長速度が大き
いため、アスペクト比2.6の開口部では反応ガスの濃度
が不足して、開口部内の成長速度が平坦部より遅くなる
ため、より段差被覆性の優れたH2還元で補っている。即
ち、SiH4還元でTiN表面上でのＷ膜の安定な成長をさせ
てから、H2還元でＷ膜を厚膜化させている。H2還元を用
いた場合、TiN上に直接用いると、その表面状態により
０〜48Å/minと云う成長速度になるが、TiN上にＷ膜が
形成されていれば150Å/minと云う安定した成長速度が
得られる。従って、アスペクト比の大きな開口部44内に
Ｗ膜46,47を段差被覆性良く埋込むことができ、配線層
の形成に極めて有効である。
第５図は本発明の第３の実施例方法を説明するための
工程断面図である。この実施例は、開口部の導体膜埋込
みに選択CVD法を用いた例である。
工程断面図である。この実施例は、開口部の導体膜埋込
みに選択CVD法を用いた例である。
まず、第５図（ａ）に示す如く、比抵抗６Ωcmのｐ型
（100）Si基板51の表面にAsドープによるn+層52を形成
し、その上にスパッタ法でTiN膜を堆積し、700℃のNH3
雰囲気中で加熱して300ÅのTiSi2膜53及び1000ÅのTiN
膜（金属窒化物層）54を形成する。続いて、TiN膜54上
に厚さ1.3μｍの絶縁膜55を形成する。この絶縁膜55
は、0.8μｍの常圧CVD法で形成したSiO2膜に0.5μｍのB
PSG膜を積層させた２層からなっている。続いて、絶縁
膜55に口径0.5μｍの開口部56を形成する。
（100）Si基板51の表面にAsドープによるn+層52を形成
し、その上にスパッタ法でTiN膜を堆積し、700℃のNH3
雰囲気中で加熱して300ÅのTiSi2膜53及び1000ÅのTiN
膜（金属窒化物層）54を形成する。続いて、TiN膜54上
に厚さ1.3μｍの絶縁膜55を形成する。この絶縁膜55
は、0.8μｍの常圧CVD法で形成したSiO2膜に0.5μｍのB
PSG膜を積層させた２層からなっている。続いて、絶縁
膜55に口径0.5μｍの開口部56を形成する。
次いで、400℃の基板温度で、分圧0.173TorrのH2と0.
013TorrのSiH4及び0.065TorrのWF6を導入したCVD反応炉
内にて５分間の堆積を行うことにより、第５図（ｂ）に
示す如くＷ膜（金属膜）57を開口部56内に選択的に形成
する。なお、このとき、平坦部の絶縁膜上にはＷ膜が成
長しないのと、底からの成長のため段差被覆性は問題と
ならない。
013TorrのSiH4及び0.065TorrのWF6を導入したCVD反応炉
内にて５分間の堆積を行うことにより、第５図（ｂ）に
示す如くＷ膜（金属膜）57を開口部56内に選択的に形成
する。なお、このとき、平坦部の絶縁膜上にはＷ膜が成
長しないのと、底からの成長のため段差被覆性は問題と
ならない。
第６図は本発明の第４の実施例方法を説明するための
工程断面図である。この実施例は、金属膜とSi基板との
反応を確実に防止するために、これらの間の金属窒化膜
を窒素過剰としたものである。
工程断面図である。この実施例は、金属膜とSi基板との
反応を確実に防止するために、これらの間の金属窒化膜
を窒素過剰としたものである。
まず、第６図（ａ）に示す如く、比抵抗４〜６Ωcmの
ｐ型（100）Si基板61に約6000Åの素子分離用酸化膜62
を形成する。続いて、素子形成領域の一部にAsを50KeV
で２×1015cm-2イオン注入し、950℃,60分の熱処理を行
い、n+型拡散層63を形成した。次いで、第６図（ｂ）に
示す如く、LP−CVD法で全面に約0.3μｍのSiO2膜64を形
成し、約7000〜8000Åの寸法のコンタクトホール64を開
口した。また、コンタクト部に再度Asを30KeVで１×10
15cm-2イオン注入し、1000℃で15秒の熱処理を行い、n+
層63′を形成した。
ｐ型（100）Si基板61に約6000Åの素子分離用酸化膜62
を形成する。続いて、素子形成領域の一部にAsを50KeV
で２×1015cm-2イオン注入し、950℃,60分の熱処理を行
い、n+型拡散層63を形成した。次いで、第６図（ｂ）に
示す如く、LP−CVD法で全面に約0.3μｍのSiO2膜64を形
成し、約7000〜8000Åの寸法のコンタクトホール64を開
口した。また、コンタクト部に再度Asを30KeVで１×10
15cm-2イオン注入し、1000℃で15秒の熱処理を行い、n+
層63′を形成した。
次いで、高真空のスパッタ装置内にて第６図（ｂ）に
示す基板上に、100ÅのTi膜をアルゴンでスパッタ堆積
し、その後窒素とアルゴンとの混合ガス雰囲気中（圧力
５×10-3Torr）でTiターゲットをスパッタすることによ
り、第６図（ｃ）に示す如く全面に1000ÅのTiNX膜（金
属窒化物層）66を形成する。このとき、ｘは１よりも大
とした。次いで、10％水素＋窒素混合ガス中にて700℃,
30分の熱処理により100ÅのTiを全てTiSi2に変えた後、
第６図（ｄ）に示す如く全面に0.6μｍのAl膜（金属
膜）67を堆積する。その後、Al膜67をパターン加工して
10％水素＋窒素混合ガス中で450℃30分のシンターを行
う。
示す基板上に、100ÅのTi膜をアルゴンでスパッタ堆積
し、その後窒素とアルゴンとの混合ガス雰囲気中（圧力
５×10-3Torr）でTiターゲットをスパッタすることによ
り、第６図（ｃ）に示す如く全面に1000ÅのTiNX膜（金
属窒化物層）66を形成する。このとき、ｘは１よりも大
とした。次いで、10％水素＋窒素混合ガス中にて700℃,
30分の熱処理により100ÅのTiを全てTiSi2に変えた後、
第６図（ｄ）に示す如く全面に0.6μｍのAl膜（金属
膜）67を堆積する。その後、Al膜67をパターン加工して
10％水素＋窒素混合ガス中で450℃30分のシンターを行
う。
この実施例では、第７図に示す如く、TiNX膜66のN/Ti
比が１以下（ｘ≧１）の場合と比べ、0.2μｍの接合リ
ーク電流を著しく低減することができる。200×500μm2
の接合面積に対し、N/Ti比が0.9以下の場合、10-8〜10
-7A（電圧5V印加時）であるのに対し、N/Ti比が1.1では
10−11A、1.2以上では10−13AとAl/Si反応を抑制した結
果、接合リーク特性の著しい改善が見られた。
比が１以下（ｘ≧１）の場合と比べ、0.2μｍの接合リ
ーク電流を著しく低減することができる。200×500μm2
の接合面積に対し、N/Ti比が0.9以下の場合、10-8〜10
-7A（電圧5V印加時）であるのに対し、N/Ti比が1.1では
10−11A、1.2以上では10−13AとAl/Si反応を抑制した結
果、接合リーク特性の著しい改善が見られた。
また、同一手法でAlの代りにＷを用いた場合、950℃
でのＷのシリサイド化速度は、N/Ti比が１ではＷ厚換算
にして10Å/minであるのに対し、N/Ti比が1.2では0.2〜
0.5Å/minと低下し、反応障壁効果が著しく向上した。
でのＷのシリサイド化速度は、N/Ti比が１ではＷ厚換算
にして10Å/minであるのに対し、N/Ti比が1.2では0.2〜
0.5Å/minと低下し、反応障壁効果が著しく向上した。
かくして本実施例方法によれば、下地Si基板61と配線
層となるAl膜67との間に介在させるTiN膜66を窒素過剰
とすることにより、Al膜67との界面及びTiN膜66中での
粒界におけるAl若しくはSiの拡散を抑制し、Al/Si構造
の熱的安定性をより高温まで保持することができる。つ
まり、TiN膜66の反応障壁効果を高めることができ、良
好なコンタクト特性及び良好なpn接合特性を得ることが
できる。従って、低抵抗配線を信頼性良く形成すること
ができ、半導体装置の高密度化及び高集積化等にも有効
である。
層となるAl膜67との間に介在させるTiN膜66を窒素過剰
とすることにより、Al膜67との界面及びTiN膜66中での
粒界におけるAl若しくはSiの拡散を抑制し、Al/Si構造
の熱的安定性をより高温まで保持することができる。つ
まり、TiN膜66の反応障壁効果を高めることができ、良
好なコンタクト特性及び良好なpn接合特性を得ることが
できる。従って、低抵抗配線を信頼性良く形成すること
ができ、半導体装置の高密度化及び高集積化等にも有効
である。
なお、本発明は上述した各実施例方法に限定されるも
のではない。例えば、第１〜第３の実施例において、金
属窒化物層はTiNに限るものではなく、Zr,Hf,Nb,Ta,Mo,
W等の窒化物であってもよい。さらい、金属膜形成のた
めの金属ハロゲン化合物ガスとしては、WF6の代りにMoF
6を用いることが可能である。また、金属窒化物層と下
地基板との間に配置する金属膜としては、TiSi2の代り
に他の金属の硅化物、Al,W等の金属単体を用いることも
可能である。また、水素−硅素化合物はSiH4以外に、Si
H6,SiH8を用いてもよい。さらに、水素−硅素化合物の
添加量は、仕様に応じて適宜変速可能である。
のではない。例えば、第１〜第３の実施例において、金
属窒化物層はTiNに限るものではなく、Zr,Hf,Nb,Ta,Mo,
W等の窒化物であってもよい。さらい、金属膜形成のた
めの金属ハロゲン化合物ガスとしては、WF6の代りにMoF
6を用いることが可能である。また、金属窒化物層と下
地基板との間に配置する金属膜としては、TiSi2の代り
に他の金属の硅化物、Al,W等の金属単体を用いることも
可能である。また、水素−硅素化合物はSiH4以外に、Si
H6,SiH8を用いてもよい。さらに、水素−硅素化合物の
添加量は、仕様に応じて適宜変速可能である。
また、第４の実施例において、金属膜はAlやＷ等に限
るものではなく、Cu,Ag,Au,Pt,Pd,Ni,Mo又はCrを主体と
する金属であってもよい。さらに、金属窒化物層の金属
はTiに限らず、Ti,Zr,Hf,Ta又はNbを主体とする金属で
あればよい。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
るものではなく、Cu,Ag,Au,Pt,Pd,Ni,Mo又はCrを主体と
する金属であってもよい。さらに、金属窒化物層の金属
はTiに限らず、Ti,Zr,Hf,Ta又はNbを主体とする金属で
あればよい。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、CVD法におい
て、金属ハロゲン化合物ガスと硅素−水素化合物ガスを
含有する水素ガスとの混合ガスを用いることにより、金
属窒化物層上に低抵抗金属膜を再現性良く短時間で、且
つ段差被覆性良く形成することができる。従って、配線
層の信頼性向上及び半導体装置のスループット向上をは
かり得る。また、金属窒化物層を窒素過剰に形成するこ
とにより、金属膜と下地基板との反応を確実に防止する
ことができ、信頼性の高い金属/Siコンタクトを実現す
ることができ、その有用性は絶大である。
て、金属ハロゲン化合物ガスと硅素−水素化合物ガスを
含有する水素ガスとの混合ガスを用いることにより、金
属窒化物層上に低抵抗金属膜を再現性良く短時間で、且
つ段差被覆性良く形成することができる。従って、配線
層の信頼性向上及び半導体装置のスループット向上をは
かり得る。また、金属窒化物層を窒素過剰に形成するこ
とにより、金属膜と下地基板との反応を確実に防止する
ことができ、信頼性の高い金属/Siコンタクトを実現す
ることができ、その有用性は絶大である。
第１図は本発明の第１の実施例方法に係わる半導体装置
の製造工程を示す断面図、第２図は上記実施例に用いた
CVD装置を示す概略構成図、第３図はSiH4添加によるＷ
膜堆積速度の変化を示す特性図、第４図は第２の実施例
方法を説明するための工程断面図、第５図は第３の実施
例方法を説明するための工程断面図、第６図は第４の実
施例方法を説明するための工程断面図、第７図はN/Ti比
に対する接合リーク電流の変化を示す特性図である。 11,41,51……Si基板、12,43,55……SiO2膜（絶縁膜）、
13,45,54……TiN膜（金属窒化物層）、14,46,47,57……
Ｗ膜（金属膜）、42,52……n+層、44,56……開口部、53
……TiSi2膜。
の製造工程を示す断面図、第２図は上記実施例に用いた
CVD装置を示す概略構成図、第３図はSiH4添加によるＷ
膜堆積速度の変化を示す特性図、第４図は第２の実施例
方法を説明するための工程断面図、第５図は第３の実施
例方法を説明するための工程断面図、第６図は第４の実
施例方法を説明するための工程断面図、第７図はN/Ti比
に対する接合リーク電流の変化を示す特性図である。 11,41,51……Si基板、12,43,55……SiO2膜（絶縁膜）、
13,45,54……TiN膜（金属窒化物層）、14,46,47,57……
Ｗ膜（金属膜）、42,52……n+層、44,56……開口部、53
……TiSi2膜。
Claims (9)
- 【請求項１】半導体基板上に金属窒化物層を介して金属
膜を形成する工程を含む半導体装置の製造方法におい
て、金属ハロゲン化合物ガスと硅素−水素化合物ガスを
含有する水素ガスとの混合ガスを用いた化学気相成長法
によって、前記金属膜を前記金属窒化物層上に堆積する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記金属窒化物層の金属は、Ti,Zr,Hf,Nb,
Ta,Mo又はＷであることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - 【請求項３】前記金属ハロゲン化合物ガスは、WF6又はM
oF6であることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - 【請求項４】前記硅素−水素化合物ガスは、SiH4,Si2H6
又はSi3H8であることを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - 【請求項５】前記半導体基板は、その表面に拡散層，金
属膜又は絶縁膜が形成されていることを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項６】半導体基板上に金属窒化物層を介して金属
膜を形成する工程を含む半導体装置の製造方法におい
て、前記金属窒化物層をその初期平均組成が該金属窒化
物の金属−窒素間で形成される最も窒素成分の多い金属
窒化物よりも窒素成分が過剰となるように形成したこと
を特徴とする半導体装置の製造方法。 - 【請求項７】前記金属膜は、前記金属窒化物層の金属と
比べて窒化に伴う自由エネルギーの低下が小さいことを
特徴とする特許請求の範囲第６項記載の半導体装置の製
造方法。 - 【請求項８】前記金属膜は、Al,Cu,Ag,Au,Pt,Pd,Ni,W,M
o又はCrを主体とする金属であることを特徴とする特許
請求の範囲第６項記載の半導体装置の製造方法。 - 【請求項９】前記金属窒化物層の金属は、Ti,Zr,Hf,Ta
又はNbを主体とする金属であることを特徴とする特許請
求の範囲第６項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104520A JP2542617B2 (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104520A JP2542617B2 (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63272049A JPS63272049A (ja) | 1988-11-09 |
| JP2542617B2 true JP2542617B2 (ja) | 1996-10-09 |
Family
ID=14382767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104520A Expired - Lifetime JP2542617B2 (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542617B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2841439B2 (ja) * | 1989-03-24 | 1998-12-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
| TW457703B (en) * | 1998-08-31 | 2001-10-01 | Siemens Ag | Micro-electronic structure, method for its production and its application in a memory-cell |
| JP3332909B2 (ja) | 2000-10-30 | 2002-10-07 | 松下電器産業株式会社 | ゲート電極構造体、その形成方法及び電極構造体の形成方法 |
| WO2019118684A1 (en) * | 2017-12-14 | 2019-06-20 | Applied Materials, Inc. | Methods of etching metal oxides with less etch residue |
-
1987
- 1987-04-30 JP JP62104520A patent/JP2542617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63272049A (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525543A (en) | Method of making a semiconductor device using a titanium-rich silicide film | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US6830820B2 (en) | Chemical vapor deposition of titanium | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| JP3049487B2 (ja) | 金属配線構造及びその形成方法 | |
| US5723362A (en) | Method of forming interconnection | |
| JPH05102078A (ja) | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 | |
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| US5795796A (en) | Method of fabricating metal line structure | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
| KR20050106863A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| KR19990006062A (ko) | 반도체 소자의 비트라인 및 그 제조방법 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP2803676B2 (ja) | 半導体装置の製造方法 | |
| JPH0582968B2 (ja) | ||
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JPH04290425A (ja) | 耐熱性配線の形成方法 | |
| JPH0410412A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |